主题：有关 S32K348GHT1MPCST 电源域解耦和布局指南的问题
您好，NXP团队，
我目前正在使用S32K348GHT1MPCST（172 HDQFP-EP）设计 PCB，并在查看《硬件设计指南》。如果您能澄清以下有关 V11、V15 和 V25 功率域的问题，我将不胜感激。
1。V11 功率域
根据解耦电容引脚排列图，四个 V11 引脚连接到同一 V11 网络。
- 电路板上的所有 V11 引脚是否都应该外部短路？
- 是否建议为 V11 网络使用专用的铜缆区域/平面？
- V11 引脚和 COUT_V11 之间是否有推荐的最大跟踪长度？
2.COUT_V11 安置
该指南为 COUT_V11 指定了 2.2 µF 的电容。
- 是否应将 COUT_V11 放在连接所有 V11 引脚的 V11 网络中心？
- COUT_V11 和 V11 去耦电容 (CDEC) 之间是否有首选的放置优先级？
3.CDEC 电容的数量
图表显示
- 4 个 V11 引脚，带 3 个 CDEC 电容
- 6 个 V15 引脚，带 5 个 CDEC 电容
请您澄清一下：
- 这些数量是最低建议量吗？
- 如果印刷电路板面积允许，每个 V11/V15 引脚使用一个 CDEC 电容是否可以接受？
- 增加CDEC电容的数量有什么好处或限制吗？
4。V15 Power Domain
对于不使用外部 NPN 镇流器晶体管和 VRC_CTRL 功能的设计：
- 是否需要 COUT_V15_NPN？
- 能否仅使用推荐的 CDEC 电容实现 V15 功能域？
5.示例原理图和布局
你有 S32K348GHT1MPCST (172 HDQFP-EP) 的电源和去耦网络的参考原理图或 PCB 布局示例吗？
感谢您的支持。
致以最诚挚的问候，
Jay
1。V11 功率域
根据解耦电容引脚排列图，四个 V11 引脚连接到同一 V11 网络。
- 电路板上的所有 V11 引脚是否都应该外部短路？
- 是否建议为 V11 网络使用专用的铜缆区域/平面？
- V11 引脚和 COUT_V11 之间是否有推荐的最大跟踪长度？
对于 S32K3，所有 V11 引脚都应使用所需的本地电容连接在一个公共 PCB 网络上，但现有文档没有指定数字最大走线长度，也没有明确要求专用的 V11 平面。
2.COUT_V11 安置
该指南为 COUT_V11 指定了 2.2 µF 的电容。
- 是否应将 COUT_V11 放在连接所有 V11 引脚的 V11 网络中心？
- COUT_V11 和 V11 去耦电容 (CDEC) 之间是否有首选的放置优先级？
对于 S32K3，优先将每引脚 V11 去耦电容放置在最靠近各自的 V11 引脚的位置，并将 COUT_V11 作为本地散装/旁路电容置于普通短路 V11 网络上，但我无法证实 COUT_V11 必须处于物理中心位置的任何要求
3.CDEC 电容的数量
图表显示
- 4 个 V11 引脚，带 3 个 CDEC 电容
- 6 个 V15 引脚，带 5 个 CDEC 电容
请您澄清一下：
- 这些数量是最低建议量吗？
- 如果印刷电路板面积允许，每个 V11/V15 引脚使用一个 CDEC 电容是否可以接受？
- 增加CDEC电容的数量有什么好处或限制吗？
这是推荐的参考设计。为每个V11/V15使用一个CDEC电容应该不是问题，也不会有任何明显的缺陷或改进。
4.对于不使用外部 NPN 镇流器晶体管和 VRC_CTRL 功能的设计：
- 是否需要 COUT_V15_NPN？
- 能否仅使用推荐的 CDEC 电容实现 V15 功能域？
这不是强制性的；
这是可以接受的。
5.示例原理图和布局
你有 S32K348GHT1MPCST (172 HDQFP-EP) 的电源和去耦网络的参考原理图或 PCB 布局示例吗？
唯一相关的设计是 S32K3X8EVB-Q289，尽管不是 172 封装，但仍具有参考价值。
你好@jay1127
这是不允许的，因为它超出了设计规范。
你好@jay1127
这不是强制性的。
VDD_HV_A 和 VDD_HV_B 是两个独立的功率域。
可以使用同一电源将 VDD_HV_A 和 VDD_HV_B 连接在一起。
不过，也可以使用不同的电压，例如，VDD_HV_A 使用 5V，VDD_HV_B 使用 3.3V。
如果不向 VDD_HV_B 供电，会有问题吗？
我还有一个问题。
我的理解是，VDD_HV_A 是一个电源输入引脚。设计外部电路/布局时，VDD_HV_A 是否应连接到 VDD_HV_B？
我不完全确定我的理解是否正确，因此希望您能予以澄清。
你好@jay1127
对于 S32K3，我可以验证的记录要求是 “将电容器尽可能靠近相应的电源和接地引脚”，而不是要求它们必须位于封装下方的严格要求。
在 EVB 上，旁路电容放置在非常靠近 MCU 封装的地方（封装下方）。
是否建议将此放置位置作为 S32K3 系列的设计指南？
或者只要旁路电容位于相应的电源引脚附近，将旁路电容放在 PCB 的顶部是否可以接受？