以前は動作していた s32k144 が突然クロックの初期化段階で停止してしまいました。 以前は正常に動作しており、プログラムコードも変更していませんでした。しかし突然、こうなりました。 公式ルーチンを実行してみてください。最初の 2 つのプログラムは停止しましたが、3 番目のプログラムは停止しませんでした。 何が問題なのか教えていただけますか？ よろしくお願いいたします。 Re: The previously functioning s32k144 suddenly got stuck at the clock initialization stage. こんにちは@ jfm2 S32K144EVB を使用していますか?はい、そうであれば、テスト プロジェクトを共有していただければテストします。

sja1110 100base-tx UDP 失敗 こんにちは： 1.flash_image.bin->sja1110-uc.binをダウンロードします そして switchcore_0_Config.hex -> sja1110-switch.bin (hex から bin) switch_config_s32g_vnp_rdb デモ プロジェクトからボードへの転送が成功しました。 2. その後、100base-tx (192.168.0.200) に正常に ping を実行できます。 3. しかし、sja1110 ECT ツールを 100base-tx に接続することはできません。また、100base-T1 にも接続できません。 アドバイスをお願いします、よろしくお願いします！

ライセンス（この注文では利用可能なライセンスはありません） こんにちは、 ノードロックライセンスを購入しましたが、製品を登録しても機能しません。 会社のメールが使えません。

MIMXRT1042 XJM5B lpuart pin not working Hello everyone, I’m using the MIMXRT1042 XJM5B EVK and working with LPUART1. The LPUART1 pins are connected to the J1 (micro USB port). I’m able to successfully send and receive data on the terminal through the USB connection. However, when I remove jumpers J11 and J13 (which connect the LPUART1 RX and TX lines to the USB interface) to use an external TTL-to-USB converter, I can receive data on the terminal only while debugging. Once I stop debugging and reset the board, the UART no longer echoes the data I send. I observed the same behavior with LPUART4. I enabled the internal pull-up resistors (22 kΩ), but it still didn’t work. When I added external pull-ups on the RX and TX lines, the UART communication worked correctly, and I could see the echoed data on the terminal. Has anyone else experienced this issue or can suggest why it only works during debugging? Re: MIMXRT1042 XJM5B lpuart pin not working Thank you for your reply. I am using the "evkmimxrt1040_lpuart_edma_rb_transfer" SDK example on LPUART4, and I am seeing the same behavior on LPUART1 as well. Re: MIMXRT1042 XJM5B lpuart pin not working Thanks for your updated information. 1: Please use an oscilloscope to check the UART TX and RX signals to confirm whether the waveforms are normal. and also verify the UART baud rate ,please make sure there is no significant deviation. 2: When the issue occurs, please print the UART error logs , and check which LPUART error flags are set. please Kindly provide detailed information such as the specific error flags. 3: Which SDK demo are you using, and have you made any modifications to it? Best Regards Re: MIMXRT1042 XJM5B lpuart pin not working Thank you for your reply, My concern is that when I debug the LPUART4 code, the data on TX and RX works correctly even without an external pull-up. However, after exiting debug mode and flashing the code normally, the received and transmitted data becomes corrupted. Re: MIMXRT1042 XJM5B lpuart pin not working Hi @RajPadmani , Thank you so much for your interest in our products and for using our community. Regarding your question, I check the schematic of MIMXRT1040-EVK,  In the architecture diagram of the NTS0102 (Figure 11), we can see a 10 kΩ resistor. If the UART cable is long or there is significant external interference, it is recommended to add an external pull-up resistor on the RX line to ensure signal stability and avoid communication issues caused by a floating line. Wish it helps you. If you still have question about it, please kindly let me know.  Best Regards MayLiu

S32K146 エラー:0x400~0x40f は、読み出し保護が設定されていることを示します。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> Jlink を使用して S32K146 nxp mcu に接続したところ、次に示すようにエラーが発生しました。原因は何でしょうか? ありがとうございます。 フラッシュ内のアドレス 0x400 ～ 0x40f の保護バイトは、読み出し保護が設定されていることを示します。 デバッガー接続の場合、デバイスのセキュリティを解除する必要があります。 注意: セキュリティを解除すると、内部フラッシュの大量消去が実行されます。 Re: S32K146 error:0x400~0x40f indicate that readout protection is set. 私も同じ問題を抱えています。 何もしてないよ。私はj-flash liteでチップの消去のみ行いました。そして、同じ通知を受け取りました。 私はどこでも CSEC を使用しません。しかし、MCU はブロックされています。 今何がCANでしょうか? Re: S32K146 error:0x400~0x40f indicate that readout protection is set. <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、 フラッシュ構成フィールドの MEEN ビット フィールドによって大量消去が無効にされている場合、デバッガー経由で大量消去を実行することはできず、回復する方法もないことを付け加えておきます。 よろしくお願いいたします。 ルーカス Re: S32K146 error:0x400~0x40f indicate that readout protection is set. <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、 プログラムされたフラッシュが保護されており、読み出すCANないようです。デバッグ セッションを開始する場合は、一括消去を実行する必要があります。詳細については、リファレンス・マニュアル ( https://www.nxp.com/webapp/sps/download/preDownload.jsp?render=true ) をご覧ください。 第5章 セキュリティの概要 Jiri

LPC5536JBD100 Silicon 0A Hi. We just saw a message in pin_mux.c /* Note: PIO0_31 I3C0_SCL only works on A1 chip. */ IOCON->PIO[0][31] = ((IOCON->PIO[0][31] & /* Mask bits to zero which are setting */ (~(IOCON_PIO_FUNC_MASK | IOCON_PIO_DIGIMODE_MASK | IOCON_PIO_OD_MASK))) /* Signal(function) select: PORT031 (pin 23) is configured as I3C0_SCL. */ | IOCON_PIO_FUNC(0x0Fu) /* Select Digital mode: Enable Digital mode. * Digital input is enabled. */ | IOCON_PIO_DIGIMODE(PIO0_31_DIGIMODE_DIGITAL) /* Controls open-drain mode: Open-drain. * Simulated open-drain output (high drive disabled). */ | IOCON_PIO_OD(PIO0_31_OD_OPEN_DRAIN)); It says PIO0_31 I3C0_SCL only works on A1 chip. Is this true ?? If yes how is that not documented anywhere clearly ? We just have a whole Prototype Series of PCBs that go to the trash if this is correct. This should be marked in RED color and Double the Font Size in the Datasheet. Re: LPC5536JBD100 Silicon 0A I agree. Errata like this should be more clearly marked and not hidden in a footnote. Marked in red color and bold print would do. Re: LPC5536JBD100 Silicon 0A Hi @mf89  Yes, this is explained in the comments. Thanks for your understanding. BR Harry

LPC5536JBD100 シリコン 0A こんにちは。 pin_mux.c でメッセージを確認しました /* Note: PIO0_31 I3C0_SCL only works on A1 chip. */ IOCON->PIO[0][31] = ((IOCON->PIO[0][31] & /* Mask bits to zero which are setting */ (~(IOCON_PIO_FUNC_MASK | IOCON_PIO_DIGIMODE_MASK | IOCON_PIO_OD_MASK))) /* Signal(function) select: PORT031 (pin 23) is configured as I3C0_SCL. */ | IOCON_PIO_FUNC(0x0Fu) /* Select Digital mode: Enable Digital mode. * Digital input is enabled. */ | IOCON_PIO_DIGIMODE(PIO0_31_DIGIMODE_DIGITAL) /* Controls open-drain mode: Open-drain. * Simulated open-drain output (high drive disabled). */ | IOCON_PIO_OD(PIO0_31_OD_OPEN_DRAIN)); PIO0_31 I3C0_SCL は A1 チップでのみ動作するとのことです。これは本当ですか?? もしそうなら、なぜどこにも明確に文書化されていないのですか? これが正しければ、プロトタイプ シリーズの PCB 全体がゴミ箱行きになるだけです。 これを赤色でマークし、データシートのフォント サイズを 2 倍にする必要があります。 Re: LPC5536JBD100 Silicon 0A 同意します。このような誤植は、脚注に隠さず、より明確にマークする必要があります。赤色で太字で表記すれば大丈夫です。 Re: LPC5536JBD100 Silicon 0A こんにちは@mf89 はい、コメントで説明されています。 ご理解いただきありがとうございます。 BR ハリー

lx2080無法从FSPI启動 こんにちは。lx2080A プロセッサ、DDR コントローラ、5 つの 1G×16 DDR デバイスを使用し、64 ビット メモリを採用しています。以下の図に示すように、SerDes 構成を無効にし、あなたの返信を参照して FSPI_Flash をプログラミングすることによって、この RCW を構成しました。ビット内に格納されています。私たちは、SerDes を使用して構成し、FSPI_Flash に対して処理を実行しました。次の図に示すように、この RCW を構成しました。いいえ、現在、lx2080A プロセッサー、DDR コントローラー 1 つ、1G×16 の DDR を 5 つ使用しています。このデバイスは 64 ビットの内部メモリを採用しています。 FSPI_Flash は、次の図に示すようにこの RCW を構成するように処理を実行しました。 幸いなことに、私たちは lx2080A プロセッサ、DDR コントローラ 1 つ、1G×16 の DDR デバイス 5 つを使用しており、64 ビット内メモリを採用しています。手順が実行され、次の図に示すようにこの RCW が配置されました。 Re: lx2080无法从FSPI启动 親愛なる@Zhoute様、 ログファイルを確認したところ、SDRAMではなくDIMMが設定されているようです。 >> 情報: アドレス 0x51 の SPD が無効です 情報: コントローラ 0 で完了しました エラー: 最初のスロットは空にできません。 エラー: DIMM 解析エラー エラー: DDR の初期化に失敗しました。 注意: platform_def.h で間違った DRAM0 サイズが定義されています 情報: DDR コントローラ 1。 情報: TrustZone コントローラの設定 情報: TrustZone コントローラの設定 情報: DDR コントローラ 2。 情報: TrustZone コントローラの設定 情報: TrustZone コントローラの設定 情報: BL2: プラットフォームのセットアップを実行しています 情報: BL2: 画像 ID 3 を読み込んでいます 警告: ファームウェア イメージ パッケージ ヘッダーのチェックに失敗しました。 警告: 画像 ID=3 (-2) への参照を取得できませんでした エラー: BL2: 画像 ID 3 (-2) の読み込みに失敗しました >> ddr_init.c の設定を再度確認してください。 ファイルを変更したら、必ずイメージをビルドしてください。 BR LFGP Re: lx2080无法从FSPI启动 @LFGPありがとうございます。コメント欄にログ情報をアップロードしました。 これは私の印刷情報です。分析してみて下さい。 LX2160A-RDBレイヤースケープ SDK Re: lx2080无法从FSPI启动 親愛なる@Zhoute様、 あなたのメッセージに関するログを教えてください >> 1.LSDKUG_Rev21.08のドキュメントを参考に、flex-builderを使ってTF-A関連のファームウェアをコンパイル・生成しました。公式のデフォルトファームウェア rcw_2200_750_3200_19_5_2_ser_pbi_dis.bin は、flex-builder を介して bl2_flexspi_nor.pbl に合成されました。FlexSPIフラッシュに書き込んだ後、シリアルポートに出力がありました << DDR に問題がある場合は、RCW の設定を修正する必要があります。設定が正しい場合は、DDR の電圧とクロックを測定する必要があります。 最後の質問に関して >> 「DiscreteType」を選択するのが正しいですか? 回答。はい、その通りです。 Re: lx2080无法从FSPI启动 @LFGP 、このファイルはログメッセージです！どうもありがとうございます Re: lx2080无法从FSPI启动 @LFGPこんにちは、LFGP 様、私の質問の説明は次のとおりです。 1.LSDKUG_Rev21.08のドキュメントを参考に、flex-builderを使ってTF-A関連のファームウェアをコンパイル・生成しました。公式のデフォルトファームウェア rcw_2200_750_3200_19_5_2_ser_pbi_dis.bin は、flex-builder を介して bl2_flexspi_nor.pbl に合成されました。FlexSPI フラッシュに書き込んだ後、シリアルポートに出力がありました。当社の DDR ハードウェアは、個別のチップを使用するように設定されています。QorIQ LS シリーズ開発環境用の CodeWarrior Development Studio を通じて PBL を構成し、PBL_Binary.bin ファイル (つまり RCW) を生成し、flex-builder を介して bl2_flexspi_nor.pbl を合成しました。しかし、FlexSPI フラッシュに書き込んだ後、シリアル ポートに出力がありませんでした。 2. DDR構成パラメータを変更して、ddr_init.cを使用しました。(DDRパラメータの設定用)、ddr.h、platform_def1.h(DDRハードウェアタイプの設定用)プロジェクトディレクトリの下のGenerated_Codeパスで対応するddr_init.cを同期的に変更します。プラットフォーム定義.h、flex-builder 内 (パス: components/firmware/atf/plat/nxp/soc-lx2160a/lx2160ardb) など。この変更方法は正しいでしょうか? 3. 当社のハードウェアは DDR4 ディスクリート チップを使用しています。「DiscreteType」を選択してよろしいでしょうか？ 3. 私が使用しているハードウェアは DDR4 ディスクリート チップです。「DiscreteType」を選択してください。 Generated_Code.rar は、DDR を変更した後に生成されたコードです。Pbl_binary.binは、実際のハードウェア構成に基づいて生成したコードです。rcw_2200_750_3200_19_5_2_ser_pbi_dis.bin ファイルは、公式コンパイルを使用して生成されたファイルです。 Re: lx2080无法从FSPI启动 親愛なる@Zhoute RCW 構成ファイルと指定した SERDES オプションを共有してください。 あなたが言及したリプレイは、NXP の誰かからのものではありません。 ログブートもぜひシェアしてください。 ご理解いただきありがとうございます。 BR LFGP

IMX RT1170 (EVKB) - デバッグの問題 mcuxpressoで例をデバッグすると、コードがフラッシュされてロードされますが、その後このメッセージが表示されます 「()」のソースは利用できません サンプルアプリケーションをデバッグしています: evkbmimxrt1170_canfd_interrupt_transfer_cm7 他のプロジェクトでも同じエラーが発生します。 ボード内のブート デバイスを変更し、QSPI を OSPI に変更しました。それに応じてキーを変更し、プロジェクト構成のブートデバイスも変更しました。MCU設定セクションでは、新しいドライバはMIMXRT1170_SFDP_MXIC_OPI.cfxです。 gdb ターミナルでは CAN フラッシュでき、うまくいったように見えますが、ロード コマンドもロードされますが、ステップ実行を続行するとすぐにこのエラーが発生します。何か設定が足りないのでしょうか?デバッグを機能させるにはどうすればよいですか? Re: IMX RT1170 (EVKB) - Debugging problem 応答が遅れて申し訳ありません。オクタルフラッシュ (MX25UM51345) で起動できるようにボードを作り直し、それに応じてピンを変更しました。最初は PX4 ソフトウェアで使用するためでしたが、システムは正常に起動しましたが、別のプロジェクトや、現在ハードウェアに実装している機能をテストするには、デバッガーが必要でした。これが、ボードの回路図とスイッチの実際の位置に応じて行った変更です。 Re: IMX RT1170 (EVKB) - Debugging problem ボードを復旧するには、このドキュメントを参照してください:デバッガー接続の問題に対する RT ボードの復旧 - NXP コミュニティ ジャンパー構成はデフォルトですか?デバッガーをどのように接続していますか?別のフラッシュを使用するためにボードに手を加えましたか? よろしくお願いします、 オマール

使用 linux-imx 内核 6.1.55-2.2.1 与 iMX6 Solo 处理器无以太网连接 你好 我正在更新我们的一款基于 i.MX6 Solo 的旧产品，该产品的旧版本为 4.9.11。Linux 内核到更新的 6.1.55-2.2.1 Linux 内核（来自 linux-imx 代码库）。到目前为止，我已经能够启动设备，但是我们在以太网（FEC）连接方面遇到了问题。我们使用的 FEC 驱动程序和 Micrel 9031 PHY 已被内核识别并加载，但没有网络通信。RJ45 网络插座的 LED 指示灯正常闪烁，但没有数据（ARP 请求除外）通过接口。我发现，如果我在设备树中添加固定链路属性（见下文），那么我就能将数据传入和传出以太网端口，并能够 ping 通。问题是，我们不能将端口固定在某一特定速度上，因为我们需要同时支持 100 Mbps 和 1000 Mbps。如果能得到任何帮助，我将不胜感激。 以下是我们的设备树中与以太网 FEC 相关的片段。它与固定链路节点一起工作，如果我们移除固定链路节点，以太网端口就什么也出不来。 顶级 DTS 文件片段 [...] /dts-v1/； #include"imx6dl.dtsi" #include"ourcustom.dtsi"   / { model = " 我们的定制设备 "; 兼容 ="FSL,IMX6DL-SABRELITE","FSL,IMX6DL" ； };   [...] DTSI 文件 ourcustom.dtsi 片段： [...] &fec { phy-mode ="rgmii" ； status ="okay" ； 固定链接 { 速度 =<1000> ； 全双工； }; }; [...] 谢谢！ 帕特里克 Re: No ethernet connectivity with iMX6 Solo processor using linux-imx kernel 6.1.55-2.2.1 我现在已经能正常工作了，所以把这个贴出来，以防其他人在从 linux-imx 4.1.15 升级时遇到同样的问题。到以后的版本。 我正在使用的板大致基于滑板，使用的是 AT8031 PHY。看来 AT803X PHY 驱动程序已更改为在初始化 PHY 时始终 RESET PHY 中的 RX/TX 延迟位，从而覆盖了之前设置的任何内容，例如 U-启动 设置的任何内容。 通过在我的设备树中设置 FEC 的 " phy-mode " = " rgmii-id " 并配置适当的延迟来解决。之前我使用"rgmii" ，它不会触及任何 RX/TX 延迟设置。 Re: No ethernet connectivity with iMX6 Solo processor using linux-imx kernel 6.1.55-2.2.1 可以确认，我在使用 linux-imx 分支 imx_5.4.70_2.3.0 时也遇到了同样的问题。 联邦竞争委员会声称已启动并正在运行，我可以使用 phytool 查看 PHY 状态，但是设备无法 ping 通，也无法向外 ping 通。 不知道如何进一步调试。 Re: No ethernet connectivity with iMX6 Solo processor using linux-imx kernel 6.1.55-2.2.1 您好， 这个绑定似乎是有效的，而且您还可以选择速度，所以我认为使用它没有问题。 https://github.com/nxp-imx/linux-imx/blob/lf-6.6.y/Documentation/devicetree/bindings/net/ethernet-controller.yaml 致以最崇高的敬意/问候， Aldo。

IMX8MN MIPI DSI clock initialization failed Hello, We are trying to setup the MIPI DSI in order to connect it with a LVDS driver through a MIDI-DSI to LVDS bridge without successfully. The kernel version is 5.10.9 (built with Yocto). The problem that we are facing, is that when the sn65dsi83 driver is trying to attach to the dsi bus, and then the dsi controller (imx_sec_dsim_drv) try to configure the PLL (in sec_mipi_dsim_config_pll function of the sec-dsim.c driver), it seems that the MIPI clock lines are not in the stop state (the value of the DSIM register is 0x10010f (bit8 is 0)). The following log message is show in dmesg:  [ 4.258899] imx_sec_dsim_drv 32e10000.dsi_controller: clock is not in stop state [ 4.258904] imx_sec_dsim_drv 32e10000.dsi_controller: dsim pll config failed: -16 It implies that the sec_mipi_dsim_bridge_enable function (in the sec-dsim.c driver too), return with error before configure the dphy timings, clocks and prepare the panel. When we try to get the fb configuration with fbset, only the panel resolution is available but not the display timings. mode "1024x600-0" # 😧 0.000 MHz, H: 0.000 kHz, V: 0.000 Hz geometry 1024 600 1024 600 32 timings 0 0 0 0 0 0 0 accel true rgba 8/16,8/8,8/0,0/0 endmode In order to check where the DSIM_STATUS register changes to the wrong state (not in HP11 mode) during the initialization, we have monitorized its value during this process. The register changes after execute the drm_bridge_attach(encoder, next, bridge, flags) method (which execute the sn65dsi83_bridge_attach) method in the sn65dsi83_drv.c from 0x10010f to 0x1002f0. Besides we have measured the MIPI_CLK line and the reset gpio of the sn65dsi83 during the MIPI configuration process. Attached is the screenshot where you can check, the CLK line is following to the reset signal and its level. Is it the expected behavior? In the following lines you can check the most relevant nodes of in the device tree the lcdif and mipi_dsi nodes plus LVDS bridge (as an I2C sub-node) with the panel timing configuration. &i2c4 { clock-frequency = <100000>; pinctrl-names = "default"; pinctrl-0 = <&pinctrl_i2c4>; status = "okay"; dsi_lvds_bridge: sn65dsi84@2c { compatible = "ti,sn65dsi83"; reg = <0x2c>; ti,dsi-lanes = <4>; ti,lvds-format = <2>; ti,lvds-bpp = <24>; ti,width-mm = <154>; ti,height-mm = <85>; ti,burst-mode = <1>; ti,de-neg-polarity = <1>; enable-gpios = <&gpio1 8 GPIO_ACTIVE_HIGH>; enable-panel-gpios = <&gpio2 17 GPIO_ACTIVE_HIGH>; interrupt-parent = <&gpio1>; interrupts = <9 IRQ_TYPE_LEVEL_HIGH>; pinctrl-names = "default"; pinctrl-0 = <&pinctrl_lvds>; status = "okay"; display-timings { native-mode = <&lvds_mi0700bnt>; ............................. ............................. } port { dsi_lvds_bridge_in: endpoint { remote-endpoint = <&mipi_dsi_lvds_out>; }; }; &lcdif { status = "okay"; }; &mipi_dsi { status = "okay"; port { mipi_dsi_lvds_out: endpoint { remote-endpoint = <&dsi_lvds_bridge_in>; attach-bridge; }; }; }; } Attached you can find the screenshots of the CLK signal during the initialization and the enable gpio of the MIPI to LVDS bridge and the full dmesg log during the initialization.  Thank you in advance for your support! Best regards. Alejandro Re: IMX8MN MIPI DSI clock initialization failed I had the same problem on my imx8mn-var-som ver 2.0, when warm boot (reboot) the mipi-dsi didn't initialized I got the same error. If I did cold boot everything worked fine. I did workaround where in dsim I wait longer for clock and data lines on mipi to come to full stop. Re: IMX8MN MIPI DSI clock initialization failed Hello, I have facing same issue. Can You send me your sn65dsi83 driver code ? Your issue was resolved ? Re: IMX8MN MIPI DSI clock initialization failed Hello~ I'm still not getting it working using your method. Is it related to the clock settings inside my mipi_dsi and lcdif1 nodes? The logs are as follows: [ 4.212322] sn65dsi83 1-002c: failed to lock PLL, ret=-6 [ 4.213783] imx_sec_dsim_drv 32e60000.mipi_dsi: clock is not in stop state [ 4.213790] imx_sec_dsim_drv 32e60000.mipi_dsi: dsim pll config failed: -16 I hope you can give me a reply. Thank you. Re: IMX8MN MIPI DSI clock initialization failed I'll take a look. Thank you very much for your reply. Re: IMX8MN MIPI DSI clock initialization failed Actually, I came to similar problem, but haven't able to solve it, so our solution is to not use reboot. We poweroff everytime and let te user boot it.

K32W041 API for DCDC module current? We want to reduce the inrush current when waking up from sleep.  Chapter 4.2.1 of the K32W041 User Manual (UM11323) states: “The configuration of the DCDC module can be optimized to suit the load current of the application; there are settings for 10 mA, 20 mA, 40 mA and 60 mA. The default configuration is 40 mA; software APIs are available to configure the other settings.” Can someone point me to those software APIs? Re: K32W041 API for DCDC module current? I don't understand why @Ricardo_Zamora sent me a private reply, but his short reply was that he contacted the involved team. The DCDC trimming data is provisioned in the chip factory and that the customer should not modify the load current configurations. There are no related APIs for this configuration in the SDK. This isn't exactly an answer to the question. We don't want to modify the trimming data, but we want to select one of the available power profiles. My follow-up question was never answered. In a new electronics design we added a small choke coil to reduce the inrush peak. Re: K32W041 API for DCDC module current? has this post been answered?  I need this info aswell Re: K32W041 API for DCDC module current? Hello, I apologize for the time spent on this. I sent you a private message. Regards, Ricardo Re: K32W041 API for DCDC module current? Hello, Hope you are doing well. I am checking your request. As soon as I have some information to share, I will let you know! Regards, Ricardo

69 USB1シリーズ終端 S69-EVK 回路図では、33 オームの直列抵抗は USB0 にのみ含まれており、USB1 には含まれていません。以前の回答では、NXP は両方にこれを推奨していましたが、USB1 の回路図にこれが含まれない理由と、いつ必要なのかを明確にしていただけますか? よろしくお願い申し上げます。 Re: 69 USB1 series termination ドキュメント検索機能は、関連情報への即時アクセスを効率化するため、研究者、学生、専門家にとって不可欠です。 promptswaaleのウェブサイト Re: 69 USB1 series termination こんにちは。私の名前はパベルです。私はあなたのCASEをサポートするつもりですので、詳細をお知らせください。 ただし、同じ質問が次のThreadにある場合、1つのThreadでのみサポートを継続します。 S69 USB1シリーズ終端 - NXPコミュニティ よろしくお願いします、 パベル

iMX8QMとLPDDR4メモリエラー こんにちは、 Nanya NT6AN512T32AV-J1I ( https://www.nanya.com/en/Product/4404/NT6AN512T32AV-J1I ) をご紹介します。Micron MT53D512M32D2DS-046 IT:D ( mt53d512m32d2ds-046-ait-d)の代替として、Apalis iMX8 (i.MX8QM) モジュールのメモリ タイミング仕様を確認したところ、Nanya の部品は Micron の部品の代替品としてそのまま使用できるようです。両方ともタイミング要件が同じであるようです。 Micron バージョンと同じテスト セットアップ (Linux BSP + Memtester [ memtester-4.6.0.tar.gz )を使用して、Nanya メモリを搭載したいくつかのモジュールをテストしました。念のため、Micron モジュールでもテストを再実行しました。 Nanya メモリはさまざまな温度範囲で良好に動作しますが、高温範囲 (~50°C ～ ~80°C) では、Memtester のビット拡散テスト (これに限定されません) 中に、次の障害が確認されました (これらは、発生した障害全体のサブセットです)。 失敗: オフセット 0x00000000031a9a80 で 0xffffffffffffffff != 0xffffffffffbffffff。 失敗: オフセット 0x0000000009eb5440 で 0xffffffffffffffff != 0xffffffffffbffffff。 失敗: オフセット 0x000000000172b040 で 0xffffffffffffffff != 0xffffffffbffffff。 失敗: オフセット 0x000000000792e570 で 0xffffffffffbffffff != 0xffffffffffffffff。 失敗: オフセット 0x000000000a13fb00 で 0xffffffffffffffff != 0xffffffffffbffffff。 これらのエラーは、-40°C でテストを開始し、再起動せずに 85°C まで上昇した場合にのみ表示されることに注意することが重要です。テストを 85°C で開始し、-40°C まで下げると、エラーは発生しません。このため、-40 度での LPDDR4 トレーニングがメモリの信頼性に影響を与えていると思われます (-40 度でトレーニングを行うと信号整合性の問題が発生する可能性があります)。 また、メモリ トレーニングに関連する DDR コントローラ レジスタもいくつかダンプし、2 つのメモリ タイプの間に大きな違いがあることに気付きました (添付ファイルを参照)。Nanya メモリに対して、いくつかの終端またはドライブ強度パラメータの調整が必要になると思われますが、どのパラメータが必要なのかは不明です。 また、現在両方のメモリ タイプに使用されている DDR コントローラ構成を含む RPA (レジスタ プログラミング アシスト) Excel シートも添付しました。 アドバイスや提案は歓迎しますが、具体的には以下の質問があります。 トレーニング結果レジスタを比較することで、根本原因を特定したり、2 つのメモリ タイプ間の主な違いを明らかにしたりすることができますか? トレーニングと信号の整合性を改善するためのメモリ構成に関する提案はありますか? どうぞよろしくお願いいたします。 i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus Re: iMX8QM and LPDDR4 memory errors こんにちは@hongting_dongさん 2 つの異なる外部温度 (-20 (固定温度で 2 時間後) と +25 (30 分間オン)) で取得できました。 DDR0 バイト 2 がおかしいです、ご意見をお聞かせください。 敬具 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 ベースラインを作成し、Write Eye 生成手順に慣れたら、温度テストに次の手順をお勧めします。 目的のLP4デバイスを-40℃に下げる（私たちの研究室ではサーモストリームを使用しています） -40℃になったら、ボードの電源を入れ、VTSAツールを起動します（この時点で、DDRは-40℃で初期化/トレーニングされているというアイデアです）。 各バイトレーンでWrite Eyeテストを実行する 完了したら、ボードまたはツールの電源を入れ直したり再起動したりせずに温度を25℃まで上げ、-40℃で取得したトレーニング値を維持します。 25℃になったら、各バイレーンのWrite Eyesを再度実行します。 完了したら、ボードまたはツールの電源を入れ直したり再起動したりせずに温度を85℃まで上げ、-40℃で取得したトレーニング値を維持します。 85℃になったら、各バイレーンのWrite Eyesを再度実行します。 よろしくお願いします。 よろしくお願いいたします。 Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 このリンクでテストしてください https://community.nxp.com/t5/iMX-and-Vybrid-Support/i-MX8QM-i-MX8QXP-i-MX8DXL-DRAM-仮想タイミングとシグナル/ta-p/1321350 よろしくお願いいたします。 Re: iMX8QM and LPDDR4 memory errors こんにちは、 iMX8QM の VTSA を教えていただけますか。 私の知る限り、この SoC 用のそのようなツールはありません。 ありがとう、 よろしくお願いします。 Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 いくつかの詳細を二重にしたい。 1. より高い電圧で起動をテストできますか? 2. VTSA の結果を入手して、NANYA マージンが寒冷時または全温度範囲で良好でないかどうかを確認できますか? 3. 歴史的には、ODT /ドライブ強度を変更しても役に立たないですよね? 4. CA Vref を範囲 0 に設定する場合、何か助けはありますか? よろしくお願いします。 よろしくお願いいたします。 Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 はい、その通りです。 Re: iMX8QM and LPDDR4 memory errors 追加の注意として、「DQS インターバル オシレータ」データシートの章は、JEDEC 標準 No. 209-4:「低電力ダブル データ レート 4 (LPDDR4)」にも記載されています。 BR、 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhangさん RAMデータシートには次のように記載されています: DQSインターバルオシレーター SDRAM ダイの電圧と温度が変化すると、DQS クロック ツリーの遅延がシフトし、再トレーニングが必要になる場合があります。 これは、DQS2DQ トレーニングをサポートする必要があり、特定の状況では必要になる可能性があることを示唆しています。 NXP は、DQS2DQ を無効にすると、このトレーニングに依存する一部のメモリ チップで誤動作が発生する可能性があることを考慮しましたか? NXP が回避策や解決策を特定し、現在のエラッタを解決できるかどうかを評価するのを手伝っていただくことは可能でしょうか? 次のような動作が確認されています。 テストを 85 °C で開始し、温度が -40 °C まで下がっても、問題は発生しません。 逆に、低い温度（例：-10 °C）から始めて温度を上げていくと（例：60 °C まで）、この低い範囲内でもメモリ障害が発生します。 また、定期的に RAM にサスペンドして再開すると問題が解決されることにも気付きました。これは、おっしゃるとおり、再開中に DQS2DQ トレーニングが実行されるためだと考えられます。 DQS2DQ トレーニングを有効にしましたが、残念ながら、結果は依然として否定的でした (さらに悪いです)。 この情報は分析に役立ちますか? よろしくお願いします、 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhangさん 0x40 から 0x47 までのすべての MR12 値をテストしました。 敬具、 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 申し訳ございませんが、操作中に DQS2DQ トレーニングを無効にする以外に方法はありません。 ところで、MR12 値を変更して CA Vref を変更し、MR12 以外のパラメータは変更しないで、前に言ったテスト結果はどうですか? BR。 BR Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhangさん 完全に無効にする以外に選択肢はありますか? 敬具、 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 私たちの。エラーでは、ERR050102: DRAM: 定期的なハードウェア ベースの DQS2DQ キャリブレーションはサポートされていません。 説明 定期的なハードウェアベースのDQS2DQキャリブレーションが有効になっている場合、結果として生じるレイテンシによってアンダーラン状態が発生する可能性があります。 最悪のCASE、ディスプレイやイメージングインターフェースなどの主要なサブシステムの一部がロックアップし、 パフォーマンス能力に影響を与えます。 回避策 現在、DQS2DQ キャリブレーションは、電源投入時および低電力モードからの再開時にのみ実行されます。今のところ故障や プロセス、電圧、温度の全範囲にわたって安定性の問題が観察されています。 BR Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhangさん はい、そうです。 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 Nanya は、このエラーは、ボードが動作中に定期的な DQS2DQ トレーニングを行っていないために発生したということでしょうか? BR Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhang さん、 @hongting_dongさん Nanya は行動を分析し、次のような結論を出しました。 LA MRS 設定確認に基づいて、メモリ テスト中に MR18/MR19 が無効になりました。 プラットフォームが tDQS2DQ オフセットを実行しない場合、デフォルト設定が NTC デバイスの要件を満たさない可能性があるため、NTC ではプラットフォームで MR18/MR19 を有効にすることを推奨しています。 RPA、SCFW、または i.MX8QM リファレンス マニュアルで、MR18/MR19 レジスタに関連する設定や情報が見つかりませんでした。 これらは RAM 側の読み取り専用レジスタであるため、メモリ コントローラまたは SCFW が実行時にどこかでそれらを読み取って使用する必要があるというのが私の理解です。 どのように進めればよいか教えていただけますか? エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 ZPROG_ASYM_PD_DRV_DQ_48とZPROG_ASYM_PD_DRV_DQ_60はデフォルト値のままにしておいてください。変更しないでください。 次に、さまざまな MR12 値を徐々にテストします。申し訳ありませんが、テストボードと環境が提供されていないため、問題を再現CAN。SO、自分でテストして、適切な Vref 値を見つける必要があります。また、最善の方法は、Nanya にこの問題について話してもらい、問題を再現して回避策を提案してもらえるかどうかをCANすることだと私は思います。 BR Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhangさん MR12 を 0x47 から 0x40 に変更するだけをテストしました。 ZPROG_ASYM_PD_DRV_DQ_48 および ZPROG_ASYM_PD_DRV_DQ_60 も同様です。 すべての構成が失敗しました。 これらのテストのどれが優れていたのか、劣っていたのか、私にはよく分かりません。 敬具、 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 MR12 レジスタの変更に関するテストを実行しましたか?テスト結果は何ですか。このテストを実行するときは、MR12 以外のパラメータを変更しないでください。 BR Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhang さん、 @hongting_dongさん CAN特にこの事実に焦点を当てることができますか? > これらのエラーは、-40°C でテストを開始し、再起動せずに 85°C まで上昇した場合にのみ表示されることに注意することが重要です。 回避策として、scfw にパッチを適用して、動作中のシステムでメモリ トレーニングを再トリガー CAN ますか? 私たちが報告したエラーの種類 (ビット反転) を考慮すると、根本的な問題を特定するのに役立つトレーニング済みの「パラメーター」CANありますか? よろしくお願いします、 敬具。 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhangさん あなたの提案をテストし、40 -> 60 もテストしました。 両方のテストは 7 つのボードで失敗しましたが、大きな変化 (改善または悪化) は見られませんでした。 Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 はい、24.8、24.4、24 SO。 BR Re: iMX8QM and LPDDR4 memory errors こんにちは、 メモリには次のように書かれています。 ナンヤ2447 NT6AN512T32AV-J1I 9423W1EF 3 TW これが必要な情報であるかどうかお知らせください。 ありがとう！ よろしくお願いいたします。 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhangさん MR12 を変更することを提案しましたが、MR14 も変更する必要がありますか? 申し訳ありませんが、もう一つ疑問があります。「25.2%からテスト」というのは、24.8、24.4、24 SO でしょうか、それともその逆 (25.6、26、26.6 SO) でしょうか? ありがとう、 敬具。 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 情報も更新してください: Nanya障害デバイス情報: MFD日付コード: ロット番号は: そして、Nanyaの最新のデバイスパーツを試しましたか？私の記憶では、彼らのデバイスパーツはZQ calでいくつかのアップデートがあります よろしくお願いいたします。 Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 実際のところ、どの DS 値または ODT 値がこの問題を解決するのかはわかりません。 ただし、試すことができる別の方法があります。 SCFW imx8qm_dcd_1.6GHz.cfg ファイルを通じて MR12 値を変更します。以下のコードを参照してください。 データ 4 DDR_PHY_MR12_0 0x48   テストを 25.2% 下げて調整します。順番にテストします。   BR Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhangさん ヒントをありがとう。 RPA の ZPROG_DRAM_ODT と ZPROG_ASYM_PD_DRV の両方を 40 から 48 - レジスタ DDR_PHY_ZQ1PR0 (DQ バス インピーダンス制御) (および 40 から 34) に設定して、違いなしでテストをすでに実行しています。 ZPROG_ASYM_PD_DRV のみを 48 (またはそれ以上の値) でテストすることについてのご意見をお聞かせください。 よろしくお願いいたします。 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 情報を入手しました。MX8QM_B0_LPDDR4_RPA_1.6GHz_v23.xlsx ファイルを使用して、別の DS 値を選択し、テストを再実行して、このエラーが解決できるか確認できます。環境温度が低い状態から高い状態になったときにエラーが発生したためです。DS 40->48 を試してみることをお勧めします。そしてテスト結果を見てみましょう。 BR Re: iMX8QM and LPDDR4 memory errors こんにちは、 すでに完了しています。彼らは、メモリがこのような状況でも機能することを期待しています。 ここで質問しているのは、終了、ドライブの強度、レイテンシ、そして一般的にはタイミングなどのエラーを修正できるように構成を調整できるかどうかを知るためです。 よろしくお願いいたします。 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 次に、Nanya のベンダーにこのエラーについて問い合わせるべきだと思います。テスト シナリオで DDR がこのテストに合格CANかどうかを尋ねます。DDRトレーニングとは何の関係もありません。 BR Re: iMX8QM and LPDDR4 memory errors こんにちは@pengyong_zhangさん はい、そうしました。エラーなく動作します。 エマヌエーレ Re: iMX8QM and LPDDR4 memory errors こんにちは@emanuele79 Micron DRAM を使用して同じテストを実行し、このエラー ログも発生するかどうかを確認してみましたか? BR

MC9s12XET256 Warnings L1128: Cutting value Range beg data member from 0xFC1000 to 0x1000 c12056: SP Debug info incorrect because of optimization or inline assembler  c5660: Removed dead assignment error occurring for global and local variables even though                 we are using this variables  Hands-On Training Re: MC9s12XET256 Warnings Hi, As I mentioned earlier, without analyzing the actual code, it's difficult to give a definitive answer. The compiler applies various optimizations that can affect how variables are treated. For example: Global variables that are only read and never written may be treated as constants. Dead code elimination can remove assignments or entire blocks if the compiler determines they are never executed. Debug info issues (like c12056) often arise due to aggressive optimization or use of inline assembly, which can interfere with symbol tracking. If a variable should not be optimized away or altered, consider: Declaring it as volatile to prevent the compiler from optimizing access. Making it static if it's only used within one translation unit. Ensuring it's used in a way that the compiler recognizes as meaningful. From my experience, even a small logical condition elsewhere in the code can cause a block to be unreachable, triggering a dead code warning. In one case, I had a condition set in another module that made a section of code unreachable, and the compiler rightly removed it.  My recommendation: Go through the code step by step and: Check how each variable is used. Review compiler optimization settings. Compare expected vs. actual behavior. Use debugging tools to trace variable usage and code flow. This is the only reliable way to understand and resolve such issues. Best regards, Ladislav Re: MC9s12XET256 Warnings yes ,we have gone through the description of the messages but why that error occurring even though it is used Re: MC9s12XET256 Warnings Hi, It is not possible to say anything without code which reports messages. However, have you read the description of the messages in help go to index in help and.... Best regards, Ladislav

How to use S32K344 BIST? Hi NXP, Please help me answer the questions related to S32K344 BIST. 1. How to start BIST? 2. How to configure LBIST and MBIST? 3. Which register is the result to check after the execution? 4. How to configure the BIST for the next reset? 5. Where should the code be written? Best regards, Li 3. Re: How to use S32K344 BIST? 2. Self-test execution ends by the functional reset. Please refer to the diagram below: Hi @Julián_AragónM, Can you confirm that every type of bist (MBIST or LBIST), regardless of being performed as BIST_SAFETYBOOT_CFG or BIST_DIAGNOSTIC_CFG leads to a functional reset?  Is it due to the nature of the testing instances being invasive? Would it be possible to perform LBIST and MBIST without functional resets if I don't plan to use SAF? For context, I want to perform both LBIST and MBIST(with MBIST only using a subset of IDs to test PRAM0+PRAM1 blocks and caches, ITCM and DTCM of both cores in a standard K344 lockstep configuration).         Re: How to use S32K344 BIST? Hi @li3, 1. There are 2 blocks of SRAM with an independent controller. PRAM0 controls the first 160 KB of RAM where 32 KB supports content retention in Standby mode and 128 KB is available only in Run mode PRAM1 Controls the second 160 KB and is available only in Run mode. 2. I'm not sure I understand this question.  MBIST to detect permanent failures in SRAM either during start-up or from application SW or as part of fault recovery flow to localize faults. LBIST to detect permanent failures in digital logic either during start-up or from application SW or as part of fault recovery flow to localize faults. The Bist Index (Number of memories checked using memory built-in self-test controller) refers to PRAM0/1 (block 1 & 2) respectively. 3. As mentioned in the previous reply, the reset is done via SW through the Self-Test Control Unit. Best regards, Julián Re: How to use S32K344 BIST? Please help me check the above questions, thank you. Re: How to use S32K344 BIST? Hi NXP, 1. What do PRAM0 block 1 and PRAM0 block 2 memory do in the figure below? 2. Why does the BIST_RUN(BIST_SAFETYBOOT_CFG) interface not self-check PRAM0 block 1 and PRAM0 block 2? 3. After calling BIST_RUN(), the interface will execute reset. Is this reset done by hardware or software? Best regards, Li 3 Re: How to use S32K344 BIST? Hi @li3, 1. Yes. This is needed in order to avoid an undesired/uncontrollable state. 2. Self-test execution ends by the functional reset. Please refer to the diagram below: 3. You can refer to chapter 54.1.3 STCU2 LBIST/MBIST mapping from the S32K3XX's reference manual. Best regards, Julián Re: How to use S32K344 BIST? Hi NXP， 1. The chip manual says that communication should be disabled when calling BIST_RUN(), so disable communication peripherals before calling BIST_RUN()? 2. After calling BIST_RUN(), the function RESET will be automatically. Is this the hardware automatically reset? Or do you need software to operate reset? If the hardware reset itself, please explain how the hardware triggers the reset? 3. See in the post BIST_SAFETYBOOT_CFG self-test MBIST1~11, BIST_DIAGNOSTIC_CFG self-test MBIST0~11 S32K344 What does MBIST0 do? Best regards, Li 3. Re: How to use S32K344 BIST? Hi @li3, Safety Boot is supposed to be triggered from the custom bootloader/startup code that follows BootROM - HSE firmware execution, but you can basically call it whenever you like. After BIST you will have reset, and you will need initialize at least RAM. You can also refer to the S32_SAF_Demo under the SAF package. Best regards, Julián Re: How to use S32K344 BIST? Hi NXP, Is the BIST_RUN(BIST_SAFETYBOOT_CFG) function called in the Main function? Or is it somewhere else? Best regards, Li 3. Re: How to use S32K344 BIST? Hi @li3, The difference between BIST_SAFETYBOOT_CFG and BIST_DIAGNOSTIC_CFG is when they would be triggered: While BIST_SAFETYBOOT_CFG is supposed to be triggered right after the BootROM-HSE firmware execution in the startup, BIST_DIAGNOSTIC_CFG shall be triggered during runtime when no other (or just limited jobs) are in progress. The validation and verification team creates BIST_SAFETYBOOT_CFG as a compromise which takes less than 10ms and still has sufficient coverage. This configuration is recommended for the startup use case.   BIST_DIAGNOSTIC_CFG includes all the BIST available on the platform. Execution time is longer than 10ms, which is a timeslot for the startup BISTs. It means this configuration can be run in garage or don’t need to be run at all. The execution flow between BIST_SAFETYBOOT_CFG and BIST_DIAGNOSTIC_CFG are pretty much identical, which you can find in 54.1.13 Self-Test programming sequence from the S32K3XX's Reference Manual. You can also refer to these community posts: Not enough information about Supported BIST configurations for S32K396 Solved: STCU2 internal errors and SPD-BIST BIST_DIAGNOSTIC_CFG - NXP Community Best regards, Julián Re: How to use S32K344 BIST? Hi NXP, 1.I do not understand the introduction of BIST_SAFETYBOOT_CFG and BIST_DIAGNOSTIC_CFG in the chip manual, please tell me the difference between them? 2.Should I use BIST_SAFETYBOOT_CFG or BIST_DIAGNOSTIC_CFG when developing with s32k344 MCU? Best regards, Li 3. Re: How to use S32K344 BIST? Hi @li3, After installing the SAF evaluation, you can find the BIST user manual and an .xlsx file for Bist configuration under "C:\NXP\S32K3_SAF_1.0.4_EVAL_D2312\eclipse\plugins\Bist_TS_T40D34M10I4R0\doc" Best regards, Julián

Flexray Frames Configuration Hi, I'm working with the Freescale Development Card EVB9S12XF512E. For making an communication between two flexray nodes, it needs to configuration the network. In fact, there is a function which did that in freescale example : /* Structure of this type contains configuration   information of the one low level parameters set */const Fr_low_level_config_type Fr_low_level_cfg_set_00 ={    ..........    5000,       /* G_MACRO_PER_CYCLE */    10,         /* G_MAX_WITHOUT_CLOCK_CORRECTION_PASSIVE */    14,         /* G_MAX_WITHOUT_CLOCK_CORRECTION_FATAL */    22,         /* G_NUMBER_OF_MINISLOTS */    60,         /* G_NUMBER_OF_STATIC_SLOTS */    4920,       /* G_OFFSET_CORRECTION_START */    16,         /* G_PAYLOAD_LENGTH_STATIC */    ..........}  I would like to know if I'm understanding well something. The argument G_PAYLOAD_LENGTH_STATIC represent the duration of a static frame, that right? In my example, the argument is put at 16. That mean I can send at maximum 16 byte of data in my Flexray frames? Thanks you in advance for your answers, because i really need to know if am right to continu my project. Regards, General Re: Flexray Frames Configuration Me too!!!!!!!!! can you tell me how to deal with it? Re: Flexray Frames Configuration The payload length is in words I think. 16 words=32 bytes.

MIMXRT1060-EVK 背光控制 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 有控制 IMXRT1060-EVK 的 LCD 背光的演示代码吗？ Re: MIMXRT1060-EVK backlight control 你好，恩智浦、 我们的产品使用的是 RT1060。我在使用 GPIO_B1_15 为背光生成 PWM 时也遇到了问题。我有几个问题。 1- GPIO_B1_15_FLEXPWM4_PWMA03 使用什么 XBARA？1, 2, 3? 2- 您能为我们写一个简单的代码来正确配置吗？我有一天会尝试但我无法成功配置，但是 SDK 示例在板上运行良好。 Re: MIMXRT1060-EVK backlight control <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 您好， 您是否在 BOARD_InitPins() 中更改了引脚配置？ 此致， 景 Re: MIMXRT1060-EVK backlight control <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，Jing、 谢谢，我已经开始看 PWM 演示了。GPIO_B1_15 上的背光为 PWM4_PWMA03。正在想办法解决这个问题。我有以下设备，但在瞄准镜上看不到任何东西。 / * 版权所有 (c) 2015 年，飞思卡尔半导体有限公司 * 2016-2017 年恩智浦 版权所有 * 版权所有。 * * SPDX-License-Identifier：BSD-3-Clause */ #include "fsl_debug_console.h" #include "板.h" #include"fsl_pwm.h" #include"pin_mux.h" #include"fsl_xbara.h" /******************************************************************************* * 定义 ******************************************************************************/ /* PWM 基地址 */ #define BOARD_PWM_BASEADDR PWM4 //PWM1 mls #define PWM_SRC_CLK_FREQ CLOCK_GetFreq(kCLOCK_IpgClk) /******************************************************************************* * Prototypes ******************************************************************************/ /******************************************************************************* * Variables ******************************************************************************/ /******************************************************************************* * 代码 ******************************************************************************/ static void PWM_DRV_Init3PhPwm(void) { uint16_t deadTimeVal; pwm_signal_param_t pwmSignal[2]; uint32_t pwmSourceClockInHz; uint32_t pwmFrequencyInHz = 1000； pwmSourceClockInHz = PWM_SRC_CLK_FREQ； /* 设置死区时间计数，我们将其设置为约 650ns */ deadTimeVal = ((uint64_t)pwmSourceClockInHz * 650) / 1000000000； pwmSignal[0].pwmChannel= kPWM_PwmA; pwmSignal[0].level= kPWM_HighTrue; pwmSignal[0].dutyCyclePercent= 50; /* 1% 占空比 */ pwmSignal[0].deadtimeValue= deadTimeVal； pwmSignal[1].pwmChannel= kPWM_PwmB; pwmSignal[1].level= kPWM_HighTrue; /* PWM B 的占空比字段并不重要，因为我们是在 PWM A 互补模式下运行 */ pwmSignal[1].dutyCyclePercent= 50; pwmSignal[1].deadtimeValue= deadTimeVal； /*********** PWMA_SM0 - A 相，配置，设置 2 通道为例 ************/ PWM_SetupPwm(BOARD_PWM_BASEADDR, kPWM_Module_0, pwmSignal, 2, kPWM_SignedCenterAligned, pwmFrequencyInHz, pwmSourceClockInHz)； /*********** PWMA_SM1 - B 相配置，仅设置 PWM A 通道 ************/ PWM_SetupPwm(BOARD_PWM_BASEADDR，kPWM_Module_1，pwmSignal，1，kPWM_SignedCenterAligned，pwmFrequencyInHz， pwmSourceClockInHz)； /*********** PWMA_SM2 - C 相配置，仅设置 PWM A 通道 ************/ PWM_SetupPwm(BOARD_PWM_BASEADDR，kPWM_Module_2，pwmSignal，1，kPWM_SignedCenterAligned，pwmFrequencyInHz， pwmSourceClockInHz)； /*********** PWMA_SM3 - C 相配置，仅设置 PWM A 通道 ************/ PWM_SetupPwm(BOARD_PWM_BASEADDR，kPWM_Module_3，pwmSignal，1，kPWM_SignedCenterAligned，pwmFrequencyInHz， pwmSourceClockInHz)； } /*! * @brief Main function */ int main(void) { /* 初始化 PWM 的结构 */ pwm_config_t pwmConfig; static uint16_t delay; uint32_t pwmVal = 4; uint16_t i； /* 板引脚、时钟、调试控制台初始化 */ board_configmpu (); board_initPins (); board_bootclockRun (); board_bootclockRun (); board_initDebugCon CLOCK_SetDiv(kCLOCK_AhbDiv, 0x2); /* 将 AHB PODF 设置为 2，除以 3 */ CLOCK_SetDiv(kCLOCK_IpgDiv, 0x3); /* 将 IPG PODF 设置为 3，除以 4 */ /* 将 PWM 故障输入设置为低值 */ XBARA_Init(XBARA1)； XBARA_SetSignalsConnection(XBARA1，kXBARA1_InputLogicHigh，kXBARA1_OutputFlexpwm1Fault0)； XBARA_SetSignalsConnection(XBARA1, kXBARA1_InputLogicHigh, kXBARA1_OutputFlexpwm1Fault1)； XBARA_SetSignalsConnection(XBARA1, kXBARA1_InputLogicHigh, kXBARA1_OutputFlexpwm1234Fault2); XBARA_SetSignalsConnection(XBARA1, kXBARA1_InputLogicHigh, kXBARA1_OutputFlexpwm1234Fault3)； PRINTF("FlexPWM 驱动程序 example\n")； /* * pwmConfig.enableDebugMode= false; * pwmConfig.enableWait = false; * pwmConfig.reloadSelect= kPWM_LocalReload; * pwmConfig.faultFilterCount= 0; * pwmConfig.faultFilterPeriod= 0; * pwmConfig.clockSource = kPWM_BusClock； * pwmConfig.prescale = kPWM_Prescale_Divide_1； * pwmConfig.initializationControl= kPWM_Initialize_LocalSync; * pwmConfig.forceTrigger= kPWM_Force_Local; * pwmConfig.reloadFrequency= kPWM_LoadEveryOportunity; * pwmConfig.reloadLogic = kPWM_ReloadImmediate; * pwmConfig.pairOperation= kPWM_Independent; */ PWM_GetDefaultConfig(&pwmConfig)； /* 使用全周期重载 */ pwmConfig.reloadLogic = kPWM_ReloadPwmFullCycle; /* PWM A& PWM B 形成一对互补 PWM */ pwmConfig.pairOperation= kPWM_ComplementaryPwmA; pwmConfig.enableDebugMode= true； /* 初始化子模块 0 */ if (PWM_Init(BOARD_PWM_BASEADDR, kPWM_Module_0,&pwmConfig) == kStatus_Fail) { PRINTF("PWM 初始化失败/n"); return 1; } /* 初始化子模块 1 */ pwmConfig.clockSource = kPWM_Submodule0Clock； pwmConfig.initializationControl= kPWM_Initialize_MasterSync; if (PWM_Init(BOARD_PWM_BASEADDR, kPWM_Module_1,&pwmConfig) == kStatus_Fail) { PRINTF("PWM 初始化失败"); return 1; } /* 子模块 2 的初始化方法与子模块 1 相同 */ if (PWM_Init(BOARD_PWM_BASEADDR, kPWM_Module_2,&pwmConfig) == kStatus_Fail) { PRINTF("PWM 初始化失败/n"); return 1; } /* 子模块 3 的初始化方法与子模块 1 相同 */ if (PWM_Init(BOARD_PWM_BASEADDR, kPWM_Module_3,&pwmConfig) == kStatus_Fail) { PRINTF("PWM 初始化失败/n"); return 1; } /* 使用演示配置调用初始函数 */ PWM_DRV_Init3PhPwm()； */ PWM_SetPwmLdok(BOARD_PWM_BASEADDR, kPWM_Control_Module_0 | kPWM_Control_Module_1 | kPWM_Control_Module_2 | kPWM_Control_Module_3, true)； /* 从子模块 0、1 和 2 开始产生 PWM */ PWM_StartTimer(BOARD_PWM_BASEADDR，kPWM_Control_Module_0 | kPWM_Control_Module_1 | kPWM_Control_Module_2 | kPWM_Control_Module_3)； 延迟 = 0x0fffU； while (1U) { for (i = 0U; i< delay; i++) { __ASM volatile("nop"); } pwmVal = pwmVal + 4； /* RESET 占空比百分比 */ if (pwmVal > 100) { pwmVal = 4; } /* 更新所有 3 个 PWM 信号的占空比 */ pwm_updatePWMDutycle（BOARD_PWM_BASEADDR、KPWM_Mod ule_0、KPWM_PWM_PWMA、KPWM_SignedCenterAligned、PWMVAL）；pwm_updatePWMDutycle（BOARD_PWM_BASEADDR、KPWM_Module_1、KPWM_PWM_PWMA，KPWM_SignedCenterAligned，(pwmVal > > 1))；pwm_updatePWMDutycle（BOARD_PWM_BASEADDR、KPWM_Module_2、KPWM_PWMMA、KPWM_SignedCenterAligned，(pwmVal > > 2)）； PWM_updatePWMDutycle ( BOARD_PWM_BASEADDR、KPWM_module_3、KPWM_PWMA、KPWM_SignedCenterAligned，(pwmVal > > 3))； /* 设置所有子模块的加载允许位，以便从其缓冲区加载寄存器 */ PWM_SetPwmLdok(BOARD_PWM_BASEADDR, kPWM_Control_Module_0 | kPWM_Control_Module_1 | kPWM_Control_Module_2 | kPWM_Control_Module_3, true); } } Re: MIMXRT1060-EVK backlight control <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 您好， 没有直接的背光演示。在所有 LCD 演示中，GPIO_B1_15 都作为 gpio 工作。在背光电路中，UM1661 支持 PWM 调光控制。请参考 SDK 中的 PWM 演示。 此致， 景

如何将 i.mx8MP 内核启动徽标和 Yocto Project splashimage 更改为我自己的自定义徽标和图像 亲爱的恩智浦支持团队 我想更改从 U-启动 开始显示的所有徽标和图像。 当 HDMI 显示器连接到主板时，我可以看到带有进度条的 4 只企鹅和 yocto 项目图像。 我想将这些图像更改为我自己的自定义图像。 请指导我如何进行这些更改。 由于我是 yocto linux imx 的新手，如果可以，请详细解释一下。 谢谢！ Re: How to change i.MX8MP kernel boot logo and yocto project splashimage to my own custom logo and i 你好，@Rita_Wan@Rita_Wan 基于 8MP_LVDS_patch，我能够成功让显示器在 U-启动 中正常运行。但是当我添加内核部分时，我无法在 U-启动 和内核显示器之间实现无缝过渡。内核端显示异常行为——屏幕闪烁——而 U-启动 中的显示完全正常。 您能就此给我一些建议吗？是什么原因导致了这个问题？ Re: How to change i.MX8MP kernel boot logo and yocto project splashimage to my own custom logo and i 你好@bych、 我找到了一个简单的方法，你可以试试： Linux 内核徽标 使用 netpbm 工具将 png 图像转换为 ppm 图像。 $ pngtopnm linux_logo.png> linux_logo.pnm $ pnmquant 224 linux_logo.pnm> linux_logo_clut224.pnm $ pnmtoplainpnm linux_logo_clut224.pnm> logo_linux_clut224.ppm   将转换后的 ppm 文件放入内核的 drivers/video/logo/ 目录，并替换 logo_linux_clut224.ppm 文件。 重新编译内核后，徽标将被新图片取代。 您可以试试看。 祝您有美好的一天 再见 Rita Re: How to change i.MX8MP kernel boot logo and yocto project splashimage to my own custom logo and i 我有自己的基于 i.MX8M Plus 处理器的定制板，但定制板的设计与 i.MX8M Plus EVK 板相同。 我已经成功启动了我的板，通过 HDMI 显示屏看起来不错。 但我只想将启动徽标（4 只企鹅）和启动画面（带进度栏的 Yocto Project 徽标）更改为我自己的自定义徽标。 你提供了补丁，但我不知道如何将这些补丁应用到 u-启动 或内核。 请告知我如何使用和应用这些补丁。 谢谢。 Re: How to change i.MX8MP kernel boot logo and yocto project splashimage to my own custom logo and i 你手中的板是什么？恩智浦板，或者你自己设计的板，你已经启动并显示板了吗？ Re: How to change i.MX8MP kernel boot logo and yocto project splashimage to my own custom logo and i 您能告诉我如何应用这些补丁吗？我以前从未打过补丁... Re: How to change i.MX8MP kernel boot logo and yocto project splashimage to my own custom logo and i 你可以参考 LVDS 中为 u-启动 和内核实现的补丁，方法几乎相同。 u-boot 和内核之间的 i.MX 8MP LVDS 无缝显示（连续）-恩智浦社区

S32K342 FEE 初始化过程中范围检查时出现硬故障 正在尝试集成 FEE，对它不熟悉，也不知道我应该做什么。目前，当尝试转换 fee_example_s32k344 时，在调用 init 后的 FEE_mainfunction 过程中，如果遇到这一点，就会出现故障。 以下是我的设置，我试着复制示例中的设置，但我不知道我要找的是什么。 我确实添加了大量的区块配置，但所有这些配置加起来都小于 1024 字节，这应该适合分配的 8192 擦除扇区大小。 Re: S32K342 FEE Hardfault during range checking during initialization 这个问题你现在解决了吗，如果已解决能给我提供点帮助吗？不胜感激！ 回复： S32K342 FEE Hardfault during range checking during initialization 我也遇到了相同的问题，仍没有人能解答 Re: S32K342 FEE Hardfault during range checking during initialization 我附上了我的项目，即使简单地将集群块配置为 1 个块，也不能解决任何问题，因此希望得到帮助。 Re: S32K342 FEE Hardfault during range checking during initialization 我认为这是 Mem_43_InFls/Mem_Instance 的内存起始地址无效，但我现在知道"正确的内存地址和物理扇区是" 。