如何使用QorIQ LS系列处理器设计高能效产品 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 本次会议涵盖两个相关主题。第一部分将介绍新 QorIQ LS1 产品线的概述。会议的第二部分将探讨为新型 LS1021A QorIQ 处理器系列设计强大的电源分配网络的关键考虑因素。以新的 LS1021A 电路板为案例研究，我们将回顾电路板上使用的关键因素，例如效率、设计简化和电源系统管理技术，并讨论它们的使用方式和原因。本课程将帮助您了解设计电源分配网络时的关键概念。 由 Linear Technology 的 Sharad Khanal 和 Freescale 的 Satoshi Iida 介绍 2015 年 3 月 26 日在 DwF 硅谷发表 会话 ID：AMF-SNT-T1040 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 本次会议涵盖两个相关主题。第一部分将介绍新 QorIQ LS1 产品线的概述。会议的第二部分将探讨为新型 LS1021A QorIQ 处理器系列设计强大的电源分配网络的关键考虑因素。以新的 LS1021A 电路板为案例研究，我们将回顾电路板上使用的关键因素，例如效率、设计简化和电源系统管理技术，并讨论它们的使用方式和原因。本课程将帮助您了解设计电源分配网络时的关键概念。 由 Linear Technology 的 Sharad Khanal 和 Freescale 的 Satoshi Iida 介绍 2015 年 3 月 26 日在 DwF 硅谷发表 会话 ID：AMF-SNT-T1040 Layerscape 处理平台

[i.MX/GST]a collection of several GST debugging tips and known-how On behalf of Gopise Yuan. A collection of several GST debugging tips and known-how. When you need to play onto a DRM layer/plane directly without going through compositor, kmssink should be a good choice: // kmssink, with scale and adjust alpha property (opaque) and zpos (this requires kmssink>=1.16): gst-launch-1.0 filesrc location=/media/AVC-AAC-720P-3M_Alan.mov ! decodebin ! imxvideoconvert_g2d ! kmssink plane-id=37 render-rectangle="<100,100,720,480>" can-scale=false plane-properties=s,alpha=65535,zpos=2 When using playbin, you can still customize the pipeline besides the sink plugin, e.g. add a converter plugin: // Playbin with additional customization on converter before sink: gst-launch-1.0 playbin uri=file:///mnt/MP4_H264_AAC_1920x1080.mp4 video-sink="imxvideoconvert_g2d ! video/x-raw,format=BGRA,width=1920,height=1080 ! kmssink plane-id=44" GST can generate a pipeline graph for analyzing the pipeline in a intuitive manner: // Generate pipeline graph: 1. Export GST_DEBUG_DUMP_DOT_DIR= , GST_DEBUG=4 2. Run pipeline with gst-launch or others. 3. Copy all dump files (.dot) from . Note: one dump file will be created for each state transaction. Normally, what we need will be PAUSE_READY or READY_PAUSE, after which pipeline has been setup. 4. Convert the .dot file to PDF with Graphviz: dot -Tpdf 0.00.03.685443250-gst-launch.PAUSED_READY.dot > pipeline_PAUSED_READY.pdf i.MX 8 Family | i.MX 8QuadMax (8QM) | 8QuadPlus i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Multimedia Yocto Project

Video: Install S32R45 Development Package (view in My Videos)

ニュー・キッド・オン・ザ・ブロック - 60 GHz Wi-Fi <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ユビキタスなコネクティビティの時代を駆け抜け、データに対する飽くなき需要が求められる中、高速コネクティビティソリューションの必要性はかつてないほど高まっています。60 GHzまたは802.11ad Wi-Fiは、家庭やオフィス、高密度の屋内または屋外スペース、フロントホールまたはバックホールアプリケーションなど、あらゆる場所でブロックを引き継ぐ新しい子供です。さらに、この分野は、このマルチギガビットレートスペクトルを最大限に活用するための革新的なアプローチを持つ多くの新しいティア2プレーヤーによって主に影響を受けています。NXPに参加して、当社のSoCがこのエコシステムを促進するためにどのように不可欠であるかを学びましょう。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ユビキタスなコネクティビティの時代を駆け抜け、データに対する飽くなき需要が求められる中、高速コネクティビティソリューションの必要性はかつてないほど高まっています。60 GHzまたは802.11ad Wi-Fiは、家庭やオフィス、高密度の屋内または屋外スペース、フロントホールまたはバックホールアプリケーションなど、あらゆる場所でブロックを引き継ぐ新しい子供です。さらに、この分野は、このマルチギガビットレートスペクトルを最大限に活用するための革新的なアプローチを持つ多くの新しいティア2プレーヤーによって主に影響を受けています。NXPに参加して、当社のSoCがこのエコシステムを促進するためにどのように不可欠であるかを学びましょう。

面向汽车电气化和ADAS的汽车安全电源管理解决方案 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 汽车架构的演变伴随着更多的混合动力和 ADAS 电力计算，要求电源管理也随之演变以适应应用和环境的变化。在本次会议中，您将了解汽车市场动态，并深入了解支持高达 ASIL D（FS66、FS84、FS85）应用的最新安全电源管理解决方案。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 汽车架构的演变伴随着更多的混合动力和 ADAS 电力计算，要求电源管理也随之演变以适应应用和环境的变化。在本次会议中，您将了解汽车市场动态，并深入了解支持高达 ASIL D（FS66、FS84、FS85）应用的最新安全电源管理解决方案。

The LPC804 Programmable Logic Unit (PLU) This document is an introduction to the Programmable Logic Unit (PLU) provided for the LPC804 MCU device. PLU is used to create small combinatorial and/or sequential logic networks including simple state machines. This allows to replace external components like the 74xx series, which are used for the glue logic with the microcontroller and external devices, making simple the PCB and saving design costs. Figure 1. LPC80x MCU families The PLU is comprised of an array of 26 inter-connectable, 5-input Look-up Table (LUT) elements, and 4 flip-flops.  Each LUT element contains a 32-bit truth table (look-up table) register and a 32:1 multiplexer. During operation, the five LUT inputs control the select lines of the multiplexer. This structure allows any desired logical combination of the five LUT inputs. Figure 2. PLU Features The PLU is used to create small combinatorial and/or sequential logic networks including simple state machines. The PLU is comprised of an array of 26 inter-connectable, 5-input Look-up Table (LUT) elements, and 4 flip-flops. Eight primary outputs can be selected using a multiplexer from among all of the LUT outputs and the 4 flip-flops. An external clock to drive the 4 flip-flops must be applied to the PLU_CLKIN pin if a sequential network is implemented. Programmable logic can be used to drive on-chip inputs/triggers through external pin-to-pin connections. A tool suite is provided to facilitate programming of the PLU to implement the logic network described in a Verilog RTL design. Advantages Some advantages of the PLU are: Replace the combinational logic of the 7400 series. State machine design using Flip-flop. Address decoder. Pattern match. Low-power application. PLU works in deep-sleep and power-down mode. Programmable so PLU can be reprogrammed and reused. Seamless connection using SWM and PLU. Pin description There are up to six primary inputs into the PLU module, one clock input, and eight primary outputs. All the inputs are connected directly to the package pins via chip-level I/O multiplexing.  All these pins can be enabled by configuring the relevant SWM register (PINASSIGN_FIXED0). A particular logic network may not require all of the available inputs or outputs. The user can specify which inputs and outputs to use, and which package pins those inputs and outputs will connect to as part of the overall top-level IO configuration. Registers Programming the PLU to implement a particular logic network involves writing to the various Truth Table registers to specify the logic functions to be performed by each of the LUT elements, programming the Input multiplexer registers to select the five inputs presented to each LUT, and programming the Output multiplexer register to select the eight primary outputs from the PLU module. Programming of all of these registers is performed only during initialization. Table 1. PLU registers PLU Shield board with LPCXpresso804 The OM40001 package includes a shield board for use with the LPCXpresso804 board when prototyping programmable logic unit (PLU) designs. The PLU shield provides the following features to assist with this type of development: 5 slide switches to enable 5 possible PLU inputs to be connected to VDD (marked as VCC on the Shield) or GND through a resistor (to set those inputs to a logic 1 or zero). 8 LEDs with jumpers to connect/disconnect possible PLU outputs for visual status indication. Push button option for momentary / edge signal inputs. Low-frequency oscillator with 1024Hz and 8Hz outputs. The PLU shield also includes a test circuit that can be used to implement a simple continuity tester. Several signals from the LPC804 used on the PLU Shield are shared with other functions on the main LPCXpresso804 board. Please review jumper settings on the LPCXpresso804 board carefully before installing the PLU Shield. https://www.nxp.com/docs/en/user-guide/UM11083.pdf  Figure 3. LPCXpresso804 + PLU Shield = PLU demo board   PLU input options On/off switches S1 through S5 connect possible PLU inputs to VDD or GND via a resistor, enabling those inputs to be driven to a known, fixed state. PIO0_8 is connected to a push button (S6) and a 100kohm pull up to VDD; PIO0_8 will be grounded when the button is pressed. Table below shows these connections. Table 2. PLU input on/off switches. A digital oscillator circuit is also included on the Shield, with 1.024kHz and 8Hz outputs available. LPC804 signal PIO0_1 can be connected to these oscillator signals in order to provide a low-speed clock to the flip-flops in the PLU block. The center pin (2) of JP12 connects to PIO0_1, so a jumper can be placed onto JP12 to connect this signal to the required clock (see markings on the Shield silk screen.) An external clock can be provided to the PLU by connecting it to the center pin of JP12. PLU output options LEDs are used to monitor the PLU outputs. Due to the limited number of pins on the chip/board, some of the inputs and outputs are shared. Table 3. PLU shield LEDs. PLU examples You have two options to find a PLU example: Using the SDK for the LPCXpresso804. You can download the SDK for the LPCXpresso804 from Welcome | MCUXpresso SDK Builder The PLU project is a simple demonstration program of the SDK PLU driver. In this example, a number of switches are used act as PLU inputs and LEDs are used to monitor the PLU outputs to demonstrate the configuration and use of the Programmable Logic Unit (PLU). Using the LPC804 Example Code Bundle. Code Bundle, containing source code for drivers, example code and project files. You can download it from LPCXpresso804 board for LPC804 Microcontroller (MCU)|NXP  It is recommended to use the PLU configuration tool. Please check the following links for more details. PLU Tool Direct, LUT-based design: https://www.nxp.com/video/part-2-plu-tool-direct-lut-based-design:Part2-PLU-config-tool-verilog PLU Tool Schematic design: https://www.nxp.com/video/part-3-plu-tool-schematic-design:Part3-PLU-config-tool-schematic PLU Tool Importing Verilog files: https://www.nxp.com/video/part-4-plu-tool-importing-verilog-files:Part4-PLU-config-tool-directlut LPC800 LPCOpen Peripherals

NET-N1879 5Gの推進:次世代のアクセス技術 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 5G規格が定義される中、高スループット、低遅延、および多数のユーザーが、5Gサービスを推進するための主要な要件の1つです。NXPがこれらの要素をブレンドして、5Gの課題に対処するための最適なハードウェアアーキテクチャを設計している方法をご覧ください。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 5G規格が定義される中、高スループット、低遅延、および多数のユーザーが、5Gサービスを推進するための主要な要件の1つです。NXPがこれらの要素をブレンドして、5Gの課題に対処するための最適なハードウェアアーキテクチャを設計している方法をご覧ください。 スマートネットワーク

HMB-N1962 IPv6 低功耗蓝牙® (6LoBLE) 讲座和演示 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 该课程将详细介绍用于在物联网环境中传输 IPv6 帧的 RFC 7668（6LoBLE）、蓝牙®低功耗 4.2 和互联网协议支持配置文件。该演示将基于 Kinetis KW41 MCU。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 该课程将详细介绍用于在物联网环境中传输 IPv6 帧的 RFC 7668（6LoBLE）、蓝牙®低功耗 4.2 和互联网协议支持配置文件。该演示将基于 Kinetis KW41 MCU。 智能家居和智能建筑

KE02Z EEPROM初始化示例 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 这是 Kinetis KE02Z 设备的示例，展示了如何编程 当闪存被编程时，具有初始值的 EEPROM。该示例有效 在 FRDM-KE02Z40M 板上，使用 Kinetis Design Studio (KDS) 编写 v3.0.0。该示例还使用 Processor Expert (PEx) 来配置 UART 并擦除/编程 EEPROM。EEPROM编程与P&E配合使用 Micro Multilink Universal 调试器，以及 P&E Micro OpenSDA 调试器 FRDM-KE02Z40M 板的应用程序。 为了使用初始值对 EEPROM 进行编程，应用程序声明常量 用于 EEPROM 位置，并在 eeprom.c 中的源代码中初始化这些。 编译器指令/属性用于强制链接器将这些 EEPROM 中的常量，使用链接器中定义的 m_eeprom 内存部分 命令文件\Project_Settings\Linker_Files\ProcessorExpert.ld。P&E 微闪存编程算法以 4 字节字初始化 EEPROM。 因此，任何初始化的 EEPROM 位置都应是对齐的 4 字节字。 此示例将 EEPROM 中的前 4 个字节初始化为 0、64、128、192。 该示例使用终端程序显示 EEPROM 信息。它连接 使用 KE02Z 的 UART1 连接到 FRDM-KE02Z40M 板上的 OpenSDA COM 端口。 终端设置如下： 波特率：38,400 数据：8位 奇偶校验：无 停止：1位 流量控制：无 该示例在重置后将 5 个字节的 EEPROM 打印到终端：4 初始化的字节，加上未初始化的以下 EEPROM 字节。 然后示例将第一个字节增加，并将第二个字节减少， 并将新值写回 EEPROM。其余3个字节不变。 然后应用程序打印所有 5 个字节的新 EEPROM 值。每次 MCU 复位后，会打印现有的 EEPROM 数据，然后打印更改的 数据。下面是最初从终端输出的示例 对 KE02Z 进行编程，然后进行一次重置： 终端输出： KE02Z EEPROM示例 复位后 EEPROM 值 = 0 64 128 192 255 更新后的 EEPROM 值 = 1 63 128 192 255 KE02Z EEPROM示例 复位后 EEPROM 值 = 1 63 128 192 255 更新后的 EEPROM 值 = 2 62 128 192 255 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 这是 Kinetis KE02Z 设备的示例，展示了如何编程 当闪存被编程时，具有初始值的 EEPROM。该示例有效 在 FRDM-KE02Z40M 板上，使用 Kinetis Design Studio (KDS) 编写 v3.0.0。该示例还使用 Processor Expert (PEx) 来配置 UART 并擦除/编程 EEPROM。EEPROM编程与P&E配合使用 Micro Multilink Universal 调试器，以及 P&E Micro OpenSDA 调试器 FRDM-KE02Z40M 板的应用程序。 为了使用初始值对 EEPROM 进行编程，应用程序声明常量 用于 EEPROM 位置，并在 eeprom.c 中的源代码中初始化这些。 编译器指令/属性用于强制链接器将这些 EEPROM 中的常量，使用链接器中定义的 m_eeprom 内存部分 命令文件\Project_Settings\Linker_Files\ProcessorExpert.ld。P&E 微闪存编程算法以 4 字节字初始化 EEPROM。 因此，任何初始化的 EEPROM 位置都应是对齐的 4 字节字。 此示例将 EEPROM 中的前 4 个字节初始化为 0、64、128、192。 该示例使用终端程序显示 EEPROM 信息。它连接 使用 KE02Z 的 UART1 连接到 FRDM-KE02Z40M 板上的 OpenSDA COM 端口。 终端设置如下： 波特率：38,400 数据：8位 奇偶校验：无 停止：1位 流量控制：无 该示例在重置后将 5 个字节的 EEPROM 打印到终端：4 初始化的字节，加上未初始化的以下 EEPROM 字节。 然后示例将第一个字节增加，并将第二个字节减少， 并将新值写回 EEPROM。其余3个字节不变。 然后应用程序打印所有 5 个字节的新 EEPROM 值。每次 MCU 复位后，会打印现有的 EEPROM 数据，然后打印更改的 数据。下面是最初从终端输出的示例 对 KE02Z 进行编程，然后进行一次重置： 终端输出： KE02Z EEPROM示例 复位后 EEPROM 值 = 0 64 128 192 255 更新后的 EEPROM 值 = 1 63 128 192 255 KE02Z EEPROM示例 复位后 EEPROM 值 = 1 63 128 192 255 更新后的 EEPROM 值 = 2 62 128 192 255 Kinetis E系列MCU Kinetis EA系列MCU

AMF-ACC-T1213 - DwFデトロイト <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />

AMF-ACC-T1645 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 在仍然执行微控制器应用程序的同时，在闪存中编写第二个应用程序代码映像，然后切换到新的代码映像的需求正在增加。提供了飞思卡尔微控制器架构的示例实现，以演示如何通过应用程序执行进行并发编程并随后重新映射到新的应用程序代码映像。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 在仍然执行微控制器应用程序的同时，在闪存中编写第二个应用程序代码映像，然后切换到新的代码映像的需求正在增加。提供了飞思卡尔微控制器架构的示例实现，以演示如何通过应用程序执行进行并发编程并随后重新映射到新的应用程序代码映像。

如何在imx6Q板上支持字幕 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 当前 imx6 bsp，不仅 ltib 而且 yocto 也无法支持字幕。 现在我们有两种解决方案来支持 Yocto 上的字幕， 1）一种是提取字幕，然后通过UI将字幕绘制在视频上，imxplayer支持这种方式。 此解决方案使用 imxplayer 的 QT，因此如果您构建 yocto，则应选择 QT 作为目标。基本上，aiurdemux 通过 appsink 将文本发送到 QT，然后 QT 在 UI 层上绘制文本。 构建yocot时，请使用以下命令： “bitbake fsl-image-qt5” 将字体库复制到/usr/lib/fonts ，然后在播放 imxplayer 时选择您需要的字体。 2）另一种是通过gstreamer将字幕混合到视频缓冲区，然后与视频一起输出 在 gstreamer1.0-plugins-base 中启用 gst pango lib 更改 playbin 标志以禁用原生视频标志 basetextoverlay 应用补丁http://cgit.freedesktop.org/gstreamer/gst-plugins-base/commit/ext/pango/gstbasetextoverlay.c?id=267a8c24af4f02ba6f3075bd589d3c5d1dc826e9 使用以下命令行 gst-启动-1.0playbin 标志=0x17 uri=file://$VIDEO_FILE suburi=file://$SUBTITLE_FILE i.MX6 四核

Kinetisファミリーの紹介 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 発表者:LIANG PING 深センのDwF Kinetis MCUs Based on ARM® Technology (2015年1月27日)で発表 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 発表者:LIANG PING 深センのDwF Kinetis MCUs Based on ARM® Technology (2015年1月27日)で発表

FXTH8715 重型卡车 TPMS 解决方案 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 用于重型卡车的演示FXTH87 轮胎压力监测传感器解决方案将压力传感器、8 位 MCU、RF 发射器和双轴加速度计集成到单个封装中。该演示将显示 100–1500 kPa 的最高压力范围和最紧密的压力偏移。   1500 kPa 量程轮胎压力监测传感器 最小占用空间、低功耗、大客户内存容量 压力传感器、8位微控制器、射频发射器、加速度计     恩智浦特色产品 FXTH8715|胎压监测系统|压力传感器|恩智浦   其他 轮胎压力监测系统 (TPMS) | 恩智浦 汽车电子

LS1043ARDB - How to update DPAA1 FMan microcode (ucode) image on SD card Follow these steps to update the DPAA1 FMan ucode image on the SD card.  Obtaining DPAA1 FMan ucode image Clone the qoriq-fm-ucode repository. $ git clone https://github.com/NXP/qoriq-fm-ucode.git $ cd qoriq-fm-ucode $ git checkout LSDK- . For example, $ git checkout LSDK-19.06 The prebuilt FMan ucode images, fsl_fman_ucode_ls1043_r1.1_ .bin , are at qoriq-fm-ucode/. In the binary file, ls1043_r1.1 refers to the LS1043A silicon revision 1.1. See qoriq-fm-ucode/readme for a description of the ucode version numbers. SD card start block number for DPAA1 FMan ucode image Image  SD card start block number DPAA1 FMan ucode image 0x04800 = 18432 Refer Flash layout for new boot flow with TF-A for complete listing of the SD card start block numbers for all LSDK firmware images. Programming DPAA1 FMan ucode image to SD card Option 1: Load image on SD card plugged into Linux host via dd command Plug the SD card into the Linux host. Run the following command on the Linux host: $ sudo dd if=fsl_fman_ucode_ls1043_r1.1_ .bin  of=/dev/sdX bs=512 seek=18432 conv=fsync Use the command cat /proc/partitions to see a list of devices and their sizes to make sure that the correct device names have been chosen. The SDHC storage drive in the Linux PC is detected as /dev/sdX, where X is a letter such as a, b, c. Make sure to choose the correct device name, because data on this device will be replaced. If your Linux host machine supports read/write SDHC card directly without an extra SDHC card reader device, the device name of SDHC card is typically mmcblk0.                                                   Remove the SD card from the Linux host machine. Plug the SD card into LS1043ARDB and boot the board to Ubuntu using the SD card. You can boot the board using the SD card either by: setting the switches: SW3[1:8] = 10110011, SW4 [1:8] =00100000 , SW5 [1:8] = 00100010, or boot switching to SD card => cpld reset sd In boot log, you’ll see: Board: LS1043ARDB, boot from SD You can check the following code line in the boot log to confirm that the DPAA1 FMan ucode image on the SD card is updated. Fman1: Uploading microcode version 106.4.18 If U-Boot does not find LSDK on the SD card, it will boot TinyDistro from lsdk_linux_arm64_tiny.itb stored on the SD card. Option 2: Load image on SD card plugged into board from the TFTP server Boot LS1043ARDB from NOR flash. Ensure that the switches are set to boot the board from NOR bank 0. For booting from NOR bank 0, switch settings are as follows: SW3[1:8] = 10110011 SW4[1:8] = 00010010 SW5[1:8] = 10100010 Boot from NOR bank 0: => cpld reset For LS1043ARDB, in boot log, you'll see: Board: LS1043ARDB, boot from vBank 0 Set up Ethernet connection When board boots up, U-Boot prints a list of enabled Ethernet interfaces. FM1@DTSEC1, FM1@DTSEC2, FM1@DTSEC3 [PRIME], FM1@DTSEC4, FM1@DTSEC5 Set server IP address to the IP address of the host machine on which you have configured the TFTP server.  => setenv serverip Set ethact and ethprime as the Ethernet interface connected to the TFTP server. See LS1043ARDB Ethernet and FMC port mapping for the mapping of Ethernet port names appearing on the chassis front panel with the port names in U-Boot and Linux.                        => setenv ethprime For example: => setenv ethprime FM1@DTSEC4 => setenv ethact For example: => setenv ethact FM1@DTSEC4 Set IP address of the board. You can set a static IP address or, if the board can connect to a dhcp server, you can use the dhcp command.  Static IP address assignment: => setenv ipaddr => setenv netmask Dynamic IP address assignment: => dhcp Save the settings. => saveenv Check the connection between the board and the TFTP server. => ping $serverip Using FM1@DTSEC4 device host 192.168.1.1 is alive Load FMan ucode image from the TFTP server Flash the FMan ucode image: => tftp 0xa0000000 fsl_fman_ucode_ls1043_r1.1_ .bin Program the FMan ucode image to SD card: => mmc write 0xa0000000 0x04800  Address  0x04800 is the SD card block number for the FMan ucode image.  ReferFlash layout for new boot flow with TF-A for the complete flash memory layout. Here, blk_cnt refers to number of blocks in SD card that need to be written as per the file size. For example, when you load FMan ucode from the TFTP server, if the bytes transferred is 37560 (92b8 hex), then blk_cnt is calculated as "37560/512 = 73 (49 hex)" + "few sectors for rounding up so that last block is not missed". So, if you round up by 5 (5 hex) sectors, for this example, mmc write command will be: => mmc write 0xa0000000 0x04800 4E You can boot the board using the SD card either by: setting the switches: SW3[1:8] = 10110011, SW4 [1:8] =00100000 , SW5 [1:8] = 00100010, or boot switching to SD card => cpld reset sd In boot log, you’ll see: Board: LS1043ARDB, boot from SD You can check the following code line in the boot log to confirm that the DPAA1 FMan ucode image on the SD card is updated. Fman1: Uploading microcode version 106.4.18 If U-Boot does not find LSDK on the SD card, it will boot TinyDistro from lsdk_linux_arm64_tiny.itb stored on the SD card. QorIQ LS1 Devices Re: LS1043ARDB - How to update DPAA1 FMan microcode (ucode) image on SD card I think it will be good to have also a section where you show how we write the sd card from u-boot in case we do not have a card reader on the host

[S32K324 / 定制板] HSE 固件已安装 (0x4039C028=1) 但初始化失败 (0x4038C107=0) 大家好， 我正在寻求有关 S32K324 定制板上 HSE 固件初始化无法完成的问题的建议。 1. 开发环境 MCU：S32K324（定制板） HSE固件：s32k3x4_hse_fw_1.5.0_2.55.0_pb250130.bin.pink 调试器：S32DS + T32 (Trace32) 2. 进度和状态登记册 已成功在 UTEST 区域 (0x1B000000) 中编程 HSE FW 使用标志。 已将粉色图像二进制文件下载到闪存中。 执行上电复位（POR）后，状态寄存器如下： 0x4039C028 (HSE GPR): 0x01 (安装已确认) 0x4038C107 (HSE_STATUS_INIT_OK): 0x00 (启动过程中停止) 3. 问题 我想请教各位专家以下问题： 我首先应该检查什么？ 由于安装成功但初始化失败，是否有任何特定的寄存器（例如，故障状态）或硬件信号需要检查以找出确切的原因？ 自定义板环境是否会影响初始化失败？ 由于我使用的是定制板，我怀疑硬件差异（例如，初始晶振频率）或主核心（M7）的早期时钟（PLL）配置代码可能会干扰 HSE 启动序列。如果这是一个已知问题，能否指导我推荐的启动顺序（例如，在进行任何时钟设置之前轮询 INIT_OK 标志）或可能的解决方案？ 任何线索都将对我们大有帮助。感谢您的支持！ Re: [S32K324 / Custom Board] HSE FW Installed (0x4039C028=1) but Init Failed (0x4038C107=0) 您好， 非常感谢您提供的清晰指导。 首先，我使用演示应用程序进行固件安装，然后在系统启动状态下转储 MU 和 HSE GPR 寄存器值。如果这些注册地址有任何错误，请告知我。 结果如下： 1. MU0 寄存器（基地址：0x4038C000） 화면 캡처 2026-06-25 094427.png 화면 캡처 2026-06-25 095601.png 화면 캡처 2026-06-25 095727.png   화면 캡처 2026-06-25 095747.png   2. HSE GPR 寄存器（基地址：0x4039C000） 화면 캡처 2026-06-25 094944.png   请您审核一下这些数值好吗？我非常希望您能提供专业意见，帮我判断这些是否表明存在具体的错误原因，例如时钟配置冲突或固件认证失败。 再次感谢您的时间和支持！ Re: [S32K324 / Custom Board] HSE FW Installed (0x4039C028=1) but Init Failed (0x4038C107=0) 请问您能否提供以下信息？ MU寄存器、FSR、GSR等： HSE GPR3： Re: [S32K324 / Custom Board] HSE FW Installed (0x4039C028=1) but Init Failed (0x4038C107=0) 谢谢。但我需要看到 HSE 核心处于 WFI 状态时的屏幕截图，而不是 RESET 后立即显示的屏幕截图。

RT1176 LVGL + VGLITE：字体渲染错误 我正在尝试将 VGLITE 应用于我的代码中，该代码基于 RT1176 上的 LVGL。我正在运行演示基准测试。 当我设置时： #define LV_USE_DRAW_SW 1 #define LV_USE_DRAW_VGLITE 0 渲染效果很好。 当我启用 VGLITE 时 #define LV_USE_DRAW_SW 0 #define LV_USE_DRAW_VGLITE 1 字母被破坏了，它们看起来像是外星字体，即使在某些帧中它们被正确渲染。启用 VGLITE 后，演示程序会在场景 14 卡住。 我应该从哪里开始调查？ Re: RT1176 LVGL + VGLITE: Bad font rendering 嘿@P3r3gr1nus ，我启用 vglite 时也遇到了同样的问题（文本渲染错误），请问您是否已经解决了这个问题？ Re: RT1176 LVGL + VGLITE: Bad font rendering 你好@EdwinHz ，我发现问题与字符串中的字符数有关。我按顺序展示： 字符串 123 字符串 1234 字符串 12345 字符串 123456 字符串 1234567 字符串 12345678 字符串 123456789 字符串 1234567890 恰好从“String 12345”到“String 12345678”的字符串损坏了（字体异常），其他字符串都正常。该序列会重复出现，且行为是确定性的。当我将字体大小从lv_font_montserrat_14 更改为 lv_font_montserrat_12 时，也会出现同样的问题。 此时，了解 LVGL9 + VGLITE 是否已经过验证对我来说应该很有用。 Re: RT1176 LVGL + VGLITE: Bad font rendering 这里有一个关于这个问题的简短视频。似乎只影响文本。即使过了一会儿演示画面卡住了。 Re: RT1176 LVGL + VGLITE: Bad font rendering 你好@EdwinHz ， 是的，如果我按照您的建议，在 conf.h 文件中禁用 VGLITE： LV_USE_DRAW_VGLITE 0 LV_USE_DRAW_SW 1 一切都很好。 然而，我的目标是启用 VGLITE GPU 加速。我使用了 demo_benckmark 作为参考，但最终目标将是我的应用程序。 此外，我没有使用 RGB888，而是使用了 LV_COLOR_DEPTH 16 缓冲区设置为 RGB565。 我忘了提一下，我的项目是基于 RT1176 的，我使用的是 FREERTOS。 你认为VGLITE有可能与LVGL一起使用吗？ Re: RT1176 LVGL + VGLITE: Bad font rendering 嗨@P3r3gr1nus ， 如“lvgl_examples_readme.md”中所述文件： “ GPU 和 PXP 不支持 8 位，请取消选中 `LV_USE_DRAW_VGLITE` 和 `LV_USE_PXP`。 在 Kconfig 中，或者像这样修改 mcux_config.h： ``` #define CONFIG_LV_USE_DRAW_VGLITE 0 #define CONFIG_LV_USE_PXP 0 #define CONFIG_LV_ATTRIBUTE_MEM_ALIGN_SIZE 1 #define CONFIG_LV_DRAW_SW_DRAW_UNIT_CNT 1 ” BR， 埃德温。 Re: RT1176 LVGL + VGLITE: Bad font rendering 你好@HasanIqbalKhan ， 不，最后我禁用了 VGLITE。即使是成绩的提升也没有预期的那么好。

HSE_b: RSAキーをRAMにインポートすることは許可されていません 1024ビットのRSA公開鍵を1つRAMカタログにインポートして鍵インポートサービスを使用する方法を理解しようとしていますが、サーバーからHSE_SRV_RSP_NOT_ALLOWEDという応答が返されます。 私のテストアプリケーションは、RAMキーカタログを次のようにフォーマットします。 { { muMask = HSE_MU0_MASK | HSE_MU1_MASK, groupOwner = HSE_KEY_OWNER_ANY, keyType = HSE_KEY_TYPE_RSA_PUB, numOfKeySlots = 2, maxKeyBitLen = HSE_KEY1024_BITS, }, { muMask = HSE_MU0_MASK | HSE_MU1_MASK, groupOwner = HSE_KEY_OWNER_ANY, keyType = HSE_KEY_TYPE_ECC_PUB_EXT, numOfKeySlots = 2, maxKeyBitLen = HSE_KEY256_BITS, }, { muMask = 0, groupOwner = 0, keyType = 0, numOfKeySlots = 0, maxKeyBitLen = 0 }, } そして、サーバーからの応答としてHSE_SRV_RSP_OKを受け取りました。 次に、以下のキー情報を使用してRSAキーをインポートしようとします。 { keyFlags = HSE_KF_USAGE_VERIFY, keyBitLen = HSE_KEY1024_BITS, keyCounter = 0x0, smrFlags = 0x0, keyType = HSE_KEY_TYPE_RSA_PUB, specific = { pubExponentSize = 4, } } 私の要望は以下のとおりです。 { targetKeyHandle = 0x20000, pKeyInfo = 0x20401f74, pKey = { 0x210034b4, 0x21003534, 0x0}, keyLen = { 0x80, 0x4, 0x0}, } . HSE_RAM_PUB_KEY_IMPORT_POLICY_ATTR_ID を HSE_KM_POLICY_ALLOW_RAM_PUB_KEY_IMPORT に設定し、読み戻した結果も同じでした。 LC属性は0x04、HSEエラーフラグは0x0000、HSEステータスフラグは0x0B60です。ファームウェアバージョンは、0x0F SoC ID 0x0000 FWタイプ 0x02 メジャー 0x32 マイナー 0x00 パッチと読み取られます。 Re: HSE_b: Not allowed to import RSA key to RAM こんにちは、 @Emma_G-gbgさん パラメータは正しく設定されています。特に問題は見当たりません。スーパーユーザー権限を持っている場合は、その属性を設定する必要すらありません。 昨日、これと非常によく似たことをテストしていたので、1024ビットのRSA公開鍵と4バイトの公開指数をインポートするようにコードを少し更新しました。見た目はこんな感じです。 lukaszadrapa_0-1779214365290.png lukaszadrapa_1-1779214375658.png RSA公開鍵をインポートする際には、pubExponentSizeを設定する必要がないことに注意してください。HSEはこのパラメータを無視します。代わりにkeyLen[1]を使用します。 パラメータ pubExponentSize は、サービス HSE_SRV_ID_GET_KEY_INFO によって keyInfo を読み取る際に使用されます。そのキーのkeyInfoを読み取った結果は以下のとおりです。 lukaszadrapa_2-1779214411712.png それは単なるデータキャッシュの問題ではないでしょうか？データキャッシュを無効にして、違いが出るかどうか試していただけますか？ よろしくお願いいたします。 ルーカス Re: HSE_b: Not allowed to import RSA key to RAM ありがとうございます。暗号鍵と認証鍵のハンドル情報の入力を忘れていました。確認していなかったので、HSE_INVALID_KEY_HANDLE はゼロになると思っていました。 現在は、キャッシュメモリ内の少なくとも一部の値を使用して動作しており、サービス呼び出しの前後にキャッシュメンテナンス操作が行われています。既存のプロジェクトにHSEサービスを追加しているため、キャッシュ構造を変更することはできませんが、共有メモリに実際に書き込まれていることを確認する限り、これまでのところすべて正常に動作しています。ただし、関連するメモリのキャッシュを無効にしてみましたが、違いはありませんでした。

LINが通信のスレーブとして動作する場合の切断の問題 こんにちは。LPUART1をLINスレーブデバイスとして使用すると、一定時間後に通信が途切れてしまいます。この時点では、データの受信と送信は不可能です。受信したフレーム数をカウントするためにカウンターを使用しました。接続が中断されるたびに、カウンターの値は異なっていた。中断するまでに700フレーム以上かかる場合もあれば、3000フレームかかる場合もあった。以下の図は、割り込み発生後のLPUART1のレジスタ値を示しています。レジスタのどこに問題があるのか分析するのを手伝ってください。ご協力ありがとうございました。 QQ截图20260515170357.png QQ截图20260515170409.png QQ截图20260515170426.png QQ截图20260515170446.png QQ截图20260515170500.png QQ截图20260515170510.png QQ截图20260515170519.png Re: The problem of disconnection when LIN acts as a slave for communication こんにちは、 @Aoyng さん。 このトピックに関する以下のスレッドに返信しました。 https://community.nxp.com/t5/S32K/The-S32K314-uses-the-LPUART-to-configure-as-a-LIN-slave/mp/2365972/highlight/false#M58611 https://community.nxp.com/t5/S32K/The-LIN-communication-issue-using-the-FS6500-chip/mp/2366021/highlight/false#M58615 よろしくお願いいたします。 ダニエル Re: The problem of disconnection when LIN acts as a slave for communication LINのボーレートを変更して、その違いを確認してみましたか？

T2080ブートフラッシュ設定に関するお問い合わせ 親愛なる友人たち、 私はT2080 + VxWorksブートローダー + NORブートフラッシュ（tACC=120ns、tOE=35ns）を使用しています。 電源を入れると、断続的にブートローダーまでしか起動せず（vxworksカーネルをロードできない）、起動が停止します。 T2080 CPUのIFC_FTIM1には、97nsのTRAD_NORを使用しています。これはNORフラッシュのtOE（35ns）を完全に満たしていると思います。 1. tACC(120ns)を満たすためにTRAD_NORを変更する必要がありますか？ 2. T2080(ifc_clk=11.5ns)からNORブート(tACC=120ns、tOE=35ns)にアクセスする場合、よく設定されるIFC_FTIM0~3の値と、既知の注意事項を教えていただけますか？ ご回答ありがとうございます。 QorIQ T2デバイス Re: Inquiry regarding T2080 Boot Flash settings tOEおよびtACCのNORフラッシュのタイミングシーケンス図、または対応するNORデータシートをご提供いただけますでしょうか。 可能であれば、これらのパラメータが指定されているページ番号も併せてご提示ください。 よろしくお願いします。 Re: Inquiry regarding T2080 Boot Flash settings ご返信よろしくお願いします。 私はCypress社のS29GL01GTを使用しています。 tACC=120ns（最大）、tOE=35ns（最大）、tCE=120ns（最大）。 Re: Inquiry regarding T2080 Boot Flash settings ジューン・ルーさん、ありがとう。 TACOは11サイクルを使用しており、CSの前のアドレスが安定していることを確認しました。 データシートに記載されている要件は満たしているように見えるが、断続的な起動エラーが依然として発生している。 ChatGPTのようなAOツールに問い合わせると、TRADはtACC+遅延（温度などの影響を受ける）を満たす必要があると示唆されます。これについてどう思いますか？ それと、u-bootなど、T2080で一般的に使用されているブートローダーの設定を教えていただけますか？ （IFC_FTIM0/1の設定とブートフラッシュモデル） よろしくお願いします。 Re: Inquiry regarding T2080 Boot Flash settings IFCモジュールの入力クロックをご確認いただけますでしょうか？ T2080リファレンスマニュアル（図4-3）によると、それはip_clkであり、プラットフォームクロックの1/2です。 プラットフォームクロックの有効範囲はデータシート（表121）に記載されており、構成によって異なります。 IFC_CLKとip_clkが同じかどうか確認していただけますか？ S29GL01GSを使用してT1023RDBプラットフォームを確認しました（ただし、これはNO-ADMです）。S29GL01GTと非常によく似ており、そのタイミング構成を初期参照として使用できます。 このプラットフォームでは、プラットフォームクロックは400MHzに設定されています。 https://github.com/nxp-qoriq/u-boot/blob/LSDK-1703/include/configs/T102xRDB.h#L328 追加の遅延（例えば、温度の影響を受ける遅延）については、QorIQ T2080のデータシートの図20および図21を参照してください。これらの図には、最大出力遅延が2.5 ns、最小出力ホールド時間が-2 nsであることが示されています。 tACOとtRAdが設定されている場合、実際のCE_BとOE_Bのタイミングは、プログラムされた値よりも少なくとも0.5ナノ秒長くなります。温度やレイアウトによる変動を考慮しても、3 × 11.5 ns = 34.5 ns は、要求される 23 ns と比較しても十分な余裕がある。 T2080リファレンスマニュアルのセクション13.4.2も参照してください。（フラッシュインターフェースタイミングのプログラミングモデル）は、IFCモジュールの入力クロックサイクルを1つ追加することで、マージンをさらに拡大することを可能にします。 いずれにしても、タイミングが要件を満たしていることを確認するために、オシロスコープを使用して波形を検証することをお勧めします。 波形とIFCレジスタの設定をさらに詳しく確認することもできます。 Re: Inquiry regarding T2080 Boot Flash settings ジューン・ルーさん、ありがとう。 私は以下のように時計を使用しています。 プラットフォームクロック：533.33MHz - ip_clk : 266.66MHz (IFCモジュール入力クロック) - IFC_CLK：88.88MHz（IFC外部クロック） ご提供いただいた参照データ（T102xRDB.h）を見ると、TRADは0x1Aに設定されています。プラットフォームクロックは400MHz、ip_clkは200MHzなので、TRAD = 5ns * 26(0x1A) = 130nsと推定されます。 つまり、TRADはFlashのtOE(35ns)ではなくtACC(120ns)を満たすように設計されているようだ。 Re: Inquiry regarding T2080 Boot Flash settings 親愛なるジュン・ルー様、 データシートを再度確認しましたが、同じ内容でした。 Re: Inquiry regarding T2080 Boot Flash settings TACCとTOEの定義を確認してください。 手持ちのS29GL01GTのデータシートを確認しました。それによると、TACCはアドレスから出力までの遅延、tCEはチップイネーブルから出力までの遅延、tOEは出力イネーブルから出力までの遅延である。これらの定義は、データシートに記載されているものと同じですか？ 図17は、下に示した図と同じものですか？ Figure 17.png Re: Inquiry regarding T2080 Boot Flash settings T2080 RM 式 TRAD_NORは、TOEmaxに2×ボード遅延とセットアップ時間を加えた値を明示的に使用します。これはtOEに関連しています。tACC/tCEは、 TRAD_NOR単独ではなく、 tACO + tRADという複合パスと比較してチェックする必要があります。 T102xRDB.hのパラメータは、ボードにアクセスするための十分な余裕を残しています。すべての設定を試して問題が解決するかどうかを確認し、解決できた場合は、リファレンスマニュアルとデータシートに従ってパラメータを調整してください。 さらにご質問がある場合は、波形とすべてのIFCレジスタ設定を共有してください。 Re: Inquiry regarding T2080 Boot Flash settings 親愛なるジュン・ルー様、 u-bootコードでTRADを130ns（tACCより大きい値）に設定する理由がまだ気になっていますが、あなたの回答はとても参考になりました。 ご協力ありがとうございます。 Re: Inquiry regarding T2080 Boot Flash settings 十分なマージンを確保するため、TRADを130 nsに設定することをお勧めします。ただし、97ナノ秒などのより小さな値を試してみることもできます。この値でも問題なく動作するはずです。 結果が出ましたら、随時お知らせください。 ありがとうございます。