Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
ethtool selftest over IMX93 EQOS ethernet port support Hi, Running Mickledore (Yocto) imx-image-core on an IMX.93 I have the EQOS ethernet port configured and connected its external PHY. Putting the external phy in loopback mode causes the link to come up. Want to run the ethtool -t (selftest) on this interface?           ethtool -t eth0           Cannot test: Operation not supported I can see that the driver seems to support self test drivers/net/ethernet/stmicro/stmmac/stmmac_ethtool.c drivers/net/ethernet/stmicro/stmmac/stmmac_selftests.c Any help getting ethtool to do this would be appreciated? Thanks Ken Re: ethtool selftest over IMX93 EQOS ethernet port support Hi, Thank you for your interest in NXP Semiconductor products, What section were you interested in testing? Is something failing? And what is the PHY your setup is using?  Regards
查看全文
リアルタイム・ドライバでC++を使用する こんにちは、 私は S32E288 のリアルタイム・ドライバを確認していますが、C での実装例しか見つけることができませんでした。 C++ プロジェクトでも使用できますか? ありがとうございます。 Re: Using C++ with Real-Time Drivers こんにちは、 smp9 お問い合わせいただきありがとうございます。 ReleaseNote の第 2.7 章では、RTD ドライバは C++ コンパイラ オプションでテストされていません。また、RTD を C++ プロジェクトに使用する方法については、異なるコンパイラを使用して RTD と C++ アプリケーションをコンパイルしてみる必要があります。この操作をサポートするための詳細情報はありません。 BR ジョーイ
查看全文
リアルタイム・ドライバでC++を使用する こんにちは、 私は S32E288 のリアルタイム・ドライバを確認していますが、C での実装例しか見つけることができませんでした。 C++ プロジェクトでも使用できますか? ありがとうございます。 Re: Using C++ with Real-Time Drivers こんにちは、 smp9 お問い合わせいただきありがとうございます。 ReleaseNote の第 2.7 章では、RTD ドライバは C++ コンパイラ オプションでテストされていません。また、RTD を C++ プロジェクトに使用する方法については、異なるコンパイラを使用して RTD と C++ アプリケーションをコンパイルしてみる必要があります。この操作をサポートするための詳細情報はありません。 BR ジョーイ
查看全文
LS1021 デュアルコアブートと個別コアリセット 質問 1: LS1021A で Core1 に影響を与えずに Core0 を個別にリセットするにはどうすればよいですか? 質問 2: Core0 に影響を与えずに LS1021A で Core1 を個別にリセットするにはどうすればよいですか? 具体的な解決策をいくつか教えてください。ありがとう! LS1012A LS1021A LS1012A i.MX-RT1170 Re: LS1021 dual-core booting and individual core reset LSDK 2018 でスリープ モードに入る例は次のとおりです。 CPU はスリープ状態に入ることがCANるため、消費電力が大幅に削減されます。 # echo 0 > /sys/devices/system/cpu/cpu0/online # エコー 1 > /sys/devices/system/cpu/cpu0/online
查看全文
请求在 IMX6 SABRESDB 上安装 Android 操作系统的文件和说明链接 你好,恩智浦社区、 我目前正在努力将安卓操作系统加载到我的 IMX6 SABRESDB 开发板上,但我需要一些帮助。我正在寻找所有所需文件的直接链接,以及在 SABRESDB 上运行 Android 的详细分步指南。 如果有人能提供以下信息,我将不胜感激: 所需文件的直接链接: 预版本安卓操作系统镜像或源代码。 适用于 SabresDB 的正确内核文件。 成功安装所需的任何其他依赖关系,例如引导加载程序文件或特定设备驱动程序。 分步安装说明: 在开发板上刷新和安装 Android 的完整指南 为实现最佳功能而需要遵循的任何配置步骤。 协助刷新过程所需的工具或实用程序(例如 U-启动、fastboot、UUU 等)。 故障排除提示(如有): 安装过程中可能出现的任何常见问题以及建议的解决方案。 我搜索了恩智浦的文档和论坛帖子,但我还没有找到一个全面的指南,详细介绍了 SabresDB 的所有细节,如果没有安卓系统,请告诉我,并为我提供相同的 Linux 要求。如果您能提供任何帮助、资源或指点,我们将不胜感激! @android @imx @IMXSABRESDB @nxp @nxpcommunity @nxpcommunity_ @Imx6 @installproblem Android i.MX6 全部 i.MX6DualPlus | 6QuadPlus i.MX6 四核 Re: Request for Links to Files and Instructions for Installing Android OS on IMX6 SABRESDB 你好@BDL-DNE、 你可以尝试将最新的 Linux 镜像下载到板上,它很容易启动: 适用于i.MX应用处理器的嵌入式Linux|恩智浦半导体 对于安卓电路板支持包,下载时需要管理员限制。 Android 演示图像在此: 适用于 i.MX 应用程序处理器的安卓操作系统 | 恩智浦半导体 如有任何问题,请随时联系我 顺祝商祺! Rita Re: Request for Links to Files and Instructions for Installing Android OS on IMX6 SABRESDB 这是我遇到的错误 " " ll-7833@LL:~/Documents/IMX6/P9.0.0_2.2/android_p9.0.0_2.2.0-ga_image_6qsabresd $ sudo ./uuu_imx_android_flash.sh -f imx6qp -p sabresd -e 本脚本使用 uuu 1.2.135 版本验证,请与此版本保持一致。 支持 dtbo 恢复 生成行到 flash boot-imx6qp.imx 到引导加载程序的分区生成行到闪存分区表。img 到 gpt 的分区 生成行到 dtbo 的分区生成行到 dtbo 的分区 生成行到 flash boot.img 生成行到启动分区 生成线路到闪存系统的分区 .img 到系统分区生成行到 flash vendor.img 到供应商分区 生成要闪存的线路 vbmeta-imx6qp.img 到生成的 vbmeta uuu 分区,开始使用为恩智浦 imx 芯片生成的 uuu 脚本 uuu(通用更新实用程序)调用 uuu — libuuu_1.2.135-0-gacaf035 成功 0 失败 1 " " 1 :11 1/ 1 [H ID (W): LIBUSB_ERROR_TIMEOUT] SDP: 启动-f u-f u-timeout 启动-imx6qp-sabresd-uuu.imx " 你能解决这个问题或者如果没问题,你能不能再给我推荐一个合适的安卓或 Linux 代码包 我可以用它来代替你之前提到的安卓代码包。 Re: Request for Links to Files and Instructions for Installing Android OS on IMX6 SABRESDB 你好@BDL-DNE 有原因我能做到,你遇到了什么错误?下载镜像还是机上出现启动错误? 顺祝商祺! Rita Re: Request for Links to Files and Instructions for Installing Android OS on IMX6 SABRESDB 我一直在尝试使用这个 fles,但遇到了错误,请你们帮帮我。 Re: Request for Links to Files and Instructions for Installing Android OS on IMX6 SABRESDB 你可以在我们的网站上看到,IMX6 SABRESDB的最新安卓电路板支持包支持是安卓P9.0.0_2.2.0(Linux 4.14.98 内核),你可以下载文件参考。
查看全文
Child present detection Hi Team, Currently i am using NCJ29D6 rf chip with this IC i am going to implement the UWB + Child presence detection feature .So my question is  how may antenna i need to use for this two feature .OR is there any inbuild antenna for the Child presence detection in NCJ29D6. Automotive
查看全文
IMX RT 1180 Hello, i've some evk 1180, i've few problem with some pc to connect the target, in some pc (2) there is no way to connect evk for debugging, it finds MCU Link, but "0 available swd devices detected with MCUxpresso IDE" happen.. the same boards works to other pc. the Version used is 25.x pls help me to fix this problem on this pc ( we have also tried to use virtual machine on this pc but the problem is the same, also unistall and re-install all packages) Thanks! Re: IMX RT 1180 Goodmorning Diego, we have just tried to program debugger as Segger and works but our target is using like CMSIS Link debug. I've an update maybe to understand the behaviour,we use an SVN server to share the code in the team, we share oonly the project folder, the metadata and not the debug folder, for me and for other user(we have just adnn a now colleague yesterday, as i said, all works good) for other two not we have the problem above. BUT the weird comes here: if i export the project via zip(project and reference form mcuxpresso function) with no debug folder nothig works as like SVN, BUT if i export the project and reference with debug folder all works also on a William pc. the other weird behaviour is when not works if i jump to a works peoject i need to reset the debugger, is looks like stuck... Re: IMX RT 1180  Hi @William_Weg  thank you for your update! I was able to update FW on my side I placed  a jumper on JP3 and power cycled the whole EVK.    I am using this schematic revison:    What is the schematic revision that you are using? Does update also fails with CMSIS DAP? Thank you,  Diego Re: IMX RT 1180 Link flash with GUI is correctly connected  Re: IMX RT 1180 Hi Diego,  I'm sorry but in any case doesn't work. jp3 is close for isp mode Re: IMX RT 1180 Hi @SimoneColomboWEG  Thank you for your update and report!  ( @William_Weg  please use similar path for finding the JLink FW on Linkserver 25.9 :  C:\nxp\LinkServer_25.9.134\MCU-LINK_installer\scripts ) After first log in, I could install the version 25.9, So unfortunatelly I could not replicate the issue! but, I suggest to install Linkserver package  directly from  this page https://www.nxp.com/design/design-center/software/development-software/mcuxpresso-software-and-tools-/linkserver-for-microcontrollers:LINKERSERVER Please let me know your results, guys Diego Re: IMX RT 1180 Hi @William_Weg  Please refer to the below image! Diego Re: IMX RT 1180 FYI we are trying to install 25.9 but on all pc we have this issue after first login ask: [info] Downloading file https://www.nxp.com/lgfiles/updates/mcuxpresso/JLink_Windows_V872_x86_64.exe using axios [info] Installing SEGGER J-Link (8.72)... [info] Executing and elevating command "C:\Users\colombos\AppData\Local\Programs\MCUXpressoInstaller\.cache\JLink_Windows_V872_x86_64.exe -Silent=1 -InstUSBDriver=1" [info] Checking hash for file C:\Users\colombos\AppData\Local\Programs\MCUXpressoInstaller\.cache\debug_common-25.09.tar... [info] Downloading Additional NXP debugger support from https://www.nxp.com/lgfiles/updates/mcuxpresso/debug_common-25.09.tar [info] Downloading file https://www.nxp.com/lgfiles/updates/mcuxpresso/debug_common-25.09.tar using axios [info] Installing Additional NXP debugger support (25.09)... [info] Extracting debug_common-25.09.tar to C:\Users\colombos\.mcuxpressotools/debug_common-25.09 [info] Checking hash for file C:\Users\colombos\AppData\Local\Programs\MCUXpressoInstaller\.cache\LinkServer_25.9.134.exe... [info] Downloading LinkServer from https://www.nxp.com/lgfiles/updates/mcuxpresso/LinkServer_25.9.134.exe [info] Downloading file https://www.nxp.com/lgfiles/updates/mcuxpresso/LinkServer_25.9.134.exe using axios [info] Installing LinkServer (25.9)... [info] Executing and elevating command "C:\Users\colombos\AppData\Local\Programs\MCUXpressoInstaller\.cache\LinkServer_25.9.134.exe /VERYSILENT /SUPPRESSMSGBOXES" [info] Checking hash for file C:\Users\colombos\AppData\Local\Programs\MCUXpressoInstaller\.cache\MCUXpresso_Config_Tools_v25.09_x64.exe... [error] Error occurred while installing MCUXpresso Configuration Tools: self signed certificate in certificate chain. Skipping... *** Installation error *** Re: IMX RT 1180 Hi, I a Simone's collegue I have this problem in my pc and I Installed last version of LinkServer, on-board LPC55 but nothing changes. I want understand where i can find il JlinkFW mentioned in "try testing with JLink FW", thaks Re: IMX RT 1180 Thanks Diego, all pc with this problem is winodws 11 pro 24H2 build 26100.6584 the same as mine (that works). we have just tried to download the latest link server, the Lpc55 onboard is the latest version. as i said i can use (with another collegue) the boards with no problem, it runs correctly but the other two collegue there is no way to works! what i can do?  FYI i'm working on a 24.x skd version (because i can't update for TSN support) and works correctly also with this version. Re: IMX RT 1180 Hi @SimoneColomboWEG  Please try to install the latest version of the Linkserver on that machine. Lets see if installing the drivers makes a difference. What is your OS? Do all the machines have the same OS and version?  Also, try to  update the on-board LPC55 to run the latest version of CMSIS DAP. If this does not make any change at all, try testing with JLink FW. Let me know if you need more steps for this! Diego
查看全文
VF61 上 ESAI 模块的 I2S 时钟输出 我们希望在为 Toradex colibri VF61 定制的分线板上使用 I 2S 麦克风,该分线板提供 ESAI 连接。我在设备树下创建了本应激活 ESAI 并将其作为 Linux中的声卡提供;但是当我开始录制时,ESAI 的任何一个时钟引脚上都无法检测到时钟信号。(注:我必须对内核的某些部分进行调整,才能写入ESAI注册表并开始记录,日志附后)。 #include "vf610-colibri-eval-v3.dts" &iomuxc { vf610-colibri { pinctrl_gpio_bl_on: gpio_bl_on { fsl,pins = < VF610_PAD_PTB19__GPIO_41 0x30 >; }; // Pin/pad definitions are in vf610-pinfunc.h in the same dir. as this file // Output only pins - not needed for our use case // VF610_PAD_PTC2__ESAI_SDO0 0x30d2 // VF610_PAD_PTC3__ESAI_SDO1 0x30d2 esai_pins: esai_pins { fsl,pins = < VF610_PAD_PTC0__ESAI_SCKT 0x31C3 VF610_PAD_PTC1__ESAI_FST 0x31C3 VF610_PAD_PTC4__ESAI_SDO2 0x0041 VF610_PAD_PTC5__ESAI_SDO3 0x0041 VF610_PAD_PTC6__ESAI_SDI0 0x0041 VF610_PAD_PTC7__ESAI_SDI1 0x0041 >; }; }; }; &clks { clocks = <&sxosc>, <&fxosc>; clock-names = "sxosc", "fxosc"; }; &aips0 { esai: esai@40062000 { compatible = "fsl,vf610-esai"; reg = <0x40062000 0x1000>; // Base address and size of ESAI registers #sound-dai-cells = <0>; interrupts = <88 IRQ_TYPE_LEVEL_HIGH>; clocks = <&clks VF610_CLK_ESAI>, <&clks VF610_CLK_ESAI>, <&clks VF610_CLK_ESAI>; clock-names = "core", "extal", "fsys"; assigned-clocks = <&clks VF610_CLK_PLL4>, <&clks VF610_CLK_PLL4_MAIN_DIV>, <&clks VF610_CLK_ESAI_SEL>, <&clks VF610_CLK_ESAI_DIV>, <&clks VF610_CLK_ESAI>; assigned-clock-parents = <&clks VF610_CLK_PLL4_BYPASS_SRC>, <&clks VF610_CLK_PLL4_AUDIO>, <&clks VF610_CLK_PLL4_MAIN_DIV>, <&clks VF610_CLK_ESAI_EN>, <&clks VF610_CLK_ESAI_DIV>; assigned-clock-rates = <768000000>, <48000000>, <0>, <12000000>, <0>; dmas = <&edma0 0 30>, <&edma0 0 31>; dma-names = "rx", "tx"; fsl,fifo-depth = <128>; fsl,esai-rx-channels = <4>; fsl,esai-tx-channels = <2>; // fsl,esai-synchronous; pinctrl-names = "default"; pinctrl-0 = <&esai_pins>; status = "okay"; }; }; / { sph0645: mic-codec { compatible = "linux,snd-soc-dummy"; #sound-dai-cells = <0>; status = "okay"; }; pure-digital-sound { compatible = "simple-audio-card"; simple-audio-card,name = "ESAI-Multi-Channel"; status = "okay"; simple-audio-card,dai-link@0 { format = "i2s"; bitclock-master = <&esai>; frame-master = <&esai>; // This is pristine hacking. 48 kHz * 1024 = audio_ext_clk.clock-frequency. // Really just a hack to trigger the code that registers sound card for input. mclk-fs = <128>; cpu { sound-dai = <&esai>; system-clock-frequency = <6000000>; dai-tdm-slot-num = <2>; // Number of slots dai-tdm-slot-width = <32>; // Width in bits per slot //dai-tdm-slot-rx-mask = <1 1 1 1 0 0>; }; codec { sound-dai = <&sph0645>; }; }; }; }; 当我使用 arecord -v -D hw:1,0 -c 2 -f S24_LE -r 46875 -d 5 test.wav 剧透 (高亮部分可供阅读) 请注意,VF61 中提供的振荡器的采样频率很奇怪,它的频率似乎是 24 Mhz,但由于时钟树的要求以及除法器和乘法器的硬件限制,ESAI 的最终时钟频率无法达到 3.072 MHz,而这是 I2S 麦克风在 48 kHz 采样率下产生 64 位立体声采样所需的频率。 请注意,VF61 中提供的振荡器的采样频率很奇怪,它的频率似乎是 24 Mhz,但由于时钟树的要求以及除法器和乘法器的硬件限制,ESAI 的最终时钟频率无法达到 3.072 MHz,而这是 I2S 麦克风在 48 kHz 采样率下产生 64 位立体声采样所需的频率。 结果(包括我的内核调试输出)失效,示波器在ESAI时钟引脚上没有显示任何时钟信号(例如,在UART引脚上示波器能正确显示数据信号)。 arecord -v -D hw:1,0 -c 2 -f S24_LE -r 46875 -d 5 test.wav [ 1713.779730] fsl-esai-dai 40062000.esai: Startup: syncx=0 Recording WAVE 't[ 1713.786470] fsl-esai-dai 40062000.esai: SYSCLK clk_id=2 freq=6000000 dir=1 est.wav' : Signed[ 1713.794171] fsl-esai-dai 40062000.esai: HWP slot_width=32 params_rate=46875 slots=2 24 bit Little En[ 1713.803342] fsl-esai-dai 40062000.esai: BCLK ratio=2 hck_rate=6000000 freq=3000000 tx=0 dian, Rate 46875 [ 1713.812834] fsl-esai-dai 40062000.esai: HWP[ub] REG_ESAI_xCR(tx)=220 channels=2 Hz, Stereo [ 1713.821634] fsl-esai-dai 40062000.esai: HWP[ub] REG_ESAI_xFCR(tx)=24 [ 1713.829056] fsl-esai-dai 40062000.esai: HWP[ub] mask=7ff3e val=27f04 [ 1713.835458] fsl-esai-dai 40062000.esai: HWP[ub] REG_ESAI_xCR(tx)=220 mask=7c00 val=7c00 [ 1713.843499] fsl-esai-dai 40062000.esai: HWP[ub] REG_ESAI_PRRC [ 1713.849311] fsl-esai-dai 40062000.esai: HWP[ub] REG_ESAI_PCRC [ 1713.855197] fsl-esai-dai 40062000.esai: HWP return Hardware PCM card[ 1713.881667] fsl-esai-dai 40062000.esai: Trigger: tx=0 channels=2 pins=1 cmd=1 [ 1713.889006] fsl-esai-dai 40062000.esai: Trigger[START]: REG_ESAI_xFCR(tx)=24 REG_ESAI_xCR(tx)=220 ESAI_xCR_TE(pins)=1 ESAI_xCR_RE(pins)=1 1 'ESAI-Multi-Channel' device 0 subdevice 0 Its setup is: stream : CAPTURE access : RW_INTERLEAVED format : S24_LE subformat : STD channels : 2 rate : 46875 exact rate : 46875 (46875/1) msbits : 32 buffer_size : 29295 period_size : 5859 period_time : 124992 tstamp_mode : NONE tstamp_type : MONOTONIC period_step : 1 avail_min : 5859 period_event : 0 start_threshold : 1 stop_threshold : 29295 silence_threshold: 0 silence_size : 0 boundary : 1919877120 appl_ptr : 0 hw_ptr : 0 arecord: pcm_read[ 1723.895948] fsl-esai-dai 40062000.esai: Trigger: tx=0 channels=2 pins=1 cmd=0 :2096: read error: Input/output error 我对通过 Linux 的设备树处理硬件还很陌生。以前,我直接在微控制器程序中编写注册表。 那么,为了让 ESAI 模块成为 I2S 时钟主控器并真正向 ESAI 时钟引脚发送时钟信号,我在设备树中错过了什么?当然,录制采样是我的总体目标,因此 DMA 配置可能也有欠缺。 感谢您提供的任何小提示。 马丁 Linux VF6xx Re: I2S clocks output from ESAI module on VF61 clk_summary的内容如下(为便于阅读而缩短),因此 Linux 接受了我的设置。无论上述麦克风是否支持,即使驱动器不接受数据,时钟信号也会出现。 关于制造商的建议,我已经在 Toradex 论坛上提出了问题,但至今没有得到答复。 clock enable_cnt prepare_cnt rate accuracy phase ---------------------------------------------------------------------------------------- ... sxosc 0 0 32768 0 0 ftm3_fix_sel 0 0 32768 0 0 ftm2_fix_sel 0 0 32768 0 0 ftm1_fix_sel 0 0 32768 0 0 ftm0_fix_sel 0 0 32768 0 0 fxosc 1 1 24000000 0 0 fast_clk_sel 6 6 24000000 0 0 pll7_bypass_src 1 1 24000000 0 0 pll7 1 1 480000000 0 0 pll7_bypass 1 1 480000000 0 0 pll7_usb_host 1 1 480000000 0 0 usbphy1 1 1 480000000 0 0 ... pll4_bypass_src 1 1 24000000 0 0 pll4 1 1 768000000 0 0 pll4_bypass 1 1 768000000 0 0 pll4_audio 1 1 768000000 0 0 pll4_audio_div 1 2 48000000 0 0 esai_sel 0 1 48000000 0 0 esai_en 0 1 48000000 0 0 esai_div 0 1 12000000 0 0 esai 0 1 12000000 0 0 sai2_sel 0 0 48000000 0 0 sai2_en 0 0 48000000 0 0 sai2_div 0 0 48000000 0 0 sai0_sel 1 1 48000000 0 0 sai0_en 1 1 48000000 0 0 sai0_div 1 1 48000000 0 0 ... Re: I2S clocks output from ESAI module on VF61 你好 首先,我建议你咨询制造商电路板支持包是否能够支持该麦克风,并确认不需要额外的驱动程序。 cat /sys/kernel/debug/clk/clk_summary -n 确认无误后,请检查是否正确配置并启用了 ESAI 时钟,可通过下一条命令查看: 查看 ESAI 及其父时钟,确认它们已启用并以预期频率运行。 您试过使用 fsl,esai-synchronous; 取消注释吗? 顺祝商祺!
查看全文
i.mx91 uboot and linux soft Reset not working Problem - my software reset is not working. When in uboot - typings `reset` stalls the system. When in Linux - tpying `reboot` stalls the system. I have wdog3 enabled in my device tree., &wdog3 { status = "okay"; }; Versioning:  Linux buildroot 6.12.20 U-Boot 2025.04 CPU: NXP i.MX91(31) Rev1.0 A55 at 1400 MHz   (<- Custom made board.) Note: for uboot I have the default `CONFIG_IMX_WATCHDOG=n`, because it doesn't seem supported. All references referring to the watchdog are enabled, see below link. Related topic here https://community.nxp.com/t5/i-MX-Processors/Watchdog-support-for-i-MX8QXP-MEK-under-U-Boot/td-p/1240159 So my Linux config holds For the Linux kernel there are SCU watchdog configuration options. CONFIG_IMX2_WDT=y CONFIG_IMX_SC_WDT=y CONFIG_HAVE_ARM_SMCCC=y CONFIG_IMX_SCU=y CONFIG_WATCHDOG=y CONFIG_WATCHDOG_CORE=y CONFIG_WATCHDOG_HANDLE_BOOT_ENABLED=y CONFIG_WATCHDOG_OPEN_TIMEOUT=0 Re: i.mx91 uboot and linux soft Reset not working After digging in the i.MX 91 Applications Processor Reference Manual , I did not find a way to do a "warm reset" with the processor. I will close this issue, because we made a design fault by not connecting the WDOG_ANY pin which then could reset the processor via the POR_B-pin. Conclusion:  Performing a software reset, requires the hardware lines to be in place. Thanks to @Chavira for the quick reply and pointing out the missing link I was unaware of. Re: i.mx91 uboot and linux soft Reset not working I am using the iMX91, so I don't need the non-existing imx8_wdt.c-driver. Re: i.mx91 uboot and linux soft Reset not working I do not have my `WDOG_B`-pin connected on our design. So that will surely not work if it's based on the evk which does count on the hardware reset circuit with the PCA9451 PMIC... (the code of wdt_driver_test is based on /dev/watchdog , which fails to work in my desig becnause of the above reason.) So my idea is to rework this to a register write for the imx91 that would lead to a reset of the processor. But I do not know which register to write. If such register does not exist, then I will have to make a hardware modification request.. Re: i.mx91 uboot and linux soft Reset not working Hi @DavidFlir, You can try using our Watchdog unit test to verify functionality. If you're working with our BSP, the test should be located in the "Unit tests" folder at the root of the project directory. Use case ./autorun-wdog.sh or ./wdt_driver_test.out 1 2 0 & The test is designed to trigger a system reset after approximately 3 seconds. This is based on a 1-second timeout followed by a 2-second sleep Re: i.mx91 uboot and linux soft Reset not working @Chavira , I am looking to configure a pure SoftwareWatchdog that results in a processor reboot... Is there not a register I can set a '1` so the processor does a SW reboot? I am looking at the "25.5.1 SRC GENERAL register descriptions" of the i.MX91 Applications Processor Reference... Re: i.mx91 uboot and linux soft Reset not working Hi @DavidFlir, Are you using an iMX8 or an iMX91? In Table 25, you can see that we use the imx7ulp_wdt.c driver for iMX9 devices, which includes iMX91, iMX93, and iMX95. For iMX8, we use the imx8_wdt.c driver, as its architecture is different from the iMX9 family. Re: i.mx91 uboot and linux soft Reset not working Reading the often referenced Linux reference manual, I see: The files I do not find are related to IMX8 Watchdog. Also not here in the Sept 2025 release ->  https://github.com/nxp-imx/linux-imx/tree/lf-6.12.34-2.1.0/drivers/watchdog So the documentation is outdated? Re: i.mx91 uboot and linux soft Reset not working Hi @DavidFlir, That might be the issue. I understand you're not using a PMIC, but it's important to implement proper reset hardware to ensure all power sequences meet the specifications of the iMX91 chip. If you have access to an iMX91-EVK or FRDM-iMX91 board, I recommend taking measurements of the power sequences. While these are documented in the reference manuals, comparing them with a working model can often help identify and resolve issues on a custom board. Best regards, Chavira Re: i.mx91 uboot and linux soft Reset not working We do not have this WDOG_B pin (J18) connected, and we also do not use the PMIC. We have another reset circuit based on a GPIO to reset USB,Ethernet,.. Re: i.mx91 uboot and linux soft Reset not working Hi @DavidFlir, The reset mechanism in the iMX91 involves both software and hardware coordination. When a watchdog reset is triggered, the SoC asserts a low signal on the WDOG_B pin. This signal is routed to the PMIC, which then initiates a reset sequence across the power rails. To ensure proper operation, your system's power-on, power-down, and reset sequences must comply with the specifications outlined in the iMX91 reference manuals. Our PMICs are specifically designed for the iMX91 platform, so when configured correctly, you should not encounter issues related to reset behavior. Best regards, Chavira Re: i.mx91 uboot and linux soft Reset not working @Chavira, thanks for reply. I am not sure how this can be a hardware related error. The watchdog is purely software as far as I know. The procosser iMX91 detects a timeout and reboots itself. Where is the hardware link then? We do not have a PCA9541 device. The signals behave properly at boot-up since ... and I can already boot into Linux. I have been comparing the device trees with the EVK examples but I did not find a difference so I come here for help. a helpful link was this... https://community.nxp.com/t5/i-MX-Processors/i-MX93-Linux-reboot-not-working/m-p/2039359 , but my wdog3 is enabled and it still does not work. There is also a wdog4 and wdog5, but enabling these prevents the board from booting. wdog4: watchdog@424a0000 { compatible = "fsl,imx93-wdt"; reg = <0x424a0000 0x10000>; interrupts = ; clocks = <&clk IMX91_CLK_WDOG4_GATE>; timeout-sec = <40>; status = "disabled"; }; wdog5: watchdog@424b0000 { compatible = "fsl,imx93-wdt"; reg = <0x424b0000 0x10000>; interrupts = ; clocks = <&clk IMX91_CLK_WDOG5_GATE>; timeout-sec = <40>; status = "disabled"; }; so thanks for tips... but it's not clear what the problem might be. (Not posting schematics, since I don't think this is hardware related.) Re: i.mx91 uboot and linux soft Reset not working Hi @DavidFlir,  Thank you for contacting NXP Support! Are you currently using the PCA9451 PMIC? Could you please confirm whether the power-up, power-down, and reset signals are behaving according to the specifications? Regarding your software environment, please note that we do not provide official support for Buildroot. Our supported platform is the Yocto Project, which we recommend for development. You can find all the relevant documentation here: Embedded Linux for i.MX Applications Processors To ensure compatibility and stability, we suggest porting our BSP to your custom hardware. This will help verify that the BSP functions correctly with your specific setup. You might want to compare the device tree and kernel configuration of your setup with those of our EVK board. However, based on the symptoms, this could potentially be a hardware-related issue. Would you be able to share your schematic? That would help us better understand the situation and provide more accurate guidance. Best Regards, Chavira
查看全文
LS1028A RCW_COMPLETIONR ERR_CODE 0x54 ? 您好, 我目前正在尝试推出一款基于 LS1028ARDB 的定制 LS1028A 板(非常接近)。 我尝试从 SD 卡启动(CFG_RCW_SRC [3:0] = 1000)。ASLEEP 仍处于钳位状态,用我的调试器我能看见 RCW_COMPLETIONR 寄存器显示 "ERR_CODE 0x54"。 LS1028ARM 没有描述 0x54 错误... 但它两次显示 0x53 错误:0h53-ERROR_ALT_I2C_BOOT_NT_SUPPORTED-I2C 启动不支持辅助流 0h53-ERROR_DRIVER_INIT_FAILED-根据初始状态值跳过二级流中的 hal_init ()。 第二个"0h53" 是对 0h54 错误代码的解释吗?如果是,这意味着什么? 对于同一个注册器,LX2160A 文档显示了 0x54:" ERROR_DRIVER_INIT_FAILED-在加载 RCW 时初始化设备驱动程序时出现错误。在读取 RCW 字节 " 之前,先初始化基于 rcw 源的设备驱动程序。因此,错误名称相同,但解释不同... 这个错误是什么意思(对于 LS1028A)? 谢谢! g. Re: LS1028A RCW_COMPLETIONR ERR_CODE 0x54 ? 我正在检查 ERR 代码。 您是否根据 AN12028_QorIQ LS1028A 设计检查表 (第 146 页,图 6)确认了 PORESET_B、HRESET_B、RESET_ REQ _B 和 ASLEEP 序列? S@@ LEEP 仍处于钳位,信号电压是多少,高还是低? 你会将 LS1028A 客户板与 CWTAP 连接吗。 请在 ccs 中运行以下命令: (bin) 9% 删除所有 (bin) 10% config cc cwtap:10.193.20.99//客户 IP 地址 (bin) 11% show cc 0: CodeWarrior TAP (cwtap: 10.193.20.99)CC 软件 ver.{0.0} (bin) 12% ccs::config_chain {ls1028a dap} (bin) 13% display ::ccs::get_config_chain 链条位置 0:LS1028A 链条位置 1:CoreSight ATB 漏斗 连锁位置 2:CoreSight TMC 连锁位置 3:CoreSight TMC 链条位置 4:CoreSight ATB 漏斗 链条位置 5:CoreSight ATB 漏斗 链条位置 6:CoreSight ATB 漏斗 链条位置 7:CoreSight ATB 漏斗 链位置 8:CoreSight CTI 连锁位置 9:CoreSight CTI 链位置 10:Cortex-A5 链式位置 11:Cortex-A5 PMU 链位置 12:Cortex-A72 连锁位置 13:CoreSight CTI 链位置 14:Cortex-A72 PMU 链位置 15:Cortex-A72 ETM 链位置 16:Cortex-A72 链位置 17:CoreSight CTI 链式位置 18:Cortex-A72 PMU 链位置 19:Cortex-A72 ETM 链条位置 20:DAP 链式位置 21:SAP2 (bin) 14% ccs::reset_too_debug 谢谢!
查看全文
ISELED 许可证 你好,我需要 ISELED 的开发材料,用于研究和样品生产。安装开发软件包时,它会提示需要授权文件。如何获取该文件? Re: ISELED license 你好@tailan_hy、 我已经创建了一个单独的主题,SW 团队将帮助您扩展 ISELED 许可:Re:ISELED 许可证 - 恩智浦社区。请稍候,我们的许可团队将为您提供帮助。 致以最诚挚的问候, Julián Re: ISELED license 你好@tailan_hy、 在 Flexera 中下载 ISELED 代码包时,进入 " 许可证密钥 " 税务摊销收益并生成相应的许可证文件: 致以最诚挚的问候, Julián
查看全文
S32K3 HSE: EDDSA公開鍵のエクスポート キー生成サービスを使用して ED25519 キー ペアを生成することができ、後でキー エクスポート サービスを使用して公開キーをエクスポートできるようにしたいと考えています。しかし、公開キーをエクスポートしようとすると、HSE は HSE_SRV_RSP_NOT_ALLOWED を返します。 キーを生成するときは、次のパラメータを使用します。 サービスID: HSE_SRV_ID_KEY_GENERATE ターゲットキーハンドル = key_handle; キー情報: キーフラグ = HSE_KF_USAGE_SIGN | HSE_KF_USAGE_VERIFY | HSE_KF_ACCESS_EXPORTABLE キービット長 = HSE_KEY256_BITS キーカウンタ = 0 smrFlags = 0 キータイプ = HSE_KEY_TYPE_ECC_PAIR 特定のeccCurveId = HSE_EC_25519_ED25519 keyGenScheme = HSE_KEY_GEN_ECC_KEY_PAIR sch.eccKey.pPubKey = (HOST_ADDR)pub_key_output_ptr; キーをエクスポートすると次のようになります。 サービスID: HSE_SRV_ID_EXPORT_KEY targetKeyHandle = key_handle; // 同じキーハンドル キー情報: キーフラグ = HSE_KF_USAGE_VERIFY | HSE_KF_ACCESS_EXPORTABLE キービット長 = HSE_KEY256_BITS キーカウンタ = 0 smrFlags = 0 キータイプ = HSE_KEY_TYPE_ECC_PAIR 特定のeccCurveId = HSE_EC_25519_ED25519 pKey[0] = (HOST_ADDR)pub_key_output_ptr; pKeyLen[0] = (HOST_ADDR)&g_identity_key_len;   不足しているパラメータや誤って設定されているパラメータはありますか? Re: S32K3 HSE: Export EDDSA Public Key ありがとう、Lukas。HSE_INVALID_KEY_HANDLEの設定を忘れていました。 ヘッダー ファイルには次のように記載されています:使用されていない場合は #HSE_INVALID_KEY_HANDLE に設定する必要があります。 Re: S32K3 HSE: Export EDDSA Public Key こんにちは@MHan これらのパラメータには何の問題も見当たりません。公開 ECC キーはプレーンテキストでエクスポートされ、認証されていないため、cipherKeyHandle と authKeyHandle を HSE_INVALID_KEY_HANDLE (0xFFFFFFFF) として構成しましたか?これらのキー ハンドルに HSE_INVALID_KEY_HANDLE を設定すると、認証および暗号化パラメータが無視されます。 また、キャッシュの問題ではないことを確認するために、データ キャッシュを無効にしてみてください。 よろしくお願いいたします。 ルーカス
查看全文
编译 MPC5775K 外部中断时遇到的错误 亲爱的先生 当我为 MPC5775K 编译外部中断程序时,参考示例"Example-MPC5775K-PIT-ISR-v1_0-GHS614" ,使用 S32DS Power2.1、我遇到了这些错误的编译结果(图 1)。这些错误(图 2 和图 3)来自文件"Vector_SW_VLE - Z4.s" 。文件没有被编辑过,但为什么会出现这些错误?如何解决这些问题? 谢谢,并致以问候。 Re: Errors met when compiling external interrupt for MPC5775K 非常感谢。您的建议非常有帮助! 谢谢& 。 Re: Errors met when compiling external interrupt for MPC5775K 你好@yongzhiliu "Example-MPC5775K-PIT-ISR-v1_0-GHS614" 如后缀所示,这是一个用于 GreenHills MULTI IDE 而非 S32 Design Studio 的项目。语法不同。 有必要在 S32DS 中创建新项目,并使用 S32DS 项目中的启动文件和中断/异常相关文件。 您可以查看以下项目,了解如何在 S32DS 中处理中断: https://community.nxp.com/t5/MPC5xxx-Knowledge-Base/Example-MPC5775K-DSPI-with-interrupts-S32DS-1-0/ta-p/1119830 其他例子可在此处找到: https://community.nxp.com/t5/MPC5xxx-Knowledge-Base/MPC5-software-example-list/ta-p/1102445 最重要的是,MPC5775K 并不面向大众市场,无法订购。因此,我们不为该设备提供支持。请访问这样或更新的替换网站: https://www.nxp.com/products/processors-and-microcontrollers/s32-automotive-platform/s32r-radar-processing/radar-microcontroller:S32R294 问候, Lukas
查看全文
使用 IMX SM(系统管理器)进行 IMX95 硬件分区和隔离 你好, 我们正在使用 IMX95 verdin evk 板开发一个项目 我们想对硬件(A55 内核)进行分区,以运行 4 个独立和隔离的 Linux,每个系统上运行不同的关键应用程序。我们希望使用SM快速对板进行分区以进行原型设计,然后在接近量产时可能会转移到PikeOS。 我在 SM 文档中没有找到太多关于如何配置 A55 分区的信息。我希望这是有可能的,如果我说错了,请指正。 理想情况下,我们想要一个带分区 A55 的参考配置,以及一个带有注释和元器件描述的参考配置,这样我们就可以了解在哪里以及为什么。如果能提供运行 linux 所需的 A55 LM 最低配置的示例,我们将不胜感激。 我们想要的示例-包含元器件描述和偶尔的解释注释的完整配置:   PD_A55P start=2, stop=8, test #power delivery to A55 package PD_A55C0 stop=7 #power delivery to A55 core 0 - only stop because of ... PD_A55C1 stop=8 #power delivery to A55 core 1 ... A55P OWNER, sema=0x442313F8 #A55 package - must be owned by LM2 because ..., sema means ... ... FLEXSPI1_MEM EXEC, begin=0x000000000, end=0x0FFFFFFFF #only needed if ... OCRAM_C EXEC, begin=0x001000000, end=0x001017FFF #used for ..., minimum size ... OCRAM EXEC, begin=0x0204C0000, size=96K #used for ..., minimum size ... GPU DATA, begin=0x04D900000, end=0x04DD7FFFF #only on LM that owns GPU, minimum size ... DDR EXEC, begin=0x088000000, end=0x089FFFFFF #ddr partition 1, used for ... DDR EXEC, begin=0x08E000000, end=0x87FFFFFFF #ddr partition 2, used for ... 如果有一个正确记录的配置文件,将大大有助于我们了解需要更改哪些内容才能实现预期结果。在上面的示例中,我们猜测A55P的意思是A55代码包,但是我们无法确定,也不知道为什么在一个 LM 下有两个 DDR 内存部分(在安全 A55 部分中还有一个),以及我们是否需要在所有 A55 LM 中全部使用它们。 我们还很好奇我们能否同时在多个 LM 上启动到同一 Linux 映像,以及我们能否在每个 LM 上加载不同的 Linux 镜像,以及如何对其进行配置。 最后,我们想知道如何选择哪个 LM 将连接到串行 DBG 端口,以及是否可以用另一个 A55 LM 覆盖 M7 的调试 COM 端口(我们不会使用它)。 非常感谢,期待您的答复。 弗拉基米尔
查看全文
s32k1:同じFTMチャネルでPWM周波数とデューティサイクルを測定する方法 こんにちは、 S32K1xxとFTM 入力キャプチャを使用して PWM 信号を測定しています。 現在、1 つのチャネル (例: FTM0_CH1) を使用して周波数を取得できます。 同じチャネルを使用して周波数とデューティ サイクルの両方を測定するにはどうすればよいでしょうか? SDK またはプロセッサ Expert 構成を使用して、同じ FTM チャネル内でエッジ (立ち上がり/立ち下がり) を切り替えることは可能ですか? 例や推奨方法があれば教えていただけると幸いです。 よろしくお願いします! Re: s32k1:How to measure PWM frequency and duty cycle on the same FTM channel こんにちは、レオさん。返信ありがとうございます。 現在のプロジェクトでは、 S32 Design Studio for Arm v2.2 そして S32SDK_S32K1xx_RTM_3.0.0なので、最新の IDEs または SDKs バージョンにアップグレードするのは便利ではありません。 ご提供いただいたサンプルをダウンロードし、それをどのように設定すれば良いか理解しました。 デューティサイクル そして 周期測定。しかし、私の主な疑問は、どのように使用するかということです 単一チャネル 両方を測定する PWMデューティサイクルと周期 同時に、つまり、両方の例を 1 つに結合する方法です。 デューティ サイクルと周期測定の両方の例を一緒に実装する方法が見つからなかったSO、コード内のキャプチャ エッジ (立ち上がり/立ち下がり) を切り替えて測定を実行してみました。 このアプローチが許容可能または推奨されるかどうかを確認してください。 static uint32_t read_ts32_ch2(void) { uint32_t ovf_before = g_ftm_ovf; (void)FTM0->CONTROLS[2].CnSC; // Clear CHF step 1 uint32_t cap32 = FTM0->CONTROLS[2].CnV; // Clear CHF step 2 & get timestamp uint16_t cap16 = (uint16_t)(cap32 & 0xFFFFu); // Only the lower 16 bits are valid uint32_t ovf_after = g_ftm_ovf; // If overflow occurred after capture and cap16 is small, // assume the capture happened before the overflow and apply compensation if ((ovf_after != ovf_before) && (cap16 < 0x8000u)) { ovf_before++; } return (ovf_before << 16) | cap16; } #if 1 // Function works but sometimes has errors due to edge-switching jitter void FTM0_CH2_Input_Detect(void) { uint32_t cap_ts = read_ts32_ch2(); // Captured channel counter value //bool PwmIOStatus = FTM_DRV_GetChnEventStatus(FTM0,2); // ---------- Rising edge ---------- //if (PwmIOStatus & (1u << 2)) //{ if(!waiting_fall) { /* ---------- Rising edge ---------- */ rise_prev = rise_curr; rise_curr = cap_ts; /* Arm the next edge: falling edge */ waiting_fall = 1; FTM0->CONTROLS[2].CnSC = (FTM0->CONTROLS[2].CnSC & ~(FTM_CnSC_ELSA_MASK | FTM_CnSC_ELSB_MASK)) | (FTM_CnSC_ELSB_MASK); if (got_first_rise) { period_cnt = (uint32_t)(rise_curr - rise_prev); if (period_cnt == 0u) { got_first_rise = 0; } /* Protection */ else { pwm_freq_hz = frequency / period_cnt; } } else { got_first_rise = 1; } } else { /* ---------- Falling edge ---------- */ fall_curr = cap_ts; /* Switch back to rising edge */ waiting_fall = 0; FTM0->CONTROLS[2].CnSC = (FTM0->CONTROLS[2].CnSC & ~(FTM_CnSC_ELSA_MASK | FTM_CnSC_ELSB_MASK)) | (FTM_CnSC_ELSA_MASK); if (got_first_rise && (fall_curr >= rise_curr)) { high_cnt = (uint32_t)(fall_curr - rise_curr); if ((period_cnt != 0) && (pwm_freq_hz != 0)) { // duty_pct = ((float)high_cnt * 100.0f) / (float)period_cnt; new_sample = 1; } } } /* Redundant flag clear */ // FTM0->STATUS = (1u << 2); //} } 回复: s32k1:How to measure PWM frequency and duty cycle on the same FTM channel こんにちは、レオさん。返信ありがとうございます。 現在のプロジェクトでは、 S32 Design Studio for Arm v2.2とS32SDK_S32K1xx_RTM_3.0.0を使用しているSO、最新の IDEs または SDKs バージョンにアップグレードするのは便利ではありません。 ご提供いただいた例をダウンロードし、デューティ サイクルと周期の測定を取得するように構成する方法を理解しました。しかし、私の主な疑問は、 1 つのチャネルを使用してPWM デューティ サイクルと周期の両方を同時に測定する方法、つまり、両方の例を 1 つに組み合わせる方法です。 デューティ サイクルと周期測定の両方の例を一緒に実装する方法が見つからなかったSO、コード内のキャプチャ エッジ (立ち上がり/立ち下がり) を切り替えて測定を実行してみました。 このアプローチが許容可能または推奨されるかどうかを確認してください。 static uint32_t read_ts32_ch2(void) { uint32_t ovf_before = g_ftm_ovf; (void)FTM0->CONTROLS[2].CnSC; // Clear CHF step 1 uint32_t cap32 = FTM0->CONTROLS[2].CnV; // Clear CHF step 2 & get timestamp uint16_t cap16 = (uint16_t)(cap32 & 0xFFFFu); // Only the lower 16 bits are valid uint32_t ovf_after = g_ftm_ovf; // If overflow occurred after capture and cap16 is small, // assume the capture happened before the overflow and apply compensation if ((ovf_after != ovf_before) && (cap16 < 0x8000u)) { ovf_before++; } return (ovf_before << 16) | cap16; } #if 1 // Function works but sometimes has errors due to edge-switching jitter void FTM0_CH2_Input_Detect(void) { uint32_t cap_ts = read_ts32_ch2(); // Captured channel counter value //bool PwmIOStatus = FTM_DRV_GetChnEventStatus(FTM0,2); // ---------- Rising edge ---------- //if (PwmIOStatus & (1u << 2)) //{ if(!waiting_fall) { /* ---------- Rising edge ---------- */ rise_prev = rise_curr; rise_curr = cap_ts; /* Arm the next edge: falling edge */ waiting_fall = 1; FTM0->CONTROLS[2].CnSC = (FTM0->CONTROLS[2].CnSC & ~(FTM_CnSC_ELSA_MASK | FTM_CnSC_ELSB_MASK)) | (FTM_CnSC_ELSB_MASK); if (got_first_rise) { period_cnt = (uint32_t)(rise_curr - rise_prev); if (period_cnt == 0u) { got_first_rise = 0; } /* Protection */ else { pwm_freq_hz = frequency / period_cnt; } } else { got_first_rise = 1; } } else { /* ---------- Falling edge ---------- */ fall_curr = cap_ts; /* Switch back to rising edge */ waiting_fall = 0; FTM0->CONTROLS[2].CnSC = (FTM0->CONTROLS[2].CnSC & ~(FTM_CnSC_ELSA_MASK | FTM_CnSC_ELSB_MASK)) | (FTM_CnSC_ELSA_MASK); if (got_first_rise && (fall_curr >= rise_curr)) { high_cnt = (uint32_t)(fall_curr - rise_curr); if ((period_cnt != 0) && (pwm_freq_hz != 0)) { // duty_pct = ((float)high_cnt * 100.0f) / (float)period_cnt; new_sample = 1; } } } /* Redundant flag clear */ // FTM0->STATUS = (1u << 2); //} } Re: s32k1:How to measure PWM frequency and duty cycle on the same FTM channel 当社製品にご興味をお持ちいただき、また当社コミュニティに貢献していただき、ありがとうございます。 RTD の最新バージョンに更新すると、最近のバグ修正とパフォーマンスの向上のメリットが得られます。現在使用しているバージョンは数リリース前のものなので、安定性と互換性に影響する可能性があります。RTD を最新の状態に保つことで、最新の機能や拡張機能にアクセスできるようになります。 S32K1xx シリーズを使用した開発では、最新の S32DS および RTD バージョンを使用することをお勧めします。 • S32 Design Studio 3.6.4 – Windows/Linux • S32K1_S32M24X リアルタイム・ドライバ AUTOSAR R21-11 バージョン 3.0.0 IDEをダウンロードするには、 S32プラットフォーム用のS32 Design Studioページにアクセスしてください-> ダウンロード -> S32 Design Studio 3.6.4 – Windows/Linux RTD をダウンロードするには、 S32K1ページ-> デザイン リソース -> ソフトウェア -> S32K1 用リアルタイム・ドライバ -> オートモーティブ SW - S32K1_S32M24x - Cortex-M 用リアルタイム・ドライバにアクセスしてください。 各SWへのインストールフロー/詳細についてはリリースノートをご確認ください。 … SW をインストールしたら、デューティ サイクルと周期の測定については添付の例を参照できます。 ftm0_ch0 (PTD15) を PWM として、ftm1_ch2 (PTC14) を ICU として設定します。SO、テストのために接続してください。さらに、PTD16 はデバッグ目的のためだけに、測定開始前と測定停止後に切り替わります。 式タブで結果を確認します: デューティサイクルの例 期間の例 次の RTD を使用して例が構築およびテストされました。 - S32K1_S32M24X リアルタイム・ドライバ AUTOSAR R21-11 バージョン 3.0.0 この情報が役に立つことを願います。リアルタイム・ドライバ (RTD) の使用に関してさらに質問がある場合は、お気軽にお問い合わせください。
查看全文
MFRC522 Hello everyone, I’m using the MFRC522 reader IC with MIFARE Classic cards. In my application, sometimes a command (for example, authentication, read, or decrement) fails due to timeout or CRC error. My question is: After any command failure, is it mandatory to reestablish communication with the card  (i.e., send REQA/WUPA → ANTICOLLISION → SELECT again), or can I retry the command directly? I’ve checked the MFRC522 datasheet, but I didn’t find any explicit statement that says the communication must be reinitialized after an error. However, I know that in ISO/IEC 14443 and MIFARE Classic documentation, the card may return to an IDLE or HALT state after errors or failed authentications, which might require reactivation. Could you please confirm the correct recovery procedure according to NXP’s official recommendation for the MFRC522? And if possible, point me to the relevant section in the datasheet, application note, or ISO reference that specifies this behavior. Thanks. Re: MFRC522 This is necessary because after a failed command, especially authentication, the card may transition to the IDLE or HALT state, as per ISO/IEC 14443-3 and MIFARE Classic specifications. In such states, the card will not respond to further commands unless reactivated. The ISO/IEC 14443-3 standard (e.g. referenced in NXP AN10834) describes how a PICC (card) may enter IDLE or HALT states after certain errors, requiring a new activation sequence.
查看全文
OPWMCB Mode in eMIOS – Lead vs. Trail Edge Hi I’ve been working with eMIOS PWM IP in OPWMCB mode and wanted to understand the practical difference between these two configurations: EMIOS_PWM_IP_MODE_OPWMCB_TRAIL_EDGE EMIOS_PWM_IP_MODE_OPWMCB_LEAD_EDGE To investigate, I created a simple test project and observed the output signals. Surprisingly, I couldn’t see any noticeable difference between the two modes on the waveform. Here’s my setup: Time base: Channel 23 Channels: CH1 and CH2 generating center-aligned PWM The same time base also triggers the ADC at the middle of the period for current sampling. My questions: What is the actual difference between these two OPWMCB modes? Under what conditions does this difference become visible? For my design (center-aligned PWM with ADC sampling at mid-period), which mode is best and why? Looking forward to your insights and explanations! Re: OPWMCB Mode in eMIOS – Lead vs. Trail Edge Thank you for your interest in our products and for contributing to our community. Regarding your questions: 1&2 .- The main difference is noted with deadtime insertion. The trail edge mode increasing high time. Alternatively, by selecting the lead edge mode, deadtime insertion decrease high time. For more details, please refer to 6.4. OPWMCB example project section of S32M27x/S32K3 – eMIOS Usage. On the other hand, it could also affect the flag event (I don't remember having tried it.), and therefore the interrupt and triggering support. For reference consult 6.6. PWM design considerations section. And please test it on your own taking as reference the 6.1 OPWMB example project. 3.- Such topic is addressed in https://community.nxp.com/t5/S32K/Design-Strategy-for-Complementary-PWM-Generation-for-motor/td-p/2170567 I hope this information is helpful.
查看全文
FreeMASTER Application Commands and Variable Stimulus Hi, Is there a way to get some knowledge on how to use Application Commands and Variable Stimulus on FreeMASTER? Could be possible to sends commands or manipulate variables through them? Thanks, Simon Re: FreeMASTER Application Commands and Variable Stimulus Thank you for your interest in our products and for contributing to our community. For your other tickets I assume you are using an S32K3 device. Please go to FreeMASTER page -> Downloads -> FreeMASTER Communication Driver 3.0 for S32K3 -> 1.4.2 RFP Please check before Release Notes of each SW package to see SW dependencies and flow installation. Once you have installed SW you will find some example that you can take as reference: If you are using another device and/or have more questions related to FreeMASTER we have a specific forum, where experts on the subject can help you. I am going to ask you please to direct the related questions in the following community: FreeMASTER Community I appreciate your understanding and I hope this information is helpful.
查看全文
I3Cターゲットリセット 皆さんこんにちは I3C ペリフェラルをリセットしたいです。 MCXN556 でこれをどのように実装したか教えていただけますか? ありがとう。 通信と制御(I3C | I2C | SPI | FlexCAN | イーサネット | FlexIO) MCX N Re: I3C target reset こんにちは@Bruce96 FRDM_MCXN947 SDK i3c デモを参考にしていただければと思います。 BR ハリー
查看全文
i.MX93 で `nxpuuu` を使用してイメージを起動する際の問題 こんにちは、 i.MX93 を組み込んだカスタム ボードに AHAB イメージを展開しようとしています。 私はこのユーザー ガイドに従っており、画像のダウンロード手順まで到達しました。 残念ながら、`UUU` は失敗しているようです: 「」 $ nxpuuu -vv -us F06FBE4B3F6142C2 書き込み -f mimx9352 -b emmc ahab_image.bin spsdk.exceptions.SPSDKError: SPSDK: run_script: 終了コード -1 とステータス 0 が返されました。 「」 次のスクリプトで `nxpuuu` を実行しようとすると、同じことが起こります。 「」 uuu_バージョン 1.2.39 SDPS: boot -f "ahab_image.bin" 「」 代わりに `uuu` を試みると、LIBUSB エラーが発生します。 「」 3:534-F06FBE 1/ 1 [HID(W): LIBUSB_ERROR_IO (-1) ] SDPS: boot -f "ahab_image.bin" 「」 ただし、AHAB 以外の異なるイメージを使用した同じコマンドは成功します。 「」 nxp imx チップ用の uuu (ユニバーサル アップデート ユーティリティ) -- libuuu_1.5.201-0-g727fc2b 成功 0 失敗 0 3:534-F06FBE 1/ 1 [==================100%====================] SDPS: ブート -f "imx-boot-imx93.bin-flash_singleboot" 「」 Re: Issues using `nxpuuu` to boot an image on i.MX93 こんにちは、マレクさん。 ご返信ありがとうございます。「nxpimage bootable-image verify」を使用するというヒントは非常に役に立ちました。設定にちょっとした間違いがあったために、コンテナが不適切に生成されていたことが判明しました。 Re: Issues using `nxpuuu` to boot an image on i.MX93 こんにちは。レポートとログをありがとうございます。 通常、いくつかの簡単な説明とチェックにより、i.MX93 でのこの種の初期の SDPS 障害は解決されます。 1) 具体的には何をしようとしているのですか? あなたは: (A)新しいimxブートローダーイメージ(SPL + ELE/DDRバイナリ + ATF/U-Bootなど)をビルディングする、または (B)既存のブート可能イメージ (例: imx-boot-...bin-flash_singleboot) を取得し、それに署名するだけでセキュア ブートが有効になりますか? (B) の場合、最も簡単な方法は、コンテナを最初から再構築するのではなく、SPSDK の nxpimage ahab sign (つまり、sign-in-place) を使用して、 すでに起動可能な イメージに署名することです。(例を参照: https://spsdk.readthedocs.io/en/latest/examples/ahab/imx95/imx95_ahab_sign.html ) 最初に確認する nxpimage ブート可能イメージの検証 -f mimx9352 -b imx-boot-imx93.bin-flash_singleboot-m シリアルダウンローダー 次に、その場でサインインします nxpimage ahab サイン -f mimx9352 -b imx-boot-imx93.bin-flash_singleboot-o signed_flash.bin -c sign_config.yaml このアプローチにより、SDPS がボードにロードできることが既にわかっているイメージレイアウトが維持されます。 2) ahab_image.binで SDPS が中止 (LIBUSB_ERROR_IO / exit -1) するのはなぜですか? 通常、表示される症状は、ダウンロード/ハンドオフ中に SoC が非常に早くリセットされ、USB リンクが切断され、uuu に LIBUSB_ERROR_IO として表示されることを意味します。一般的な原因: ELEファームウェア/シリコンリビジョンの不一致 プライマリ コンテナーにパッケージされているELE ファームウェアが i.MX93 シリコン リビジョン (A0 と A1) と一致していることを確認します。 DDRトレーニング / ボード固有のDDR構成 カスタム ボードでは、 DDR 初期化が安定していない場合 (タイミング/ドライブ強度/ODT)、SPL/ELE はメモリを初期化できず、デバイスが早期にリセットされます。DDR ツールからより低いデータ レート/より保守的な構成を試して、動作が変化するかどうかを確認し、レイアウト/電圧を検証します。 USB/ホスト層の健全性 それでも、直接USBポート(ハブなし)、良質のケーブル、最新のlibuuuを使用していることを確認してください。 SDPS: ブート試行中にUART ROM/ELE 出力をキャプチャします。これは、ELE 認証と DDR 起動のどちらを実行しているかを確認する最も速い方法です。すでにコンソールを再ルーティングしていない限り、UART マッピング/ボーを EVK と同じにしておきます。 ダウンロードする前にバイナリをローカルで検証します(検証ツールはイメージの構造のみをチェックし、イメージ (DDR、SPL、ELE FW など) が有効かどうかはチェックしないことに注意してください)。   nxpimage ブート可能イメージの検証 -f mimx9352 -b ahab_image.bin -m serial_downloader よろしくお願いいたします。 マレク・ヴィトゥラ  
查看全文