Kinetisファミリーの紹介 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 発表者:LIANG PING 深センのDwF Kinetis MCUs Based on ARM® Technology (2015年1月27日)で発表 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 発表者:LIANG PING 深センのDwF Kinetis MCUs Based on ARM® Technology (2015年1月27日)で発表

FXTH8715 重型卡车 TPMS 解决方案 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 用于重型卡车的演示FXTH87 轮胎压力监测传感器解决方案将压力传感器、8 位 MCU、RF 发射器和双轴加速度计集成到单个封装中。该演示将显示 100–1500 kPa 的最高压力范围和最紧密的压力偏移。   1500 kPa 量程轮胎压力监测传感器 最小占用空间、低功耗、大客户内存容量 压力传感器、8位微控制器、射频发射器、加速度计     恩智浦特色产品 FXTH8715|胎压监测系统|压力传感器|恩智浦   其他 轮胎压力监测系统 (TPMS) | 恩智浦 汽车电子

i.mxrt1176 不带 DQS 的最大 NOR 闪存速度 我正在尝试更好地了解连接到 FlexSpi2 的串行 NOR 速度限制，因为我们遇到了性能问题。 在一篇关于使用不带 DQS 引脚的 FlexSPI 的 1060 系列的知识库文章中，似乎将 serialClkFreq 限制为 60MHz。 但是，对于 RT1176，我们已经成功地在 SDR 模式下以 100MHz 运行了 或非 Flash，尽管未能以 120MHz 启动，但看似没有问题。 同样，DDR 的频率为 50MHz，而 60MHz 则失效。 第"30.3.17.2 节 接收时钟源特性" 简单说明了不带 DQS 引脚的最大频率"最低" 。 是像 1060 系列知识库文章提到的那样将接口限制在 60MHz 还是以 100MHz 运行 SDR 模式符合规格？还是以 50MHz 运行 DDR 模式更好？ 在没有 DQS 的情况下，有什么优化性能的技巧吗？ https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs-Knowledge/Everything-you-need-to-know-about-DQS-pin-on-FlexSPI-and-SEMC/ta-p/1977399 Re: i.MXRT1176 Max NOR flash speed without DQS 你好@anbn、 感谢您对 NXP MIMXRT 系列的关注！ 如果使用 MCR0[RXCLKSRC]=0x0 （内部环回，不使用 DQS 引脚），数据手册限制在 SDR 模式下为 60 MHz，在 DDR 模式下为 30 MHz。因此，在这种模式下，100 MHz SDR 不在公布的规格范围内。 参考手册将 RXCLKsrc=0x0 标记为 “最低”， RXCLKsrc=0x1 标记为 “中”；实际频率限制在数据表中定义。数据表指定 RXCLKsrc=0x0 为 60 MHz SDR / 30 MHz DDR， RXCLKsrc=0x1 为 133 MHz SDR。 如果使用 FlexSPi2 辅助引脚组，则该引脚组不提供 DQS 键盘，因此 ROM 启动仅支持低速读取。因此，此引脚选项不适用于高性能 XIP/启动 操作。 因此，如果您当前的主板连接没有可用的 DQS 焊盘，则应将其评估为 60 MHz SDR/30 MHz DDR。如果需要更高的读取性能，建议使用具有 DQS 的引脚组，并配置 RXCLKsrc=0x1 。 致以最诚挚的问候， Gavin

HSE_b: RSAキーをRAMにインポートすることは許可されていません 1024ビットのRSA公開鍵を1つRAMカタログにインポートして鍵インポートサービスを使用する方法を理解しようとしていますが、サーバーからHSE_SRV_RSP_NOT_ALLOWEDという応答が返されます。 私のテストアプリケーションは、RAMキーカタログを次のようにフォーマットします。 { { muMask = HSE_MU0_MASK | HSE_MU1_MASK, groupOwner = HSE_KEY_OWNER_ANY, keyType = HSE_KEY_TYPE_RSA_PUB, numOfKeySlots = 2, maxKeyBitLen = HSE_KEY1024_BITS, }, { muMask = HSE_MU0_MASK | HSE_MU1_MASK, groupOwner = HSE_KEY_OWNER_ANY, keyType = HSE_KEY_TYPE_ECC_PUB_EXT, numOfKeySlots = 2, maxKeyBitLen = HSE_KEY256_BITS, }, { muMask = 0, groupOwner = 0, keyType = 0, numOfKeySlots = 0, maxKeyBitLen = 0 }, } そして、サーバーからの応答としてHSE_SRV_RSP_OKを受け取りました。 次に、以下のキー情報を使用してRSAキーをインポートしようとします。 { keyFlags = HSE_KF_USAGE_VERIFY, keyBitLen = HSE_KEY1024_BITS, keyCounter = 0x0, smrFlags = 0x0, keyType = HSE_KEY_TYPE_RSA_PUB, specific = { pubExponentSize = 4, } } 私の要望は以下のとおりです。 { targetKeyHandle = 0x20000, pKeyInfo = 0x20401f74, pKey = { 0x210034b4, 0x21003534, 0x0}, keyLen = { 0x80, 0x4, 0x0}, } . HSE_RAM_PUB_KEY_IMPORT_POLICY_ATTR_ID を HSE_KM_POLICY_ALLOW_RAM_PUB_KEY_IMPORT に設定し、読み戻した結果も同じでした。 LC属性は0x04、HSEエラーフラグは0x0000、HSEステータスフラグは0x0B60です。ファームウェアバージョンは、0x0F SoC ID 0x0000 FWタイプ 0x02 メジャー 0x32 マイナー 0x00 パッチと読み取られます。 Re: HSE_b: Not allowed to import RSA key to RAM こんにちは、 @Emma_G-gbgさん パラメータは正しく設定されています。特に問題は見当たりません。スーパーユーザー権限を持っている場合は、その属性を設定する必要すらありません。 昨日、これと非常によく似たことをテストしていたので、1024ビットのRSA公開鍵と4バイトの公開指数をインポートするようにコードを少し更新しました。見た目はこんな感じです。 RSA公開鍵をインポートする際には、pubExponentSizeを設定する必要がないことに注意してください。HSEはこのパラメータを無視します。代わりにkeyLen[1]を使用します。 パラメータ pubExponentSize は、サービス HSE_SRV_ID_GET_KEY_INFO によって keyInfo を読み取る際に使用されます。そのキーのkeyInfoを読み取った結果は以下のとおりです。 それは単なるデータキャッシュの問題ではないでしょうか？データキャッシュを無効にして、違いが出るかどうか試していただけますか？ よろしくお願いいたします。 ルーカス Re: HSE_b: Not allowed to import RSA key to RAM ありがとうございます。暗号鍵と認証鍵のハンドル情報の入力を忘れていました。確認していなかったので、HSE_INVALID_KEY_HANDLE はゼロになると思っていました。 現在は、キャッシュメモリ内の少なくとも一部の値を使用して動作しており、サービス呼び出しの前後にキャッシュメンテナンス操作が行われています。既存のプロジェクトにHSEサービスを追加しているため、キャッシュ構造を変更することはできませんが、共有メモリに実際に書き込まれていることを確認する限り、これまでのところすべて正常に動作しています。ただし、関連するメモリのキャッシュを無効にしてみましたが、違いはありませんでした。

HSE_b: Not allowed to import RSA key to RAM I'm trying to understand how to use the key import service by importing a single 1024-bit RSA public key into the RAM catalog, but the server responds HSE_SRV_RSP_NOT_ALLOWED. My test application formats the RAM key catalog as follows: { { muMask = HSE_MU0_MASK | HSE_MU1_MASK, groupOwner = HSE_KEY_OWNER_ANY, keyType = HSE_KEY_TYPE_RSA_PUB, numOfKeySlots = 2, maxKeyBitLen = HSE_KEY1024_BITS, }, { muMask = HSE_MU0_MASK | HSE_MU1_MASK, groupOwner = HSE_KEY_OWNER_ANY, keyType = HSE_KEY_TYPE_ECC_PUB_EXT, numOfKeySlots = 2, maxKeyBitLen = HSE_KEY256_BITS, }, { muMask = 0, groupOwner = 0, keyType = 0, numOfKeySlots = 0, maxKeyBitLen = 0 }, } and I get server reply HSE_SRV_RSP_OK. I then try to import an RSA key with the following key info: { keyFlags = HSE_KF_USAGE_VERIFY, keyBitLen = HSE_KEY1024_BITS, keyCounter = 0x0, smrFlags = 0x0, keyType = HSE_KEY_TYPE_RSA_PUB, specific = { pubExponentSize = 4, } } and my request is as follows: { targetKeyHandle = 0x20000, pKeyInfo = 0x20401f74, pKey = { 0x210034b4, 0x21003534, 0x0}, keyLen = { 0x80, 0x4, 0x0}, } . I have set HSE_RAM_PUB_KEY_IMPORT_POLICY_ATTR_ID to HSE_KM_POLICY_ALLOW_RAM_PUB_KEY_IMPORT, and read it back as the same. LC attribute is 0x04, HSE error flags are 0x0000, HSE status flags are 0x0B60. Firmware version reads as 0x0F SoC ID 0x0000 FW type 0x02 major 0x32 minor 0x00 patch. Re: HSE_b: Not allowed to import RSA key to RAM Hi @Emma_G-gbg  Your parameters are correct, I can see nothing wrong there. If you have super user rights, it’s not even necessary to set that attribute. I was testing something very similar yesterday, so I just slightly updated my code to import 1024bit RSA public key with 4-bytes public exponent. It looks like this: Notice that it’s not necessary to set pubExponentSize when importing RSA public key. HSE ignores this parameter. It uses keyLen[1] instead. Parameter pubExponentSize is used when reading the keyInfo by service HSE_SRV_ID_GET_KEY_INFO. This is what I got when I read the keyInfo of that key: Isn’t that just data cache issue? Could you try to disable data cache to see if it makes a difference? Regards, Lukas Re: HSE_b: Not allowed to import RSA key to RAM Thank you, I had missed filling in cipher and auth key handle information, I hadn't checked so I thought HSE_INVALID_KEY_HANDLE would be zero. It's currently working with at least some of the values in cached memories, with cache maintenance operations before and after service calls. Since we are adding HSE services to an existing project we are precluded from changing the cache structure, but so far everything has worked as long as we make sure it's actually written to the shared memory, although I did also try disabling the cache for the relevant memories, which made no difference.

VS code extension update broke RTOS viewer Hello, Until now we were using vscode tool version 1.9.20 (old), and we were using https://marketplace.visualstudio.com/items?itemName=mcu-debug.rtos-views to view the status of freertos threads (RT1189). After the update the tool no longer works and just shows "RTOS detection did not finish. It will be resumed on the next halt."  Any suggestions? Thanks Re: VS code extension update broke RTOS viewer Hi, MCUXpresso for VS Code has own RTOS viewer for a long time. Please check https://mcuxpresso.nxp.com/mcux-vscode/latest//html/RTOS-Details.html  Also, old change, the extension migrated from using Microsoft C/C++ Debug Adapter to own debug adapter based on Cortex-Debug. You have to create a new Debug Configuration that will automatically create one based on our debug adapter (you'll notice "mcuxpresso-debug" as type). PS. Please be aware that if you are using Segger debug probe, this requires special enablement for RTOS support (see https://mcuxpresso.nxp.com/mcux-vscode/latest//html/Debug-Views.html#enabling-rtos-awareness) Regards, Cristian Re: VS code extension update broke RTOS viewer Ok I got it working, we where compiling with -Og flag in debug and changing that to -O0 made the viewer work. But I guess the tool needs improvement as Og shall be default for standard edit-debug process?. Unrelated to this, I also see this warning in debug console "warning: could not convert ' \Main.cpp' from the host encoding (CP1252) to UTF-32. This normally should not happen, please file a bug report." Thanks Re: VS code extension update broke RTOS viewer Thanks, In fact the message is coming from MCUXpresso RTOS view itself (I incorrectly referred a different plugin).  I have attached the launch.json and custom device script (it is same as MIMXRT1180-EVK.json for Linkserver 26.3.123, but the "connect-script" is "RT1180_reset.scp".  Our app runs in hyperram and uses SDK 2.16. Freertos variables are correctly set. I can debug an step through our app, but RTOS Details view still shows "RTOS detection did not finish. It will be resumed on the next halt."  Thanks Re: VS code extension update broke RTOS viewer @cristiantepus any updates on this? Re: VS code extension update broke RTOS viewer Today I found that MCUXpresso RTOS viewer does not work in release mode, and does not show anything. But https://marketplace.visualstudio.com/items?itemName=mcu-debug.rtos-views works with -Og and in release modes, but cannot work with current mcuxpresso vscode plugin (gets disabled?). Is there a way to bring that back? Re: VS code extension update broke RTOS viewer Hi @arunkumar_g, The RTOS details view we offer is relying on the existence of some symbols inside the ELF file (e.g. "FreeRTOSDebugConfig", "pxCurrentTCB", "uxCurrentNumberOfTasks", and many more). I agree that the "RTOS detection did not finish. It will be resumed on the next halt." does not guide on what went wrong and we'll make sure to make this clearer. Regarding the results you obtained for "debug" vs. "release", I'd say this is the result of compiler/linker optimizations -- required symbols are stripped-out so any consumer will not find these. In this case, not only the RTOS Details view will fail but the low-level GDB Thread Awareness (LinkServer, J-Link, PEmicro) will be unable to show and debug FreeRTOS tasks in Call Stack view. In this case, I can only suggest you make sure you update the code so that you ensure the presence of the required symbols in both, "debug" and "release" build modes. We'll make sure to update the documentation and the information from the tool to make it clear what symbols are required but are missing -- thus making the views unable to show data. You also mentioned that MCU Debug RTOS view is working in this particular case. Could be, but the last time I checked there was no support any kind of versioning support (version is found by inspecting "FreeRTOSDebugConfig"). And keep in mind that the FreeRTOS data structures are really specific to the RTOS version. To enable MCU Debug views you could ask the maintainers how to add the "mcuxpresso-debug" debug adapter (MCUXpresso specific) in the supported list. Given that you're using a project based on an old SDK 2.16, I'd also suggest switching to the latest MCUXpresso SDK based on CMake & Kconfig.   Some useful links: - RTOS Details: RTOS Details — MCUXpresso for VS Code 26.04 documentation - MCUXpresso SDK: MCUXpresso SDK Documentation — MCUXpresso SDK Documentation   Thanks, Adrian

T2080ブートフラッシュ設定に関するお問い合わせ 親愛なる友人たち、 私はT2080 + VxWorksブートローダー + NORブートフラッシュ（tACC=120ns、tOE=35ns）を使用しています。 電源を入れると、断続的にブートローダーまでしか起動せず（vxworksカーネルをロードできない）、起動が停止します。 T2080 CPUのIFC_FTIM1には、97nsのTRAD_NORを使用しています。これはNORフラッシュのtOE（35ns）を完全に満たしていると思います。 1. tACC(120ns)を満たすためにTRAD_NORを変更する必要がありますか？ 2. T2080(ifc_clk=11.5ns)からNORブート(tACC=120ns、tOE=35ns)にアクセスする場合、よく設定されるIFC_FTIM0~3の値と、既知の注意事項を教えていただけますか？ ご回答ありがとうございます。 QorIQ T2デバイス Re: Inquiry regarding T2080 Boot Flash settings tOEおよびtACCのNORフラッシュのタイミングシーケンス図、または対応するNORデータシートをご提供いただけますでしょうか。 可能であれば、これらのパラメータが指定されているページ番号も併せてご提示ください。 よろしくお願いします。 Re: Inquiry regarding T2080 Boot Flash settings ご返信よろしくお願いします。 私はCypress社のS29GL01GTを使用しています。 tACC=120ns（最大）、tOE=35ns（最大）、tCE=120ns（最大）。 Re: Inquiry regarding T2080 Boot Flash settings ジューン・ルーさん、ありがとう。 TACOは11サイクルを使用しており、CSの前のアドレスが安定していることを確認しました。 データシートに記載されている要件は満たしているように見えるが、断続的な起動エラーが依然として発生している。 ChatGPTのようなAOツールに問い合わせると、TRADはtACC+遅延（温度などの影響を受ける）を満たす必要があると示唆されます。これについてどう思いますか？ それと、u-bootなど、T2080で一般的に使用されているブートローダーの設定を教えていただけますか？ （IFC_FTIM0/1の設定とブートフラッシュモデル） よろしくお願いします。 Re: Inquiry regarding T2080 Boot Flash settings IFCモジュールの入力クロックをご確認いただけますでしょうか？ T2080リファレンスマニュアル（図4-3）によると、それはip_clkであり、プラットフォームクロックの1/2です。 プラットフォームクロックの有効範囲はデータシート（表121）に記載されており、構成によって異なります。 IFC_CLKとip_clkが同じかどうか確認していただけますか？ S29GL01GSを使用してT1023RDBプラットフォームを確認しました（ただし、これはNO-ADMです）。S29GL01GTと非常によく似ており、そのタイミング構成を初期参照として使用できます。 このプラットフォームでは、プラットフォームクロックは400MHzに設定されています。 https://github.com/nxp-qoriq/u-boot/blob/LSDK-1703/include/configs/T102xRDB.h#L328 追加の遅延（例えば、温度の影響を受ける遅延）については、QorIQ T2080のデータシートの図20および図21を参照してください。これらの図には、最大出力遅延が2.5 ns、最小出力ホールド時間が-2 nsであることが示されています。 tACOとtRAdが設定されている場合、実際のCE_BとOE_Bのタイミングは、プログラムされた値よりも少なくとも0.5ナノ秒長くなります。温度やレイアウトによる変動を考慮しても、3 × 11.5 ns = 34.5 ns は、要求される 23 ns と比較しても十分な余裕がある。 T2080リファレンスマニュアルのセクション13.4.2も参照してください。（フラッシュインターフェースタイミングのプログラミングモデル）は、IFCモジュールの入力クロックサイクルを1つ追加することで、マージンをさらに拡大することを可能にします。 いずれにしても、タイミングが要件を満たしていることを確認するために、オシロスコープを使用して波形を検証することをお勧めします。 波形とIFCレジスタの設定をさらに詳しく確認することもできます。 Re: Inquiry regarding T2080 Boot Flash settings ジューン・ルーさん、ありがとう。 私は以下のように時計を使用しています。 プラットフォームクロック：533.33MHz - ip_clk : 266.66MHz (IFCモジュール入力クロック) - IFC_CLK：88.88MHz（IFC外部クロック） ご提供いただいた参照データ（T102xRDB.h）を見ると、TRADは0x1Aに設定されています。プラットフォームクロックは400MHz、ip_clkは200MHzなので、TRAD = 5ns * 26(0x1A) = 130nsと推定されます。 つまり、TRADはFlashのtOE(35ns)ではなくtACC(120ns)を満たすように設計されているようだ。 Re: Inquiry regarding T2080 Boot Flash settings 親愛なるジュン・ルー様、 データシートを再度確認しましたが、同じ内容でした。 Re: Inquiry regarding T2080 Boot Flash settings TACCとTOEの定義を確認してください。 手持ちのS29GL01GTのデータシートを確認しました。それによると、TACCはアドレスから出力までの遅延、tCEはチップイネーブルから出力までの遅延、tOEは出力イネーブルから出力までの遅延である。これらの定義は、データシートに記載されているものと同じですか？ 図17は、下に示した図と同じものですか？ Re: Inquiry regarding T2080 Boot Flash settings T2080 RM 式 TRAD_NORは、TOEmaxに2×ボード遅延とセットアップ時間を加えた値を明示的に使用します。これはtOEに関連しています。tACC/tCEは、 TRAD_NOR単独ではなく、 tACO + tRADという複合パスと比較してチェックする必要があります。 T102xRDB.hのパラメータは、ボードにアクセスするための十分な余裕を残しています。すべての設定を試して問題が解決するかどうかを確認し、解決できた場合は、リファレンスマニュアルとデータシートに従ってパラメータを調整してください。 さらにご質問がある場合は、波形とすべてのIFCレジスタ設定を共有してください。 Re: Inquiry regarding T2080 Boot Flash settings 親愛なるジュン・ルー様、 u-bootコードでTRADを130ns（tACCより大きい値）に設定する理由がまだ気になっていますが、あなたの回答はとても参考になりました。 ご協力ありがとうございます。 Re: Inquiry regarding T2080 Boot Flash settings 十分なマージンを確保するため、TRADを130 nsに設定することをお勧めします。ただし、97ナノ秒などのより小さな値を試してみることもできます。この値でも問題なく動作するはずです。 結果が出ましたら、随時お知らせください。 ありがとうございます。

imx8qm jailhouse Hi all, Is there any document showing all the steps to have a demo running on imx8qm mek board with jailhouse? I was going over this: L5.4.70_2.3.3_LINUX_DOCS but all I could find is a reference to device trees: Hypervisor Jailhouse Enables the Jailhouse Hypervisor device trees. • imx8qxp-mek-root.dtb: DTB for root-cell I do not know what to do with this info. That is why I need a step by step instruction list. Br, Mircea Re: imx8qm jailhouse @Jerry137207  Hi, Are you running jailhouse on top of hw ? Re: imx8qm jailhouse Hi @Rita_Wang  I am using MCIMX8QM soc I need to run android and freertos on top of hypervisor. Which hypervisor i can use ? Re: imx8qm jailhouse Waste of time. Nothing works out of the box on nxp imx8qm, at least not with the software provided by nxp. Android does not run in jailhouse, on imx95 they have a small android demo running in xen. freertos can run on the second core m3 core, you can flash the emmc with android and have it like that running. no hypervisor needed. Re: imx8qm jailhouse hi @Ahelion i am planning to use MCIMX8QM-CPU soc  i need to bringup freertos and Android on top on this do we need hypervisor here, and also Jailhouse is already present in the latest version of android ? Re: imx8qm jailhouse Hi, Ahelion: I'm interested in runing multiple OS based on jailhouse, but related information is lack. I've sucessfully run jailhouse test demo in Imx8qm mek board. If you would like share info each other, plz email me: [email protected]. Re: imx8qm jailhouse I can tell you right now, it is not supported. I could not get jailhouse or xen to work on imx8qm. Whatever documentation i find is referencing linux4.9, which can not be build anymore. Re: imx8qm jailhouse Hi, Yes, the xen is supported on the i.MX8QM. You can refer to the attach document. Wish you have a nice day Best Regards Rita Re: imx8qm jailhouse any ideea?  Found out that the latest linux kernel does support the lates XEN How can I get Linux and Android running at the same time? Re: imx8qm jailhouse OK, I will help confirm. Re: imx8qm jailhouse L5.4.70_2.3.3, i was following this quide, so all bsp-s mentioned here I am using. Re: imx8qm jailhouse Which version BSP are you want to use? Re: imx8qm jailhouse @Rita_Wang Xen willl support on latest kernal 6x? Re: imx8qm jailhouse @Rita_Wang i have one more we are buying MCIMX8QM soc  i need to run android and freertos as guest which hypervisor support on this latest kernel? jailhouse supports on latest kernel for my requirement  Re: imx8qm jailhouse Hi @Shivu_Guru_24 , Sorry for late reply. For the XEN the on latest kernal 6x do not support it. If customer want to use, they can do porting themself. In our BSP 4.14.98 support it. Customer and refer it: Embedded Linux for i.MX Applications Processors | NXP Semiconductors   Hope this can do help for you Wish you have a nice day Best Regards Rita Re: imx8qm jailhouse Hi @Shivu_Guru_24 , Jailhouse is a Type 1 hypervisor for i.MX 8. Xen is not support in the latest version BSP. Wish you have a nice day Best Regards Rita

RDK01DB1563 硬件或 FT232H 模块固件 你好 我可能在批量编程时损坏了编程器，目前无法连接芯片。我需要以下文件：RDK01DB1563 硬件文件或 FT232H 模块固件，以便排除故障。 BR Re: RDK01DB1563 HARDWARE OR FT232H module firmware 你好 有关硬件原理图和电路图，请参阅用户手册 UM11235 - TEA2016DB1514 USB 至 I²C 硬件接口。 本文件包含完整的电路图（见第 3 章）。 关于 FT232H 模块固件，由于该模块使用标准 FTDI 驱动程序软件包，因此不需要或提供任何自定义固件。有关安装 FT232H 驱动程序的详细信息，请参阅 UM11521 - RDK01DB1563 入门，第 4.1 章 安装软件，其中说明了如何自动安装或在需要时手动安装 FT232H 驱动程序。 BRs, Tomas

S32G：为什么 QSPI_IP_HyperflashProgram 每 2 字节发送一次写入命令？ 专家们好 CTM: 法雷奥 平台：S32G3 模块：RTD 5.0.0QLP04 Fls 驱动程序 客户报告说，他们遇到的或非闪存写入吞吐量明显低于预期。 客户可能想知道为什么 QSPI_IP_HyperflashPro gram 函数 2 字节以 2 字节传输数据。看来这就是瓶颈所在。 是否有专家能就这一问题提供帮助？ 感谢你的支持 狮子座 RTD Re: S32G: why the Qspi_Ip_HyperflashProgram sends write command for every 2 bytes? 你好@Nhi_Nguyen 谢谢您的帮助。但是在我们的驱动程序中一次写入 2 字节对客户来说太慢了吗？怎样才能提高性能？ BR、 狮子座 Re: S32G: why the Qspi_Ip_HyperflashProgram sends write command for every 2 bytes? 你好@LeoLiAP、 这是因为 Hyperbus 支持以下两种类型的数据发送： 驱动程序支持将单个字写入内部缓冲（您的代码是每个地址数据的单个字），然后调用命令将缓冲区发送到 Fls（写入缓冲区）。 顺祝商祺！ Nhi Re: S32G: why the Qspi_Ip_HyperflashProgram sends write command for every 2 bytes? 你好@LeoLiAP、 写入 2 字节遵循 Hyperbus 协议，所以我知道我们无法改变这一点。但 SW 团队将改进代码以节省时间，相关票据为ARTDCMEM-1247。 顺祝商祺！ Nhi

S32G274A マルチコアシナリオの場合、fip.bin の最初の 0x9100 バイトは無視できますか? BSP42 用の ATF イメージを作成すると、次のような情報が得られます。 ブートコア: A53_0 IVTの場所: QSPI ロードアドレス: 0x342f8f00 エントリポイント: 0x34302000   エントリポイント - ロードアドレス = 0x9100 fip.bin のオフセット 0x9100 にあるのは BL2 です。SO、「エントリーポイント」とはBL2のことを指しているのでしょうか？   マルチコア シナリオの場合、MCU はブートローダを実行して A53 の BL2 をロードします。 BL2 がエントリ ポイントである場合、ブートローダは fip.bin(BL2) のオフセット 0x9100 から RAM スペースの 0x34302000 にコピーするだけですか(最初の 0x9100 バイトは無視します)? ゴールドVIP Re: For S32G274A multi-core scenario, can the first 0x9100 bytes of fip.bin be neglected? こんにちは、 @wansp ご投稿ありがとうございます ブートローダはデータを QSPI からロード アドレス (SRAM) に移動するため、無視されることはありません。 BR チェイン

Creating SREC file for HAB bootable image generation I'm generating command line tools for flashing the application image to the NOR flash of the MIMXRT1170 (EVKB board). I know that the nxpimage tool helps create SREC format files from axf/elf files like this:  nxpimage utils binary-image convert -i "%AXF_FILE%" -f s19 -o "%SREC_FILE%"   But the SREC file generated is different from the SREC file that is created when using the MCUXpresso Secure Provisioning Tool in terms of the contents and addressing. When I use the MCUXpresso Secure Provisioning Tool to load an elf/axf file to create a bootable image, it adds the srec file and parsed dcd file in the source folder of the MCUXpresso Secure Provisioning Tool's workspace.  I would like to know how those srec and parsed dcd file is generated by the MCUXpresso Secure Provisioning Tool. Also checking if there is a way to extract the parsed DCD file from SREC/elf/axf file separately with any CLI tools?   I know that the MCUXpresso Secure Provisioning Tool can be invoked from CLI to automate the whole process, but we are trying to create a script that can flash the MCU with just the nxpimage and blhost tools.     Re: Creating SREC file for HAB bootable image generation Hi @tj787 , What can be seen here is the following command creates this output into specified “parsed-directory”: nxpimage.exe hab parse -f mimxrt1176 -o parsed-directory -b my-application-with-dcd.bin Hope that helps, Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

Flexera 许可加密狗 你好 我们使用 Flexera 许可证密钥使用 CodeWarrior 5.2 和 11.1 已经有一段时间了。本来一切正常，但突然之间，CodeWarrior Suites 似乎再也无法识别加密狗了。 lmtools 可以正确显示 FLEXid： 我的 license.dat 文件位于以下路径： C:\Program Files (x86)\Freescale\CWS12v5.2 C:\Freescale\CW MCU v11.1\MCU 在 CodeWarrior 5.2 中，我遇到了以下错误： 而在 11.1 版中，我得到的是 我使用的电脑运行的是 Windows 11。我们有一些使用 Windows 10 操作系统的旧笔记本电脑，在使用时没有任何问题。 如有任何帮助，我们将不胜感激！ 谢谢！ 扎克

CAN UDSアップデートのためのS32K144統合ブートローダ構成 こんにちは、 私は、S32 Design Studio を使用して、S32K144 EVB 上の NXP Unified Bootloader ソース コードを操作しています。私の目的は、MCU にブートローダを統合し、UDS を使用して CAN 経由でアプリケーション ファームウェアを更新することです。ブートローダーをフラッシュする前に、ソース ファイルまたは構成を変更する必要があるかどうかを確認したいと思います。たとえば、CAN ID やボーレートなどの CAN パラメータを設定したり、S32K144 EVB の HAL/ドライバー移植ファイルを変更したりしますか?または、ブートローダーを何も変更せずにそのまま EVB にフラッシュして評価することはできますか? ブートローダをプログラミングした後、それが正しく実行されていることを確認し、CAN 経由でアプリケーションのフラッシュをテストしたいと思います。ブートローダ モードを強制する方法、ブートローダの実行を確認する方法 (UART ログ、CAN 応答、デバッガなど経由)、ブートローダがアプリケーションにジャンプする方法など、推奨される検証手順について説明していただけますか? さらに、正しいアプリケーション フラッシュ開始アドレス、リンカー設定、ベクター テーブルの場所、必要なスタートアップ コードの変更など、ブートローダーで動作するようにアプリケーション プロジェクトを構築する方法に関するガイダンスも必要です。最後に、S32K144 を使用した UDS フラッシュに使用される一般的な PC 側ツールと、CAN 経由で統合ブートローダをテストするための推奨 CAN インターフェース ハードウェアについて知りたいと思います。 Re: S32K144 Unified Bootloader Configuration for CAN UDS Update こんにちは@padmaja 、 残念ながら、コミュニティで共有されている統合ブートローダーは非公式のデモ版のみ提供されています。 現状のまま 保証もサポートもありません。現在、このデモをサポートするリソースがありません。ドキュメントを通じてご質問にお答えするよう努めますが、フォローアップが表示された場合は、代わりにサポート ページにお問い合わせください。 アプリケーションを MCU にフラッシュし、ECU-BUS 機能のテストを開始できます。CAN ID、ボーレートなどを変更する必要はありません。両方を参照できます 統合ブートローダ – ユーザーガイドとUDS ブートローダ実装ガイド。 Open Bus Toolを使用する前に、CANブートローダをMCUにダウンロードする必要があります。これは、S32DSを使ってプロジェクトをコンパイルすることで実行できます。また、コミュニティ投稿「 HOWTO: S32 Design Studioを使用してマイクロコントローラに個別のelf/srec/hexファイルをダウンロードする」に記載されているように、elf/binaryファイルをアップロードすることもできます。 Open Bus Toolを使用すると、CANバス経由でアプリケーションをダウンロードできます。PEAK CANバスインターフェースをサポートしています。APPプロジェクトは統合ブートローダパッケージに含まれています。 ツールで読み込む必要があるJSONファイルも存在します。このJSONファイルには、フラッシュドライバ（flash_api.bin）とAPPファームウェア（APPファームウェアのフォーマットはS19/hex/binary）に関する情報が含まれています。 よろしくお願いします、 ジュリアン

如何安装"S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 您好， 我从 GreenVIP 安装了"S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite" ，但在下面的截图中找不到它。 如果我再次安装，就会出现错误提示。 请帮帮我。 谢谢！ Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 你好，Lvyang508 感谢您的回复。 您是否安装了 SW32ZE_RTD_R21-11_2.0.1_D2505_？ 在 S32DS IDE 中使用 DesignStudio_updatesite.zip？ BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" S32DS IDE：S32DS for Platform 3.6.5 我下载了相应的软件包并根据 UG_S32ZE_GreenVIP.pdf 进行了安装 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 你好，Lvyang508 请检查您的 RTD 版本，RTD 和 RTOS 软件包之间似乎存在冲突。 另外，您使用的是什么版本的 S32DS 集成开发环境？ BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 嗨，乔伊、 我已经安装了 SW32ZE_RTD_R21-11_2.0.1_D2505_。 S32DS 集成开发环境中的 DesignStudio_updatesite.zip 文件。 谢谢您！ Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 你好，Lvyang508 感谢您的回复。 这个问题可能是由版本冲突引起的。请尝试使用 S32DS IDE 3.6.1 参考 UG_S32ZE_GreenVIP.pdf。 BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 嗨，乔伊、    感谢您的回复。 我已经安装了 S32IDE 3.6.1、但问题依然存在。 BR、

弗劳恩霍夫 IIS 将主办 2014 年飞思卡尔®杯欧洲、中东和非洲地区面向有志工程师的决赛 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 位于德国埃尔兰根的弗劳恩霍夫集成电路研究所（与汤姆逊合作）发明了我们目前在智能手机和媒体播放器中广泛使用的 MP3 文件。他们拥有超过 20,000 名研究人员，是德国乃至全球研发界的一支力量。 该学院将于2014年4月29日至30日举办飞思卡尔杯2014年欧洲、中东和非洲地区决赛。 对于参加活动的学生团队来说，这是一个绝佳的机会，可以一睹工程研发的最佳成果，并与塑造未来世界的弗劳恩霍夫研究所的优秀工程师进行交流。 请参阅新闻稿20130715_Freescale_2014 - 弗劳恩霍夫集成电路研究所 IIS 飞思卡尔杯内容

S32K314 HSE_FW_0.2.55.0 HSE_FW_0.2.55.0 リリース ノートでは、0.2.55.0 バージョンで次の問題が修正されました: SHE KEY をキー カタログ内の正しいグループに揃える。 私はSHEキーを使用しているので、この問題の影響が何であるかを知りたいです。また、ECUのhseを0.2.40.0から0.2.55.0にアップデートしたい場合、この問題はSHEキーの使用に影響しますか?[ECUにHSE(0.2.40.0)がインストールされ、init catelogがあり、SHEキーが書き込まれ、HSEサービス業者によってのみHSEバージョンが更新されます]。 S32K3 Re: S32K314 HSE_FW_0.2.55.0 こんにちは、ジアユさん SHE キー グループのキー サイズ数が 1 を超える場合、HSE FW 0.2.55.0 フル メモリ更新後に RAM キー カタログ フォーマット サービスが失敗しました。HIS-SHE 仕様には RAM キーが 1 つしかないため、K1 CSEc にも RAM キーが 1 つあります。 クリスマス休暇期間中は、サポートの応答時間は通常より長くなる場合がありますのでご了承ください。場合によっては、ご要望への対応が新年以降になることもあります。ご理解のほどよろしくお願いいたします。 よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 ---------------------------------------------------------------------------------

S32K348 ECC 设置 你好 我有三个问题需要帮助回答，谢谢大家 1. 能否提供 ecc 样品 2. 如何验证功能？ Re: S32K348 ECC set 你好 ECC 测试是 SAF/SPD 代码包，软件包的 emCEM 驱动程序的一部分。 您会发现这些例子都有复杂的验证检查。 https://www.nxp.com/design/design-center/software/functional-safety-software/s32-safety-software-framework-saf-and-safety-peripheral-drivers-spd:SAF 如果您更喜欢自己的代码/硬编码测试，请参阅参考手册： 先修课程 RTD 时钟启动时，ME 启用 EIM 和 ERM 的时钟。如果 EIM 调节器没有响应，几乎总是时钟门控问题--首先启用分区/COFB 时钟。 启动代码会在读取之前初始化 SRAM 的 ECC（直写一次），否则第一次读取可能会触发信号多位错误。(Zephyr& SEGGER 笔记强调这是一个常见的陷阱）。 确定与要访问的存储器主控器/区域相对应的 ERM 通道（例如，CM7_0 读取 SRAM）。通道映射位于 RM 中；公开教程总结了这一概念。 高级流程： 启用 EIM 的时钟& ERM 配置 ERM：启用相关通道的 "单位纠正 "中断和 "多位错误 "中断 设置 EIM：选择 SRAM 通道，为注入设置一个数据/检查位（单比特） 读取该内存区域的任何地址 → ERM 应报告可更正的错误 清零，然后在 EIM 中设置两个位（双位） 再读一遍 → 预计是不可纠正的 → 你的处理程序应该捕获/控制故障 可选择擦除（重写）受影响的位置，以清除已纠正的综合症 顺祝商祺！ Peter

Scarthgap 6.6.52 上的 iMX6ULL 以太网 我已经迁移到使用 6.6.52 内核的 Yocto 版本，我正在努力让以太网正常运行。在迁移时，我注意到 TX_CLK 线路是一个恒定值，而不是正弦时钟。我曾尝试从元第三方层构建多个板，但是我一直看不到时钟信号。 如果我的配置需要更改，请告知： pinctrl_enet1：enet2grp { fsl、引脚 =< MX6UL_PAD_GPIO1_IO07__ENET1_MDC 0x1b0b1 MX6UL_PAD_GPIO1_IO06__ENET1_MDIO 0x1b0b1 MX6UL_PAD_ENET1_RX_EN__ENET1_RX_EN0x1b0b0 MX6UL_PAD_ENET1_RX_ER__ENET1_RX_ER 0x1b0b0 MX6UL_PAD_ENET1_RX_DATA0__ENET1_RDATA000x1b0b0 MX6UL_PAD_ENET1_RX_DATA1__ENET1_RDATA01 0x1b0b0 MX6UL_PAD_ENET1_TX_EN__ENET1_TX_EN 0x1b0b0 MX6UL_PAD_ENET1_TX_DATA0__ENET1_TDATA000x1b0b0 MX6UL_PAD_ENET1_TX_DATA1__ENET1_TDATA01 0x1b0b0 MX6UL_PAD_ENET1_TX_CLK__ENET1_REF_CLK1 0x4001b031 > ； }; &fec1 { pinctrl-names ="default"; pinctrl-0 =<& pinctrl_enet1>; phy-mode ="rmii"; phy-handle =<& ethphy2>; status ="okay" ； mdio { #address-cells =<1>; #size-cells =<0> ； ethphy2: ethernet-phy @2 {cl ocks = < & clks IMX6UL_CLK_ENET2_REF >; 时钟名称 = " rmii-ref "; reg = <1>;};}；相同配置在 5.5.15 版上运行，没有这些行：时钟 = < & clks imx6UL_CLK_ENET2_REF >; clock-names = " rmii-ref "; 此外，在查看更改时，我注意到 Yocto 版本之间的 imx6ul.dtsi 文件发生了以下变化：fec2：以太网 @20b4000 {兼容 = " fsl，imx6ul-fec ", " fsl, imx6q-fec "; reg = <0x020b4000 0x4000>；中断 名称 = " int0 "，" pps "；中断 = ，< GIC_SPI 121 IRQ_TYPE_LEVEL_HIG H > ; 时钟 = < & clks IMX6UL_CLK_ENET >, < & clks imx6UL_CLK_ENET_AHB >, < & clks imx6UL_CLK_CLK_ENET_PTP >, < & >, < & 点击 IMX6UL_CLK_ENET2_REF_125M >; 时 钟名称 = " ipg ", " ahb ", " ptp ", " enet_clk_ref ", " enet_out "; fsl, num-tx-queues = <1>; fsl，num-rx-queues = <1>； fsl，停止模式 = < & gpr 0x10 4 >；fsl，magic-packet； fsl，wakeup_irq = <0>；状态 = " 禁用 ";}；变成： fec2：以太网@ 20b4000 { 兼容 = " fsl，imx6ul-fec "，" fsl，imx6q-fec "；reg = <0x020b4000 0x4000>；中断名称 = " int0 "，" pps "；中断 = < GIC_SPI 120 IRQ_TYPE_LEVEL_HIGH >, ; 时钟 = < & clks imx6UL_CLK_ENET >, < & clks imx6UL_CLK_CLK_ > < &ENET_PTP >, 86> & clks IMX6UL_CLK_ENET2_REF_SEL >; 时 钟名称 = " ipg ", " ahb ", " ptp ", " enet_clk_ref "; fsl, num-tx-queues = <1> <1> fsl，num-rx-queues = ; fsl，停止模式 = < & gpr 0x10 4 >；fsl，magic-packet； fsl，wakeup_irq = <0>； 状态 = " 已禁用 ";}；感谢您的提前帮助。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 以太网行为， 根 @imx6ul：~# ifconfig eth0：flags=4099 < UP、BROADCAST、MULTU 1500 inet6 fe80:: 230:64 ff: fe3f: f7ff prefixlen 64 scopeid 0x20 eth er 00:30:64:3 f: f7: ff txqueuelen 1000（以太网）RX 数据包 0 字节 (0.0 B) RX 错误 0 已丢弃 0 溢出 0 帧 0 TX 数据包 12 字节 1558 (1.5 KiB) TX 错误 0 丢弃 0 超限 0 载波 0 载波 0 碰撞 0 > lo：flags=73 mtu 65536 inet 127.0.0.1 网络掩码 255.0.0.0 inet6:: 1 prefixlen 128 scopeid 0x10 loop txqueuelen 1000（本地 环回） RX 数据包 93320 字节 7092320 (6.7 MiB) RX 错误 0 丢弃 0 帧 0 个 TX 数据包 93320 字节 70320 字节 7092320 (6.7 MiB) RX 错误 0 丢弃 0 帧 0 个 TX 数据包 93320 字节 92320 (6.7 MiB) TX 错误 0 掉落 0 超支 0 载波 0 次碰撞 0 root @imx6ul：~# ethtool eth0 eth0 的设置： 支持的端口：[TP MII] 支持的链接模式：10BaseT/Half 10BaseT/Full 100BaseT/Half 1000BaseT/全 1000BaseT/全部 1000BaseX/完全支持暂停帧使用：对称 支持自动协商：未报告广告链接模式：10BaseT/Half 10BaseT/Full 100BaseT/Half 100BaseT/Full 100BaseT/Full 100BaseT/Full 100BaseT/Full 100BaseT/Full 100BaseT/Full 100BaseT/Full 100BaseT/Full 全部 1000BaseX/Full 广告暂停帧使用情况：对称 广告自动协商：是 广告的 FEC 模式：未报告速度：未知！ 双工：未知！ (255) 自动协商：开启 主从 cfg：首选从机 主从状态：从机 端口：双绞线 PHYAD：0 收发器：外部 MDI-X：开启（强制） 支持唤醒：g Wake-on：检测到了 d Link：否 在所有情况下，以太网电缆和硬件均使用先前的电路板支持包版本进行了正确测试。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 你好 nxp， 我们在将 imx6ul 电路板支持包 从 gatesgarth（5.10）升级到 scarthgap（6.6.52）时遇到了同样的问题。使用的 dts 和 dtsi 已附上，对旧的 电路板支持包（5.10）的 pinctrl 和 reg 属性的微小改动也同样适用。 启动后主板能够分配 ipv6 但是 dmesg 会出现以下紧急情况（忽略除 fec 以外的任何其他消息） [27.822747] Micrel KSZ8081 或 KSZ8091 2188000.ethernet-1:00：attached PHY driver (mii_bus:phy_addr=2188000.ethernet-1:00, irq=POLL) [ 28.170432] flexcan 2094000.can can1: bit-timing not yet defined [ 29.624259] flexcan 2090000.can can0: bit-timing 尚未定义 [ 29.929672] FEC 2188000.Ethernet eth0: Link is Up - Unknown/Unknown - flow control off [ 30.969118] FEC 2188000.ethernet eth0: Link is Down [ 34.840743] weston[580]: memfd_create() 被调用，但未设置 MFD_EXEC 或 MFD_NOEXEC_SEAL [ 37.241251] fec 2188000.ethernet eth0: Link is Up - Unknown/Unknown - flow control off [ 38.249410] FEC 2188000.ethernet eth0: Link is Down [ 39.290339] Micrel KSZ8081 or KSZ8091 2188000.ethernet-1:00：主/从解析失败 [ 39.290406] ------------[ cut here ]------------ [ 39.290429] WARNING: CPU：0 PID: 126 at /drivers/net/phy/phy.c:1259 phy_state_machine+0xb0/0x2e8 [ 39.290546] phy_check_link_status+0x0/0xc0: returned: -67 [ 39.290614] 链接到的模块： caam_jr caamkeyblob_desc caamhash_desc caamalg_desc crypto_engine authenc libdes caam secvio error 8021q [ 39.290858] CPU：0 PID: 126 Comm: kworker/0:5 Not tainted 6.6.52-lts-next-gcec723603de8-dirty#1 [39.290911] 硬件名称：飞思卡尔 i.MX6 Ultralite（设备树）[39.290943] 工作队列：events_power_efficience phy_stack_machine [39.291050] unwind_backtrace 来自 show_stack+0x14 [39.291144] 来自 dump_stack_lvl+0x40/0xx14 [39.291144] show_stack 4c [39.291252] 来自 __warn+0x94/0xc0 [ 39.291357] __ 的 dump_stack_lvl 来自 warn_slowpath_fmt+0x130/0x1bc [39.291443] warn_slowpath_fmt 来自 phy_state_machine+0xstate_machine +0x140/0x290x290 8 [39.291634] process_one_w orkfrom worker_ thread+0x27c/0x4ac [39.291712] worker_thread 来自 kthread+0x110/0x12c [39.291819] kthread 来自 ret_from_fork+0x14/0x28 [39.291915] 异常堆栈 (0xa0d05fb0 到 0xa0d05ff8) [39.291966] 5fa0：00000 0000 00000000 00000000 00000000 [39.292021] 5fc0：00000000 00000000 00000000 00000000 00000000 00000000 [39.292069] 5fe0：00000000 00000000 00000000 [39.292099]---[结束跟踪 00000000000000]---注意：imx6ul.dtsi 未作任何更改并用作比如来自 evk。 对此有任何见解将不胜感激。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 我在配备 i.MX6 双处理器的 Digi CC6[N] SBC 上从 Thud / DEY-2.6 / 4.9.212 迁移到 Scarthgap / DEY-5.0 / 6.6.52 时遇到了完全相同的问题。 我已验证了所有其他嵌入式系统功能（GPIO、USB、串行等），但 FEC 以太网没有出现。和你一样，我怀疑其中的设备树和/或时钟树出了点问题。这个帖子似乎还表明，可能还有一个与 RGMII（？）时钟有关的驱动程序问题。但是，我已经测试了 “fec_probe” 和 “fec_enet_init”，两者都没有被调用，所以主要的假设是设备树，因为看来至少会在匹配的 DTB 条目上调用 “fec_probe”。 我进行的一项实验是将 Thud / DEY-2.6 / 4.9.212 的 DTB 与 Scarthgap / DEY-5.0 / 6.6.52 内核结合使用，但这项实验毫无结果。结果系统只运行到 "启动内核...... "就挂起了。 我的下一个实验是运行find /sys/kernel/debug/clk/ -type f -print -exec cat {}\;` 在 4.9.212 和 6.6.52 系统上比较时钟树。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 @Manuel_Salas 我使用了调整后的 IMX6ULL 和 IMX6UL dtsi 文件，以便与之前的 dtsi 基本文件保持一致。两台设备的以太网连接都无法正常工作。反转 fdt 文件后，我们的以太网节点基本相同，但功能没有改变。设备确实会接收 fec，但是它无法获取 IP 地址。此外，当使用ethtool时，两个设备看起来相同。 以下是两个以太网节点（我删除了两个片段中的 mac 地址） 工作以太网（6.1.15内核） ： 以太网@20b4000{ 本地计算机地址 = []; 兼容 = "fsl、imx6ul-fec", "fsl,imx6q-fec"; 注册 =<0x20b4000 0x4000>; 中断名 = "中断名", "pps"; 中断 =<0x00 0x78 0x04 0x00 0x79 0x04>; 时钟 =<0x01 0x90 0x01 0x91 0x01 0x30 0x01 0x2e 0x01 0x2e>; 时钟名 = "ipg", "ahb", "ptp", "ENET_CLK_REF", "enet_输出"; fsl，num-tx-queues =<0x01>; fsl，num-rx-queues =<0x01>; fsl,停止模式 =<0x0b 0x10 0x04>; fsl、magic-packet； fsl,唤醒 IRQ =<0x00>; 状态 = "好的"; pinctrl-names = "默认"; pinctrl-0 =<0x0d>; 网络模式 = "rmii"; phy-handle =<0x0e>; phy-reset-gpios =; phy-reset-duration =; mdio{ #address-cells =<0x01>; #size-cells =<0x00>; 以太网-phy@1{ 兼容 = "ethernet-phy-ieee802.3-c22"; 注册 =<0x00>; phandle =<0x0e>; }; }; }; 以太网无法在 yocto 内核 6.6.52 上运行（使用了之前内核中的 dtsi 定义，该内核可在 6.1.15 上运行）： 以太网@20b4000{ 本地计算机地址 = [2A A8 1C A9 84 C7] ; [2A A8 1C A9 84 C7] ; [2A A8 1C A9 84 C7]; 兼容 = "fsl、imx6ul-fec", "fsl,imx6q-fec"; 注册 =<0x20b4000 0x4000>; 中断名 = "中断名", "pps"; 中断 =<0x00 0x78 0x04 0x00 0x79 0x04>; 时钟 =<0x01 0x90 0x01 0x91 0x01 0x30 0x01 0x2e 0x01 0x2e>; 时钟名 = "ipg", "ahb", "ptp", "ENET_CLK_REF", "enet_输出"; fsl，num-tx-queues =<0x01>; fsl，num-rx-queues =<0x01>; fsl,停止模式 =<0x0c 0x10 0x04>; fsl、magic-packet； fsl,唤醒 IRQ =<0x00>; 状态 = "好的"; pinctrl-names = "默认"; pinctrl-0 =<0x0d>; 网络模式 = "rmii"; phy-handle =<0x0e>; phy-reset-gpios =; phy-reset-duration =; mdio{ #address-cells =<0x01>; #size-cells =<0x00>; 以太网-phy@1{ 兼容 = "ethernet-phy-ieee802.3-c22"; 注册 =<0x00>; phandle =<0x0e>; }; }; }; Re: iMX6ULL Ethernet on Scarthgap 6.6.52 @Manuel_Salas 我很抱歉，这是从 6.1.55 迁移过来的。(mickledore) to 6.6.52 (scarthgap) 好的，我明白了，那么更新后的 fec 配置应该是这样的： &fec1 { pinctrl-names ="default"; pinctrl-0 =<& pinctrl_enet1>; phy-mode ="rmii"; phy-handle =<& ethphy2>; status ="okay" ； mdio { #address-cells =<1>; #size-cells =<0> ； ethphy2: ethernet-phy@2 { clocks =<& clks IMX6UL_CLK_ENET2_REF_125M>; clock-names ="rmii-ref"; reg =<1>; }; }; }; 我曾尝试在 dtsi 文件中使用较早的 imx6ul 和 6ull 配置文件，但也没有成功。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 你好@Rashaad 希望你一切都好。 我对你正在使用或不使用的版本有点困惑，但我能看出主要区别在于使用了设备树 5.15.y： <&clks IMX6UL_CLK_ENET2_REF_125M>; 在较新的版本中，如您在设备树 6.6. y 上看到的那样使用： <&clks IMX6UL_CLK_ENET2_REF_SEL>; 你可以尝试将旧配置添加到新的设备树版本中。 顺祝商祺！ 萨拉斯 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 此外，版本为 6.5.15 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 我很抱歉，针脚配置是正确的： pinctrl_enet2: enet2grp{ fsl,pins =< MX6UL_PAD_GPIO1_IO07__ENET2_MDC 0x1b0b0 MX6UL_PAD_GPIO1_IO06__ENET2_MDIO 0x1b0b0 MX6UL_PAD_ENET2_RX_EN__ENET2_RX_EN 0x1b0b0 MX6UL_PAD_ENET2_RX_ER__ENET2_RX_ER 0x1b0b0 MX6UL_PAD_ENET2_RX_DATA0__ENET2_RDATA00 0x1b0b0 MX6UL_PAD_ENET2_RX_DATA1__ENET2_RDATA01 0x1b0b0 MX6UL_PAD_ENET2_TX_EN__ENET2_TX_EN 0x1b0b0 MX6UL_PAD_ENET2_TX_DATA0__ENET2_TDATA00 0x1b0b0 MX6UL_PAD_ENET2_TX_DATA1__ENET2_TDATA01 0x1b0b0 MX6UL_PAD_ENET2_TX_CLK__ENET2_REF_CLK2 0x4001b031 >; };   &fec2{ pinctrl-names = "默认"; pinctrl-0 =<&pinctrl_enet2>; 网络模式 = "rmii"; phy-handle =<&ethphy1>; //phy-reset-gpios = < & gpio5 8 GPIO_ACTIVE_LOW >; //phy-reset-duration = <200>; 状态 = "好的"; mdio{ #address-cells =<1>; #size-cells =<0>; ethphy1: 以太网-phy@1{ 兼容 = "ethernet-phy-ieee802.3-c22"; 时钟 =<&clks imx6ul_clk_enet2_ref>; 时钟名 = "rmii-ref"; reg =<0>; }; }; }; Re: iMX6ULL Ethernet on Scarthgap 6.6.52 您好， 我也遇到了同样的问题。你找到解决办法了吗？ 此致敬礼， Re: iMX6ULL Ethernet on Scarthgap 6.6.52 您好， 我也遇到了同样的问题。你找到解决办法了吗？ 此致敬礼 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 Hi tojo, 我们也遇到了同样的问题，但设法解决了。恩智浦建议我们首先检查时钟正弦波（没问题），还要验证i.MX6UL参考手册中的IOMUXC_GPR_GPR1寄存器，以确保其设置符合预期值。 在我们的案例中，问题与时钟无关，但排除它很有帮助。真正的问题是，在最新的电路板支持包中，PHY的RESET时间变得更加严格。我建议在板上启动后手动 PHY RESET 然后看看。 请注意，我们的板是使用基于 GPIO 的 PHY RESET 的自定义板，而 EVK 使用基于 SPI 控制器的 PHY RESET。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 嗨，Shanga，感谢您的回复。我会调查的。

S32K3 FPU INF 和 NaN 异常 你好、 我正在尝试为 S32K314 芯片上的 FPU 设置例外情况，但我无法弄清楚如何捕捉某些情况。 1) 我试图捕捉溢出和导致 INF 的操作。但是，当 INF 是输入之一时，它会将输出设置为 INF，但不会设置任何标志。如何使用异常捕获以 INF 为输入之一的操作？ 2) 我正试图使用异常捕获所有 NaNs（静噪和信号）。显然，我可以捕捉 SNaN，但如何使用异常捕捉 QNaN 呢？或者，我怎样才能让所有 NaNs 都是 SNaNs，或者让我捕捉到所有 NaNs。 谢谢、 约翰 Re: S32K3 FPU Exceptions for INF and NaN 1) INF 作为输入不会引起 IOC 或溢出，因为根据 IEEE-754 标准，它被认为是有效的。 对 INF 的操作可能无效： INF - INF → 无效，结果 = NaN（IOC 集）。 INF × 0 → 无效，结果 = NaN（IOC 设置）。 2)QNaN 不会引发异常；它们会静默传播。只有 SNaN 会引发无效操作条件。