在 RT1180-EVK 上使用 VS Code 调试 FreeRTOS 在 evkmimxrt1180_freertos_message_buffers_secondary_core 示例项目中，FreeRTOS 配置如下： #define configMAX_PRIORITIES 56 #define configUSE_PORT_OPTIMISED_TASK_SELECTION 0 该应用程序可以在 IDE（MCUXpresso IDE）中正常调试。但是，在使用 VS Code 进行调试时，FreeRTOS 启动调度程序后调试器就会退出。 当执行到 vTaskStartScheduler() 中的以下代码时，调试会话终止： xNextTaskUnblockTime = portMAX_DELAY; xSchedulerRunning = pdTRUE; xTickCount = ( TickType_t ) configINITIAL_TICK_COUNT; 初始化这些变量之后，在调度第一个任务之前，调试器会断开连接，调试会话结束。 您能帮我分别在IDE和VS Code中测试一下，并找到解决方案吗？ MCXC Re: FreeRTOS Debugging in VS Code on RT1180-EVK 嗨@yanyanwang ， 在功能域文件夹中构建项目后，您应该在该文件夹中找到主核心应用程序和辅助核心应用程序。 如果你点击这两个 .elf 文件的播放按钮对于每个文件，都会启动一个调试会话吗？ 如果运行主核心直到它通过 MCMGR_StartCore 函数，是否可以暂停辅助核心的调试会话？ 此致， 巴勃罗 Re: FreeRTOS Debugging in VS Code on RT1180-EVK 您好， 我可以在辅助核心上成功启动调试会话，并且在 FreeRTOS 调度程序启动之前一切都按预期运行。 但是，一旦 FreeRTOS 开始调度任务（在调用 vTaskStartScheduler() 之后），调试器就会立即断开连接，调试会话就会退出。 请问您能否帮我找出这个问题的可能原因？如果有什么推荐的调试器设置或 FreeRTOS 配置需要我检查，请告诉我。 谢谢！ 顺祝商祺！ 彦彦 Re: FreeRTOS Debugging in VS Code on RT1180-EVK HI 您能帮我解答以下问题吗？ 你是如何导入项目的？ 你是否更改了项目中的任何设置？ 你使用的是外部调试器吗？ 此致， 巴勃罗

拥有自己的身份验证系统有什么不好？ 正如标题所示。我开发了一个应用程序，它没有使用第三方身份验证，而是基于知名的库和工具（jwt、bcrypt 等）构建了自己的身份验证系统。我没有使用 Passport，因为我唯一会用到的方案是本地解决方案。这有什么问题？为什么人们建议使用第三方身份验证解决方案而不是自己构建一个？

S32K388 FXOSC GM_SEL 推荐值（适用于 8/16/20/40 MHz 晶体） NXP社区的各位好， 我正在做一个 S32K388 项目，并配置 FXOSC（快速晶振（晶体振荡器））。我在参考手册中看到 GM_SEL 用于选择 FXOSC 放大器的跨导，但我找不到将晶体频率与 GM_SEL 值对应起来的清晰推荐表。 当前配置： 晶体：16 MHz 无源晶体 GM_SEL = 12 (0xC，~0.7016x) EOCV = 157 OSC_BYP = 0（晶体模式） COMP_EN = 1 对于 16 MHz 的频率，这种方法效果很好。 我的问题：我希望支持多种晶体选项：8 MHz、16 MHz、20 MHz 和 40 MHz。 请问谁能分享一下各个频率的推荐GM_SEL值？或者能否提供一份 NXP 应用笔记或表格，其中提供了这方面的指导？ 具体来说： 对于每个标准 FXOSC 频率（8/16/20/40 MHz），是否有推荐的 GM_SEL 值？ 对于 20 MHz 晶体，为了获得可靠的振荡，GM_SEL 是否应该从 12 增加到 15（最大值）？ GM_SEL 的选择主要取决于晶体频率、ESR、负载电容，还是所有这些因素？ 任何指导或参考资料都将不胜感激。 顺祝商祺！ Re: S32K388 FXOSC GM_SEL recommended values for 8/16/20/40 MHz crystals 嗨@xlele 在《S32K3 MCU 通用硬件设计包》中包含的《S32K3xx 微控制器硬件设计指南》修订版 E2 的 3.2 节中提到，“当 GM > 5 × gmcrit 时，晶振（晶体振荡器）电路可提供非常安全稳定的振荡”，并且还定义了 gmcrit 的计算方法。 此外，在 S32K3xx 数据手册第 14 版的 11.4 节中，针对 ALC 禁用模式，提供了 GM = 4'b0010 的通用推荐设置。 最后，例如，如果根据晶体规格，需要跨导 G = 12 mA/V 来确定 CTRL[GM_SEL] 值： 12 mA = 18.5 mA × N N = 12 mA / 18.5 mA = 0.6486 寄存器设置支持的最近值对应于 CTRL[GM_SEL] = 1010b → 0.6681× BR，VaneB

S32K388 ADC VREH 你好， 我的应用中使用的是S32K388。我想利用芯片的ADC来测量模拟电压。我给 VDD_HV_A 和 VDD_HV_B 提供 3.3V 电压，通常我使用 2.5V 高精度电压基准作为 ADC 的基准电压（当我使用专用 ADC IC 时）。如果可以的话，我希望继续使用相同的电压基准。 查看 S32K388 的数据手册时，我发现 VREFH 需要介于 2.97V 和 5.5V 之间（第 20 页），并且 VREFH 始终 <= VDD_HV_A。 我还注意到表 38 中给出的精度数据适用于 VDD_HV_A - 1.5V >= VREHF >= VDD_HV_A + 0.1V 的情况。 您是否确认我不能使用 2.5V 的参考电压，而需要为我的应用寻找至少 3.0V 的参考电压？或者 VREFH = 2.5V 且 VDD_HV = 3.3V我会没事的吗？ 顺祝商祺！ 朱尔斯 Re: S32K388 ADC VREH 你好， 这将超出规格，因为根据数据手册，VREFH 的最小值限制为 2.97 V。 正如你所写，你需要找到至少达到指定最低标准的参考文献。 数据手册中的注释 [5] 似乎对 VDD_HV_A = 5V 有效。 BR，彼得 Re: S32K388 ADC VREH VREFH ADC 高参考电压 [1][6] 最小值 2.97典型值3.3或 5.0 最大 5.5V VREFL ADC 低参考电压 [1] -0.10 0.1V 如果将 VREFH ADC 高参考电压设置为 2.5V，则表示该值超出规格范围，介于 2.97V 和 5.5V 之间。ADC功能将失败

S32K388 ADC VREH こんにちは、 私はS32K388をアプリケーションに使っています。チップのADCを使ってアナログ電圧を測定したいと思っています。私はVDD_HV_AとVDD_HV_Bに3.3Vを供給し、通常、ADCの基準電圧には2.5Vの高精度電圧リファレンスを使用します（専用のADC ICを使用する場合）。可能であれば、同じ電圧基準を引き続き使用したいと考えています。 S32K388のデータシートを見ると、VREFHは2.97V～5.5V（p20）の範囲である必要があり、常にVREFH≦VDD_HV_Aである必要があることがわかります。 表38に示されている精度値は、VDD_HV_A - 1.5V >= VREHF >= VDD_HV_A + 0.1V の場合に有効であることがわかります。 この目的で2.5Vの基準電圧を使えず、私のアプリケーションに最低でも3.0Vの基準値を見つける必要があることを確認していただけますか?または、VREFH = 2.5V、VDD_HV = 3.3Vの場合私は大丈夫でしょうか？ よろしくお願いいたします。 ジュールズ Re: S32K388 ADC VREH こんにちは、 データシートによると、VREFHは最低2.97Vに制限されているため、それは仕様外となります。 ご指摘のとおり、指定された最低限の基準を満たす参考文献を見つける必要があります。 データシートの注記[5]はVDD_HV_A = 5Vの場合に有効であると思われます。 BR、ペトル Re: S32K388 ADC VREH VREFH ADC高基準電圧[1][6] 最小2.97標準値3.3または 5.0 最大5.5V VREFL ADC低基準電圧[1] -0.10 0.1V VREFH ADCの高基準電圧に2.5Vを設定した場合、その値は2.97V～5.5Vの範囲外であることを意味します。ADC機能が失敗します

Raspberry Pi Camera V1.0 Not Working on i.MX93 CSI-2 Interface Hi Team, We are using an NXP i.MX93 board. The NXP MIPI CSI-2 (2-lane) camera is working correctly. We also tried connecting a Raspberry Pi Camera Module V1.0, which uses a CSI-2 2-lane interface. The corresponding camera driver has been installed in Linux, but the camera is not working and cannot be accessed. Could you please help us identify the root cause? Is there any additional device tree configuration, driver modification, or MIPI CSI-2 compatibility requirement needed to support the Raspberry Pi camera on i.MX93? Please let us know if any logs or debug information are required. Thanks. Re: Raspberry Pi Camera V1.0 Not Working on i.MX93 CSI-2 Interface What you should check (practical debug checklist) Step 1: Verify I2C basic communication i2cdetect -y dmesg | grep imx219 / ov5647 Key question: detected but probe fails → clock/reset issue not detected → HW / pin / power issue Step 2: Check clock output Confirm: CLK pin actually outputs waveform frequency correct (24/25 MHz) Step 3: Validate reset / power-down GPIO Ensure DTS includes: reset-gpios = <...>; pwdn-gpios = <...>; Test: toggle manually (debug prints or GPIO sysfs) Step 4: Compare with working NXP camera DTS Use: OV5640 or AP1302 DTS from BSP Compare: endpoint port lane config Step 5: Check media graph media-ctl -p Verify pipeline is complete. Step 6: Confirm lane configuration Mismatch examples: data-lanes = <1 2>; clock-lane = <0>; Wrong config → no stream Recommendation: Option A (recommended for project): Use NXP-validated camera module → saves weeks of bring-up Option B (if must use RPi camera): You need to: Fully port sensor driver tuning: clock frequency link frequency MIPI timing Carefully align: power sequence reset timing Adjust DTS + pipeline Expect non-trivial effort

Voltage specification for externally provided clock signal (MCX A185 VLH) I can not find the max. voltage allowed at the EXTAL48M pin for the MCXA185VLH MCU in the datasheets. I know from the LPCxxx families of microcontrollers that the oscillator input is very picky about this amplitude (0.85Vpp or similar).  Can I feed an externally generated 3.3V oscillator clock signal directly to the EXTAL48M pin?  Clock|Timers MCXA Re: Voltage specification for externally provided clock signal (MCX A185 VLH) Thanks for your post.  Yes, the datasheet specifies Vec (Externally provided input clock amplitude) with max. voltage as VIH. But as VIH is 0.7xVDD, this would mean that with VDD=3.3V, Vec max. would be 2.31V only.  So either this datasheet specification is wrong, or Vec max. is really 2.31V in case of VDD=3.3V? Re: Voltage specification for externally provided clock signal (MCX A185 VLH) Hi @wyss-11  Thanks for your post! MCXA18 does have an EXTAL48M input voltage definition, but it is specified indirectly through the standard input thresholds VIH/VIL relative to VDD, not as a separate fixed EXTAL48M voltage value. The datasheet only stands the Peak-to-peak amplitude of oscillation as typical value of 0.6V. When VDD is 3.3 V, EXTAL48M can be driven by a 3.3 V external oscillator as long as the clock meets the VIH/VIL thresholds and does not exceed the VDD + 0.3 V input limit. Re: Voltage specification for externally provided clock signal (MCX A185 VLH) Hi @wyss-11  The VEC specification refers to the minimum voltage levels required by the external oscillator input to recognize valid low and high states. When VDD = 3.3 V, 2.31 V is the minimum voltage that will be detected as a valid high level.

LA9310 LLCP external interface signal description and AC timing table, Trying to interface ADRV9002 with LA9310. Needs LA9310 LLCP external interface signal description and AC timing table, LA9310 material does not provide enough detail to map: LLCP lane count exact serial word format I/Q bit ordering whether ADC/DAC samples are raw streams or encapsulated transactions OR Can we bypass or power down ADC and DAC.  or how can we configure LA9310 interface with SSI LVDS compatible with ADRV9002 Re: LA9310 LLCP external interface signal description and AC timing table, Hello, No, the available LA9310 documentation does not provide enough information to directly map ADRV9002 SSI/LVDS onto the LA9310 LLCP interface. LA9310 documents do define the LLCP pins, link style, transaction types, and electrical/timing characteristics, and they also show that the internal ADC/DAC can be put into low-power modes. But I could not find documentation that specifies the LLCP details you asked for at the level needed for an ADRV9002 interoperability design: lane count beyond the single data+strobe pair per direction, exact end-to-end serial sample word format for I/Q streaming, explicit I/Q bit ordering on the LLCP pins, or any statement that LLCP is SSI-compatible Regards Re: LA9310 LLCP external interface signal description and AC timing table, Thanks,  further if you can recommend any compatible zero IF or near zero IF RFIC for frequency 240 to 360MHz. . I am exploring LMS7002 but it becomes less useful without TSP. Or if you recommend without TSP then can I use LA9310 .  With LMS7002 internal TSP you normally get: Digital upconversion/downconversion Interpolation/decimation filtering IQ correction DC offset correction Some gain control functions Digital frequency shifting Digital waveform shaping or I found CMX998 if other stuff as above mentioned possible inside LA9310 to achieve BPSK/QPSK/8PSK for low bandwidth channels like 5KHz and 25KHz for tx rx data rate 2.4 KB/s to 64KB/s only.

RTC、I/O扩展器、CC控制器可靠性数据 你好。我正在寻找以下部件的适配性和平均故障间隔时间数据。请问您能否告知我这些数据的位置？ NX5P3090UKZ PCA9535BS，118 PCA9615DPZ PCF85063ATL/1,118 PTN5150AHXMP 顺祝商祺！ 马特

AB SWAPS32K312 The specific problem is as follows: the software is stuck in the SRAM area, which appears to be because HSE has started Recovery mode, causing the software to remain in WFI state. Currently, the customer workflow is roughly boot_1-boot_2-app, with two levels of jumps. boot_1 is not updated. If the customer updates boot_2 separately in area A, there are no issues with subsequent A/B swaps and reset debugging. However, it was found that when updating the APP separately in area A , the AB swap jump would occasionally fail , but communication would be normal after a reset . The client has been investigating the following progress over the past two days (there are many screenshots, please check the following emails). 1. The error is still 0X2040012e. I checked the corresponding variable DCMROD3/DCMROD4 but found no ECC error. 2. After checking the progress with the customer, we now suspect that the device has entered recovery mode. Re: AB SWAPS32K312 Hi @scott071209  First of all, here are possible reasons for recovery  mode from S32K3 reference manual: And here from HSE FW reference manual: Do you use secure boot? Is there the same boot_1 in both partitions? Is there valid IVT in both partitions? Are there more than 8 resets? Did you check the reset signal by an oscilloscope? Could you please provide more details about this sentence? “However, it has been observed that when updating the app separately in area A, the AB swap transition occasionally fails, although communication is normal after a reset.” How does it fail exactly? Regards, Lukas

LC を SIMULATED_IN_FIELD に変更すると、戻り値が許可されません NXPチームの皆様へ 私はS32K314マイクロコントローラを使っています。CUST版とOEM版の両方について、NVMとRAMのキーカタログを定義しました。現在、LC = OEM_PROD の状態ですが、LC を SIMULATED_IN_FIELD に変更しようとしたところ、「許可されていません」という応答を受け取りました。権限を用いてスーパーユーザー権限を申請してその機能を検証したいのです。変更LCサービスを直接呼び出したのですが、「許可されていません」というエラーが返ってきました。 Re: Change to LC to SIMULATED_IN_FIELD returns not allowed こんにちは、 @kerti1さん HSEサービスAPIリファレンスマニュアルには、ライフサイクルをSIMULATED_IN_FIELDに進めることはCUST_DELおよびSIMULATED_OEM_PRODのみ許可されると明記されています。 BR、VaneB

Choosing an MPU for PXI controller I want to create an open-source PXI chassis controller (if someone doesn't know, it's basically an ARM SBC, connected to backplane via PCIe, peripheral PXI modules do the same, but have PCIe EP instead of RC) So, I need an MPU that can run linux distr, e.g. Ubuntu, in graphic mode with decent performance, as some specialised software would be running on it, e.g. LabVIEW and custom peripheral modules control utilities, that process Gbs of raw data per second. It should also have at least 2 independent PCIe RCs, as denanded by PXI spec, and the faster they are the better: if they are fast enough, it would be possible to e.g. feed DAC in RF AWG with raw data continuously, not limited by AWG ram size. Also a possibility to connect a lot of LPDDR4 would be cool, not just typical 32 bit bus, but 64+ The new TI Am69a looks like a cool thing, but it seems like it's going to cost a lot, and it's very new, so no full errata, no software examples, drivers and so on - looks too challenging for me, being a hardware developer and coding only as hobby Another way would be Rockchip RK3588, it's more affordable and older, but it's PCIe is too slow, just 2x2 gen 3. I could definitely live with it, but... Maybe you have better ideas or done something similar recently? Would be grateful to hear them 🙂 Re: Choosing an MPU for PXI controller You may consider LS1046A or LX2160A. However, these SoCs do not integrate a graphics engine for GUI, so an external solution (for example, remote GUI or a discrete GPU) would be required. Thanks.

选择用于 PXI 控制器的 MPU 我想创建一个开源的 PXI 机箱控制器（如果有人不知道的话，它基本上是一个 ARM 单板计算机，通过 PCIe 连接到背板，外围 PXI 模块也做同样的事情，但使用的是 PCIe EP 而不是 RC）。 所以，我需要一个能运行Linux发行版的微处理器，例如Ubuntu 系统，图形模式运行良好，因为上面会运行一些专用软件，例如……LabVIEW 和自定义外围模块控制实用程序，每秒可处理 Gb 的原始数据。它还应该至少有两个独立的 PCIe RC（符合 PXI 规范），速度越快越好：如果速度足够快，例如，就可以实现……将原始数据连续地馈送到射频 AWG 的 DAC，不受 AWG 内存大小的限制。如果能连接大量 LPDDR4 内存就太好了，不只是普通的 32 位总线，而是 64 位以上的总线。 TI 的新款 Am69a 看起来很棒，但似乎价格不菲，而且它刚上市不久，所以还没有完整的勘误表、软件示例、驱动程序等等——对于我这个硬件开发人员来说，编程只是业余爱好，感觉挑战太大了。 另一种选择是瑞芯微RK3588，它价格更便宜，也更老一些，但是它的PCIe速度太慢，只有2x2 Gen 3。我当然可以接受，但是……也许您有更好的想法，或者最近做过类似的事情？很想听听他们的想法。 🙂 Re: Choosing an MPU for PXI controller 您可以考虑使用 LS1046A 或 LX2160A。然而，这些SoC没有集成用于GUI的图形引擎，因此需要外部解决方案（例如，远程GUI或独立GPU）。 谢谢。

CW5.1のlicense.datファイルが必要です。 CW5.1のlicense.datファイルが必要です。

我需要一个cw5.1的license.dat 我需要一个cw5.1的license.dat

LA1224 support for codewarrior download link isnt working I am installing codewarrior for networked devices version and I want to add support for LA1224. In this discussion https://community.nxp.com/t5/Layerscape/CodeWarrior-for-LA1224/m-p/2107181  you mention this link https://support.nxp.com/s/case/500Tg00000KW12ZIAT/community-codewarrior-for-la1224?language=en_US  but the link is not working. I have CodeWarrior Development Studio for QorIQ LS series - ARM V8 ISA Version: 11.5.0 Build Id: 200629GA Please provide a working link Thanks Re: LA1224 support for codewarrior download link isnt working Hello, Your installed CodeWarrior 11.5.0 / b200629GA is the correct base version for LA1224 support. LA1224 device listing in QCVS/project creation depends on additional config/update content, specifically the Config Tools for i.MX v16 package referenced by NXP support. The support-case download URL currently resolves to a sign-in/cookie wall, so it is not practically working as-is. Your CW 11.5.0 install is the right LA1224 base, but adding LA1224 processor support depends on extra update/config packages—especially Config Tools for i.MX v16—and the referenced support link is currently inaccessible due to the NXP sign-in/cookie gate.   Regards Re: LA1224 support for codewarrior download link isnt working No, This is going to be your firewall: https://www.nxp.com/design/design-center/software/development-software/codewarrior-development-tools/downloads:CW_DOWNLOADS Regards Re: LA1224 support for codewarrior download link isnt working Thank you for the response. The issue is not related to our firewall — the error page is generated by NXP’s own server, as shown by other users in this thread. This confirms the package is restricted and not publicly downloadable. Could you please provide us with direct access to the correct CodeWarrior support files (e.g., via SharePoint, as you have done for others)? We cannot proceed with LA1224 development until we receive the proper package Re: LA1224 support for codewarrior download link isnt working Sorry, I do not understand. I do not think my company has a firewall, but even if it does I cannot change it. How can I download this file? We signed last week an NDA with NXP and now we are trying to get the Secure Access Rights Registration, but there is some bug, we have sent an email to [email protected] to fix it. As you said, I have the correct Codewarrior version for LX but I need support for LA processor too. Should you send us the patch needed for Codewarrior for LA or should we download it from Secure Files or some other option?

Generate Private RSA key Inside SE052 I use SE052 Secuere element IC. I create zephyr based sample application which is generates RSA private key inside SE052. But face the issue to generate new private RSA key, check this logs and fix it. I want to Generate RSA key inside SE052 which can be use for TLS handshake process. board is ESP32c3devkitm. Zephyr RTOS version is 3.7.0 and TLS handshake v.1.2 is use. I attach also sample application and logs with you. Please suggest how to generate RSA key. @Kan_Li  Logs are in .c file key_generation_failed.c file  A71CH SE050 Re: Generate Private RSA key Inside SE052 Hi @MohitGediya , Please use Se05x_API_WriteRSAKey() to generate the RSA key, the sample code can be something like below: status = Se05x_API_WriteRSAKey(pSe05xSession, (Se05xPolicy_t *)&policy_for_auth_obj, RSA_ATTESTATION_KEY_ID, 2048, SE05X_RSA_NO_p, SE05X_RSA_NO_q, SE05X_RSA_NO_dp, SE05X_RSA_NO_dq, SE05X_RSA_NO_qInv, SE05X_RSA_NO_pubExp, SE05X_RSA_NO_priv, SE05X_RSA_NO_pubMod, kSE05x_INS_NA, kSE05x_KeyPart_Pair, kSE05x_RSAKeyFormat_CRT); Please assign proper policy to the key pair, especially no disabling the deletion, otherwise the key can not be removed any more. Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: Generate Private RSA key Inside SE052 Please reply MbedTLS Server connection with client using SE052 MbedTLS v.1.2 handshake @Kan_Li  Re: Generate Private RSA key Inside SE052 Function defination of called function is in last and it's comment for your reference. Is there any issue about associated keyID? Or APDU command header. Can i generate only private key or key_pair in any format. There is no issue about type. I just want any type of private RSA key inside SE052. 

MPC5644A メーカーライブラリ MPC5644A用のメーカーライブラリが必要です。 どのような手続きが必要ですか？ Re: MPC5644A manufacturer library こんにちは、 はい、ご説明ありがとうございます。 この旧型デバイスに対応するライブラリは存在しません。 https://www.nxp.com/design/design-center/software/functional-safety-software/structural-core-self-test-scst-library:SCST 最も近いのはMPC564xBで、これはMPC5644Aと同じZ4コアを搭載しています。 よろしくお願いいたします。 ピーター Re: MPC5644A manufacturer library 私はMPC5644Aチップセットを使用しています。 コアテスト用のSCSTライブラリが必要です。 NXPライブチャットにお問い合わせしましたところ、NXPコミュニティに問い合わせるように言われました。 SCSTライブラリはどのように入手できますか? Re: MPC5644A manufacturer library こんにちは、 あなたが何を探しているのかよく分かりません。 もう少し詳しく説明してもらえますか? よろしくお願いいたします。 ピーター Re: MPC5644A manufacturer library 前の質問に続いて あなたが送ってくれた画像を参考に、自分でNXPのウェブサイトを調べてみました。 mpc5644Aで検索すると、次のページが表示されました。 https://www.nxp.com/products/MPC564xA 赤いボックスの中に「Power Architecture e200 Core Self Test ソフトウェア」というアイテムがあり、ダウンロードできます。 これを使ってMPC5644AのCOREテストを行えますか? Re: MPC5644A manufacturer library 四角の中にあるダウンロードボタンを押しました。 しかし、ダウンロードは実行されず、画面に表示されているとおりの状態になりました。 どうやってダウンロードできますか? Re: MPC5644A manufacturer library 他に答えられますか?

GD3160 SPI 構成 データシートによると、GD3160を設定するには、まずMODE_2のCONFIG_ENビットを1に設定する必要があります。その場合、MODE_2の最初のビットであるRb/Wは0であるべきか、それとも1であるべきか？ Re: GD3160 SPI 配置 理解済み请次を参照: 正しい解釈は確かに次の通りです。 0 = 読み取り 1 = 書く   Re: GD3160 SPI 配置 はい、下の図に示されているCONFIG1～7レジスタ、MODE1およびMODE2レジスタ、RMSK1およびRMSK2レジスタ、MSK1およびMSK2レジスタ（これらの書き込みはMODE_2のCONFIG_ENによって制御されます）に加えて、ビット23が1である限り、他のレジスタも設定されますか？ Re: GD3160 SPI 配置 23番目のビットのことですか？

S32K311におけるECUコア構成の明確化 こんにちは、 @danielmartynek さん、そしてチームの皆さん。 コア構成に関して質問が1つあります。S32K311（シングルコア）では、生成されたコードで以下のように定義されます。 DET_NO_ECU_CORES = 4 コア数 = 4 RAMの制約に直面しているため： これらを安全に1に減らすことは可能でしょうか？ MCAL/DETに副作用はありますか？ また、生成されたファイルを手動で編集するのではなく、NXPの設定ツールやその他の設定ツールでこれを設定する方法はありますか？ よろしくお願いいたします。 ユスプ・カーンS32K3 S32DS-ARM S32K31XEVB-Q100 Re: ECU Core Configuration Clarification on S32K311 こんにちは、@yusupkhan241 さん。 RTDソフトウェア開発チームが提供したこちらの回答を参照してください。 https://community.nxp.com/t5/S32K/RTD-memory-occupation/td-p/2148479 このパラメータは設定ツールでは設定できず、現時点ではそのような機能をサポートする予定もありません。 よろしくお願いいたします。 ダニエル