在线客服微【xins4698】万宝路公司现场负责人申请上下分直属游戏流程 在线客服微【xins4698】万宝路公司现场负责人申请上下分直属游戏流程 LPC Marketing LPC11xx LPC12xx lpc13xx lpc15xx LPC51Uxx LPC546xx LPC54xxx LPC55xx LPC800

CSEc Error I'm using CSEc with S32K144, when does it return KEY_INVAILD error at BOOT_DEFINE? I hope to get answers and have a happy day! Re: CSEc Error Hi @xiaozhi  I can't see a reason for such error when calling BOOT_DEFINE function. This function can be called even if BOOT_MAC_KEY is not provisioned yet, so it does not require a key.  Regards, Lukas

CSEC GenerateMACAddrMode 地址范围 圣诞快乐 你好 当我使用 CSEC 的 GenerateMACAddrMode 函数时，当地址值超过 0x7DFFF 时，会发生错误。这正常吗？ Re: CSEC GenerateMACAddrMode address range 我的错 我的意思是无法从 512kb CSEC_DRV_GenerateMACAddrMode(CSEC_RAM_KEY,(uint8_t *)0x0007FFFC, 0x00000080, (uint8_t *)cmacout) 中取出； 但我使用 addr = 0x0007FFFC，len = 0x00000080 也没有错误，但超出范围 Re: CSEC GenerateMACAddrMode address range 你好@SaLan 这是 Addr 模式下 CMD_GENERATE_MAC 命令（也称为指针方法）的限制： 分区（即块大小）可以是 128KB、256KB 或 512KB，视衍生产品而定： 此致， Lukas

mk64 从闪存 0xE5FF8 读取数据会导致总线故障 你好， 我有一款运行 MK64FN01M 的板，与 frdm_K64 的板类似。 我确实在存储CRC的最后一个字节上存储了闪存中的设置。 对于板上的一个扇区，我在阅读该部分时出现总线故障 该代码调用了从 0xE5FF8 到 RAM 的简单 memcpy，长度为 8 字节。 该代码中的该函数之前被不同的内存部分调用过。 只有在这些位置上，代码才会崩溃。 当我把这个扇区移到其他位置时，它就能正常工作了。 是否知道为什么特定内存会出现问题？ 谢谢，阿迪布 Re: mk64 read from flash 0xE5FF8 causes busfault 你好@theadib 请先擦除整个扇区，然后写入与 8 字节边界对齐的设置数据（包括 CRC）。不要对同一 8 字节短语执行部分更新。然后，继续进行读取操作。   BR 爱丽丝 Re: mk64 read from flash 0xE5FF8 causes busfault 你好，爱丽丝，感谢您的回复。 总线故障发生在读取操作期间（来自闪存位置的 memcpy）使用常规闪存地址会导致总线故障的原因 是什么？ 之前没有写入操作。 是否有可能持续"阻止/保护" 闪存的读取。 我的程序在其他设备上运行正常。 有什么想法吗？ 谢谢，阿迪布 Re: mk64 read from flash 0xE5FF8 causes busfault 你好@theadib 有 FSEC 寄存器。FSEC 中的高效密码学标准(SEC) 位决定了 MCU 处于安全还是不安全状态。虽然它可以控制整个 MCU，但在你的情况中，只有部分内存无法读取，所以我认为这不是原因。 有可能是上一次写入操作过程中发生了错误，因此我建议先擦除内存，然后再次读取以检查是否正常工作。   谢谢！   BR 爱丽丝   Re: mk64 read from flash 0xE5FF8 causes busfault 你好@Alice_Yang, 也许这个问题与我使用世纪佳缘 JLink 时发现的一些奇怪行为有关。 当我在 JLink 中使用 MK64FN1M0XXX12 连接到我的 MK64FN1MOVLQ12 时： 设备 mk64fn1moxxx12 如果 SWD 速度 1000 connect erase loadbin imagefile.bin 0 通常 jLink 会声称设备在擦除后受到保护。 并提出了所附的对话。 我本以为在执行擦除命令后设备不受保护且不安全。 使用 JLink 完全擦除闪存并加载新映像的首选顺序是什么？ 。 预先致谢 Re: mk64 read from flash 0xE5FF8 causes busfault 您好@Alice_Yang 很抱歉打扰您...... ，我现在已经找到了根本原因，即向同一地址重复写入相同数据。 这种情况不应该发生在没有错误的代码中 😉 但是， ，第二次写入会返回错误代码 ，但随后即使读取该扇区也会导致 BUS_FAULT 陷阱。 有没有可能在一次访问导致整个程序崩溃之前检查扇区状态？ 这样，我就可以再次正确擦除扇区，并将扇区置于正确的状态。 ？？ 我已经查看了参考手册第 29.4.10.2 节中的 FSFE 描述闪存命令。 但我没有看到一条命令可以"测试" 程序存储器中的一个扇区。 我是不是漏掉了什么？ 这样，我就能制作出更具弹性的应用程序，在重启后检查闪存状态。 预先致谢， Adib Re: mk64 read from flash 0xE5FF8 causes busfault 你好@theadib 使用 J-Link 擦除时，同一芯片有两种选择。请选择没有 “允许网络安全” 的设备名称；这样，擦除后将无法保护设备名称。 谢谢。 BR 爱丽丝 Re: mk64 read from flash 0xE5FF8 causes busfault 你好@theadib 用上市 “擦除闪存扇区” 命令后，FRFE 会擦除所选闪存，然后验证其是否已擦除。如果擦除验证失败，则 FSTAT[MGSTAT0] 位被置位。 在擦除闪存扇区操作 完成后，CCIF 标志被置位。擦除闪存扇区命令可挂起（参见 FCNFG[ERSSUSP] 位和图 29-11）。 BR 爱丽丝

チップ関連のリソースとドキュメントをダウンロードする方法 例: S32K3xx_interrupt_map.xlsx Re: 如何下载芯片的相关资源的文档 こんにちは@PQF データシートとガイダンスマニュアルは公式ウェブサイトからダウンロードできます。これらの資料はガイダンスマニュアルの添付ファイルに含まれています。 https://www.nxp.com/products/S32K3

启用密码保护后无法移除 NTAG213 上的写保护 (AUTH0/ACCESS) 您好，NXP团队， 我正在使用 PN7160 NFC 控制器和恩智浦 Linux NF CDemoApp 处理 NTAG213 标签。 我的成功经验 我修改了nfcDemoApp (main.c)，通过配置在 NTAG213 上启用只写密码保护： 工务司 包装 AUTH0 访问（prot = 0） 写保护正常工作： 移动 NFC 应用程序无法再写入 只有从我的应用程序中发送 PWD_AUTH 后，才能进行写入操作 将 AUTH0 RESET 为 0xFF 清除接入 重写配置页面 我还使用恩智浦 NFC TagInfo / NFC Tools应用程序在另一个 NTAG213 上启用了写保护，结果也达到了预期效果。 我面临的问题 现在，我在这两种情况下都 无法移除写保护： 使用我自己的代码 (nfcDemoApp) 使用恩智浦 NFC 工具/TagWriter移动应用程序 即使使用正确的密码 (PWD_AUTH) 进行了身份验证，但尝试：仍失败。 我的理解是 根据 NTAG213 数据表，我明白了： PWD_AUTH 应允许在 RF 会话期间写入受保护的页面 身份验证后，应该可以修改 AUTH0 和 ACCESS NTAG213 没有用于密码保护的永久锁定位（与锁字节不同） 但在实际操作中，我无法将标签恢复到未受保护的状态。 问题 启用 NTAG213 基于密码的写保护后，官方是否支持移除或禁用该保护？ 成功设置 PWD_AUTH 后，AUTH0 和 ACCESS 页面是否可以写入，还是一旦设置后就永久受保护？ 是否有将 NTAG213 恢复到可写（未受保护）状态的推荐顺序？ 恩智浦 NFC Tools / TagWriter 是否能移除 NTAG213 上的密码保护，还是需要自定义原始命令处理？ 身份验证后是否需要完全RESET（RF 会话RESET/电源重启）才能修改配置页面？ 如果恩智浦团队能提供任何指导或说明，将非常有帮助。 感谢您的支持。 致以最诚挚的问候， Niranjan Re: Unable to remove write protection on NTAG213 after enabling password protection (AUTH0/ACCESS) 我使用 RFIDDiscover。它可以更改配置页面中的设置，取消保护。

IMX415 相机移植 imx8mplus 您好， 我正在将索尼 IMX415 摄像头传感器移植到恩智浦 i.MX8M Plus (IMX8MP) 平台上。 在移植过程中，一些参考提到了通过 ISP 调整工具生成 XML 文件。 我的问题是 我真的需要生成 XML 文件才能让 IMX415 在 IMX8M Plus 上运行吗？ 这些 XML 文件是否必须用于基本的传感器调试（通过 V4L2 / ISI 进行流式传输）？ IMX8MPLUS Re: IMX415 camera porting imx8mplus 这是一个好问题。 仍然需要 xml 配置/校准文件，请参见此处： -AN13712: 800 万像素 ISP OS08A20 传感器 -AN13713: 800 万像素 ISP 新相机移植 我不知道为什么恩智浦最近删除了这个文件。 Re: IMX415 camera porting imx8mplus 我认为您需要 xml 文件。您可以先使用分辨率相同的设备，然后再进行微调。 另见： https://community.nxp.com/t5/i-MX-Processors/IMX8M-Plus-ISP/m-p/2220156/emcs_t/S2h8ZW1haWx8dG9waWNfc3Vic2NyaXB0aW9ufE1JN0JJTUJFRVZXMTA2fDIyMjAxNTZ8U1VCU0NSSVBUSU9OU3xoSw#M242307 Re: IMX415 camera porting imx8mplus 你好， ，关于 XML 文件，我还有一个疑问。 目前，我有用于相机传感器 OS08A20 的 XML 文件，能否将相同的 XML 文件用于 imx415 传感器？ Re: IMX415 camera porting imx8mplus 感谢您的回复，但您说从最近的 isp-imx 项目中删除 xml 文件是什么意思？在移植新相机传感器时是否不再需要它们？ Re: IMX415 camera porting imx8mplus 他们删除了近期 isp-imx 项目中的 xml 文件，但您可以从早期项目中获取这些文件： ，将 xx 替换为以前的版本： isp-imx-4.2.2.xx.0.bin 例如检查： https://www.nxp.com/lgfiles/NMG/MAD/YOCTO/isp-imx-4.2.2.18.0.bin https://www.nxp.com/lgfiles/NMG/MAD/YOCTO/isp-imx-4.2.2.20.0.bin 等... Re: IMX415 camera porting imx8mplus 如何获取 XML 文件？如果你有任何想法，请告诉我。对于 OS08A20，我看到一个文件名为"Sensor0_Entry_os08a20.cfg" 的文件，文件中包含： name="os08a20" drv ="os08a20.drv" mode= 0 [mode.0] xml ="OS08a20_8M_10_1080p_linear.xml" dwe ="dewarp_config/sensor_dwe_bypass_1080P_config.json" [模式.1] xml ="OS08a20_8M_10_1080p_hdr.xml" dwe ="dewarp_config/sensor_dwe_bypass_1080P_config.json" [模式.2] xml ="OS08a20_8M_10_4k_linear.xml" dwe ="dewarp_config/sensor_dwe_bypass_4K_config.json" [模式.3] xml ="OS08a20_8M_10_4k_hdr.xml" dwe ="dewarp_config/sensor_dwe_bypass_4K_config.json 我的疑问是，这些 json 文件有必要吗？ Re: IMX415 camera porting imx8mplus PS：还需要相应的 json 文件，因为无论如何都需要配置广角鱼眼畸变校正模块，即使你将其设置为绕过也是如此。

闪存中的常数 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 我正在使用 IAR 工具集，设备是 MKE02Z64。我有几个常量值想放在闪存中（如果可能的话）以释放 RAM，但我找不到用 IAR 工具实现的方法。 最初，我使用的只是一个相当标准的：const uint16_t foobar； 这样一来，foobar 仍然处于数据内存中。我接下来试了试（根据我在网上找到的资料）：const volatile uint16_t foobar @"FLASH"； 这没有产生任何错误或警告，但 foobar 仍在数据内存中，而不是代码内存中。 能做到吗？ 谢谢！ Re: const in flash memory Great explanation of how `const` works when stored in flash memory, especially for embedded systems where every byte matters. It’s interesting how efficient memory placement can tighten performance without changing logic. I recently explored similar structured info on Cass County Justice while researching data storage and organization best practices. Posts like this are helpful for bridging theory with real-world application. 很好地解释了 “const” 在闪存中存储时的工作原理，特别是对于每个字节都很重要的嵌入式系统。有趣的是，在不改变逻辑的情况下，高效的内存布局可以提高性能。最近，我在研究数据存储和组织的最佳实践时，在卡斯县司法局 探索了类似的结构化信息。这样的帖子有助于将理论与实际应用相结合。 Re: const in flash memory <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 看来 Mark Butcher 是对的--我查看了链接器的输出，实际上，const 存在闪存中。让我感到不解的是，生成的映射文件显示 const 为"Data" ，而不是"Code" ，我以为它说的是内存部分，而不是实际的数据类型。 感谢您的回复！ Re: const in flash memory <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，戴夫、 请查看以下示例，了解如何将 Const 置于 IAR IDE 软件的 Flash 地址。 在 *.icf 文件中定义一个 [.我的参数] 部分的起始地址，并将该部分置于 ROM 内存中： 定义符号 __region_FlexNVM_start__ = 0x10000000； 置于 mem:__region_FlexNVM_start__ { 只读部分 .myparameter}; 在代码文件 (*.c) 中，将数据放入该部分： const char parameter1[16] @".myparameter"= {0x0, 0x1, 0x2, 0x3, 0x4, 0x5, 0x6, 0x7, 0x8, 0x9, 0xA, 0xB, 0xC, 0xD, 0xE, 0xF}； IAR 在专用地址中放置变量的另一种方法： #pragma location=0x3000 const int test1 = 1； const int test2 @ 0x3004 = 2； 然后，我在地图文件中找到了以下结果： test1 0x00003000 0x4 数据 GB hello_world.o[1] test2 0x00003004 0x4 数据 GB hello_world.o[1] 如果我使用以下代码 #pragma location=0x3000 const int test1 = 1； const int test2 = 2； 然后只把 test1 变量放在 0x3000，把 test2 放在另一个地方，映射结果如下： test1 0x00003000 0x4 数据 GB hello_world.o[1] test2 0x000016ec 0x4 数据 GB hello_world.o[1] 将变量放入专用地址的另一种方法： 在 .icf文件定义的内存区域，如 定义符号 __ICFEDIT_region_ROM_DATA_start__ = 0x0003F800； 定义符号 __ICFEDIT_region_ROM_DATA_end__ = 0x0003FFFF； 定义区域 ROM_DATA_region = mem:[从 __ICFEDIT_region_ROM_DATA_start__   to __ICFEDIT_region_ROM_DATA_end__]； 置于 ROM_region { 只读，代码块重定位}； 在 C 代码中，例如 #define NVM_DATA _Pragma("location=\"NVM_DATA\"" ) NVM_DATA 常量 int test1 = 1； NVM_DATA const int test2 = 2； _Pragma("location=\"NVM_DATA\"" ) 与 #pragma location="NVM_DATA 相同。" 希望能有所帮助。 祝您愉快， 、 马辉 ----------------------------------------------------------------------------------------------------------------------- 注：如果本帖回答了您的问题，请点击正确答案按钮。Thank you! ----------------------------------------------------------------------------------------------------------------------- Re: const in flash memory <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 你好，戴夫 @"FLASH" 仅用于 volatile 常量。 IAR（默认）行为是将常量（全局和静态）放入 Flash，尽管严格来说，const 关键字意味着该变量具有只读属性，而不是它位于特定的内存区域中（尽管嵌入式系统通常会像这样工作是有感知）。 例如 static const unsigned char usb_language_string[] = {4, DESCRIPTOR_TYPE_STRING, LITTLE_SHORT_WORD_BYTES(UNICODE_LANGUAGE_INDEX)}； 静态常量 unsigned char manufacturer_str[] = {10, DESCRIPTOR_TYPE_STRING, 'M',0, 'a',0, 'n',0, 'u',0}； static 常量 unsigned char product_str[] = {16, DESCRIPTOR_TYPE_STRING, 'M',0, 'y',0, ' ',0, 'P',0, 'r',0, 'o',0, 'd',0}； 静态常量 unsigned char serial_number_str[] = {10, DESCRIPTOR_TYPE_STRING, '0',0, '0',0, '0',0, '1',0}； static const unsigned char config_str[] = {10, DESCRIPTOR_TYPE_STRING, 'C',0, 'o',0, 'n',0, 'f',0}； static 常量 unsigned char interface_str[] = {8, DESCRIPTOR_TYPE_STRING, 'I',0, 'n',0, 't',0}； 静态常量无符号 char *ucStringTable[] = {usb_language_strring, manufacturer_str, product_str, serial_number_str, config_str, interface_str}； 地图显示 usb_language_string 0x00003d24 manufacturer_str 0x00003d28 product_str 0x00003d34 serial_number_str 0x00003d44 config_str 0x00003d50 interface_str 0x00003d5c ucStringTable 0x1ffff11c 请注意，除了最后一个阵列外，其他阵列都放入了闪存。我无法解释为什么规则会有一些例外，而你的特殊情况可能就是这样的例外，不管是出于什么原因。 也许最好直接联系 IAR，因为我也找不到控制最后几个剩余异常的方法。幸运的是，就我所见，它只影响到极少数这类东西。 此致 Mark Kinetis：µTasker Kinetis 支持 KE：支持 µTasker FRDM-KE02Z/支持 µTasker FRDM-KE02Z40M/支持 µTasker FRDM-KE06Z 欲获得完整的"开箱即用" Kinetis 体验并加快产品上市时间

CAN MCX Nx4x FlexSPI ポートA とポートB を異なるデバイスで同時に使用できますか。 こんにちは、NXPさん FlexSPI を使用してハードウェアを接続し、両方のデバイスを同時にCAN使用できますか? ポートA->NORフラッシュ ポートB->PSRAM また、参考になる構成例はありますか? どうもありがとうございます MCX N Re: Can we use MCX Nx4x FlexSPI portA and portB with different device at the same time. こんにちは、ハリー。 Spark の説明によると、device_config と clk ソースをチェックする必要がありますか? 私は見た typedef 構造体 _flexspi_config { ...... #定義されている場合(FSL_FEATURE_FLEXSPI_SUPPORT_SEPERATE_RXCLKSRC_PORTB) && FSL_FEATURE_FLEXSPI_SUPPORT_SEPERATE_RXCLKSRC_PORTB flexspi_read_sample_clock_t rxSampleClockPortB; /*!< フラッシュ読み取り用のサンプルクロックsource_bの選択。*/ #endif 1.portA と PortB を使用する場合、別々の rxclksource を使用する必要がありますか? 2. FLEXSPI_SetFlashConfig() に渡される &deviceconfig をチェックする必要がありますか? Re: Can we use MCX Nx4x FlexSPI portA and portB with different device at the same time. こんにちは、ハリー。 サンプル コードでは、PortA の NOR フラッシュ ID にアクセスする方法のみが提供されており、MCX-N5XX-EVK にコネクテッドされた PSRAM を使用して PortB にアクセスするためのコードを追加しようとしています。参考までに実験結果を以下に示します。 FlexSPI 設定: ポートA->NORフラッシュ ポートB->PSRAM テストCASE1：成功 初期PortAおよびPortAフラッシュIDの読み取り(1バイト) テストCASE2: 成功 ポートBの初期値とポートBのフラッシュIDの読み取り(1バイト) テストCASE3: 失敗 最初にポートAとポートBの両方が、アドレスを使用してポートAとポートBのフラッシュID（1バイト）を個別に読み取ります。 以下に参考用のコードスニペットを示します。PortA と PortB の状況で間違いがあったか、さらに設定が必要かどうかを確認してください。 ポートAとポートBの両方のフラッシュデバイスを初期化するためのflexspi_nor_flash_initのコード変更 ポートBデバイスを読み取るためにflashXfer.deviceAddressにオフセットを追加します。 参考までに、変更されたファイルとプロジェクト全体のアーカイブを以下に示します。 Re: Can we use MCX Nx4x FlexSPI portA and portB with different device at the same time. こんにちは SDKs サンプルを参照していますが、同時に 2 つのデバイスではなく 1 つのフラッシュ デバイスにコネクテッドされています。 2 つのデバイスを同時に動作させるには、設定が足りないのではないかと思います。 参考になるサンプル構成はありますか? または、レジスタ レベルから正しい構成を実行したことをどのように確認すればよいでしょうか? よろしくお願いします。 Re: Can we use MCX Nx4x FlexSPI portA and portB with different device at the same time. こんにちは@greatshow_chen はい、NXP MCX Nx4x では、FlexSPI ポート A とポート B の両方を同時に使用して、2 つの異なるメモリ デバイスに接続CAN。 ポートA->NORフラッシュ ポートB->PSRAM 次の点を確認する必要があります。 NOR フラッシュと PSRAM は競合するピンを共有していません。 flexspi_octal_polling_transferをCAN参照します。 BR ハリー Re: Can we use MCX Nx4x FlexSPI portA and portB with different device at the same time. こんにちは、 FlexSPI を搭載した多くの NXP マイクロコントローラ (i.MX RT シリーズなど) には、2 つの独立した FlexSPI チャネル (ポート A とポート B) があります。各ポートは、異なるタイプのメモリ デバイスと通信するように構成CAN。これにより、NOR フラッシュを 1 つのポートに接続し、PSRAM を別のポートに接続できるようになります。

MIMXRT1021 内部 RTC 振荡器的特性 我正在使用看门狗，我发现它的源时钟是 RTC 时钟。 我没有使用晶体或外部 RTC 时钟源，因此只能依靠内部环形振荡器。 对环形振荡器特性的规定不一致： 在《硬件用户指南》中，它被指定为"...片上 40 kHz 振荡器。公差为 ±50%" （表 4） 在技术数据表的第 4.1.4 节中也有类似的规格说明但是在第 4.2.4.2 节中它说 " 这个方块的频率范围约为 10—45 kHz。" 选择看门狗超时时间有时是一种微妙的平衡行动，必须容许源时钟容差 +/-50%。 我的问题是 1.实际名义振荡频率是多少？如果不是 32 千赫，为什么不是？ 2.如果标称频率不是 32kHz，那不就意味着看门狗超时已经出错了吗？ 3.它随温度有何变化？热的时候是加速还是减速？ 4.+/-50% 是否包括温度变化？ 谢谢！ 亚历克斯 i.MX RT102x Re: MIMXRT1021 characteristics of internal RTC oscillator 你好@alex_conway，很抱歉这么晚才回复你。 很抱歉造成您的困惑。我想说的是，我之前与你们分享的数据确实是用于生产的： 32kHz +/- 50% -40C 至 105C。 BR Habib Re: MIMXRT1021 characteristics of internal RTC oscillator 嗨，哈比卜 数据表中的所有信息均经过生产测试。 哪个数据表中包含哪些信息？请您回到我的原帖： "在《硬件用户指南》中，它被指定为"...片上 40 kHz 振荡器。公差为 ±50%" （表 4） 在技术数据表的第 4.1.4 节中也有类似的规格说明但是在第 4.2.4.2 节中它说 " 这个方块的频率范围约为 10—45 kHz。" 其中没有任何一项注明在 -40C 至 105C 温度范围内的频率为 32kHz +/- 50% ，也没有任何一项在表格中列出，而这是制造商通常会遵守的规格。 谢谢！ 亚历克斯 Re: MIMXRT1021 characteristics of internal RTC oscillator 你好，@alex_conway、 所以，为了明确起见，您是说 +/-50% 包括所有可能的变化，包括初始值和从 -40C 到 105C 的温度？ 是。初始值和温度都包含在这个百分比中 是否在生产中进行了测试？- 即所有芯片是否都经过 -40C 至 105C 的测试，以确保振荡器频率在 +/-50% 或 32kHz 范围内？ 数据表中的所有信息均经过生产测试。 BR Habib Re: MIMXRT1021 characteristics of internal RTC oscillator Hiabib, 所以，为了清楚起见，您是说 +/-50% 包括所有可能的变化，包括初始值和从 -40C 到 105C 的温度？ 是否在生产中进行了测试？- 即所有芯片是否都经过 -40C 至 105C 的测试，以确保振荡器频率在 +/-50% 或 32kHz 范围内？ 谢谢 Alex Re: MIMXRT1021 characteristics of internal RTC oscillator 您好@alex_conway, 正在回答您的问题： 既然您声明标称频率为 32kHz，那么无论振荡器运行在什么频率下，看门狗超时时间是否都以标称的 32.786kHz 为参考？ WDOG 的时钟频率来自振荡器。如果振荡器的工作频率低于 32 kHz，这一偏差将直接影响 WDOG 的定时。 因此，内部振荡器有助于加快启动速度并提供防篡改保护，但不应成为 32 kHz 时钟的唯一来源。 +/-50% 中有多少是初始值公差，多少是温度变化？ 正如我在上一篇文章中提到的，温度导致的频率偏差受多种因素影响，可能无法预测。不过，在 -40°C 至 105°C 的工作温度范围内，变化将保持在 ±50% 之内。 BR 哈比卜 Re: MIMXRT1021 characteristics of internal RTC oscillator 嗨，哈比卜 感谢您的回答，我有几个后续问题： 既然您声明标称频率为 32kHz，那么无论振荡器运行在什么频率下，看门狗超时时间是否都以标称的 32.786kHz 为参考？ +/ -50% 中有多少是初始值容差，有多少是温度变化？ 谢谢！ 亚历克斯 Re: MIMXRT1021 characteristics of internal RTC oscillator 你好，@alex_conway、 对不起，我的回复晚了。回答您的问题 1.实际名义振荡频率是多少？如果不是 32 千赫，为什么不是？ 标称频率为 32 kHz，但根据工艺变化和温度条件，其变化幅度可达 ±50% 。 2.如果标称频率不是 32kHz，那不就意味着看门狗超时已经出错了吗？ 您能否提供更多细节，说明您目前是如何测试 WDOG 超时的？ 3.它是如何随温度变化的？ 温度导致的频率偏差受多种因素影响，可能无法预测。不过，在 -40°C 至 105°C 的工作温度范围内，变化将保持在 ±50% 之内。 4.+/-50% 是否包括温度变化？ 是的，±50% 公差考虑了温度变化以及工艺变化。 BR Habib Re: MIMXRT1021 characteristics of internal RTC oscillator 你好 Habib， 我没用 RT1020-EVK，我的板没有 RTC 时钟或水晶。RTC_XTALI 引脚连接至接地，RTC_XTALO 引脚开路。 谢谢 Alex Re: MIMXRT1021 characteristics of internal RTC oscillator 你好，@alex_conway、 我在内部询问，以便获得更多有关标称值和温度对该振荡器影响的信息。感谢您的耐心等待。 与此同时，我还有一个问题：能否请您详细介绍一下目前是如何测试 WDOG 超时的？如果您使用 RT1020-EVK，请注意它包含一个 32kHz 的外部振荡器，这意味着它不依赖于内部振荡器： BR Habib

汇编程序在 CodeWarrior 中不合法 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 你好   在使用 mwasmeppc.exe 编译汇编文件时，我遇到了一个问题、这是错误信息：   * 编译 s -> o * ### mwasmeppc.exe Assembler： # File: .\output\obj\cstartup.s # --------------------------------- # 88: e_and2i. # Error： ^^^^^^^^ # 当前目标处理器的指令不合法 ### mwasmeppc.exe 汇编器： # 99: sub r4,r3 # 错误： ^^^^^ # 简化助记符子的参数不足 ### mwasmeppc.exe 汇编器： # 114: e_or2i r31,0x4002 # Error： ^^^^^^ # 对于当前目标处理器，指令不合法   某些命令（ e_and2i.sub e_or2i）无法识别，但该文件 cstartup.s 可与其他编译器（Greenhills、Windriver 等）配合使用。   CodeWarrior 版本： 适用于 MPC55xxMPC56xx v2.10。 MCU: XPC560XB CPU 类型为 -proc Zen   我不知道是我错过了一些编译器选项，还是我需要包含一些编译器文件？   顺祝商祺！ 思佳 概述 Re: Assembler not legal in CodeWarrior 这是一个有趣的问题！这可能与 CodeWarrior 处理旧版汇编指令或项目设置的方式有关。您可以尝试查看编译器配置，检查是否正确设置了所有汇编路径。要更清楚地了解此类程序或法律文件细节，您可以访问迈阿密戴德在线案例，获取有关结构化流程和案件处理的参考式见解。有时，重温文档标准有助于有效确定缺失的配置。 Re: Assembler not legal in CodeWarrior 如果 CodeWarrior 不支持某些工具或功能（如汇编器），就会很麻烦。要获得有关相关规则和合规性的更多指导或验证，刑事法庭数据等资源有时可以提供有用的参考点。探索替代方法或支持模块可确保开发工作更加顺利。随时了解制约因素有助于防止意外错误并简化编码项目。 Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，思佳、 我已将"答案" 贴到您的另一个主题上。请检查。 此致， Martin Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，马丁、 非常感谢。 我还有一个关于汇编代码的问题https://community.nxp.com/thread/434043你能看看吗？ 顺祝商祺！ 思佳 Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，思佳、 请查看附件，我向您发送的是使用 CW 2.10 生成的一些项目的默认链接器文件。您可以将其作为链接文件的指南。 关于调试信息，这里有部分文档介绍了如何在 .elf 中添加调试信息锉刀希望能对您有所帮助。如果没有，请告诉我，我会尝试不同的解决方案。 ------------------------------------------------------------------------------- 调试控制选项 ------------------------------------------------------------------------------- -g[dwarf] # 全局；套用；生成 DWARF 1.x 调试 # 信息；与"-sym dwarf-1,full "相同 -gdwarf-2 # 全局；套用；生成 DWARF 2.x 调试 # 信息；与"-sym dwarf-2,full" 相同 -sym 关键字[,...] # 全局；指定调试选项 off # 不生成调试信息； # 默认值 on|dwarf-1 # 打开 DWARF 1.x 调试信息 dwarf-2 # 打开 DWARF 2.x 调试信息 ----------------------------------------------------------------------------------------------------- 此致， 马丁 Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，马丁、 我修改了 lcf 文件，现在项目可以生成地图和精灵了。 现在 lcf 文件仍然有一些错误，当我使用 Trace32 调试代码时，它找不到启动代码，我怎样才能将启动代码（__entry）定义为 0x0 地址？ 另一个问题是，我只能在 Trace32 中看到汇编程序，您知道如何才能在 Trace32 中看到 c 文件吗？ 顺祝商祺！ 思佳 Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，思佳、 MAP 文件看起来不完整。在连接项目时是否有任何错误？您是否能获得 .elf文件？您只共享了一个对象文件，因此我无法尝试链接。 因此，能否请您给我回信，最后能否请您分享您想链接到一起的所有对象文件？ 此致， Martin Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，马丁、 这些是 .o文件和地图文件。 顺祝商祺！ 思佳 Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，思佳、 能否请您分享一下生成的地图文件？为什么您认为地图文件不正确？ 能否共享您试图链接的对象文件？ 此致， Martin Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，马丁、 我使用的是 mwldeppc。 顺祝商祺！ 思佳 Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，思佳、 您是使用 CodeWarrior IDE 还是 mwldeppc 命令行工具进行链接？ 参考资料 Martin Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 您好， 这些是我使用的链接选项： LINK_OPT += -proc=Zen #mcu 类型；通用 LINK_OPT += -char=unsigned #设置 "char "的符号；必须与编译器匹配。 LINK_OPT += -srec #生成扩展名为 .mot 的 S 记录文件 LINK_OPT += -map #生成地图文件 LINK_OPT += -code_merging=all,aggressive #代码合并优化 LINK_OPT += -far_near_addressing #启用远近寻址优化 LINK_OPT += -vle_enhance_merging #启用 VLE 增强代码合并优化功能 LINK_OPT += -vle_bl_opt LINK_OPT += -abi eabi LINK_OPT += -gdwarf-2 LINK_OPT += -nostdlib LINK_OPT += -m __entry 顺祝商祺！ 思佳 Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 您好， 好的，但现在我无法生成正确的 .Map 文件，是否需要添加一些链接选项？或 .o文件不好吗？ 这是生成的地图文件的一部分： __入口的链接地图 代码折叠在文件中：C:\HaoSijia\Projects\498_XPC560XD_XB\test_base\Conformance\IN\Platforms_ConTest_RamNoInit\output\obj\Platforms_ConTest_RamNoInit.o 代码折叠在文件中：C:\HaoSijia\Projects\498_XPC560XD_XB\test_base\Conformance\IN\Platforms_ConTest_RamNoInit\output\obj\main.o 代码折叠在文件中：C:\HaoSijia\Projects\498_XPC560XD_XB\test_base\Conformance\IN\Platforms_ConTest_RamNoInit\output\obj\板.o … 顺祝商祺！ 思佳 Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，思佳、 是的，你完全可以使用自己的启动程序，而不是 CodeWarrior 启动文件。 此致， Martin Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 您好， 感谢您的解决方案，现在我又遇到了一个关于启动代码的问题： CodeWarrior 有自己的启动文件__start.c and __ppc_eabi_init.c、 我能用自己的启动代码代替这两个文件吗？ CodeWarrior 版本：适用于 MPC55xxMPC56xx v2.10。 MCU: XPC560XB 顺祝商祺！ 思佳 Re: Assembler not legal in CodeWarrior <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，思佳、 我看到了一些不一致的地方，可能是你要编译的代码中存在的问题： 1) 指令e_and2i和e_or2i是 VLE，而sub是 BookE。在使用mwasmeppc.exe 时，不可能在一个文件中编译两种指令。 2) 指令子程序必须有三个参数。 有几种解决方案： 1) 最好的办法是用 se_sub 代替 sub 指令，se_sub 是 VLE 指令，需要 2 个参数。不要忘记使用 -vle 选项编译文件。 2) 可以用 BookE 指令替换 VLE 指令，并在子指令中添加第三个参数。 看看附件，我给你发了 bookE 和 VLE 参考手册，其中详细描述了所有说明。 如果您有任何其他问题，请随时给我回信。 此致， Martin Re: Assembler not legal in CodeWarrior 当 CodeWarrior 抛出汇编程序错误时，尤其是当语法中的所有内容似乎都正确时，会令人沮丧。有时，问题会归结为配置或指令丢失，因此仔细检查项目设置会有所帮助。最近，我在研究文档准确性时遇到了里士满法律服务公司，它提醒我，可靠的参考资料在故障排除中是多么重要。希望分享这样的经验能帮助其他人更快地摆脱困境。 Re: Assembler not legal in CodeWarrior 我在尝试使用 CodeWarrior 中的汇编程序时也遇到了同样的问题，这让我非常沮丧。对于任何需要可靠法院信息的人来说，威尔公共记录都是查询备案和案件详细信息的有用资源。它使某些法律问题的解决变得更加容易，而无需依赖零散的资料来源。如果您想快速查阅官方记录，绝对值得一试。

ADC startup time for S32K3 I'm using S32K3 ADC, and my test found that it takes about 30ms from powering up to initialize the ADC, performing calibration, turning on conversion, and completing the acquisition for the first time, is this normal? How to shorten this time? Re: S32K3的ADC启动时间 Hi RTD Quality packages的ProfileReport.xlsx列了各个APIs的执行时间。 (比如...\SW32K3_S32M27x_RTD_R21-11_5.0.0 _D2410_QualityPackage\ADC\RTD_ADC_ProfileReport.xlsx) 建议检查一下具体是哪个函数的执行时间过长导致的。 另外请问Adc_Calibrate的返回结果是什么？如果超时了的话，建议修改超时设置： Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

Kinetis (../45/47/43;MCX W71/72/70) および MCX W23 電源プロファイルツール (ローカライズ機能を含む) このページは、Kinetis (KW35/KW38/KW45/KW47) および MCX Wx (MCX W71/72 および MCX W23) 電力プロファイル ツール専用です。 これにより、あなたのアプリケーション(オートモーティブ、IIoT、トラッカー/タグ、連続血糖モニタリング[CGM])の消費電力を推定し、ソリューションのバッテリー寿命を評価するのに役立ちます。 このページには、単独製品またはフルシステムアプリケーション向けの専用パワープロファイルツールを提供する4つのマーケットセグメントが含まれています:   1. オートモーティブ Kinetis(KW3x/4x)オートモーティブ用パワープロファイルツール - NXPコミュニティ KW35/36製品用のBluetooth LEをスタンドアロンで使用。 Bluetooth LEはKW37/38/39製品用のスタンドアロン対応です。 KW45/KW47製品用のBluetooth LEをスタンドアロンで使用。 スマートフォブアプリケーション(BLE/KW45;UWBレンジャー4位;SE;モーション・センサ) スマートフォブアプリケーション(BLE/KW47;UWBレンジャー5;SE;モーション・センサ) 2.IIoT Kinetis MCX Wxx(MCX W71/72 および MCX W23)IIoT用パワープロファイルツール - NXPコミュニティ Bluetooth LEは単体でMCX W71/MCX W72製品用です。 MCX W23製品のBluetooth LEをスタンドアロンで提供します。 スタンドアロン (IIoT) の MCX W71 および W72 マター製品用の 802.15.4 Matter ICD SIT & LIT および ZED。 Aliro Doorlockアプリケーション    3. オートモーティブおよび工業技術向けローカリゼーションアプリケーション(CCC CS) Kinetis MCX Wxx(KW47およびMCX W72)Bluetoothローカライゼーション用パワープロファイルツール - NXPコミュニティ 4．新しいツールが登場： Zephyr・ズボス Zephyr BLE KW45/MCX W71 または KW47/MCX W72 を使用して PCB を構築し、無線の性能と無線認証 (CE/FCC/IC) に関する情報をすべて得るには、次の重要なリンクを参照してください。 KW45（カーアクセサリ）を使ってPCBを構築する最良の方法 - NXPコミュニティ 電力および低電力アプリケーションノートについては、製品ページをご覧ください。便宜上、いくつかの直接リンクを次に示します。 MCXW71 - 電源管理ハードウェア KW45/K32W148 - 電源管理ハードウェア 異なる体験:ワンワイヤレス接続パワープロファイリングツール ワイヤレス・コネクティビティ電力プロファイリングツールをすべて一つにまとめています。 Kinetis(KW3x/4x、MCX W7xおよびMCX W23)One コネクティビティ Power Profile Tool - NXPコミュニティ 注:このツールはHTML形式で、使いやすく、以前のツール形式と比べて反応的(レイテンシなし)です。 製品: K32W0 製品: K32W1 製品: KW 34|35|36 製品: KW 37|38|39 製品: KW41Z |31Z | 21Z 製品: QN9080|SIP 製品: QN9090|30 Re: Kinetis (KW35/38/KW45 & K32W1/MCX W71) Power Profile Tools (including Localization) こんにちは、エベレット。 パスワードは、変更や競合他社のベンチマークの詳細が多すぎることを避けるために設定されています。 ご不便をおかけして申し訳ございませんが、それはCANません。 Re: Kinetis (KW35/38/KW45 & K32W1/MCX W71) Power Profile Tools (including Localization) こんにちは、christophe_menardさん。 @christophe_menardシート保護のパスワードを教えていただけますか。よろしくお願いします。 EverettRao_0-1729134009121.png Re: Kinetis (../45/47/43;MCX W71/72/70) & MCX W23 Power Profile Tools (including Localization) こんにちは 、 OneConnectivityPowerProfilingtool_SDK_26_03.zip を使用したいのですが、トロイの木馬が検出されました。 このツールの使い方。 サポートありがとうございます Re: Kinetis (../45/47/43;MCX W71/72/70) & MCX W23 Power Profile Tools (including Localization) こんにちは、 @pierre_demeyer この件を確認するため、社内のIT部門に問い合わせチケットを発行しました。 近いうちにまたご連絡します。 Re: Kinetis (../45/47/43;MCX W71/72/70) & MCX W23 Power Profile Tools (including Localization) こんにちは、 @pierre_demeyer IT認証の結果、CrowstrikeやDefenderのソフトウェアを使ってトロイの木馬ウイルスは検出されませんでした。

S32DS3.6.1 インストール S32K5 RTD0.4.4 P02 こんにちは、チーム S32k5 RTD0.4.4 P02 リリースノートによると、モジュール構成は S32DS 3.6.1 です。 S32DS 3.6.1 に S32k5 RTD0.4.4 P02 をインストールすると、次のエラーが発生します。   インストール方法を教えていただけますか？ よろしくお願いします！ BR、 双 RTD S32DS Re: S32DS3.6.1 install S32K5 RTD0.4.4 P02 こんにちは、 サポートありがとうございます。 はい、 S32K5 RTDをインストールする前にS32K5開発パッケージをインストールしました。問題はFlorinさんが以前おっしゃった通りで、S32DesignStudioを削除するとK5 RTD P02は正常にインストールできます。 BR、 双 Re: S32DS3.6.1 install S32K5 RTD0.4.4 P02 こんにちは、フロリンさん。 サポートありがとうございます。 はい、あなたの回避策は私のコンピューターではCANます。画面はお客様のものではなく、私のS32DSの画面です。切り捨てられていないことを確認しました。次の画面は私の S32DS ソフトウェア サイトです。（K5 RTDをインストールした後、S32DesignStudioサイトを再追加しました） NXPについてネットワークにコネクテッドしていますが、インターネットの速度がわかりません。 BR、 双 Re: S32DS3.6.1 install S32K5 RTD0.4.4 P02 こんにちは、 お客様のスクリーンショットは切り捨てられていると思われます。依存関係が欠落している場合は、インストールを続行CAN。フルスクリーン ショットは次のようになります。 エラーから判断すると、ネットワークの問題が発生し、プラットフォームの更新が正しくダウンロードされなかったようです。これを社内で検証したところ、問題なく動作しました。 回避策としては、3.6.2は実際には必要ないのでアップグレードするには、「拡張機能と更新」->「サイトの管理」に移動し、次の行を見つけます。 S32デザインスタジオ - https://www.nxp.com/lgfiles/updates/Eclipse/S32DS_3.6 削除をクリックして再試行してください。 インストール後は、手動で追加するか、「デフォルトに戻す」をクリックすることでいつでも元に戻すことができます。これにより、追加したカスタム更新サイトが削除され、初期のデフォルト サイトが復元されます。 これは解決策ではなく、むしろ回避策です。理想的には、このフローでそれが役割を果たしているかどうかを判断できるように、接続とインターネット速度に関する詳細な情報が必要になります。 また、S32Design Studio 3.6.2もご用意しております。3.6.x のすべてのバージョンと下位互換性のあるインストーラ以前のリリース。 敬具、 フローリン Re: S32DS3.6.1 install S32K5 RTD0.4.4 P02 こんにちは、シュアンさん S32K5 RTD をインストールする前に、必ず S32K5 開発パッケージをインストールしてください。K5 開発パッケージがアカウントに存在しない場合は、are.NXP.com カタログに追加できます。

AUT-N1791 动手实践研讨会：使用 CNN 和其他分类算法识别交通标志 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 该练习旨在进行实践，包括使用视觉处理器在各种图片上运行 CNN 来识别交通信号（停止、转弯、让行等）。首先，我们将介绍机器学习中所使用的算法的基本概念。课程结束后，我们将使用视觉处理器运行 CNN 来识别交通标志和无交通标志。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 该练习旨在进行实践，包括使用视觉处理器在各种图片上运行 CNN 来识别交通信号（停止、转弯、让行等）。首先，我们将介绍机器学习中所使用的算法的基本概念。课程结束后，我们将使用视觉处理器运行 CNN 来识别交通标志和无交通标志。 安全互联汽车和自动化汽车

libvpuwrap 1.0.46 デコーダー テスト用の 1280x720.mjpg テスト入力 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 申し訳ありませんが、この入力ファイルを共有する場所が見つかりません。これは、i.MX6Q VPU上のFSL 3.10.17 BSPを使用したMJPGデコード結果の破損で報告したVPU JPEGデコーダーの問題を再現するためのものです​ <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 申し訳ありませんが、この入力ファイルを共有する場所が見つかりません。これは、i.MX6Q VPU上のFSL 3.10.17 BSPを使用したMJPGデコード結果の破損で報告したVPU JPEGデコーダーの問題を再現するためのものです​

S32 Design Studio 3.6.0 - 主要功能 （在 “我的视频” 中查看） 这段短视频介绍了 S32 Design Studio 3.6.0 版本所引入的主要功能。 视频展示了 S32DS 3.5 版本与 3.6 版本在产品架构及版本变更方面的对比，随后简要概述了新引入的主要功能，这些功能会对所有使用该工具集新版本的用户产生影响。 Eclipse IDE 使用和设置 概述

Custom S32G399A board: No frames cross switch-facing RGMII bus in either direction Board: Custom S32G399A based module, derived from S32G-VNP-RDB3. PFE_MAC1 connected via RGMII (PE_02–PE_13) to an NXP SJA1110A switch port 2, configured as the DSA CPU port (in-tree sja1105 driver, kernel 6.x BSP43.0). Topology: - PFE_MAC0: SGMII via SerDes1 lane1, Mode 1 - PFE_MAC1: RGMII to SJA1110A port 2 (DSA CPU port) — the port in question - PFE_MAC2: SGMII via SerDes0 lane1 The S32G MACs are configured as follows: +---------+--------------+------------------+ |                    | LANE 0               | LANE 1                        | +---------+--------------+------------------+ | SERDES0    | GMAC (SGMII) | PFE_MAC2 (SGMII)  | | SERDES1      | NOT USED        | PFE_MAC0 (SGMII) | +---------+--------------+------------------+ Full U-Boot hwconfig: hwconfig=pcie0:mode=sgmii,clock=ext,fmhz=100,xpcs_mode=both;pcie1:mode=sgmii,clock=ext,fmhz=100,xpcs_mode=0 pfeng_mode=enable,sgmii,rgmii,sgmii DTS for port@2 (switch side): port@2 { reg = <2>; label = "OBC-1"; ethernet = <&pfe_netif1>; phy-mode = "rgmii"; rx-internal-delay-ps = <0>; tx-internal-delay-ps = <0>; fixed-link { speed = <1000>; full-duplex; }; }; DTS for pfe_netif1 (MAC side): &pfe_netif1 { phy-mode = "rgmii"; status = "okay"; fixed-link { speed = <1000>; full-duplex; }; }; PFE_MAC1 (pfe1) link state — confirmed up and correctly configured at the Linux/driver level: dmesg at boot: [ 5.264108] pfeng 46000000.pfe: netif name: pfe1 [ 5.274127] pfeng 46000000.pfe: netif(pfe1) linked phyif: 1 [ 5.279692] pfeng 46000000.pfe: netif(pfe1) mode: std [ 5.284853] pfeng 46000000.pfe: netif(pfe1) HIFs: count 1 map 02 [ 6.012884] pfeng 46000000.pfe pfe1 (uninitialized): Subscribe to HIF1 [ 6.019438] pfeng 46000000.pfe pfe1 (uninitialized): Host LLTX disabled [ 6.026270] pfeng 46000000.pfe pfe1 (uninitialized): Enable HIF1 [ 6.032374] pfeng 46000000.pfe pfe1 (uninitialized): setting MAC addr: 00:04:9f:be:ef:01 [ 6.040545] pfeng 46000000.pfe pfe1 (uninitialized): PTP HW addend 0x80000000, max_adj configured to 46566128 ppb [ 6.060939] pfeng 46000000.pfe pfe1 (uninitialized): Registered PTP HW clock successfully on EMAC1 [ 6.070441] pfeng 46000000.pfe pfe1: registered [ 6.207482] pfeng 46000000.pfe pfe1: configuring for fixed/rgmii link mode [ 6.214306] pfeng 46000000.pfe pfe1: Set TX clock to 125000000Hz [ 6.220158] pfeng 46000000.pfe pfe1: Link is Up - 1Gbps/Full - flow control off [ 5.257995] pfeng 46000000.pfe: EMAC0 interface mode: 4 [ 5.290707] pfeng 46000000.pfe: EMAC1 interface mode: 9 [ 5.323320] pfeng 46000000.pfe: EMAC2 interface mode: 4 [ 5.354571] pfeng 46000000.pfe: Interface selected: EMAC0: 0x4 EMAC1: 0x9 EMAC2: 0x4 [ 5.382609] pfeng 46000000.pfe: TX clock on EMAC0 for interface sgmii installed [ 5.390050] pfeng 46000000.pfe: RX clock on EMAC0 for interface sgmii installed [ 5.404998] pfeng 46000000.pfe: TX clock on EMAC1 for interface rgmii installed [ 5.419918] pfeng 46000000.pfe: Defer enabling of RX clock on EMAC1 for interface rgmii (ret: -5) [ 5.434235] pfeng 46000000.pfe: TX clock on EMAC2 for interface sgmii installed [ 5.448374] pfeng 46000000.pfe: RX clock on EMAC2 for interface sgmii installed [ 5.667058] pfeng 46000000.pfe: EMAC timestamp external mode bitmap: 0 [ 5.998447] pfeng 46000000.pfe pfe0 (uninitialized): Registered PTP HW clock successfully on EMAC0 [ 6.060939] pfeng 46000000.pfe pfe1 (uninitialized): Registered PTP HW clock successfully on EMAC1 [ 6.130296] pfeng 46000000.pfe pfe2 (uninitialized): Registered PTP HW clock successfully on EMAC2 [ 6.215040] pfeng 46000000.pfe: RX clock on EMAC1 for interface rgmii installed Live DTB confirms the kernel matches the source DTS: # cat /proc/device-tree/soc/pfe@46000000/ethernet@11/phy-mode rgmii ip a output: 6: pfe1: mtu 1536 qdisc mq state UP group default qlen 1000 link/ether 00:04:9f:be:ef:01 brd ff:ff:ff:ff:ff:ff inet6 fe80::204:9fff:febe:ef01/64 scope link All SJA1110 DSA slave ports correctly enumerated. This confirms the sja1105 DSA driver bound successfully to pfe1 as the CPU port/DSA master and parsed the static config without error. Clock tree: both TX and RX RGMII clocks enabled and attached to the correct consumer: # cat /sys/kernel/debug/clk/clk_summary | grep pfe1 pfe1_tx_mii 0 0 0 125000000 0 0 50000 Y deviceless no_connection_id pfe1_rx_mii 0 0 0 125000000 0 0 50000 Y deviceless no_connection_id pfe1_tx_rmii 0 0 0 125000000 0 0 50000 Y deviceless no_connection_id pfe1_rx_rmii 0 0 0 125000000 0 0 50000 Y deviceless no_connection_id pfe1_tx_rgmii 1 1 0 125000000 0 0 50000 Y ethernet@11 tx_rgmii pfe1_rx_rgmii 1 1 0 125000000 0 0 50000 Y ethernet@11 rx_rgmii pfe1_tx_sgmii 0 0 0 125000000 0 0 50000 Y deviceless no_connection_id pfe1_rx_sgmii 0 0 0 125000000 0 0 50000 Y deviceless no_connection_id So pfe1 is UP, LOWER_UP, correctly bound to the SJA1110 as DSA master, running in RGMII mode with both clocks enabled — this rules out pfe1 being down, unbound, or misconfigured at the Linux/driver level. The open question is specifically whether frames actually cross the physical RGMII pins between PFE_MAC1 and SJA1110 port 2. Issue: No traffic appears to cross the RGMII bus between PFE_MAC1 and SJA1110 port 2 in either direction, despite everything on both sides of that bus being independently up: Test 1 — S32G -> switch direction Setup: ip addr add 192.168.1.100/24 dev EPS-100bt1-9 ethtool -S pfe1 | grep '^ p02_' > before tcpdump -i pfe1 -e -nn -c 20 > capture.txt & arping -c 10 -I EPS-100bt1-9 192.168.1.6 ethtool -S pfe1 | grep '^ p02_' > after # arping -c 10 -I EPS-100bt1-9 192.168.1.6 ARPING 192.168.1.6 from 192.168.1.100 EPS-100bt1-9 Sent 10 probes (10 broadcast(s)) Received 0 response(s) $ cat capture.txt tcpdump: verbose output suppressed, use -v[v]... for full protocol decode listening on pfe1, link-type NULL (BSD loopback), snapshot length 262144 bytes 18:08:36.352535 AF Unknown (4294967295), length 64: 0x0000: ffff 0004 9fbe ef01 dadb 0c09 0806 0001 ................ 0x0010: 0800 0604 0001 0004 9fbe ef01 c0a8 0164 ...............d 0x0020: ffff ffff ffff c0a8 0106 0000 0000 0000 ................ 0x0030: 0000 0000 0000 0000 0000 0000 ............ [... 9 more identical ARP frames, all correctly DSA-tagged (dadb 0c09) and well-formed, plus one unrelated IPv6 background frame interleaved ...] # diff before after --- before +++ after @@ -1,4 +1,4 @@ - p02_: 1 + p02_: 0 p02_n_runt: 0 p02_n_soferr: 0 p02_n_alignerr: 0 # grep n_rxfrm before after before: p02_n_rxfrm: 0 after: p02_n_rxfrm: 0 Test 2 — switch -> S32G direction Setup Partner board is a separate SJA1105 switch based board. # ping -c 10 -I t1-6 192.168.1.100 (run on a separate SJA1105/1110-family switch board connected to our port 9 / 100BASE-T1 / EPS-100bt1-9) # diff before after (ethtool -S EPS-100bt1-9) - n_rxfrm: 0 + n_rxfrm: 9 <- port 9 physically received 9 frames from the wire # diff before after - p02_n_txfrm: 0 + p02_n_txfrm: 9 <- switch fabric forwarded all 9 toward the CPU port # tcpdump -i pfe1 -e -nn -c 20 (same window) listening on pfe1, link-type NULL (BSD loopback), snapshot length 262144 bytes [-- nothing captured --] Port 9 received 9 real frames; the fabric forwarded all 9 toward port 2 — but nothing arrived at pfe1. So the SJA1110's own fabric counters show all 9 frames successfully forwarded from port 9 to port 2's egress. But tcpdump -i pfe1 -e -nn on the S32G during this exact test shows NOTHING received. So the DSA/software layer on the S32G side believes it's sending (case 1). The switch's internal fabric believes it's sending toward the CPU port (case 2). Neither side has any confirmation that the other actually received anything across the physical RGMII bus. Every layer adjacent to this bus works individually; the bus itself has no confirmed successful crossing in either direction. What's been ruled out so far: - pfeng_mode / hwconfig (xpcs_mode) — confirmed correct; EMAC1 mode is RGMII (0x9), not SGMII (it was previously misconfigured as SGMII due to xpcs_mode=both on SerDes1 forcing PFE_MAC1's XPCS into SGMII; corrected to xpcs_mode=0 since PFE_MAC0 alone only needs XPCS0) - PFE_MAC1 TX/RX clock enablement — confirmed enabled at the correct rate (125MHz) in clk_summary - DSA tagging and CPU port binding — confirmed working (port netdevs exist, frames get tagged with the correct destination port in the DSA header) - SJA1110 internal fabric/forwarding — confirmed working between two other ports (9 and 2) using real external traffic - BASE-T1 link partner — confirmed passing real frames into the switch (port 9 n_rxfrm increments from genuine wire traffic) What hasn't been ruled out / open questions: - Whether 1000 Mbps RGMII with zero internal delay on both MAC and switch sides (rx/tx-internal-delay-ps=0, plain "rgmii" not "rgmii-id") is compatible without delay added by board trace length — have not yet tried forcing the link down to 100 Mbps as a timing-margin test 1. Is rx/tx-internal-delay-ps=0 on both ends at 1000 Mbps RGMII expected to work, or does this combination typically require delay compensation unless the PCB explicitly accounts for it? 2. Am I missing any other configuration? Happy to share full register dumps, if required. Appreciate any pointers before we probe the PE_02-13 bus with a logic analyzer (limited probe access due to board layout, so it is not so convenient currently. Thanks. Re: Custom S32G399A board: No frames cross switch-facing RGMII bus in either direction Hi @Joey_z @db16122 I am attaching the relevant sections of the schematics here. The connection flow is as follows: We use PE_02 to PE_13 on the S32G3 chip shown in s32g3_pfe_mac1_connections.png for the PFE_MAC1. They go to a board to board connector (shown in Board_to_board_connector.png) that routes these signals to  a different board that has the switch. The switch connections are shown in SJA1110_A.png and SJA1110_B.png. So the connection is PE_xx pins -> board connectors -> switch (SJA1110) Please let me know if you have any questions. I have also raised a support ticket ( #00990408) with the same details.  Re: Custom S32G399A board: No frames cross switch-facing RGMII bus in either direction Hi,pcentauri92 Thank you for your reply. Please provide me with the schematic diagrams related to your ETH, particularly the ones for PFE_MCA1 and SJA1110 sections. You can create an internal support system case. In the information description, @Joey, then provide your schematic diagram information. Refer to this website: https://support.nxp.com BR Joey Re: Custom S32G399A board: No frames cross switch-facing RGMII bus in either direction Hi @Joey_z , Thank you for the response. The module in question here is a custom design that uses the S32G399A chip along with the NXP SJA1110A ethernet switch. We based this design on the S32G-VNP-RDB3 development platform but we made quite a few changes from the base design. The PFE_MAC1 using RGMII is one of those changes.  I am also attaching the dts file override where we change the PFE_MAC1 mode and pinmux here. PFE_MAC1 mode configuration: /* pfe_mdio1 is already disabled in the base config in s32gxxxa-rdb.dtsi */ &pfe_mdio1 { /* occupied by GMAC0 */ status = "disabled"; }; /* * pfe_netif1 = PFE_MAC1 — management port to Switch-A port 2. * Overrides the base "sgmii" stub in s32gxxxa-rdb.dtsi. * Plain "rgmii" (no -id/-txid) since both MAC and switch add zero delay. * No phy-handle: the link partner is the SJA1110A switch, described as a * fixed-link on switch port@2. MDIO is not needed for link management here. */ &pfe_netif1 { phy-mode = "rgmii"; status = "okay"; fixed-link { speed = <1000>; full-duplex; }; }; PFE_MAC1 pinmux: /* * PFE_MAC1 RGMII pinmux — management port to Switch-A. * * All RX pad SSS values confirmed from S32G3 IOMUX spreadsheet. * TX path: output pads only, no IMCR needed. * RX path: input pads + IMCR registers to route pads into PFE_MAC1. * * Note: PE_07 (TXD3) uses FUNC3, not FUNC2. Similarly PE_08 (RX_CLK) output uses FUNC3; its IMCR (CR#859) uses FUNC2. */ pfe1rgmii_pins: pfe1rgmii_pins { /* TX outputs: PE_02=TX_CLK, PE_03=TX_EN, PE_04=TXD0, PE_05=TXD1, PE_06=TXD2 PE_07 (TXD3) */ pfe1rgmii_grp0 { pinmux = , /* PE_02: PFE_MAC1_TX_CLK */ , /* PE_03: PFE_MAC1_TX_EN */ , /* PE_04: PFE_MAC1_TXD0 */ , /* PE_05: PFE_MAC1_TXD1 */ , /* PE_06: PFE_MAC1_TXD2 */ ; /* PE_07: PFE_MAC1_TXD3 */ output-enable; slew-rate = ; }; /* RX inputs — pads set to FUNC0 (input mode); routing into PFE_MAC1 is handled by the IMCR entries in pfe1rgmii_grp2 below. NXP input mux pattern: pad=FUNC0 + IMCR=FUNC2 */ pfe1rgmii_grp1 { pinmux = , /* PE_08: input */ , /* PE_09: input */ , /* PE_10: input */ , /* PE_11: input */ , /* PE_12: input */ ; /* PE_13: input */ input-enable; slew-rate = ; }; /* IMCR input mux — selects which pad drives each PFE_MAC1 RX signal. CR#866 routes PE_02 (TX_CLK pad) back into PFE_MAC1_TX_CLK_I; required even for RGMII TX because the MAC samples its own TX_CLK internally. All entries at FUNC2 per S32G3 IOMUX spreadsheet. */ pfe1rgmii_grp2 { pinmux = , /* CR#866: PFE_MAC1_TX_CLK_I ← PE_02 */ , /* CR#859: PFE_MAC1_RX_CLK_I ← PE_08 */ , /* CR#865: PFE_MAC1_RXDV_I ← PE_09 */ , /* CR#861: PFE_MAC1_RXD_I[0] ← PE_10 */ , /* CR#862: PFE_MAC1_RXD_I[1] ← PE_11 */ , /* CR#863: PFE_MAC1_RXD_I[2] ← PE_12 */ ; /* CR#864: PFE_MAC1_RXD_I[3] ← PE_13 */ }; }; Please let me know if you need any other information.    Re: Custom S32G399A board: No frames cross switch-facing RGMII bus in either direction any schematics sharing from hardware side for RGMII bus between PFE_MAC1 and SJA1110 port 2 ? Re: Custom S32G399A board: No frames cross switch-facing RGMII bus in either direction Hi，pcentauri92 Thank you for your detail information According to my understanding, there seems to be a problem with the communication when using PFE_MAC1 RGMAII and Port 2 of SJA1110A on your development board. Is that correct? The default configuration of S32G-VNP-RDB3 is that PFE_MAC0/1 operates in SGMII mode and is connected to SJA1110. On your development board, why did you consider using RGMII mode? It is recommended to modify the corresponding software configuration. BR Joey

i.mxrt1176 不带 DQS 的最大 NOR 闪存速度 我正在尝试更好地了解连接到 FlexSpi2 的串行 NOR 速度限制，因为我们遇到了性能问题。 在一篇关于使用不带 DQS 引脚的 FlexSPI 的 1060 系列的知识库文章中，似乎将 serialClkFreq 限制为 60MHz。 但是，对于 RT1176，我们已经成功地在 SDR 模式下以 100MHz 运行了 或非 Flash，尽管未能以 120MHz 启动，但看似没有问题。 同样，DDR 的频率为 50MHz，而 60MHz 则失效。 第"30.3.17.2 节 接收时钟源特性" 简单说明了不带 DQS 引脚的最大频率"最低" 。 是像 1060 系列知识库文章提到的那样将接口限制在 60MHz 还是以 100MHz 运行 SDR 模式符合规格？还是以 50MHz 运行 DDR 模式更好？ 在没有 DQS 的情况下，有什么优化性能的技巧吗？ https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs-Knowledge/Everything-you-need-to-know-about-DQS-pin-on-FlexSPI-and-SEMC/ta-p/1977399 Re: i.MXRT1176 Max NOR flash speed without DQS 你好@anbn、 感谢您对 NXP MIMXRT 系列的关注！ 如果使用 MCR0[RXCLKSRC]=0x0 （内部环回，不使用 DQS 引脚），数据手册限制在 SDR 模式下为 60 MHz，在 DDR 模式下为 30 MHz。因此，在这种模式下，100 MHz SDR 不在公布的规格范围内。 参考手册将 RXCLKsrc=0x0 标记为 “最低”， RXCLKsrc=0x1 标记为 “中”；实际频率限制在数据表中定义。数据表指定 RXCLKsrc=0x0 为 60 MHz SDR / 30 MHz DDR， RXCLKsrc=0x1 为 133 MHz SDR。 如果使用 FlexSPi2 辅助引脚组，则该引脚组不提供 DQS 键盘，因此 ROM 启动仅支持低速读取。因此，此引脚选项不适用于高性能 XIP/启动 操作。 因此，如果您当前的主板连接没有可用的 DQS 焊盘，则应将其评估为 60 MHz SDR/30 MHz DDR。如果需要更高的读取性能，建议使用具有 DQS 的引脚组，并配置 RXCLKsrc=0x1 。 致以最诚挚的问候， Gavin

Arducam B0353 Camera Integration with i.MX93 Dear Team, We need to integrate the Arducam B0353 MIPI 2-lane camera (https://www.arducam.com/arducam-full-hd-color-global-shutter-camera-for-raspberry-pi-2-3mp-ar0234-wide-angle-pivariety-camera-module-b0353.html) with the i.MX93 / i.MX9352 platform. We are new to this platform and would like to know the procedure for camera integration. If anyone has already integrated this camera (or a similar MIPI CSI-2 camera), please share: Integration steps Driver details Device tree configuration (if available) Looking forward to your support. Regards, Ajnas C Re: Arducam B0353 Camera Integration with i.MX93 I couldn't open the link, based on your link name description, the camera is ar0234? for the dts, you can refer to the imx93 dts as below which uses AP1302,  https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm64/boot/dts/freescale/imx93-11x11-evk.dts for the camera driver, nxp doesn't offer this, need customer ask for the vendor, you also can check if current bsp has your camera driver or not https://github.com/nxp-imx/linux-imx/tree/lf-6.12.y/drivers/media/i2c