S32Gブートローダーカスタマイズ このドキュメントは、ブートローダーを変更してLinuxとMCALを起動し、ブートローダー、MCAL、Linux間の競合を解決する方法を説明しています 本文说明在S32G2 RDB2板上如何定制开发Bootloader，本文示例主要实现功能是： Bootloader启动一个M核，MCAL驱动测试程序，本文分别测试了MCU，DIO，UART的MCAL驱动示例代码。 Bootloader同时启动A53 Linux 目录 1    需要的软件，工具，文档与说明... 3 1.1  软件与工具... 3 1.2  参考文档... 3 1.3  开发说明... 3 2    测试软件安装编译说明... 4 2.1  安装RTD_MCAL驱动... 4 2.2  编译MCAL驱动测试程序(以MCU为例) 5 2.3  优化重排M7 demo镜像及与MPU设置的配合... 5 2.4  去掉CLOCK INIT. 7 2.5  去掉MCU相关INIT. 8 2.6  DIO MCAL程序去掉PORT INIT. 9 2.7  UART MCAL程序去掉PORT INIT. 10 2.8 UART MCALプログラムのCLOCK TREEの修正.. 10 2.9  解决中断冲突... 11 2.10 准备A53 Linux镜像... 12 3    Bootloader工程说明... 13 3.1  关掉XRDC支持... 13 3.2  关掉eMMC/SD支持(可选) 14 3.3 セキュアブートを無効にする（オプション）14 3.4  增加MCAL驱动所需要的PORT的初始化... 15 3.5  解决Bootloader,MCAL与Linux的clock冲突... 17 3.6  配置A53 Boot sources: 34 3.7  配置M7 Boot sources: 35 3.8  关闭调试软断点：... 36 3.9  编译Bootloader工程... 37 3.10 制造Bootloader的带IVT的镜像... 38 3.11 烧写镜像... 41 4    测试... 42 4.1  硬件连接... 42 4.2  MCU MCAL+Linux测试过程... 42 4.3  DIO MCAL+Linux测试过程... 43 4.4  UART MCAL+Linux测试过程... 43 5    Bootloader源代码说明... 43 6    Bootloader定制说明... 45 6.1  QSPI NOR驱动说明... 45 6.2  eMMC/SDcard启动支持... 46 6.3  DDR初始化... 46 6.4  Secure Boot支持... 46 7    调试说明... 46 7.1  Bootloader的调试... 46 7.2  MCAL驱动的调试... 46 G3で起動できるようにATFを変更する方法を説明する文書をもう1つ追加してください。 オートモーティブ Re: S32G Bootloader Customzition 最終的に、問題は uboot の board_common.c に見つかりました。カーネル実行時に、board_cleanup_before_linux が scmi_reset_agent を呼び出します。コメントが呼び出されるとどうなるでしょうか？ Re: S32G Bootloader Customzition こんにちは。MCUのフラッシュメモリの読み書きをデバッグしています。現在、Aコアがubootステージに移行するとnorflashの読み書きは正常に動作するのですが、Linuxステージになるとnorflashの機能が異常になるという問題が発生しています。 ubootステージclkダンプビューqspi_flash2xは266666666です Linuxのダンプ/sys/kernel/debug/clk/clk_summaryでは、qspi_flash2xは266666666で、その後0に変わります。 dfs1レジスタをチェックすると、dfs1はリセットされている この問題を見つけるにはどうすればよいでしょうか? Re: S32G Bootloader Customzition MコアでCANメッセージを送信したのですが、Ubootのマルチコア起動プロセス中にCANメッセージの送信が停止しました。私のATF設定は@learnxさんと同じです。原因を解析していただけますか？ありがとうございます！ @Johnli Re: S32G Bootloader Customzition ありがとう！ Re: S32Gブートローダーカスタマイズ ドキュメントを確認してください：llceドライバkoをロードしていることを確認してください。 S32G_Bootloader_G3_LLCELOGGER ドキュメントおよびプロジェクトにおいて、ロガー・デモ実行用G3ブートローダーカスタマイズ(G2と同様)を説明しています https://community.nxp.com/t5/NXP-Designs-Knowledge-Base/S32G-Bootloader-G3-Customization/ta-p/1769528 Re: S32G Bootloader Customzition こんにちは。質問があります。BSP38イメージを使用しています。起動後、ubootでclk dumpを使ってllce_can_peのクロック値を照会したところ、0と表示されました。ATFでデバイスツリー構成を確認しましたが、問題は見つかりませんでした。 ATF デバイスツリー構成 mc_cgm0: mc_cgm0@40030000 { compatible = "nxp,s32cc-mc_cgm0"; reg = <0x0 0x40030000 0x0 0x3000>; assigned-clocks = < & plat_clks S32GEN1_CLK_MC_CGM0_MUX0 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX1 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX2 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX3 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX4 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX5 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX7 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX8 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX9 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX10 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX12 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX14 >, < & plat_clks S32GEN1_CLK_MC_CGM0_MUX16 >, <&plat_clks S32GEN1_CLK_XBAR_2X>, <&plat_clks S32GEN1_CLK_PER>, < & plat_clks S32GEN1_CLK_FTM0_REF >, < & plat_clks S32GEN1_CLK_FTM1_REF >, < & plat_clks S32GEN1_CLK_CAN_PE >, < & plat_clks S32GEN1_CLK_LIN_BAUD >, < & plat_clks S32GEN1_CLK_GMAC0_TS >, <&plat_clks S32GEN1_CLK_SPI>, <&plat_clks S32GEN1_CLK_SDHC>, <&plat_clks S32GEN1_CLK_QSPI_2X>; assigned-clock-parents = < & plat_clks S32GEN1_CLK_ARM_PLL_DFS1 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI0 >, <&plat_clks S32GEN1_CLK_FXOSC>, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI1 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI1 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI1 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI2 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI3 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI4 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI5 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_DFS1 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_DFS3 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI7 >; assigned-clock-rates = <0>, <0>, <0>, <0>, <0>, <0>, <0>, <0>, <0>, <0>, <0>, <0>, <0>, <0>, <80000000>, <40000000>, <40000000>, <40000000>, <125000000>, <200000000>, <100000000>, <400000000>, <S32GEN1_QSPI_2X_CLK_FREQ>; }; periphpll: periphpll@4003c000 { compatible = "nxp,s32cc-periphpll"; reg = <0x0 0x4003c000 0x0 0x3000>; assigned-clocks = < & plat_clks S32GEN1_CLK_PERIPH_PLL_MUX >, <&plat_clks S32GEN1_CLK_PERIPH_PLL_VCO>, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI0 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI1 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI2 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI3 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI4 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI5 >, < & plat_clks S32GEN1_CLK_PERIPH_PLL_PHI7 >; assigned-clock-parents = <&plat_clks S32GEN1_CLK_FXOSC>; assigned-clock-rates = <0>, <S32GEN1_PERIPH_PLL_VCO_FREQ>, <100000000>, <80000000>, <40000000>, <125000000>, <200000000>, <125000000>, <100000000>; }; accelpll: accelpll@40040000 { compatible = "nxp,s32cc-accelpll"; reg = <0x0 0x40040000 0x0 0x3000>; }; Re: S32G ブートローダーのカスタマイズ こんにちは@Johnli こんにちは！ 下の図の赤い枠で示されているように、一部のクロックがATFで特定のクロック値で定義されていないのはなぜでしょうか？システムはどのようにしてこのようなクロックの最終的なクロック値を決定するのでしょうか？ARM_PLL_VCOの関連レジスタを調べたところ、クロックのサイズが許可されている最大値と同じであることがわかりました。 ありがとう！ Re: S32G Bootloader Customzition これは、このプロジェクトのMCUモジュールがこのクロックを動作させないことを意味します。EBでは、構成項目のプロパティを表示できます。 Re: S32G ブートローダーのカスタマイズ Hi @Johnli      您好！非常感谢~ もう一つ質問があります。共有ドキュメントやEBで「Under MCU Control」という表示をよく見かけますが、これは何のためのものなのでしょうか？RMでは関連する説明が見つかりません。この質問への回答を教えていただけますか？ ありがとう！ Re: S32G Bootloader Customzition 1: クロック関連のドキュメントS32G_Supplemental_documentation_on_resolving_clock_conflicts_V1-2023.07.03.pdfをご覧ください。 2: Linux クロックの初期化と構成は ATF に転送する必要があるため、コードは ATF にあります。 Re: S32Gブートローダーカスタマイズ Hi John, S32G3ブートローダーのマニュアルはありますか？ どうもありがとうございました！ Re: S32Gブートローダーカスタマイズ Hi John, ちょっと気になったのですが、このドキュメントは英語版がありますか？ よろしくお願いいたします。 Viktor

S32 Design Studio for S32 Platform 3.3 的观察点 观察点是数据的断点，通常被称为数据断点。观察点可以监视全局变量、外设访问、堆栈深度等，为调试和工作提供强大的辅助。可设置的观察点数量因 MCU 系列和实现而异。 观察点通过观察点单元实现，这些单元是 MCU/CPU 调试架构中的数据比较器，位于处理器核心附近。配置完成后，它们将监控处理器的地址线和其他信号，以检测特定的感兴趣事件。该硬件能够监控 CPU 执行的数据访问，并在特定数据事件发生时强制其停止。 与其他一些调试功能相比，设置观察点的方法在 IDE 中更加隐蔽。设置观察点最简单的方法之一是使用 Outline View（大纲视图）。在此视图中，您可以找到全局和静态变量，然后只需选择 Toggle Watchpoints（切换观察点）即可。   设置后，它们将出现在 Breakpoints（断点）窗格中，与已设置的其他断点并列显示。    观察点可以配置为在 Read（或 Load）、Write（或 Store）或两者时停止 CPU。由于观察点“监视”对内存的访问，因此它们适合跟踪对全局或静态变量的访问，以及对内存的任何数据访问，包括对内存映射外设的访问。  注意：要在 Breakpoint 视图中轻松区分 Breakpoints 和 Watchpoints，您可以选择按 Breakpoint 类型对条目进行分组。在 Breakpoints 视图中，点击 Eclipse 向下箭头图标菜单，然后您可以选择按断点类型分组，如下所示：   从上图中可以看出，设置 Watchpoint（观察点）的选项也可以直接从 Breakpoint（断点）视图中设置。   在此处设置后，您将看到未填充的对话框——只需输入地址，即可创建观察点，用于监控对该位置的访问。   在 IDE 中设置观察点的另一个位置是 Memory（内存）视图中的上下文相关菜单。   不幸的是，S32 Design Studio for S32 Platform 3.3 中的条件观察点在某些情况下可能不起作用。 调试 | Flash 编程 Eclipse IDE 使用和设置

针对物联网数据和混合云集成优化 i.MX RT 设备 大家好， 我目前正在使用 NXP i.MX RT1170系列开发物联网解决方案，并希望与大家分享我的设置和见解。 该项目从多个设备收集传感器数据，并通过安全网关发送。我们正在使用 混合云方法，将本地边缘处理与云存储和分析相结合。这样就可以在现场进行实时决策，同时在云中保持长期数据的可访问性。 我对以下方面的最佳做法特别感兴趣： 在网络中断期间，在 MCU 上有效地缓冲和批处理数据。 在混合云环境中为 Cortex-M 设备实施安全的 OTA 更新。 以最小的资源开销内置 MQTT/TLS 通信。 有没有人使用恩智浦的RT设备成功部署了类似的架构？如果您有任何建议或经验，我们将不胜感激。 提前感谢！ Re: Optimizing i.MX RT Devices for IoT Data and Hybrid Cloud Integration 我明白你的意思，请查看下面的参考链接，其中一些可能已过期。 https://mcuxpresso.nxp.com/mcuxsdk/25.09.00/html/middleware/aws_iot/index.html https://mcuxpresso.nxp.com/mcuxsdk/latest/html/examples/wifi_examples/wifi_mqtt/readme.html https://mcuxpresso.nxp.com/mcuxsdk/latest/html/examples/ota_examples/index.html https://www.nxp.com/docs/en/application-note/AN13469.pdf

S32K3 上的 FlexCAN DMA - 中断与 TCD 您好，NXP团队， 我们正在评估S32K3 上的 FlexCAN Rx DMA，希望确认我们的观察结果是否符合预期，或者是否有推荐的方法。 方法 1： 中断基于 DMA 完成 事件 DMA 将一个 CAN 帧从 Rx FIFO 复制到 RAM 临时缓冲区，并产生一个中断。 在将数据推送到应用程序循环缓冲区之前，需要一个临时缓冲区。 意见/问题： 临时存储似乎是必要的，因为 eDMA 不支持循环队列或自动重新Arm。 我们观察到 RX 信息丢失，偶尔 TX 也会在负载情况下卡住。 对于传统 Rx FIFO和ER-FIFO，是否有使用 DMA 实现无损耗循环Rx缓冲的推荐方法，或者这是已知的限制？ 方法 2：基于 TCD 的 DMA DMA 将原始 FlexCAN 寄存器字（CS/DLC/标志、ID、数据）从 RxFIFO 输出位置（源）复制到 RAM 缓冲区（目标）。 接收的数据不是正常化的 CAN 报文格式。 意见/问题： CPU 仍需要按正确顺序解析消息 ID（STD/EXT）、有效负载长度（源自 DLC）、有效负载字节、FD/BRS 标志和时间戳。 FlexCAN DMA 是否只能执行原始传输，而报文规范化必须始终由软件完成？ 有没有推荐的方法可以为 DMA 接收到的帧重复使用 RTD 驱动程序解析逻辑？ 另一个问题是目的地调制解调器无法处理 CAN FD 帧的循环队列操作。这意味着 TCD 方法中有一个目标模的概念，它有助于在达到一定字节数后封装目标地址。因此，CAN FD 帧字节（每帧 72 字节）的数量未正确与那里的模值对齐。 我们还尝试了另一种调整目的地最后地址寄存器的方法。它适用于单帧，但存在一个问题，即不能正确封装帧数的目标地址，如 20 帧队列。 附加问题 与普通的 Rx FIFO 中断相比，使用CAN DMA 中断的优势是什么。 请确认上述观察结果是否都是 S32K3 上 FlexCAN Rx DMA 的预期行为？ 谢谢... Re: FlexCAN DMA on S32K3 –Interrupt vs TCD 你好@kapidlitap 类似的主题问题。 https://community.nxp.com/t5/S32K/S32K358-Legacy-RX-Fifo-with-DMA-vs-enhanced-RX-Fifo-DMA/td-p/2266494 我们的 RTD 驱动程序已经为用户完成了 DMA 配置，因此用户无需根据自己的需要重新配置 DMA。 我们不提供中断和 DMA 方法之间的性能比较数据；用户应根据自己的实际使用情况进行配置和测试，以选择最佳方法。 增强型 FIFO+DMA 演示 https://community.nxp.com/t5/S32K-Knowledge-Base/Example-S32K344-FlexCAN-Ip-TX-RX-EnhanceRXFIFO-DMA-test-S32DS3-5/ta-p/2015832

为什么硬编码使用 .sldd 作为数据存储？ 为什么恩智浦 MBDT 硬编码 .sldd 作为外部数据存储？ 这与外部模型数据存储的其他用途相冲突，并使引用配置的使用变得比预期的要难。 Mathworks 推荐的参考配置设置是为项目中的配置使用通用共享 sldd，并将其链接到每个模型。但是，如果使用恩智浦 MBDT 执行此方法，那么下次打开模型时 MBDT 就会覆盖数据存储，而且 MBDT 也会变得非常混乱。 Re: Why is it hardcoded to use .sldd as data store? 你好，@Henrik-Wires、 作为参考，您可以查看位于 model_ref 文件夹中的 s32k3xx_refconfig_s32ct 模型结构。此示例说明了如何在模型引用层次结构中应用引用配置：下级模型通过使用 引用 字典来引用顶级模型的 SLDD。 如果您更愿意在标准模型层次结构（而不是模型参考层次结构）中应用参考配置方法，则可以创建一个独立组网 \(SA\) SLDD 文件并从需要此配置的每个特定模型的 SLDD 中引用该文件。这是使用前面在 “参考词典” 部分中描述的相同机制完成的。 希望对您有所帮助、 德拉古 Re: Why is it hardcoded to use <modelname>.sldd as data store? 谢谢。我会试试的。

imxrt1040 フレックスIO PWM 1 kHz の周波数で 50% のデューティ サイクルに構成された Flex-IO ピンを使用して PWM を生成したいと考えています。Flex-IO モジュールはこの周波数を正確にサポートできますか?具体的には： Flex-IO PWM 出力ピンでは 1 kHz が完全にサポートされていますか? この周波数での PWM 精度に影響する可能性のある既知のハードウェアまたはクロックの制限はありますか? 安定した PWM 出力を実現するために、特別な構成 (クロック ソース、タイマー、シフターなど) は必要ですか? Re: imxrt1040 FlexIO PWM こんにちは、 FlexIO で期待される周波数を実現するには、適切なクロック ソースと分周器を選択する必要があります。FlexIO1 で使用可能なクロック ソースは、CCM D1 クロック ディバイダ レジスタ (CCM_CDCDR) にあります。さらに、リファレンス マニュアルのセクション 13.3.2.2 (PLL) では、各 PLL について説明しています。 構成例については、SDK の例 flexio_pwm とアプリケーションノート「FlexIO を使用した PWM および PFM の生成 (AN12713)」を参照してください。 よろしくお願いいたします。 パブロ

s32k144 上的 A/B 分区 嗨，团队、 我正在按照这份文档进行 A/B 交换 https://www.nxp.com/docs/en/application-note-software/AN12323SW.zip。 当我按下 SW2 并满足以下条件时，如果 (PTC->PDIR& (1<< PTC12))条件，START_FRAME_STATE 也通过。 当我调试时，它被卡在FW_HDR_STATE While 循环中，在 putty 中无法看到任何数据。 谢谢& 、 纳维纳 Re: A/B partitioning on s32k144 你好@纳维娜 如果程序卡在"while(0 == ((CAN0->IFLAG1>> 4)& 1 ));" ，可能有两个原因： 1.检查 FLEXCAN0_transmit_msg(&CAN_data，canfd_en);是否正确发送并收到节点 2 的响应。否则，节点 2 将不会作出回应，导致节点 1 收不到任何报文。 2.节点 1 收到了节点 2 的响应，但未能收到。 在我看来，第一种可能性更大。您可以使用其他监测软件来监测总线数据，以确认哪个节点导致了问题。

Mipi-csi2 capture misalignment using ISP on imx8mp We've recently migrated from capturing from an ISI based pipeline to using the ISP. The aim is to perform the debayer in h/w instead of software. The ISI version of the driver works and can support two instances of our sensor on two separate 4-line mipi-csi2 interfaces. The resolution and bit depths aren't scary either (1920x1200, 8 or 10-bit). The ISP version of the driver is the same as the ISI version apart from opening up the additional ioctl's required by the vvcam service. The sensor interface driver/lib which links vvcam also appears to start successfully and runs successfully. Adapted xml and json config files seem correct too. The isp_media_server works for one or two instances of our sensor, installing all the correct system drivers and sensor drivers (imx8_media_dev, our driver, vvcam_video, vvcam_dwp, and vvcam_isp). It reports no errors and installs a /dev/videoX instance per sensor correctly. Using gstreamer or the video_test tool work too and kick off the correct sensor in the correct mode. However, what we get out is wrong. Attached is a capture from video_test that was output to a monitor. It looks like the mipi setup isn't correct when it's done indirectly through isp_media_server instead of using the ISI/device tree approach. It appears to be missing SOF headers and misaligns the capture.  Here are the versions we use: Varascite SOM based imx8mp Kirkstone yocto build Kernel v5.15.60 isp-imx-4.2.2.18.0 kernel-module-isp-vvcam-4.2.2.18.0 Any pointers to where these settings are configured would be great. My assumption was the device tree, though apart from disabling ISI and enabling ISP, this has not changed. Many thanks. - Oliver Re: Mipi-csi2 capture misalignment using ISP on imx8mp what camera do you use? pls offer the test log with me, did you try other format? any difference? Re: Mipi-csi2 capture misalignment using ISP on imx8mp Sorry, attachment didn't take when topic was posted.... Re: Mipi-csi2 capture misalignment using ISP on imx8mp @joanxie, thanks for getting back. The sensor is an ar0234, where the first sensor on isp0 is the monochrome variant and the sensor on isp1 is a colour (bayer) variant. There is no difference in the way the sensors are driven under the hood. The logs are a little bit useless as nothing is failing. But attached is the output from the isp_media_server anyway. Not sure what other logs would be interesting. There is no real change between the two sensors (colour or mono) and I wouldn't expect that as the data captured and configuration would be the same for both sensors. There is a difference if I change the capture resolution from 10-bit to 8-bit. There is less loss (only 3 repeated images inside the one, instead of about 5), but the SOF is still off and the same misalignment exists. See attached image. Sorry about the poor quality captures, I am literally taking a photo of a screen with my phone. But I think it shows the problem clear enough. Re: Mipi-csi2 capture misalignment using ISP on imx8mp did you capture from the dual camera in the same time? and you got the same issue from the dual camera? how about testing one by one? let me remind, if you need to use dual ISP int he same time, only can support up to 1080p resolution, so I suggest that you can test them one by one, we have verified ar0144, maybe you can refer to that, to check if you set correct, check the vvcam driver to set correct  https://github.com/nxp-imx-support/meta-imx8mp-isp-ar0144 you also can refer to the AN for how to set monochrome Re: Mipi-csi2 capture misalignment using ISP on imx8mp Thanks for the heads up, I wasn't aware that the ISP was limited to 1080p. That is not really an issue as I can run the mono camera through the ISI and just run the colour one through ISP.  However, I have been running just one camera at a time for now. I will look at the ar0144 driver to see if there are any obvious differences. Do you know what version of kernel/vvcam/isp the ar0144 driver expecting? Re: Mipi-csi2 capture misalignment using ISP on imx8mp refer to your description, you need double check your camera driver, the ar0144 SW package is based on 6.1.22

FTM CnV 更新の問題 SO、データのビット値に基づいてCnVの値を変更しようとしました しかし、出力は最初に書き込まれた値のまま変化しません 私はまだこのマイクロコントローラMKE02Z64VLC4を使い始めたばかりなので、 どのステップが間違っているのか分かりません。どの行が欠けているか教えてください。 #include "MKE02Z4.h" #define FTM_MOD 24 // 25 ticks → 1.25us @ 20MHz #define TICKS_0 7 #define TICKS_1 14 void FTM_Init(void) { SIM->SCGC |= SIM_SCGC_FTM2_MASK; FTM2->MODE = FTM_MODE_WPDIS_MASK | FTM_MODE_FTMEN_MASK; FTM2->CNTIN = 0; FTM2->CNT = 0; FTM2->MOD = FTM_MOD; FTM2->CONTROLS[0].CnSC = FTM_CnSC_MSB_MASK | FTM_CnSC_ELSB_MASK; FTM2->CONTROLS[0].CnV = TICKS_0; /* ENABLE CHANNEL OUTPUT (CRITICAL) */ FTM2->OUTMASK &= ~(1 << 0); /* Initial load */ *(volatile __UINT32_TYPE__ *)0x4003A098 = 0x0021; FTM2->SC = FTM_SC_CLKS(1) | FTM_SC_PS(0); *(volatile __UINT32_TYPE__ *)0x4003A064 = 0x00; } static inline void wait_ftm_period(void) { while(!(FTM2->SC & FTM_SC_TOF_MASK)); FTM2->SC &= ~FTM_SC_TOF_MASK; } uint32_t word = 0x5555; int main(void) { FTM_Init(); while (1) { for(int i = 0; i < 16; i++) { if (word & (1UL << i)) *(volatile __UINT32_TYPE__ *)0x4003A010 = TICKS_1; else *(volatile __UINT32_TYPE__ *)0x4003A010 = TICKS_0; /* ARM reload for next PWM cycle */ *(volatile __UINT32_TYPE__ *)0x4003A098 = 0x0021; /* WAIT ONE PWM PERIOD */ wait_ftm_period(); } } } Re: FTM CnV Update Problem しかし、そのレジスタの左から3番目のバイト、つまりMSBにLDOKがあり、右から2番目のバイトにはLDOKがないので、これが唯一の可能性ですよね？ 0x0020=LDOK、0x0001=CH0SEL 私の観点からするとそれは正しいのではないでしょうか そして私の投稿に返信していただきありがとうございます🙇🏼‍♂️  そして、私のこの疑問も明らかにしてください。 Re: FTM CnV Update Problem CAN、PWMがどのように生成を開始するかの流れを説明してください。 Re: FTM CnV Update Problem こんにちは@Jana_muralidharan 、 ご投稿ありがとうございます。 FTMEN = 1 (すでに設定済み) の場合、FTM のメイン レジスタ (CnV、MOD、CNTIN などを含む) は書き込みバッファリングされ、実際のレジスタは同期/ロード イベント情報がトリガーされたときにのみ更新されます。それ以外の場合、新しい値はバッファに残り、チャネルは古い初期化された値を使い続けます。RMの説明をご覧ください: ロードを有効にするには、以下のコードを変更して LDOK=1 を設定してください。 /* ARM reload for next PWM cycle */ *(volatile __UINT32_TYPE__ *)0x4003A098 = 0x0201;//0x0200=LDOK, 0x0001=CH0SEL お役に立てれば幸いです。 BR セレステ ---------------------------------------------------------------------------------------------------------------------------- 注: この投稿が質問の答えである場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ ---------------------------------------------------------------------------------------------------------------------------- Re: FTM CnV Update Problem いいえ、あなたの理解は間違っています。テストをしてみました。結果をご覧ください: 1) 正しい0x02 0 0=LDOK の場合: 2) 間違った0x0 0 2 0=LDOK: バイト順序とビット番号を混同しているようです。32 ビット レジスタの場合、ドキュメントではビットごとにフィールドを参照します (ビット 0 が最下位、ビット 31 が最上位)。LDOK = bit9 は、それがどのバイトにあるかとは関係ありません。 お役に立てれば幸いです。 BR セレステ   Re: FTM CnV Update Problem ご回答ありがとうございます。私はSOバカだと分かりました。どうもありがとうございます しかし、組み込みライブラリのマスクを使用しましたが、それでも同じ問題が発生します。とにかく、すぐに対応していただきありがとうございます。 Re: FTM CnV Update Problem この質問については、より深く理解するために当社のSDKデモのCANを参照してください。 ボードを選択 | MCUXpresso SDKs ビルダー BR セレステ

读取 i.MX7D PCIE 中的状态和命令寄存器时无响应 你好。 读取 i.MX7D PCIE 中的状态和命令寄存器时无响应。 我有以下设置： RDC_MRCn : (RDC_PDAO45) 0x000000FF PMU_REG_1P0Dn : 0x00021073 CCM_TARGET_ROOTn : PCIE_CTRL_CLK_ROOT : 0x12000000 PCIEPHY_CLK_ROOT : 0x11000000 CCM_CCGR96 : pcie : 0x00000003 SRC_PCIEPHY_RCR : 0x00000000 我还需要进行其他设置吗？ 顺祝商祺！ Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好，志明。 我尝试更改 CCM 和 RCD 设置，但没有任何变化。 于是我用示波器检查了电压。 FUSE_FSOURCE 电压为 1.8v。 我将 PMU_REG_1P0D 设置为 0x210F3，但 PCIE_VPH 端子和其他端子仍为 0V。 原因可能是什么？ 顺祝商祺！ Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好， ，请确保时钟不是门控时钟，并且已经生成。如果确认时钟正确，请检查 RDC 中的权限设置。 ， Zhiming。 Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好 志明 我昨天写的内容有误。 当 0x00031077 写入"PMU_REG_1P0Dn" 时，"VDD_1P0_CAP" 引脚输出 1.0V。 在参考手册的图 5-23 和 SABRE 板原理图的第 5 页中，我找不到任何关于如何设置 "VDDA_PHY_1P8" 开关的说明。因此，"VDDA_PHY_1P8" 仍为 0V。 请给我一些建议。 关于您的建议，"时钟不是门控的，而是已经生成的，" 我无法用示波器确认这一点。 请给我一些建议。 顺祝商祺！ Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好@tamotsu 我知道你可能会提出一个裸机系统，但我想讨论一下 PCIe 对 Linux 的要求。 对于 PCIe 本身，需要正确的三个关键资源：时钟、电源、RESET。 1. 您需要确保这三个时钟生成和解除门控。 2。确保在 GPC 中打开 pcie 功率域。 完成这两个步骤后，至少可以读取寄存器。 3.参考 pcie 驱动程序执行正确的 RESET 时序：drivers/pci/controller/dwc/pci-imx6.c。 clocks = <&clks IMX7D_PCIE_CTRL_ROOT_CLK>, <&clks IMX7D_PLL_ENET_MAIN_100M_CLK>, <&clks IMX7D_PCIE_PHY_ROOT_CLK>; clock-names = "pcie", "pcie_bus", "pcie_phy"; assigned-clocks = <&clks IMX7D_PCIE_CTRL_ROOT_SRC>, <&clks IMX7D_PCIE_PHY_ROOT_SRC>; assigned-clock-parents = <&clks IMX7D_PLL_ENET_MAIN_250M_CLK>, <&clks IMX7D_PLL_ENET_MAIN_100M_CLK>; fsl,max-link-speed = <2>; power-domains = <&pgc_pcie_phy>; resets = <&src IMX7_RESET_PCIEPHY>, <&src IMX7_RESET_PCIE_CTRL_APPS_EN>, <&src IMX7_RESET_PCIE_CTRL_APPS_TURNOFF>; reset-names = "pciephy", "apps", "turnoff"; gpc: gpc@303a0000 { compatible = "fsl,imx7d-gpc"; reg = <0x303a0000 0x10000>; interrupt-controller; interrupts = ; #interrupt-cells = <3>; interrupt-parent = <&intc>; fsl,mf-mix-wakeup-irq = <0x54410000 0xc00 0x0 0x1040640>; pgc { #address-cells = <1>; #size-cells = <0>; pgc_mipi_phy: power-domain@0 { #power-domain-cells = <0>; reg = <0>; power-supply = <&reg_1p0d>; }; pgc_pcie_phy: power-domain@1 { #power-domain-cells = <0>; reg = <1>; power-supply = <&reg_1p0d>; }; pgc_hsic_phy: power-domain@2 { #power-domain-cells = <0>; reg = <2>; power-supply = <&reg_1p2>; }; }; }; 致敬， Zhiming Re: No response when reading Status and Command Register in PCIE of i.MX7D 您好 刘志明. 我正在在 u-boot 中调试 PCIE。 u-boot 读取设备树（fsl、imx6q-pcie）的内容并执行 imx_pciw_dm_probe ()。 函数 imx_pciw_dm_probe() 跳转到函数 imx_pcie_link_up()。 在该功能开始时，需要读取 PCIE"状态和命令寄存器 (0x33800004)" 。 这一过程没有任何回应。 即使使用您提供的设备树信息，结果也是一样的。 寄存器未反映设备树的内容。 因此，我设置了以下寄存器： PMU_REG_1P0D 0x00021079 SRC_PCIEPHY_RCR 0x00000000 CCM_TARGET_ROOT PCIE 0x12000000 CCM_TARGET_ROOT PHY 0x11000000 CCM_CCGR96 0x00000003 我没有更改以下寄存器。 PDC_PDAP45 0x000000FF PDC_MDA2 0x00000000 即使这样设置，当我在调试器中加载 0x33800000 时，也没有任何反应。 接下来，我认为"VDDA_PHY_1P8" 保持 0V 的原因与 GPC 有关。 我将"PGA CPU 映射（0x303a00ec）设置为 0x09。 我写了 0x01 到 " CPU GPC 软件开机触发信号 (0x303a00f0) " 但它仍然是 0x00。 另外，当我写 0x02 到 " PU GPC 软件开机触发信号 (0x303a00f8) " 时，动态随机存取存储器(DRAM)的内容发生了变化。 我还应该设置哪些寄存器？ 顺祝商祺！ Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好@塔莫津 您可能想看看下面的补丁，了解一些其他想法。整体移植应基于软件框架，而不是直接修改寄存器。 看来 uboot 有 i.MX7D SRC 驱动程序。 https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/Add-i-MX8MPlus-pci-driver-in-uboot/ta-p/1753246 致敬， Zhiming Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好，Zhiming_Liu。 关于你们为我提供的支持，我在 i.MX8 处理过程中遇到了问题，这是第一步。 我在参考手册中引用了 " 5.5.9.5 示例代码 4 "。 reg32_write (GPC_IPS_BASE_ADDR + 0xF8 , *** | 0x2 ); 运行此代码后，MPU 将变得毫无反应。 不过，使用 PCIE_PHY 以外的值不会有问题。 在运行 u-boot/drivers/pci/pcie_imx.c 之前，你能否告诉我要设置什么以及如何设置 @probe (structudevice *dev)? 顺祝商祺！ Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好@tamotsu PCIe 驱动程序由主线维护，而不是恩智浦，因此缺少一些代码是正常的。您可以参考 i.MX7D Linux PCIe 驱动程序，将其移植到 uboot 中。pci_imx.c 还引用了 Linux 内核驱动程序。 致敬， Zhiming Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好，Zhiming_Liu。 IMX7DSABRE 有一个 Mini PCIE 端口。 我想知道为什么 u-boot 没有设置 IMX7DSABRE PCIE 时钟、电源等的源代码。 顺祝商祺！ Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好，Zhiming_Liu。 我理解你的建议。 我将再次阅读参考手册并重试。 顺祝商祺！ Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好，Zhiming_Liu。 我终于找到了它没有响应的原因。 我将 SABRE 电路的"SW2_1V8" 与"VDDA_1P8_01（引脚-V6）" 相同。 但我发现电感电阻值太大了。 当我设置 GPC_PU_PGC_SW_PUP_REG 时，"VDDA_1P8_01(V6)" 的电压在 2uSec 内下降了 0.2V。 因此，VDDA_PHY_1P8 只升至 0.35V。 当我短接这个电感时，VDDA_PHY_1P8 变成了 1.8V。 我以为即使输入电压下降一点 VDDA_PHY_1P8 也没问题，但我发现事实并非如此。 非常感谢你们的建议。 顺祝商祺！ Re: No response when reading Status and Command Register in PCIE of i.MX7D 你好，Zhiming_Liu。 我终于找到了它没有响应的原因。 我将 SABRE 电路的"SW2_1V8" 至"VDDA_1P8_01（引脚-V6）" ，但发现电感电阻值太大。 当我设置 GPC_PU_PGC_SW_PUP_REG 时，"VDDA_1P8_01(V6)" 的电压在 2uSec 内下降了 0.2V。 因此，VDDA_PHY_1P8 只升至 0.35V。 当我短接这个电感时，VDDA_PHY_1P8 变成了 1.8V。 我以为即使输入电压下降一点 VDDA_PHY_1P8 也没问题，但我发现事实并非如此。 非常感谢你们的建议。 顺祝商祺！

[S32K324 Mcu] 启用 core_1 后出现 ITCM ECC 错误 大家好 启用 core_1 后，Autoever 报告 S32K324 ITCM ECC 错误。目前采用的是以下顺序。 1.仅在 IVT 中启用 CM7_0 2。CM7_0 RESET处理程序-> Mcu_Init-> mcu_initClock-> mcu_setMode-> 外设驱动程序初始化-> OS StartCore 3.在 Os_StartCore 中启用 CM7_1 启用 CM7_1 内核后不久，RESET 处理程序中出现了 ITCM ECC 错误。 CM7_1 RESET 处理程序中有 TCM 初始化例程，但是 ECC 错误是在执行该例程之前发生的。 虽然 CM7_1 在断点处停止，但 ERM 中的 CORR_ERR_CNT13 有所增加。 您能给我一些建议吗？ 顺祝商祺！ 雅各 优先权：紧急 RTD 资料来源直接客户 Re: [S32K324 Mcu] ITCM ECC error after enabling the core_1 你好@james-lee, 是的，这是 K3 上已知的错误。 我试图从硬件/引导加载程序团队找到根本原因： https://community.nxp.com/t5/HSE-FW-Support/TCM-ECC-errors-on-S32K3-devices/m-p/1987897 但目前还不清楚。 ITCM 和 DTCM 在进入 RESET 处理程序之前处于启用状态，对于某些错误，错误会在执行前几条指令（即使它们与 TCM 无关）后随机触发触发信号。 一种解决方法是将 TCM init 启动例程移到启动开始时，这在很多情况下都有效，但在某些 K3 衍生工具 100% 上却不行，即使在 TCM init 启动过程中，它也会随机出现。 第二种解决方法是忽略这些故障，直到它们被 eMcem_Init() 清除。 清除后，一旦启动时完全初始化 TCM，它们将不会再次触发信号。 因此，如果启动了更多内核，则每个内核的 TCM 可能会引发此错误，因此，如果您不想针对这些 TCM 故障触发信号，则只能在所有内核启动后调用 FCCU/DCM 故障配置 (emcem_init ())。 亲切的问候， Radoslav

デバッグ lpc1769 の問題 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、mcabralによってLPCWareに投稿されました。投稿日時：2012年6月14日(木) 12:11:23 MST 皆さん、こんにちは！LPC769ボードについて助けが必要なのですが… 使えなくなってしまったのでプログラミングができません。デバッグにアクセスできなくなってしまいました。ISP、ベクターキャッチ、Flashmagicを使って制御を取り戻そうと試み、CRPがアクティブでないことも確認しましたが、どれもうまくいきません。コードかPCに何か問題があるのではないかと考え始めていますが、コード自体はとてもシンプルなものです。表示されるエラーメッセージは次のとおりです。 02: 接続に失敗しました: Ep(01)。ターゲットはデバッグ不可としてマークされています。 Emu(0): コネクテッド。以前のバージョン: なし。DpID: EDB6。情報: T1S6RGRIA いいえ！供給電圧に問題はありません:) 私の机の上に未使用のボードがいくつかあるので、どなたか助けていただけると大変助かります!:( Re: Problem with debug lpc1769 LPC1769 の問題のデバッグは、特に JTAG/SWD セットアップとクロック構成に関しては難しい場合があるため、あなたの質問は非常に共感できます。私も、小さな構成の詳細が何時間も混乱を引き起こし、体系的なチェックが本当に役立ったという同様の状況に直面したことがあります。ある意味では、ハードウェアの問題を追跡することは、データの正確性を確認することに似ています。これは、 Pinellas County Valuation がすべての詳細を慎重に検証する必要があるのと同じです。根本原因がすぐに特定できることを願っています。また、この問題を共有していただきありがとうございます。同じ MCU を使用している他の人にとって役立ちます。 Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、mcabralによってLPCWareに投稿されました。2012年6月19日火曜日 06:35:17 MST 引用: ゼロ ISP に切り替えて「?」を受信すると、LPC は「同期済み」と応答します。 #1 ISP に切り替えると、P2.10 がプルダウンされ、リセットされます。 #2 FlashMagic は必要なことすべてを実行します (インターフェース: なし (ISP)) #3 3.3V UART を接続するには、GND、RxD、TxD が必要です。 SO、LPCXpresso1769 ボードを使用すると、これは非常に簡単に実行できます。そして、何度も述べたように、#1 から #3 で失敗することはほぼ不可能です。 唯一難しいのは、動作する UART-USB コンバータを使用することです。SO、すべての問題の約 99% は USB 接続の取得に関連しています。 USB 接続が機能していると確信している場合 (MCU を CRP していない場合)、深刻なハードウェアの問題が発生しています :eek: あなた自身のボードと LPCXpresso1769 でも同じ問題に直面しているかどうかはわかりませんが、いくつかの独自のボードを描画した後、LPC1768/69 を失ったことはありません。 欠陥のあるソフトウェアをテストした後でも :rolleyes: FlashMagic は常に LPC を再度消去できました 🙂 わかりました、Zeroさん、ありがとうございます！もう一度試してみますが、うまく動作するとは思えません。もしかしたら、スタティックマイクロコントローラが使えなくなるという問題に遭遇したのかもしれません… Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、Ex-Zero によって LPCWare に投稿されました。2012 年 6 月 19 日火曜日 06:17:37 MST 引用： ...「？」を送信すると、マイクから応答が返されるはずです。これでいいんですか？ ISP に切り替えて「?」を受信すると、LPC は「同期済み」と応答します。 #1 ISP に切り替えると、P2.10 がプルダウンされ、リセットされます。 #2 FlashMagic は必要なことすべてを実行します (インターフェース: なし (ISP)) #3 3.3V UART を接続するには、GND、RxD、TxD が必要です。 SO、LPCXpresso1769ボードを使えば、これは非常に簡単に行えます。そして、何度も述べたように、1から3までの手順で失敗することはほぼ不可能です。 唯一難しいのは、動作するUART-USBコンバータを使うことです。SO、問題の約99%はUSB接続の確立に関係しています。 USB 接続が機能していると確信している場合 (MCU を CRP していない場合)、深刻なハードウェアの問題が発生しています :eek: あなた自身のボードと LPCXpresso1769 でも同じ問題に直面しているかどうかはわかりませんが、いくつかの独自のボードを描画した後、LPC1768/69 を失ったことはありません。 欠陥のあるソフトウェアをテストした後でも :rolleyes: FlashMagic は常に LPC を再度消去できました 🙂 Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、mcabralによってLPCWareに投稿されました。2012年6月19日火曜日 05:43:59 MST こんにちは！UARTのテストです。受信文字をエコーするプログラムを使って試しました。これで、「USB to SERIAL (prolific)」コンバータとマイクロコントローラ間の問題は排除できました。ISP経由のプログラミングに何か問題があれば教えてください。もし間違っていなければ、TX、RX、GNDだけを接続して「？」を送信すれば、マイクロコントローラから応答が返されるはずです。これで合っていますか？ Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、Ex-Zero によって LPCWare に投稿されました。日付: 2012年6月16日 (土) 02:21:48 MST 1769 を USB に接続する方法については、いくつかの Thread があります。 #15 of http://knowledgebase.nxp.com/showthread.php?t=1931 http://knowledgebase.nxp.com/showthread.php?t=2709 http://knowledgebase.nxp.com/showthread.php?t=3020 Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々 Rob65 によって LPCWare に投稿されました (2012 年 6 月 15 日金曜日 22:07:35 MST) 引用: mcabral UART0をテストしましたが、すべて正常に動作しました。しかし、マイクロコントローラからの応答が得られません。 応答がない場合、UART0 が動作していることをどうやって確認するのでしょうか? どのようなUART-USBブリッジをお持ちですか？ 2つを接続すると、両方が同じ電圧レベルを使用していることがわかります。 ボード上で RS232 レベルを変換している場合を除き、DB9 コネクタを備えたブリッジではなく、3.3 V を供給する UART-USB ブリッジのみを使用する必要があります。 ロブ Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、mcabralによってLPCWareに投稿されました。2012年6月15日金曜日 13:48:35 MST UART0をテストしましたが、すべて正常に動作しています。しかし、マイクロコントローラからの応答がありません。今回は新しいマイクロコントローラで試してみましたが、明らかにISPモードに入るための手順が間違っています。引き続き試してみますが、この件に関するドキュメントを読んだので、簡単に通信できるはずです。 私の理解では、「？」という文字を送信するだけで、マイクロコントローラからの応答を受信できるはずです...（ISPモードに入った後） Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、Ex-Zero によって LPCWare に投稿されました。日付: 2012年6月15日 (金) 05:41:21 MST SO、UART0 経由でどの LPC1769 にも接続できなかったということですか? それはあなたのハードウェアのテストになります:) ハードウェアに他の何か (3.3V デバイス) を接続したことがありますか? ハードウェアは何ですか? またそれをどのように LPC1769 に接続しましたか? RxD/TxD をスコープしましたか? Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、mcabralによってLPCWareに投稿されました。投稿日時：2012年6月15日（金）05:12:45 MST 引用： CRP を設定したことも、ボードをいくつか破壊したことも信じられません。そのため、UART ハードウェアと FlashMagic が動作していないと思います :eek: USB-UARTブリッジをテストしたところ、すべて正常に動作しています。2つをコネクテッドし、問題なくデータの送受信ができました。その後、FlashMagicを起動し、送信されたデータを確認してデバイスシグネチャを読み取りました。すべて正常に動作しているのですが、ボードが応答しません。:confused: Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、Ex-Zero によって LPCWare に投稿されました。日付: 2012年6月14日(木) 14:25:14 MST UART -> PC ハードウェアと FlashMagic が動作していることを確認できない場合は、動作しない LPC1769 について議論しても無駄です 😞 1768/1769 ハードウェア (2009 年以降) で問題が発生したことは一度もありませんが、FlashMagic で解決できました 🙂 CRP を設定したことも、ボードをいくつか破壊したことも信じられません。そのため、UART ハードウェアと FlashMagic が動作していないと思います :eek: Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、mcabralによってLPCWareに投稿されました。投稿日時：2012年6月14日(木) 14:10:09 MST ロブ、ゼロ： はい、P2.10をLowにしてからボードをリセットしました。その後FlashMagicを実行したのですが、何も機能しません！:( 一方、リセット後（ISP モード）にコマンド（例：「？」）を UART0 に送信しようとしましたが、デバイスからの応答がありません...:confused: Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、Ex-Zero によって LPCWare に投稿されました。日付: 2012年6月14日(木) 13:29:02 MST FlashMagic をこれらのボードのいずれかに正常に接続したことがありますか? そうしないと、UART ハードウェアに障害があるかどうかわかりません :eek: P2.10 を低くしてリセット (または USB を再接続) すると、LPC は ISP モードになります。 引用： デバッグに影響する可能性のある設定はありません。 それは正しくありません。したがって、ISP に切り替えて FlashMagic を実行することが重要です 🙂 Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々 Rob65 によって LPCWare に投稿され、2012 年 6 月 14 日木曜日 13:24:36 MST に投稿されました。 ISP モードに入るために何をしましたか? P2.10を接地してからリセットするか、電源を投入しますか? ロブ Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、mcabralによってLPCWareに投稿されました。投稿日時：2012年6月14日(木) 13:10:32 MST 引用： カスタムボードについて話しているのですか? はい、そしていいえ！:Dカスタムボードとlpcxpresso1769を使用しましたが、どちらも結果は同じでした。 引用： これは、ISP モードの FlashMagic が LPC を読み取っていないことを意味しますか? FlashMagicとRealTermを使ってみました。ISPモードに入る手順に従った後、「？」を送信しましたが、応答がありませんでした。FlashMagicでは署名デバイスの読み取りすらできませんでした。どちらのテストも正しいシーケンスで実行したはずですが… 引用： それがわからない場合は、ごみ箱を投稿してください... デバッグに影響するような設定はありません。CRPも有効化されていません！ :confused: Re: Problem with debug lpc1769 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> このコンテンツは元々、Ex-Zero によって LPCWare に投稿されました。日付: 2012年6月14日(木) 12:45:49 MST 引用： ...私のボード LPC769... カスタムボードについて話しているのですか? 引用： ...使用できなくなります... これは、ISP モードの FlashMagic が LPC を読み取っていないことを意味しますか? 引用： ...コードに何か問題があります... それがわからない場合は、ビンを投稿してください:)

サポートのリクエスト – 電源投入ピンのプルアップ後の出力短絡問題 こんにちは、ヨゼフさん。 私たちのデザインの 1 つに問題が発生しており、ご指導いただければ幸いです。 要件に従ってPOWER_ON ピンをプルアップしましたが、これを行った後、出力ピンが短絡しているように見える(または短絡しているかのように動作している) ことがわかりました。この動作の根本的な原因を理解することはできません。 以下の点についてご理解いただけますでしょうか。 POWER_ON ピンをプルアップした後に出力が短絡するのはなぜですか? このピンに必要な特定の構成手順またはハードウェア条件はありますか? 問題を特定するために推奨される診断またはチェックはありますか? 必要であれば、回路図スニペットまたは測定スクリーンショットを提供できます。 サポートをどうぞよろしくお願いいたします。 よろしくお願いいたします。 シヴァニ e. Re: Request for Support – Output Shorting Issue After Pulling Up Power-On Pin こんにちは@Shivani_Elavena 製品チームに適切にリダイレクトできるように、アプリケーションで使用している NXP 部品番号を共有してください。 事前に感謝いたします。 よろしくお願いいたします。 Re: Request for Support – Output Shorting Issue After Pulling Up Power-On Pin こんにちは、ヴェロニカさん。 再開まで今しばらくお待ちください。 このアプリケーションで使用している NXP 部品番号はPF5020です。 このお問い合わせを適切な製品チームに転送してください。 事前に感謝いたします。 よろしくお願いします、 シヴァニ e. Re: Request for Support – Output Shorting Issue After Pulling Up Power-On Pin こんにちは、シヴァニさん。 電圧レベルと部品の値を含む回路図を共有してください。問題は再現可能ですか?この問題はいくつのボードで発生していますか?PF5020 を新しい部品に交換した場合、動作は同じですか? 敬具、 ヨゼフ

ユーザー空間またはモジュールからimx6ullのGPTキャプチャにアクセスする こんにちは、 カスタム imx6 ボードで入力キャプチャ (センサ パルスのカウント) に GPT2 を使用できるかどうかを調べています。Linux リファレンス・マニュアルには、Linux が WFI モードに入るために GPT を使用するということが書かれていますが、GPT2 を使用しても問題ないという記述も見つかりました。 これをクリアするためのあらゆる支援をいただければ幸いです。可能であれば、また、どのように実行すればよいかを教えてください。 よろしくお願いします Re: Access GPT capture on imx6ull from user space or module こんにちは@malj この一連のパッチを参照することができます。これらは i.MX8MM をベースにしていますが、i.MX6ULL でもアプローチは同様です。 https://patchew.org/linux/[email protected]/[email protected]/ よろしくお願いします、 志明

s32k344のデータシートとリファレンスマニュアルにはレジスタレベルの詳細が記載されていない s32k344 データシートとリファレンス マニュアルには、s32 design studio 構成ツールでの構成に必要な Soc コンポーネントのレジスタ レベルの詳細が記載されていません。詳細はどこでCANを確認できますか。 Re: s32k344 datasheet and Reference manual misses register level details こんにちは、 何が欠けているか完全にはわかりません。リファレンス マニュアル ( https://www.nxp.com/webapp/Download?colCode=S32K3XXRM ) には、各ペリフェラルのレジスタ レベルの詳細がすべて含まれています。デバイスのメモリ マップ (Excel ファイルとして添付)、個々の章のペリフェラルの説明、およびそのレジスタ定義 (アドレス オフセット、ビット フィールド、リセット値、アクセス タイプ) について説明します。 BR、ペトル

有关通过 RTD/MCAL 和 ICU 通知进行 IMCR 配置的问题 你好，团队 请问有关 S32K3 RTD MCAL 的问题如下？ 我正在使用基于 Ip 演示的 MCAL 实现以下功能。 我发现有一点需要用 "IMCR81 "来配置 "0b0110"，如下所示。 emios1_ch1<-> trgmux 如何通过 RTD 进行配置？ 还是需要手动编码？ 谢谢。 RTD 资料来源直接客户 来源：恩智浦内部来源：恩智浦内部 Re: Question about IMCR configuration by RTD/MCAL and ICU notification 你好@Luke_Chun、 我认为 RTD 驱动程序在配置中不支持这一点，因为端口驱动程序将支持可以连接到外部的焊盘。 不过，如果您只是想更改 IMCR81 的 SSS，我想您可以试试端口驱动程序中的这个功能： 顺祝商祺！ Nhi Re: Question about IMCR configuration by RTD/MCAL and ICU notification 你好@Nhi_Nguyen 我指的是以下信息。 我没有将该引脚与 EMIOS 一起使用，我只将内部信号用于 TRGMUX 和 EMIOS。 我能再问一次检查的问题吗？ 谢谢。 Re: Question about IMCR configuration by RTD/MCAL and ICU notification 你好@Luke_Chun、 IMCR81 是 PTA11。要将 PTA11 配置为 EMIOS1 通道 1，SSS 必须配置为 11。如果 SSS 为 110，则应为 LPSPI1_PCS0。如下所示： 顺祝商祺！ Nhi Re: Question about IMCR configuration by RTD/MCAL and ICU notification 你好@Nhi_Nguyen 我能问一个关于功能的问题吗？ 当基准设置为 NULL_PTR 时，引脚设置将不起作用。 是这样吗？   谢谢。   Re: Question about IMCR configuration by RTD/MCAL and ICU notification 你好@Luke_Chun、 通常，您必须配置与 IMCR 寄存器相对应的 MSCR 寄存器，以便输入。例如 例如，设置 EMIOS0 通道 9 的 PTA1 为输入，包括 2 个步骤：寄存器 MSCR1 设置输入或输出方向，寄存器 IMCR57 设置 SSS。 如果函数 Siul2_Port_Ip_SetInputBuffer() 中的 base = NULL_PTR，则忽略在 MSCR 中设置输入或输出的步骤。 顺祝商祺！ Nhi

如何在 Linux 6.6.36 版上使用 Yocto 编译 Chromium 浏览器 我目前的平台是 IMX8MP，我下载了 Linux 版本 6.6.36 的 Yocto，但如何编译 Chromium 浏览器？ 我在 `conf/local.conf` 中添加了 `IMAGE_INSTALL:append ="chromium-ozone-wayland"`、然后执行 `bitbake chromium-ozone-wayland`，结果出现以下错误。 回复： How to compile the Chromium browser using Yocto on Linux version 6.6.36 这里只有 6.1.36 版本、不是 6.6.36。我可以使用 6.1.36 编译 Chromium、但使用 6.6.36 版的 Yocto 无法运行。 https://github.com/nxp-imx/meta-imx/tree/scarthgap-6.6.36-2.1.0 我在这里拉了 yocto 回复： How to compile the Chromium browser using Yocto on Linux version 6.6.36 https://github.com/nxp-imx/meta-imx/tree/scarthgap-6.6.36-2.1.0 我在这里拉了 yocto 回复： How to compile the Chromium browser using Yocto on Linux version 6.6.36 你确定吗？ 这里只有 6.1.36 版本、不是 6.6.36。我可以使用 6.1.36 编译 Chromium、但使用 6.6.36 版的 Yocto 无法运行。 回复： How to compile the Chromium browser using Yocto on Linux version 6.6.36 你好 1. 使用正确的清单初始化仓库： ``` repo init -u https://github.com/nxp-imx/imx-manifest-b imx-linux-mickledore-m imx-6.6.36-2.2.xml ````2. 同步仓库： ``` repo sync ``` 3. 设置编译环境： ``` MACHINE=imx8MP-LPDDR4-EVK DISTRO=发行版。 source ./imx-setup-release.sh-b build_im x8mp ```4. 将以下行添加到 `conf/local.conf` 中，将 Chromium 添加到你的图像中： ``` IMAGE_INSTALL:append = " chromium-ozone-wayland" ``` 5. 使用包含 Chromium 的镜像版本： ``` bitbake imx-image-multimedia ``` 或者，你可以只构建 Chromium 代码包： ``` bitbake chromium-ozone-wayland ``` ## 重要注意事项： - 使用 `DISTRO=fsl-imx-wayland` 代替 `fsl-imx-xwayland` 以正确实现 Chromium - 应使用恩智浦 Yocto 中提供的默认 chromium 层，而非手动下载 meta-chromium - 如果你在现有版本中遇到版本问题，请使用 `bitbake -f chromium-ozone-wayland` 强制重建 - Chromium 不适用于 `core-image-minimal`；请使用更完整的镜像，如 `imx-image-multimedia` 或 `imx-image-full` 此配置应能解决你在 IMX8MP 平台上使用 Chromium 浏览器时遇到的编译错误。 此致问候 回复： How to compile the Chromium browser using Yocto on Linux version 6.6.36 设置 `CORE_IMAGE_EXTRA_INSTALL +="chromium-ozone-wayland"` 会导致以下错误：

如果不在 SJA1110DEL 上使用 LOC_WAKE_IN 和 WAKE_IN_OUT 可以保持浮空状态吗？ 如果它们不能浮空，我应该把它们绑在一起然后拉到 VDD33_AO 还是 GND？谢谢。   SJA1110 以太网 开关 Re: Can I leave LOC_WAKE_IN and WAKE_IN_OUT floating if not used on SJA1110DEL? 你好@peter123、 未使用的 WAKE_IN_OUT 可以保持浮空状态。 未使用的 LOC_WAKE_IN 应通过 VSS 连接，例如4.7k 下拉。 顺祝商祺！ 帕维尔

Debian flexbuildのコンパイル中にWifi Configsがコンパイルされない 6.6.52 カーネルに基づく Debian 12 で Wi-Fi をテストしたいと思います。 このコマンド connmanctl を実行した後、wifi を有効にすると、wifi が利用できないことが表示されます。 fexbuild から Linux ソースをコピーし、スタンドアロン 方法をコンパイルしました。 スタンドアロンでコンパイルされた.configとの違いは以下の通りです。および Debian でコンパイルされた .config。 スタンドアロンでコンパイルされた.configにはWiFi関連の設定が含まれていますが、flexbuildでコンパイルされた.configには設定が含まれていません その理由は何でしょうか。 Debianでimx8mpのWi-Fiをテストする方法 Re: Wifi Configs not compiling during debian flexbuild compilation 親愛なる@Neha_V様、 i.MX8MP-evk のデフォルトの debain 12 システムは、ドキュメントに記載されている NXP Wi-Fi をサポートしています。 https://www.nxp.com/docs/en/ユーザーガイド/UG10155-Debian-24.12.pdf どの Wi-Fi チップがサポートされているかは、/lib/firmware/nxp フォルダー内の対応するファームウェアでCAN確認できます。Wi-Fi ドライバは複数の Wi-Fi チップをサポートしており、ドライバをロードするときに、Wi-Fi ID に応じて正しいファームウェアがロードされます。 よろしくお願いします！ よろしくお願いいたします。 魏東

S32K3 FPUのINFとNaNの例外 こんにちは、 S32K314 チップ上の FPU に例外を設定しようとしていますが、特定のCASEをキャッチする方法がわかりません。 1) オーバーフローと、INF になる操作をキャッチしようとしています。ただし、INF が入力の 1 つである場合、出力は INF に設定されますが、フラグは設定されません。例外を使用して、入力の 1 つとして INF を持つ操作をキャッチするにはどうすればよいですか。 2) 例外を使用して、すべての NaN (Quiet と Signaling の両方) をキャッチしようとしています。明らかに SNaN をキャッチ CAN ますが、例外を使用して QNaN をキャッチ CAN するにはどうすればよいでしょうか?SO、すべての NaN を SNaN にするにはどうすればよいでしょうか。あるいは、すべての NaN をキャッチできるようにするにはどうすればよいでしょうか。 ありがとう、 ジョン Re: S32K3 FPU Exceptions for INF and NaN 1) 入力として INF を使用すると、IEEE-754 に従って有効とみなされるため、IOC またはオーバーフローは発生しません。 INF では無効な操作が行われる可能性があります: INF − INF → 無効、結果 = NaN (IOC セット)。 INF × 0 → 無効、結果 = NaN (IOC セット)。 2) QNaN は例外を発生せず、黙って伝播します。SNaN のみが無効な演算条件を発生させます。