Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
how to change mode to 8g on MMA8451Q? Hello, i´m using accelerometer MMA8451Q on LFSTBEB3110 sensor kit. after testing i want to change the mode to 4g oder better 8g but i don´t know how. i read that i have to use code warrior and change something in the registers but i have neither the knowledge nor the devices for connecting and programming the kit. so my question is, do some options exist like switch a jumper or change settings in the toolbox? thank you for helping stefan Re: how to change mode to 8g on MMA8451Q? hey Jose, thank you for your help. so I will test the other evaluation kit you recommend. ciao Re: how to change mode to 8g on MMA8451Q? Hi Stefan, Unfortunately no, the designers of the SW GUI for this kit didn’t added the function to change g range or the registers values, and it is not possible to do this change via Hardware, so, the only way to change it from 2g to 4g or 8g would be programming the board externally via Code Warrior. If you do not have access to Code Warrior, and you need to check the full functionality of the Accelerometer MMA845x Family, then I would recommend you to get the LFSTBEB845X Evaluation kit compatible with Sensor Toolbox GUI: https://www.freescale.com/webapp/sps/site/prod_summary.jsp?code=LFSTBEB845X In the following User Guide, you can find all the windows and features available for this kit: http://cache.freescale.com/files/sensors/doc/user_guide/MMA845xQSTUG.pdf Regards, Jose Re: how to change mode to 8g on MMA8451Q? Hello, Thank you for your post, however please consider moving it to the right community place (e.g. Sensors) to get it visible for active members. For details please see general advice Where to post a Discussion? Thank you for using Freescale Community.
記事全体を表示
VDD(INTF)のみが存在し、VDDPに電源が供給されていない場合のTDA8035の動作 以下の場合に TDA8035 がどのように動作するかを知りたいです。 VDD(INTF)=3.3V VDDP= 0V(電源なし) TDA8035 はリセットモードになっているようですが、よく分かりません... 確認していただけますか? この状態は長期間(数時間以上)許容されますか? この場合の VDD(INTF) の消費量はどのくらいでしょうか? よろしくお願いいたします。 よろしくお願いいたします。 シルヴァン 接触型スマートカードリーダーIC Re: TDA8035 behaviour when only VDD(INTF)is present, not powered VDDP こんにちは@sylvainbouriot VDD(INTF) = 3.3V、VDDP = 0Vで電源投入時: TDA8035 はリセット状態のままとなり、スマート カードの起動を試行しません。 この状態は、チップを損傷したり異常な動作を引き起こしたりすることなく、長期間にわたって継続できます。 VDDP = 0 でチップがリセット/パワーダウンモードの場合: VDD(INTF) の標準的な電流は非常に小さく、通常は数 µA から数十 µA の範囲です。消費電流は主にデジタル保持に使用されます。 Re: TDA8035 behaviour when only VDD(INTF)is present, not powered VDDP カイリーさん、非常に正確な答えをありがとう。 TDA8035 がアクティブ モードの場合、VDD(INTF) = 3.3 V のときの VDD(INTF) の消費量はどのくらいですか? よろしくお願いいたします。 シルヴァン Re: TDA8035 behaviour when only VDD(INTF)is present, not powered VDDP VDDP = 3.3V または 5V の場合...
記事全体を表示
S32K311 中的 JTAG 网络安全关于网络安全级别和大规模擦除 你好、 我想知道锁定和解锁过程的步骤。 能否在 S32K311 微控制器中实现大规模擦除和解锁机制? Re: JTAG security in S32K311 about Security levels and Mass erase 你好@truptikavadi1、 谢谢您的帖子。 不,S32K1xx的工作原理与您描述的完全相同,但S32K3xx 并非如此。 如果您想获得与 S32K3xx 网络安全相关的更多信息,请注意,由于这是 K32L 频道,该产品不在我的支持范围内。 我建议在S32K - 恩智浦社区上创建一个新的帖子,那里的相关支持者将能为您提供进一步的帮助。 感谢您的理解。 BR 西莱斯特   ---------------------------------------------------------------------------------------------------------------------- 注:如果本帖回答了您的问题,请点击"ACCEPT AS SOLUTION" 按钮。Thank you! ----------------------------------------------------------------------------------------------------------------------
記事全体を表示
RT1021 输入最大电流 您好,请问 GPIO 输入可以承受多大的电流?我使用的是 GPIO_AD_B1_02,通过该引脚的电流为 8mA。 在损坏引脚之前,输入端可承受的最大电流是多少? 如果我没理解错的话,该引脚是默认值,默认配置为带 100k 下拉电阻的输入引脚。 谢谢 Re: RT1021 input max current 你好,@jtrujillo、 一般来说,任何 RT1xxx GPIO 引脚的最大电流都应限制在 25mA,无论它是输出电流还是下沉电流。这是防止可靠性问题(如电迁移造成的潜在损坏)的技术安全极限,如果引脚需要,可以持续很长时间。 BR, Edwin.
記事全体を表示
カスタムボードの Yocto BSP の DDR バイナリを置き換えるにはどうすればよいでしょうか? こんにちは、 カスタム ボードの Yocto BSP 内の DDR バイナリを置き換えようとしています。 新しいマシンが作成され、必要なファイルを含むレシピ ddr-firmware のディレクトリもカスタム メタ レイヤーに作成されます。しかし、SRC_URI に新しい値を割り当て、レシピ追加で元の値を削除しても、Bitbake が評価ボードの元のパスを検索するのを止めることはできません。レシピ追加を使用しない場合も、この検索については何も変わりません。 唯一機能する方法は、元のレシピをマスクし、カスタム レイヤーに新しいレシピを作成することです。 しかし、それは好ましい方法ではないと思います。これは、カスタム マシン用に作成された DDR バイナリを使用するのに簡単に実行できるはずです。ここで何が見逃される可能性があるでしょうか? よろしくお願いします! クレーン Re: How to replace DDR binaries in Yocto BSP for the custom board? はい、うまくいきました。NXP_FIRMWARE_LOCAL_DIR に設定されているフォルダーと正確に一致しないようです。しかし、いずれにせよ、それは機能します。 もう 1 つ質問があります。カスタム レイヤーの .bbappend で NXP-EULA ライセンスを閉じるにはどうすればよいでしょうか? よろしくお願いいたします。 クレーン Re: How to replace DDR binaries in Yocto BSP for the custom board? こんにちは、鶴 ご返信よろしくお願いします。 お客様の DDR にも DDR ファームウェアが含まれている必要があります。Yocto で BSP をビルドするときに、S32G3_LinuxBSP_44.0_User_Manual.pdf を参照して DDR ファームウェアを追加していただけますか。 Joey_z_0-1766541662147.png BR ジョーイ Re: How to replace DDR binaries in Yocto BSP for the custom board? こんにちは、ジョーイ。 ご返信よろしくお願いします。 S32G3で、BSPは「bsp44.0」です。 よろしくお願いいたします。 クレーン Re: How to replace DDR binaries in Yocto BSP for the custom board? こんにちは、クレーン お問い合わせいただきありがとうございます。 使用している BSP のバージョンはどれですか? S32G3 または S32G2 チップを使用していますか? BR ジョーイ Re: How to replace DDR binaries in Yocto BSP for the custom board? こんにちは、クレーン フォルダ(fsl-車載-Yocto-bsp/build_s32g274ardb2/conf)内のlocal.confファイルを変更してみてください。 ACCEPT_FSL_EULA = "1" Joey_z_0-1766656675683.png BR ジョーイ Re: How to replace DDR binaries in Yocto BSP for the custom board? こんにちは、ジョーイ。 .bbappend を追加しようとしましたが機能しませんでしたカスタムボード用。 ERROR: /home/crane/work/yocto/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware.bb: Unable to get checksum for ddr-firmware SRC_URI entry NXP-EULA: file could not be found The following paths were searched: .bbappendを試してみたLICENSE = "CLOSED"、LIC_FILES_CHKSUM = "" で、SUMMARYのみ、.bbappendも試しませんでした。すべて同じエラーメッセージが表示されます。 元のレシピに基づいてレシピを追加するのではなく、NXP からの元のレシピをマスクしてカスタム レシピを作成するのが、カスタム DDR バイナリを処理する唯一の方法ですか? よろしくお願いいたします。 クレーン Re: How to replace DDR binaries in Yocto BSP for the custom board? こんにちは、クレーン フォルダーに NXP-EULA ファイルを追加しましたか? Joey_z_0-1766735378837.png BR ジョーイ Re: How to replace DDR binaries in Yocto BSP for the custom board? こんにちは、ジョーイ。 このファイルを元のレシピまたはカスタムレシピにコピーしようとしましたが、どちらも機能しません。ファイルは両方の方法で見つかりますが、どちらも以下のエラー メッセージを生成します。 ERROR: No recipes in default available for: /home/crane/work/yocto/sources/meta-crane/recipes-bsp/ddr-firmware/ddr-firmware_%.bbappend 私は NXP の DDR バイナリを使用していないので、NXP によって生成された NXP-EULA を使用するのは意味がないと思います。NXP-EULA のチェックを無効にするのが合理的ですよね? よろしくお願いいたします。 クレーン Re: How to replace DDR binaries in Yocto BSP for the custom board? こんにちは、クレーン ご返信よろしくお願いします。 この問題の根本原因を見つける必要があります。NXPのDDRファームウェアとNXP-EULAファイルを使用するには、YoctoでBSP44をビルドしてみてください。BSP44を正常にビルドできた場合は、DDRファームウェアを交換してから再度ビルドしてみてください。 BR ジョーイ
記事全体を表示
[SAF85xx] GMAC生成ツール/例 お客様は、HSE_FW の結果と比較して、IVT_AUTH 構成として GMAC 値を計算しました。現在、お客様は HSE_FW で同じ結果を得ることができませんでした。GMAC 計算のツールや例を示していただくことは可能でしょうか? たとえば、お客様は添付の IVT データを計算し、HSE_FW から GMAC 値を取得できます。 HSE_FW Re: [SAF85xx] GMAC Generation Tool/Example こんにちは、Himanshuさん。ご協力ありがとうございます。 1. HSE_FW 1.2.39.0 2. お客様に問い合わせる必要があります。 3. お客様はNIST特別出版物800-38Dを参照しています タイトル: ブロック暗号動作モードに関する推奨事項: ガロア/カウンタモード (GCM) と GMAC URL: https://csrc.nist.gov/publications/detail/sp/800-38d/final rm649929-HSE-H&Mファームウェアリファレンスマニュアル(2.9).pdfの8.3ホストシステムイメージの認証 4. お客様に問い合わせる必要があります。 Re: [SAF85xx] GMAC Generation Tool/Example こんにちは@hiroshiHirashimaさん 取り組んでいます。さらに分析するために、以下の情報を提供していただけますか? 1. HSE FWバージョン 2. GMACを計算したツールは何か 3. IVT上のGMACを計算するためにどのような方法を使用しているか 4. HSE 出力 MAC と比較する GMAC のもう 1 つの値は何ですか? よろしく ヒマンシュ・クマール Re: [SAF85xx] GMAC Generation Tool/Example こんにちは@hiroshiHirashimaさん 質問2と質問4の回答を教えていただけますか? よろしくお願いいたします。 ヒマンシュ・クマール Re: [SAF85xx] GMAC Generation Tool/Example 2. と 4. の質問に関しては、お客様が Python スクリプトを共有しました。スクリプトを確認して、問題や提案が見つかった場合はお知らせください。 Re: [SAF85xx] GMAC Generation Tool/Example こんにちは@hiroshiHirashimaさん お客様名を教えていただけますか? よろしくお願いいたします ヒマンシュ・クマール Re: [SAF85xx] GMAC Generation Tool/Example デンソー株式会社および DTS Insight 社 Re: [SAF85xx] GMAC Generation Tool/Example あなたが生み出した価値を両方とも私と共有してもらえますか? Re: [SAF85xx] GMAC Generation Tool/Example 添付スクリプトとして SHA-256 および AES-256 を使用してスクリプトを変更しようとしました。しかし、それでも HSE_FW の計算結果と同じ結果を得ることはできません。 Re: [SAF85xx] GMAC Generation Tool/Example 添付のスクリプト、データ、および HSE_FW と Python スクリプトからの GMAC 値をご覧ください。 Excel ファイルでは、HSE_FW による GMAC 値が左側に表示され、テスト スクリプトの結果が右側に表示されます。 Re: [SAF85xx] GMAC Generation Tool/Example こんにちは@hiroshiHirashimaさん いくつか情報を教えていただけますか? どの soc Cut お客様が使用していますか? お客様は、このサービスHSE_SRV_ID_BOOT_DATA_IMAGE_SIGN を使用して IVT の GMAC タグを生成した後、この HSe サービス HSE_SRV_ID_BOOT_DATA_IMAGE_VERIFY を使用して IVT を検証しましたか? Re: [SAF85xx] GMAC Generation Tool/Example 1. 2.1 2. IVTはHSE_SRV_ID_BOOT_DATA_IMAGE_SIGNを使用して検証されませんでした Re: [SAF85xx] GMAC Generation Tool/Example こんにちは@hiroshiHirashimaさん ご指摘のとおり、この GMAC も HSE による検証を受けていないため、HSE 側からの検証を受ける必要があります。HSE がそれを検証できない場合は、タグ自体に問題がある可能性があります。Python スクリプトは正しく機能しているため、生成されたタグを HSE が検証できないことは、タグが破損しているか、正しく生成されていない可能性があることを示しています。したがって、最初のステップは、HSE 側からタグを生成して検証することです。 よろしくお願いいたします ヒマンシュ・クマール Re: [SAF85xx] GMAC Generation Tool/Example こんにちは@hiroshiHirashimaさん 共有されたタグとデータを確認しましたが、HSE 側で検証されていません。自分の側でタグを生成すると、タグは正常に作成され、問題なく検証されます。 お客様にHSEから直接タグを生成して検証していただくようご依頼いただけますでしょうか? お客様が使用しているタグが破損している可能性があります。 よろしくお願いいたします。 ヒマンシュ・クマール Re: [SAF85xx] GMAC Generation Tool/Example ご評価とご提案ありがとうございます。お客様側で確認していただくようお願いいたします。お客様からのフィードバックを受けて、さらに詳しい情報が公開され、共有されます。
記事全体を表示
需要帮助:在 RT1189 上从 FlexSPI2 QSPI 闪存启动 我们正在尝试在自定义硬件上启动用户应用程序。这种定制硬件仅有 FlexSPI2 QSPI 闪存,使用端口 A 上的主引脚组进行连接。闪存设备是美光 MT25QU256ABA。RT1189 (RT1189CVM8C) 上的启动 ROM 无法正确配置内存,启动失败。但是,恩智浦安全配置工具可以成功读取和写入数据。 闪存配置块 (FCB) 是使用安全配置工具创建的: scarrion_0-1765406289715.png XIP 启动标头在映像编译本身中被禁用。取而代之的是,安全配置工具被配置为使用从简化用户界面生成的 FCB,使用上面屏幕截图中显示的确切设置。虽然上述截图中没有显示,但"测试连接" 已通过。 此外,当安全配置工具(此后称为 " SPT ")提示配置外部存储器时,处理器和该工具可以成功读取 FlexSPI2 内存。如下图所示。 当用户打开闪存编程器工具时,在弹出窗口中单击 " 是 " 和/或单击 " 配置外部存储器 " 按钮将导致 SPT 使用上面显示的闪存配置模块设置来初始化 FlexSPI2 闪存以进行编程。 scarrion_2-1765407298704.png 以下屏幕截图是在刷新完整应用程序映像(偏移量 0x400 处的 FCB,偏移量 0x1000 处的用户应用程序)后捕获的: scarrion_1-1765406856412.png 这让我相信闪存配置块是正确的。 RT1180 上的以下熔丝位被烧毁。所有其他熔丝位均为默认值: BOOT_CFG0 [6] (BT_FUSE_SEL)-> 1b,用于启用从熔丝启动 BOOT_CFG2[7] (FLEXSPI_INSTANCE) -> 1b,用于选择 FlexSPI2(默认为 FlexSPI1)。 将 BOOT_MODE 引脚设置为 000b(用于 " 从内部熔丝启动)会导致 RT1189 没有任何活动。它需要启动到"无限循环" 模式,然后再返回到串行下载器模式,才能再次与它通信。 将 BOOT_MODE 引脚设置为 100b(用于从 FlexSPI " 启动 ")会导致 RT1189 保持 " 卡住 ",但可以被 jLink 调试探测器停止。 尝试使用 BOOT_MODE 100b 从 FlexSPI 启动后暂停时,检查 FlexSPI2 内存区域显示全部为零: scarrion_3-1765408423980.png 值得注意的是,"all zeroes" 与 RT1189 的 FlexSPI2 存储器区域的默认状态不一致。以下屏幕截图是在未配置外部存储器的情况下启动到串行下载器模式后捕获的: scarrion_4-1765408718291.png 最后一件事:用户应用程序中 MCUXpresso 示例的链接器脚本已更改为从 FlexSPI2 启动: scarrion_5-1765408996269.png 注意:截图中的标题显示"0x14000000" ,但"0x04000000" 才是代码中使用的真实值。这是一个错字 这一点在 SPT 中有所体现: scarrion_6-1765409102906.png 综上所述,我目前的理解是这样的: FCB 必须正确,否则 SPT 将无法与连接到 FlexSPI2 Bank A 的外部闪存交互。 ROM 本身在启动时必须尝试以某种不同于 SPT 的方式初始化该外部存储器。如果没有 RT1189 启动 ROM 的源代码,如果不对其进行逆向工程,我就无法进一步调试,而作为恩智浦的客户,我们无意这样做。 我的问题 是我们的配置出了什么问题导致了这种行为? 有没有办法调试启动 ROM 以了解为什么它无法初始化闪存? 谢谢 Re: Help Needed: Booting from FlexSPI2 QSPI Flash on RT1189 @Sam_Gao、 感谢您的回复。 正如原帖所述: 启动实例的选择正是你在评论和 AN14589 中指定的内容:BOOT_CFG2 [7] 是为了选择 FlexSPI2 而烧掉的。 应用程序代码被链接到指定的 FlexSPI2 内存映射区 (0x04000000)(m_start_flash 更改为 0x04000000)。在你的回复中,你以 " 0x40000000 " 的形式给出,这不正确,如上面提到的应用笔记和 RT1189 参考手册中所述: scarrion_0-1765993718911.png FCB 出现在预期偏移位置。我们甚至把闪存芯片换成了可以正常工作的 MIMXRT1180EVK,但仍然无法正常工作。 使用逻辑分析器,我们得以确定闪存配置模块很可能由启动 ROM 读取——不久之后,时钟速度从 30 MHz 变为 125 MHz,读取数据通过 SPI 数据线传输。 有没有什么机制可以进一步调试启动ROM或启动顺序? Re: Help Needed: Booting from FlexSPI2 QSPI Flash on RT1189 经过数周的努力,我能够通过链接到 ITCM (0xFFE00000) 而不是 XIP 来启动处理器。但这个主题仍然相关 -- 为什么 FlexSPI2 上的 XIP 无法正常工作? Re: Help Needed: Booting from FlexSPI2 QSPI Flash on RT1189 您好, 在像 RT1189 这样的设备上,它似乎无法从 FlexSPI2 QSPI 闪存启动,这通常源于一些常见的配置区域。以下是潜在问题的详细介绍,以及如何调试启动 ROM 过程以确定根本原因。 参考 AN14589:https://www.nxp.com/docs/en/application-note/AN14589.pdf 1。检查启动实例选择: 需要明确告知启动 ROM 使用 FlexSPI2 而不是默认的 FlexSPI1。 这由 BOOT_CFG2[7] 熔丝或引脚控制。 你需要确保 BOOT_CFG2[7] 设置为 1 才能选择 FlexSPI2 作为启动实例。 仍需要正确设置主启动模式引脚 ( BOOT_MODE[2:0]) 才能从串行 或非 (例如,'100')启动 2.应用程序链接器地址:为 FlexSPI2 制作可启动映像时,必须链接应用程序代码,以便从 FlexSPI2 内存映像运行。FlexSPI2 的起始地址为 0x40000000 。你需要修改项目的链接器文件,将闪存起始地址( m_flash_start )设置为 0x40000000 。参考:AN14589 第7页。 3.FCB:启动 ROM 需要在闪存的开头(通常在偏移量 0x400 处)有一个有效的 512 字节配置块,才能正确初始化外部 QSPI 设备。如果此模块缺失、损坏或与您使用的特定闪存芯片不匹配,则启动 ROM 将无法与闪存通信。更多详情,请参阅https://docs.mcuxpresso.nxp.com/secure/latest/06_processor_specific_workflow.html#preparing-source-image-for-rt118x-devices Re: Help Needed: Booting from FlexSPI2 QSPI Flash on RT1189 看来没有问题。 有关启动 ROM 和启动顺序的信息,请参阅 https://www.nxp.com/docs/en/application-note/AN14589.pdf 了解更多详情。 当设备"卡住时",不要将其RESET。例如,使用 JLink/debugger 直接连接到运行中的内核,检查以下寄存器状态: 程序计数器 (PC): 如果 PC 处于 0x2xxxxxxx(ROM 区域),则表示 ROM 仍在运行或陷入无限循环(如等待外设响应)。 如果 PC 指向 0x002xxxxx(OCRAM)或其他 RAM 区域,则 ROM 可能尝试了跳转,但应用程序崩溃了。 如果 PC 指向 0x4000xxx(FlexSPI2 AMBA 区域)并被读取为全零或出现总线错误,则会发生跳转,但是 XIP 访问失败。
記事全体を表示
安装 MCUXpresso IDE 和 SDK(日文博客) 0. 这篇文章是关于什么的? NXP 的微控制器软件开发环境MCUXpresso及其SDK均免费提供,任何人都可以轻松安装并立即开始运行示例代码。😃 这篇博客文章将一步一步地向您展示如何安装MCUXpresso IDE和 SDK。 * 在本文中,我们将使用FRDM-MCXA153作为示例板。 スクリーンショット 2025-11-18 5.26.04.png 我们发布了一段讲解安装步骤的视频,您可以点击此链接观看。 スクリーンショット 2025-11-18 5.18.23.png   目录 0. 这篇文章是关于什么的? 1. 什么是 MCUXpresso IDE? 2. 登录 nxp.com 3. 安装 MCUXpresso IDE 4. 安装 SDK 4.1 启动 MCUXpresso IDE 和工作区 4.2 SDK安装步骤 4.3 准备就绪! 5. 附加题:测试电路板的运行情况…… 参考资料 1. 什么是 MCUXpresso IDE? NXP 提供的通用微控制器的各种示例代码旨在MCUXpresso上运行,MCUXpresso 是 NXP 免费提供的软件开发环境。 MCUXpresso 有两个版本:“ MCUXpresso IDE (以下简称 IDE)”和“ MCUXpresso VisualStudio Code (以下简称 VSC)”。IDE 是一个集成了所有功能的应用程序。VSC 是 Microsoft Visual Studio Code 的一个插件。 在本博客中,我们将介绍如何安装 IDE 和 SDK 。 该集成开发环境可在 Windows、macOS 和 Linux 系统上运行,并且在所有操作系统上都可以使用相同的用户界面进行操作。 要尝试在 MCUXpresso 上运行的示例代码,您必须先安装 IDE,然后安装要运行该代码的微控制器/板(目标)的 SDK。 IDE代表集成开发环境,是一款集成开发环境应用程序。该应用程序包含用于编辑源代码的编辑器、编译器和链接器等工具链,以及将代码组织成项目并进行项目管理以及各种设置的软件。 SDK代表软件开发工具包,其中包含每个微控制器芯片所需的驱动程序代码和配置信息。您必须为每个要创建的微控制器芯片或电路板(目标)安装SDK 。 スクリーンショット 2026-03-17 10.07.24.png 让我们一步一步地学习如何安装这些软件。 本文以 macOS 为例,但使用几乎相同的步骤也可以在 Windows 和 Linux 上进行安装。 2. 登录 nxp.com 要执行以下步骤,您必须先登录nxp.com 。 如果您还没有 nxp.com 帐户,请先注册,然后再登录。 如何注册 MyNXP 账户 スクリーンショット 2025-11-10 15.56.09.png 3. 安装 MCUXpresso IDE 从MCUXpresso IDE 下载站点下载 IDE 安装程序。此下载需要您在 nxp.com 上注册用户,因此如果您尚未注册,请提前注册。 前往MCUXpresso IDE 下载网站,然后按下“下载”按钮。 スクリーンショット 2025-04-28 5.14.18.png 页面将滚动并出现一个指向下载页面的链接按钮。点击此“下载”按钮。 スクリーンショット 2025-04-28 5.14.25.png 点击 MCUXpresso IDE 链接。 スクリーンショット 2025-04-28 5.14.54.png 使用条款将会显示。如果没有问题,请点击“我同意”按钮。 スクリーンショット 2025-04-28 5.15.00.png 选择与您的操作系统匹配的安装程序,然后单击链接。 スクリーンショット 2025-04-28 5.15.06.png 如使用Linux,下载安装程序时请选择文件名末尾带有“.deb.bin”扩展名的文件。如使用Windows,请下载文件名末尾带有“.exe”扩展名的文件。 使用macOS,文件名末尾的扩展名为“.pkg”,但有两种类型:如为M1或更高版本M系列(Arm)处理器的 Mac,请下载“MacOSX-aarch64”;如为配备英特尔CPU的 Mac,请下载“MacOSX-86-64”。 *如果版本号不同,请替换为版本号。 スクリーンショット 2025-12-01 11.46.26.png 下载完成后,启动安装程序并按照说明完成安装。 スクリーンショット 2025-04-28 5.27.35.png   4. 安装 SDK   4.1 启动 MCUXpresso IDE 和工作区 MCUXpresso IDE 安装完成后,启动 MCUXpresso IDE 。 在 macOS 系统中,启动后会询问您要将工作区设置在哪里(在教程视频的 2 分 49 秒左右)。工作区是指您进行工作的文件夹。 默认情况下,将在用户文件夹内的“文档”文件夹内创建一个新文件夹。 * 下图显示了默认设置示例。在本例中,用户名为“demo”,因此路径指定为“/Users/demo/...”。 スクリーンショット 2026-04-05 4.38.46.png 您可以在用户文件夹内的任何位置创建工作区(文件夹)。在下面的示例中,在用户文件夹内创建了一个名为“mcux”的文件夹,并在该文件夹内创建了一个名为“project0”的工作区。 スクリーンショット 2026-04-05 4.39.24.png 4.2 SDK安装步骤 启动应用程序后(启动并指定工作区后),将出现如下所示的欢迎屏幕。在此屏幕中,单击“下载并安装 SDK” 。 スクリーンショット 2025-04-28 5.36.15.png 服务器查询一段时间后,显示界面将如下图所示。在这种默认显示状态下,屏幕的右侧和底部会被隐藏,因此您需要根据需要放大窗口或滚动屏幕。 スクリーンショット 2025-04-28 5.42.52.png 扩大窗口尺寸以确保显示区域安全 スクリーンショット 2025-04-28 5.43.51.png 在显示屏右上角的搜索框中输入您正在使用的电路板或微控制器的型号。 这里,我们将以FRDM-MCXA153为例,所以我们输入了“A153”。结果,FRDM-MCXA153 开发板显示为候选产品。 スクリーンショット 2025-04-28 6.01.52.png 选择 FRDM-MCXA153 板后, “安装”按钮将高亮显示,点击即可。 スクリーンショット 2025-04-28 6.03.52.png 安装过程中会弹出对话框。 スクリーンショット 2025-04-29 3.34.22.png 安装完成后,您将返回欢迎界面。 点击标签页的关闭按钮即可关闭此显示。 スクリーンショット 2025-04-29 3.36.53.png 这将是IDE的默认显示状态。 已安装的 SDK 显示在底部中央窗格的“已安装 SDK”选项卡中。 スクリーンショット 2025-04-29 3.35.24.png 4.3 准备就绪! 现在你可以出发了! 在左上角的“项目资源管理器”中,您可以创建一个新项目,或者从 SDK、GitHub 或下载的项目导入并运行项目。 スクリーンショット 2025-04-29 5.32.28.png 5. 附加题:测试电路板的运行情况…… SDK包含示例代码。 到目前为止,我们已经以 FRDM-MCXA153 为例安装了 SDK,所以我们将尝试一下其中包含的示例代码。 首先,使用 USB 数据线将开发板连接到计算机。对于 FRDM-MCXA153,请使用标有“MCU-Link”的 USB 接口(参见照片)。 IMG_4594.JPG 在 IDE 的左上角窗格中,单击“项目资源管理器”选项卡中的“导入 SDK 示例...” 。 スクリーンショット 2025-04-29 5.39.32.png 将显示已安装的 SDK,然后单击“下一步>” 。 スクリーンショット 2025-04-29 5.39.37.png 将显示示例代码列表。 可以在“ driver_examples ”→“ gpio ”→“ gpio_led_output ”中找到闪烁 LED (= 闪烁 L)的示例,因此请按照如下所示的层次结构进行操作,选中相应的复选框,然后按“完成”按钮。 スクリーンショット 2025-04-29 5.40.31.png 示例代码已导入。 点击蓝色小虫图标(开始调试项目) 。 スクリーンショット 2025-04-29 5.40.55.png 此时将出现一个选择目标的对话框,请检查显示的电路板信息,然后按“确定”按钮。 スクリーンショット 2025-04-29 5.41.15.png 代码编译完成后写入微控制器的闪存。然后代码暂停,准备运行。 点击由黄色正方形和绿色三角形组成的图标(继续),即可运行板上的代码。 スクリーンショット 2025-04-29 5.41.26.png 这段示例代码交替向一个GPIO (通用输入/输出)引脚输出高电平和低电平。该引脚连接到一个红色 LED ,因此 LED会闪烁。 IMG_4597.JPG 参考资料 教学视频:快来使用MCUXpresso IDE吧! 相关信息:为 VSC 和 SDK 安装 MCUXpresso(日文博客) 变更历史记录: 2025-05-07:第一版 2025-06-26:新增“登录 nxp.com”部分。 2025-10-28:链接更正 2025年11月10日:链接已更新 2025-11-14:添加了安装程序视频的链接/添加了参考资料部分。 2025年11月18日:在开篇图片和所用电路板上添加了注释。更改了视频链接图片。 2026-03-17:更正了“什么是 MCUXpresso IDE?”部分中的图表。 2026-04-05:添加了“启动 MCUXpresso IDE 和工作区”部分。 2026-07-24:添加了章节编号和目录。在“0. 本文是关于什么的?”部分中突出显示了视频介绍链接。  ========================= 我们目前无法回复此帖子“评论”部分的评论。 对于由此造成的不便,我们深表歉意。如有任何疑问,请参阅“ NXP技术问题-如何联系我们(日语博客) ”。 (如果您已经是恩智浦的分销商或与恩智浦有合作关系,您可以直接询问负责人。) MCUXpresso IDE 可免费用于 NXP MCX 系列微控制器的软件开发。 此外,我们还提供了可与各种 MCUXpresso IDE 配合使用的示例代码。接下来,我们将介绍 IDE 和 SDK 的安装步骤。 读完本文后,任何人都可以轻松安装开发环境和 SDK ,甚至可以运行示例代码! 通用微控制器 MCUXpresso MCUXpresso IDE MCX 日本博客
記事全体を表示
wxWidgets based distributed information and control systems There developed the controller uses i.MX53 + Linux. Has developed a solution for building distributed information and control systems. Prototmpy been in operation for over a year. Examples: - Control Electromagnetic stirring (mixer) http://ontecom.com/en/catalog/ems / Rusal, Krasnoyarsk. - Moniroring and management of pumping stations. - Monitoring and control of climate control systems. You can create a smart home systems and iot. There is experience with PLC (Power Line Communication) Qualcomm/Atheros. In my spare time I develop a budget solution for PLC (Power Line Communication) control / monitoring components smart home. Based on the standard IEC 61131-3 developed software - distributed information management system. The solution is cross-platform. In a single system may be computers of different architectures and various operating systems. Such signals are synchronized controller ARM / Linux, and x86 server (Win, Linux, VMS, ...) Uses wxWidgets. Articles on this subject is, but in Russian.
記事全体を表示
DwFシリコンバレー - 2015-03-26 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> オープニングセッション IoT エンド ノードの概念 設計、ソフトウェア、サービス スマートインダストリー " modifiedtitle="true" title="モータ制御のための効率的な熱管理 ヘルスケア&ウェアラブル " modifiedtitle="true" title="ウェアラブルを市場に投入する:プロトタイプから製品化まで スマートシティ " modifiedtitle="true" title="フリースケール・ワイヤレス・コネクティビティ・ポートフォリオの概要 スマートホームとスマートビルディング i.MX 6シリーズ用のビデオおよび画像コーデックとデータパイプライン 次世代 i.MX アプリケーションプロセッサ上のヘテロジニアスマルチプロセッシング(ARM® Cortex-A® + Cortex-M)の概要 Yocto プロジェクト™と i.MX アプリケーション プロセッサ向けの Linux® ソフトウェア開発 スマートネットワーク QorIQ LS1024A Consumer Network Attached Storage(cNAS)ソリューションによるパーソナル・クラウドの起動 デジタル・ネットワーキングのセキュリティ 101: QorIQ Communications Platform、QorlQ Qonverge Platform、C29x Crypto Coprocessor Family、Layerscape Architecture セキュリティ・エンジンとそのソフトウェア・イネーブルメントの概要 QorIQ T4240通信プロセッサの詳細 QorIQ LSシリーズ・プロセッサを使用した電力効率の設計方法 QorIQ Platformのトラスト・アーキテクチャの概要: ネットワーク・システムおよびネットワーキング・システムへのトラストの追加 Power Architecture®とARM®テクノロジのプログラム・モデルの違い QorIQプロセッシング・プラットフォームにおけるDDRの基礎 Sneak Peak: QorIQプロセッサの新機能 QorIQ通信プラットフォームおよびC29x暗号化コプロセッサ・ファミリ上のOpenSSL QorIQ T102xおよびLS10xxプロセッサを搭載した次世代IEEE® 802.11ac WLANシステム設計 ソフトウェア・デファインド・ネットワーキングとモノのインターネット(IoT)
記事全体を表示
What are industrial Ethernet protocols? Explanation of EtherCAT, PROFINET, and EtherNet/IP (Japanese blog) table of contents Introduction What is industrial Ethernet? Basic structure of industrial networks 1. EtherCAT (Ultra-high speed, low latency orientation) 2. Profinet (Flexibility/Interoperability) 3. Ethernet/IP (IT affinity/standardization) summary Introduction   Communication in industrial equipment is rapidly shifting from traditional fieldbuses to Ethernet-based systems. At the heart of this shift is the Industrial Ethernet protocol .   This article focuses on three widely used protocols and clearly explains the differences in their technical structure and design philosophy . EtherCAT PROFINET EtherNet/IP (※Evaluation and implementation methods will be explained in a separate article.) What is industrial Ethernet ?   In short, industrial Ethernet is a communication technology that enhances "real-time performance," "robustness," and "diagnostic capabilities" compared to general-purpose Ethernet. Standard Ethernet has the following challenges in industrial applications:   This is a best-effort communication method, and the delay varies depending on the load and switching processes. Frame loss (packet loss) may occur. TCP/UDP/IP is not designed for real-time control. To address these challenges, industrial Ethernet protocols employ unique approaches to achieve the following requirements:   Real-time communication Synchronization control Redundant configuration Diagnostic function   ■ Key points for understanding industrial Ethernet: OSI model   One of the key points in understanding industrial Ethernet is the perspective of "at which layer real-time performance is achieved," and the OSI reference model is helpful in understanding this. The OSI model is a framework that divides communication functions into seven layers, and each layer plays a different role, from the transmission of physical signals to application processing. Industrial Ethernet achieves real-time performance and reliability by using each of the OSI layers as a base and extending and optimizing specific layers for each protocol. OSI reference model in industrial Ethernet: hierarchy name The role of industrial Ethernet 7 application Contents of communication data (device control, status, settings) 6 presentation Data encoding, compression, and encryption 5 session Establishing, maintaining, and terminating communications 4 transport Communication quality control (TCP/UDP), data delivery assurance. 3 network Routing by IP address (determining packet destination) 2 Data Link Data delivery by MAC address, creation of Ethernet frames 1 physics Cables (Cat5e/6, etc.), connectors, and physical signal transmission. Layers used for each industrial Ethernet protocol: ZHOU_XIAO_0-1779432108374.png Characteristics of each Ethernet protocol: protocol hierarchy Features EtherCAT 2 High speed without using IP PROFINET RT/IRT is L2 NRT L3/4 Differentiated usage between RT and IRT. EtherNet/IP 3/4 Standard Ethernet based These differences in characteristics directly lead to the following: Speed (real-time performance) Implementation cost Applicable use   Basic structure of industrial networks   Industrial Ethernet generally shares a common basic structure regardless of the protocol, and the three protocols discussed in this article (EtherCAT, PROFINET, and EtherNet/IP) are no exception. ■ System and Device Structure   Industrial networks can be broadly divided into the "controller side" and the "device side."   Main device (controller): It plays a central role in controlling the entire network. Starting communication and setting connection parameters Sending output data and receiving input data Communication management and termination process Typical examples: PLCs, industrial PCs Sub-device (device): Respond to connection requests and send and receive necessary data. Receiving output data and transmitting input data Self-notification on the network Alarms sent as needed Typical examples: sensors, servos, actuators ■ Communication method: cyclic communication vs. aperiodic communication Once a connection is established, I/O data is continuously exchanged between the MainDevice and SubDevice at very short intervals. This communication is divided into "periodic communication" and "aperiodic communication" depending on the application. Cyclic communication (periodic communication) Application: For real-time control - Essential for applications requiring real-time performance, such as motor control and I/O control. Acyclic communication Uses: Configuration, diagnostics, and event management. - Used for reading and writing configuration data, diagnostic information, and notifications of unexpected events. ■Key concept supporting real-time performance: Synchronization ( Clock ) In industrial systems, it is extremely important that "all devices operate on the same time standard." For example, if multiple devices acquire data at different times, Δt₁, Δt₂, and Δt₃, as shown in the diagram below, the information received by the controller (PLC) will not be data from the same time, but rather "separate snapshots" that are staggered in time. the result: Occurrence of positional misalignment Incorrect control judgment In particular, critical synchronization errors in motion control This can lead to problems like these. Therefore, in Industrial Ethernet , a mechanism for synchronizing clocks between devices is a crucial element. ZHOU_XIAO_2-1779431627985.png Summary of the technical comparison of the three protocols   EtherCAT PROFINET EtherNet/IP Operating Organization Bechoff / ETG (EtherCAT Technology Group) Siemens / PNO (PROFIBUS & PROFINET International) Rockwell / OVDA (Open Device Net Vendors Association) Communication method Summary frame (SubDevice reads and writes data as it passes through the frame) Layer 2-based real-time communication (RT/IRT) CIP: Explicit (TCP) / Implicit (UDP) communication model Main use Motion control, ultra-high-speed control General-purpose FA, process control, and a wide range of industrial applications Factory automation, PLC networks, robots Cycle time ~31.25μs level (implementation dependent, very fast) RT: A few milliseconds IRT: 31.25μs (implementation-dependent, TSN/IRT) Generally, 10ms level (UDP-based) Synchronization method Distributed Clock (DC) IRT: Precision Synchronization (PTCP) CIP Sync (IEEE1588) Device Model PDO / SDO (CANopen over EtherCAT) Slot / Subslot (GSDML) Class / Instance / Attribute Object Model topology Line, tree, ring (low latency) Line, Star, Ring (MRP/MRPD) Line, Star, Ring (DLR) advantage In short, high speed and low latency / hardware processing. Various classes and diagnostic functions, high interoperability Widely used in standard Ethernet infrastructure, easy to understand. From here, we will explain the technical characteristics of each. 1. EtherCAT (Ultra-high speed, low latency-oriented) ■ EtherCAT Overview Developed by Beckhoff Automation, managed by ETG. It operates at Layer 2 and has no IP/TCP/UDP overhead. Cycle time: ~ 31.25 μs ( implementation dependent ) Synchronization accuracy: ±1μs or less ZHOU_XIAO_0-1779258860716.png ■ Network Configuration Main device (master) and  Multiple sub-devices (slaves) The sub-device is equipped with an ESC ( EtherCAT Slave Controller ) and uses dedicated hardware for high-speed processing. While a line configuration is the basic setup, it also supports redundant configurations using a ring structure. ZHOU_XIAO_0-1780967472867.png Figure: EtherCAT network configuration image The most distinctive feature of EtherCAT is "on-the-fly processing. " A single frame is processed as it passes through all devices, with each device reading and writing data during transit. Because processing is handled by dedicated hardware (ESC) without involving the CPU, it achieves extremely low latency.   ZHOU_XIAO_3-1780967819685.png Figure: EtherCAT network transfer image ■ Related protocol conversion: EtherCAT (IEC 61784-2-12) • CoE (CAN over EtherCAT): Enables CANopen communication to be used by tunneling it over an EtherCAT frame. • FoE (File over EtherCAT): A protocol for transferring files via EtherCAT. EoE (Ethernet over EtherCAT): A mechanism for encapsulating and transmitting regular Ethernet frames (such as TCP/IP ). ZHOU_XIAO_4-1779258860793.png Figure: EoE protocol conversion by master device (MDevice) 2. PROFINET (Flexibility/Interoperability) ■ PROFINET Overview Developed by Siemens, managed by PNO. Standard Ethernet based Use RT/IRT/NRT depending on the application. Producer/Consumer Model ■ Network Configuration Flexible support for various topologies such as line, star, and mixed configurations. It also supports ring redundancy via MRP ( Media Redundancy Protocol ) / MRPD (IRT) . PROFINET 's communication performance is classified by " Conformance Class ( CC )". CC-A : Basic real-time, all IT services (e.g., TCP/IP ) can be used without restrictions. CC-B : Adds network diagnostics and other features to the general FA 's RT . CC-C ( IRT 😞 Motion applications in the 31.25 μs class ■ Communication type NRT: Record Read/Write: Sends and receives parameters and settings aperiodicly. Alarms: Notifies of abnormalities from the device. RT: Periodic I/O communication, generally 1ms IRT (Isochronous): Time-synchronized high-speed periodic communication , typically 31.25us. → Achieves high flexibility, detailed diagnostics, and high interoperability. ZHOU_XIAO_5-1779258860863.png 3. EtherNet/IP ( IT compatibility/standardization) ■ EtherNet/IP Overview EtherNet/IP is managed by ODVA (Open DeviceNet Vendors Association). It adopts CIP (Common Industrial Protocol), which operates at a layer above TCP/UDP/IP (L3/L4). Object-Oriented Model ZHOU_XIAO_6-1779258860900.png ■ Network Configuration Supports line, star, and ring topologies. Supports high-speed redundancy using DLR ( Device Level Ring ). Main device → Scanner : Functions as a controller and typically initiates requests. Subdevice → Adapter : The device that responds to that request. ■ EtherNet/IP's key feature: "Object-Oriented Model" Each device is defined as a collection of objects consisting of " Class ," " Instance ," " Attribute ," and " Service ." Class : Type of function (e.g., Identity , Assembly ) Instance : A specific instance of that class. Attribute : The specific value that each instance possesses. Service : Operation details such as reading and writing. This results in a very clear structure for the device's functions, enabling high compatibility across manufacturers. ZHOU_XIAO_7-1779258860986.png ■ Communication type Explicit Messaging Connection Uses TCP , reads and writes configuration values, performs self-diagnosis, and logs. Give instructions such as "Read" and "Write" once each. Implicit Messaging- I/O Connection Using UDP , it enables real-time communication such as cycle I/O , with the scanner sending and receiving I/O data at regular intervals.   The key feature of EtherNet/IP is its ability to enable high-speed I/O communication using implicit ( UDP ) protocols. summary Industrial Ethernet is not just a communication tool; it's a system technology that enables real-time control . The three protocols introduced here each achieve this through a different approach. protocol design philosophy Main uses EtherCAT High speed, low latency Motion control PROFINET Flexibility and Integration General-purpose factory automation (FA) EtherNet/IP IT integration PLC Network   As a future trend, industrial networks will move in the following direction. TSN ( Time Sensitive Networking ) Security (including CRA compliance) Integration with OPC UA In other words, the key lies in the fusion of "real-time × IT integration × security" . Next time, Why is the i.MX RT1180 suitable for industrial Ethernet protocols? Actual implementation and evaluation procedures We will explain this in detail. ============================= We are currently unable to respond to comments left in the " Comment " section of this post . We apologize for the inconvenience, but please refer to " Technical Questions to NXP - How to Contact Us( Japanese Blog) " when making inquiries.(If you are already an NXP distributor or have a relationship with NXP, you may ask your representative directly.) Communication in industrial equipment is rapidly shifting from traditional fieldbuses to Ethernet-based systems. At the heart of this shift is the Industrial Ethernet protocol . This article focuses on three widely used protocols and clearly explains the differences in their technical structure and design philosophy . EtherCAT PROFINET EtherNet/IP (※Evaluation and implementation methods will be explained in a separate article.)   This article will cover the three major protocols that dominate industrial Ethernet: EtherCAT, PROFINET, and EtherNet/IP, and provide a clear explanation of the differences in their technical structures and design philosophies.   (Reading time: 15 minutes) i.MX RT Processors Introduction Japanese Blog
記事全体を表示
FXTH87xx 最低功耗 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 大家好 我正在调试 FXTH870911 的功耗。 目前的最小电流为 98-115μA。 经过计算,目前的耗电量无法满足需求。 我想知道该芯片的最小工作电流是多少,以及它是如何实现的。 提前感谢! Re: FXTH87xx minimum power consumption <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 您好, 下面是 25°C 时的典型电流消耗: 您可以在设备数据表中找到停止模式的详细描述。 在项目中,如果选择了 LF_COMMUNICATION(通信)模式,则在 STOP1 中启用 LF 块。   模式的选择应在项目的 user_configuration.h 文件中进行。 在该文件中,可以选择三种不同的模式,一种使用 LF(LF_COMMUNICATION),另两种不使用 LF。 我建议选择 NO_LF_PWU 模式:在该模式下,FXTH 会定期唤醒以发送 RF 帧,在两次发送之间,FXTH 会转到 STOP1 并禁用低频。在这种模式下,两次射频传输之间的功耗应为 500nA。 顺祝商祺! 托马斯 PS:如果此答案有助于解决您的问题,请标记为"正确" 或 "有帮助"。谢谢。
記事全体を表示
QSPI 1 で MGC アクセス制御を無効にするにはどうすればよいでしょうか? 私は、カスタム ドライバを使用して S32E2 評価ボードで QSPI を動作させることに取り組んでいます。EMMC からのブートから QSPI からのブートに切り替えるプロセス中であるため、JTAG を使用してコードをロードし、RAM が不足しています。評価ボードには、QSPI フラッシュが QSPI1 B に接続されています。主に SFAR などの特定のレジスタへの書き込みに問題があります。SFAR は MGC によって保護されているようなので、ビット 31 (GVLD) をクリアしてアクセス制御を無効にしたいと思います。ただし、リファレンス・マニュアルによると、MGC にアクセスできるのはバス・マスタ 0x1F のみであり、これが HSE コアです。QSPI0 のこれらのレジスタにアクセスできるバス マスターを変更できる HSE_QSPI0_DAT0 の形式で QPSI0 のバイパス メカニズムがあるようですが、QSPI1 に相当するものを見つけることができませんでした。 誰か助けてくれませんか? Re: How do you disable MGC access control on QSPI 1? こんにちは@AdamH_work 、 NXP サポートにお問い合わせいただきありがとうございます。ご質問に関してですが、おっしゃったレジスタにアクセスするための正しい方法を検索するのに少し時間が必要です。 現時点では、S32ZE RTD 2.0.1 で提供しているQspi_Ip_Example_S32Z2XX_R52またはMemAcc_Example_S32E2XX_R52サンプル プロジェクトを確認することをお勧めします。これらのプロジェクトでは RTD が使用されていますが、S32Z/E ファミリで QSPI を使用するために必要な手順を把握することができます。 よろしくお願いします。 Re: How do you disable MGC access control on QSPI 1? こんにちは@AdamH_work 、 返信が遅くなり申し訳ありません。セクション65.1.6 QuadSPI_0とセキュリティレジスタの相互作用[ページ3349、S32Z2リファレンス・マニュアル、Rev. 5、2025-01-28]、セクション121.2.1.5 QuadSPI_0データ0 (HSE_QSPI0_DAT0) [ページ6674] の表もご確認ください。表の最初の行では、HSE_QSPI0_DAT0の値に応じて、MGCレジスタにアクセスできるマスターIDを設定する方法について説明しています。 問題を解決できたかどうか教えてください Re: How do you disable MGC access control on QSPI 1? こんにちは@AdamH_work 、 混乱させてしまい申し訳ございません。さて、私が理解しているのは、元々の問題は克服されたということですが、それで正しいでしょうか? IP コマンドを送信するための最適なフローをチェックするには、サンプル プロジェクトMemAcc_Example_S32E2XX_R52を確認してください。特に、関数Qspi_Ip_StatusType Qspi_Ip_IpCommand ()と、それが静的 Qspi_Ip_StatusType Qspi_Ip_InitReset()およびQspi_Ip_StatusType Qspi_Ip_RunCommand() でどのように呼び出されるかを確認してください。 他にご質問があればお知らせください。 Re: How do you disable MGC access control on QSPI 1? 私はその部分をすでに見ていましたが、それは QuadSPI 0 のみをカバーしているようで、私はこれを QuadSPI 1 で実行しようとしています。その間に、MDAD および FRAD レジスタをプログラムしてすべてのアクセスを許可する方法を見つけ、IP コマンドを開始すると SFAR にデータが設定されるようですが、現在はビジー状態になっているため、MGC ですべてを無効にする必要はないかもしれません。 Re: How do you disable MGC access control on QSPI 1? MDAD/FRAD を設定し、LUT をプログラミングした後、IP コマンドを開始できるようになりました。フラッシュ通信の最初のステップとして、S32E288-975EVB 評価ボード上の Micron MT25QL256ABA8E12 からシリアル フラッシュ検出パラメータを読み取ろうとしています。スロット 8 に次の LUT シーケンスを設定しました。 コマンドパッド1 0x5A アドレスパッド1 24 ダミーパッド1 8 パッド1 16を読み取り 停止パッド1 0 シーケンスは開始しているようですが、その後、無限にビジーな状態に陥ってしまうようです。SFAR は 0x10000000 (設定された開始アドレス) に設定され、IPCR は 0x08000008 (スロット 8、8 バイト) に設定されます。BUFXCR レジスタは、バッファ 3 を除いてすべてサイズ 0 に設定し、バッファ 3 はすべてのマスターに設定しました (値 0x80004000)。金曜日に、オシロスコープで CS0/D0/D1 ピンを調べることができ、IP コマンドが開始されると CS がアサートされるものの、デアサートされないことが分かりました。コマンドとアドレスが送信され、その後にダミー サイクルが続き、その後 D1 がアクティブになってデータに応答するように見えます。しかし、読み取りは完了せず、ただノンストップでデータをクロックし続けているように見えます。フラッシュ チップが SFDP バッファを何度も繰り返して循環するため、D1 に繰り返しパターンが表示されます (少なくとも私はそう推測します)。 実行を一時停止すると、次の画面が表示されます。 AdamH_work_0-1769442418001.png 読み取りが完了しない原因が何なのかはわかりません。QSPI 読み取りに関するデータシートのセクションを読みましたが、この動作を説明するものは見つかりませんでした。クロックを下げてみました (ビット タイミングを見ると最初は約 100 MHz のようでしたが、その後 CGM に /10 分周器を追加したところ、D1 のビット パターンが遅くなりましたが、ビジー動作は変わりませんでした)。 Re: How do you disable MGC access control on QSPI 1? こんにちは@AdamH_work 、 メモリのデータシートを見ると、SFDP (0x5A) は「通常の」操作ではなく、コントローラが通信フローを意図的に停止する必要があるようです。 alejandro_e_0-1769482047806.png これにより、読み取りが完了しない理由を説明できます。私の見るところでは、QSPI ペリフェラルは動作しており、少なくとも通信は行われているので、現時点での問題は操作の種類にある可能性があります。もっと簡単な操作を試してみませんか?例えば、私が言及した例では、 Qspi_Ip_Cfg.c の MemCfg_0_SPI3ByteAddress_paInitOperations_0 と MemCfg_0_SPI3ByteAddress_paLutOperations_0 という LUT シーケンスが見つかります。初期化操作については、 Qspi_Ip.c の Qspi_Ip_InitOperation () でどのように使用されているかを確認してください。 別の操作を実行して、異なる動作が表示されるかどうかを教えてください。 よろしくお願いします。 Re: How do you disable MGC access control on QSPI 1? 結局、問題は DLL を適切に設定していなかったことにありました。私は S32DS の例に従って DLL バイパス モードの初期化シーケンスを実行し、それをコードに再実装したところ、読み取り操作が正しく完了するようになりました。次の課題は書き込み操作ですが、この問題はCANとして解決済みとしてマークできます。
記事全体を表示
Import and start developping Using Visual Studio Code (VSC) on KW47 As the support for MCUXpresso IDE as GUI and toolchain will be stopped and will be replaced by MCUXpresso for Visual Studio Code, I am sharing here some essential steps to start development on Visual Studio Code and MCUXpresso plugin. Preparation: - MCUXpresso for VS Code is installed as an extension inside Microsoft VS Code - see https://www.nxp.com/design/design-center/software/development-software/mcuxpresso-software-and-tools-/mcuxpresso-for-visual-studio-code:MCUXPRESSO-VSC - The rest of the toolchain including ARMGCC, west and other tools which work with MCUX for VS Code installation is available via MCUXpresso SDK option of the MCUXpresso Installer: https://www.nxp.com/design/design-center/software/development-software/mcuxpresso-software-and-tools-/mcuxpresso-installer:MCUXPRESSO-INSTALLER - See also generic Getting Started Guide for MCUX SDK with MCUX for VS Code at: https://mcuxpresso.nxp.com/mcuxsdk/latest/html/gsd/run_a_demo_using_mcuxvsc.html Here I will provide the procedure to import the loc_reader example from the repository. Import the repository: The recommended approach is to import REMOTE ARCHIVE which has a similar environment as the legacy MCUXpresso IDE. Here I will provide the procedure to import the loc_reader example from the repository From the MCUXpresso plugin, select "Import Repository", then in the "REMOTE ARCHIVE" tab, select the board, the SDK version and the location: import.png Wait for the repository to be imported, this procedure can take several minutes. Once the import is succeed, it will appear here: imported.png Import demo projects and run: Once the repository is successfully imported, you can then import demo examples from the repo by selecting "Import Example from Repository": project import.pngthen select the demo example from "Template". "AppType" should be "Freestanding application" if you want a standalone project. "Location" is where the project will be located.  "Toolchain" should be the Arm GNU one that you installed in preparation steps Build and run the imported project: build and run.png
記事全体を表示
ICODE SLI tag returns a 64 01 error for a write_single_block command I'm using a Windows 11 laptop and and ACS ACR1552 reader.  I'm using the ACS Script Tool (v5.02) to send APDUs to a NXP ICODE SLI tag. I'm creating a transparent session, setting the protocol to 15693/Layer3, and then using transparent exchange encapsulation to the send the APDUs to the tag. GET_SYSTEM_INFO and READ_SINGLE_BLOCK seems to work OK. WRITE_SINGLE_BLOCK returns a "64 01" error but does appear to actually write the data. I have not been able to find any info on the meaning or cause of this 64 01 response. Can anyone shed some light on this? Here's the sequence of APDUs I'm working with. APDU #4 reads block 0 data as 11 22 33 44 APDU #5 writes block 0 data to 12 34 56 78  -  yet gets a 64 01 error APDU #6 reads block 0 data as 12 34 56 78  -  which shows the previous write actually worked? ; (1) establish transparent session < FF C2 00 00 02 81 00 00 > C0 03 00 90 00 90 00 ; (2) transparent exchange - switch protocol to SwitchProtocolRf::ISO15693 SwitchProtocolLayer::PART3 < FF C2 00 02 04 8F 02 02 03 > C0 03 00 90 00 8F 01 00 90 00 ; (3) get sys info < FF C2 00 01 04 95 02 02 2B 00 > C0 03 00 90 00 92 01 00 96 02 00 00 97 0F 00 0F 2E 98 5C 8A 00 01 04 E0 00 00 1B 03 01 90 00 ; (4) read user block 0 with security status < FF C2 00 01 05 95 03 42 20 00 00 > C0 03 00 90 00 92 01 00 96 02 00 00 97 06 00 00 00 11 22 33 90 00 ; (5) write block 0 with 12 34 56 78 < FF C2 00 01 09 95 07 02 21 00 12 34 56 78 00 > C0 03 01 64 01 90 00 ; (6) read user block 0 with security status < FF C2 00 01 05 95 03 42 20 00 00 > C0 03 00 90 00 92 01 00 96 02 00 00 97 06 00 00 12 34 56 78 90 00 ; (7) end transparent session < FF C2 00 00 02 82 00 00 > C0 03 00 90 00 90 00 Re: ICODE SLI tag returns a 64 01 error for a write_single_block command I had this exact same issue reading/writing icode SLIX/SLIX2 tags, the writes were working but giving the 64 01 timeout.  I was able to solve the problem by adjusting the timeout for the command by including the timer option within the same transaction as the write. Example: Write "00 01 02 03" to block 0 > ff c2 00 01 10 5f 46 04 40 42 0f 00 95 07 02 21 00 00 01 02 03 00 Transparent command Size of command (0x10 = 16 bytes to follow) Timeout command Command To Device As can be seen, the response is now correct. This command is basically the same as shown in the original poster's question, with the addition of the green section, which is, per the docs setting a 1sec timeout (which is probably way excessive). 5f 46 = Timer Data Object 04 = Length 40 42 0f 00 = 1,000,000 (microseconds, LSB first), i.e. 000f4240h = 1,000,000 Probably too late to be useful for the original poster, but maybe this will save someone else the 2-3 hours it cost me. Re: ICODE SLI tag returns a 64 01 error for a write_single_block command Thanks  @jimmychan.  Yes I’ve seen that list of error codes and descriptions, including the 6401.     I’m trying to understand what can cause that error given the APDU sequence I included in my original post.      Do you know reasons the tag wouldn’t respond to a write single block command to user memory?  An example I’ve thought  about is possibly the write operation takes longer than the reader is waiting for.  I’ve experimented with trying to configure the reader to wait longer but so far I haven’t been able to get this to resolve the issue.  Also, I don’t see any reference to this in the SLI or DNA spec sheets so I doubtful this is the issue.     Again, any help in understanding why the tag wouldn’t respond would be much appreciated.    Thanks - Drew Re: ICODE SLI tag returns a 64 01 error for a write_single_block command You could check the reference manual REF-ACR1552U-Series-1.06.pdf. page 43. Re: ICODE SLI tag returns a 64 01 error for a write_single_block command Hi @jimmychan - I have read the documentation for the reader, that's how I got the command syntax I'm using. As far as I can tell I have the command syntax correct. Are you saying the 6401 error is coming from the reader? Do you have any specific area of the documentation that I should look into? I appreciate your help. Drew Re: ICODE SLI tag returns a 64 01 error for a write_single_block command Please read the document of the reader. ACR1552U - USB NFC Reader IV | ACS
記事全体を表示
高レベルの宣言型UIフレームワーク i.MX RT クロスオーバー MCU 用の高レベルの宣言型 UI フレームワークはありますか?Swift や JavaScript のような高級言語でコードを記述し、SwiftUI や React に似たものを使用して UI を作成できるようになりたいです。 Re: High level declarative UI framework こんにちは@MatthewRuzzi 、 NXP MIMXRTシリーズにご興味をお持ちいただきありがとうございます。 NXP は、LVGL を基盤フレームワークとして、お客様が UI ソフトウェアを迅速に開発できるようにするために、GuiGuider ツールを公式に提供しています。さらに、SDK には emWin および VGLite のサンプル プロジェクトが含まれています。高水準言語の実装は現在公式にはサポートされていませんが、次のアプローチを検討することをお勧めします。 1. https://doc.qt.io/QtForMCUs/qtul-zephyr-mimx1060-evk.html https://www.embeddedartists.com/wp-content/uploads/2023/06/QtMCUs_ProgramDevelopment.pdf 2 https://www.nxp.com/design/design-center/training/TIP-CREATE-USER-INTERFACE-QT 3. https://docs.microej.com/en/latest/GettingStarted/gettingStartedIMXRT1170.html 4. https://github.com/lvgl/lv_micropython 5. https://www.swift.org/blog/embedded-swift-examples/ これらのリソースがあなたの成長に刺激を与えることを願っています。 よろしくお願いします、 ギャビン Re: High level declarative UI framework 現在これに取り組んでいるプロジェクトはありますか?Swift や JavaScript のような言語を使用できるようになりたいです。将来的にこれを可能にするために私ができることはありますか?機能リクエストを送信または投票する場所、またはこれを投稿する他の場所はありますか?
記事全体を表示
install and updating the SDK for the S32K144 MCU I have installed the S32 Design Studio to create project from the SDK example for the S32K144 MCU i am not able to found the SDK folder to configure the example project i have installed the SDK for the S32 K144 Device below i have share my problem regarding images please refer  thank you in advance  Re: install and updating the SDK for the S32K144 MCU Hi Please install the other two packages, then you will find the S32K1 RTD. S32DS Extensions and Updates install S32K1 RTD300 QLP03.png I remember that previously, I only needed to select one of them, and the S32K1 RTD-related dependency packages would be installed automatically. Please note that during the Christmas holiday period, our support response times may be longer than usual. In some cases, your request might be addressed after the New Year. Thank you for your understanding. Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------
記事全体を表示
imx95 low power mode I am working on a custom i.MX95 board running Linux 6.12 (Yocto-based). I am facing a suspend-to-RAM (deep sleep) failure related to the USB3 host controller. When executing echo mem > /sys/power/state, the system aborts suspend with xhci-hcd: WARN: xHC CMD_RUN timeout followed by PM: failed to suspend async: error -110. The issue occurs consistently when USB host mode is enabled, even with no active USB traffic. I am using a fixed 5V VBUS regulator controlled by a GPIO, and the USB3 controller, PHY, clocks, and power-domains are defined in the DTS (attached). My requirement is to fully power off USB VBUS during low power mode while allowing the system to enter deep sleep successfully. I have attached the full suspend/resume dmesg logs and the relevant USB-related DTS nodes for reference. I would like guidance on the correct DTS and/or driver-side handling required to avoid the xHCI suspend timeout on i.MX95. Re: imx95 low power mode In custom board iam using fusb302 but not enabled as usb3.0 , we are using it as usb2.0 . but when entering into deep sleep ( echo mem > /sys/power/state ) The error is occuring in xhci-hcd driver. Test Setup: • SoC: i.MX95 • OS: Yocto Linux (kernel 6.x, NXP BSP) • USB Mode: Host (xHCI, USB3) • Connected Device: USB flash drive (Mass Storage) Boot the board normally. Connect a USB storage device to the USB3 host port. Verify enumeration using lsusb and confirm device is accessible. Enter low power mode using: echo mem > /sys/power/state After this step itself it is showing error. Resume the system using the configured wake-up source (power button/ GPIO). After resume, observe that the USB device either: is not detected, or shows xHCI / DWC3 related errors in dmesg, or requires USB re-plug to work again. ERROR LOGS : echo mem > /sys/power/state [ 117.057281] PM: suspend entry (deep) [ 117.066009] Filesystems sync: 0.005 seconds [ 117.071209] Freezing user space processes [ 117.076800] Freezing user space processes completed (elapsed 0.001 seconds) [ 117.083781] OOM killer disabled. [ 117.087011] Freezing remaining freezable tasks [ 117.132725] Freezing remaining freezable tasks completed (elapsed 0.041 seconds) [ 117.140164] printk: Suspending console(s) (use no_console_suspend to debug) [ 117.156868] sd 0:0:0:0: [sda] Synchronizing SCSI cache [ 117.267552] xhci-hcd xhci-hcd.2.auto: WARN: xHC CMD_RUN timeout [ 117.267611] xhci-hcd xhci-hcd.2.auto: PM: dpm_run_callback(): platform_pm_suspend returns -110 [ 117.267631] xhci-hcd xhci-hcd.2.auto: PM: failed to suspend async: error -110 [ 117.267702] PM: Some devices failed to suspend, or early wake event detected [ 117.268017] hub 1-0:1.0: hub_ext_port_status failed (err = -108) [ 117.268044] usb usb1-port1: cannot disable (err = -108) [ 117.516365] PM: resume devices took 0.248 seconds [ 117.570639] OOM killer enabled. [ 117.573777] Restarting tasks ... done. [ 117.575261] sd 0:0:0:0: [sda] Test Unit Ready failed: Result: hostbyte=0x01 driverbyte=DRIVER_OK [ 117.578423] random: crng reseeded on system resumption [ 117.587117] sda: detected capacity change from 120164352 to 0 [ 117.598136] PM: suspend exit -sh: echo: write error: Connection timed out Re: imx95 low power mode Could you share us the details steps, that we can reporcuce it on our EVK Board? Thanks Re: imx95 low power mode Hi @kannappan , OK, we are going to have the New Year's Day holiday. when I back to office I will try it on our board and then give your reply. Wish you have a nice day Best Regards Rita Re: imx95 low power mode Hi @kannappan , Sorry for too busy this week, I will test it for you next week and share the result to you. Wish you have a nice day Best Regards Rita Re: imx95 low power mode HI @Rita_Wang , Is there any reply for the above issue. Best Regards Kannappan
記事全体を表示
S32K358 基于 AUTOSAR 驱动程序的 HSE 随机数生成器 亲爱的支持者 客户 Aptiv 与 S32K358 合作 RTD 版本:Crypto_43_HSE_TS_T40D34M60I0R0 HSE FW 版本:HSE_FW_S32K358_9_2_72_0 在尝试在微控制器上集成加密RTD并刷新HSE固件后生成随机数时,我们观察到一个问题,即固件似乎停留在HSE_IP_ServiceRequest () 函数上,特别是在等待 mu_IP_isResponseReady () 时。请查看随附的调用堆栈屏幕截图以参考。 请您帮助我们理解: 固件卡在这一点上的可能原因是什么? 解决此问题的建议方案或调试步骤? PS: 我已在 BSWM 配置中配置了 CSM_Init、CriIf_Init 和 Crypto_Init 在 Vector Davinci 中配置的 CSM、CryIf,从 BSWM_Init 调用中调用的 CSM、CryIF、Crypto 的初始函数。使用 Demo APP 安装了 HSE,并通过读取版本号和 MU 状态寄存器进行了验证,如下图所示: 客户要求提供基于 AUTOSAR xdm 配置 CSM、CriIf 和 Crypto 驱动程序的 AUTOSAR 示例(而不是 DEMOAPP 的代码)。附上他们的 Crypto xdm 文件。 (到目前为止,恩智浦方面的 Sunny X 和 Dhan Raj 参与了一次调试呼叫,但我们尚未找到最终的根本原因......)。 顺祝商祺! 维克托 板:S32K358 优先权:紧急 SW 变体:标准 Re: S32K358 HSE Random Number Generation based on AUTOSAR drivers 你好 Cuong、 我们得到了帮助和[email protected]创建了一个例子。 让我们把这张票保留到下周客户试用时。 我会允许你访问 Sharepoint 上的示例。 顺祝商祺! 维克托   Re: S32K358 HSE Random Number Generation based on AUTOSAR drivers 你好@viktorfellinger ,我正在为你创建一个示例。 同时,您能否告诉我: 1.您多久会遇到这个问题?是经常发生还是偶尔发生 2.pRequest 的值 pRequest 和 pHseSrvDesc 的 值。 Hse_Ip_ServiceRequest() 时的 pRequest 和 pHseSrvDesc 值。 您能否尝试增加 pRequest中的超时值 ,看看能否解决这个问题? Re: S32K358 HSE Random Number Generation based on AUTOSAR drivers 您好@viktorfellinger ,您收到反馈了吗? 如果没有更新,我想关闭这个话题。 客户稍后可以提出另一个问题,然后您可以再次提及此主题
記事全体を表示
Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp Hello, I’m trying to establish communication between two Imx95 verdin EVK A1 Silicon version boards, through their Aquantia 10 Gbps interfaces. Both boards are running Debian 12 ( linux kernel 6.12.3) with the aquantia10 G firmware (AQR-G4_v5.6.D-AQR_Marvell_NoSwap_XFI_ID44834_VER2068.cld ) properly installed using the nxp installer (aquantia-firmware-utility/aq_api_2_9_7 at master · nxp-qoriq/aquantia-firmware-utility · GitHub). They are physically connected using a Cat6a Ethernet cable. When I run performance tests using iperf3, I get around 5 Gbps in TCP and 1.2 Gbps in UDP with 0% of loss, even when specifying a target bandwidth of 7 Gbps: # TCP Test iperf3 -s # on the first board iperf3 -c -t 30 # on the second board # UDP Test iperf3 -s iperf3 -c -u -b 7G -t 30 when i try to activate jumbo frame with ip link set dev enp1s0 mtu 9000 but i get an error that i exceded the limit (it’s weird that a 10Gbps interface does not accept jumbo frames) also i tried to to increase the UDP buffer size, but i get the same bitrame the CPU load does not exceed 40% when i run iperf3 in both sides Are there any specific n configurations to apply or additional tools to install in order to reach the maximum throughput (close to 10 Gbps)? is the Aquantia FW version is good? the linux kernel version? the FW installer version??? SOmeone have already tried to use the 10Gbps interface on this Targets??? Regards, Abdelmonaem Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp 1. Try configuring following settings on both of your systems: cpufreq-set -g performance sysctl -w net.core.rmem_max=26214400 sysctl -w net.core.wmem_max=26214400 sysctl -w net.core.netdev_max_backlog=250000 sysctl -w net.ipv4.tcp_rmem='4096 87380 16777216' sysctl -w net.ipv4.tcp_wmem='4096 65536 16777216' 2. If possible use a different reference system as iperf server (e.g. Intel Xeon) 3. iperf3 itself is single-threaded per test stream, try using  -P option: e.g. iperf3 -c -u -b 10G -t 30 -P 6 (6 streams) 4. Check both forward and reverse stream (-R) iperf3 -c 192.168.1.1 -t 10 -b 10G -u -R Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp Hi, Thank you for your feedback, applying your configuration: cpufreq-set -g performance sysctl -w net.core.rmem_max=26214400 sysctl -w net.core.wmem_max=26214400 sysctl -w net.core.netdev_max_backlog=250000 sysctl -w net.ipv4.tcp_rmem='4096 87380 16777216' sysctl -w net.ipv4.tcp_wmem='4096 65536 16777216' Now i'm able to achieve 10Gbps some times 8,8 or 9,8Gbps on emitter side only and with only iperf and not iperf3, on the receiver side i can only achieve 5.59Gbps with 36% of loss frames, could you help to resolve this issue Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp it will be a minor version upgrade to 6.12.49 BTW, you may also want to consider DPDK or AF_XDP for better throughput?  Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp => TCP vs UDP send performance When you are using iperf3 to send TCP packets, each TCP packet is 128KB, and the packet will be fragmented by the LSO feature of ENETC Hardware. So you see higher TCP transfer performance. iperf3 does not enable UDP_SEGMENT when creating UDP sockets. Therefore: - Each UDP packet is approximately MTU-sized (≈1500 bytes). - For the same data size, UDP requires to send many more packets than TCP. More packets → more kernel processing → lower performance compared to TCP with LSO. => Why receive is much lower in comparison to send for TCP? - The TX and RX paths are not symmetrical in the Linux kernel, so the processing time for each RX packet and each TX packet in the kernel is different. Also TCP is using LSO offload in send. - RSC is not enabled by default in kernel; We need to disable TCP timestamp so that the RSC of ENETC can work properly. Currently, the RSC of i.MX95 is disabled by default. a) Enable RSC of i.MX95 (receiver side): ethtool -K eth1 large-receive-offload on b) Disabled TCP timestamp (sender side) : sysctl -w net.ipv4.tcp_timestamps=0 sysctl -p /etc/sysctl.conf After enabling RSC, you will see the TCP performance at receiver side will be increased. Additionally you can try using Jumbo frames to get higher throughput. (Hope you are running latest release). # Change MTU to 9000 on both side ip link set dev eth1 mtu 9000 # Change RX buffer length in the ethernet driver. ethtool -G eth1 rx-buf-len 16384 We can see between 8 to 10 Gbps UDP RX/TX with multi-stream mode. Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp Hi, I'm interested only on UDP for the moment and not TCP and i think that the offload mecanisms are not applicable for UDP I tried to activate the jumbo frames by setting mtu to 9000 but i get an error that i exceeded the limits which is 1500 (im using the kernel version 6.12.3) Regards, Abdelmonaem Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp Ok i will try this and told you what i get, Could you precise the linux kernel version for LF-Q4?? As i told you i'm on 6.12.3 and i cannot go to a superior version because i have a A1 silicon revision, i need to know if i have to upgrade to B0 revision or not Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp The RSC settings will also improve UDP performance. The changes/fixes for Jumbo frames in ENETC should be available in upcoming LF-Q4 release in two weeks.  Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp With i don't have an issue i can go to 10Gbps sometime 9, 8Bps with iperf in parallel flows with only one flow i'm at 5Gbps , but my big issue is the Udp, in mono flow i'm at 2Gbps with no lost frame it's ok, but in parallel flows i'm at 5,5Gbps with 42% of loss Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp i don't think that AF_XDP or DPDK will help to reduce a 46% of loss to 0%, i verified also the IRQ affinty and i can see that on the 10G interface i have 6 IRQ each one is affected to a CPU, and i don't see any CPU load issue during the test, the maximum CPU load for 1 CPU is 40%, i still don't understand why i keep loosing frames , maybe the fact that the kernel version used does not support jumbo frames , did you have any performance tests on the 10G interface in your Side (NXP) i think you should test in your side and see if you have the same issue than mine Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp AF_XDP or DPDK do not use kernel networking stack.  DPDK specially have a different driver and work in userspace only. It is highly optimized for networking and packet processing.  It can provide really fast performance for all IP packets.  you may check it out at;  Chapter 10: https://www.nxp.com/docs/en/reference-manual/RM00293.pdf Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp this test is performed on which silicon revision A1 or B0?? do you confirm that the kernel version used for this test 6.12.49 is applicable only for B0 or could be applicable on A1??? i'm not seeing this kernel version in your bsp delivery, the last one is 6.12.34 https://www.nxp.com/pages/alpha-beta-bsps-for-microprocessors:IMXPRERELEASES Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp The new kernel tree and changes are available at: https://github.com/nxp-imx/linux-imx/commits/lf-6.12.49-2.2.0 A1 support has been dropped from newer LF release.  You have following options; 1.  Just build the kernel independently and replace the kernel only in your build. (It may work)   2. Ask your marketing contact to replace your boards with B0 - so that you can run LF-Q4'2025 release.  Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp Ok got it, but just to be sure, could you do the test with MTU = 1500 at reception side i need to know if you have the same result than me on this new version and also i see on your test you put TX at 1500 and reception at 9000 but this does not change anything it's like you are in 1500 in both side if you need to test jumbo frames you need to be at 9000 in both sides , please redo the tests with following configuration: 1- RX/TX with MTU = 1500 in both sides with mono and muti streams 2- RX/TX with MTU = 9000 in both sides with mono and muti streams thank you in advance Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp i don't understand that frome those lines: Single UDP Stream send (1500 MTU): 2 Gbps(this seems at tx with MTU 1500 in single stream you are at 2Gbps) Multi UDP stream send (1500 MTU): 10 Gbps (this seems at tx with MTU 1500 in multi streams you are at 10Gbps) Single UDP Stream send (9000 MTU): 8.2 Gbps(this seems at tx with MTU 900 in single stream you are at 8.2Gbps) Single UDP Stream receive(9000 MTU): 3.9 Gbps(this seems at Rx with MTU 9000 in single stream you are at 3.9Gbps) Multi UDP Stream receive(9000 MTU): 10Gbps(this seems at Rx with MTU 9000 in Multi streams you are at 2Gbps) for me i don't see : Single UDP Stream receive(1500 MTU) Multi UDP Streams receive(1500 MTU) Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp yes, this how the results were tested. MTU was same on both side in all cases (either both 1500 or both 9000) Re: Imx95 verdin EVK, Aquantia10gbps interface limited on 1.2gbps on udp see attached,  Also note that I am also running it on A1 SOC UBOOT logs: -  U-Boot 2025.04-g8c1de2e1deca (May 09 2025 - 15:29:26 +0000) CPU:   i.MX95 rev1.1 at 1800MHz CPU:   Automotive temperature grade (-40C to 125C) at 30C LM Boot reason: sw, origin: 2, errid: 1 LM shutdown reason: sw, origin: 2, errid: 1 Model: NXP i.MX95 19X19 board DRAM:  15.8 GiB --- SM logs >$ info SM Version = Build 633, Commit c37b26da SM Config = mx95evk, mSel=0 Board = i.MX95 EVK, attr=0x00000000 Silicon = i.MX95 A1 Boot mode = normal Boot device = MMC1 Boot stage = primary Boot set = 1 ECID = 0x6E5F04BA0000000500041D0899123F81 PMIC 0 (0x08) = 0x20, 0x09, 0x10, 0x00, 0x01 PMIC 1 (0x2A) = 0x54, 0x22, 0x00, 0x0B PMIC 2 (0x29) = 0x55, 0x22, 0x00, 0x0A Compiler = gcc 14.2.1 20241119
記事全体を表示