i.MX95 RMII (ETH1_RMII_REF50_CLK) Hi All, Trying to connect an RGMII PHY and an RMII only PHY to the imx95. Based on the follwing statement from the reference manual we have tried to connect the ETH1_RMII_REF50_CLK to ENET2_TD2: p206 i.MX 95 Applications Processor Reference Manual, Rev. 5, 2026-03-30 "ENET_REF_CLK_ROOT must be configured with CLOCK_ROOT61_CONTROL to 250 MHz for RMII and RGMII modes. For RMII mode, ENET_REF_CLK_ROOT is internally divided by 5 to generate the RMII_REF50_CLK" But we're only seeing 250mhz on that pin. Using: /* ---------- NETC fabric: port 1 RGMII → RMII ------------------------- */ &netc_prb_ierb { netc-interfaces = ; /* port 1: LAN8720AI */ netc-rmii-clk-dir = ; /* port 1: MAC drives 50MHz */ assigned-clock-rates = <666666666>, <250000000>; /* ENETREF = 250 MHz for RGMII; RMII gets 50 MHz via TD2 hw /5 divider */ }; /* ---------- Pinctrl: ENET2 pads → RMII functions ---------------------- */ &pinctrl_enetc1 { fsl,pins = < /* Reset GPIO — drives LAN8720AI nRST (active-low) */ IMX95_PAD_ENET2_MDC__GPIO4_IO_BIT14 0x3fe /* RMII TX */ IMX95_PAD_ENET2_TD0__NETCMIX_TOP_ETH1_RMII_TXD0 0x57e IMX95_PAD_ENET2_TD1__NETCMIX_TOP_ETH1_RMII_TXD1 0x57e IMX95_PAD_ENET2_TX_CTL__NETCMIX_TOP_ETH1_RMII_TX_EN 0x57e /* RMII RX */ IMX95_PAD_ENET2_RD0__NETCMIX_TOP_ETH1_RMII_RXD0 0x57e IMX95_PAD_ENET2_RD1__NETCMIX_TOP_ETH1_RMII_RXD1 0x57e IMX95_PAD_ENET2_RX_CTL__NETCMIX_TOP_ETH1_RMII_CRS_DV 0x57e /* RMII 50 MHz ref clock: hw /5 divider outputs on TD2 to PHY CLKIN */ IMX95_PAD_ENET2_TD2__NETCMIX_TOP_ETH1_RMII_REF50_CLK 0x4000057e /* RMII RX error */ IMX95_PAD_ENET2_RXC__NETCMIX_TOP_ETH1_RMII_RX_ER 0x57e >; }; /* ---------- MDIO bus: disable broadcast on SoM PHY, add LAN8720 ------ */ &ethphy0 { realtek,broadcast-disable; }; &netc_emdio { ethphy_lan: ethernet-phy@0 { compatible = "ethernet-phy-id0007.c0f0"; reg = <0>; max-speed = <100>; reset-gpios = <&gpio3 14 GPIO_ACTIVE_LOW>; reset-assert-us = <10000>; reset-deassert-us = <80000>; smsc,disable-energy-detect; }; }; /* ---------- ENETC port 1: RMII + LAN8720 via MDIO -------------------- */ &enetc_port1 { phy-mode = "rmii"; phy-handle = <&ethphy_lan>; }; Re: i.MX95 RMII (ETH1_RMII_REF50_CLK) Hi @ArcherLang  You can refer the below dts file at the link below: https://github.com/nxp-imx/linux-imx/blob/lf-6.18.y/scripts/dtc/include-prefixes/arm64/freescale/imx95-19x19-evk-tja1104-rmii.dts I have tested the CLK of my IMX95 EVK board, the clk is 50Mhz. B.R Re: i.MX95 RMII (ETH1_RMII_REF50_CLK) Also, we can get RMII working by setting the assigned clockrate to 50,000 - but that breaks rgmii on the other phy. Re: i.MX95 RMII (ETH1_RMII_REF50_CLK) Thanks @pengyong_zhang ! Didn't find the dts on that branch, but I did track it down here: https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm64/boot/dts/freescale/imx95-19x19-evk-tja1104-rmii.dts Looks like we were working with an old kernel (6.6.xx) that doesn't have NETC_BLK_CTL.  Will update to 6.12xx and test. Re: i.MX95 RMII (ETH1_RMII_REF50_CLK) Hi we've compiled the new bsp and kernel to test the patch, still getting the same result. See decompiled dtb attached. dtb is applied as we ARE seeing a clock on TD2, it's just the wrong frequency as tested with oscilliscope. Does IMX95 support 1xRGMII + 1x RMII?

如何使用 IFC-或非 启动模式在 LS2088ARDB 上启用/访问 QSPI 闪存设备。 HI 1) LS2088ARDB 可以使用 IFC-或非 启动或 QSPI 启动启动。 2) IFC-或非 和 QSPI 是混合的，因此一次只能启用其中一个。 3) 我相信选择 IFC / QSPI 的多路复用器配置是由引导程序根据 RCW 数据完成的。 4) 我的要求：使用 IFC-或非 启动模式启动后需要在 Linux 中访问 QSPI 闪存。这可能吗？如果是，能否提供 QSPI Linux 源代码。 5) 我们能否重新配置多路复用器选择（考虑 IFC-或非 启动模式）以在 Linux 级别启用 QSPI？如果是，请提供源代码。 谢谢。 Re: How to enable/access QSPI flash device on LS2088ARDB with IFC-NOR bootmode. 你好 不是 — 在 LS2088ARDB 上，如果你以 IFC-或非 模式启动，则不应指望以后会从 Linux 启用和使用 QSPI。可用的LS2088a/LayerScape文档表明，由于引脚多路复用，IFC和QSPI是相互排斥的，并且这种多路复用是在RESET期间在RCW中配置的，而不是在运行时动态重新配置。具体到 LS2088A，恩智浦指出，只有在 RCW 中才能实现引脚多路复用，"根据设计，在运行时不可能改变引脚多路复用"。, 你对启动的理解是正确的： RCW 源由复位时采样的复位配置引脚选择。 然后，预启动加载程序从 cfg_rcw_src 指定的源加载 RCW。 在 LS2088 级主板上，开关启动源可能需要更改 RCW 和不同的主板开关/跳线设置。 对于LS2088/LS2044的家庭行为，恩智浦明确证实： “当使用 QSPI 时，只能在 IFC 上使用 与非 控制器。所有其他 IFC 机器......都不能使用，因为它们的信号都经过混搭，以便在 QSPI 接口上使用"。 对于 LS2088A，必须在 RCW 中实现引脚多路复用，而且 "不可能在运行时更改引脚多路复用"。 因此，对你们问题的直接回答是 使用 IFC-NOR 启动模式启动后 Linux 能否访问 QSPI 闪存？ 不，不在正常的 LS2088ARDB IFC 启动配置中。IFC 和 QSPI 是多路复用的，选择由 RCW/PinMux 在 RESET 时修复。, Linux 能否在运行时重新配置多路复用器选择以启用 QSPI，同时保持 IFC-或非 启动模式？ 不。检索到的文件说，这种引脚复用只限于 RCW，不能在运行时更改。 我能得到 Linux 源代码来实现这种多路复用器切换吗？ 我找不到任何 LS2088A/Linux 源代码或运行时 IFC↔QSPI 多路复用器开关的文档机制，而且硬件行为表明不支持这样的 Linux 实现。, 一个细微差别：Layerscape Linux 指南显示，可以使用不同的开关/跳线设置将 LS2088ARDB 配置为从 NOR 或 QSPI 启动，并指出更改引导设备配置可能需要更改 RCW 或其他映像。这支持了这样的结论，即这是启动/RESET 时的硬件配置选择，而不是 Linux-time 交换机   此致 Re: How to enable/access QSPI flash device on LS2088ARDB with IFC-NOR bootmode. 谢谢。这澄清了我的疑惑。

NXPのZephyr OS ～まとめページ～ (日本語ブログ) 最近注目を集める比較的新しいRTOSがあります。それが「Zephyr® OS」です。読み方は、「ゼファー」です。 このZephyr OSは、世界の名だたる有名企業がこぞって開発協力やサポートを強化しているオープンソースのRTOSで、NXPはこのZephyr設立当初からのプラチナメンバーとして活動しています。 本ページでは、Zephyr OSを使うためのお役立ち情報をまとめていますので、是非ご活用ください。 Zephyr® シリーズ (Zephyr OSを始めるためのステップ)　 ステップ 記事 1 [Zephyr® シリーズ] 第１回 最近流行りのZephyr OSってどんなOS？（日本語ブログ） →先ずはZephyr OS自体の特長を知ろう。 2 [Zephyr® シリーズ] 第２回 はじめてのビルドと実機動作（日本語ブログ） →実際にZephyr OSをビルドして動かしてみよう。FRDM-MCXA153を例にしていますが、他のボードでも同様の手順で動作できます。 3 [Zephyr® シリーズ] 第３回 初めてのLチカとソフトウェアの再利用性（日本語ブログ） →Lチカプログラムを例に、「従来のハードウェア依存のコーディング」と「Zephyrが推奨するハードウェア非依存（スケーラブル）なコーディング」の違いを体感。 4 [Zephyr®シリーズ] 第４回 Kconfigとデバイスツリーの概要と実践的活用法 (日本語ブログ) →従来のMCUソフトウェアエンジニアにとってZephyr OSの慣れない要因として、「Kconfig」、「デバイスツリー」が挙げられます。これらを実例を交えながら解説。 Zephyr お役立ち情報☕ 概要 記事 マイコン向け軽量GUIライブラリ「LVGL」に対応したNXP製GUI生成ツール「GUI Guider」を用いて、生成したGUIサンプルコードをZephyr OS上で実行してみました。 Zephyr OSでUI: GUI Guiderサンプルコードを実行してみる (日本語ブログ) ＊GUI Guider自体の使い方については、以下の記事もご参考ください。 GUI Guiderを用いたGUI作成のはじめかた (株式会社ネクスティエレクトロニクス) Zephyrで用意されている豊富なサンプルコードの中には、HTTPサーバーのサンプルも含まれており、簡単に動かすことができます。NXPの評価ボード「FRDM-MCXN947」で動作させる手順をステップ・バイ・ステップで解説します。このサンプルを実行するとPCのWebブラウザからFRDM-MCXN947にアクセスして、ページ上のボタンでボード上のLEDをON/OFFできるようになります。 Zephyr HTTP ServerをFRDM-MCXN947で動かしてみた (日本語ブログ) 2026年3月23日現在、NXPのエンジニアが最新のZephyr環境をインストールした際、デバッガを起動できなかったため、その問題と解決策を掲載。 MCUXpresso for VSCでZephyr OS (4.3.99開発中バージョン)を動かすとデバッガが起動しない？デバッガ起動エラーの回避手順を解説 (日本語ブログ) パートナー様 Zephyr関連情報 パートナー様 / 概要 記事 リネオソリューションズ株式会社 NXPの評価ボード「MIMXRT1170-EVKB」を用いた解説記事が、前編・後編の2回に分けて掲載されています。 前編では、Zephyrとは何かという基本的な解説に加え、ソースツリー構成や、本記事の動作確認に使用した NXP MIMXRT1170-EVKB 評価ボードを紹介しています。 後編では、Zephyr環境の準備から始め、Zephyr用アプリケーションの構築および実行手順を解説。 第三回では、実際にLCDに表示を行う例も紹介されています。   Zephyrブログ 第一回 はじめての Zephyr（前編） Zephyrブログ 第二回 はじめての Zephyr（後編） Zephyrブログ 第三回 「LCD に表示してみる」 アイティアクセス株式会社 Zephyr OSの基本的な特徴や、従来のRTOSやLinuxとの違いを整理し、どのようなユースケースに適しているのかを分かりやすく解説されています。続いて、NXPの高性能マイコン評価ボード「MIMXRT1060-EVKC」を例に、Zephyrとセキュアブートローダ「MCUboot」を組み合わせた実践的な開発手順を紹介しています。実機を用いたビルドから書き込み、ファームウェア更新までの流れを通じて、Zephyrを用いたセキュアな組込みシステム開発の具体像を理解できます。 Zephyr OSとは？特徴・利点・他のRTOSやLinuxとの違いを解説 NXP® MIMXRT1060-EVKCで始めるZephyr®と MCUbootによるセキュアブート IARシステムズ株式会社 IAR Toolchainを設定できないといった相談をユーザーからいただきますが、右のリンクにて、NXP MCUをベースに「Zephyr x IAR Tool Chain」を用いた手順を分かりやすく日本語で解説されています。 Zephyr Project DocumentにもIAR ARM Toolchainの使用方法(英語)が掲載されています。   NXPのFRDM_MCXN947でZephyrOSを動かす！ NXPのFRDM-MCXA153でZephyr OSを動かす！ NXPのMIMXRT1020-EVKでZephyr OSを動かす！ =========================​ 本投稿の「Comment」欄にコメントをいただいても、現在返信に対応しておりません。​ お手数をおかけしますが、お問い合わせの際には「NXPへの技術質問 - 問い合わせ方法 (日本語ブログ)」をご参照ください。​ （既に弊社NXP代理店、もしくはNXPとお付き合いのある方は、直接担当者へご質問いただいてもかまいません。）​ 最近注目を集める比較的新しいRTOSがあります。それが「Zephyr® OS」です。読み方は、「ゼファー」です。 このZephyr OSは、世界の名だたる有名企業がこぞって開発協力やサポートを強化しているオープンソースのRTOSで、NXPはこのZephyr設立当初からのプラチナメンバーとして活動しています。 本ページでは、Zephyr OSを使うためのお役立ち情報をまとめていますので、是非ご活用ください。 i.MX RT Processors i.MX Processors MCX SW | Downloads 日本語ブログ

SEC/CAAMが初期化されていないため、BL2でセキュアブートが失敗します。 BL2でセキュアブートが失敗しているのは、SEC/CAAMが初期化されていないためと思われます。コードを詳しく調べてみると、sec_init は直接呼び出されず、その前に config 関数が呼び出されているようで、そのためグローバル変数に SEC ブロックのアドレスに対応する定義済みの定数が代入されないようです。つまり、NXP_CAAM_ADDRの値のことです。その値をハードコーディングすると、処理は少し進むのですが、ジョブリングをフラッシュ/リセットできないというエラーが発生します。 QorIQ LS1デバイス Re: Secure boot fails in BL2 because SEC/CAAM not initialized 電源投入後、SRKHミラーレジスタをロードしてCPUを解放する前に、DCFG_CCSR_DEVDISR1レジスタを確認すると、ビット22（SEC）が1に設定されていることがわかります。リセットに関するドキュメントによると、このレジスタはすべて0になっているはずです。ブートプロセスのこんなに早い段階で、この値がどこで設定されているのでしょうか？pblコマンドで何か操作する必要はありますか？RCW（ワシントン州法）に何か誤りがあるのでしょうか？低電力セキュリティレジスタで電源障害が検出されていることは確認できますが、構成レジスタでは低電力改ざんは無視/対処しないよう指示されていることも確認できます。 Re: Secure boot fails in BL2 because SEC/CAAM not initialized こんにちは、 BL2におけるこのセキュアブートの失敗は、特にNXP Layerscapeまたはi.MXプラットフォームにおいて、TF-A（Trusted Firmware-A）の初期化フローにおける典型的な「鶏と卵」問題です。 NXP_CAAM_ADDR ハードコーディングしてアドレスエラーを回避できたとしても、ジョブリングのフラッシュ/リセットエラーが発生する場合は、通常、CAAMハードウェアブロックにクロック信号が供給されていないか、遷移状態のままになっているか、セキュリティ違反によってブロックされていることを意味します。   1.初期化シーケンス sec_init 設定関数より先に呼び出されない理由は、おそらく bl2_main.c の実行順序によるものです。または、お使いのプラットフォーム固有の plat_bl2_el3_setup.c 参照してください。 修正: bl2_el3_early_platform_setup 内で plat_ls_sec_init() (またはご使用の SoC の同等の関数) が呼び出されていることを確認してください。 グローバル変数に関する問題: NXP_CAAM_ADDR が設定されない場合は、プラットフォームの plat_get_caam_address() 関数が 0 を返しているか、データセグメントが BL2 変換テーブルに正しくマッピングされていないかを確認してください。   2. ジョブリングフラッシュが失敗する理由 コードがジョブリングのフラッシュを試みているが失敗している場合、次の3つの原因が考えられます。 セキュリティ違反（最も可能性の高いもの）：SoCが「クローズド」モード（フューズ済み）の場合、CAAMがBootROMからBL2への移行中にセキュリティ違反を引き起こした可能性があります。セキュリティ違反が発生すると、CAAMは「停止」状態になり、違反が解消されるまでジョブリングのリセットや使用ができなくなります。 クロック/電源の欠落: BL2 中に DCFG (デバイス構成) または PCC (周辺クロック制御) で SEC ブロッククロックゲートが明示的に有効になっていない場合、レジスタにはアクセスできます (運が良ければ) が、内部ロジック (ジョブリングコントローラなど) はリセットコマンドに応答しません。 マスターID（MID）の不一致：ジョブリングは、BL2（EL3で実行）がそれらを「所有」できるようにするために、特定のマスターID構成を必要とします。BootROMがリングを別のMIDに割り当てて解放しなかった場合、BL2はリングをリセットしようとしてタイムアウトします。   3. デバッグ手順 SEC_VID（バージョンID）レジスタとSEC_STA（ステータス）レジスタを確認してください。これらのレジスタは、ジョブリングのリセット呼び出しの直前に読み取ります。ステータスレジスタにセキュリティ違反が表示された場合は、その原因（通常は前の段階での認証失敗）を特定する必要があります。 リセットビットの確認：リセットビットを切り替えた後、十分な時間待機していることを確認してください。一部のシリコンリビジョンでは、CAAMのリセットにSDKで提供されている標準の遅延ループよりも長い時間がかかります。 TrustZoneの設定を確認してください。アクセスしているジョブリングが、セントラルセキュリティユニット（CSU）またはリソースドメインコントローラー（RDC）で「セキュア」としてマークされていることを確認してください。 よろしくお願いします。 Re: Secure boot fails in BL2 because SEC/CAAM not initialized どなたか、私に確認していただけると助かります。 TF-A ドライバ / nxp/dcfg/dcfg.cセキュリティが有効になっているかどうかを確認する計算式を見つけました。これは、SVR_SEC_MASKとレジスタ0x1ee00a4の値（読み取り専用レジスタ）との間でビットごとの&演算を実行します。フィールドを正しく読み取っているとすれば、ビット16～23は、それがls1043かls1023か、そしてSECハードウェアが有効になっているかどうかを示しているはずです。0x00000001 のビットに値があることがわかります。つまり、このチップではSECブロックが無効になっているということですよね？回路図を参照して部品番号を確認したところ、LS1043ASN7MNLBという番号が分かりました。NXPのサイトで調べてみると、SECは無効になっていると表示されました。これがセキュアブートの問題の原因でしょうか？このチップでSECを有効にすることは可能ですか？それともNXPから出荷された時点で設定は変更できないのでしょうか？別のチップを検討する必要があるのでしょうか？それともSECなしでセキュアブートは可能でしょうか？ Re: Secure boot fails in BL2 because SEC/CAAM not initialized AIによるコピー＆ペースト機能？その方法を採用するなら、エージェントをさらに調整する必要がある。SoCは仕様が定められており、コードベースを認識していれば、NXP_CAAM_ADDRがヘッダーファイルで静的に定義されており、初期値として設定されていないことを認識しているはずです。

S32K344/358/388 SWO Printf 在 S32DS3.6 中不起作用 嗨，团队、 我按照这个步骤用 pe multilink 和 S32DS3.6 测试了 SWO printf 函数。 我使用了 S32K3 官方 EVB 并检查了 SWO 引脚是否成功伸出。S32K311,312 SWO 可以正常工作，但 S32K344,358,388 无法打印出来。肯定有一些隐藏设置需要在软件中完成，您能帮忙测试并尝试一下吗？ 我已经测试了 S32DS3.6.1、3.6.2、3.6.3,3.6.5.所有情况都一样，311/312 可以正常工作，而 344、358、388 则无法工作。 优先级：高 S32DS Re: S32K344/358/388 SWO Printf not work is S32DS3.6 我已经检查了 S32K344 和 312 的 SWO 路线的 RM。344 则更为复杂。 也许需要用软件打开一些额外的开关。 顺祝商祺！ 杰里米 Re: S32K344/358/388 SWO Printf not work is S32DS3.6 嗨，杰里米、 我来看看你的问题。过去这是一个已知的错误，但希望现在已经修复。您使用的是最新的 PE Micro 插件吗？ Re: S32K344/358/388 SWO Printf not work is S32DS3.6 嗨，吉瑞、 这是我的 PE 微型插件 Re: S32K344/358/388 SWO Printf not work is S32DS3.6 嗨，杰里米、 请尝试使用最新的 PE Micro 插件（v6.1.8 Re: S32K344/358/388 SWO Printf not work is S32DS3.6 嗨，吉日、 有时间的话，我会测试一下。您试过这个 v6.1.8 版本吗？ 顺祝商祺！ 杰里米 Re: S32K344/358/388 SWO Printf not work is S32DS3.6 Jiri，你好，我这边这个问题仍然存在，你那边有什么进展吗？ 顺祝商祺！ 杰米

MIMXRT1170-EVK JTAG 代码调试问题 先生 我们正在使用 MIMXRT1170-EVK 进行代码开发。我们的定制主板中有 LPSPI、LPUART、LPI2C 和 ADC 接口。 我们开始在评估板中为 LPSPI1 接口 SDK 示例代码轮询主传输 b2b CM7 进行代码开发。 我们使用 MCUXPRESSO IDE 11.10.00 SDK 2.16.00 版，通过外部 jatg 调试器 PE micro 进行 LPSPI1 代码开发。 代码直接闪入闪存，但我们无法通过外部 JTAG 调试器调试代码。MIMXRT1170-EVK 外部 JTAG 调试器连接到 J1。 要求尽快提供解决方案。 谢谢、 拉维-坎特-维尔马 印度 HAL,HYD Re: MIMXRT1170-EVK JTAG code Debugging Issue 先生， 我们使用的是 MCUXPRESSO IDE 24.12 版本和 SDK 2.16.00 版本，但这个 IDE 版本的 LPSPI SDK 示例代码无法观察到 MIMXRT1170-EVK 中的 sck、data 和 cs。通过外部 jtag 和编程进行代码调试的情况时有发生。 旧的 MCUXPRESSO 11.10.00 版和 SDK 2.16.00 版使用 ide LPSPI SDK 示例代码工作，我们观察到 MIMXRT1170-EVK 中的 sck、data 和 cs。 代码将直接闪烁，但我们无法通过外部 jtag 调试器调试代码。 我们的要求是使用单个 MCUXPREESO 集成开发环境版本进行所有代码开发（LPSPI、LPUART、LPI2C、LPADC、GPIO 和 DAC）编程，并通过外部 JTAG 调试器进行代码调试。 要求提供解决方案。 Re: MIMXRT1170-EVK JTAG code Debugging Issue 您好， 您在使用 MCUXpresso 吗？如果有，是哪个版本？ 关于定制板，您是否遵循了 MIMXRT1160/1170 处理器硬件开发指南中提供的调试和编程建议？ 代码是否加载成功？ 将代码加载到闪存后，是否能按预期运行？ 敬上， Pablo Re: MIMXRT1170-EVK JTAG code Debugging Issue 您好， 根据所使用的 SPI 接口，需要不同的跳线设置或电阻配置。例如，在表 4 中。MIMXRT1170-EVK 跳线在 MIMXRT1170-EVK 板硬件用户指南中，您可以找到 LPSPI6 特定跳线的所需状态。 在 LPSPI SDK 示例自述文件中，有一节 “电路板设置” 部分提到，为了确保 EVK 正常运行，必须移除某些电阻。你能否确认一下这个返工是否已在板上完成？ 根据《MIMXRT1170-EVK 主板硬件用户指南》第 2.12 节 JTAG 连接器，需要对主板进行重新设计才能启用 JTAG 调试。你能确认一下这个返工是否已经在板上进行了吗？ 此外，MIMXRT1170-EVK 主板硬件用户指南的表 4 表明，某些跳线配置会影响 JTAG 信号。你能确认一下主板上目前使用的跳线设置吗？ 敬上， Pablo

Inquiry regarding T2080 Boot Flash settings Dear friends, I'm using T2080 + VxWorks bootloader + NOR boot flash (tACC=120ns, tOE=35ns). When powering on, it intermittently boots only up to bootlaoder (unable to load vxworks kernel). I am using a TRAD_NOR of 97ns for the T2080 CPU's IFC_FTIM1. I think it fully satisfies the NOR flash's tOE(35ns). 1. Do I need to modify TRAD_NOR to satify the tACC(120ns)? 2. When accessing NOR boot (tACC=120ns, tOE=35ns) from the T2080(ifc_clk=11.5ns), could you please tell me the frequently configured IFC_FTIM0~3 values and known precautions? Thank you in advance for your answer. QorIQ T2 Devices Re: Inquiry regarding T2080 Boot Flash settings Please kindly share the NOR Flash timing sequence diagram for tOE and tACC, or the corresponding NOR datasheet. If possible, please also indicate the page numbers where these parameters are specified. Thank you. Re: Inquiry regarding T2080 Boot Flash settings Thank you for your reply. I'm using S29GL01GT from cypress. tACC=120ns (max) and tOE=35ns(max), tCE=120ns(max). Re: Inquiry regarding T2080 Boot Flash settings Thanks June-Lu TACO is using 11 cycles and I have confirmed that the address prior to the CS has stabilized.  It appears to satisfy the requirements listed in the datasheet, but intermittemnt boot errors are still occurring. When I inquire withAO tools like ChatGPT, they suggest that TRAD must satisfy tACC+delay(affected by temperature, etc.). What are your thoughts on this? And, Could you tell me the T2080 boot loader settings commonly used, such as u-boot? (IFC_FTIM0/1 settings and boot flash model) Thank you. Re: Inquiry regarding T2080 Boot Flash settings Would you kindly confirm your IFC module input clock?  According to the T2080 Reference Manual (Figure 4-3), it is ip_clk, which is 1/2 of the platform clock. The valid range of the platform clock is listed in the datasheet (Table 121), and it depends on your configuration. Could you please check whether IFC_CLK is the same as ip_clk? I checked the T1023RDB platform using the S29GL01GS (although it is NO-ADM). It is very similar to S29GL01GT, and its timing configuration can be used as an initial reference.  On this platform, the platform clock is configured to 400 MHz:  https://github.com/nxp-qoriq/u-boot/blob/LSDK-1703/include/configs/T102xRDB.h#L328 Regarding additional delays (for example, those affected by temperature), you may refer to the QorIQ T2080 Datasheet, Figures 20 and 21, which show a maximum output delay of 2.5 ns and a minimum output hold time of –2 ns. When tACO and tRAd are configured, the actual CE_B and OE_B timing will be longer than the programmed values by at least 0.5 ns. Even considering variations due to temperature and layout, 3 × 11.5 ns = 34.5 ns compared with the 23 ns requirement still provides sufficient margin. You may also refer to the T2080 Reference Manual, Section 13.4.2 (Programming Model for Flash Interface Timing), which allows adding one more IFC module input clock cycle to further enlarge the margin. In any case, it is recommended to verify the waveform using an oscilloscope to confirm that the timing meets the requirements. You could set the waveform and IFC registers setting to further checking. Re: Inquiry regarding T2080 Boot Flash settings Thanks June-Lu, I'm using clock as below.  - Platform clock: 533.33Mhz  - ip_clk :  266.66Mhz (IFC module input clock)  - IFC_CLK : 88.88Mhz (IFC external clock) Looking at the reference data you provided (T102xRDB.h), TRAD is set to 0x1A. It's platform clock is 400Mhz, then ip_clk is 200Mhz, so I extimate that TRAD = 5ns * 26(0x1A) = 130ns. In other words, it appears that TRAD is designed to satisfy the Flash's tACC(120ns) rather than tOE(35ns) Re: Inquiry regarding T2080 Boot Flash settings Please confirm the definitions of TACC and TOE. I checked the S29GL01GT datasheet I have. According to it, TACC is the address-to-output delay, tCE is the chip enable–to-output delay, and tOE is the output enable–to-output delay. Are these definitions the same as in your datasheet? Regarding Figure 17, is it the same as the one shown below? Re: Inquiry regarding T2080 Boot Flash settings Dear June-Lu, I checked my datasheet again, and it is the same. Re: Inquiry regarding T2080 Boot Flash settings The T2080 RM formula for TRAD_NOR explicitly uses TOEmax plus 2*Board Delay plus setup time. It's related to the tOE. tACC/tCE should be checked against the combined path tACO + tRAD, not against TRAD_NOR alone. The parameters in the T102xRDB.h will leave enough margins to access the board. You could using all the setting to check if it could solve your issue, if it could solve your problem, then you could adjust your parameters per the RM and datasheet. Any further question, please kindly share the waveform and all IFC registers setting. Re: Inquiry regarding T2080 Boot Flash settings Dear June-Lu, I am still curious why set TRAD to 130ns (greater than tACC) in the u-boot code, but your answer was very helpful. Thank you for your help. Re: Inquiry regarding T2080 Boot Flash settings Setting TRAD to 130 ns is recommended to provide sufficient margin. However, you may also test a smaller value, such as 97 ns, which is expected to work. Please kindly keep me updated on your results. Thanks.

添加 USB 设备 CDC 固件支持 我正在尝试将 USB CDC VCOM 设备功能添加到在基于 LPC55S26 的设计上运行的裸机固件中。我已经更新到最新的 MCUXpresso IDE 和 SDK（包括 USB 设备中间件）。当我通过外围设备工具将 USB 设备添加到项目中并配置引脚、时钟等时，会出现两个错误（均相同）和一个警告，如下所示： 错误：" USB 设备 CDC " 驱动程序在项目中缺失。 警告：工具链/IDE 项目中的 USB 通用接头版本不支持。要求：2.8.0，实际：2.12.1：要求：2.8.0，实际：2.12.1。项目可能无法正确编译。 如果我尝试添加 SDK 元器件 " USB Device CDC " 我会收到一条消息，说在 SDK 中找不到该元器件，但是当我查看可用的 SDK 元器件时，它确实存在。如有任何建议，不胜感激。 Re: Add USB Device CDC firmware support 你好@markpotts123、 感谢您的来信。我注意到你也有一个关于同一主题的私人案例，我已经在那里给你回复了。如果您有任何新的更新，请随时回复，我将继续支持您。 祝您愉快 BR 西莱斯特 Re: Add USB Device CDC firmware support 原来是 IDE 和 SDK 版本不匹配。旋转到最新版本后，症状得到了解决。

内核恐慌：IMX-SDMA 导致原子调度 我们有一款运行恩智浦 Yocto i.MX、Linux、LF5.15.71_2.2.0 的定制 i.MX8M Plus 主板 我们遇到了间歇性内核恐慌，似乎与使用 ALSA aplay 播放音频有关。研究调用跟踪后发现，imx-sdma 驱动程序似乎是在原子上下文（见下文） soc_pcm_trigger()是在原子上下文中，sdma_prep_dma_cyclic()允许电源管理器恢复，并最终锁定了一个互斥项，导致调度。 这似乎与此处描述（和解决）的情况非常相似： [email protected] | [v6.1/standard/nxp-sdk-6.1/nxp-soc& v6.1/standard/preempt-rt/nxp-sdk-6.1/nxp-soc][PATCH] dmaengine: imx-sdma：使运行时 PM irq 安全 要重现这个问题非常困难，因为它每周只在实时系统上发生两次。 呼叫跟踪： dump_backtrace+0x0/0x19c show_stack+0x18/0x70 dump_stack_lvl+0x68/0x84 dump_stack+0x18/0x34 __schedule_bug+0x60/0x80 __schedule+0x658/0x710 计划+0x88/0x100 schedule_preempt_disabled+0x24/0x40 __mutex_lock.constprop.0+0x18c/0x56c __mutex_lock_slowpath+0x14/0x20 mutex_lock+0x48/0x54 clk_prepare_lock+0x44/0xa0 clk_unprepare+0x24/0x44 clk_bulk_unprepare+0x3c/0x60 genpd_runtime_resume+0x26c/0x2b0 __rpm_callback+0x48/0x1a0 rpm_callback+0x6c/0x80 rpm_resume+0x378/0x614 __pm_runtime_resume+0x3c/0x8c sdma_prep_dma_cyclic+0x58/0x294 snd_dmaengine_pcm_trigger+0xec/0x1c0 dmaengine_pcm_trigger+0x18/0x24 snd_soc_pcm_component_trigger+0x164/0x230 soc_pcm_trigger+0xbc/0x1c0   Linux Yocto Project Re: kernel panic: imx-sdma causes scheduling while atomic 我知道这个主题已经很老了，但是这个问题在补丁中得到解决了吗？我在 linux-imx 5.10 上看到了同样的内核周期性恐慌现象 Re: kernel panic: imx-sdma causes scheduling while atomic 你好 我在运行 NXP Yocto i.MX、Linux、LF5.10.72_2.2.3 (hardknott) 的 iMX8MP 上遇到了同样的问题。 @Bio_TICFSL，你提到计划在 2025 年第一季度进行修复——已经发布了吗？它在哪些地方得到了应用，我又该如何加以利用？ 此致， Re: kernel panic: imx-sdma causes scheduling while atomic 你好 我在运行 NXP Yocto i.MX、Linux、LF5.10.72_2.2.3 (hardknott) 的 iMX8MP 上遇到了同样的问题。 @Bio_TICFSL，你提到计划在 2025 年第一季度进行修复——已经发布了吗？它在哪些地方得到了应用，我又该如何加以利用？ 此致， Re: kernel panic: imx-sdma causes scheduling while atomic 听到这个消息真是太好了。由于我们有一个变通办法（通过禁用 imx-sdma 的 PM），我们可以设法等待适当的解决方案。 Re: kernel panic: imx-sdma causes scheduling while atomic 你好 我们已经重现了这个问题，这个问题将在2025年第一季度发布的下一个版本中公开修复。 谢谢！ Re: kernel panic: imx-sdma causes scheduling while atomic 你好 您更新过内核吗？我无法用最新的 电路板支持包。 重现它。但是，如果修复了这个问题，这个问题就掌握在开发者手中，在下次 电路板支持包 版本之前我会一直处于修复状态。 此致 Re: kernel panic: imx-sdma causes scheduling while atomic 有什么新进展吗？ Re: kernel panic: imx-sdma causes scheduling while atomic 知道了将升级此问题，希望它现在能正常工作，谢谢。 此致 Re: kernel panic: imx-sdma causes scheduling while atomic 通过禁用 imx-sdma 驱动程序的运行时 pm，我们找到了一种解决方法，这让我们更加确信这是恩智浦 imx-sdma 驱动程序的问题。 这是解决方法： 在 > /sys/devices/platform/soc 上 回声 @0 /30c00000.bus/30e100000.dma-控制器/电源/控制 Re: kernel panic: imx-sdma causes scheduling while atomic @Bio_TICFSL我看了你的回复好几遍，但我不明白这与我的问题有什么联系？无论如何，在我的版本中，使用了来自 meta-imx 的固件-imx-8m v8.18。 我的问题似乎与 i.MX ALSA SoC 平台驱动程序在原子上下文中如何使用 sDMA 有关。 我在所附日志中还看到： tlv320aic3x 2 -0018 ： ASoC: error at snd_soc_component_update_bits on tlv320aic3x. 2-0018: -110 tlv320aic3x 是我们的 ASoC 编解码器驱动程序，不确定这是原因还是症状 Re: kernel panic: imx-sdma causes scheduling while atomic 你好 SDMA 固件由 meta-freescale 和 meta-imx 层提供，后者提供了它的更新版本。 恩智浦Yocto用户指南 IMX Yocto用户指南，建议使用恩智浦发布清单 imx清单中提及的层，其中也包括meta-imx层。 meta-imx 并不是机器支持所必需的，因为它应该只添加新的补丁，这些补丁稍后应合并到元飞思卡尔发行版层中。但是，fsl-image-machine-test镜像，这是由meta-freescale层提供的没有GUI或多媒体软件包的基本官方镜像，它还添加了固件守护程序软件包，通过udev信号从用户空间加载固件。 除此之外，我还确认，将imx-sdma驱动程序配置为模块后，固件将在模块加载后立即以直接模式加载，就我而言，相当于自启动以来大约10秒。 # dmesg | grep sdma [ 10.459118] imx-sdma 20ec000.sdma: TEST DEBUG: sdma_probe [ 10.541432] imx-sdma 20ec000.sdma: firmware found. [ 10.576034] imx-sdma 20ec000.sdma: loaded firmware 3.6 我同意这是一个更好的选择，即使没有同步加载补丁，也比依赖固件守护进程要好，因为在模块加载和固件加载之间几乎不会发生 sdma 传输。我不确定这是否适用于所有情况，但我认为恩智浦映像中的用户空间加载器可以支持所有可能驱动程序的懒固件加载，这样就不必将它们配置为模块。我希望安全的驱动程序通常会在开始传输前检查固件是否已加载，或者以其他方式安全失败，而不会惊慌失措。 此致

[不正使用] 投稿者: @RishavKaaraTech / ボード: TapLinx-SDK / 報告者: smtwxhcn smtwxhcn は、 @RishavKaaraTech が投稿した 「RFIDDiscover ツールは取得できたが、その使用方法が不明」という 投稿について、以下の理由で報告しました。 理由:スパム 詳細： 次のスープラックスを購入する場所 ジェネリックのSuprax ビジョンを安く購入 スープラックスカナダのドラッグストア へスープラックスを最安値で購入できる店 購入スープラックスOK どこで次のスープラックスを注文する Suprax の購入はOK スプラックスカナダのドラッグストア 注文翌日のスープラックス https://new.roger24.de/suprax-fast-delivery-no-doctors">CANスプラックス・アメックスを購入しました 割引カリフォルニア州のスプラックス錠 薬局エラー スープラックス ブラッドフォード スプラックスの購入方法 オンライン英国のジェネリック医薬品、スプラックス スプラックスを購入したい 英国でジェネリック医薬品「suprax」をオンラインで購入 サンノゼの低価格suprax 市販薬ジェネリック スプラックス supraxオーソライズドジェネリック http://xn--37-6kci4a9aahjr0a.xn--p1ai/suprax-want-buy-ivanovo">CANスープラックスを購入しました 次のスープラックスを購入する場所 プレダムスプラックスアセタットをオンラインで安く購入 スプラックスオンライン薬局でワイエスを購入 注文上顎肺炎の配達 次回のSupraxの購入場所 プレダムスプラックスアセタットをオンラインで安く購入 次のスープラックスを購入できる場所 スープラックスカナダのドラッグストア 低いサンノゼのスープラックス価格 オンラインでSuprax Amexを購入する ジェネリック スープラックス 英国 速効性 なし処方箋スプラックスセフィキシムショップ 購入スープラックスOK 薬局クリーブランドでのスープラックス販売 オンラインでSuprax Amexを購入 Supraxはどこで買えますか？ 購入スープラックスを代引きで購入する 薬局クリーブランドでのスープラックス販売 いいえスクリプト スープラックス セール バーミンガム ベスト淋病のスープラックス価格 投稿リンク: https://community.nxp.com/t5/TapLinx-SDK-TagWriter-and/RFIDDiscover-tool-acquired-but-how-to-use-it/mp/2164324#M205 投稿者: @RishavKaaraTech |作成者に電子メールを送信する 報告者: smtwxhcn |メールレポーター 報告された投稿には 3 件の返信があります。

S32G：为什么 QSPI_IP_HyperflashProgram 每 2 字节发送一次写入命令？ 专家们好 CTM: 法雷奥 平台：S32G3 模块：RTD 5.0.0QLP04 Fls 驱动程序 客户报告说，他们遇到的或非闪存写入吞吐量明显低于预期。 客户可能想知道为什么 QSPI_IP_HyperflashPro gram 函数 2 字节以 2 字节传输数据。看来这就是瓶颈所在。 是否有专家能就这一问题提供帮助？ 感谢你的支持 狮子座 RTD Re: S32G: why the Qspi_Ip_HyperflashProgram sends write command for every 2 bytes? 你好@Nhi_Nguyen 谢谢您的帮助。但是在我们的驱动程序中一次写入 2 字节对客户来说太慢了吗？怎样才能提高性能？ BR、 狮子座 Re: S32G: why the Qspi_Ip_HyperflashProgram sends write command for every 2 bytes? 你好@LeoLiAP、 这是因为 Hyperbus 支持以下两种类型的数据发送： 驱动程序支持将单个字写入内部缓冲（您的代码是每个地址数据的单个字），然后调用命令将缓冲区发送到 Fls（写入缓冲区）。 顺祝商祺！ Nhi Re: S32G: why the Qspi_Ip_HyperflashProgram sends write command for every 2 bytes? 你好@LeoLiAP、 写入 2 字节遵循 Hyperbus 协议，所以我知道我们无法改变这一点。但 SW 团队将改进代码以节省时间，相关票据为ARTDCMEM-1247。 顺祝商祺！ Nhi

Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hi Experts, The customer's new BMS project wants to use S32K358 + FS27 + BMS GEN2 SDK. I learned from the BMS team that: BMS GEN2 SDK AUTOSAR 4.4 R21-11 Version 0.9.1 CD05 and BMS GEN2 SL SDK AUTOSAR 4.4 R21-11 Version 0.9.1 CD05 will be available next week. This supports S32K3 RTD 6.0.0 integration. The BMS GEN2 SDK will be migrated to S32K3 RTD 6.0.0 in BMS release v1.0.0 somewhere in Q1 '26. In other words, the BMS GEN2 SDK will be compatible with S32K3 RTD 6.0.0 in the near future. The customer needs a 24V platform and therefore wants to use FS27 instead of FS26. I found the following two versions of FS27 from Automotive SW - SBC/PMIC - Real Time Drivers: S32K3xx SBC FS27 R21-11 0.8.0 based on S32K3 RTD 5.0.0 SBC FS27 R23-11 1.0.0 based on S32K3 RTD 7.0.0 Q1. The customer is concerned that the drivers for FS27 and BMS GEN2 SDK are incompatible because the S32K3 RTD versions do not appear to be consistent.  If S32K3 RTD 6.0.0 is selected in the BMS GEN2 SDK, will there be any problems if the customer uses S32K3xx SBC FS27 R21-11 0.8.0 or SBC FS27 R23-11 1.0.0? Q2. Does the FS27 have a driver based on S32K3 RTD 6.0.0? Would you please help me? Thank you for the help in advance! Best Regards, Robin Here is the information of customer: Contact Name                TengHsaing Wen Email (Contact)              [email protected] Company                        XINGMOBILITY AA SW - External Device Priority: MEDIUM Source: Direct Customer Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hi Viktor, Thank you for your information. The "BMS GEN2 SDK AUTOSAR 4.4 R21-11 Version 0.9.1 CD05" based on S32K3 RTD 6.0.0 is not yet available for download. Once it becomes available for download, I will at least test whether it can be compiled successfully. Best Regards, Robin Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hello Robin, there is no dedicated release for RTD 6.0.0, but the latest version (FS27 1.0.0) should be backwards compatible with it. In case of any issues, please let us know. Best regards, Viktor Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD The topic has been redirect to the team to investigate it. Contact point: Razvan Tilimpea / Cristian Durla or Viktor Obr Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hi Viktor, "BMS GEN2 SDK AUTOSAR 4.4 R21-11 Version 0.9.1 CD05" is now available for download.  The customer questioned whether the AUTOSAR versions of the two drivers, R23-11 and R21-11, would differ significantly and cause compatibility issues if they were paired with SBC FS27 R23-11 1.0.0. Best Regards, Robin Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hi @viktorobr , "BMS GEN2 SDK AUTOSAR 4.4 R21-11 Version 0.9.1 CD06" is now available for download.  The customer questioned whether the AUTOSAR versions of the two drivers, R23-11 and R21-11, would differ significantly and cause compatibility issues if they were paired with SBC FS27 R23-11 1.0.0. Best Regards, Robin Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hi Robin, compatibility between different Autosar versions is tricky, we would have to compare all of the drivers used by both of the components you try to integrate and I'm not 100% familiar with the BMS SDK. I can tell you that between the FS27 versions and the drivers it uses we didn't notice major changes between R21-11 and R23-11, there might be some minor differences that will appear right away when you combine the components in one project (version specific macros etc.), but from functional point of view it should still behave the same. Best regards, Viktor

i.MX 93 No max frequency info for FlexSPI clocking mode 0x2 in datasheet Hello, I'm planning a FlexSPI FPGA interface application for i.MX 93 and reviewing possible throughput. I'm using a module that provides SD3 for QSPI and SD1 for eMMC. Because DQS line is already occupied with eMMC interface, I'm restricted to clocking mode FlexSPIn_MCR0[RXCLKSRC] = 0x0 and 0x2 if I understand right. Although reference manual suggests "medium" speed similar to mode 0x1, there's no max frequency specification for mode 0x2 in datasheet. Any reason why mode 0x2 has been omitted in datasheet? Can we expect speed similar to mode 0x1? I presume mode 0x1 can't be used if DQS pin is muxed to other usage? Best regards Frank   Re: i.MX 93 No max frequency info for FlexSPI clocking mode 0x2 in datasheet Hello @FvM  I hope you are doing very well. You can find more information related to the FlexSPI interface in the table 195 of the Reference Manual. Best regards, Salas. Re: i.MX 93 No max frequency info for FlexSPI clocking mode 0x2 in datasheet Hello @FvM  I asked internally. Unfortunately, the RXCLKsrc=2 option was remove from the datasheet because characterization of the device revealed signal integrity issues on the loopback signal such that the behavior could not be guaranteed. The mention of the option in the RM will be removed. Best regards, Salas. Re: i.MX 93 No max frequency info for FlexSPI clocking mode 0x2 in datasheet Hello @Manuel_Salas, thanks for answering. I'm aware of FlexSPI reference manual section. My problem is that datasheet paragraph 4.12.9 FlexSPI timing parameters only specifies modes 0, 1 and 3 and doesn't even mention mode 2.  Specifically I'm asking for mode 2 (SCK output and loopback from SCK pad) DDR timing parameters in nominal mode. Can we assume they are equal to mode 1?  I'm unable to use mode 1 or 3 because SD1_STROBE pin is occupied by eMMC interface in my application. Nevertheless I'm trying to achieve maximal throughput with QSPI FPGA interface. Regards Frank Re: i.MX 93 No max frequency info for FlexSPI clocking mode 0x2 in datasheet Hello @Manuel_Salas, many thanks for communicating the RXCLKsrc=2 issue openly. I understand our application is restricted to 66 MHz SDR/33 MHz DDR clock speed then, because it can't use DQS pin. Best regards Frank

支持 MPL3115A2 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 我们的一款产品正在使用部件号为 MPL3115A2 的绝对压力设备。   请确认，在传感器封闭在空气密封箱内（不与环境空气接触）的情况下，连续读取 MPL3115A2 的温度值是否合适。   此致， 法尼 压力传感器 Re: MPL3115A2 support <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨，法尼、 是的，您可以使用 MPL3115A2 嵌入式温度传感器连续读取温度值，不过由于传感器封闭在空气密封盒中（不与环境空气接触），您读取的不是环境温度，而是 MPL3115A2 内部的温度。 温度读数来自内部 ADC，它将读取内部模具温度，用于压力输出的压力补偿，而不是用作 "环境温度传感器"，因此，如果温度精度是您应用中的一个重要特征，则不建议这样使用。 祝您愉快， Jose ----------------------------------------------------------------------------------------------------------------------- 注：如果本帖回答了您的问题，请点击正确答案按钮。Thank you! -----------------------------------------------------------------------------------------------------------------------

边缘人工智能应用中恩智浦 MCU 的功率优化策略 大家好 我目前正在设计一款基于恩智浦微控制器的低功耗边缘计算设备，并想从社区获得一些建议。该系统执行间歇性传感器采样和本地推理，然后将汇总结果发送到主机系统进行进一步分析。 在开发和测试期间，我使用一台支持人工智能的笔记本电脑来分析性能、验证推理输出并监测长时间运行的功耗模式。我面临的主要挑战是优化 MCU 的功耗，同时保持可接受的推理任务响应时间。 MCUXpresso 中是否有推荐的低电源模式、时钟缩放技术或 SDK 功能可以很好地应对此类工作负载？如果您有任何关于平衡恩智浦 MCU性能和功耗的实际经验，将非常有帮助。预先感谢您的真知灼见。

Training material(PPT and Video) list for S32K3 (until Jan. 2026) Hi,     After you login www.nxp.com and       请切换到ENGLISH模式          点击下面链接 https://www.nxp.com/design/design-center/training:TRAINING-EVENTS?collection=trainings&start=0&max=12&sorting=sort_date.desc&parameters=TrainingType.Topics.deviceTax.applicationTax.country.region.application.TrainingLanguage.TrainingFormat.skillLevel.durationTime.provider&language=en&query=TrainingFormat%3E%3EOnline::training_date%3E%3E2026-02-02..*&keyword=s32k&siblings=false    You can get the following training topics with input the topic as searching keyword.  S32K3  Part 1 MKT Overview (DFAE Only) Training Presentation S32K3  Part 3 Hardware and Software Tools Overview (DFAE Only) Training Presentation S32K3  Part 5 RTD Overview and Demo (DFAE Only) Training Presentation S32K3 and MCSPTE1AK344 Motor Control Kit Training Presentation S32K3 Booting and Startup Process Memory (Chinese) Training Video S32K3 Debug Based on MCAL and FreeMASTER S32K3 Debug Based-On MCAL EB Freemaster (Chinese) Training Video S32K3 Debugging Skills Training Presentation S32K3 Deep Dive and Design Tips Part 1 Training Presentation S32K3 Deep Dive and Design Tips Part 2 Training Presentation S32K3 Deep Dive and Design Tips Part 3 Training Presentation S32K3 Deep Dive and Design Tips Part 4 Training Presentation S32K3 DFAE Day 1 Training Presentation S32K3 DFAE Day 2 Training Presentation S32K3 DFAE Training  HSE Security Aspects Day 2 S32K3 DFAE Training  Memory Link Boot Day 2 S32K3 DFAE Training Day 1 S32K3 Documents Location On Security Safety (Chinese) Training Video S32K3 Getting Started Training Presentation S32K3 How to Request Access to Safety Documentation S32K3 HSE Security Library Enablement Training Presentation S32K3 HSE-B with Demo (Chinese) Training Video S32K3 Memory Link Boot (Chinese) Training Video S32K3 Part 2 Architecture and Technical Overview DFAE Only Training Presentation S32K3 Part 4 K1 to K3 Hardware and Software Migration Guide DFAE Only Training Presentation S32K3 Safey Design Consideration Training Presentation S32K3 Software Enablement DFAE Training Part 1 S32K3 Software Enablement DFAE Training Part 1 - Auto MCU RTD Demo Porting Techniques S32K3 Software Enablement DFAE Training Part 1 - Getting Start with S32K RTD Features S32K3 Software Enablement DFAE Training Part 1 - HAL and EL demos Show S32K3 Software Enablement DFAE Training Part 1 - How to Import RTD MCAL to IAR project S32K3 Software Enablement DFAE Training Part 1 - How to Import RTD MCAL to S32DS project S32K3 Software Enablement DFAE Training Part 1 - How to Use GHS Complier Build S32K3 RTD MCAL S32K3 Software Enablement DFAE Training Part 1 - SW Commercial Offering HAL and EL Bundle S32K3 Software Enablement DFAE Training Part 2 S32K3 Software Enablement DFAE Training Part 2 - AUTOSAR and MCAL Architecture S32K3 Software Enablement DFAE Training Part 2 - MCAL Training AE S32K3 Software Enablement DFAE Training Part 2 - MCAL Training CAN S32K3 Software Enablement DFAE Training Part 2 - MCAL Training CRC S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Crypto S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Dio S32K3 Software Enablement DFAE Training Part 2 - MCAL Training DPGA S32K3 Software Enablement DFAE Training Part 2 - MCAL Training ETH S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Fee S32K3 Software Enablement DFAE Training Part 2 - MCAL Training GDU S32K3 Software Enablement DFAE Training Part 2 - MCAL Training I2C S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Icu S32K3 Software Enablement DFAE Training Part 2 - MCAL Training MCL S32K3 Software Enablement DFAE Training Part 2 - MCAL Training MCU S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem Acc S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem Eep S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem EXFIs S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem INFIs S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Multicore S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Ocu S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Port S32K3 Software Enablement DFAE Training Part 2 - MCAL Training SPI S32K3 Software Enablement DFAE Training Part 2 - MCAL Training UART S32K3 Software Enablement DFAE Training Part 3 S32K3 Software Enablement DFAE Training Part 3 - Function Safety General S32K3 Software Enablement DFAE Training Part 3 - Hands-On Creating Projects with Multiple MCAL Modules S32K3 Software Enablement DFAE Training Part 3 - Hands-On Creating Projects with Multiple MCAL Modules S32K3 Software Enablement DFAE Training Part 3 - HSE Hands-On Workshop-S32K3 HSE Security Library Enablement S32K3 Software Enablement DFAE Training Part 3 - HSE Hands-On Workshop-S32K3 HSE Security Library Enablement S32K3 Software Enablement DFAE Training Part 3 - HSE NXP Security on S32K3 S32K3 Software Enablement DFAE Training Part 3 - HSE NXP Security on S32K3 S32K3 Software Enablement DFAE Training Part 3 - Integrating Safety with S32 Safety Software Framework S32K3 Software Enablement DFAE Training Part 3 - Introduction of S32K3 HSE and Debugging Techniques S32K3 T-BOX Business Training Presentation S32K3 Zonal Aggregators, Telematics Box and Communications Protocols Training Presentation GC DFAE Training S32K SW Day 5 Training Presentation Introduction to S32K Hardware Security Engine HSE Library and Debugging Techniques Training Presentation K3 booting and startup process           Re: Training material(PPT and Video) list for S32K3 (until Jan. 2026) 享受这些培训！ 干杯 奥利弗 Re: Training material(PPT and Video) list for S32K3 (until Jan. 2026) 我现在在哪里可以找到这些材料？ 回复： Training material(PPT and Video) list for S32K3 (until Jan. 2026) 现在看不见了。我需要crypto的配置视频

MCUXpresso IDEターミナル・チュートリアル MCUXpresso IDE の最新バージョンには、ターミナル エミュレーション アプリケーションが付属しています。このツールは、NXP開発プラットフォームの仮想シリアルポートから送信された情報を表示するために使用できます。 1. MCUXpresso IDEを開く   2. IDEの上部にある「ターミナルを開く」ボタンをクリックするか、「Ctrl + Alt + Shift + T」を押して、MCUXpresso IDEターミナルを起動します。 3. シリアルターミナルを選択   4. シリアルポート設定（LPC-Link2 COMポート番号を使用）を115200ボーレート、8データビット、パリティなし、1ストップビットに設定し、「OK」ボタンを押します。 5. 接続が開いていることを確認します。コネクテッドの場合、MCUXpresso IDEはターミナルビューで下図のようになります。 6. 出発の準備は完了です

RT1170 以太网中的自由缓冲区超出范围问题 您好， 我正在尝试从自定义板上的自定义项目中执行基本的以太网测试。作为该项目（该项目集成了不同的模块，如SD卡、CAN、GPIO、ADC、以太网和EEPROM）的一部分，基本的以太网发送和接收有待验证。但我在 ping 发送前遇到"freed buffer out of range 错误" 。我已经完成了与以太网有关的所有基本初始化和配置。我看到出现错误的原因是函数"ethernetif_rx_free" (enet_ethernetif_kinetis.c) 中的 LWIP_ASSERT("Freed buffer out of range", ((idx>= 0)&& (idx< ENET_RXBUFF_NUM))); 其中的 idx 值为负数。这一完整的功能可在 EVK 套件上使用。 还能缺少什么？请提出建议。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 大家好 这个问题也发生在我的 RT1024 客户板上，当我在某个地方放了一个断点然后它就停止了，然后恢复正常运行更有可能导致这个错误。 此致敬礼！ Ping Re: Freed Buffer out of Range Issue in Ethernet for RT1170 如果示例项目在您的自定义板中运行良好，则问题似乎出在软件方面。 您使用的不是 FreeRTOS 对吗？ 似乎有什么东西干扰了示例的行为，可能是缺少某些配置，或者只是示例流程受到应用程序其他部分的影响。 我建议你尝试使用最新的软件开发工具包版本，即2.15.000。如果您的问题在此版本中仍然出现，那么恐怕您的应用程序流程出现了问题。 此致， 丹尼尔 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好， 是的，在自定义板中实现合并的源代码时会出现问题。但是，没有与其他接口合并的 Ethernet_PING 的单个来源在自定义板中运行良好。当以太网的单个源与其余接口合并时，就会出现问题。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 如果我没有理解错的话，当您运行 SDK 示例时，它是可以工作的。但当您添加自定义应用程序时，问题就出现了。你能确认吗？ 此致， 丹尼尔 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好， 实际上，以太网的各个源代码在自定义板中运行良好。当我尝试集成代码时，以太网无法正常工作。我观察到EIR 寄存器的第 25 (RXF)、26 (TXB) 和 27 (TXF) 位被设置为 0，RDAR 寄存器的第 24 位被更新为 0，但在以太网的工作代码中，这些寄存器被设置为 "1"。 我怀疑这些寄存器更新是由中断处理的，但我无法在自定义项目代码库中找到负责这些更新的特定处理程序。请帮帮我。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 请仔细检查是否有任何外围更改（例如：......）。为了让 EVK 示例在您的定制硬件中运行，您的项目中需要哪些外围实例？ 如果您已经验证了这一点，看来问题出在硬件方面。 您是否已经用 HDG 验证了您的设计？ 此致， 丹尼尔 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好， 我使用的是 SDK 11.6.1 版。我正在尝试测试 lwip_ping_bm_cm7 示例。在 EVK 中运行正常。 但是，当尝试将所有源代码与以太网连接时，它在自定义板上不起作用。如果我们面临"Freed Buffer out of range" ，可能会出现什么问题？请帮我解决这个问题。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好， 您使用的是哪个版本的 SDK？ 您用来测试的 SDK 示例是什么？ 如果我理解正确，应用程序在 EVK 中运行正常，对吗？ 此致， 丹尼尔

如何在 CanIf User RxIndication 回调中获取 CAN ID？ 你好，我使用的是带有 SW32K1_S32M24x_RTD_R21-11_3.0.0 的 S32K144，并已将 CanIf 配置为使用自定义回调函数。 我的配置： CanIfRxPduUserRxIndicationName 设置为"Service_CanIf_RxIndication" 当收到 CAN 消息时，CanIf_RxIndication() 将调用该回调。 问题 我注意到在 CanIf_RxIndication() 中，CAN ID 可通过 Mailbox->CanId 参数获得。但是，在我的 Service_CanIf_RxIndication() 回调中，我只能接收到 PduId，而无法检索到实际的 CAN ID。此外，我还注意到 CanIf.h 标题状态：" 短截线版本-此文件仅包含示例代码。" 我的问题 1.我能修改或替换 CanIf.c 吗？短截线代码？ 自 CanIf.h 起 明确表示它是 " 短截线 版本 " 和 " 示例代码 "，修改 Canif.c 以将 CAN ID 传递给用户回调是否可以接受？ 2。修改短截线代码会违反 AUTOSAR 架构吗？ 如果我自定义 CanIF 短截线实现，这是否会破坏 AUTOSAR 合规性或导致任何兼容性问题？ 3.是否有其他解决方案？ 有没有推荐的方法可以在不修改CanIF源代码的情况下将CAN ID传递给上层回调？ 环境 MCU: S32K144 RTD 版本：SW32K1_S32M24x_RTD_R21-11_3.0.0 集成开发环境S32 Design Studio 3.6 感谢您的帮助！ Re: How to get CAN ID in CanIf User RxIndication callback? 你好，@Soratari、 Q1。是的，短截线模块是用来编辑/替换的。由于 Canif 模块是一个短截线，它只提供了 CAN 驱动程序所需的头文件，例如 CANIF_CBK.H。 Q2. 不，只要您遵守指南，不更改标准化函数名、变量等，就不会违反 ASR 架构。 Q3。通常，短截线模块用于测试目的。您应该使用第三方供应商（如 Elektrobit (EB)、Vector 等）提供的 CanIf、EthIf& LinIf。不过，出于调试目的，可以自行修改。 致以最诚挚的问候， Julián

PCIe: i.MX 95: 複数の MSI IRQ ベクトルを割り当てる こんにちは、 PCIe2 インスタンス経由でコネクテッドされた i.MX95 ベースのシステムで ATH12K Wi-Fi モジュールを使用しています。 linux-imx lf‑6.12.y ベースのカーネルではこのセットアップは失敗しますが、lf‑6.6.y ベースのカーネルでは期待どおりに動作します。 カーネル ドライバは 16 個の MSI 割り込みを正常に要求し、受信します。しかし、その後、Wi-Fi モジュールの起動に失敗します。 [ 5.888139] ath12k_pci 0001:01:00.0:iommuグループ5に追加 [ 5.888506] ath12k_pci 0001:01:00.0:BAR 0 [mem 0xa10000000-0xa101fffff 64bit]: 割り当て済み [ 5.888553] ath12k_pci 0001:01:00.0:有効化デバイス (0000 -> 0002) [ 5.889315] ath12k_pci 0001:01:00.0:MSIベクター: 16 [ 5.889334] ath12k_pci 0001:01:00.0:ハードウェア名: wcn7850 hw2.0 [ 6.475718] ath12k_pci 0001:01:00.0:チップID 0x2 チップファミリー 0x4 ボードID 0xff soc_id 0x40170200 [ 6.475743] ath12k_pci 0001:01:00.0:fw_version 0x110cffff fw_build_timestamp 2025-06-25 09:26 fw_build_id QC_IMAGE_VERSION_STRING=WLAN.HMT.1.1.c5-00302-QCAHMTSWPL_V1.0_V2.0_SILICONZ-1.115823.3 [ 7.647106] ath12k_pci 0001:01:00.0:制御応答完了、ポーリングを受信できませんでした。 [ 8.675241] ath12k_pci 0001:01:00.0:サービス接続タイムアウト [ 8.681002] ath12k_pci 0001:01:00.0:HTTへの接続に失敗しました: -110 [ 8.692180] ath12k_pci 0001:01:00.0:コアの起動に失敗しました: -110 カーネルメーリングリスト[1]では別のPCIeデバイスに関する関連した議論がありましたが、まだ私たちのシステムで動作する構成には至っていません。 どうすれば最善の進め方でしょうか? 再開まで今しばらくお待ちください。 最大 [1] https://lore.kernel.org/all/1819305.VLH7GnMWUR@steina-w/ Re: PCIe: i.MX 95: Allocate Multiple MSI IRQ Vectors こんにちは、 i,MX95 はまだ初期段階であり、一部の構成はデザインされていません。しかし、PCIe2経由でATH12Kを搭載したi.MX95は lf-6.12.y ですが、 lf-6.6.y で作業中ですこれは、新しいカーネルの PCIe または Wi-Fi スタックにおける回帰またはドライバー相互作用の変更を示唆しており、PCIe パワーマネージメント (ASPM)、MSI マッピング、または ATH12K の特定の PCIe エンドポイントの癖に関係している可能性があります。多くの場合、カーネル パッチを適用するか、新しいカーネルのブート引数で ASPM を無効にすることで解決できます。dmesg で PCIe エラーを確認し、デバイスツリーを比較し、NXP/Linux カーネル メーリング リストで関連するコミットを探します。  考えられる原因とトラブルシューティングの手順を次に示します。 1. カーネルログを確認する ( dmesg ) PCIe エラーを探す: 障害が発生した lf-6.12.y カーネルの dmesg で、「PCI」、「MSI」、「ATH12K」、「Error」、「Firmware」、または「Timeout」メッセージを検索します。 ファームウェアのロード: ath12k ファームウェアが正しくロードされているかどうか、および初期化中にエラーが発生していないかどうかを確認します。  2. PCIe電源管理（ASPM） 一般的な問題:新しいカーネルでは、多くの場合、Active State パワーマネージメント (ASPM) がデフォルトで有効になっています。これにより、組み込みシステム上の ATH12K などの PCIe デバイス、特に古いファームウェア/ハードウェアで問題が発生する可能性があります。 ASPM を無効にしてみてください:カーネル ブート引数 (U-Boot または GRUB など) に pcie_aspm=off を追加して、再度テストします。  3. Devicetree/DTBの違い DTB の比較:両方のカーネル ( .dtb ファイル) で使用されるデバイス ツリー BLOB (DTB) を生成して比較します。特に割り込み、電源ドメイン、または互換性プロパティに関連する、 pci2 の PCIe ノードの変更を探します。  4. カーネルドライバー/ファームウェアの回帰 特定のコミット: ATH12K ドライバ ( ath12k )、 mac80211 、または lf-6.12.y のコア PCIe/Arm コードによって、セットアップを壊す変更が導入された可能性があります。 メーリング リストを検索: ath12k 、 i.MX95 、およびそれ以降のカーネル (6.12+) に関するパッチやディスカッションについては、Linux カーネル メーリング リスト (LKML) および NXP のリストを確認してください。  5. MSIの取り扱い 割り込み再マッピング:割り込みを受信すると、その処理方法 (MSI-X と MSI、割り込み再マッピング) が微妙に変わる場合があります。 proc/interrupts で割り込みをチェックします。カーネル間で割り込みの分布またはカウントが異なるかどうかを確認します。  6. ファームウェアブロブ ファームウェア バージョン:新しいカーネルのドライバと互換性のある、ATH12K 用の正しいファームウェアを使用していることを確認します。新しいドライバには新しいファームウェアが必要になる場合があります。  要約すると、 dmesg から始めてASPMを無効にしてみてください。これらは、組み込みプラットフォームの新しいカーネルでPCIe Wi-Fiの障害が発生する最も一般的な原因です。   よろしくお願いします。 Re: PCIe: i.MX 95: Allocate Multiple MSI IRQ Vectors 提案は問題をデバッグするための良い指針でしたが、解決策を見つけることができませんでした。つまり、すべての MSI IRQ ベクトルがドライバ内の IRQ ルーチンをトリガーしたわけではありません。 最終的には、ath12k ドライバーを変更して、1 つの MSI IRQ のみを要求するようにすることで、この問題を回避しました。 現在の Linux マスターにはこの問題は発生しないことに注意してください。 よろしくお願いします。 最大