S32K144 CAN1 您好， 我有一个 S32K144 EvalBoard（版本 C），我正在尝试使用 CAN1，因为我还有另一块带有 CAN 收发器的板。 我的 Evalboard 通过 USB 与电脑连接。 CAN1_RX (PTA12 (J6_16)) 和 CAN1_TX (PTA13 (J6_14)) 连接到 SBC (TLE9471) 的 RX/TX。 我使用了 FlexCAN 示例，更改了所有 CAN0 -> CAN1，还更新了引脚配置（使用 PTA12/13 代替 PTA4/5）。 然后每隔 500ms 调用函数发送 CAN 消息 (FLEXCAN1_transmit_msg() ) 现在我有两个问题： 1) 重启程序后，程序在 CAN 初始化时崩溃 for(i=0; i<128; i++ ) { /* CAN1: clear 32 msg bufs x 4 words/msg buf = 128 words */ CAN1->RAMn[i] = 0; /* Clear msg buf word */ } DefaultISR: b DefaultISR .size DefaultISR, . - DefaultISR 当我注释掉这一部分时，它不会崩溃。 2) 我在 PTA12 和 PTA13 上安装了一个逻辑分析仪。但我看不到任何信号。 我预计每隔 500 毫秒就会在总线上看到一条 CAN 消息。或者至少在逻辑分析仪上看到一些信号 是否有说明如何正确初始化 CAN1？ 通过 USB 使用 CAN0 的 5V 电压是不可能的，对吗？ Re: S32K144 CAN1 嗨，@john_2、 首先，能否请您介绍一下您使用的 FlexCAN 示例？我想您指的是AN5413: S32K1xx 系列 Cookbook。另外，您能否确认 TLE9471 是否设置为正常模式并正确供电？ 1) CAN1 实例的时钟是否正确，是否处于冻结模式？此外，CAN1 只有 16 MB，因此您需要清除 64 个字，而不是 128 个字：Re：为什么 FlexCAN init 在清除 RAMn 时停止？- 恩智浦社区。 2) 社区共享了一个示例例程，不过他们通过短接 Tx/Rx 测试了通信：已解决：CAN1 在 S32K144 中不起作用 - NXP 社区。 通过 USB 使用 CAN0 的 5V 电压是不可能的，对吗？ 没错，EVB 需要 12V 才能连接 CAN，但是，这是针对板载收发器的。对于 CAN1，您需要配置外部收发器或将引脚穿过板自带的 TJA。 致以最诚挚的问候， Julián

Ntag216のパスワード保護の削除 Ntag216 でパスワード保護を削除しようとしましたが、失敗しました。パスワードは次のように設定します。たとえば、パスワードは「abcd」、パックは「C5 C5」、書き込み保護のみ、 パスワード： A2:E5:61:62:63:64 パック： A2:E6:C5:C5:00:00 AUTHO セット: A2:E3:04:00:00:00 E4 を設定しませんでした。E4 バイトは次のとおりです。 00:05:00:00 パスワード保護を解除しようとしたとき、私は 1B:61:62:63:64 タグはこう返信しました: C5:C5 次に、次のコマンドで AUTHO ビットを設定しようとしました。 A2:E3:04:00:00:FF エラー: エラー: I/O障害 パスワード保護を解除するにはどうすればいいですか?正しいバイト値とコマンドと手順は何ですか? NTAG213_215_216 NFCフロントエンド・ソリューション Re: Removing password protection in Ntag216 こんにちは@mnhpias あなたの調子が良いといいのですが。 NTAG216 のテスト構成に使用しているソフトウェアは何ですか?確認ですが、AUTH0 を設定しようとした直後 (パスワード認証が成功) に「エラー: I/O 障害」がスローされますか? 空の NTAG で同じ手順をテストできる可能性はありますか?これは、手順に影響を与える可能性のある構成を排除しようとするものです。 よろしくお願いいたします。 エドゥアルド。 Re: Removing password protection in Ntag216 こんにちは、 ACCESS バイト内の PROT ビットを 1b に設定すると、パスワードで保護された読み取りおよび書き込みアクセスが定義されます。このバイトに 80h を書き込むと正常になります。 私の理解では、パスワードによる読み取り/書き込み保護を解除して、すぐにメモリにアクセスしようとしているということですが、これは正しいですか?パスワード認証が成功すると、パスワード保護を解除せずにメモリの読み取り/書き込みが可能になります。このアプローチを実現しようとしているのでしょうか? よろしくお願いいたします。 エドゥアルド。 Re: Removing password protection in Ntag216 親愛なる@EduardoZamora様、 私はNfc Tools Android アプリの NFC コマンド ツールを使用していましたが、これが問題になっている可能性があります。その後、Android アプリ (kotlin コード) で試してみましたが、問題なく動作し、これらのコマンドを使用してパスワード保護を削除できるようになりました。「I/O エラー」エラーは発生しません。 もう一つ質問があります。読み取り保護のために、次の操作を実行しました。 パスワード認証、1B:61:62:63:64 セットE3、A2:04:00:00:04 E4、A2:E4:80:05:00:00 を設定 これは機能し、ページ 04 からのすべてのページが読み取り保護されるようになりました。この手順は正しい手順ですか? 今は、読むためにこれをやっています: パスワード認証、1B:61:62:63:64 E3、A2:04:00:00:FF を設定 E4、A2:E4:00:05:00:00 を設定 読み取りおよび書き込み保護が削除されました。この後、タグから NDEF テキストを読み取ろうとすると、エラーが表示され、テキストは読み取られません。しかし、タグをもう一度タップして読むと、CAN読みます。 しかし、読み取りおよび書き込み保護を解除した後、カードを再度タップせずにすぐにタグを読み取るという永続的な操作が必要です。これをどうやって行うのでしょうか?

关于 MPC5777C DCF_UTEST_REE_TMPSNS 配置后 PMC_SELF_TEST 失败的查询 我正在使用 MPC5777C 芯片配置 UTEST 的 PMC 温度传感器 RESET 事件启用控制 DCF。我将 LDPLS 位设置为 1 以在 PMC_REE_TD 寄存器中加载 DCF 客户端数据，我将 TEMPSNS0 和 TEMPSNS2 都设置为 0 以禁用由温度传感器引起的 RESET 事件。 -> DCF 配置如下：dcf_utest_ree_tmpsns: ldpls(1), tmpsns2(0), tmpsns0(0) 在此状态下向 MPC5777C 供电时，PMC_SELF_TEST_UM_VD_REG 的 ST_RESULT 显示单片机自检失败。在配置 DCF 之前，结果总是 PASS，但在配置之后，记录为 Failed。这种行为因我们生产的板而异。 例如，在板 1 上，它总是在配置 DCF 之后失败，而在板 2 上，它总是在配置 DCF 之后通过（两个板始终在 DCF 配置之前通过）。 我的问题是 1.我想了解我配置的 DCF 中的 LDPLS、TEMPSNS0 和 TEMPSNS2 设置如何影响 PMC 自检操作和结果。具体而言，当温度传感器 RESET 事件被禁用时，自检有时会失败甚至通过，这是否正常？ 2。如果我已经配置了 DCF，那么在启动顺序之后在应用程序区域重新配置 PMC 设置，然后再次执行自检是否正确？ 我一直都很感谢你善意而有益的回复。

S32K312：I2C 和 ADC 触发信号问题 我们的客户正在使用 S32K312 100pin 进行开发，面临以下问题。您能给我一些建议吗？ 问题陈述1： I²C 问题 (SBC)：I²C 模块在初始化后、任何传输开始之前立即报告总线处于繁忙状态（BBF = 1）。由于总线未进入 IDLE状态，主设备永远不会完成 SEND 操作，也不会发生进一步的 I²C 活动 。 问题陈述 2：BCTU 未发出 ADC 触发信号。一个 PWM_Trigger 通道配置为使用 BCTU 触发 ADC，结果应存储在 DMA 缓冲区中，但事实并非如此。 #S32K312 优先权：紧急 Re: S32K312 : I2C and ADC Trigger issues 你好，@YukoKinto、 您的客户使用的 RTD 代码包版本是什么？ 能否将它们的配置文件（.arxml 或 .xdmi2c、Adc、Pwm 和端口文件）和流程代码？ 顺祝商祺！ 丹

关于 UJA1169 初始化的问题 我从恩智浦的官方网站上下载了名为 UJA116xA SBC AUTOSAR R21-11 Version 的 MCAL 代码包，并将其用作我的 UJA1169 的驱动程序。不过，使用该代码时偶尔会出现初始化失败。 这是正常初始化过程中的部分波形。第一个波形来自Sbc_43_uja116xa_SetOpMode 中的Sbc_ uja116xa_ TransferDataForDriverInit，这是 SBC 初始化的第一步。 但是，当我反复对 SBC 进行电源循环（在连接 PLS 调试器时反复关闭和打开电源）时，偶尔会出现初始化失败。以下是初始化失败时的前几个波形。可以看出，MISO 线路上没有来自 SBC 的反馈，导致初始化失败。 虽然初始化失败，但一段时间后，SPI 通信恢复正常运行，可以从 MISO 线路正常读取数据。如下图所示。 造成这一问题的可能原因是什么？我注意到在初始化之前有一个名为 Tm_BusyWait1us16bit(10) 的延迟函数。这种延迟的目的是什么，是否与问题有关？ solve the issue of 1169 我想知道 UJA1169 上电时 VCC1 和 VEXT 的顺序。 我可以要求提供波形图还是只提供问题描述？ 非常、非常、非常感谢！！[玫瑰][玫瑰］ Re: A question about the initialization of UJA1169 嗨，小白、 请参阅下面 SW 工程师的回答。 此处添加了 Tm_BusyWait1us16bit 功能，以便在 UJA1169 退出 RESET 模式并允许再次进行 SPI 通信之前执行所需的延迟时间。 摘自 UJA1169 数据手册第 7.1.1.4 节： 能否请您提供一些有关 SBC 电源周期计时的补充信息？也许这就是你遇到通信问题的原因，因为SBC没有足够的时间退出 RESET 模式并恢复正常的SPI操作。 BRs, Tomas

S32K344 FS26 驱动程序 我正在开发 MR-CANHUBK344，我安装了 SBC FS26 R23-11 6.0.0 和 s32K3_S32M27x 实时驱动程序 ASR R23-11 版本 7.0.0。我使用的是 S32DS.3.6.4，我的项目是非汽车应用程序，我尝试过不同的示例，也尝试过创建自己的项目，但总是遇到同样的问题： 生成代码后，我版本了项目，但出现了一个错误： #include " cdd_sbc_fs26.H "：没有这样的文件或目录。 我看不到 UM34SBC_FS26ASRR23-11 rev0000R6.0.0 修订版 6.0 FS26 S32K3 中描述的任何功能 Re: S32K344 FS26 Driver HI 在 版本之前，请单击 S32 配置工具 税务摊销收益中的更新代码 。 这个项目在我这边版本时没有出错。 如果你不熟悉如何导入和版本项目，请观看 s32k344 示例代码版本错误中的视频。 祝好， Robin ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"ACCEPT AS SOLUTION" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请另开新主题并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: S32K344 FS26 Driver 更新代码 S32 配置工具 并不能解决我的问题。我卸载后又重新安装了所有程序，包括 S32DS，然后就正常了。 感谢您的支持 Re: S32K344 FS26 Driver 谢谢你告诉我解决办法，我已经记下来了。 很高兴听到问题解决了。

imx93 で NXP_PROD_KA_PUB をエクスポートできません こんにちは、 ここでのフォーラムの質問に対して得た回答によれば、これが私たちが探していたもののようです。ただし、ID 0x70000000 の NXP_PROD_KA_PUB キーをエクスポートできません。 nvm_daemon を使用して Linux ユーザー空間から試してみましたが、正常に起動しましたが、ELE メッセージを送信するときにエクスポートしようとすると失敗しました。 U-Boot と spdsk からも試しましたが、問題は依然として解決しません。 user@vbox:/data/gitclone/src_spsdk/spsdk$ uv run spsdk nxpele -f mimx9352 -p /dev/ttyACM0 -d uboot_serial export-nxp-prod-ka-puk -o file ステップ 1/4: SAB を初期化しています... SAB初期化成功 ステップ 2/4: セッションを開始します... セッションが正常に開始されました。ハンドル: 0xE59B04F0 ステップ 3/4: キーストアを開いています... キーストアが正常に開かれました。ハンドル: 0xE59B0970 ステップ 4/4: 公開キーをエクスポートしています... NXP プロダクション キー アグリーメント公開キーのエクスポート中にエラーが発生しました: SPSDK: ELE メッセージが失敗しました。 コマンド: PUBLIC_KEY_EXPORT_REQ - (0x32) コマンドワード: 7 コマンドデータ: False 応答語: 4 応答データ: True 応答ステータス: 失敗 応答表示: ResponseIndication:Unknown_0x1b - (0x1b) 応答中止コード: 0x0 公開鍵エクスポートコマンド: - キーストアハンドル: 0xE59B0970 - キーID: 0x70000000 - 出力バッファサイズ: 64バイト - キーストアから非対称キーの公開キーをエクスポートする - 公開鍵が再計算されます（Twisted Edwards/Montgomeryを除く） - 有効なキーストアサービスを開いた後に呼び出す必要があります キーストアハンドル: 0xE59B0970 キーID: 0x70000000 出力公開鍵のサイズ: 0 バイト 公開鍵データが受信されませんでした クリーンアップ中: キーストアを閉じています... クリーンアップ: セッションを終了しています... NXP Production Key Agreement 公開鍵のエクスポートに失敗しました また、get-info からはすべて正しいようです。SRKH は融合されており、私の知る限り、デバイスをエクスポートするために OEM クローズする必要はありません。以下は get-info の内容です: user@vbox:/data/gitclone/src_spsdk/spsdk$ uv run spsdk nxpele -f mimx9352 -p /dev/ttyACM0 -d uboot_serial get-info ELE 情報取得が正常に終了しました: コマンド: 0xda バージョン: 2 長さ: 160 SoC ID: MX93 - 0x9300 SoCバージョン: A100 ライフサイクル: OEM_OPEN - 0x0010 SSSM状態: 4 証明 API バージョン: 2 UUID: 86ee42794bb64887bddcb53e5666e040 SHA256 ROMパッチ: e9b0338e5f4a0a92025f764c5eeae2d26be1211c77ee51e49a9ee36a7185d587 SHA256 ファームウェア: 7d0dd0b6d993e4df39eb69cee18b4f7eb6ac1622aaf7d144c25c00cc4908ca60 詳細情報: OEM SRKH: 2a6b7811117a8f2d16e1b506b587f6f44e2e444111f8ec7df047eec5200e6fd9 IMEMの状態: IMEMが完全にロードされており、すべてのELE機能が使用可能 - 0xCA CSAL状態: EdgeLockセキュア・エンクレーブ ランダムコンテキスト初期化成功 - 0x02 TRNG状態: TRNGエントロピーは有効であり、読み取り準備ができています - 0x03 ご返信ありがとうございます。

スタンバイ モードから機能をリセットした後のウェイクアップ ソースの認識。 こんにちは、NXPさん 私はスリープウェイクアップアプリケーションに取り組んでいます。スタンバイウェイクアップ用のウェイクアップスリープ構成を構成しました。 私の質問は、スタンバイ ウェイクアップから機能をリセットした後、ウェイクアップ ソースをどのように知ることができるかということです。 Re: Wakeup Source Recognition after function reset from standby mode. こんにちは@aryandis 、 ウェイクアップ後、WISR/WISR_64 レジスタを読み取って、ウェイクアップの原因となったソースを特定CAN。スタンバイ終了後も値はそのまま保持されるため、スタンバイ RAM に保存したり、高速スタンバイ終了を使用したりする必要はありません。 Mcu_GetResetReason() は、前回のリセットがスタンバイ終了だったか、その他のリセット (HW、SW、WDG など) だったかを返しますが、ウェイクアップ ソース用の API はありません。 レジスタを読み取る場合は、メイン ルーチンがレジスタを保存する前にクリアしないようにし、立ち下がりエッジを使用する場合はパッド保持を有効にする必要があることに注意してください (このコミュニティ投稿を参照してください: Solved: WISR_64 no correct after wakeup from fast standby mode on S32K312 - NXPコミュニティ )。 コミュニティからの低電力の例をCAN参照できます。 S32K3 パワーマネージメント AN とデモ - NXPコミュニティ [RTD400 & 500 MCAL & IP] S32K3 パワーマネージメント AN とデモ - NXPコミュニティ MCAL レイヤーは、ウェイクアップ ソースを報告する EcuM モジュールも提供しますが、RTD パッケージは EcuM のスタブ ファイルのみを提供します。これらは参照用として使用することを目的としており、アプリケーションのニーズに応じて変更/置換できます。 よろしくお願いします、 ジュリアン Re: Wakeup Source Recognition after function reset from standby mode. 私は Autosar スタックを使用しているため、ウェイクアップ ソース ID が必要です。 機能リセット後にスタンバイ ドメインに保存するために WISR/WISR_64 値を構成するにはどうすればよいですか? CANどのように設定すればよいか教えていただけますか。 Re: Wakeup Source Recognition after function reset from standby mode. こんにちは@aryandis 、 はい、これはWkpu_Ip_GetInputState() を呼び出し、対応する WKPU チャネルが設定されている場合は TRUE を返し、フラグをクリアします。 ウェイクアップ (スタンバイ終了) 後、NVIC レジスタはデフォルトにリセットされます (すべてのペリフェラル割り込みが無効になります) が、WKPU レジスタの値と以前の状態は保持されます。したがって、ウェイクアップ後にプラットフォーム関数を呼び出してウェイクアップの割り込みを有効にすると（WKPU_IRQn に NVIC_ ISER を構成する）、プログラムはウェイクアップ割り込み関数にジャンプし、どのウェイクアップ ソースが発生したかを判別できます。 ウェイクアップ後の実行モードでウェイクアップの割り込みを有効にするプラットフォーム関数を呼び出さない場合は、Wkpu_Ip_GetInputState() 関数を呼び出してウェイクアップ ソースを判別できます。 ウェイクアップ後に直接レジスタを読み取るCAN。 よろしくお願いします、 ジュリアン Re: Wakeup Source Recognition after function reset from standby mode. はい、質問が1つあります。  EcuMモジュールを有効にし、EcuM_CheckWakeup()内でIcu_Checkwakeup()を呼び出しました。しかし、ICUウェイクアップイベント情報が発生してもEcuM_CheckWakeup()をトリガーできないという問題があります。（チャネル状態がRUNNINGであるため、EcuM_CheckWakeup()を呼び出すことができないためです。） EcuM_CheckWakeup() をどのようにトリガーすればよいですか? ISR と同じウェイクアップ ピンを作成して、EcuM_CheckWakeup()->Icu_CheckWakeup() を呼び出してビット ステータスを WAKEUP_STATE に設定し、EcuM_SerWakeupEvent() を呼び出すことはできますか? ISR として CAN 場合、どうすれば CAN できますか? Re: Wakeup Source Recognition after function reset from standby mode. こんにちは@aryandis 、 申し訳ありませんが、おっしゃる通りです。Icu_Init() 関数を呼び出すと、プラットフォーム 関数を呼び出す前に割り込みフラグがクリアされ、現在のモードが ICU_NORMAL_MODE に変更されます。SO、それ以前に Icu_Init() を呼び出すことはできません。これはドライバの制限のようです。社内チームにフィードバックをお願いします。 また、Icu_GetInputState() 関数内では、Icu_Init() 関数によって初期化する必要があるグローバル変数を使用します。このような状況では、Wkpu_Ip_GetInputState() 関数を呼び出して WISR または WISR_64 のステータスを確認してクリアするか、直接読み取ることができると思います。 よろしくお願いします、 ジュリアン Re: Wakeup Source Recognition after function reset from standby mode. 同じ問題をデバッグしたところ、ウォーム リセットのスタンバイ ウェイクアップ後の Icu_Init の開始時に ICU_NORMAL_MODE が設定されているため、ICU_CurrentMode が原因で EcuM_Checkwakeup が呼び出されなかったことがわかりました。 ウェイクアップ後に EcuM_Cehckwakeup が呼び出されるSOするにはどうすればいいですか? Re: Wakeup Source Recognition after function reset from standby mode. こんにちは、Julian_AragonM さん。スタンバイウェイクアップ後に Icu_Init() で現在のモードを ICU_NORMAL_MODE に変更することに関して、チームに一度連絡していただけますか。これを回避するにはどうすればよいですか? Re: Wakeup Source Recognition after function reset from standby mode. ウェイクアップ ソースは動作しており、ウェイクアップ後に Icu_ReportEvent が来ますが、Icu_CuurentMode 変数が原因で、Icu_Init() から ICU_NORMAL_MODE に初期化され、EcuM_CheckWakeup が呼び出されません。 EcuM_CheckWakeup は Icu_ReportwakeupAndOverFlow ICU ドライバから呼び出されています。 Icu_ReportwakeupAndOverFlow には、変数 Icu_CuurentMode から ICU_MODE_SLEEP マクロまでの条件チェックがあります。 Re: Wakeup Source Recognition after function reset from standby mode. こんにちは、 @aryandis さん。 Icu NORMAL モードでは、ウェイクアップ ソースの処理が妨げられることはありません。Icu が EcuM チェック ウェイクアップを妨げているコード部分を共有していただけますか?ICU モードに関係なく、Icu_CheckWakeup() が呼び出されることは CAN です。 社内チームからも返答がありました。 1.ご存知のとおり、Icu モジュールは、MCAL レイヤーでウェイクアップ ソースを直接チェックできる機能を提供していません。Icu はウェイクアップ ソース情報を EcuM モジュールに転送し、このモジュールはウェイクアップ ソースをチェックします。RTD ドライバでは、EcuM はスタブ モジュールであり、参照として使用することを目的としており、アプリケーションのニーズに応じて変更/置換できます。 ECU 状態マネージャの仕様は次のとおりです。 2. Icu 構成で、ユーザーが「IcuWkpuStandbyWakeSupport」を有効にすると、Icu_Init() は WISR フラグをクリアしません。 プロジェクトで、Wkpu_Ip レイヤーのウェイクアップ ソースを確認するには、以下のコードを参照します。 Icu_Init() 関数の前に Platform_Init(NULL_PTR); を呼び出すと、何らかの理由で WISR フラグが消去されることがわかりました。SO、この関数を Icu_Init() 関数の後に呼び出しました。 よろしくお願いします、 ジュリアン Re: Wakeup Source Recognition after function reset from standby mode. はい、正解です。そして、 Icu_CheckWakeup () は、マッピングした EcuM_CheckWakeup から呼び出されます。また、EcuM_CheckWakeup は、RTD の Icu_ReportWakeupAndOverflow API から呼び出され、SLEEP_MODE をチェックする条件を持ちます。SLEEP_MODE なしで EcuM_CheckWakeup がどのようにトリガーされるか。 それとも、ISR から EcuM_Checkwakeup を呼び出す必要がありますか? これはRTD 3.0.0のスナップショットです Re: Wakeup Source Recognition after function reset from standby mode. こんにちは@aryandis 、 Icu_CheckWakeup () は、ウェイクアップ後に (通常は EcuM によって) 呼び出され、ICU がソースを検証し、それが有効かどうかを EcuM に通知できるようにするためのパブリック AUTOSAR ICU API です。ドライバがSLEEPモードにあるかどうかには依存しません。 Icu_ReportWakeupAndOverflow () は RTD 内部および非 AUTOSAR であり、割り込みコンテキストからすぐにウェイクアップ (およびオーバーフロー) を報告するロジックをバンドルします。   ウェイクアップ後に、Icu_Init() を NORMAL に設定し (IcuWkpuStandbyWakeupSupport = true で WKPU フラグが保持されることを確認)、マップされた EcuM ウェイクアップ ソースを使用して Icu_CheckWakeup() を呼び出すことをお勧めします。これは、Icu_CurrentMode が NORMAL であっても機能します。   よろしくお願いします、 ジュリアン Re: Wakeup Source Recognition after function reset from standby mode. こんにちは@aryandis 、 私の見解では、選択肢は 2 つあります。 1.スタンバイ終了後、EcuM ステート マシンが RUN に移行する前に、 EcuM_Checkwakeup () を呼び出します。これにより、スタンバイ中にウェイクアップ ソースが処理されます。ウェイクアップ ソースが有効な場合、ECU は RUN 状態に戻ります。 これは、ECU 状態マネージャの仕様に記載されています。 2. ISR コンテキストを介してこれを呼び出すと、ウェイクアップ ソースが直ちに処理されます。 よろしくお願いします、 ジュリアン

使用 testpmd 的 DPDK LX2162A SoM 全部 TX 0 你好 我们目前正在开发一款由 SolidRun（ClearFog LX2162A LX2-Lite 开发平台）开发的基于 LX2162A SOM 的板，最终目标是让 Open vSwitch 与 DPDK 一起运行。软件方面，我们使用的是厂家提供的基于 Ubuntu 22.04（内核 5.15）或 Ubuntu 24.04（内核 6.6）的镜像。我们使用 nxp-qoriq/dpdk 编译了正确的内核版本。我们使用提供的 dynamic_dpl.sh 脚本使用该板提供的两个 25G 接口创建了一个 DPRC（我们还尝试了两个 10G 端口和 1G 端口，它们都有如下所述的相同问题）。 我们想使用 dpdk-testpmd 测试 DPDK 下的转发是否有效。我们用同一根电缆连接了两个 25G 端口，使它们直接相连。我们使用该命令进行了测试： dpdk-testpmd -l 0-3 -n 1 -- --portmask 0x3 --nb-cores=1 --txq=1 --rxq=1 --tx-first --auto-start 我们在装有英特尔网卡的 x86 系统上测试了相同的设置，使用相同的命令，我们看到数据包被正确转发。 然后，我们还尝试使用带有 dpni-dpni 参数的 dynamic_dpl.sh 脚本来创建两个直接连接的 dpni 对象，而不使用任何 dpmacs，但结果仍然一样。在尝试用 OVS 配置此设置时，我们无法与测试系统建立任何链接。使用带有内核驱动程序的 OVS 时，我们可以成功配置桥接器，但速度上限大约为 5 GBit/s 如果您能就此事提供任何指导，我们将不胜感激。

使用外部工具链 linux 内核版本在 ARM 上构建 Root 我正在尝试使用外部（官方 Arm 工具链）为 iMX6 板构建 Linux 版本，但我遇到了使用 sshd 的问题。 经过一番调查，官方的ARM工具链似乎带有Linux内核头文件 4.20 ，而我的实际内核是6.12。因此，sshd无法工作，因为某些缺失的系统调用会被 seccomp 阻止（例如 __NR_clock_gettime64 导致 SIGSYS) 问题是，是否有可能结合外部工具链使用实际的内核头文件？ 以下是我目前掌握的情况 BR2_arm=y BR2_cortex_a9=y BR2_TOOLCHAIN_EXTERNAL=y BR2_LINUX_KERNEL=y BR2_LINUX_KERNEL_CUSTOM_VERSION=y BR2_LINUX_KERNEL_CUSTOM_VERSION_VALUE="6.12.47" 我尝试添加 br2_package_host_linux_headers_custom_6_12 = 但它被忽略了。 Re: Buildroot on ARM with external toolchain linux kernel version 你好@rustyx 希望你一切都好。 不幸的是，恩智浦不支持 Buildroot，因此我无法为您的环境提供很多有用的信息。 您可以尝试在 yocto 环境中自行生成工具链。 请参见第 4.5.12 章如何在 i.MX Linux 用户指南的独立组网 (SA) 环境中版本 U-启动 和内核。 顺祝商祺！ 萨拉斯

定制板imxrt1020启动问题 我们的定制板配有 imxrt1020 和外部 QSPI（IS25LP064A）闪存，我们遇到了一些“新手问题”。我们发现有些电路板在生产后立即运行我们的程序而没有任何问题，但对于有些电路板，我们需要执行一些操作。 我们主要使用 cortex-debug 和 JLink，但也使用 MCUXpresso SDK 示例进行测试。 我们在一些（50%）主板上看到的一些症状是 无法从闪存（仅 RAM）调试 MCUXpresso 示例 启动调试后，需要在 cortex-debug 中进行额外的“重置”，以便程序启动 当刷新程序并关闭电源时，程序“丢失”（重新打开电源后无法启动） 大多数董事会都没有看到上述任何问题。我们解决这个问题的方法是在 Boot Utility 工具中生成一个图像并将其下载到主板上。在 RAM 中运行闪存组件 SDK 示例似乎也能修复该问题。 因此，这似乎与正确设置闪光灯有关。 我想知道，为什么这种情况只发生在某些 imxrt1020 控制器上？您知道启动映像（FCB、IVT、启动数据等）的哪个部分负责修复该问题吗？或者启动实用程序是否在后台执行一些其他相关的操作？ 是否必须创建并下载图像才能使该控制器与外部 QSPI 闪存正确配合使用？ i.MXRT 102x 回复：定制板 imxrt1020 启动问题 你好，Pavel，我上周测试了这个方法，但没有解决问题。我认为它可能与这个问题有关，至少在运行 SDK flash 示例后它运行得更好。 已解决：使用 Segger JLINK 编程器对 MIMXRT1052 进行生产编程 - NXP 社区 回复：定制板 imxrt1020 启动问题 您好，我叫帕维尔，我将支持我们的案件，让我了解您的案件，当我有更多信息时，我会与您联系。 此致， 帕维尔

ImxRT 1176 LPSPI blocking function issue Hello, I’m working with LPSPI and using LPSPI_MasterTransferBlocking. Since this is a blocking function, I expect the LPSPI peripheral to be free once the transfer is complete. However, I observed something different. After the blocking transfer, I read the SR (Status Register) using LPSPI_GetStatusFlags, and the returned value was 0x1001101. Do you have any suggestions? Ideally, after the blocking transfer, the LPSPI should be idle. I’m sharing a code snapshot below for reference.  if((staus_flag & kLPSPI_ModuleBusyFlag) == kLPSPI_ModuleBusyFlag) { ret = STATUS_BUSY; PRINTF("SPI Busy, %x, %d\r\n", staus_flag, count); } else { masterXfer.txData = SpiTxData; masterXfer.rxData = SpiRxData; masterXfer.dataSize = spiTransferSize; masterXfer.configFlags = kLPSPI_MasterPcs0 | kLPSPI_MasterPcsContinuous; status = LPSPI_MasterTransferBlocking(LPSPI1, &masterXfer); ret = STATUS_SUCCESS; staus_flag = LPSPI_GetStatusFlags(IMU_SPI_IF); PRINTF("staus_flag: %x\r\n", staus_flag); count++; //sw_asm_delay_us(2U); } Re: ImxRT 1176 LPSPI blocking function issue Hi @chandan_uv , Thank you so much for your interest in our products and for using our community. Question:  After the blocking transfer, I read the SR (Status Register) using LPSPI_GetStatusFlags, and the returned value was 0x1001101. Answer: I check your LPSPI SR register value is 0x1001101, that is 0b0001 0000 0000 0001 0001 0000 0001, the TCF (Transfer Complete Flag) is 0,which means Transfer  Not complete. From IMXRT1170RM,  we can see the detail SR status TCF  description. In Master mode, indicates that all transfers have completed and that LPSPI has returned to Idle state and the transmit FIFO is empty. Question: Do you have any suggestions? Ideally, after the blocking transfer, the LPSPI should be idle. I’m sharing a code snapshot below for reference.  Answer: I suggest you can develop your project based on SDK demo. Please Verify the frame format configuration:  Make sure that the LPSPI settings (For example: Data Length, CPOL, CPHA) of the master device are exactly same to the slave device. Wish it helps you. If you still have question about it, please kindly let me know. Wish you a nice day! Best Regards MayLiu Re: ImxRT 1176 LPSPI blocking function issue BTW LPSPI1 and IMU_SPI_IF is same.

i.mx RT 1175 SDRAM J-Link 启动脚本 使用 SDRAM 将 J-Link 连接/接口到 i.MX RT 1175 M7 核心时出现问题。看到一篇有 M4 代码但没有 M7 的帖子。从 NXP 文档中看到的所有内容来看，M7 首先启动。使用 J-link 或 PE Micro 编程器时，在评估板上将 SDK 示例程序运行在 SDRAM 上会失败。然而，使用内置 LS 编程器时，同一程序在评估板上运行良好。如果是使用内部存储器运行的 SDK 示例程序，那么这三个编程器都可以正常工作。

MIMXRT1170-EVKBマルチコアの例の質問... これは、低レベルの(Linuxではない)マルチコアデバイスでの私の最初の経験なので、これは愚かな質問かもしれません... 「Getting Started with MCUXpresso SDK for MIMXRT1170-EVKB」のセクション 6.4 と 6.5 (Rev.0 — 31 December 2022)、これはSDKTOP/boards/evkbmimxrt1170/multicore_examples/hello_worldを指します。私はSDK-2-16-100_MIMXRT1170-EVKBを使用しています。また、EVKBの20ピンヘッダーにJLinkプログラマーを取り付けています。 私は初めてcm4 / cm7アプリケーションをビルド/ロード/実行することができましたが、指示が私には意味をなさないため、指示に完全には従わなかった(両方のコアでgdb / loadを実行する必要がありました)。 セクション 6.4 では、各アプリケーションを "ビルド" すると述べています。いいです;しかし、セクション6.5には次のように書かれています。プライマリ コア デバッガーは、プライマリ コア アプリケーションと補助コア アプリケーションの両方の SoC フラッシュ メモリへのフラッシュ処理を処理します。".それでよろしいですか。私は、何かを動作させるために、各コアに対して「ロード」操作(gdbを使用)を実行する必要があることがわかりました。 また、CM4のコードにマイナーチェンジをしてみましたが、プログラミングにはなっていないようです。gdbの "load"もプログラミング前にすべてを消去しますか? ここでのご意見はいただければ幸いです。 ありがとうございます Re:MIMXRT1170-EVKBマルチコアの例の質問... さて、今はわかったと思います... @Pavel_Hernandez、PDFは非常に便利でしたが、スレッドはIDEで押すべきボタンを指示する一連の命令にすぎません。物事を本当に理解しようとすると、あまり良くありません。 CM4の画像は、実際には「.core1_code」と呼ばれるセクションとしてCM7の画像に組み込まれていることがわかりました。CM7 のビルドは、以前にビルドされた CM4 イメージに依存するため、CM7 のビルド手順の 1 つは、CM4 イメージを CM7 のメモリ マップに組み込むことです。これは、cm4を使用してgdbで「ロード」を行うときに、実際のSPIフラッシュスペースにプッシュされていなかった理由を説明しています。私はこれが行われる方法があまり好きではありませんが、それは問題ありません。少なくとも今は理解しています。 どうもありがとう、大きな助け! Re:MIMXRT1170-EVKBマルチコアの例の質問... こんにちは、私の名前はPavelです、そして私はあなたのケースをサポートします、私はこれがデュアルコアプロセスについての詳細を理解するのに役立つことができるこのアプリのノートを見つけました、章2.1.2を参照してください詳細なブートフロー。 似たような議論がいくつかあり、理解するのに役立つかもしれません。 "..プライマリ コア デバッガーは、プライマリ コア アプリケーションと補助コア アプリケーションの両方の SoC フラッシュ メモリへのフラッシュ処理を処理します。" i.MX RT1170 デュアルコアアプリケーション たぶん、この他のスレッドはあなたがIDEでそれをテストするのを助けるかもしれません。 JLINKを使用してRT1170デュアルコアをデバッグする方法 - NXP Community よろしくお願いいたします パベル Re:MIMXRT1170-EVKBマルチコアの例の質問... まあ、これで問題が解決したとは言いたくありませんが、両方のコアでコードを実行することができました... 私はgdbがJLINKにフラッシュに書き込むように指示する方法に疑問を持っていたので、jlink gdbサーバーにフックされたgdbを使用する代わりに、各セクションを手動でロードする単純なjlinkスクリプトを作成しました（下記参照)。そのためには、 .elf から読み込み可能な各セクションを抽出する必要がありましたファイルを独自のバイナリファイルに入れます。 作成された各ファイルで、次のスクリプトを実行することができました。 EOEの1 デバイス=MIMXRT1176DVMAA_cm7 スピード4000 si SWDの r h ロードビン elfsect_.flash_config.bin,0x30000400 ロードビン elfsect_.ivt.bin,0x30001000 ロードビン elfsect_.core1_code.bin,0x33fc0000 ロードビン elfsect_.interrupts.bin,0x30002000 ロードビン elfsect_.text.bin,0x30002400 loadbin elfsect_。ARM.bin,0x30008d00 ロードビン elfsect_.init_array.bin,0x30008d08 ロードビン elfsect_.fini_array.bin,0x30008d0c ロードビン elfsect_.data.bin,0x30008d10 行く 出口 CM7をロードすると、うまくいきました。jlinkサーバーはダウンロードを確認したと言っていましたが、検証は失敗していたようです。 誰かが(NXPサポート)これを説明できますか? Re:MIMXRT1170-EVKBマルチコアの例の質問... 詳細情報... gdbで「load」を実行した後、JLinkGDBServerCLExeウィンドウに次のエラーが表示されることに気づきました... エラー:ターゲットの準備中にタイムアウトしました。RAMCodeは時間内に応答しませんでした。 RAMCode 側の Prepare() を実行できませんでした フラッシュ情報の決定中にエラーが発生しました (Bank @ 0x30000000)

ADCチャネル割り当てについて <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、コミュニティの皆様 データシートの表99のADC1_IN0～ADC1_IN3に割り当てられます。 一方、リファレンスマニュアルのADCメモリマップでは、ADC1にはCH_AからCH_Dがあります。 以下をサポートするために、チャネル 0 を CHA_SEL、チャネル 1 を CHB_SEL、チャネル 2 を CHC_SEL、チャネル 3 を CHD_SEL に割り当てることは可能ですか? IN0-CH_A IN1-CH_B IN2-CH_C IN3-CH_D よろしくお願いいたします www.freescale.comのサイトに入って下さい i.MX7Dual About ADC channel assignment こんにちは、igorpadykovさん。 解決策なのですが、理解できないSO質問があります。 データシートのピン割り当てによると、ADC1_IN0 から ADC2_IN3 までの 8 つの物理入力があります。 リファレンスマニュアルでは、ADCx_CH_A_CFG1 の CHA_SEL の範囲は 0 ～ 15 です。 ADC1_INx と Channelx は何に対応していますか? それとも無関係でしょうか? ADC2_IN0はどのように設定すればよいでしょうか？ よろしくお願いいたします。 Re: About ADC channel assignment <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは後藤 はい、可能です。14.1.1節で説明したように概要 i.MX 7デュアルアプリケーションプロセッサリファレンスマニュアル 「ADCは最大5つのロジックグループ（ChA / ChB / ChC / ChD / SW)をサポートします。各グループは1つのチャンネルを選択できます 0 〜 15 の物理チャネル。 よろしくお願いします イゴール ----------------------------------------------------------------------------------------------------------------------- 注: この投稿で質問が解決した場合は、「正解」ボタンをクリックしてください。ありがとう！ -----------------------------------------------------------------------------------------------------------------------

s32k144 aips の使い方は？ ハイ フラッシュメモリを動的に保護したり保護解除したりする必要があります。 SO、MPU とフラッシュ保護レジスタ、AIPS について勉強しました。 MPU およびフラッシュ保護レジスタは解決できません。 また、AIPS(ペリフェラルアクセス保護)の説明は、RM で使用するには不十分です。 OPACR の wp ビットは関連していると思います。 しかし、各 wp ビットがどこを示しているのかわかりません。 AIPSの使い方を詳しく教えていただけますか？ よろしくお願いします。 よろしくお願いいたします。 フィリップ Re: How to use s32k144 aips? こんにちは@minsky 、 新しいThreadを作成していただけますか? Re: How to use s32k144 aips? こんにちは。周辺機器のアクセス制御では、どのレジスタとどのスロットにあるかをどのように決定するのでしょうか? Re: How to use s32k144 aips? こんにちは、フィリップ。 「X」は、S32K1 派生製品にペリフェラル アクセス制御が存在することを意味します。 FTFC の周辺アクセス制御は、OPACRA のスロット 0 にあります。 要件によって異なりますが、FTFCレジスタを書き込みから保護する場合は、OPACRA[WP0] = 1を設定します。 よろしくお願いいたします。 ダニエル Re: How to use s32k144 aips? こんにちは、ダニエル 「x」は何を意味していますか? どのペリフェラルレジスタを書き込み保護しますか? : FTFC を書き込み禁止にしたいです。 SO OPACR Slot1 が該当します。 でもどうやってCAN？ よろしくお願いします。 よろしくお願いいたします。 フィリップ Re: How to use s32k144 aips? こんにちは、フィリップ。 どのペリフェラルレジスタを書き込み保護しますか? RM に添付されているS32K1xx_Mamory_Map.xlsxを参照してください。 よろしくお願いいたします。 ダニエル

S32k312のPLL計算 こんにちは、チーム 私たちのデザインでは S32K312 マイクロチップを使用しています。PLL 出力周波数の計算を手伝っていただけますか。40 MHz の外部水晶発振器を使用しています。CAN計算例を一つ教えていただけますか？40MHzの水晶発振器を使用しても大丈夫でしょうか？ S32K312 用のクロック計算機を提供してください。 Re: PLL calculation for S32k312 こんにちは@mogilipuri_harish 、この問題は解決できましたか。私も同じ問題を抱えています。私もまったく同じ構成で、S32K312 に MCAL 6.0.0 を使用しています。 「PLL ODIV2 = 2」が範囲外のためエラーが発生しました Re: PLL calculation for S32k312 こんにちは @mogilipuri_hari sh データシート以外に、クロック設定に関するガイダンス文書は存在しません。 図に示すように、RTD 2.0.1以降のバージョンにはS32K312用のルーチンがあります。 Re: PLL calculation for S32k312 こんにちは この PLL クロックの計算を試みています。この計算のやり方について、いくつかメモをCANいただけますか?参考資料のようなもの。ツール内に S32k312 の例が見つからなかったのですが、役立つと思うので共有していただけますか。 Re: PLL calculation for S32k312 こんにちは、 参考までに、例えば： PLL 出力周波数は 640MHz ～ 1.28GHz の範囲内である必要があります。 Re: PLL calculation for S32k312 こんにちは、 質問を完全に理解できませんでした。どの仕切り値を変更CANかということでしょうか? 画像内のこれらのパラメータはCAN変更可能で、S32 DS でこれらのクロック ツリー構成を表示できます。 Re: PLL calculation for S32k312 ここで変更できる変数値は何ですか? Re: PLL calculation for S32k312 思い出させてくれてありがとう S32K312ではCORE_CLK=160Mhzでも動作可能ですが、お客様がこの方法を使用することは推奨されません。未知のリスクがあります。 Re: PLL calculation for S32k312 こんにちは、センレントさん 実際、S32k312 のコアクロック周波数は 120Mhz です。 Re: PLL calculation for S32k312 こんにちは@mogilipuri_harish FXOSC は 8MHz から 40MHz までCAN、SO、40MHz の水晶発振器でも問題ないはずです。 「S32 Design Studio for S32 プラットフォーム」を使用してクロックツリーを設定できます。 以下にその例をご紹介します。 PS:当社が提供するS32K312EVBは16MHzの外部水晶発振器を使用しています

看门狗定时器 MIMXRT1042XJM5B 的引脚配置 亲爱的团队 我们在即将到来的项目中使用 MIMXRT1042XJM5B，我们正在寻找 Watch Dog Timer 的引脚排列，在那里可以对其进行配置，请与我们联系 期待您的来信、 此致， Bhavesh Re: Pin configuration for Watch Dog timer MIMXRT1042XJM5B 你好@bhaveshtirex、 非常感谢您关注我们的产品并使用我们的社区。 关于"我们在即将开始的项目中使用 MIMXRT1042XJM5B，我们正在查找 Watch Dog Timer 的引脚输出，它可以在哪里配置" ，在 IMXRT1040RM 中，有一些关于 WDOG 外部信号的说明。 至于如何配置引脚，您可以使用 MCUXPresso IDE 中的引脚工具 希望它能帮到你。 如果您还有疑问，请告诉我。 祝你愉快 敬上 MayLiu

S32K118 中的非对称算法库支持 你好 要使用带有 cSec 部分的 S32K118，我想知道恩智浦是否为非对称网络安全算法提供了任何库，（主要需要 ed25519ph） 如果是，我可以从哪里快速集成并进行烟雾测试和性能检查。 如果没有，是否有适用于 S32K118 的第三方库？ 谢谢您！ Re: asymmetric algorithm library support in S32K118 嗨@zzzzz 恩智浦 S32K1 系列微控制器中的 cSEC（加密服务引擎——压缩）模块不支持任何非对称加密算法，包括 RSA、ECC、Ed25519 等。 1.网上有很多实现 Ed25519ph 的轻量级 C 语言库，但由于我们没有测试过，所以不能向您推荐。 2。如果性能或网络安全要求很高，可以考虑通过 SPI/I2C 接口连接支持非对称加密的外部安全芯片（例如恩智浦 A71CH 或 ATECC608A）。

i.MX7D の DRAM_SDCLK0 は約 270MHz で遅いです。 こんにちは。 CCM_ANALOG_PLL_DDR が 0x0000302C に設定されている場合、DRAM_SDCLK0 は 132MHz になります。 SO、CCM_ANALOG_PLL_DDR の TEST_DIV_SELECT ビットが 0x01 に設定され、0x0020302C に設定されている場合、DRAM_SDCLK0 は約 270MHz になります。 533Mhzの半分です。 DRAM_PHYM_ALT_CLK_ROOT と DRAM_ALT_CLK_ROOT は DDR_PLL_DIV2 に設定されています。 1/2にする設定はありますか？ よろしくお願いいたします。 Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! こんにちは、ジョアンシー。 よろしくお願いします。 計算結果と実際の DDR_SDCKE には 1/2 の差があります。 理由は分かりませんが、とりあえずここで終わりにします。 周波数が高くなると、DDR_SDCLKE の電圧レベルは低下します。 SO、頻度を下げようと考えています。 よろしくお願いいたします。 Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! 私が示したドライバは式を教えてくれるので、 CCM_ANALOG_PLL_DDR、CCM_ANALOG_PLL_DDR_NUM、CCM_ANALOG_PLL_DDR_DENOMレジスタを読み取って、正しいかどうかを確認する必要があります。 Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! こんにちは、ジョアンシー。 uboot-2022.01をビルディングしています。 示したコードは get_ddrc_clk(void) です。 このコードで見つけたもの reg = readl(&ccm_reg->root[DRAM_CLK_ROOT].target_root; 「図5-7.DRAM_Clock構造」に記載されていないDRAM_CLK_ROOTがregにロードされます。 DRAM_CLK_ROOTの初期値は0x00000001でした。 DRAM_CLK_ROOT をクリアすると正しく表示されるようになりました。 ただし、DRAM_SDCKE0 は 270MHz です。これは正しいですか？オシロスコープで確認しました。 よろしくお願いいたします。 Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! 以下のようにソースコードを確認しました https://github.com/nxp-imx/uboot-imx/blob/lf_v2025.04/arch/arm/mach-imx/mx7/clock.c#L162 decode_pll関数をチェックした CASE PLL_DDR: reg = readl(&ccm_anatop->pll_ddr); (reg & CCM_ANALOG_PLL_DDR_POWERDOWN_MASK) の場合 0を返します。 num = ccm_anatop->pll_ddr_num; denom = ccm_anatop->pll_ddr_denom; (reg & CCM_ANALOG_PLL_DDR_BYPASS_MASK) の場合 MXC_HCLK を返します。 div_sel = (reg & CCM_ANALOG_PLL_DDR_DIV_SELECT_MASK) >> CCM_ANALOG_PLL_DDR_DIV_SELECT_SHIFT; 頻度を返します * (div_sel + num / denom); SO、式は24M *(DIV_SELECT+(NUM/DENOM))、div_selはCCM_ANALOG_PLL_DDRから、mumはCCM_ANALOG_PLL_DDR_NUMから、denomはCCM_ANALOG_PLL_DDR_DENOMから取得されます。 Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! こんにちは、ジョアンシー。 説明していただいた図は理解できました。 しかし、リファレンスマニュアルには、FASTMIX がどのレジスタであるかは説明されていません。 レジスター名を教えてください。 このCASE、CCM_ANALOG_PLL_DDRn の TEST_DIV_SELECT を 0x00 に設定する必要がありますか? よろしくお願いいたします。 Re: DRAM_SDCLK0 of i.MX7D is about 270MHz, 　it's slow ! 1/2にする設定はありますか？ >どういう意味ですか？ DRAM_SDCLKに533Mhzが必要だということですか？ 図5-7を参照してください。専用のDRAM_PLLを使用して1066MHzの2倍クロックを生成し、分周器を使用してそれを2で分割して、デューティサイクルが良好な533MHzクロックを生成します。この533MHzクロックは PHY_MCLK として使用されます。一方、1066MHzのクロックも2で割られ、 1/N 分周器を使用して 533MHz を PHY_CLK として取得するほか、PHY クロックを 266MHz や 133MHz などの低い周波数に分割するために使用される 1/N 分周器があります。1/N除算器は3ビットの除算器である Nは2から8までの範囲で設定できます。SO、1/Nを1/2に設定すると533MHzになります。