LX2160A の DPDMUX インスタンスの最大サポートはいくつですか Hi, LX2160A で作成できる DPDMUX インスタンスの最大数はいくつですか? 私は8つのdpdmuxオブジェクトを作成しようとしましたが、6つでしか成功しません。 dpdmux作成のパラメータは次のとおりです #--default-if=1 --num-ifs=2 --method DPDMUX_METHOD_CUSTOM --options=DPDMUX_OPT_CLS_MASK_SUPPORT,DPDMUX_OPT_AUTO_MAX_FRAME_LEN 7番目のものを試そうとすると、次のようにエラーが表示されます。 MC エラー: 使用可能なメモリがありません (ステータス 0x9) Re:LX2160Aの最大DPDMUXインスタンスサポートはどれくらいですか これは、DPAA2 のリソース使用量を調整する際に役立つ情報です。ただし、DPAA2 で使用されるメモリ バッファーに収まるすべてのオブジェクト (8x DPDMUX + DPMAC/DPNI) を詰め込むには、さらに微調整が必要です。 - DPNI:トラフィックが単に管理目的である場合、フローステアリングルールを下げます、パラメータ '--fs-entries' - DPDMUX: 分割が複雑でない場合は、カスタムルールの使用量を減らします (パラメータ '--max-dmat-entries')。また、dpdmux の作成中にメモリ (PEB バッファ) の使用量を減らし、パラメータ '--mem-size' さらなる調整が進行中です。これがコミュニティに役立つことを願っています。 Re:LX2160Aの最大DPDMUXインスタンスサポートはどれくらいですか @dunk  どうもありがとうございます 素晴らしい一日をお過ごしください。 BR, ヘクター Re:LX2160Aの最大DPDMUXインスタンスサポートはどれくらいですか こんにちはヘクター、 はい、NXPからのサポートに感謝します。私はあなたのチームメンバーとの議論を続けます。そして、最近コミュニティのために得たいくつかの役立つ情報を共有しようとしています。 Re:LX2160Aの最大DPDMUXインスタンスサポートはどれくらいですか Hello @dunk  この投稿があなたを元気に見つけてくれることを願っています、 私たちのチームメンバーの1人が、このテーマに関してすでにサポートを提供していることに気づきました。 混乱を避け、できるだけ明確なコミュニケーションを保つために、 チームメンバーとのコミュニケーションを心がけてください。 素晴らしい一日をお過ごしください。 BR, ヘクター Re:LX2160Aの最大DPDMUXインスタンスサポートはどれくらいですか こんにちは@Hector_Villarruel 、 DPAA2 mem設定のフィードバックについてコメントはありますか? セットアップで 8 つの DPDMUX を作成できません。 Re:LX2160Aの最大DPDMUXインスタンスサポートはどれくらいですか ありがとう、@Hector_Villarruel。 これがMCファームウェアの構成とメモリ割り当てです。 - Uブート: mcmemsize=0x70000000 - DPC:total_bman_buffers = <0x9EB100> DPCファイルにtotal_num_buffersが見つからないので、デフォルト設定では640000だと思います。 上記のような設定や設定については、メモリは十分だと思います。他に何か足りないものはありますか? Re:LX2160Aの最大DPDMUXインスタンスサポートはどれくらいですか Hello @dunk  このメールがあなたを元気に見つけてくれることを願っています、 このエラー (MC エラー: 使用可能なメモリがありません (ステータス 0x9)) は、MC メモリの制限に関するバッファの最大数を超えた場合に発生することがあります。詳細については、DPAA2UM、Rev 53、08/2023 の 3.5 最小メモリ要件を参照してください。 LX2160の場合、256MBのメモリがありますが、次の制限があることに注意してください。 すべてのキューに同時に存在できるバッファの総数は 640000 に制限されています。もし DPCファイルのtotal_num_buffersが640000より大きい場合、MCは起動に失敗します。 total_num_buffers が dpc ファイルにない場合、MC はデフォルト値の 640000 を使用します。 素晴らしい一日をお過ごしください。 BR, ヘクター・ビジャルエル

JAVA 和安卓离线密钥 如果我将离线密钥用于 java 应用程序和 Android apk (taplinx) ，那么这两个应用程序的离线密钥是否都应续期或向 nxp 申请新密钥？ ，或者该密钥是否有过期日期/时间 ????? #Ta 离线验证

寻找"xio" 驱动程序源代码？属于恩智浦板 你好我一直在尝试模拟 NXP PNX8543/TV543 我一直在使用开源项目 QEMU 和 linux 内核源代码来实现这一目标，其中包含 PNX8550 的基本中断解决方案（https://git.riwo.eu/Opensource/linux-toradex-kernel/-/tree/9c9ab76c48ffc48648c8e5da40d57965fc65c030/arch/mips/pnx8550/common）。这和这个板使用的芯片足够相似（恩智浦 PNX8543）但是 现在我被困住了。 与名为 xio 的驱动程序有关的代码（<6>xio 驱动程序已加载）导致我的定制 QEMU 解决方案出现内核慌乱。通常情况下，我可以说 xio 属于某个供应商的系统，但我有理由相信 xio 与恩智浦的某些驱动程序有关，而这些驱动程序的源代码在谷歌上是找不到的。 如果我说得不对，请随时告诉我。 我想找到 xio 的源代码，但它不在 linux 内核源代码中，我认为它属于可以找到的恩智浦产品，但我很难找到或去哪里找。 （一般信息） Vmlinux 我想模仿来源：来自 与非 dump 的 Sony KDL-32BX300 2010 时代的电视。 (如果有人想确认，我可以发送 vmlinux 和提取的 rootfs）。 Re: Looking for "xio" driver source code? Belongs to a NXP board 如果我弄错了，xio 不属于恩智浦发布的任何产品，我深表歉意。 不过，让我认为 xio 属于 nxps 嵌入式软件的原因是 vmlinux"pnx85xx-xio 中的字符串"

FTM CnV更新問題2 こんにちは、別の問題があります。以前質問して解決しましたが、LDOKレジスタが間違っていました。 しかし、それを解決した後でも、私が求めていること、つまりCnVを更新してパルス幅を変更することはまだ実行されません。助けてください。これは私が取り組んでいたコードです。 #include "MKE02Z4.h" #define FTM_MOD 24 // 25 ticks → 1.25us @ 20MHz #define TICKS_0 7 #define TICKS_1 14 void FTM_Init(void) { SIM->SCGC |= SIM_SCGC_FTM2_MASK; FTM2->MODE = FTM_MODE_WPDIS_MASK | FTM_MODE_FTMEN_MASK; FTM2->CNTIN = 0; FTM2->CNT = 0; FTM2->MOD = FTM_MOD; FTM2->CONTROLS[0].CnSC = FTM_CnSC_MSB_MASK | FTM_CnSC_ELSB_MASK; FTM2->CONTROLS[0].CnV = TICKS_0; /* ENABLE CHANNEL OUTPUT (CRITICAL) */ FTM2->OUTMASK &= ~(1 << 0); /* Initial load */ *(volatile __UINT32_TYPE__ *)0x4003A098 = 0x0201; FTM2->SC = FTM_SC_CLKS(1) | FTM_SC_PS(0); *(volatile __UINT32_TYPE__ *)0x4003A064 = 0x00; } static inline void wait_ftm_period(void) { while(!(FTM2->SC & FTM_SC_TOF_MASK)); FTM2->SC &= ~FTM_SC_TOF_MASK; } uint32_t word = 0x5555; int main(void) { FTM_Init(); while (1) { for(int i = 0; i < 16; i++) { if (word & (1UL << i)) *(volatile __UINT32_TYPE__ *)0x4003A010 = TICKS_1; else *(volatile __UINT32_TYPE__ *)0x4003A010 = TICKS_0; /* ARM reload for next PWM cycle */ *(volatile __UINT32_TYPE__ *)0x4003A098 = 0x0201; /* WAIT ONE PWM PERIOD */ wait_ftm_period(); } } } Re: FTM CnV Update Problem 2 こんにちは@Jana_muralidharan ] すみません、ちょっと混乱してしまいました。PWM のデューティ サイクルを変更する方法を尋ねているのでしょうか、それともデューティ サイクルが変更された理由を尋ねているのでしょうか。   よろしくお願いします。   BR アリス Re: FTM CnV Update Problem 2 こんにちは、私はこの記事の筆者です。WS2812Bで作業しているので、PWMを使用して信号を生成することを考えました。SO、デューティサイクルを変更することについて考えていますが、これでそれが可能でしょうか？ Re: FTM CnV Update Problem 2 こんにちは@Jana_muralidharan PWM デューティ サイクルを更新するには、 FTM_UpdatePwmDutycycle() API を使用してください。 詳細については、PWM デューティ サイクルが定期的に更新される ftm_simple_pwm デモを参照してください。   /*! * brief アクティブな PWM 信号のデューティ サイクルを更新します。 * *パラメータベース FTM ペリフェラル ベース アドレス * param chnlNumber チャネル/チャネルペア番号。複合モードでは、これは * チャネルペア番号 *パラメータcurrentPwmMode PWMセットアップ中に設定された現在のPWMモード *パラメータdutyCyclePercent 新しいPWMパルス幅。値は0から100の間である必要があります。 * 0 = 非アクティブ信号 (デューティ サイクル 0%)... * 100=アクティブ信号（100%デューティサイクル） * PWM更新が成功した場合はkStatus_Successを返します * 失敗時のkStatus_Error */ status_t FTM_UpdatePwmDutycycle ( FTM_Type *base, ftm_chnl_t chnl番号、 ftm_pwm_mode_t現在のPwmモード、 uint8_tデューティサイクルパーセント)   BR アリス Re: FTM CnV Update Problem 2 こんにちは@Alice_Yang 、 はい、私はPWMデューティサイクルを毎サイクル変更しようとしています。例えば、第1周期は30%デューティサイクル、第2周期は70%デューティサイクルなどです。 PWMデューティを変更する手順はありますか？ ここでの問題は、最初に設定された値で止まってしまうことです Re: FTM CnV Update Problem 2 しかし、PWMがどのくらいの周期で更新されるのか教えていただけますか？ Re: FTM CnV Update Problem 2 こんにちは@Jana_muralidharan これはアプリケーションによって異なります。要件設計を参照できます。 この SDKs デモでは、タイマーオーバーフロー割り込みを使用して PWM デューティサイクルを更新します。 BR アリス Re: FTM CnV Update Problem 2 ハハ、私も似たような問題に遭遇して、試行錯誤の末にようやく解決しました。 S32K144では、スイッチング周波数とデューティサイクルを同時に変更してみたところ、周波数は任意に変更できるものの、同時に変更したデューティサイクルは変更できないことがわかりました。最終的に問題の原因を突き止めました。それはFTM_SC_CLKSというビットにありました。 FTMが初期化され起動したら、CnVの値を変更するには、まずFTM_SC_CLKS=0に設定する必要があります。これによりクロックソースがオフになり、FTMの動作が停止します。次にCnVを変更し、最後にFTM_SC_CLKSを再び1に設定してデューティサイクルを変更します。 MKE02Z4とS32K144は似たようなFTMを搭載していると思うので、動作原理も同じはずです。試してみてもいいかもしれません。 幸運を！

SAF - ASIL 认证 您好，技术支持、 客户正在使用带有 SW32K3_SAF_1.0.5_D2503 的 S32K31。 他们要求我们提供 SAF ASIL 证书或任何文件，以证明其符合 ASIL"ready/compliance" 。 此致， 马库斯 SAFETY_SW Re: SAF - ASIL Certification 您好，技术支持、 有更新吗？ Re: SAF - ASIL Certification 你好 Marcus， 对于每个高级 SAF 软件包，都可以下载功能安全软件评估摘要报告。 适用于 SAF 1.0.5我也可以在 Flexera 上看到： S32K3_SAF_1.0.5_Safety_SW_Assessment_Summary.pdf 亲切的问候， Radoslav Re: SAF - ASIL Certification 你好@marcuslim, 目前，与客户共享文件在技术上和法律上都受到限制，我认为唯一合法的途径是通过销售人员。 总之，我想从 nxp.com 上的 SAF 产品页面截图，和我分享的一样，看看到底缺了什么。 客户如何获得版本？ 应该有功能安全评估，其他人都可以看到。 我在这里附上内部报告，让您找到如何合法地与客户共享文件的方法。 但请尽量向客户解释正确的获取方式 nxp.com=>Softwareaccounts= > 汽车软件-S32K3 高级软件= > 汽车软件-S32K3-功能安全软件框架 亲切的问候，拉多斯拉夫 Re: SAF - ASIL Certification 谢谢你，拉多斯拉夫！ 客户已找到文件。 我们可以关闭这个主题了。 此致， 马库斯

重金求A1006UK 开发工程师，有做过的工程师联系我， I am requesting a development engineer for A1006UK at a high cost. Engineers who have worked before have contacted me. Thank you very much, vx jesssaid 重金求A1006UK 开发工程师，有做过的工程师联系我，重谢，vx jesssaid Facebook 13922881086 回复： 重金求A1006UK 开发工程师，有做过的工程师联系我， There is an old project that uses this ic, if you have done this project contact me, thank you!

st25r200リーダーを使用したMIFARE Classic 4k認証 こんにちは、みんな、 私は NXP MCU を搭載した X-NUCLEO-NFC10A1 NFCリーダを使用しています。 このリーダーを使用して、MIFARE Classic 4K カードを正常に検出できます。 ただし、読み取り/書き込みアクセスのためにセクターを認証しようとすると、問題が発生します。 次のシーケンスを使用して認証コマンドを送信しています: [ AUTH_CMD + BLOCK_ADDRESS ] このコマンドを送信すると、タイムアウト エラーが発生します。 タイムアウト値を増やしてみましたが、問題は依然として解決しません。 認証コマンドに CRC を手動で追加して送信すると、リーダーはフレーミング エラーを返します。 誰か確認してください: ST25R200 を使用して MIFARE Classic 4K 認証を実行する正しい方法ですか? はいの場合、タイムアウトまたはフレーミング エラーの原因は何でしょうか? ST25R200 を使用した MIFARE Classic 認証に関連する参照コード、アプリケーション ノート、または例をお持ちの方がいらっしゃいましたら、ぜひ共有してください。 ご協力をよろしくお願いいたします。 Re: MIFARE classic 4k auth using st25r200 reader こんにちは@RajPadmani ST25R200はNXPの製品ではありません。はい、NXP のリーダーに基づく MIFARE Classic 4k 認証専用の例がありますが、これは NDA の下で利用可能であるため、以下の手順に従って NXP と NDA を締結することをお勧めします。 NXP 開発者向け技術サポートとリソース | NXP Semiconductors 選択し、

S32K148ピン: デフォルトの動作 S32K1xx のピンにはデフォルトの動作があります。S32DS IDE のピン MUX ツールでは、デフォルトの動作が斜体で表示されます。 私の質問は、デフォルトの動作でピンを使用したい場合、そのロールのピン MUX ツールでそのピンを選択する必要があるかどうかです。 言い換えると、私が尋ねているのは、ピン MUX ツールでピンをデフォルトの動作に設定することと、まったく設定しないことの違いは何ですか、ということです。 Re: S32K148 pins: default behavior ハイ S32K1 SDK または RTD で ADC の例を開くと、ピン ツールがまったく有効になっていないことがわかります。ピンツール でそのピンの ADC 機能を選択した場合でも 、デフォルト値 `.mux= PORT_MUX_ALT0 ` が生成されます 。 ただし、S32K1 RM Rev14.1のセクション43.4 ADCハードウェアインターリーブチャネルで説明されている機能を有効にする場合、たとえば、 ADC0_SE4とADC1_SE14チャネルはPTB0ピンでインターリーブされます。 次に、ピンツールでPTB0ピンにADC0_SE4とADC1_SE14を選択することをお勧めします。ピンツールは`.mux= PORT_MUX_ADC_INTERLEAVE`を生成します。 Port_Ci_Port_Ip_Init()を呼び出すと、対応するSIM_CHIPCTL [ ADC_INTERLEAVE_EN ] ビットが有効になり、 ADC ハードウェア インターリーブが有効になります。 Port_Ci_Port_Ip_Init -> Port_Ci_Port_Ip_PinInit -> Port_Ci_Port_Ip_ConfigureInterleave よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: S32K148 pins: default behavior こんにちは@Robin_Shen ご説明いただきありがとうございました。

S32 Design Studio + SDK 中的 UDS / UDS-over-J1939 支持 FS32K144HAT0MMHT 您好， ，我使用的是FS32K144HAT0MMHTMCU 和 S32 Design Studio 以及相应的 S32 SDK。我想确认这个控制器是否支持统一诊断服务（UDS，ISO 14229）协议，特别是软件开发工具包/中间件是否支持基于 J1939 CAN 的 UDS（基于 J1939 的 ISO-TP）。 • S32K144 的 UDS 堆栈开箱即用吗？ • 此 MCU 的 C AN/J1939 CAN 上是否有 UDS 的示例项目或配置文件？ • 如果不可用，推荐使用什么方法（中间件代码包、RTD 代码包等）通过 J1939 启用 UDS/UDS？ 谢谢！ Re: UDS / UDS-over-J1939 Support for FS32K144HAT0MMHT in S32 Design Studio + SDK 嗨，@NagulMeera、 恩智浦不提供上述堆栈。你需要在 MCU 的 CAN 模块之上内置第三方 J1939 堆栈。 我们的网页上有一些合作伙伴，例如 iWave Global | 合作伙伴我的 | 恩智浦半导体有限公司 港口工业自动化有限公司|合作伙伴我的|恩智浦半导体有限公司 如果不可用，那么通过 J1939 启用 UDS/UDS 的推荐方法（中间件代码包、RTD 代码包等）是什么？ 恩智浦的建议是使用最新的驱动（实时驱动（RTD））并与第三方集成。 致以最诚挚的问候， Julián

SSEGold：最佳暗黑破坏神 4 第 11 季版本和等级列表指南 暗黑破坏神 4》第 11 赛季彻底重塑了终极游戏元。在平衡变化、新的季节性机制和定义版本的协同作用之间，一些设置现在感觉势不可挡，而另一些设置却悄然失去了相关性。作为一个已经将多个赛季推向极限的人，我可以自信地说，这是我们迄今为止版本最多元化的赛季之一。如果你想跳过一些早期的磨练，许多资深玩家会选择 SSEGold 购买《暗黑破坏神 4》物品，这样他们就可以专注于测试版本和推送残局内容，而不是农业基础知识。 在本指南中，我们分解了《暗黑破坏神4》第 11 季最佳版本和等级列表，涵盖了哪些版本有效、为何有效，以及哪些版本值得你花时间，无论你是单人磨练、推动噩梦地下城还是为 PvP 做准备。 第 11 赛季元如何形成 第 11 赛季奖励的是稳定性、生存能力和规模化伤害，而不仅仅是华丽的爆发。能够在较长的 boss 战斗中保持压力并在高等级内容中存活下来的版本在元数据中占据主导地位。人群控制、防御层和资源维持比以往任何时候都更加重要。 目前在排行榜上名列前茅的《暗黑破坏神4》第 11 季版本都有一些共同点： 强大的防御正常运行时间 可靠的伤害扩展 流畅的资源管理战斗期间的停机时间 最小 如果你的版本在任何一个区域都遇到困难，它可能会在更高的等级中落后。 暗黑破坏神 4 第 11 季的 S 级版本 这些绝对是目前最好的版本。如果您想要效率和动力，请从这里开始。 烙印圣骑士 烙印圣骑士是第 11 赛季当之无愧的王者。它集高额持续伤害、出色的生存能力和强大的群体实用性于一身。这个版本在噩梦地下城和 boss 遭遇中表现出色，是残局玩家的首选。 骨矛死灵法师 骨矛依然是个怪物。在第 11 赛季的 BUFF 中，亡灵巫师的缩放得到了改进，游戏也更加流畅。该版本提供巨大的单目标伤害和可靠的清除速度，尤其是在使用适当的装备进行优化时。 弧形巫师 弧光巫师凭借出色的 AoE 伤害和移动能力大放异彩。这个版本可以快速清理大包并可以很好地扩展到游戏后期的内容。通过巧妙的走位和防御冷却，生存能力是可控的。 值得一玩的 A 级版本 等级版本很强大，但稍微更依赖于情境或装备。 旋风野蛮人 依然经典。旋风野蛮人在持续战斗中占据主导地位，玩起来感觉很棒，但他们需要扎实的装备投资才能在第 11 赛季中真正大放异彩。 毒药流氓 毒液流氓会在一段时间内造成疯狂的伤害，并具有机动性。它们在技术娴熟的选手手中发挥得淋漓尽致，让那些懂得时机和定位的选手受益匪浅。 风暴德鲁伊 风暴德鲁伊提供强大的 AoE 和不错的生存能力。虽然不像 S Tier 版本那样占据主导地位，但它们仍然是单人游戏和小组游戏的可靠选择。 B 级版本和利基选项 这些版本可以运行，但需要额外的努力或特定的场景。 火巫师 陷阱游侠 土德鲁伊 血亡灵法师 它们在休闲游戏或特定活动中是可行的，但在推送顶级内容时就会落后。 暗黑破坏神 4》第 11 赛季等级列表概览 S Tier Brandish Paladin Bone Spear Necromancer Arc Sorcerer A 层 旋风野蛮人 毒药游侠 暴风德鲁伊 B 级 火系巫师 陷阱游侠 土系德鲁伊 血系亡灵巫师 是什么让 build 在第 11 季变得强大 资深玩家都知道，原始伤害数字并不能说明一切。最好的《暗黑破坏神4》第 11 季版本在保持效率的同时平衡进攻和防守。 寻找具有以下特点的构建：屏障或 强化等强大防御层 可靠的人群控制对完美定位的依赖 最小化长时间 战斗伤害可扩展 装备在其中发挥着重要作用。许多玩家想要快速优化版本而无需花费数周时间培育完美的卷子，就依靠 SSEGold 购买《暗黑破坏神 4》物品。 为你的游戏风格选择合适的版本 如果你喜欢安全、稳定的游戏，那就选择圣骑士或死灵法师。 如果你喜欢速度和机动性，游侠或巫师是你的首选。 如果你喜欢坦克型斗士，《野蛮人》依然能满足你的需求。 最好的版本是你一直喜欢玩的版本。即使是顶级版本如果与你的游戏风格不符，也会感觉很糟糕。 总结与展望 第 11 赛季为《暗黑破坏神 4》带来了迄今为止最健康的元气之一。无论你想要绝对最强大的设置还是可靠的全方位版本，都有很多不错的选择。关键是要了解什么能让版本发挥作用，并明智地投入时间和装备。 如果你想要效率、灵活性和力量，上面列出的版本代表了目前可用的最佳《暗黑破坏神4》第 11 季版本和等级列表。坚持使用，巧妙优化，圣域就不会那么无情了。

一時的なECキー更新のためのNVM書き込みに関する質問 こんにちは、NXPチームの皆様、 チップ: OM-SE050 ARD-E 開発キット ECキー操作に関して以下の質問があります。 1. ECキーを作成する Se05x_API_WriteECKey(session_ctx, NULL , 0 , 0x11223344 , kSE05x_ECCurve_NIST_P256, NULL , 0 , NULL , 0 , kSE05x_INS_TRANSIENT, kSE05x_KeyPart_Pair);   2.ECキーを更新する Se05x_API_WriteECKey(session_ctx, NULL , 0 , 0x11223344 , kSE05x_ECCurve_NA, NULL , 0 , NULL , 0 , kSE05x_INS_TRANSIENT, kSE05x_KeyPart_Pair);   AN13483セクション8.1によれば、一時的なセキュアオブジェクトと暗号オブジェクトの場合、セキュアオブジェクトの値の更新は追加のフラッシュ書き込み操作を引き起こしません。 ただし、SE-PLUG-TRUST-MW_04.07.00 simw-top/hostlib/hostLib/se05x_03_xx_xx/se05x_APDU_impl.h で、Se05x_API_WriteECKey() に次の行が含まれていることに気付きました: nLog( "APDU" , NX_LEVEL_WARN, "WriteECKey [] APDU causes NVM Writes" ); シナリオ 2 (curveID = NA で一時 EC キーを更新する) でも NVM の摩耗が発生するかどうかを明確にしていただけますか? ご協力誠にありがとうございました。 SE050 Re: Question regarding NVM writes for transient EC key updates こんにちは@kennychiu 、 お問い合わせいただきありがとうございます！はい、 AN13483 セクション 8.1 の「一時的な SO および暗号オブジェクトの場合、SO の値の更新によって追加のフラッシュ書き込み操作が発生することはありません」という記述は正しいです。したがって、シナリオ 2（curveID = NA の一時的な EC キーの更新）では、NVM の消耗は発生しません。また、一時的な SO を作成した場合でも、SO または暗号オブジェクトの作成と削除によってフラッシュ書き込み操作が発生することにご注意ください。 すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 ---------------------------------------------------------------------------------

MPC5748GはUARTとTCPIPを組み合わせる イーサネット伝送とシリアルポート印刷の機能を組み合わせたいと思っています。コードAではシリアルポート印刷をベースにイーサネット伝送機能（tcpip）を追加しようとしましたが失敗しました。コード B の LWIP ルーチンにシリアルポート表示の機能を追加したいのですが、ボタン SW2 を押した後、シリアルポート表示に送信された情報が表示されません。これら 2 つの設定がどこで間違っているのかわかりません。 私は学生ですが、この問題に1週間悩まされています。解決CAN幸いです Re: MPC5748G combine uart with tcpip AIを使用して書いたコードは電子廃棄物であることは認めますが、2つのルーチンで変更されたファイル内の同じコードセグメントを使用すると、機能（UARTまたはtcpip）の半分しか実現できないのは理解できません。 誰が私を助けてくれるでしょうか

[S32K344MINI-EVB] 搭載デバッガ機能の確認 (K26 OpenSDA) NXPコミュニティの皆様、こんにちは。 S32K3シリーズの評価のため、S32K344MINI-EVBを購入予定です。 購入する前に、デバッグ インターフェースの要件を再確認して、正しく設定されていることを確認したいと思います。 私の理解: ブロック図とドキュメントによると、このボードにはK26 を使用した搭載デバッグインターフェースが含まれており、OpenSDA を使用する搭載デバッガーとして機能すると考えられます。 質問: S32 Design Studio を使用してS32K344MINI-EVB をフラッシュおよびデバッグするには、USB ケーブルだけが必要であることを意味しますか?(つまり、基本的な評価には Multilink や Lauterbach のような外部デバッガーは必要ありませんか?) この特定のボードには、注意する必要のある「ND (No Debugger)」バリアントや特別なジャンパーがないことを確認したいだけです。ご協力ありがとうございます! Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) ハイ 先週参加したトレーニング中に、同僚がこのボードの「ND (No Debugger)」バリアントについて言及しているのを聞きませんでした。 以前の S32K3X4EVB-T172 に関しては、当時 K26 が在庫切れだったため、「ND (デバッガーなし)」バリアントが存在していました。 新しく発売されたボードなのでまだ手元にありません。本日、S32K344MINI-EVB を注文しました。よろしければ、商品到着後に確認させていただきます。 よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) こんにちは、 ご返信ありがとうございます。返答をお待ちしています。ありがとう。 Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) 3日前にS32K344MINI-EVBボードを社内で注文しましたが、まだ発送されていません。いつ受け取れるかは不明ですので、お知らせします。 Re: [S32K344MINI-EVB] Confirming On-board Debugger Capabilities (K26 OpenSDA) K26 を備えた搭載デバッグインターフェースを備えた S32K344MINI-EVB を受け取りました。

为什么 FS26 启动后会显示错误消息 " WUEVENT = BATTERY FAIL "？ 我正在使用 S32K3X4EVB-T172 进行开发。 我注意到，启动后，如果我尝试读取 WUEVENT，会出现电池故障错误消息。 这似乎与 VSUPOV_I、VSUPUV6_I 和 VSUPUVH_I 有关，但这些错误标记没有发生错误。 然后，我使用 ADC 读取 VSUP 电压，结果约为 11.925V，而我的输入电压为 12V。 如何防止 WUEVENT 发送"BATTERY FAIL" 消息？ Re: Why does the FS26 display the error message "WUEVENT = BATTERY FAIL" after booting? 在我的代码中，我写了 IF WUEVENT == 15 / BATTERY FAIL，然后将其写入 WU_CLR，以清除错误。这是因为如果我每次启动时都执行 WU_CLR，我将看不到其他唤醒通知，比如 GPIO1_I、GPIO2_I 等。 不过，我不确定这种用法是否正确。 Re: Why does the FS26 display the error message "WUEVENT = BATTERY FAIL" after booting? 你好，艾伦、 每次 POR 或 VSUP 丢失时都会报告 BATTERY FAIL。设备开机后，请写入 WU_CLR 位以清除唤醒源。如果在设备唤醒后不清除，这些位将始终存在。 BRs, Tomas

HAB SRK revoke Hello NXP Support, I'm using an RT1176 board with HABv4 (CST 4.0.1). I currently have my image signed using SRK1, but I need to switch to using SRK2 instead. (we're trying to test the image with SRK2 before revoking SRK1) In my current CSF file, I have: text    [Install SRK] File = "..\..\crts\SRK_1_2_3_4_table.bin" Source index = 0 [Install CSFK] File = "CSF1_1_sha256_secp256r1_v3_usr_crt.pem" [Authenticate CSF] [Install Key] Verification index = 0 Target index = 2 File = "IMG1_1_sha256_secp256r1_v3_usr_crt.pem" [Authenticate Data] Verification index = 2 Engine = CAAM Engine Configuration = 0 Blocks = 0x80000000 0x0 0x8000 "BOOT.bin" Could you please explain: What is the simplest way to change from SRK1 to SRK2? What changes do I need to make in my CSF file? Do I only need to change the Source index in [Install SRK] from 0 to 1? Thank you for your help. Re: HAB SRK revoke i tried changing  [Install SRK] File = "SRK_1_2_3_4_table.bin" Source index = 1 [Install CSFK] File = "CSF2_1_sha256_secp256r1_v3_usr_crt.pem" [Install Key] Verification index = 0 Target index = 2 File = "IMG2_1_sha256_secp256r1_v3_usr_crt.pem"     to eventually use SRK 2 but i get these events  Re: HAB SRK revoke Hello, Yes, the simplest way to change from using SRK1 to SRK2 is to modify the Source index parameter in the [Install SRK] section of your CSF file from 0 to 1. In your current CSF file: ``` [Install SRK] File = "..\..\crts\SRK_1_2_3_4_table.bin" Source index = 0 ``` You should change this to: ``` [Install SRK] File = "..\..\crts\SRK_1_2_3_4_table.bin" Source index = 1 ``` The Source index parameter determines which key in the SRK table will be used. Index 0 corresponds to SRK1, index 1 to SRK2, and so on. You will also need to reference the appropriate certificate files for CSF2 and IMG2 instead of CSF1 and IMG1 in your CSF file, replacing: - "CSF1_1_sha256_secp256r1_v3_usr_crt.pem" with "CSF2_1_sha256_secp256r1_v3_usr_crt.pem" - "IMG1_1_sha256_secp256r1_v3_usr_crt.pem" with "IMG2_1_sha256_secp256r1_v3_usr_crt.pem" This approach allows you to test using SRK2 before permanently revoking SRK1. Regards Re: HAB SRK revoke @Bio Thank you for your previous clarifications. I have a critical follow-up regarding the security logic and the SRK migration process during a firmware update. Our Current Scenario: Normal Boot: The device boots using SRK1 (Index 0). The chain of trust is fully established: ROM -> Bootloader (SRK1) -> Application (SRK1). Firmware Update: While the system is running under the trust of SRK1, we download a new full image (BS + App) into SDRAM, signed with SRK2 (Index 1). Verification: The currently running Bootloader calls hab_rvt.authenticate_image() to verify the new image in SDRAM. My questions are: 1. Regarding runtime SRK switching: Can you confirm that the HAB library allows the execution of a new [Install SRK] command with Source index = 1 (SRK2) within the same power cycle, even if SRK1 was used for the initial boot? 2. Regarding revocation in the same cycle: Would it be possible, during this update process, to revoke SRK1 (by burning the SRK_REVOKE eFuse), then install SRK2 and perform the verification of the new RAM image, all within the same power cycle? Thank you Re: HAB SRK revoke @Bio_TICFSL  can you assist  please , anything would be helpful  Thank you 

S32K328 SPD BIST，HSE_HSE_SWT_RST 队员们好 客户运行 Bist_Run(BIST_SAFETYBOOT_CFG) 。 MCU 报告 MC_RGM.FES[HSE_SWT_RST] set，而不是达到ST_DONE。 这表明 HSE 监视程序计时器 (WDT) 在 BIST 测试期间 RESET 了 MCU。 意见： 客户使用 HSE A/B 交换，但在 BIST 上市之前，HSE_B 内核处于非活动状态。 通过 Hse_Ip_GetHseStatus() → HSE_STATUS_INIT_OK 验证。 这表示： PRTN0_CORE2_STAT = WFI = 1 MU0->FSR = HSE_STATUS_INIT_OK = 1 设备：S32K328 第二个 CM7_1 内核处于非活动状态（时钟门控），因此它无法触发信号任何 HSE 服务。 时钟配置符合表 157 - 选项 A（高性能模式）： CORE_CLK= 160 MHz HSE_CLK= 80 MHz AIPS_SLOW_CLK= 40 MHz AIPS_PLAT_CLK= 80 MHz DCM_CLK= 40 MHz LBIST_CLK= 40 MHz 通过 MC_CGM MUX0 分频器生成： DIV0 = 160 MHz DIV1 = 80 MHz DIV2 = 40 MHz DIV3 = 80 MHz DIV4 = 40 MHz DIV5 = 40 MHz DIV6 = 160 MHz HSE_CLK_MODE_OPTION 与 RM 时钟选项 A 一致： DCMROF21[HSE_CLK_MODE_OPTION] = 0b00 → 时钟选项 A。 分析： 根据配置，在BIST期间没有明显的理由触发信号HSE监视程序。 HSE 内核已初始化并处于 WFI 状态，时钟已正确配置，非活动 CM7_1 内核不应干扰。 问题 您以前是否遇到过这种行为，即尽管初始化和时钟配置正确，HSE WDT 在 BIST 期间仍会 RESET MCU？ 谢谢！ BR，丹尼尔 SAFETY_SW Re: S32K341 SPD BIST, HSE_HSE_SWT_RST 你好，Daniel， ，在 SAF 测试团队方面，我们验证 BIST 配置时不涉及 HSE，我想在 HW 验证团队方面也是如此。 因此，在 SAF 团队，我们不知道这个问题。 我对 HSE 不熟悉，不知道能否在执行 BIST 之前禁用 HSE WDG，但对于普通 SWT，我们建议在 BIST 之前停止其运行。 亲切的问候， Radoslav

i.MX 8M Plus EVK で OV5640 を ISP にルーティングできない (ISI でのみ動作) こんにちは、 私は imx8M Plus EVK と OV5640 MIPI-CSI2 カメラ モジュール ( MIPI-CSI カメラ モジュール) を使用しており、ISI の代わりに統合 ISP を使用しようとしています。 現在、センサは ISI にルーティングすると動作します (/dev/videoX 経由で UYVY/NV12 をキャプチャできます)。ただし、RAW Bayer データを SoC ISP に送り込み、ISP ビデオ ノードから処理済みの出力 (デモザイク、AWB など) を取得したいと考えています。プレスリリース、製品ニュース/フォーマット側で行き詰まっており、実際に何がサポートされているのか、パイプラインを正しく構成する方法についてアドバイスをいただければ幸いです。 ISI を無効にして、代わりに ISP パイプラインを使用します。 ビルド構成として imx8mp-lpddr4-evk を使用し、Yocto プロジェクト イメージとして imx-image-full を使用します。 Re: Unable to route OV5640 to ISP on i.MX 8M Plus EVK (works only with ISI) こんにちは、 要件に応じて、ISI モジュールを使用する代わりに、OV5640 からの RAW Bayer データを SoC の ISP 経由でルーティングする必要があります。あなたが課題に直面している理由は次のとおりです: i.MX 8M Plus には 2 つの異なるカメラインターフェースがあります。 1. ISI（イメージセンシングインターフェース）：YUV/RGBフォーマットの基本的なプロセッシング（スケーリング、トリミング、反転、色空間変換）を実行します。 2. ISP（画像信号プロセッサ）：RAWベイヤーデータのプロセッシング（デモザイク、AWBなど）を行います。 現在、OV5640 は内蔵 ISP を使用して YUV/RGB データを ISI モジュールに直接出力するように設定されているため、/dev/videoX 経由で UYVY/NV12 をキャプチャできます。ただし、SoC の ISP 機能を使用するには、別の構成が必要です。 RAW Bayer データを SoC ISP にルーティングするには: 1. デバイスツリーを変更して、OV5640のISIを無効にし、ISPを有効にします。 2. OV5640を、プロセッシング済みのYUVではなくRAW Bayer形式で出力するように設定する 3. 適切なプロセッシングのためにISPパイプラインを設定する 実装の参考として、RAW カメラの ISP への移植を示す GitHub リポジトリを確認してください: https://github.com/nxp-imx-support/meta-imx8mp-isp-imx219 同様の統合の課題に対処するコミュニティ投稿もあります: https://community.nxp.com/t5/Other-NXP-Products/Integrating-OV5695-RAW10-with-ISP-on-i-MX8MP-ISP-Enablement-and/td-p/2115003 ISPモジュールには、センサ固有のキャリブレーションファイル（.drv、.xml、.cfg)OV5640 を RAW モードで使用して最適なパフォーマンスを実現します。 よろしくお願いします。

RT1064 gpioをHi-Z出力に設定する方法 このプロジェクトでは、次のピンを SPI として使用します。SPI 通信が完了したら、高インピーダンス出力として設定する必要があります。しかし、登記簿には関連する記述がありません。これらのピンを Hi-Z 出力にするにはどのように設定すればよいですか? ps:000 DSE_0_output_driver_disabled == Hi-Z ?? i.MXRT 106x Re: How to configure RT1064 gpio to output Hi-Z こんにちは@foreverwlh2025さん、 社内の専門家から次のようなフィードバックを受け取りました。 RT1xxx シリーズを High-Z 状態にします。 1. GPIO機能としてALT5にmuxを設定する 2、プルアップとプルダウンを無効にする 3.GPIOを入力モードに設定します。 よろしくお願いします、 ギャビン Re: How to configure RT1064 gpio to output Hi-Z こんにちは@Gavin_Jia 今日確認してもらえますか？たぶん、特に難しいことではないと思います。i.MX-RT1064 ご返信をお待ちしております！！ Re: How to configure RT1064 gpio to output Hi-Z こんにちは、 @Gavin_Jia 下の図に示すように、RT1064 spi2 を使用して SPI フラッシュにデータをインポートし、DSP が SPI フラッシュからファームウェアをロードします。つまり、MCU と DSP SPI はコネクテッドです。 DSP起動時にMCU側の影響を避けるため、SPI2線をHi-Zに設定する。 追伸：私たちのプロジェクトはもうすぐ始まりますので、できるだけ早く確認していただけると幸いです。ありがとう！！ Re: How to configure RT1064 gpio to output Hi-Z こんにちは@foreverwlh2025さん、 NXP MIMXRTシリーズにご興味をお持ちいただきありがとうございます。 LPSPI2_PCS2 を High-Z として構成することは、スレーブ デバイスの要件ですか?社内で確認できるよう、CASEを明確にしていただけますか?よろしくお願いします！ よろしくお願いします、 ギャビン Re: How to configure RT1064 gpio to output Hi-Z こんにちは@Gavin_Jia お返事ありがとうございます！ 2. プルアップとプルダウンを無効にする ------ -これを有効にするには、PKE=0 だけで十分ですか、それとも PKE=0、PUE=1 ですか? Re: How to configure RT1064 gpio to output Hi-Z こんにちは@foreverwlh2025さん、 PKE=0 だけで十分です。 よろしくお願いします、 ギャビン Re: How to configure RT1064 gpio to output Hi-Z ご協力の程、よろしくお願い申し上げます。

S32K388 柔性逻辑分析仪无法接收数据 工程师们，你们好！我正在测试使用带有 PTA6 和 PTA7 的 flexcan0 发送 CAN 信息，但在逻辑分析仪中无法接收 CAN 信息或波形信号。使用的 CAN 速率是 500kbps。 Re: S32K388 FLEXCAN NOT RECEIVE IN LOGIC ANALYZER Hi@vinmotion Re: S32K388 FLEXCAN NOT RECEIVE IN LOGIC ANALYZER 谢谢您，但我是 nxp 的新手，不知道该调用什么函数来启动端口，而且在提供的示例中也没有使用它。 我已经配置了这些引脚，但应该调用什么函数来启动它呢？ Re: S32K388 FLEXCAN NOT RECEIVE IN LOGIC ANALYZER Hi@vinmotion 您的主程序没有初始化端口。

Scarthgap 6.6.52 上の iMX6ULL イーサネット 6.6.52 カーネルの Yocto ビルドに移行しましたが、イーサネットを動作させるのに苦労しています。移行時に、TX_CLK ラインは正弦波クロックではなく定数値であることに気付きました。メタサードパーティレイヤーから複数のボードのビルディングを試みましたが、クロック信号を確認できませんでした。 設定を変更する必要がある場合はアドバイスをお願いします: pinctrl_enet1: enet2grp { fsl、ピン = < MX6UL_PAD_GPIO1_IO07__ENET1_MDC 0x1b0b1 MX6UL_PAD_GPIO1_IO06__ENET1_MDIO 0x1b0b1 MX6UL_PAD_ENET1_RX_EN__ENET1_RX_EN 0x1b0b0 MX6UL_PAD_ENET1_RX_ER__ENET1_RX_ER 0x1b0b0 MX6UL_PAD_ENET1_RX_DATA0__ENET1_RDATA00 0x1b0b0 MX6UL_PAD_ENET1_RX_DATA1__ENET1_RDATA01 0x1b0b0 MX6UL_PAD_ENET1_TX_EN__ENET1_TX_EN 0x1b0b0 MX6UL_PAD_ENET1_TX_DATA0__ENET1_TDATA00 0x1b0b0 MX6UL_PAD_ENET1_TX_DATA1__ENET1_TDATA01 0x1b0b0 MX6UL_PAD_ENET1_TX_CLK__ENET1_REF_CLK1 0x4001b031 >; }; &fec1 { pinctrl-names = "デフォルト"; pinctrl-0 = <&pinctrl_enet1>; phy-mode = "rmii"; phy-handle = <&ethphy2>; ステータス = "正常"; メディオ { #アドレスセル = <1>; #セルサイズ = <0>; ethphy2: イーサネット-phy@2 { クロック = <&clks IMX6UL_CLK_ENET2_REF>; クロック名 = "rmii-ref"; レジスタ = <1>; }; }; }; 同じ構成は、これらの行がなくてもバージョン 5.5.15 で動作しました。 クロック = <&clks IMX6UL_CLK_ENET2_REF>; クロック名 = "rmii-ref"; さらに、変更点を確認すると、Yocto リリース間で imx6ul.dtsi ファイルに次の変更があることに気付きました。 fec2: イーサネット@20b4000 { 互換性 = "fsl,imx6ul-fec", "fsl,imx6q-fec"; レジスタ = <0x020b4000 0x4000>; 割り込み名 = "int0", "pps"; 割り込み = 、 ; クロック = <&clks IMX6UL_CLK_ENET>, <&clks IMX6UL_CLK_ENET_AHB>, <&clks IMX6UL_CLK_ENET_PTP>, <&clks IMX6UL_CLK_ENET2_REF_125M>, <&clks IMX6UL_CLK_ENET2_REF_125M>; クロック名 = "ipg", "ahb", "ptp", 「enet_clk_ref」、「enet_out」; fsl、送信キュー数 = <1>; fsl、受信キュー数 = <1>; fsl、停止モード = <&gpr 0x10 4>; fsl、マジックパケット; fsl、wakeup_irq = <0>; ステータス = "無効"; }; なりました: fec2: イーサネット@20b4000 { 互換性 = "fsl,imx6ul-fec", "fsl,imx6q-fec"; レジスタ = <0x020b4000 0x4000>; 割り込み名 = "int0", "pps"; 割り込み = 、 ; クロック = <&clks IMX6UL_CLK_ENET>, <&clks IMX6UL_CLK_ENET_AHB>, <&clks IMX6UL_CLK_ENET_PTP>, <&clks IMX6UL_CLK_ENET2_REF_SEL>; クロック名 = "ipg", "ahb", "ptp", 「enet_clk_ref」; fsl、送信キュー数 = <1>; fsl、受信キュー数 = <1>; fsl、停止モード = <&gpr 0x10 4>; fsl、マジックパケット; fsl、wakeup_irq = <0>; ステータス = "無効"; }; ご協力をよろしくお願いいたします。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 イーサネットの動作、 root@imx6ul:~# ifconfig eth0: flags=4099 mtu 1500 inet6 fe80::230:64ff:fe3f:f7ff プレフィックス長 64 スコープID 0x20 ether 00:30:64:3f:f7:ff txqueuelen 1000 (イーサネット) RXパケット 0 バイト 0 (0.0 B) RXエラー 0 ドロップ 0 オーバーラン 0 フレーム 0 送信パケット 12 バイト 1558 (1.5 KiB) 送信エラー 0 ドロップ 0 オーバーラン 0 キャリア 0 衝突 0 lo: flags=73 mtu 65536 inet 127.0.0.1 ネットマスク 255.0.0.0 inet6 ::1 プレフィックス長 128 スコープID 0x10 loop txqueuelen 1000 (ローカルループバック) RXパケット 93320 バイト 7092320 (6.7 MiB) RXエラー 0 ドロップ 0 オーバーラン 0 フレーム 0 送信パケット 93320 バイト 7092320 (6.7 MiB) 送信エラー 0 ドロップ 0 オーバーラン 0 キャリア 0 衝突 0 root@imx6ul:~# ethtool eth0 eth0の設定: サポートされているポート: [ TP MII ] サポートされているリンクモード: 10baseT/Half 10baseT/Full 100baseT/ハーフ 100baseT/フル 1000baseT/フル 1000baseX/フル サポートされている一時停止フレームの使用: 対称 自動ネゴシエーションをサポート: はい サポートされているFECモード: 報告なし アドバタイズされたリンクモード: 10baseT/Half 10baseT/Full 100baseT/ハーフ 100baseT/フル 1000baseT/フル 1000baseX/フル 宣伝されている一時停止フレームの使用: 対称 宣伝されている自動ネゴシエーション: はい 宣伝されているFECモード: 報告なし 速度: 不明! デュプレックス: 不明! (255) 自動ネゴシエーション: オン マスタースレーブ設定: 優先スレーブ マスタースレーブステータス: スレーブ ポート: ツイストペア PHYAD: 0 トランシーバ: 外部 MDI-X: オン（強制） ウェイクオンをサポート: g ウェイクオン: d リンクが検出されました: いいえ いずれの場合も、イーサネット ケーブルとハードウェアは以前の BSP バージョンを使用して適切にテストされています。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、nxpさん gatesgarth(5.10) から scarthgap(6.6.52) への imx6ul BSP のアップグレードでも同じ問題が発生しています。使用されている dts と dtsi は添付されており、pinctrl および reg プロパティへの同じ最小限の変更が古い BSP(5.10) でも機能しました。 起動後のボードは IPv6 を割り当てることができますが、dmesg は以下のパニックを表示します (fec 以外のメッセージは無視してください) [ 27.822747] Micrel KSZ8081 または KSZ8091 2188000.イーサネット-1:00:接続されているPHYドライバ（mii_bus:phy_addr=2188000.イーサネット-1:00、irq=POLL） [ 28.170432] flexcan 2094000.can CAN1: ビットタイミングがまだ定義されていません [ 29.624259] flexcan 2090000.can CAN0: ビットタイミングがまだ定義されていません [ 29.929672] fec 2188000.イーサネット eth0: リンクはアップ - 不明/不明 - フロー制御オフ [ 30.969118] fec 2188000.イーサネット eth0: リンクがダウンしています [ 34.840743] weston[580]: MFD_EXECまたはMFD_NOEXEC_SEALが設定されていない状態でmemfd_create()が呼び出されました [ 37.241251] fec 2188000.イーサネット eth0: リンクはアップ - 不明/不明 - フロー制御オフ [ 38.249410] fec 2188000.イーサネット eth0: リンクがダウンしています [ 39.290339] Micrel KSZ8081 または KSZ8091 2188000.イーサネット-1:00:マスター/スレーブ解決に失敗しました [ 39.290406] ------------[ここでカット]------------ [ 39.290429] 警告: CPU: 0 PID: 126 /ドライバ/net/phy/phy.c:1259 phy_state_machine+0xb0/0x2e8 [ 39.290546] phy_check_link_status+0x0/0xc0: 返された値: -67 [ 39.290614] リンクされているモジュール: caam_jr caamkeyblob_desc caamhash_desc caamalg_desc crypto_engine authenc libdes caam secvio error 8021q [ 39.290858] CPU: 0 PID: 126 通信: kworker/0:5 汚染されていない 6.6.52-lts-next-gcec723603de8-dirty＃1 [ 39.290911] ハードウェア名: Freescale i.MX6 Ultralite (デバイスツリー) [ 39.290943] ワークキュー: events_power_efficient phy_state_machine [ 39.291050] show_stack+0x10/0x14からのunwind_backtrace [ 39.291144] dump_stack_lvl+0x40/0x4c からの show_stack [ 39.291252] dump_stack_lvl from __warn+0x94/0xc0 [ 39.291357] __ warn_slowpath_fmt+0x130/0x1bc からの警告 [ 39.291443] phy_state_machine+0xb0/0x2e8 からの warn_slowpath_fmt [ 39.291537] process_one_work+0x140/0x298 からの phy_state_machine [ 39.291634] worker_thread+0x27c/0x4ac からの process_one_work [ 39.291712] kthread+0x110/0x12c からの worker_thread [ 39.291819] ret_from_fork+0x14/0x28 からの kthread [ 39.291915] 例外スタック(0xa0d05fb0 から 0xa0d05ff8) [ 39.291966] 5fa0: 00000000 00000000 00000000 00000000 [ 39.292021] 5fc0: 00000000 00000000 00000000 00000000 00000000 00000000 00000000 00000000 [ 39.292069] 5fe0: 00000000 00000000 00000000 00000013 00000000 [ 39.292099] ---[ トレース終了 00000000000000000 ]--- 注意: imx6ul.dtsi はまったく変更されておらず、evk からそのまま使用されています。 これに関してのご意見をいただければ幸いです。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 i.MX6 デュアル プロセッサを搭載した Digi CC6[N] SBC で、Thud / DEY-2.6 / 4.9.212 から Scarthgap / DEY-5.0 / 6.6.52 に移行する際に、まったく同じ問題が発生しています。 他のすべての組み込みシステム機能 (GPIO、USB、シリアルなど) を検証しましたが、FEC イーサネットは起動しません。私もあなたと同じように、デバイス ツリーやクロック ツリーに何か問題があるのではないかと疑っています。この投稿では、RGMII (?) クロックに関連するドライバの問題がある可能性も示唆されているようです。ただし、`fec_probe` と `fec_enet_init` をインストルメントしましたが、どちらも呼び出されることはなかったので、少なくとも `fec_probe` は一致する DTB エントリで呼び出されると思われるため、主な仮説はデバイス ツリーです。 私が実行して行き詰まった実験の 1 つは、Thud / DEY-2.6 / 4.9.212 の DTB を Scarthgap / DEY-5.0 / 6.6.52 カーネルで使用するというものでした。その結果、システムは「カーネルを起動しています...」というところまでしか進みませんでしたが、その後ハングしました。 次の実験では、4.9.212 システムと 6.6.52 システムで ` find /sys/kernel/debug/clk/ -type f -print -exec cat {} \;` を実行して、クロック ツリーを比較します。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 @Manuel_Salas以前の dtsi ベース ファイルと一致させるために、調整された IMX6ULL と IMX6UL の両方の dtsi ファイルを使用しました。どちらも機能的なイーサネット接続を実現していません。fdt ファイルをリバースすると、本質的に同じイーサネット ノードになりますが、機能は変更されていません。デバイスは FEC を取得しますが、IP アドレスを取得できません。さらに、ethtool を使用すると、両方のデバイスは同じに見えます。 以下は 2 つのイーサネット ノードです (両方のスニペットから MAC アドレスを削除しました) イーサネット動作中（6.1.15カーネル): イーサネット@20b4000 { ローカルMACアドレス = [] ; 互換性 = "fsl,imx6ul-fec" 、 "fsl,imx6q-fec" ; レジスタ = < 0x20b4000 0x4000 >; 割り込み名 = "int0" 、 "pps" ; 割り込み = < 0x00 0x78 0x04 0x00 0x79 0x04 >; クロック = < 0x01 0x90 0x01 0x91 0x01 0x30 0x01 0x2e 0x01 0x2e >; クロック名 = "ipg" 、 "ahb" 、 "ptp" 、 "enet_clk_ref" 、 "enet_out" ; fsl、送信キュー数 = < 0x01 >; fsl、受信キュー数 = < 0x01 >; fsl、停止モード = < 0x0b 0x10 0x04 >; fsl、マジックパケット; fsl、wakeup_irq = < 0x00 >; ステータス = "正常" ; pinctrl-names = "default" ; ピンコントロール-0 = < 0x0d >; phy-mode = "rmii" ; phy-handle = < 0x0e >; phy-reset-gpios = < 0x0f 0x08 0x01 >; phy-reset-duration = < 0xc8 >; メディオ{ #アドレスセル = < 0x01 >; #size-cells = < 0x00 >; イーサネット-phy@1 { 互換性 = "イーサネット-phy-ieee802.3-c22"; レジスタ = < 0x00 >; ファンドル = < 0x0e >; }; }; }; yocto カーネル 6.6.52 ではイーサネットが動作しません (これは、6.1.15 で動作している以前のカーネルの dtsi 定義を使用します)。 イーサネット@20b4000 { ローカルMACアドレス = [2a a8 1c a9 84 c7] ; 互換性 = "fsl,imx6ul-fec" 、 "fsl,imx6q-fec" ; レジスタ = < 0x20b4000 0x4000 >; 割り込み名 = "int0" 、 "pps" ; 割り込み = < 0x00 0x78 0x04 0x00 0x79 0x04 >; クロック = < 0x01 0x90 0x01 0x91 0x01 0x30 0x01 0x2e 0x01 0x2e >; クロック名 = "ipg" 、 "ahb" 、 "ptp" 、 "enet_clk_ref" 、 "enet_out" ; fsl、送信キュー数 = < 0x01 >; fsl、受信キュー数 = < 0x01 >; fsl、停止モード = < 0x0c 0x10 0x04 >; fsl、マジックパケット; fsl、wakeup_irq = < 0x00 >; ステータス = "正常" ; pinctrl-names = "default" ; ピンコントロール-0 = < 0x0d >; phy-mode = "rmii" ; phy-handle = < 0x0e >; phy-reset-gpios = < 0x0f 0x08 0x01 >; phy-reset-duration = < 0xc8 >; メディオ{ #アドレスセル = < 0x01 >; #size-cells = < 0x00 >; イーサネット-phy@1 { 互換性 = "イーサネット-phy-ieee802.3-c22"; レジスタ = < 0x00 >; ファンドル = < 0x0e >; }; }; }; Re: iMX6ULL Ethernet on Scarthgap 6.6.52 @Manuel_Salas申し訳ありません。6.1.55からの移行でした。(ミクルドア) から 6.6.52 (スカースギャップ) SO I see, 更新された FEC 構成は次のようになります。 &fec1 { pinctrl-names = "デフォルト"; pinctrl-0 = <&pinctrl_enet1>; phy-mode = "rmii"; phy-handle = <&ethphy2>; ステータス = "正常"; メディオ { #アドレスセル = <1>; #セルサイズ = <0>; ethphy2: イーサネット-phy@2 { クロック = <&clks IMX6UL_CLK_ENET2_REF_125M>; クロック名 = "rmii-ref"; レジスタ = <1>; }; }; }; 古い imx6ul および 6ull 構成ファイルを dtsi ファイルとともに使用しようとしましたが、これも機能しませんでした。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは@Rashaad お元気でお過ごしのことと思います。 使用しているバージョンと使用していないバージョンについては少し混乱していますが、主な違いはデバイス ツリー 5.15.y が使用されていることです。 <&clks IMX6UL_CLK_ENET2_REF_125M>; 新しいバージョンでは、デバイス ツリー 6.6.yでわかるように使用されます。 <&clks IMX6UL_CLK_ENET2_REF_SEL>; 古い構成を新しいデバイスツリー バージョンにCANで追加してみることができます。 よろしくお願いいたします。 サラス。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 さらにバージョンは6.5.15でした Re: iMX6ULL Ethernet on Scarthgap 6.6.52 申し訳ありませんが、ピン構成は実際は次のとおりです。 pinctrl_enet2 : enet2grp { fsl、ピン = < MX6UL_PAD_GPIO1_IO07__ENET2_MDC 0x1b0b0 MX6UL_PAD_GPIO1_IO06__ENET2_MDIO 0x1b0b0 MX6UL_PAD_ENET2_RX_EN__ENET2_RX_EN 0x1b0b0 MX6UL_PAD_ENET2_RX_ER__ENET2_RX_ER 0x1b0b0 MX6UL_PAD_ENET2_RX_DATA0__ENET2_RDATA00 0x1b0b0 MX6UL_PAD_ENET2_RX_DATA1__ENET2_RDATA01 0x1b0b0 MX6UL_PAD_ENET2_TX_EN__ENET2_TX_EN 0x1b0b0 MX6UL_PAD_ENET2_TX_DATA0__ENET2_TDATA00 0x1b0b0 MX6UL_PAD_ENET2_TX_DATA1__ENET2_TDATA01 0x1b0b0 MX6UL_PAD_ENET2_TX_CLK__ENET2_REF_CLK2 0x4001b031 >; };   &fec2 { pinctrl-names = "default" ; pinctrl-0 = < &pinctrl_enet2 >; phy-mode = "rmii" ; phy-handle = < &ethphy1 >; // phy-reset-gpios = <&gpio5 8 GPIO_ACTIVE_LOW>; // phy-reset-duration = <200>; ステータス = "正常" ; メディオ{ #アドレスセル = < 1 >; #size-cells = < 0 >; ethphy1 :イーサネット-phy@1 { 互換性 = "イーサネット-phy-ieee802.3-c22"; クロック = < &clks IMX6UL_CLK_ENET2_REF >; クロック名 = "rmii-ref" ; reg = < 0 >; }; }; }; Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、 私も同じ問題を経験しています。解決策は見つかりましたか? 敬具 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、 私も同じ問題を経験しています。解決策は見つかりましたか? 敬具 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、東条です。 私たちも同じ問題を抱えていましたが、なんとか解決できました。NXP は、まずクロックの正弦波 (問題なし) をチェックし、i.MX6UL リファレンス マニュアルの IOMUXC_GPR_GPR1 レジスタが期待値に従って設定されていることを確認することを提案しました。 私たちのCASEでは、問題は時計とは関係がありませんでしたが、時計の問題ではないことが分かりました。実際の問題は、最新の BSP では PHY リセットのタイミングが厳しくなったことです。ボードの起動後に手動で PHY リセットを実行して確認することをお勧めします。 私たちのボードは GPIO ベースの PHY リセットを使用するカスタム ボードですが、EVK は SPI コントローラ ベースの PHY リセットを使用することに注意してください。 Re: iMX6ULL Ethernet on Scarthgap 6.6.52 こんにちは、Shangaさん。返信ありがとうございます。調べてみます。