IMX8MPにおいて、M7コア起動後にA53コアを起動する際の問題。 M7を起動した後、通常のブートプロセスを継続しようとします: boota mmc1または boot この時点では、AAOSは正しく起動しません。M7を起動せずに直接boota mmc1を実行すると、 AAOSは正常に起動します。 したがって、この問題はCortex-A53/AAOSを起動する前にCortex-M7を起動したことに関係しているようです。 非同期システムエラーが表示されています。 Re: Issue regarding booting A53 core after booting M7 core on IMX8MP. こんにちは、 @Siva_Sachu さん。 お元気でお過ごしのことと思います。 問題を再現するための手順を共有していただけますか? U-bootでM7を起動していますか？ よろしくお願いいたします。 サラス。

FlexIO BiSS-C 主设备：MA 时钟计数无法适应 ACK 周期，CRC 在 2.5 MHz 时校验失败 我正在使用 MIMXRT1186 和 SDK 的flexio_biss_polling_transfer示例与 BiSS-C 绝对编码器（24 位 ST + 16 位 MT）进行通信。 问题： 在500 kHz时，CRC 校验通过，位置数据正确。 在2.5 MHz 频率下，CRC 校验总是失败。编码器的 ACK 周期约为11.8 µs ，这在 2.5 MHz 频率下大约相当于30 个 MA 时钟周期。 示波器观察显示，FlexIO 主设备从帧的开头就发送固定数量的 MA 时钟，而没有根据 ACK 周期进行调整。这 30 个 ACK 低电平位被采样到 64 位接收移位器中，从而将实际的 START + SCD 数据推出了移位窗口。FLEXIO_BISS_CalFrameHeadLen()返回值介于 12 和 34 之间，并且BISS_VerifyFrame()校准失败。 我对BiSS-C的理解是： 该协议要求 MA 在 ACK 期间继续运行，因为编码器需要这些时钟来推进其内部状态机，最终结束 ACK 并发送 START 位。因此，正确的主控行为是： MA 从帧的开始就持续发送时钟信号，包括在 ACK 期间。 主监视器 SL。 主控器持续统计已发送的 MA 时钟数。当 SL 变为高电平（ACK 结束，START 位到达）时，主设备会记录 ACK 消耗了多少个时钟周期，然后计算完成帧还需要多少个时钟周期。 我的问题： FlexIO 的定时器使用固定的timerCompare值一次性发送预定义数量的时钟信号。FlexIO 是否有任何机制支持上述自适应行为，即根据帧期间的 SL 边沿动态调整剩余的 MA 时钟信号数量？ 具体来说： FlexIO 的定时器能否使用 SL 边沿作为触发信号来停止、RESET 或重新加载定时器，以便主设备能够确定 ACK 何时结束，然后发送剩余的时钟信号？ 如果 FlexIO 无法做到这一点，NXP 建议采用什么方案来实现支持长 ACK 周期的 BiSS-C 主设备（例如，eFlexPWM、LPSPI 或基于 FPGA 的解决方案）？ 设置： MCUXpresso SDK for MIMXRT1186 驱动程序： fsl_flexio_biss.c / .h 示波器监测 MA (D02) 和 SL (D00) 谢谢您的指导。 回复： FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz 亲爱的@rejust ， 感谢您的回复。这对其他面临同样问题的人会非常有帮助。   顺祝商祺！ 雪莉     回复： FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz 更新：NXP 已发布官方示例来解决此问题。 AN15161 — MCX A366 上 FlexIO 实现的 BiSS-C 接口 项目：an-mcxa366-bissc-interface-using-flexio（NXP 应用代码中心）

LIBUSB_ERROR_NO_DEVICE 您好， 我在刷机时遇到问题。我使用的是imx8mp处理器。 vougavent@vougavent-work-station1:~/Desktop/imx-yocto-bsp/build-wayland2/tmp/deploy/images/imx8mp-lpddr4-evk$ sudo uuu -v -b emmc_all imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evkcore-image-weston-imx8mp-lpddr4-evk-20260725065928.rootfs.wic.bz2 适用于 NXP imx 芯片的 uuu（通用更新实用程序）-- lib1.4.193 内置配置： PCTL芯片视频PID BCD版本 ================================================== SDPS：MX8QXP 0x1fc9 0x012f [0x0002..0xffff] SDPS：MX8QM 0x1fc9 0x0129 [0x0002..0xffff] SDPS：MX8DXL 0x1fc9 0x0147 SDPS：MX28 0x15a2 0x004f SDPS：MX815 0x1fc9 0x013e SDPS：MX865 0x1fc9 0x0146 SDPS：MX8ULP 0x1fc9 0x014a SDPS：MX8ULP 0x1fc9 0x014b SDP：MX7D 0x15a2 0x0076 SDP：MX6Q 0x15a2 0x0054 SDP：MX6D 0x15a2 0x0061 SDP：MX6SL 0x15a2 0x0063 SDP：MX6SX 0x15a2 0x0071 SDP：MX6UL 0x15a2 0x007d SDP：MX6ULL 0x15a2 0x0080 SDP：MX6SLL 0x1fc9 0x0128 SDP：MX7ULP 0x1fc9 0x0126 SDP：MXRT106X 0x1fc9 0x0135 SDP：MX8MM 0x1fc9 0x0134 SDP：MX8MQ 0x1fc9 0x012b SDPU：SPL 0x0525 0xb4a4 [0x0000..0x04ff] SDPV：SPL1 0x0525 0xb4a4 [0x0500..0x9998] SDPV：SPL1 0x1fc9 0x0151 [0x0500..0x9998] SDPU：SPL 0x0525 0xb4a4 [0x9999..0x9999] SDPU：SPL 0x3016 0x1001 [0x0000..0x04ff] SDPV：SPL1 0x3016 0x1001 [0x0500..0x9998] FBK：0x066f 0x9afe FBK：0x066f 0x9bff FBK：0x1fc9 0x0153 FB：0x0525 0xa4a5 FB：0x18d1 0x0d02 FB：0x3016 0x0001 FB：0x1fc9 0x0152 运行内置脚本： uuu_version 1.4.149 # @_flash.bin | 引导加载程序，可以从 WIC 镜像中提取 # @_image [_flash.bin]| 将 WIC 映像刻录到 EMMC。 # 此命令将在 i.MX6/7、i.MX8MM、i.MX8MQ 运行时运行 SDP：boot -f imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk-scanlimited 0x800000 # 当 ROM 支持流模式时，将运行此命令 # i.MX8QXP，i.MX8QM SDPS：boot -scanterm -f imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk-scanlimited 0x800000 # 这些命令将在使用 SPL 时运行，如果未使用 SPL 则会跳过。 # SDPU 将被弃用。请使用 SDPV 代替 SDPU # { SDPU：延迟 1000 SDPU：写入 -f imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk-偏移量 0x57c00 SDPU：跳转 -scanlimited 0x800000 # } # 这些命令将在使用 SPL 时运行，如果未使用 SPL 则会跳过。 # 如果（SPL 支持 SDPV） # { SDPV：延迟 1000 SDPV：写入 -f imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk-skipspl -scanterm -scanlimited 0x800000 SDPV：跳转 -scanlimited 0x800000 # } FB：ucmd setenv fastboot_dev mmc FB：ucmd setenv mmcdev ${emmc_dev} FB：ucmd mmc dev ${emmc_dev} FB: flash -raw2sparse all core-image-weston-imx8mp-lpddr4-evk-20260725065928.rootfs.wic.bz2/* FB：flash -scanterm -scanlimited 0x800000 bootloader imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk FB: ucmd 如果环境变量 emmc_ack 存在；则；否则设置环境变量 emmc_ack 为 0；结束； FB：ucmd mmc partconf ${emmc_dev} ${emmc_ack} 1 0 FB：完成 等待已知 USB 设备出现…… 1:10 时连接了新的 USB 设备 1:10>启动命令：SDPS：boot -scanterm -f imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk-scanlimited 0x800000 33%1:10>失败 HID(W):LIBUSB_ERROR_NO_DEVICE(0.786秒) i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus Re: LIBUSB_ERROR_NO_DEVICE 您好， 感谢您对恩智浦半导体产品的关注， 你的配置中使用的是定制主板还是 i.MX 8M Plus EVK？如果您使用的是定制电路板，我建议您修改必要的代码，重点关注内存和功耗方面的差异。然后确认您的转网是否有效并正在应用。 当使用无效的 imx-启动 固件映像时会出现此错误，其他原因可能是电缆故障或某些 USB 电源 RESET，您可以尝试使用壁式 USB 充电器。 此致， Re: LIBUSB_ERROR_NO_DEVICE 你好@JosephAtNXP ， 给您带来不便，非常抱歉。问题只是简单的电流不足造成的，当我把电流提升到所需水平后，一切就正常了。

FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz I'm using the MIMXRT1186 with the SDK's flexio_biss_polling_transfer example to communicate with a BiSS-C absolute encoder (24-bit ST + 16-bit MT). Problem: At 500 kHz, CRC passes and position data is correct. At 2.5 MHz, CRC always fails. The encoder's ACK period is about 11.8 µs, which equals roughly 30 MA clock periods at 2.5 MHz. Oscilloscope observation shows that the FlexIO master sends a fixed number of MA clocks from the very beginning of the frame, without adjusting for the ACK period. The 30 ACK low-level bits are sampled into the 64-bit receive shifter, pushing the actual START + SCD data out of the shift window. FLEXIO_BISS_CalFrameHeadLen() returns values between 12 and 34, and BISS_VerifyFrame() calibration fails. What I understand about BiSS-C: The protocol requires MA to keep running during ACK, because the encoder needs those clocks to advance its internal state machine and eventually end ACK and send the START bit. So the correct master behavior is: MA keeps sending clocks from the start of the frame, including during ACK. The master monitors SL. The master continuously counts the MA clocks already sent. When SL goes high (ACK ends, START bit arrives), the master records how many clocks were consumed by ACK, then calculates how many more clocks are needed to complete the frame. My question: FlexIO's timer uses a fixed timerCompare value to send a predefined number of clocks in one shot. Is there any FlexIO mechanism to support the adaptive behavior above, i.e., dynamically adjusting the number of remaining MA clocks based on the SL edge during a frame? Specifically: Can FlexIO's timer use the SL edge as a trigger to stop, reset, or reload the timer, so that the master can determine when ACK has ended and then send the remaining clocks? If FlexIO cannot do this, what does NXP recommend for implementing a BiSS-C master that supports long ACK periods (e.g., eFlexPWM, LPSPI, or an FPGA-based solution)? Setup: MCUXpresso SDK for MIMXRT1186 Driver: fsl_flexio_biss.c / .h Oscilloscope monitoring MA (D02) and SL (D00) Thanks for any guidance. 回复： FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz Update: NXP has released an official example that solves this issue. AN15161 — BiSS-C Interface Implemented by FlexIO on MCX A366 Project: an-mcxa366-bissc-interface-using-flexio (NXP Application Code Hub) 回复： FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz Dear @rejust , Thank you for your response. This will be very helpful to others facing the same issue.   Best Regards, Shelly    

FlexIO BiSS-Cマスター:MAクロックカウントがACK期間に適応できず、CRCが2.5 MHzで故障します SDKの flexio_biss_polling_transfer例で、BiSS-C絶対エンコーダ(24ビットST + 16ビットMT)と通信 するために、この MIMXRT1186を使って います。 問題： 500 kHz では CRCが通過し位置データも正確です。 2.5 MHz では 、CRCは必ず失敗します。エンコーダのACK周期は約 11.8 µs で 、これは2.5 MHzでは約 30 MAクロック周期 に相当します 。 オシロスコープによる観測結果から、FlexIOマスターはACK期間を調整することなく、フレームの最初から一定数のMAクロックを送信していることが分かります。30ビットのACK低レベル信号が64ビット受信シフターにサンプリングされ、実際のSTART + SCDデータがシフトウィンドウの外に押し出されてしまいます。FLEXIO_BISS_CalFrameHeadLen()は 12 ～ 34 の値を返し、BISS_VerifyFrame() によるキャリブレーションが失敗します。 BiSS-Cについて私が理解していること： このプロトコルでは、エンコーダが内部ステートマシンを進め、最終的にACKを終了してSTARTビットを送信するためにクロックが必要となるため、ACK中もMAが動作し続ける必要がある。したがって、正しいマスター振る舞いは次の通りです: MAは、ACK中も含め、フレームの開始時からクロックを送信し続けます。 マスターモニターはSLを監視します。 マスターは、既に送信されたMAクロックの数を継続的にカウントします。SLがハイになると（ACKが終了し、STARTビットが到着すると）、マスターはACKによって消費されたクロック数を記録し、フレームを完了するために必要なクロック数を計算します。 質問： FlexIOのタイマーは固定されたタイマーコンペア値を使い、あらかじめ決められたクロック数を一度に送信します。上記の適応動作、つまりフレーム中のSLエッジに基づいて残りのMAクロック数を動的に調整するFlexIOの仕組みはありますか? 具体的には： FlexIOのタイマーはSLエッジをトリガーとして使い、タイマーを停止、リセット、または再ロードすることで、マスターがACK終了を判別し、残りのクロックを送信できるようにできますか? もしFlexIOがこれをできない場合、NXPは長時間のACK対応をサポートするBiSS-Cマスター(例:eFlexPWM、LPSPI、またはFPGAベースのソリューション)をどのように実装することを推奨していますか? 設定： MCUXpresso SDK for MIMXRT1186 ドライバ: fsl_flexio_biss.c / .h オシロスコープでMA（D02）とSL（D00）をモニタリング ご指導いただければ幸いです。 回复： FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz @rejust様、 ご回答ありがとうございます。これは、同じ問題に直面している他の人々にとって非常に役立つでしょう。   よろしくお願いいたします。 シェリー     回复： FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz 追記：NXP社は、この問題を解決する公式サンプルを公開しました。 AN15161 — FlexIOがMCX A366上で実装したBiSS-Cインターフェース プロジェクト:an-mcxa366-bissc-interface-using-flexio(NXPアプリケーションコードハブ)

Issue regarding booting A53 core after booting M7 core on IMX8MP. After starting the M7, I try to continue the normal boot process: boota mmc1 or boot At this point, AAOS does not boot correctly.If I doesn't  start the M7 and directly execute:boota mmc1, AAOS boots normally. Therefore, the problem appears to be related to starting the Cortex-M7 before booting the Cortex-A53/AAOS. It shows an Asynchronous System Error  Re: Issue regarding booting A53 core after booting M7 core on IMX8MP. Hello @Siva_Sachu  Hope you are doing very well. Could you please share steps to reproduce the issue? Are you starting M7 in U-boot? Best regards, Salas.

FS85 stuck in INIT_FS forever when OTP_CFG_ASIL.WD_DIS = 1 — is this expected? Hi, We're bringing up a board with the FS85 (fail-safe SBC) and the fail-safe state machine never leaves INIT_FS (FS_STATES.FSM_STATE stays at 6 / INIT_FS indefinitely, even though the MCU sends a continuous watchdog refresh at the configured window period). Per the datasheet (Rev 9, §14.3, p.18): "The first good watchdog refresh closes the INIT_FS." On our part, OTP_CFG_ASIL.WD_DIS = 1 (watchdog monitoring disabled by OTP). Supporting register reads while stuck (all consistent with the watchdog evaluation logic simply never running): FS_I_WD_CFG.WD_ERR_CNT = 0, WD_RFR_CNT = 0 (never move) FS_DIAG_SAFETY.BAD_WD_DATA = 0, BAD_WD_TIMING = 0 (never latch) FS_STATES.REG_CORRUPT = 0, OTP_CORRUPT = 0 (ruling out an INIT_FS register/register_NOT mismatch) Question: Is it expected/documented that WD_DIS = 1 structurally prevents ever leaving INIT_FS (since the "good watchdog refresh" event that closes INIT_FS can never be generated when the WD is OTP-disabled)? Or is there an alternate documented path to close INIT_FS and reach NORMAL_FS when the watchdog is disabled by OTP? Datasheet section 14.1/14.3 states VALID_WD = 0 "when the WD is disabled by OTP", but doesn't explicitly state the consequence on the INIT_FS -> WAIT_ABIST2 transition. Any clarification, or a pointer to the relevant application note, would be appreciated. Thanks, Sophie FS85&FS84 Re: FS85 stuck in INIT_FS forever when OTP_CFG_ASIL.WD_DIS = 1 — is this expected? Hello sobo Good day! During my research, I found information on a similar case, and I am reviewing it with a colleague who was responsible for its review; however, given the nature of the case, you will need to open a ticket on our official website so that we can share information more freely and securely. Thanks for your understanding. Have a great day and best of luck.

GoPoint, fail to download models in Multistream yolo launcher, nxp/YOLOv8 missing I have the FRDM i.MX95 + ARA240 M2 16G GT And installed the image version LF_v6.18.20-2.0.0_images_IMX95EVK imx-boot-imx95-15x15-lpddr4x-frdm-sd.bin-flash_all  imx-image-full-imx95evk.wic When starting the gopoint application and trying to download the models in Multistream YOLO configuration following exception is caught: Downloading nxp/YOLOv8 to /usr/share/cnn/... Error downloading model: 404 Client Error. (Request ID: Root=1-6a9ab518-05ebf76418b2dfcc0855cb40;a0fa833c-b8ba-4d7f-8595-0e157e194afd) Repository Not Found for url: https://huggingface.co/api/models/nxp/YOLOv8/revision/r2.0.4. Please make sure you specified the correct `repo_id` and `repo_type`. If you are trying to access a private or gated repo, make sure you are authenticated and your token has the required permissions. For more details, see https://huggingface.co/docs/huggingface_hub/authentication Sample videos are downloaded correctly. Any ideas what to do now?  Re: GoPoint, fail to download models in Multistream yolo launcher, nxp/YOLOv8 missing Hello, A model repository/version issue rather than a problem with the image or sample videos. The application is trying to download nxp/YOLOv8 at revision r2.0.4, but Hugging Face is returning 404, so I’d first verify that this repository/revision actually exists and that the GoPoint app version matches the installed LF_v6.18.20 image. 

请问LS1021A的IFC接口的ip_clk频率范围是多少？ 你好， 我在规格书（例如数据手册、ARM 文档和检查清单）中找不到 LS1021A 的 IFC 接口的 ip_clk 频率范围。请问您能告诉我吗？ 提前感谢！ 顺祝商祺！ 杰森 QorIQ LS1设备 Re: Could you please tell me the ip_clk frequency range for IFC interface of LS1021A? LS1021A 上 IFC ip_clk 没有单独指定的最小/最大频率范围。ip_clk 是内部 IFC 模块时钟，等于处理器的平台时钟；它不是接口引脚时钟。数据手册明确指出 IP_CLK 是内部信号，不能通过接口引脚使用。 对于标准的LS1021A时钟配置： 参考手册将平台 PLL 描述为生成 300 MHz 平台时钟，并且有记录的 RCW 示例使用 SYSCLK = 100 MHz 和 SYS_PLL_RAT = 3，产生 ip_clk = 300 MHz。

Could you please tell me the ip_clk frequency range for IFC interface of LS1021A? Hi， I can't find the  ip_clk frequency range for IFC interface of LS1021A in the spec such as datasheet, ARM and checklist. Could you please tell me it? Thanks in advance! Best regards! Jason QorIQ LS1 Devices Re: Could you please tell me the ip_clk frequency range for IFC interface of LS1021A? There is no separately specified minimum/maximum frequency range for IFC ip_clk on LS1021A . ip_clk is the internal IFC module clock , equal to the processor’s platform clock ; it is not an interface pin clock. The datasheet explicitly says that IP_CLK is internal and unavailable on the interface pins. For the standard LS1021A clock configuration: The reference manual describes the platform PLL as generating a 300 MHz platform clock , and a documented RCW example uses SYSCLK = 100 MHz with SYS_PLL_RAT = 3 , producing ip_clk = 300 MHz .

S32K3用の「HSE-B Firmware Reference Manual V2.2」へのアクセス方法は? NXPチームの皆様、こんにちは。 私はS32K312上でプロジェクトを開発しており、セキュリティブート/鍵マネジメント/暗号サービスのためにHSE(ハードウェアセキュリティエンジン)を使う必要があります。 「HSE-B Firmware Reference Manual V2.2」という文書を探しているのですが、公開されているNXPのウェブサイトでは見つかりませんでした。 ご支援ありがとうございます! よろしくお願いいたします。 Re: How to get access to "HSE-B Firmware Reference Manual V2.2" for S32K3? こんにちは、 @SpringAutumn すべてのHSEドキュメントはNDAの下で提供されており、Secure Filesを通じてのみ利用可能です。まだSecure Filesにアクセスできない場合は、 Secure Access Rights | NXP Semiconductors のページに記載された手順に従って適切な権限を申請してください。 また、HSE-Bファームウェアリファレンスマニュアルの最新リリースはバージョン2.8であることにご注意ください。 BR、VaneB

OTP_CFG_ASIL.WD_DIS = 1 の場合、FS85 が INIT_FS で永久に停止してしまうのですが、これは想定される動作でしょうか？ こんにちは、 FS85(フェイルセーフSBC)を搭載したボードを起動しており、フェイルセーフの状態マシンは決してINIT_FSを離れません(FS_STATES)。FSM_STATEは6/INIT_FSのままで、MCUが設定されたウィンドウ期間に連続的なウォッチドッグリフレッシュを送信します。 データシート（Rev 9、§14.3、p.18）によると、 「最初の正常なウォッチドッグ更新でINIT_FSが閉じられます。」弊社側では、OTP_CFG_ASIL.WD_DIS = 1（OTPによってウォッチドッグ監視が無効になっている）となっています。 スタック状態にある間もレジスタ読み取りをサポートする（ウォッチドッグ評価ロジックがそもそも実行されないことと完全に一致する）： FS_I_WD_CFG.WD_ERR_CNT = 0、 WD_RFR_CNT = 0（決して動かない） FS_DIAG_SAFETY.BAD_WD_DATA = 0、 WDタイミング不良 = 0 (ラッチしない) FS_STATES.REG_CORRUPT = 0、 OTP_破損 = 0（INIT_FSレジスタ/register_NOTの不一致を除外） 質問: WD_DIS = 1が構造的にINIT_FSを離れられないのは予想・文書化されているのでしょうか(WDがOTP無効になっていると閉じる「良いウォッチドッグ更新」イベントがINIT_FS生成されないため)?あるいは、OTPによってウォッチドッグが無効になっている場合に、INIT_FSを閉じてNORMAL_FSにアクセスするための、文書化された別の手順はありますか？ データシート セクション 14.1/14.3VALID_WD = 0 は OTP によって WD が無効になっているときに発生すると記述されていますが、INIT_FS -> WAIT_ABIST2 遷移の結果については明示的に述べられていません。何かご説明や、関連するアプリケーションノートの参考になることを教えていただけると助かります。 ありがとう、ソフィー FS85&FS84 Re: FS85 stuck in INIT_FS forever when OTP_CFG_ASIL.WD_DIS = 1 — is this expected? こんにちは、ソボ 良い一日！ 調査の過程で似たような事件に関する情報を見つけ、その調査を担当した同僚と共に検討しています。ただし、事件の性質上、より自由かつ安全に情報を共有するためには、公式ウェブサイトでチケットを提出していただく必要があります。 ご理解いただきありがとうございます。 良い一日をお過ごしください。幸運を祈ります。

GoPoint无法在Multistream YOLO启动器中下载模型，缺少nxp/YOLOv8。 我有一台 FRDM i.MX95 + ARA240 M2 16G GT 显卡。 并安装了镜像版本 LF_v6.18.20-2.0.0_images_IMX95EVK imx-boot-imx95-15x15-lpddr4x-frdm-sd.bin-flash_all imx-image-full-imx95evk.wic 启动 gopoint 应用程序并尝试从 Multistream YOLO 配置中下载模型时，捕获到以下异常： 正在将 nxp/YOLOv8 下载到 /usr/share/cnn/... 模型下载出错：404 客户端错误。（请求 ID：Root=1-6a9ab518-05ebf76418b2dfcc0855cb40;a0fa833c-b8ba-4d7f-8595-0e157e194afd） 找不到 URL 的存储库： https://huggingface.co/api/models/nxp/YOLOv8/revision/r2.0.4 。 请确保您已指定正确的 `repo_id` 和 `repo_type`。 如果您尝试访问私有或受保护的仓库，请确保您已通过身份验证，并且您的令牌具有所需的权限。 更多详情，请访问https://huggingface.co/docs/huggingface_hub/authentication 示例视频已正确下载。 现在该怎么办？有什么建议吗？ Re: GoPoint, fail to download models in Multistream yolo launcher, nxp/YOLOv8 missing 您好，这是模型库/版本问题，而不是图像或示例视频的问题。该应用程序正在尝试下载版本号为r2.0.4的nxp/YOLOv8，但是 Hugging Face 返回 404 错误，所以我首先需要确认这个仓库/版本是否确实存在，以及 GoPoint 应用的版本是否与已安装的 LF_v6.18.20 镜像匹配。

GoPoint、Multistream yoloランチャーでモデルをダウンロードできません、nxp/YOLOv8が見つからない 私はFRDM i.MX95 + ARA240 M2 16G GTを持っています そして、イメージバージョンLF_v6.18.20-2.0.0_images_IMX95EVKをインストールしました。 imx-boot-imx95-15x15-lpddr4x-frdm-sd.bin-flash_all imx-image-full-imx95evk.wic gopointアプリケーションを起動し、Multistream YOLO構成でモデルをダウンロードしようとすると、以下の例外が検出されます: nxp/YOLOv8を/usr/share/cnn/...にダウンロード中 ダウンロードモデルのエラー:404クライアントエラー。(リクエストID: Root=1-6a9ab518-05ebf76418b2dfcc0855cb40;a0fa833c-b8ba-4d7f-8595-0e157e194afd) URL: https://huggingface.co/api/models/nxp/YOLOv8/revision/r2.0.4のリポジトリが見つかりません。 `repo_id`と`repo_type`が正しく指定されていることを確認してください。 プライベートリポジトリやゲート付きリポジトリにアクセスしようとする場合は、認証済みでトークンに必要な権限を持っていることを確認してください。 詳細については、 https://huggingface.co/docs/huggingface_hub/authenticationを参照してください。 サンプル動画は正しくダウンロードされました。 今、どうすればいいか何かアイデアはありますか? Re: GoPoint, fail to download models in Multistream yolo launcher, nxp/YOLOv8 missing こんにちは、画像やサンプル動画の問題ではなく、モデルリポジトリやバージョンの問題です。アプリケーションはr2.0.4リビジョンでnxp/YOLOv8をダウンロードしようとしています。しかしHugging Faceは404を返しているので、まずこのリポジトリやリビジョンが実際に存在し、GoPointアプリのバージョンがインストール済みのLF_v6.18.20イメージと一致しているかを確認したほうがいいでしょう。

当 OTP_CFG_ASIL.WD_DIS = 1 时，FS85 一直卡在 INIT_FS 状态——这是预期行为吗？ 您好， 我们正在启动一块带有 FS85（故障保护 SBC）的板子，但故障保护状态机永远不会离开 INIT_FS（即使 MCU 在配置的窗口周期内发送连续的看门狗刷新，FS_STATES.FSM_STATE 也无限期地保持在 6 / INIT_FS）。 根据数据手册（修订版 9，第 14.3 节，第 18 页）： “第一次成功的看门狗刷新会关闭 INIT_FS。”就我们而言，OTP_CFG_ASIL.WD_DIS = 1（OTP 已禁用看门狗监控）。 支持在卡住时读取寄存器（这与看门狗评估逻辑根本不运行的情况完全一致）： FS_I_WD_CFG.WD_ERR_CNT = 0， WD_RFR_CNT = 0（永不移动） FS_DIAG_SAFETY.BAD_WD_DATA = 0， WD 时序错误 = 0（永不锁定） FS_STATES.REG_CORRUPT = 0， OTP_CORRUPT = 0（排除 INIT_FS 寄存器/寄存器非值不匹配的情况） 问题： WD_DIS = 1 是否会在结构上阻止离开 INIT_FS（因为当 WD 被 OTP 禁用时，永远无法生成关闭 INIT_FS 的“良好看门狗刷新”事件）？或者，当 OTP 禁用看门狗时，是否有其他已记录的路径可以关闭 INIT_FS 并到达 NORMAL_FS？ 数据手册第 14.1/14.3 节状态 VALID_WD = 0“当 WD 被 OTP 禁用时”，但没有明确说明 INIT_FS -> WAIT_ABIST2 转换的后果。如有任何说明或相关应用笔记的链接，敬请指正。 谢谢你，索菲。 FS85&FS84 Re: FS85 stuck in INIT_FS forever when OTP_CFG_ASIL.WD_DIS = 1 — is this expected? 你好 sobo 再会！ 在调查过程中，我发现了一个类似案例的信息，我正在与负责审查该案例的同事一起审查；但是，鉴于该案例的性质，您需要在我们的官方网站上开一个工单，以便我们能够更自由、更安全地共享信息。 感谢您的理解。 祝你今天过得愉快，一切顺利。

LS1021AのIFCインターフェースのip_clk周波数帯を教えていただけますか? こんにちは、 規格書、ARM、チェックリストなどのLS1021AのIFCインターフェースのip_clk周波数帯域が見つかりません。教えていただけますか? よろしくお願いいたします！ よろしくお願いいたします！ ジェイソン QorIQ LS1デバイス Re: Could you please tell me the ip_clk frequency range for IFC interface of LS1021A? LS1021A の IFC ip_clk には、個別に指定された最小/最大周波数範囲はありません。ip_clkは内部IFCモジュールクロックであり、プロセッサのプラットフォームクロックに等しいです。これはインターフェースピンクロックではありません。データシートには、IP_CLKが内部にあり、インターフェースのピンには利用できないと明記されています。 標準のLS1021Aクロック構成の場合： リファレンス・マニュアルでは、プラットフォームPLLが300 MHzのプラットフォームクロックを生成すると説明されており、文書化されたRCWの例ではSYSCLK = 100 MHz(SYS_PLL_RAT = 3)が用いられ、ip_clk = 300 MHzとなります。

How to get access to "HSE-B Firmware Reference Manual V2.2" for S32K3? Hello NXP team, I am developing a project on the S32K312 and need to use the HSE (Hardware Security Engine) for secure boot / key management / crypto services. I am looking for the document "HSE-B Firmware Reference Manual V2.2", but I could not find it on the public NXP website. Thank you very much for your support! Best regards Re: How to get access to "HSE-B Firmware Reference Manual V2.2" for S32K3? Hi @SpringAutumn  All HSE documentation is under NDA and is available only through Secure Files. If you do not yet have access to Secure Files, please follow the steps outlined on the Secure Access Rights | NXP Semiconductors page to request the appropriate permissions. Also, please note that the latest release of the HSE-B Firmware Reference Manual is Version 2.8. BR, VaneB

在 IMX8MP 上启动 M7 核心后，启动 A53 核心时出现问题。 启动 M7 后，我尝试继续正常的启动过程：boota mmc1或 boot 此时，AAOS 无法正常启动。如果我不启动 M7，而是直接执行 `boota mmc1` 命令， AAOS 则可以正常启动。 因此，问题似乎与在启动 Cortex-A53/AAOS 之前启动 Cortex-M7 有关。 它显示异步系统错误。 Re: Issue regarding booting A53 core after booting M7 core on IMX8MP. 你好@Siva_Sachu 希望你一切都好。 请问能否提供重现问题的步骤？ 您是在 U-boot 中启动 M7 吗？ 顺祝商祺！ 萨拉斯。

LIBUSB_ERROR_NO_DEVICE こんにちは、 フラッシュ中に問題が発生しています。IMX8MPプロセッサを使っています。 vougavent@vougavent-work-station1:~/Desktop/imx-yocto-bsp/build-wayland2/tmp/deploy/images/imx8mp-lpddr4-evk$ sudo uuu -v -b emmc_all imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evkcore-image-weston-imx8mp-lpddr4-evk-20260725065928.rootfs.wic.bz2 NXP IMXチップ用uuu（Universal Update Utility）--lib1.4.193 設定ファイルに含める: PctlチップビデオPID Bcdバージョン ================================================== SDPS: MX8QXP 0x1fc9 0x012f [0x0002..0xffff] SDPS: MX8QM 0x1fc9 0x0129 [0x0002..0xffff] SDPS: MX8DXL 0x1fc9 0x0147 SDPS: MX28 0x15a2 0x004f SDPS: MX815 0x1fc9 0x013e SDPS: MX865 0x1fc9 0x0146 SDPS: MX8ULP 0x1fc9 0x014a SDPS: MX8ULP 0x1fc9 0x014b SDP: MX7D 0x15a2 0x0076 SDP: MX6Q 0x15a2 0x0054 SDP: MX6D 0x15a2 0x0061 SDP: MX6SL 0x15a2 0x0063 SDP: MX6SX 0x15a2 0x0071 SDP: MX6UL 0x15a2 0x007d SDP: MX6ULL 0x15a2 0x0080 SDP: MX6SLL 0x1fc9 0x0128 SDP: MX7ULP 0x1fc9 0x0126 SDP: MXRT106X 0x1fc9 0x0135 SDP: MX8MM 0x1fc9 0x0134 SDP: MX8MQ 0x1fc9 0x012b SDPU: SPL 0x0525 0xb4a4 [0x0000..0x04ff] SDPV: SPL1 0x0525 0xb4a4 [0x0500..0x9998] SDPV: SPL1 0x1fc9 0x0151 [0x0500..0x9998] SDPU: SPL 0x0525 0xb4a4 [0x9999..0x9999] SDPU: SPL 0x3016 0x1001 [0x0000..0x04ff] SDPV: SPL1 0x3016 0x1001 [0x0500..0x9998] FBK: 0x066f 0x9afe FBK: 0x066f 0x9bff FBK: 0x1fc9 0x0153 FB: 0x0525 0xa4a5 FB: 0x18d1 0x0d02 FB: 0x3016 0x0001 FB: 0x1fc9 0x0152 組み込みスクリプトを実行します: uuu_version 1.4.149 # @_flash.bin |WICイメージから抽出できるブートローダー # @_image [_flash.bin]| wicイメージをemmcに書き込む。 # このコマンドは i.MX6/7 i.MX8MM, i.MX8MQ の時に実行されます。 SDP: boot -f imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk-scanlimited 0x800000 # このコマンドはROMがストリームモードをサポートするときに実行されます # i.MX8QXP、i.MX8QM SDPS: boot -scanterm -f imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk-scanlimited 0x800000 # これらのコマンドはSPLを使用する場合に実行され、SPLを使用しない場合はスキップされます # SDPU は非推奨になります。SDPUではなくSDPVを使用してください # { SDPU:遅延1000 SDPU: write -f imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk-オフセット 0x57c00 SDPU: ジャンプ -scanlimited 0x800000 # } # これらのコマンドはSPLを使うときに実行され、SPLがなければスキップされます # もし(SPLがSDPVをサポートする場合) # { SDPV:ディレイ1000 SDPV: write -f imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk-skipspl -scanterm -scanlimited 0x800000 SDPV: ジャンプ -scanlimited 0x800000 # } FB: ucmd setenv fastboot_dev mmc FB: ucmd setenv mmcdev ${emmc_dev} FB: ucmd MMC開発 ${emmc_dev} FB: flash -raw2sparse all core-image-weston-imx8mp-lpddr4-evk-20260725065928.rootfs.wic.bz2/* FB: flash -scanterm -scanlimited 0x800000 ブートローダー imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk FB: ucmd if env exists emmc_ack; then ; else setenv emmc_ack 0; fi; FB: ucmd mmc partconf ${emmc_dev} ${emmc_ack} 1 0 FB: 完了 既知のUSBデバイスが表示されるまで待つ... 新しいUSBデバイスを1:10に接続 1:10>Start Cmd:SDPS: boot -scanterm -f imx-boot-imx8mp-lpddr4-evk-sd.bin-flash_evk-scanlimited 0x800000 33%1:10>HID(W)エラー:LIBUSB_ERROR_NO_DEVICE(0.786秒) i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus Re: LIBUSB_ERROR_NO_DEVICE こんにちは、 NXP Semiconductors製品にご関心いただきありがとうございます。 あなたのシステム構成では、カスタムボードを使用していますか、それともi.MX 8M Plus EVKを使用していますか？カスタムボードを使用している場合は、メモリと電力の必要な差異に焦点を当てて、必要なコードを修正することをお勧めします。次に、番号ポータビリティが有効であり、適用されていることを確認します。 このエラーは、無効なimx-bootファームウェアイメージを使う場合に現れます。他にもケーブルの不良やUSB電源のリセットなどが原因かもしれません。壁掛け式USB充電器を使うのも手です。 よろしくお願いいたします。 Re: LIBUSB_ERROR_NO_DEVICE こんにちは、 @JosephAtNXP さん。 ご迷惑をおかけして申し訳ありません。単純な電流不足が原因でした。電流を必要なレベルまで上げたところ、すべて正常に動作するようになりました。

LX2160ARDB: DDR validation Hi, We have loaded the RCW file(rcw_2200_750_2900_19_5_2.bin) from the LSDK into SD card and in DDR configuration panel, when Read SPD is done we are getting as "Unsupported raw card revision. Set the CLK to DQS skew values manually."  How to perform DDR validation of LX2160ARDB in QCVS tool Priyaa_0-1788337942087.pngPriyaa_0-1788337942087.pngPriyaa_0-1788337942087.pngPriyaa_0-1788337942087.pngPriyaa_0-1788337942087.pngPriyaa_0-1788337942087.pngPriyaa_0-1788337942087.pngPriyaa_0-1788337942087.pngPriyaa_0-1788337942087.png Re: LX2160ARDB: DDR validation Hi June Lu, Thanks for the support for USB the result of the command is (bin) 51 % findcc cwtaps 0 (bin) 51 % and for ethernet connection (bin) 51 % findcc cwtaps FSL07E3D5 (10.1.66.150): CodeWarrior TAP v2 Cortex-10 Probe Tip Boot Loader v1.0.1 Operating System v1.0.5 1 for now can we proceed further using ethernet connection for ddr validation? Re: LX2160ARDB: DDR validation (bin) 52 % show cc 0: USB open failure There are no command converters configured it indicates that the CWTAP cannot be detected through the USB connection. Please check the USB cable connection and ensure the CWTAP is properly recognized by the host PC. Also, please run the command below and share the result: (bin) 6 % findcc cwtaps Thanks. Re: LX2160ARDB: DDR validation Hi June Lu, CodeWarrior Version- Priyaa_0-1788417354430.pngPriyaa_0-1788417354430.pngPriyaa_0-1788417354430.pngPriyaa_0-1788417354430.pngPriyaa_0-1788417354430.pngPriyaa_0-1788417354430.pngPriyaa_0-1788417354430.pngPriyaa_0-1788417354430.pngPriyaa_0-1788417354430.png (bin) 49 % log v CCS Linux Release Build 503.0.0.220812-p0 verbose logging (bin) 50 % delete all (bin) 51 % config cc cwtap (bin) 52 % show cc 0: USB open failure There are no command converters configured (bin) 53 % (bin) 53 % source IDcode.tcl Scanning for available TAPs connected via USB..... No TAPs found connected via USB ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ + + Available Remote Connections + + 1 - CodeWarriorTAP - + 2 - GigabitTAP - + + x - Exit Script without Changes + ++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++++ Specify connection: can't read "CONNECTION()": no such element in array (bin) 54 % (bin) 54 % Able to connect through ethernet and ping the target. Even after updating CodeWarrior to v11.5.12, reading SPD gives same as "Unsupported raw card revision. Set the CLK to DQS skew values manually." Thank you Re: LX2160ARDB: DDR validation Please confirm the CodeWarrior version from Help → About CodeWarrior Development Studio for QorIQ LS Series (ARM v8 ISA). Please follow the instructions in "CCS Windows Release Build 503.0.0.220812-p0.txt" to verify the connection status. We recommend testing the USB connection first, followed by the Ethernet connection. It seems that the IP address has changed. Could you please confirm whether you can successfully ping the target? Re: LX2160ARDB: DDR validation Hi June Lu, We are using CodeWarrior 11.5.0 and the DIMM is original module given with the LX2160ARDB Updated CodeWarrior with archive com.freescale.armv8.11.5.12.GA.Lin.updatesite.221209.zip for v11.5.12 Now unable to detect the JTAG Priyaa_0-1788412965825.pngPriyaa_0-1788412965825.pngPriyaa_0-1788412965825.pngPriyaa_0-1788412965825.pngPriyaa_0-1788412965825.pngPriyaa_0-1788412965825.pngPriyaa_0-1788412965825.pngPriyaa_0-1788412965825.pngPriyaa_0-1788412965825.png Thankyou Re: LX2160ARDB: DDR validation I followed your sequence and was able to read the SPD successfully. Could you please confirm which version of CodeWarrior you are using? Is it CodeWarrior 11.5.12? Also, is the DIMM an original module? Thanks. Re: LX2160ARDB: DDR validation Hi June Lu, After booting through FlexSPI, loaded the RCW file through tftpboot at u-boot and mmc write commands as below => tftpboot 0x90000000 rcw_2200_750_2900_19_5_2.bin => mmc dev 0; mmc write 0x90000000 8 1 => qixis_reset sd (during this command the D19 got turned on and off) And for DDR configuration, when reading from SPD getting as "Unsupported raw card revision. Set the CLK to DQS skew values manually." Re: LX2160ARDB: DDR validation How do you load the RCW file(rcw_2200_750_2900_19_5_2.bin) from the LSDK into SD card? Has the D19 turned on and off? DDR validation of LX2160ARDB in QCVS tool, you could refer to: QCVS_DDR_User_Guide Thanks Re: LX2160ARDB: DDR validation Diagnose Connection successfully done Priyaa_0-1788431456696.pngPriyaa_0-1788431456696.pngPriyaa_0-1788431456696.pngPriyaa_0-1788431456696.pngPriyaa_0-1788431456696.pngPriyaa_0-1788431456696.pngPriyaa_0-1788431456696.pngPriyaa_0-1788431456696.png And DDR configuration after reading SPD is as below Priyaa_1-1788432417841.pngPriyaa_1-1788432417841.pngPriyaa_1-1788432417841.pngPriyaa_1-1788432417841.pngPriyaa_1-1788432417841.pngPriyaa_1-1788432417841.pngPriyaa_1-1788432417841.pngPriyaa_1-1788432417841.png Could you please confirm whether DDR validation is started successully? Cause I'm facing an issue that the Start Validation button is enabled but the validation getting cancelled just after the start.. Re: LX2160ARDB: DDR validation Hi June Lu, Connected through ethernet and able to find LX2160A as provided in the text file Priyaa_0-1788427814124.pngPriyaa_0-1788427814124.pngPriyaa_0-1788427814124.pngPriyaa_0-1788427814124.pngPriyaa_0-1788427814124.pngPriyaa_0-1788427814124.pngPriyaa_0-1788427814124.png But reading SPD gives as "Unsupported raw card revision. Set the CLK to DQS skew values manually." in DDR configuration window And how to verify the SPD values are read successfully? Re: LX2160ARDB: DDR validation This is the successful screenshot. June_Lu_0-1788429917395.pngJune_Lu_0-1788429917395.pngJune_Lu_0-1788429917395.pngJune_Lu_0-1788429917395.pngJune_Lu_0-1788429917395.pngJune_Lu_0-1788429917395.png I used the USB to connect to the CWTAP. You need to set the Probe with correct IP address. Could you run the "Diagnose Connection" successfully? June_Lu_1-1788430165643.pngJune_Lu_1-1788430165643.pngJune_Lu_1-1788430165643.pngJune_Lu_1-1788430165643.pngJune_Lu_1-1788430165643.pngJune_Lu_1-1788430165643.png Re: LX2160ARDB: DDR validation (bin) 50 % delete all (bin) 51 % config cc cwtap:10.1.66.150 (bin) 52 % show cc (bin) 53 % source IDcode.tcl If you could find LX2160A same as the "CCS Windows Release Build 503.0.0.220812-p0.txt". You could proceed using ethernet connection with IP address: 10.1.66.150 for ddr validation. Thanks Re: LX2160ARDB: DDR validation Hi June Lu, Following the user guide, created a project again for DDR configuration and reading of SPD has done as below Priyaa_0-1788498272408.pngPriyaa_0-1788498272408.pngPriyaa_0-1788498272408.pngPriyaa_0-1788498272408.png And the DIMM modules are inserted in the J14, J17 connectors of RDB Re: LX2160ARDB: DDR validation Hi June Lu, After changing the switch(SW1) to SD card mode where the RCW source is present, we were able to do the validation. Thanks for the support.. Re: LX2160ARDB: DDR validation It seem your screen shot is not same as me, missing button "Back" and "Cancel". Have you follow the QCVS_DDR_User_Guide, 1.1.1 Using DDR configuration tool? Thanks Re: LX2160ARDB: DDR validation It looks like you were able to read the SPD successfully, although the screenshot is slightly different from what I see on my side. Please set SW1[1:4] to 1001 to boot from eMMC, where the RCW source has been configured for DDR validation. Also, please confirm that "Target Connects" shows as connected see the screen shot. Once confirmed, you can proceed with the DDR validation. June_Lu_0-1788504721222.png Re: LX2160ARDB: DDR validation Hi June Lu, To boot the LX2160ARDB from SD card is DDR register values has to be modified in the u-boot source or it reads from SPD of DIMMs? Kindly clarify...thank you Re: LX2160ARDB: DDR validation For the standard LX2160ARDB with DIMM slots, DDR registers are configured automatically by reading SPD from the installed DIMMs — handled by the TF-A BL2 stage (ddr_init.c), not U-Boot. You only need to modify the ATF source if using custom DIMMs on the LX2160ARDB. If there are any new questions, please create a new thread so we can track them properly, as this case has been inactive for quite some time. Thanks.