Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
在 S32K344 上使用 EMIOS 配置输入捕获 我正在配置软件,以便使用 S32K344 上 EMIOS 的输入捕获功能测量电机脉冲宽度。 我已经安装了驱动程序库 “Emios_Mcl_Ip” 和 “Emios_Icu”,但是代码输出不是从 “emios_mcl_ip_pbcfg.C” 生成的。 我的理解是,"Emios_Mcl_Ip_PBcfg.c "根据 "Emios_Mcl_Ip "的设置生成代码。 如果 "Emios_Mcl_Ip_PBcfg.c "不输出代码,则无法向 "Emios_Mcl_Ip_Init "提供任何信息。 我将上传配置屏幕和软件。请告知原因。 致以最崇高的敬意 toru88 Re: Configuring Input Capture Using EMIOS on the S32K344 感谢您关注我们的产品并为我们的社区做出贡献。 请参阅 7。以下社区帖子的输入捕获单元 (ICU) 驱动程序部分: S32M27x/S32K3 - eMIOS 使用情况 - S32M27x/S32K3> https://community.nxp.com/t5/S32M-Knowledge-Base/S32M27x-S32K3-eMIOS-Usage/ta-p/2129760 希望这能解决您的问题。
查看全文
imx95 configured camera (gc05a2) HI NXP 1. Download link for camera setup documentation 2. Where is the issue in the log below? Linux Re: imx95 configured camera (gc05a2) I would suggest you try to use libcamera to test. export LIBCAMERA_PIPELINES_MATCH_LIST='nxp/neo,imx8-isi,uvcvideo' gst-launch-1.0 libcamerasrc ! queue ! autovideosink Re: imx95 configured camera (gc05a2) HI @danielchen      1.I've enabled media linking with the command (media-ctl -d /dev/media0 -l "'gc05a2 1-0037':0 -> 'csidev-4ad30000.csi':0[1]") Re: imx95 configured camera (gc05a2) Hi, yrj For BSP 6.12.20,   I would suggest you refer to i.MX Linux Reference Manual  Rev LF6.12.20_2.0.0. You need to enable the media Link. Before using GStreamer, you need to enable the media pipeline link between the sensor and CSI,   Please check the Linux Reference Manual,  search "media-ctl" for more details. Re: imx95 configured camera (gc05a2) HI @danielchen         1.BSP:imx-6.12.20-2.0.0.xml        2.This version is already very new. Is it necessary to use version 6.12.34? Re: imx95 configured camera (gc05a2) which BSP version you are using?  can you try the latest BSP version 6.12.34 Re: imx95 configured camera (gc05a2) HI @danielchen       1.Check the formats supported by /dev/video2, in case they do not meet expectations      2.The format is incorrect; it is suspected that the CSI and the camera are not compatible. Re: imx95 configured camera (gc05a2) From the log file, the GC05A2 sensor at I2C address 1-0037 is detected and linked to the CSI interface. gc05a2 1-0037 → csidev-4ad30000.csi → crossbar → mxc_isi.2 → /dev/video2 The format negotiation shows GC05A2 outputs SGRBG10_1X10/2592x1944 CSI and ISI are configured for UYVY8_1X16/1920x1080 This implies that format conversion is happening, likely via ISI, and the pipeline is correctly routed to /dev/video2 . Below fail log shows the requested format is not supported by the V4L2 device /dev/ivdeo2 Re: imx95 configured camera (gc05a2) Why is there an error in the log? Re: imx95 configured camera (gc05a2) Hi @yrj  I would suggest you refer to UG10215:  i.MX Camera Porting Guide. https://www.nxp.com.cn/docs/en/user-guide/UG10215.pdf This document provides an overview of the i..MX95 applications processor hardware camera subsystem, and then describes its corresponding software architecture with the Linux Kernel and User space.  It also describes the porting instructions and how to configure the 3A algorithms. Regards Daniel Regards Daniel
查看全文
i.MX RT1050 の複数の開始アドレスから同じブートローダーを実行するにはどうすればいいですか? NXPコミュニティの皆様、こんにちは。 私は現在フラッシュの 0x60000000 に配置されている単一のブートローダを備えたi.MX RT1050プロジェクトに取り組んでいます。基本的に同じブートローダを2 つの異なる場所(工場出荷時および動作中のブート モードなど) から実行し、ブートローダが実行される開始アドレスを実行時に選択できるようにしたいです。 制約と設定: フラッシュにはブートローダ イメージが 1 つだけ存在します。 実行時に RAMから実行して、異なる開始アドレスを選択したいと思います。 ブートローダは現在、ポジショニング独立 (PIC) ではありません。 ブートローダーを保持するのに十分な RAM (0x80000000、サイズ 2 MB) が割り当てられています。 私は次のようなアプローチを知っています: ブートローダーをフラッシュから RAM にコピーします。 SCB->VTOR を新しい RAM の場所に設定します。 MSP を新しいブートローダのスタック ポインタに設定します。 RAM 内のリセット ハンドラーにジャンプします。 私の質問は次のとおりです: i.MX RT1050 は、PIC としてコンパイルされていない場合でも、RAM からブートローダを安全に実行できますか? ブートローダを位置非依存にするにはどのような変更が必要ですか? ファームウェア スロットにランタイム選択可能なブートローダー開始アドレスを実装するためのベスト プラクティスはありますか? あらゆるガイダンス、例、参考資料が非常に役立ちます。 ブートROM|ブート|フラッシュ コアとメモリ MCX C Re: How to run the same bootloader from multiple start addresses on i.MX RT1050? こんにちは@sachin13tさん、 役に立つかもしれない以下のリンクをご覧ください: i.MX RT10xxシリーズにセカンドブートローダーを実装する+ sbl/component/secure/semifunc/hab_rvt.c at master · nxp-mcuxpresso/sbl · GitHub ポジション独立コードの詳細については、次のリンクを参照してください。 Arm Cortex-M 用の GCC を使用した位置独立コード | Eclipse 上の MCU。 BR、 イサウルO。
查看全文
How to run the same bootloader from multiple start addresses on i.MX RT1050? Hi NXP Community, I am working on an i.MX RT1050 project with a single bootloader currently located at 0x60000000 in flash. I want the ability to choose at runtime which start address the bootloader runs from, essentially executing the same bootloader from two different locations (e.g., factory and working boot modes). Constraints and setup: Only one bootloader image exists in flash. I want to run it from RAM at runtime to select different start addresses. The bootloader is not currently position-independent (PIC). I have enough RAM allocated (0x80000000, size 2 MB) to hold the bootloader. I am aware of the approach where: Copy the bootloader from flash to RAM. Set SCB->VTOR to the new RAM location. Set MSP to the new bootloader’s stack pointer. Jump to the reset handler in RAM. My questions are: Can the i.MX RT1050 safely execute a bootloader from RAM if it is not compiled as PIC? What modifications are needed to make the bootloader position-independent? Are there best practices to implement a runtime-selectable bootloader start address for firmware slots? Any guidance, examples, or references would be very helpful. Boot ROM|Booting | Flash Core and Memory MCXC Re: How to run the same bootloader from multiple start addresses on i.MX RT1050? Hello @sachin13t , Please take a look at the following links that might be useful for you: Implement Second Bootloader on i.MX RT10xx Series + sbl/component/secure/semifunc/hab_rvt.c at master · nxp-mcuxpresso/sbl · GitHub For further information on the Position independent Code, you can refer to the following link: Position-Independent Code with GCC for ARM Cortex-M | MCU on Eclipse. BR, IsaulO.
查看全文
nRESET が立ち上がると、AUX2 の状態がラッチされ、通常モードまたはファームウェア ダウンロード モードになります。 キャプチャした波形に基づいて、nRESET の立ち上がりエッジに対して AUX2 のセットアップ時間とホールド時間の要件はありますか。 Re: rising nRESET latches the state of AUX2 to go into normal mode or firmware download mode. 問題は何ですか? Re: rising nRESET latches the state of AUX2 to go into normal mode or firmware download mode. IRQ をアクティブハイにプログラムします。 IDLE_IRQ を有効にします。 PN5180 は ROM から起動し、EEPROM 構成をロードします。 SO、コールド リセットまたはソフトウェア リセットの際、IRQ アクティブ ハイが直ちに有効になるのでしょうか?
查看全文
S32K(ST05 板)上未收到 CAN FD 远程帧响应 说明: 你好、 我正在研究 CAN FD 设置,我使用 ST05 板作为一个节点,将 PeakCan 用作另一个节点。 我从 ST05 发送一个远程帧。 在 PeakCAN 上,我可以在 PeakView 中看到这个远程帧。 然后,我从 PeakCAN 手动发送一个数据帧(具有相同的 ID)作为响应。 问题: ST05 板未收到数据帧响应。 注意: 我使用的是一个信息缓冲器。缓冲区首先用于传输远程帧,然后在发送后自动切换到RX 模式。 远程帧传输正常,但接收不到响应数据帧。 问题 在发送远程帧和接收相应数据帧时使用同一个信息缓冲区是否有任何限制? 我是否需要配置单独的 RX 报文缓冲区,以便在发送远程帧后接收数据帧? 还是我遗漏了 FlexCAN 中的某些配置? 提前感谢! Re: CAN FD Remote Frame Response Not Received on S32K (ST05 board) 您好, 在 CAN FD 中,完全不支持远程帧 - 远程请求替换 (RRS) 始终占主导地位 (0)。当配置 TX MB 发送 CAN FD 帧时,RTR 必须为 0,因此不会切换到 RX MB。 对于经典 CAN 帧,RTR 是有效的,切换到 RX MB 将对 FlexCAN 起作用。 BR, Petr
查看全文
CAN FD Remote Frame Response Not Received on S32K (ST05 board) Description: Hello, I am working on a CAN FD setup where I am using the ST05 board as one node and PeakCAN as the other. From ST05, I send a remote frame. On PeakCAN, I can see this remote frame in PeakView. Then, I manually send a data frame (with the same ID) from PeakCAN as a response. Problem: The ST05 board does not receive the data frame response. Note: I am using one message buffer. The buffer is first used to transmit the remote frame, and then it automatically switches to RX mode after sending. Remote frame transmission is working fine, but the response data frame is not being received. Question: Is there any restriction on using the same message buffer for sending a remote frame and then receiving the corresponding data frame? Do I need to configure a separate RX message buffer for receiving the data frame after the remote frame is sent? Or is there some configuration in FlexCAN that I am missing? Thanks in advance! Re: CAN FD Remote Frame Response Not Received on S32K (ST05 board) Hi, In CAN FD, remote frames are not supported at all - the Remote Request Substitution (RRS) is always dominant (0). When configuring TX MB to send CAN FD frames, RTR must be 0, and so there will be no switch to RX MB. For Classical CAN frame the RTR is valid and switch to RX MB would work on FlexCAN. BR, Petr
查看全文
IMX95 配置相机 (GC05A2) HI NXP 1.摄像机设置文档的下载链接 2.下面日志中的问题出在哪里? Linux Re: imx95 configured camera (gc05a2) 我建议您尝试使用 libcamera 进行测试。 export LIBCAMERA_PIPELINES_MATCH_LIST='nxp/neo,imx8-isi,uvcvideo'. gst-launch-1.0 libcamerasrc ! queue ! autovideosink Re: imx95 configured camera (gc05a2) 你好@danielchen 1.I' ve enabled media linking with the command( media-ctl -d /dev/media0 -l " gc05a2 1-0037': 0 - >' csidev-4ad30000. csi': 0[ 1] ") Re: imx95 configured camera (gc05a2) 你好,yrj 对于电路板支持包 6.12.20,我建议你参考 i.MX Linux 参考手册修订版 LF6.12.20_2.0.0。 您需要启用媒体链接。 使用 GStreamer 之前,需要启用传感器和 CSI 之间的媒体管道链接、 请查看 Linux 参考手册,搜索 " media-ctl " 了解更多详情。 Re: imx95 configured camera (gc05a2) 你好@danielchen 1.电路板支持包:imx-6.12.20-2.0.0.xml 2.这个版本已经很新了。有必要使用 6.12.34 版吗? Re: imx95 configured camera (gc05a2) 你使用的是哪个电路板支持包版本?你能试试最新的 电路板支持包 版本 6.12.34 吗 Re: imx95 configured camera (gc05a2) 你好@danielchen 1.Check the formats supported by /dev/video2, in case they do not meet expectations 2.格式不正确;怀疑 CSI 和相机不兼容。 Re: imx95 configured camera (gc05a2) 从日志文件中可以检测到位于 I2C 地址 1-0037 的 GC05A2 传感器,并将其链接到 CSI 接口。 gc05a2 1-0037 → csidev-4ad30000.csi → crossbar → mxc_isi.2→ /dev/video2 格式谈判显示 GC05A2 输出 SGRBG10_1X10/2592x1944 CSI 和 ISI 配置为 UYVY8_1X16/1920x1080 这意味着格式转换正在进行,很可能是通过 ISI 进行的,并且管道已正确路由到 /dev/video2 。 以下失败日志显示 V4L2 设备不支持请求的格式 /dev/ivdeo2 Re: imx95 configured camera (gc05a2) 为什么日志中会出现错误? Re: imx95 configured camera (gc05a2) 你好@yrj 我建议您参考 UG10215:i.MX 摄像头移植指南。 https://www.nxp.com.cn/docs/en/user-guide/UG10215.pdf 本文件概述了 i.MX95 应用处理器硬件摄像头子系统,然后介绍了与 Linux 内核和用户空间相应的软件架构。 它还介绍了移植说明以及如何配置 3A 算法。 此致 丹尼尔 此致 丹尼尔
查看全文
如何在 i.MX RT1050 上从多个启动地址运行同一个启动加载程序? 嗨,恩智浦社区、 我正在开发一个i.MX RT1050项目,其单个引导加载程序目前位于闪存中的 0x60000000。我希望能够在运行时选择启动加载程序从哪个起始地址运行,本质上是从两个不同的位置(例如,出厂启动模式和工作启动模式)执行相同的引导加载程序。 限制和设置: 闪存中只有一个引导程序映像。 我想在运行时从RAM 中运行它,以选择不同的起始地址。 引导加载程序目前与位置无关 (PIC)。 我已经分配了足够的 RAM(0x80000000,大小为 2 MB)来容纳引导加载程序。 我知道有这样一种做法: 将启动加载程序从闪存复制到 RAM。 将 SCB->VTOR 设置为新的 RAM 位置。 将 MSP 设置为新引导加载程序的堆栈指针。 跳转到 RAM 中的 RESET 处理程序。 我的问题是 如果 i.MX RT1050没有编译成 PIC,能否安全地从 RAM 执行引导加载程序? 要使引导加载程序与位置无关,需要做哪些修改? 是否有为固件插槽实施运行时可选择引导加载程序启动地址的最佳实践? 任何指导、示例或参考都会非常有帮助。 启动 ROM | 启动配置 | 闪存 核心与内存 MCXC Re: How to run the same bootloader from multiple start addresses on i.MX RT1050? 你好@sachin13t、 请查看以下可能对你有用的链接:在 i.MX RT10xx 系列上实现第二个引导加载程序 + master 上的 sbl/元器件/secure/semifunc/hab_rvt.c · nxp-mcux presso /sb l · GitHub 有关位置无关代码的更多信息,可以参考以下链接:适用于 ARM Cortex-M 的带有 GCC 的 位置独立代码 | Eclipse 上的 MCU。 BR, IsaulO.
查看全文
S32K344 can connect Jlink but not debug with Jlink or PE Hi everyone, I met a problem with my S32K344. It can connect JLINK and can be erased via JLINK. But it cannot  neither debug with JLINK or PE, nor run programme normally. For example, there is a programme about LED twinkling, I download it in S32K344 via JLINK, but the led does not work. The cause may be follow: In a project of S32K358, I used PE for debugging and forcibly changed the configuration of PE from S32K358 to S32K344. Then I clicked Dubug, which caused the chip to be unable to continue to be used normally. The above is entirely due to personal negligence. I hope my S32K344 return to normal, but I have no choice. So I ask everyone for help. Thank you! Here are some pictures about debugging: Then I connect it with Jlink: Then I debug with PE, there are some pictures: As you can see, I cannot debug with PE or Jlink. So confused. If you have any solution or advice, please reply soon. Thank you! Re: S32K344 can connect Jlink but not debug with Jlink or PE Oh, although it can be debugged in IAR, but when I turn off the power, and turn on the power, it does not work normally. I doubt that IAR debugs my S32K344 in RAM not flash. Re: S32K344 can connect Jlink but not debug with Jlink or PE Amazing! It can be debugged in IAR!
查看全文
i.MX 8MPのカスタムHDMI解像度 こんにちは、みんな、 HDMI経由で3840x726@60と3840x1080@60を表示したいのですが、「ドライバ/phy/freescale/phy-fsl-samsung-hdmi.c」のsamsung_phy_pll_cfg[]に必要なHDMI PLL設定を追加していただけると助かります。 ありがとう。 Re: Custom HDMI Resolution on i.MX 8MP こんにちは、 lf-6.22.y のsamsung-hdmi-phy-pll-カリキュレータと phy-fsl-samsung-hdmi.c ファイルを参照し、それに応じて static const struct phy_config phy_pll_cfg[] 配列に新しいエントリを追加しました。 その結果、ディスプレイ出力が正常に動作するようになりました。 Re: Custom HDMI Resolution on i.MX 8MP こんにちは、 PLLは、HDMIシリアライザに必要なクロック周波数を生成するために不可欠です。HDMIシリアライザは、パラレルデータを高速シリアルストリームに変換してHDMI出力します。phy phy-fsl-samsung-hdmi.c では、PLLはディスプレイに必要な特定のピクセルクロックに合わせてパラメータ(多くの場合、ルックアップテーブル(LUT)に格納)で設定されます。これは、新しいモードの追加や、様々な解像度に合わせてPLL設定を調整することに関する議論で見られます。   2560×14402560クロス1440 2560×1440 そして、   1920×12001920クロス1200 1920×1200 。                  PLL の使用方法: クロック生成: PLL はリファレンス クロック (APB やリファレンス クロックなど) を受け取り、HDMI シリアライザーが正しく動作するために必要な正確なクロック周波数を生成します。        さまざまなモードの構成: 様々なビデオモードをサポートするために、ドライバはサポートされるピクセルクロック周波数ごとに特定のパラメータを使用してPLLを設定する必要があります。これは通常、必要な設定を含むルックアップテーブル(LUT)によって処理されます。        ドライバとハードウェアの相互作用: phy-fsl-samsung-hdmi.c ファイルには、ディスプレイが機能するために必要なタイミングとクロックの仕様を満たすように、Samsung HDMI PHY の一部であるハードウェア PLL を構成するコードが含まれています。        ドライバ開発: 最近のパッチで新しいLUTエントリを追加し、PLLロック検出メカニズムを調整したことからもわかるように、より多くのモードのサポートを追加し、PLL設定を微調整することで、ドライバの機能を拡張する取り組みが継続されています。     よろしくお願いします。 Re: Custom HDMI Resolution on i.MX 8MP こんにちは、 私は Yocto Scarthgap リリースを使用してプロジェクトに取り組んでおり、 3840x1080 @ 60Hzのカスタム HDMI 解像度を有効にしようとしています。 このモードに必要なピクセル クロックは266.64 MHzです。これをサポートするために、ドライバ/phy/freescale/phy-fsl-samsung-hdmi.cのsamsung_phy_pll_cfg[]配列に次のエントリを追加しました。ファイル: C   { // 3840x1080@60Hz (266.64 MHz) 266640000, { 0x00, 0xD1, 0x6B, 0x15, 0x89, 0x05, 0x88, 0x45, 0x4F, 0x30, 0x33, 0x65, 0x30, 0xB8, 0x24, 0x80, 0x6C, 0xF2, 0x67, 0x00, 0x10, 0x81, 0x30, 0x32, 0x60, 0x8F, 0x00, 0x00, 0x08, 0x00, 0x00, 0x00, 0x00, 0x80, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0x00, 0xE0, 0x83, 0x0F, 0x3E, 0xF8, 0x00, 0x00, }, }, ただし、この変更を適用してシステムを起動した後、ディスプレイに何も出力されません (黒い画面)。これらの PHY PLL レジスタ値がハードウェアに対して間違っていると思われます。 私の主な質問は、特定のクロック レートに対して Samsung HDMI PHY の正しいレジスタ設定を生成CAN PLL 構成ツールがあるかどうかです。 現在の Yocto Scarthgap 環境ではビルド エラーが発生するため、メインライン カーネルの最新の phy-fsl-samsung-hdmi.c ドライバーをそのまま使用することはできないことに注意してください。 アドバイスや提案があれば、ぜひお願いします。 よろしくお願いします。 Re: Custom HDMI Resolution on i.MX 8MP こんにちは、 HDMI 経由で 3840x726@60 および 3840x1080@60 を実現するには、 samsung_phy ドライバの正確な HDMI PLL 構成は特定のドライバ バージョンによって異なりますが、選択した解像度とリフレッシュ レートに必要なデータ レートに合わせてピクセル クロック (PCLK)、ドット クロック、または TMDS (遷移最小差動信号) クロックを調整する必要があります。    1. 必要な帯域幅を決定する まず、各解像度の合計ピクセル レート (またはドット クロック) を計算します。 3840x726@60Hz : (3840 * 726 * 60) / 1,000,000 = 約167.96 MHz 3840x1080@60Hz : (3840 * 1080 * 60) / 1,000,000 = 約248.83 MHz   2. samsung_phy_ ドライバ構成を見つける samsung_phy_ ドライバーのソースコードを見つけます。 クロッキングと PLL がどのように制御されるかを確認するには、関連するドライバ ファイル (たとえば、Linux カーネルの drivers/phy/samsung/ ) を見つける必要があります。 既存の PLL 構成を調べます。 ドライバ内のクロック生成または PLL セットアップに関連する機能を探します。 3. PLL構成を調整し、dtbを設定します。   PLL (位相ロックループ) またはクロック コントローラを制御する samsung_phy_ ドライバ内の適切なレジスタを見つける必要があります。 希望する解像度に基づいて 正しいPCLKを生成するようにPLLを設定します。 よろしくお願いします。
查看全文
🚀 Kinara 2025 年第三季度非官方内部代码包版本 嗨,团队、 🎉 好消息 2025年第三季度的Kinara内部版本现已上线,可以进行测试!这是你在正式版本之前亲身体验最新代码包的机会。 📦可用套餐: ⚡ rt-sdk-ara2 🕵🏼 yolov8n-gstreamer-ara2 🗨️ llm-edge-studio 📸 llava-at-edge 🎥 qwen2.5-vl-gradio 🔗 在此处访问所有软件包:Kinara Q3 套餐文件夹 🧪 这个版本是关于什么的? 这是一份非官方的内部版本🚫仅供测试 基于Kinara SDK r1.2.1 版本 重点验证第三季度形象 将 仅在 SDK r1.3.0 和电路板支持包。 6.12.32_2.1.0 的正式版本之前 支持 🧰 主要功能 ✅ 包含 FFMPEG,无需手动版本! 🎥 ✅ 测试板:i.MX 8MP FRDM ✅ 您还可以在以下设备上试用:i.MX 95 FRDM& i.MX MR FRDM ✅ 官方版本将支持上面提到的所有 3 个板 🤝想要投稿? 如果您有支持 FFMPEG 的i.MX 95 FRDM或i.MX MR FRDM图像,请告诉我!我将上传它们,以便其他人也能使用它们 🙌 🛠️ 发现问题? 通过 JIRA 提交票单: 🔗 MICRSE JIRA 板 元器件:K-NPU: 受让方:Juan Jorge Mendoza🙋‍♂️ ⏳提醒您 如果你遇到任何问题,请随时报告——或者等待下一个正式版本即将发布! 🚀 感谢您的支持,祝您测试愉快!🧪 欢迎所有反馈意见!☺️
查看全文
最新バージョンのLPC1758のフラッシュの問題 NXPコミュニティの皆様、こんにちは。 最近、古い LPC1758FBD80 ( SKB283.1 10 ZSD1810A ) を交換するために、新しいバージョンの LPC1758FBD80 ( AZC39200 11 SSD2347C ) を購入しました。 次の 2 つの問題が発生しています。 IAR 経由のフラッシュは次のエラーで失敗します。 Error while calling macro execUserFlashInit Failed to load flash loader: FlashNXPLPC512K_Cortex.flash Could not start CPU core. (ErrorCode: -2) 同じ IAR セットアップは、古いLPC1758FBD80でも完璧に動作します。 最新バージョンの IAR ARM ツールチェーンですでに試しましたが、同じエラーが発生して失敗します。 J-Flash を使用するとバイナリがチップに正しくロードされるようですが、アプリケーションは最近のLPC1758FBD80では実行されないようです。一方、同じバイナリは古いバージョンでは完璧に動作します。 質問: 最近のLPC1758FBD80 ( AZC39200 11 SSD2347C)をサポートするために、IAR フラッシュローダー マクロまたは設定に推奨される更新はありますか? 最近のLPC1758FBD80 ( AZC39200 11 SSD2347C ) について、ブート ROM、フラッシュ、または PLL 初期化の違いを指定したエラッタ/変更ログが公開されていますか? 最近のLPC1758FBD80でアプリケーションを実行するために必要な既知の変更はありますか? 古いLPC1758FBD80から新しいものにアプリケーションを移行する方法について、アドバイスや推奨事項をいただければ幸いです。 よろしくお願い申し上げます。 LPC17xx Re: Flashing issues with recent version of LPC1758 こんにちは@Tay33 とても嬉しいです!発見したことや結果を共有していただきありがとうございます。きっと他の人にも役立つと思います! ディエゴ Re: Flashing issues with recent version of LPC1758 @diego_charlesさん、返信ありがとうございます。 ISP ピンを確認しましたが、それでもアプリケーションを起動できませんでした。 しかし、IAR フラッシュ ローダーがもう動作していないのではないかと疑っていたので、プロジェクト → オプション → デバッガー → ダウンロードの下にある「フラッシュ ローダーを使用する」オプションのチェックを外したら、J-Link プローブから新しい LPC1758 を正常にデバッグできるようになりました。 デバッグ中に、MCUがChip_SetupXtalClocking()関数(sysinit_17xx_40xx.c内)でスタックしていることがわかりました。SCS レジスタの SYSCTL_OSCSTAT ビットが低く固定されていたため、ファイルでエラーが発生しました。 外部発振器を調べたところ、発振するのではなく安定した電圧レベルを生成していることに気付きました。チップの交換中に何か問題が発生し、外部発振器が損傷した可能性があります。 一時的な修正として、内部 RC 発振器を使用するように切り替えたところ、アプリケーションが正常に起動しました。 私は間違いなく IAR にお問い合わせして、LPC1758 用のフラッシュ ローダーの更新バージョンを入手するつもりですが、今のところは先に進むことができます。 サポートありがとうございます! Re: Flashing issues with recent version of LPC1758 こんにちは@Tay33 お問い合わせいただきありがとうございます!2 番目のデバイス リビジョンから 3 番目のデバイス リビジョンに移行していると理解しています。 最新版では、以前の版からのいくつかの誤りが修正されています。表 2 の機能上の問題表によると、変更点をさらに説明する別のエラッタ バージョンは用意されていません。 確認したところ、このリビジョンでは新しいソフトウェアはリリースされておらず、IAR のフラッシュローダーを更新するためのガイドラインもありません。 J-Link でプログラミングした後でも起動に失敗するとのことでした。CAN ISP ピンを確認できますか?最新リビジョンを使用した場合、このピンの測定電圧はどれくらいですか? よろしくお願いします、 ディエゴ Re: Flashing issues with recent version of LPC1758 こんにちは、 次のエラーが発生するため、IAR は LPC17xx.mac ファイルを最新の LPC1758 バージョンで動作するように更新していないと思われます。 C:\Program Files (x86)\IAR Systems\Embedded Workbench 8.4\arm/config/flashloader/NXP/LPC17xx.mac(40,17): Error: Operation error. しかし、これを機能させるために何を変更する必要があるかはわかりません。 誰かこれについてCAN助けてくれませんか? __var FLASHCFG; __var MEMMAP; __var CLKSRCSEL; __var SCS; __var CCLKSEL; __var PLL0CON; execUserFlashInit() { // Save registers contents FLASHCFG = __readMemory32(0x400FC000, "Memory"); MEMMAP = __readMemory32(0x400FC040, "Memory"); CLKSRCSEL = __readMemory32(0x400FC10C, "Memory"); SCS = __readMemory32(0x400FC1A0, "Memory"); CCLKSEL = __readMemory32(0x400FC104, "Memory"); PLL0CON = __readMemory32(0x400FC080, "Memory"); // Disable the PLL. __writeMemory32(0x00000000, 0x400FC080, "Memory"); // PLL0CON = 0 // Qualify the PLL change. __writeMemory32(0x000000AA, 0x400FC08C, "Memory"); // PLL0FEED = 0xAA __writeMemory32(0x00000055, 0x400FC08C, "Memory"); // PLL0FEED = 0x55 __writeMemory32(0x00000000, 0x400FC104, "Memory"); // CCLKSEL=0 // Enable main clock __writeMemory32(0x00000020, 0x400FC1A0, "Memory"); // SCS.OSCEN = 1 __delay(1); //Reading status is unstable // Wait on OSCSTAT bit, set when oscillator is ready. //while(!(__readMemory32(0x400FC1A0, "Memory") & 0x40)) // Switch to main clock instead of internal RC for stable JTAG auto-speed __writeMemory32(0x00000001, 0x400FC10C, "Memory"); // CLKSRCSEL = 1 // Make sure that the flash memory system is correctly setup. __writeMemory32(0x3A , 0x400FC000, "Memory"); // FLASHCFG = 0x3A; // If the MAM values was wrong, a dummy read is necessary to get the flash memory in sync. __writeMemory32(0x00000001, 0x400FC040, "Memory"); // MEMMAP = 1 __readMemory32(0x00000000, "Memory"); } execUserFlashExit() { // Restore modified registers __writeMemory32(CLKSRCSEL, 0x400FC10C, "Memory"); __writeMemory32(PLL0CON, 0x400FC080, "Memory"); // Qualify the PLL change. __writeMemory32(0x000000AA, 0x400FC08C, "Memory"); __writeMemory32(0x00000055, 0x400FC08C, "Memory"); __writeMemory32(CCLKSEL, 0x400FC104, "Memory"); __writeMemory32(SCS, 0x400FC1A0, "Memory"); if (SCS & 0x20) { __delay(1); //Reading status is unstable // Wait on OSCSTAT bit, set when oscillator is ready. //while(!(__readMemory32(0x400FC1A0, "Memory") & 0x40)); } __writeMemory32(FLASHCFG, 0x400FC000, "Memory"); __writeMemory32(MEMMAP, 0x400FC040, "Memory"); // Dummy read to get the flash memory in sync __readMemory32(0x00000000, "Memory"); }
查看全文
imx95 構成のカメラ (gc05a2) こんにちはNXP 1. カメラ設定ドキュメントのダウンロードリンク 2. 以下のログで問題はどこにありますか? Linux Re: imx95 configured camera (gc05a2) libcamera を使用してテストしてみることをお勧めします。 LIBCAMERA_PIPELINES_MATCH_LIST='nxp/neo,imx8-isi,uvcvideo' をエクスポートします。 gst-launch-1.0 libcamerasrc ! queue ! autovideosink Re: imx95 configured camera (gc05a2) こんにちは@danielchen 1. コマンド で プレスリリース、製品ニュース リンクを 有効 に し まし た( media - ctl - d / dev / media0 - l " ' gc05a2 1 - 0037 ': 0 - > ' csidev - 4ad30000. csi ': 0[ 1] ") Re: imx95 configured camera (gc05a2) こんにちは、yrj BSP 6.12.20の場合、i.MX Linux リファレンス マニュアル Rev LF6.12.20_2.0.0 を参照することをお勧めします。 プレスリリース、製品ニュースのリンクを有効にする必要があります。 GStreamerを使用する前に、センサとCSI間のメディアパイプラインリンクを有効にする必要があります。 詳細については、Linux リファレンス・マニュアルで「プレスリリース、製品ニュース-ctl」を検索してください。 Re: imx95 configured camera (gc05a2) こんにちは@danielchen 1.BSP:imx-6.12.20-2.0.0.xml 2.このバージョンはすでにかなり新しいです。バージョン6.12.34を使用する必要はありますか? Re: imx95 configured camera (gc05a2) どの BSP バージョンを使用していますか?最新のBSPバージョン6.12.34をCANますか? Re: imx95 configured camera (gc05a2) こんにちは@danielchen 1. /dev/video2 でサポートされているフォーマットが期待どおりでないCASEに備えて確認します。 2.フォーマットが正しくありません。CSI とカメラに互換性がないことが疑われます。 Re: imx95 configured camera (gc05a2) ログ ファイルから、I2C アドレス 1-0037 の GC05A2 センサが検出され、CSI インターフェースにリンクされています。 gc05a2 1-0037 → csidev-4ad30000.csi → クロスバー → mxc_isi.2→ /dev/video2 フォーマット交渉は GC05A2出力 SGRBG10_1X10/2592x1944 CSIとISIは、 UYVY8_1X16/1920x1080 これは、おそらく ISI を介して形式変換が行われており、パイプラインが /dev/video2 に正しくルーティングされていることを意味します。 以下の失敗ログは、要求されたフォーマットがV4L2デバイス/dev/ivdeo2でサポートされていないことを示しています。 Re: imx95 configured camera (gc05a2) ログにエラーがあるのはなぜですか? Re: imx95 configured camera (gc05a2) こんにちは@yrj UG10215: i.MX カメラ移植ガイドを参照することをお勧めします。 https://www.nxp.com.cn/docs/en/ユーザーガイド/UG10215.pdf このドキュメントでは、i..MX95 アプリケーション プロセッサのハードウェア カメラ サブシステムの概要を示し、Linux カーネルとユーザー空間に対応するソフトウェア アーキテクチャについて説明します。また、移植手順と 3A アルゴリズムの構成方法についても説明します。 よろしくお願いします。 ダニエル よろしくお願いします。 ダニエル
查看全文
动态内存分配疑问 嗨,恩智浦社区、 HEAP_SIZE = DEFINED(__heap_size__) ? __heap_size__ : 0x00001000; 堆内存分配是通过链接器脚本在 SRAM 区域定义的。 谁能告诉我上述堆是否被标准库使用,比如 malloc、calloc 和 free? Re: dynamic memory allocation doubts @vignesh3, 是的 _sbrk 是 malloc() 用来递增 "heap_end "并返回指针的函数。因此,从这个感知上讲,它分配内存。 使用函数 "free()",内存本身就会被释放。这意味着该功能将此内存标记为可重复使用。 Re: dynamic memory allocation doubts 你好@gaurav_sharma、 _sbrk 是用来分配内存的吧? 如果是这样,哪里能免费? 感谢您的回复。 Re: dynamic memory allocation doubts @vignesh3, 是的,C 运行时将使用堆区域来处理动态分配的内存请求。堆是在启动代码中初始化的。链接器使用名为 HEAP_SIZE 的变量定义堆大小。 malloc 使用 _sbrk 函数。 _sbrk 使用链接器中定义的 __heap_limit 等变量。这就是动态分配内存的定义和使用方式。 希望对您有所帮助!
查看全文
rising nRESET latches the state of AUX2 to go into normal mode or firmware download mode. Based on the waveform we captured, Is there a setup and hold time requirement for AUX2 wrt to nRESET rising edge. Re: rising nRESET latches the state of AUX2 to go into normal mode or firmware download mode. what is the issue? Re: rising nRESET latches the state of AUX2 to go into normal mode or firmware download mode. We program IRQ to active high. We enable IDLE_IRQ. PN5180 boots from ROM and then load EEPROM config. So upon cold RESET or software RESET, IRQ active high take effect immediately?
查看全文
关于 IMX6ULL 的 LVDDR3 速度问题 我们使用的是 MCIMX6Y2CVM05AB + LvDDR3 (MT41K256M16TW-107)。在压力测试期间,当 DDR3 速度达到 432MHz 时发生以下错误: DDR Freg: 432 MHZ t0.1: data is addr test Address of failure(step2):0x80000004 Data was: 0x80000000 But pattern should match address Error: failed to run stress test!!! 问题如何修正此错误以获得更高的速度,特别是 500MHz 以上的速度? Re: Regarding the speed issue of LVDDR3 for IMX6ULL 可以看到,i.MX6ULL 支持的最大 DDR 时钟为 400MHZ。 试试看 400 兆赫(800 Mbps)或 396 兆赫(792 Mbps) 这些是采用 LPDDR3 的 i.MX6ULL 的常用稳定频率。 您选择的是超频
查看全文
IMX6ULLのLVDDR3の速度問題について MCIMX6Y2CVM05AB + LvDDR3 (MT41K256M16TW-107)を使用しています。ストレス テスト中に、DDR3 速度が 432MHz に達したときに次のエラーが発生しました。 DDR周波数: 432 MHz t0.1: データはアドレステストです 失敗のアドレス(ステップ2):0x80000004 データは0x80000000でした しかしパターンはアドレスと一致する必要があります エラー: ストレス テストの実行に失敗しました。 質問: このエラーを修正して、具体的には 500 MHz を超える速度を実現するにはどうすればよいですか? Re: Regarding the speed issue of LVDDR3 for IMX6ULL i.MX6ULL のサポートでは最大 DDR クロックが 400MHZ であることがわかります。 試す: 400 MHz (800 Mbps) または 396 MHz (792 Mbps) これらは、LPDDR3 を搭載した i.MX6ULL の一般的な安定周波数です。 あなたの選択はオーバークロックです
查看全文
组播 vlan 标记的畸形数据包会导致 EMAC 发送异常的 你好,团队、 该问题来自https://community.nxp.com/t5/S32G-Internal-Community/Malformed-Undersized-frame-cause-PFE-VLAN-bridge-forwarding/td-p/2174314 通过调查,我用以下方法在 S32G RDB2 上重现了这一问题。 环境: PC -- 畸形数据包 --> EMAC1 --> PFE VLAN_BRIDGE --> EMAC2 --> PC、Wireshark FCI 配置: libfci_cli bd-add --vlan=2 for x in emac1 hif0 hif1 hif2 ; do libfci_cli bd-insif --vlan=2 -i $x --tag=ON; done for x in emac2 ; do libfci_cli bd-insif --vlan=2 -i $x --tag=OFF; done libfci_cli phyif-update -i emac1 --mode=VLAN_BRIDGE libfci_cli bd-print 向 EMAC1 发送畸形数据包。 畸形数据包是通过截断正常 IP 数据包形成的。 然后就可以通过 Wireshark 观察到异常数据包。主要条件是 vlan 标记的畸形数据包、 数据包将被转发到 EMAC2、HIF0、HIF1 和 HIF2。 将删除 EMAC2 上的 vlan 标记 通过实验,我发现将 GPI_DTX_ASEQ 初始化为 0x60 可以避免这个问题。 DDR 缓冲区的布局。 如何解释这个问题,根本原因是什么? 此致 莱德 PFE Re: Multicast vlan tagged malformed packets cause EMAC to send abnormal 嗨,塞巴斯蒂安、 我没有在 G3 上重现这个问题。 如果副本编号小于 4,就不会出现这个问题,而且我在 "职位分类 "标题上也没有发现任何问题,所以我相信这不是 FW 的问题。 Re: Multicast vlan tagged malformed packets cause EMAC to send abnormal 建议的解决方案是在寄存器中写入 x60,而手册规定应该是 x40 或 x50,这听起来非常冒险。多年来,aseq_len 的值曾多次更改(请参阅AAVB-2028和相关票据),以实现硬件变通和提高性能(在 G3 上也是如此)。也许我们可以重新审视这一价值。G3 也会出现这个问题吗? 通常,VLAN 标记由 GPI 硬件模块添加/删除。但我们知道,GPI 在小帧校验方面存在缺陷。在添加/删除 VLAN 标记方面似乎也存在错误。因此,我们可能需要在 PFE FW 中实施一种变通方法。 我已创建了一个 FW 故障单ANET-897,我们可以开始计划分析,也许可以尝试在 PFE 团队中重现该问题。 PS:当你在劳特巴赫转储数据包时,请使用 /byte 选项,这样我们就可以看到网络的字节顺序。让 Wireshark 在之前和之后捕获数据包也可能会有所帮助(我可以在链接的票证中看到)
查看全文
Flashing issues with recent version of LPC1758 Hello NXP community, I've recently purchased a newer version of LPC1758FBD80 (AZC39200 11 SSD2347C) to replace my older LPC1758FBD80 (SKB283.1 10 ZSD1810A). I am encountering two issues: Flashing via IAR fails with the following error :  Error while calling macro execUserFlashInit Failed to load flash loader: FlashNXPLPC512K_Cortex.flash Could not start CPU core. (ErrorCode: -2) The same IAR setup works perfectly on my older LPC1758FBD80. I already tried with the latest version of IAR ARM toolchain, it still fails with the same error. Using J-Flash seems to correctly load my binary into the chip, but my application does not seem to run on the recent LPC1758FBD80, while the same binary works perfectly on the old one. Questions: Are there recommended updates for IAR flashloader macros or settings to support recent LPC1758FBD80 (AZC39200 11 SSD2347C) ? Is there a published errata / change log for recent LPC1758FBD80 (AZC39200 11 SSD2347C) that specifies differences in boot ROM, flash, or PLL initialization? Are there any known changes required for the recent LPC1758FBD80 to run applications ? I would appreciate any guidance or recommendations on how to migrate applications from an old LPC1758FBD80 to a more recent one. Thank you LPC17xx Re: Flashing issues with recent version of LPC1758 Hi @Tay33  This is very good to hear! Thank  you for sharing your findings and outcome, it may help others a well! Diego Re: Flashing issues with recent version of LPC1758 Thank you @diego_charles  for your reply. I checked the ISP pin, but I still wasn’t able to boot my application. However, because I was suspecting that the IAR flash loaders wasn't working anymore, I unchecked the “Use flash loader(s)” option under Project → Options → Debugger → Download, and was then able to successfully debug my new LPC1758 from my J-Link probe. During debugging, I found that the MCU was stuck in the Chip_SetupXtalClocking() function (in sysinit_17xx_40xx.c file), because the SYSCTL_OSCSTAT bit of the SCS register was stuck low. After examining my external oscillator, I noticed that it was producing a stable voltage level instead of oscillating. I think something went wrong during the chip replacement, which might have damaged my external oscillator. As a temporary fix, I switched to using the internal RC oscillator, and my application boots successfully ! I will certainly contact IAR to obtain an updated version of the flash loader for the LPC1758, but I can move forward for now. Thank you for your support ! Re: Flashing issues with recent version of LPC1758 Hi @Tay33  Thank you for reaching out! I understand that you are migrating from the second device revision to the third device revision.  The latest revision corrects some erratas from the previous revision. According to Table 2. Functional problems table But we do not have another errata version available that explains further the changes.  As I have been checking there is no new software released for this revision, and we do not  guidelines to update the flashloader for IAR. You mentioned failure to boot the even after programming with J-Link. Can you check the ISP pin? What is the measured voltage of this pin when using the lastest revision?  Best regards,  Diego Re: Flashing issues with recent version of LPC1758 Hi,  I think that IAR has not updated their LPC17xx.mac file to work with the latest LPC1758 version, since the following error is raised :  C:\Program Files (x86)\IAR Systems\Embedded Workbench 8.4\arm/config/flashloader/NXP/LPC17xx.mac(40,17): Error: Operation error. However I’m not sure what needs to be changed to make it work. Can anyone help me with this? __var FLASHCFG; __var MEMMAP; __var CLKSRCSEL; __var SCS; __var CCLKSEL; __var PLL0CON; execUserFlashInit() { // Save registers contents FLASHCFG = __readMemory32(0x400FC000, "Memory"); MEMMAP = __readMemory32(0x400FC040, "Memory"); CLKSRCSEL = __readMemory32(0x400FC10C, "Memory"); SCS = __readMemory32(0x400FC1A0, "Memory"); CCLKSEL = __readMemory32(0x400FC104, "Memory"); PLL0CON = __readMemory32(0x400FC080, "Memory"); // Disable the PLL. __writeMemory32(0x00000000, 0x400FC080, "Memory"); // PLL0CON = 0 // Qualify the PLL change. __writeMemory32(0x000000AA, 0x400FC08C, "Memory"); // PLL0FEED = 0xAA __writeMemory32(0x00000055, 0x400FC08C, "Memory"); // PLL0FEED = 0x55 __writeMemory32(0x00000000, 0x400FC104, "Memory"); // CCLKSEL=0 // Enable main clock __writeMemory32(0x00000020, 0x400FC1A0, "Memory"); // SCS.OSCEN = 1 __delay(1); //Reading status is unstable // Wait on OSCSTAT bit, set when oscillator is ready. //while(!(__readMemory32(0x400FC1A0, "Memory") & 0x40)) // Switch to main clock instead of internal RC for stable JTAG auto-speed __writeMemory32(0x00000001, 0x400FC10C, "Memory"); // CLKSRCSEL = 1 // Make sure that the flash memory system is correctly setup. __writeMemory32(0x3A , 0x400FC000, "Memory"); // FLASHCFG = 0x3A; // If the MAM values was wrong, a dummy read is necessary to get the flash memory in sync. __writeMemory32(0x00000001, 0x400FC040, "Memory"); // MEMMAP = 1 __readMemory32(0x00000000, "Memory"); } execUserFlashExit() { // Restore modified registers __writeMemory32(CLKSRCSEL, 0x400FC10C, "Memory"); __writeMemory32(PLL0CON, 0x400FC080, "Memory"); // Qualify the PLL change. __writeMemory32(0x000000AA, 0x400FC08C, "Memory"); __writeMemory32(0x00000055, 0x400FC08C, "Memory"); __writeMemory32(CCLKSEL, 0x400FC104, "Memory"); __writeMemory32(SCS, 0x400FC1A0, "Memory"); if (SCS & 0x20) { __delay(1); //Reading status is unstable // Wait on OSCSTAT bit, set when oscillator is ready. //while(!(__readMemory32(0x400FC1A0, "Memory") & 0x40)); } __writeMemory32(FLASHCFG, 0x400FC000, "Memory"); __writeMemory32(MEMMAP, 0x400FC040, "Memory"); // Dummy read to get the flash memory in sync __readMemory32(0x00000000, "Memory"); }
查看全文