i.MX95/i.MX952 - LPDDR5/LPDDR4X memory compatibility guide The purpose of this document is to provide extended guidance for selection of compatible LPDDR5 and LPDDR4x memory devices that are supported by the i.MX 95 and i.MX 952 processors. In all cases, it is strongly recommended to follow the DRAM layout guidelines outlined in the NXP Hardware Developer's Guides for the specific SoCs. Please note that some of the LPDDR4x devices may not support operation at low speeds and in addition, DQ ODT may not be active, which can impact signal integrity at these speeds. If low speed operation is planned in the use case, please consult with the memory vendor the configuration aspects and possible customization of the memory device so correct functionality is ensured. LPDDR5 - maximum supported densities SoC Max Data bus width Maximum density Assumed memory organization Notes i.MX 95 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses and x8 (byte mode) organization 1, 3, 7 i.MX 952 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses and x8 (byte mode) organization 1, 3, 7, 9   LPDDR5 - list of validated memories Note: The memory vendors often list their devices as LPDDR5x in their high-level product information while in fact, they are in most cases backward compatible with the LPDDR5 mode. This may lead to the false impression that there are not so many LPDDR5 devices on the market. In such cases, it is strongly recommended to check the full datasheet to confirm if the device is in fact LPDDR5/LPDDR5x or LPDDR5x only. The SoC cannot be used with devices that only support the LPDDR5X mode. The validation process is an ongoing effort - regular updates of the table are expected. SoC Density Memory Vendor  Validated Memory Part#  Notes i.MX 95 128Gb/16GB Micron MT62F4G32D8DV-023 FAAT:C - 64Gb/8GB  Samsung K3KL9L90QM-MHCT - 32Gb/4GB  Samsung K3KL8L80QM-MHCT 2 32Gb/4GB  Samsung K3KL8L80EM-MUCV 2        64Gb/8GB  SK HYNIX H58G66DK9VX067N 2 64Gb/8GB Micron MT62F2G32D4DS-023 FAAT:C 2, 6 32Gb/4GB Micron MT62F1G32D2DS-020 WT:D 2 16Gb/2GB Micron MT62F1G16D1DS-023 IT:B 2 64Gb / 8GB Rayson RS2G32LO5D24DB-31BT 2 32Gb/4GB Rayson ATL5X4G32M7E-31IT 2 64Gb / 8GB CXMT CXDB6CCBM-MA-A 2 i.MX 952 128Gb/16GB Micron MT62F4G32D8DV-023 FAAT:C 9 32Gb/4GB Micron MT62F1G32D2DS-020 WT:D 2   LPDDR5 - list of incompatible devices The SoC cannot be used with memory devices that only support the LPDDR5x mode. LPDDR4x - maximum supported densities SoC Max Data bus width Maximum density Assumed memory organization Notes i.MX 95 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses 1 i.MX 952 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses 1, 9   LPDDR4x - list of validated memories The validation process is an ongoing effort - regular updates of the table are expected. SoC Density Memory Vendor Validated Memory Part# Notes i.MX 95 64Gb/8GB Micron   MT53E2G32D4DE-046 AUT:C  5 8Gb/1GB Micron MT53E256M32D1KS-046 IT:L 2 128Gb/16GB Micron MT53E4G32D8GS-046 2 64Gb/8GB SK Hynix H54G66BYYVPX104 2 32Gb/4GB Intelligent Memory IMBG32L4KBB_V10 2 48Gb/6GB Micron MT53E1536M32D4DT-046 WT:A 3, 8 24Gb/3GB Micron MT53E768M32D4DT-053 AIT:E 3, 8 8Gb/1GB Samsung K4U8E3S4ADGHCL  2 32Gb/4GB Intelligent Memory IMBG32LK4BBG-046I 2 32Gb/4GB Alliance Memory AS4C1G32MD4V-046BIN 2 64Gb/8GB Rayson ATL4X8G32M2D-46IT 2 64Gb/8GB Rayson ATL4X8G32M2D-46AIT 2 64Gb/8GB DW DWCTB36HLC0 2 8Gb/1GB Alliance Memory AS4C256M32MD4V-062BAN 2 32Gb/4GB ISSI IS46LQ32K01S2A-046BLA2 2 32Gb/4GB Nanya NT6AT1024T32AV-J1 2 i.MX 952 64Gb/8GB Micron   MT53E2G32D4DE-046 AUT:C  9   LPDDR4/4X - list of incompatible devices Note: This SoC supports LPDDR4x memory devices. This SoC is not compatible with memories that only support LPDDR4. Combo Devices that support both LPDDR4x and LPDDR4 are compatible with the SoC. Note 1: The numbers are based purely on the IP documentation for the DDR Controller and the DDR PHY, on the settings of the implementation parameters chosen for their integration into the SoC, SoC reference manual and on the JEDEC standards JESD209-5 (LPDDR5) and JESD209-4C/JESD209-4-1 (LPDDR4/4X). Therefore, they are not backed by validation, unless said otherwise and there is no guarantee that an SoC with the specific density and/or desired internal organization is offered by the memory vendors. Should the customers choose to use the maximum density and assume it in the intended use case, they do it at their own risk. Note 2: The memory part number did not undergo full JEDEC verification however, it passed all functional testing items. Note 3: Memory devices with binary densities (e.g., 1 GB, 2 GB, 4 GB) are preferred because they simplify memory management by aligning with system addressing schemes and reducing software complexity. Note 4: All memory parts are available at vendors unless stated otherwise. Checked Q2 2026 Note 5: Memory device supports both LPDDR4x and LPDDR4, however can only be used in LPDDR4x mode Note 6: Not validated by NXP but confirmed working on a non NXP Board Note 7: The maximum density supported may change in the future when DRAM vendors make higher density options available Note 8: This DRAM part number is not recommended for new designs Note 9: This SoC is in Pre-Production IMX95EVK

Implementing Dual Image boot Using SEC Tool (function() { var wrapper = document.getElementById('lia-vid-6400987003112w960h540r421'); var videoEl = wrapper ? wrapper.querySelector('video-js') : null; if (videoEl) { if (window.videojs) { window.videojs(videoEl).ready(function() { this.on('loadedmetadata', function() { this.el().querySelectorAll('.vjs-load-progress div[data-start]').forEach(function(bar) { bar.setAttribute('role', 'presentation'); bar.setAttribute('aria-hidden', 'true'); }); }); }); } }})(); (view in My Videos) announcement

T1040RDB: CodeWarrior TAP経由で接続中に「JTAGチェーンを正しく構成できませんでした」 こんにちは、チームの皆さん、 私たちは新しいT1040RDBボードを使用しており、CodeWarriorを使ってJTAG経由でターゲットに接続し、U-Bootをボードにロード/プログラムしようとしています。 接続処理中に、CodeWarriorは以下のエラーを報告します。 JTAGチェーンの設定が正しく行われませんでした その結果、ボードとのJTAG接続を確立できず、U-Bootのロードに進むことができません。 重要な点として、以前にもCodeWarriorとTAPを含む同じ構成を使用して、他のT1040RDBボードにU-Bootを正常にロードしており、JTAG関連の問題は発生していないことを付け加えておきます。この問題は、この新しいボードでのみ確認されています。 設定の詳細： ボード: T1040RDBプロセッサ: T1040 デバッグプローブ/TAP: CodeWarrior TAP over USB Freescale アプリケーション：CodeWarrior Development Studio For PA バージョン：10.5 ホストOS: Windows 11 Pro 実施されたチェック項目： 基板の電源投入シーケンスを確認しました。 JTAGケーブルの接続と向きを確認しました。 CodeWarriorを再起動し、ボードの電源を入れ直しました。 ホストPCがTAP/デバッグプローブを検出したことを確認しました。 複数回再接続を試みましたが、結果は同じでした。 基板上のスイッチ設定を確認したところ、正しく設定されていました。 参考までに、現在のエラー画面のスクリーンショットと、同じCodeWarriorおよびTAP設定を使用して別のT1040RDBボードで以前に正常に動作したセッションのスクリーンショットを添付しました。以前の基板では同じ手順を問題なく進めることができましたが、新しい基板ではこの段階で「JTAGチェーンを正しく構成できませんでした」というエラーが発生して失敗します。 この問題の考えられる原因と、今後の対応についてご教示いただけますでしょうか？ ご協力をお願いします。 よろしくお願いします、 A.マルティ QorIQ T1デバイス Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code おそらく、ターゲットボード上に有効なRCWが存在しないと思われます。以下のいずれかの方法を選択してください。 1. スイッチ設定を構成して、ターゲットボードをハードコードされたRCWとして設定してください。 2. RCWをオーバーライドするには、CodeWarrior JTAG設定ファイルを使用してください。 セクション「8.4」を参照してください。C:\Freescale\CW_PA_v10.5.1\PA\Help\PDF\Targeting_PA_Processors.pdf 内の「JTAG構成ファイルを使用するためのリモートシステムの設定」を参照してください。 さらに、C:\Freescale\CW_PA_v10.5.1\PA\ccs\bin\ccs.exe から CCS コンソールを開き、以下の CCS コマンドを入力して検証を行ってください。 % すべて削除 % config cc cwtap % ccを表示 % ccs::config_chain t1040 % ccs::reset_to_debug Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code こんにちは @ yipingwang さん ご提案ありがとうございます。 ポイント1については、すでに基板スイッチの設定を確認しており、このプロセス中に正しく設定されています。 ポイント2に関しては、以下のセクション8.4「JTAG構成ファイルを使用するためのリモートシステムの設定」を参照しました。 C:\Freescale\CW_PA_v10.5.1\PA\Help\PDF\Targeting_PA_Processors.pdf ステップ13で述べたように、JTAG初期化ファイルを以下から選択するように指示されています。 \PA\PA_Support\Initialization_Files\jtag_chains しかし、私たちのインストール環境では、このディレクトリには複数のJTAG初期化ファイルが含まれています（添付のスクリーンショットを参照してください）。T1040RDBボードにはどのJTAG初期化ファイルを選択すればよいのか、不明です。 私たちのセットアップに適したJTAG初期化ファイルを教えていただけますか? ご参考までに、以下の資料を添付いたしました。 jtag_chainsディレクトリにあるJTAG初期化ファイルのスクリーンショット。 ボードへの接続を試みた際に発生したエラーのスクリーンショット。 さらに、CCSコマンド(すべて削除、config cc cwtap、show ccなど)を実行しることができませんでした。なぜなら、C:\Freescale\CW_PA_v10.5.1\PA\ccs\bin\ccs.exeに関連付けられたCCSコンソールを特定できなかったからです。これらのコマンドを実行するためにCCSコンソールにアクセスする方法を教えていただけませんか? ご協力をお願いします。 Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 弊社ではDDR3メモリを搭載したT1040RDBを使用しています。 Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code T1040RDBはDDR3に対応していますか、それともT1040D4RDBはDDR4に対応していますか？ Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code ハードコードされたRCWモードについては以下を参照し、その後CodeWarriorを使用してターゲットボードに接続してください。 ボード上では、ONとOFFはそれぞれ0と1で表されます。 SW1[1:8] SW2[1] 0_1001_1110 (0x9E) 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code いいえ、弊社にはQCVSツールはございません。私たちのセットアップにはCodeWarrior USB TAPとCodeWarrior for Power Architecture v10.5.1のソフトウェアしかありません。 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code QCVSツールはお持ちですか？ 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code RCWのPBL（問題解決型学習）はどのように作成するのですか？ Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code こんにちは、QCVSのオフラインインストールパッケージを送ってもらえますか?

替换 TI LSF0204 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 您好， 我可以用NXP NTB0104直接替代TI LSF0204吗？ 或者电路需要修改吗？ PS：UART接口，1.8V至3.3V。 太感谢了。 Re: Replace TI LSF0204 我们使用 NTB0104 将控制器的 1.8V UART TX 和 RX 信号转换为 3.3V 信号，以传输到 Berg 引脚。事情没成功。但是当我把NTB0104换成NTS0104之后，它就正常工作了，这是什么原因呢？ Re: Replace TI LSF0204 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 感谢您对恩智浦产品的关注。 是的，您可以直接更换。 此致敬礼

TI LSF0204を交換してください。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、 NXP NTB0104をTI LSF0204の代替品として直接使用することは可能でしょうか？ あるいは回路の変更が必要でしょうか？ 追伸:UARTインターフェース、1.8Vから3.3Vまでです。 本当にありがとうございます。 Re: Replace TI LSF0204 コントローラーから1.8VのUARTのTX信号とRX信号を3.3V、さらにBERGピンに変換するためにNTB0104を使っています。うまくいかなかった。しかし、NTB0104をNTS0104に交換したら正常に動作しました。その理由は何でしょうか？ Re: Replace TI LSF0204 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> NXP製品に興味を持ってくださりありがとうございます。 はい、直接交換できます。 よろしくお願いいたします

T1040RDB: " 通过 CodeWarrior TAP 连接时无法正确配置 JTAG 链 " 大家好， 我们正在开发一款新的 T1040RDB 主板，并正在尝试使用 CodeWarrior 通过 JTAG 连接到目标，以便将 U-Boot 加载/编程到主板上。 在连接过程中，CodeWarrior 报告了以下错误： "无法正确配置 JTAG 链" 因此，我们无法与主板建立 JTAG 连接，无法继续加载 U-Boot。 值得注意的是，我们之前使用过相同的设置，包括 CodeWarrior 和 TAP，成功地在其他 T1040RDB 主板上加载 U-Boot，而不会遇到任何与 JTAG 相关的问题。只有这些新主板才会出现这个问题。 设置详情： 主板：T1040RDB 处理器：T1040 调试 Probe/TAP：CodeWarrior 通过 USB Freescale TAP 应用程序：CodeWarrior Development Studio For PA 版本：10.5 主机操作系统：Windows 11 专业版 已执行的检查： 已验证板开机顺序。 已确认JTAG电缆的连接及方向。 重新启动 CodeWarrior 并重新启动主板。 已验证主机电脑是否检测到TAP/调试探测器。 尝试多次重新连接，结果都一样。 已验证板交换机设置及其配置正确。 作为参考，我们附上了当前错误的屏幕截图以及之前在另一个 T1040RDB 主板上使用相同的 CodeWarrior 和 TAP 设置成功会话的屏幕截图。之前的主板能够顺利完成相同的步骤，而新主板在此阶段因 " 无法正确配置 JTAG 链 " 错误而失败。 能否请您分析一下此问题的可能原因，并告知后续处理方案？ 请帮忙。 此致， A.Maruthi QorIQ T1 设备 Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 您的目标板上可能没有有效的 RCW，请选择以下方法之一。 1。请配置交换机设置，将目标板设置为硬编码 RCW。 2. 请使用 CodeWarrior JTAG 配置文件来覆盖 RCW。 请参阅"8.4 节设置远程系统以使用 JTAG 配置文件" ，详见 C:\Freescale\CW_PA_v10.5.1\PA\Help\PDF\Targeting_PA_Processors.pdf 此外，请从 C:\Freescale\CW_PA_v10.5.1\PA\ccs\bin\ccs.exe 打开 CCS 控制台，并输入以下 CCS 命令进行验证。 % 删除全部 % config cc cwtap % 显示字幕 % ccs::config_chain t1040 % ccs::reset_to_debug Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 你好@yipingwang ， 谢谢你的建议。 关于第 1 点，我们已经验证了板开关设置，并且在执行此过程时它们配置正确。 关于第 2 点，我们参考了以下第 8.4 节——“设置远程系统以使用 JTAG 配置文件” ： C:\Freescale\CW_PA_v10.5.1\PA\Help\PDF\Targeting_PA_Processors.pdf 如步骤 13所述，它指示我们从以下位置选择 JTAG 初始化文件： \PA\PA_Support\Initialization_Files\jtag_chains 但是，在我们的安装中，此目录包含多个 JTAG 初始化文件（请参阅随附的屏幕截图）。我们不确定应该为T1040RDB板选择哪个 JTAG 初始化文件。 请问哪个 JTAG 初始化文件适合我们的配置？ 供您参考，引用，附件如下： jtag_chains 目录下的 JTAG 初始化文件截图。 尝试连接开发板时出现的错误截图。 此外，由于我们无法识别与 C:\Freescale\CW_PA_v10.5.1\PA\ccs\bin\ccs.exe 关联的 CCS 控制台，因此我们无法执行 CCS 命令（全部删除、配置 cc cwtap、显示 cc 等）。请问如何访问 CCS 控制台来运行这些命令？ 请帮忙。 Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 我们使用的是配备 DDR3 内存的 T1040RDB。 Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 您使用的是搭配 DDR3 内存的 T1040RDB 还是搭配 DDR4 内存的 T1040D4RDB？ Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 请参考以下硬编码 RCW 模式，然后使用 CodeWarrior 连接到目标板。 在板上，“开”和“关”分别用 0 和 1 表示。 SW1[1:8] SW2[1] 0_1001_1110 (0x9E) 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 不，我们没有QCVS工具。我们的设备中只有 CodeWarrior USB TAP 和 CodeWarrior for Power Architecture v10.5.1 软件可用。 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 请问你有QCVS工具吗 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 那你们怎么制作RCW PBL呢 Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 您好，能否给我发送一个QCVS离线安装包？

Replace TI LSF0204 Hi, May I have use NXP NTB0104 directly replacement TI LSF0204? or circuit need to do modify? PS: UART interface, 1.8V to 3.3V. Thank you so much. Re: Replace TI LSF0204 We are using NTB0104 for converting 1.8V UART TX and RX signals from controller to 3.3V to berg pins. It did not worked out. But when i replaced NTB0104 with NTS0104 it worked well, What may be the reason Re: Replace TI LSF0204 Thanks for your interesting in NXP products. Yes you can replace it driectly. best reagards

T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through CodeWarrior TAP Hello Team, We are working with a new T1040RDB board and are attempting to connect to the target through JTAG using CodeWarrior in order to load/program U-Boot onto the board. During the connection process, CodeWarrior reports the following error: "Failed to correctly configure the JTAG chain" As a result, we are unable to establish a JTAG connection with the board and proceed with loading U-Boot. It is important to note that we have previously used the same setup, including CodeWarrior and TAP, to successfully load U-Boot on other T1040RDB boards without encountering any JTAG-related issues. The issue is observed only with this new boards. Setup Details: Board: T1040RDB  Processor: T1040 Debug Probe/TAP: CodeWarrior TAP over USB Freescale Application: CodeWarrior Development Studio For PA Version: 10.5 Host OS: Windows 11 Pro Checks Performed: Verified board power-up sequence. Confirmed JTAG cable connections and orientation. Restarted CodeWarrior and power-cycled the board. Verified that the TAP/debug probe is detected by the host PC. Tried reconnecting multiple times with the same result. Verified the board switch settings and they are configured correctly. For reference, we have attached a screenshot of the current error as well as a screenshot from a previous successful session on another T1040RDB board using the same CodeWarrior and TAP setup. The previous board was able to proceed beyond the same step without any issues, whereas the new board fails with the "Failed to correctly configure the JTAG chain" error at this stage. Could you please advise on the possible cause of this issue and how to proceed further? Please assist. Best Regards, A.Maruthi QorIQ T1 Devices Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code Probably there is no valid RCW on your target board, please choose one of the following method. 1. Please configure switch setting to set the target board as hard-coded RCW. 2. Please use CodeWarrior JTAG configuration file to override RCW. Please refer to section "8.4 Setting up a remote system to use a JTAG configuration file" in C:\Freescale\CW_PA_v10.5.1\PA\Help\PDF\Targeting_PA_Processors.pdf In addition, please open CCS console from C:\Freescale\CW_PA_v10.5.1\PA\ccs\bin\ccs.exe and type the following CCS commands to do verification. % delete all % config cc cwtap % show cc % ccs::config_chain t1040 % ccs::reset_to_debug Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code Hello @yipingwang, Thank you for your suggestions. Regarding Point 1, we have already verified the board switch settings, and they are configured correctly while performing this process. Regarding Point 2, we referred to Section 8.4 - "Setting up a remote system to use a JTAG configuration file" in: C:\Freescale\CW_PA_v10.5.1\PA\Help\PDF\Targeting_PA_Processors.pdf As mentioned in Step 13, it instructs us to select the JTAG initialization file from: \PA\PA_Support\Initialization_Files\jtag_chains However, in our installation, this directory contains multiple JTAG initialization files (please refer to the attached screenshot). We are unsure which JTAG initialization file should be selected for the T1040RDB board. Could you please advise which JTAG initialization file is appropriate for our setup? For your reference, we have attached: The screenshot of the JTAG initialization files available under the jtag_chains directory. The screenshot of the error observed while attempting to connect to the board. Additionally, we were unable to execute the CCS commands (delete all, config cc cwtap, show cc, etc.) because we could not identify the CCS console associated with C:\Freescale\CW_PA_v10.5.1\PA\ccs\bin\ccs.exe. Could you please guide us on how to access the CCS console to run these commands? Please assist. Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code Do you use T1040RDB with DDR3 or T1040D4RDB with DDR4? Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code We are using the T1040RDB with DDR3 memory. Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code Please refer to the following to hard-coded RCW mode, then use CodeWarrior to connect to your target board. ON and OFF are being represented as 0 and 1 respectively, on the board. SW1[1:8] SW2[1]  0_1001_1110 (0x9E) 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code How do you create RCW PBLs? 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code Do you have the QCVS tool? 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code No, we do not have the QCVS tool. We only have the CodeWarrior USB TAP and CodeWarrior for Power Architecture v10.5.1 software available in our setup. Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code hello,could you send me a QCVS offline installation package?

32 位并行接收上升沿引脚 (FRDM-MCXN947) 我目前正在尝试配置一个 32 位并行移位器，以从外部设备接收数据，其中一个引脚（FLEX_D4/DATA_VALID）用作移位数据的信号。 我取得的进展使我能够在 DATA_VALID 触发时读取 32 位数据，并将数据移动到 eDMA Ping-Pong 缓冲区。我目前正在通过 Printf 语句测试将缓冲区数据读取到控制台，如果移位器出现任何错误（通常根据数据手册指示为溢出），它们也会打印到控制台。 我认为我的主要问题出在 TimerConfig 上，因为它在 DATA_VALID 的一个上升沿触发 Shifter 读取过多次，但我还没有找到一种配置，允许我只读取一次，同时实际移动正确的数据。 控制台输出： 读取缓冲区 A：0x3fffefff 换挡器错误代码：0x8 换挡器状态：0x0 SHIFTSDEN：0x8 DMA CSR：0x0 DMA 错误：0x0 TCD BITER：0x2 CSR：0x12 CH_MUX: 0x40 读取缓冲区 B：0x3fffefff 换挡器错误代码：0x8 换挡器状态：0x0 SHIFTSDEN：0x8 DMA CSR：0x0 DMA 错误：0x0 TCD BITER：0x2 CSR：0x12 我的FLEX_IO设置已附上。谢谢。 时钟|计时器 通信与控制（I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO） 开发板 MCX N Re: 32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) 更新：我推断出“ kFLEXIO_TimerDisableOnTriggerFallingEdge ”导致我的 CPU 一直处于回调状态。 我想在计时器比较后禁用它，但使用此选项后，SHIFTBUF 只报告值为 0x0，而没有 SHIFTERR 标志。 Re: 32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) 嗨@carlos_o，谢谢你的回复！ 我如愿以偿地在 DATA_VALID 边沿获取了定时器读数，但没有更新线程。我的代码已附上。 我现在面临的问题是如何让 FlexIO 跟上其他设备的运行速度。在我目前的设置中，我基本上是在对 DATA_VALID 进行采样，并且在更高的速度下，Shifter 可能会过载。我的想法是，我的设计需要 MCX 和发送 32 位数据的主机设备之间共享时钟。我可以使用 32 位数据总线中的一个引脚作为该信号，因此我不需要拆分 FlexIO 引脚。欢迎大家就这个想法提出任何意见！ 回答你之前的问题： 1.寄存器正在按预期以较低速度填充数据。在每个 DATA_VALID 下降沿，SHIFTBUF 存储来自 32 个引脚的数据，EDMA 通过 Scatter-Gather 方法传输到我的 Ping-Pong 缓冲区。 2. 我正在通过 Analog Discovery 2 模拟输入，因为它只有 16 个数据引脚，所以我只写入 32 位的上限值，在 DATA_VALID 引脚上模拟时钟，并将未使用的引脚连接起来。低速测试数据匹配正确。 3. 我正在使用 FRDM-MCXN947 Re: 32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) 嗨@Flexin_On_The_IO 感谢您的帖子！ 请问您能否分享一下您在收银机中观察到的当前情况？ 您想接收哪些测试数据？您目前接收到的数据是什么？ 请问您使用的是哪个版本的MCXN？ 这是定制电路板吗？否则，请说明您使用的板型号。 Re: 32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) 嗨@Flexin_On_The_IO 很抱歉回复晚了。 请问您想要达到的速度是多少？ 您可以查看AN14284：FlexIO 仿真接口的时序参数调整，这篇应用笔记可能对您的目标有所帮助。    Re: 32-Bit Parallel Receive on Rising Edge Pin (FRDM-MCXN947) @carlos_o你好！ 我想要达到的最低速度是 18.5MHz。我可以确认 Shifter 在 6.25MHz 左右的频率下可以保持稳定，但由于我的硬件限制，在更高的速度下我遇到了问题 :P。 下面是我的 Analog Discovery 2 波形，其中我只提供了 MCLK 信号、一个用于数据的二进制计数器（由于 AD2 上的引脚数量较少，因此只有 12 位），并手动控制了 DATA_VALID 信号。 Flexin_On_The_IO_0-1783689475176.png 当频率达到更高（20 MHz）时，我发现 AD2 实际上无法提供像样的方波，并且由于信号完整性差，可能导致我的 FRDM 触发不必要的频移。 Flexin_On_The_IO_1-1783690391552.png 我看了你发给我的文件，我觉得它可能可以解决我想解决的一个问题。如果 DATA_VALID 与 MCLK 同时上升/下降，我认为它会错过数据移位，因为时钟无法完全递减。 我的主要问题是，即使来自其他设备的触发信号变为低电平，换挡器通常是否需要延迟时钟/计时器才能完成其完整的换挡周期？我目前的设置要求 DATA_VALID 在 MCLK 边沿之间保持高电平，以免丢失数据。

i.MX8M PlusおよびTIM-VX/VSINPU上のGC7000UL汎用演算推論パスはNPU専用であるように見える 理事会/BSP: i.MX8M Plus、aarch64 Galcore バージョン 6.4.11.p2.745085 VSINPUExecutionProviderを用いたONNXランタイム(libtim-vx.so に対して静的リンク) Vivante OpenCL ICDの存在と機能(Vivante.icd → libVivanteOpenCL.so) 目標: GC7000UL 3D GPUコア上でResNet50推論ベンチマーク(MLPerfロードゲンハーネス)を実行し、既存のNPU(VIP8000Nano)やCPUベンチマークの結果と比較します。 動作確認済みの項目： Vivante OpenCL ICDを経由したclGetPlatformIDs/clGetDeviceIDsは、1つのプラットフォーム上で2つの独立したデバイスをきれいに列挙します。 デバイス0：GC7000UL.6204.0000 デバイス1：VIP8000Nano-S+I.8002.0000 両者とも、CL_DEVICE_TYPE_ACCELERATORを報告し、エラーはなく、libOpenCL.so → libGAL.so と連携した最小限のCテストプログラムで確認されました。 ORT経由でGPUディスパッチを妨げている原因: ort.get_available_providers()は['VSINPUExecutionProvider', 'CPUExecutionProvider']のみを返します — OpenCLベースのEPはありません。 VSINPUExecutionProviderは静的にリンク libtim-vx.so(OVXLIB/vsi_nn_* API)です。libtim-vx.so と libGAL.so の両方のシンボル/文字列ダンプでは、DEVICE_INDEX/DEVICE_IDスタイルのenv varやconfig surfaceは表示されず、動作の切り替え(VIV_VX_ENABLE_SHADER、VSI_NN_ENABLE_*など)のみが表示されます。 libGAL.so 生のHALレイヤーでgcoHAL_SetDeviceIndex/gcoHAL_GetCurrentDeviceIndexをエクスポートしますが、OVXLIB/TIM-VXからその呼び出しまでの配管は見当たりません。これは、VSINPUが使うグラフコンパイラがデバイスインデックスに関係なくNPUコアのみをターゲットにしている可能性を示唆しています。 具体的な質問： このBSP(galcore 6.4.11.p2)上のTIM-VX / OVXLIBは、グラフをコンパイルして一般的な計算対象としてGC7000ULにディスパッチするのをサポートしているのでしょうか?それともこのビルドではグラフコンパイラは設計上NPUのみ対応されているのでしょうか?また、その方法で実行可能かどうかはどうやって確認すればよいのでしょうか? もしTIM-VXの上流でGPUターゲットグラフコンパイルがサポートされているのに、このNXP搭載ビルドでは有効になっていない場合、それを公開するビルドフラグやSDKコンポーネントはありますか? TIM-VX/ORTを通るサポート済みの経路がない場合、NXPが推奨する汎用推論をGC7000UL上で直接実行する方法(例えばOpenCL/OpenVXレイヤー経由、その部分は機能が確認されているため)やサンプルアプリ、SDKコンポーネント、または参照実装などを基準に構築する方法はありますか? 現在学生で、この実装に取り組みながらGPUの上にORTを動かそうとしているのですが、GPUを使って推論できる方法、あるいは他に何か方法はありますか? どうもありがとうございます。 IMX8MPLUS #GC7000UL Re: GC7000UL general-compute inference path on i.MX8M Plus and TIM-VX/VSINPU appears NPU-only こんにちは、 @WaleedO さん。 NXPサポートまでご連絡いただきありがとうございます。 GPU上で推論を実行するにはGPUデリゲートを使うべきで、これを使うとサポートされた操作をCPUだけで動作するのではなくGPUで加速できます。 利用可能な実行バックエンド、設定の委任、サポートフレームワーク、例のアプリケーションをよりよく理解するために、 Machine Learning ユーザーガイド の確認をお勧めします。ガイドには、GPUデリゲートが正しく読み込まれているか、モデルが期待通りに動作しているかを確認するためのステップバイステップの例も含まれています。 セットアップや実行中に問題が発生した場合は、モデル、BSPバージョン、使用しているコマンドを共有していただければ、喜んでサポートいたします。 よろしくお願いします、 アレハンドロ・ガルシア Re: GC7000UL general-compute inference path on i.MX8M Plus and TIM-VX/VSINPU appears NPU-only こんにちは、 @Chavira はじめまして。 ドキュメントを確認すると、GPUデリゲートとOpenCLパスは95/952 GPU(Arm Mali G310)内で i.MX 使われています。現在、『The IMX8MPLUS』に取り組んでいます。 IMX8M Plusは以下のスタックを持っています:VX delegate ==> TIM-VX ==> GPU/NPU(統一ドライバー)==> I.MX 8シリーズNPU、 GPU(GC7000,GC7000L、GC7000UL)。ドキュメントによると。 現在、私はONNXとORTを扱っています。実行時には、デフォルトでNPU上で実行されます。OpenCLを使って IMX8MPLUS GPUで作業する方法はありますか?あるいは、コンパイルをNPUかGPUに手動で設定できる手動オーバーライドや技術があれば教えてください。 ご返信いただき、誠にありがとうございます。 敬具、 IMX8MPLUS #TIM-VX #VX-delegate

S12XシリアルMCU、コードの開始アドレスを知る方法 今はCAN起動デモを手に入れました。S19ファイルを解析し、データとオフセットアドレスをS9S12G64に送信できます。MCUはマスターコンピュータが送るアドレスを指定するだけでフラッシュを書き込めます。アプリコードの開始アドレスを知る必要があります。アプリプロジェクトのprmファイルがありますが、開始アドレスを取得するにはどうすればよいでしょうか？ Re: S12X serial MCU ,how to know the Code's START ADDRESS ここにアプリとブートコードがあります Re: S12X serial MCU ,how to know the Code's START ADDRESS こんにちは@李乐 参照のためにMAPファイルかS19ファイルを送ってもらえますか?ありがとう。 BR アリス Re: S12X serial MCU ,how to know the Code's START ADDRESS こんにちは@李乐 APPの開始アドレスは0xC000です。 よろしくお願いします。 BR アリス

工具软件问题 LPC1765FBD100使用的开发软件NXP MCUXpresso IDE，怎么下载、谢谢 Analog(ADC|CMP|DAC|OpAmps) Core and Memory Development Board Re: 工具软件问题 您好，MCUXPresso 下载链接可以在这里找到：Free Professional ARM Development Tools | NXP Semiconductors Celeste_Liu_0-1783663550952.png BR Celeste

PCA2131：控制寄存器 2 中的 AF（报警标志）将无法清除 大家好， 我目前正在将PCA2131汽车实时时钟集成到电池管理系统 (BMS) 中。 我遇到了一个持续存在的问题，即报警标志（AF，Control_2 寄存器 01h 的第 4 位）一直处于高电平。基本的 SPI 通信功能完美——我可以成功设置和读取时间寄存器，没有任何问题。但是，我无法在初始化期间清除 AF 标志。 重要背景信息： 在尝试清除 AF 标志之前，我已经确保报警寄存器（0Ah 到 0Eh）中的所有报警使能 (AE_X) 位都设置为 1（禁用）。 我正在执行的序列： 读取 Control_2（寄存器 01h）。AF 位读取值为 1。 在我的本地结构体中，将 AF = 0 和 AIE = 0 设置为清除标志。 将修改后的字节写回 Control_2。 再次读取 Control_2。AF 位仍然是 1。 我已附上调试会话的屏幕截图，显示了清除之前、清除操作期间和读取之后寄存器的状态。 我的问题： 鉴于所有 AE_X 位均已禁用，还有哪些内部条件可以强制 AF 标志立即重新置位（或阻止其清除）？ 任何见解或建议都将不胜感激！ Re: PCA2131: AF (Alarm Flag) in Control Register 2 will not be able to clear 嗨，约瑟夫， 感谢您的支持，也感谢您为我指明了正确的方向。 我用示波器检查了 SPI 消息，并验证了硬件值是正确的。根据您的建议，我进一步调试了我的代码，并确认根本原因确实是位域顺序不匹配。 我已经修复了匹配错误，问题现已彻底解决。再次感谢你的帮助！ 此致， 维卡斯 Re: PCA2131: AF (Alarm Flag) in Control Register 2 will not be able to clear 嗨，维卡斯， 谢谢你的确认。根据数据手册中描述的 PCA2131 行为，并假设 AE_S/AE_M/AE_H/AE_D/AE_W 均为 1，则 RTC 似乎没有合法地重新触发 AF。最可能的原因是位域顺序不匹配。能否请您获取并分享一下读取和写入 SPI 消息的三个范围？确认写入和读取的时序和寄存器/位。 JozefKozon_2-1783678052638.png 最诚挚的问候， 约瑟夫 Re: PCA2131: AF (Alarm Flag) in Control Register 2 will not be able to clear 哎呀，不好意思，打错了！正确的地址是 0Eh 到 12h。我刚刚又检查了一遍，我的代码里确实没问题，所以只是我的消息里有个错误。 Re: PCA2131: AF (Alarm Flag) in Control Register 2 will not be able to clear 嗨，维卡斯， 请仔细核对报警寄存器。这些寄存器的地址为 0Eh 到 12h。 JozefKozon_0-1783672873300.png JozefKozon_1-1783672931555.png 请尝试将所有 AE_x 位再次设置为 1。 最诚挚的问候， 约瑟夫

NAFE13388晶体规格 RIOP RevB2 中 NAFE13388 晶体（X1，18.432 MHz）采用哪种晶体规格（ppm/负载）？ Re: NAFE13388 crystal spec 你好， 零件编号：ECS-184-12-33Q-JES-TR ppm：20 ppm 负载： 12 pF 希望这能帮到您。 Re: NAFE13388 crystal spec 谢谢！

Please provide an example of an S32K358 system booting from a dual-core EB29.0 core, preferably with RTD4.0. Hello: Here's an example of an S32K358 running on a dual-core EB29.0 system, preferably with RTD4.0; however, if RTD4.0 isn't available, other versions are also acceptable. Hello: I'd like to provide an example of an S32K358 system based on a dual-core EB29.0 processor, preferably with RTD4.0; however, if RTD4.0 is unavailable, other versions are also acceptable. Re: 提供一下基于eb29.0 双核启动的S32K358例子，最好rtd4.0这种 Hello, There are multiple examples for multicore. For example directly in the: https://community.nxp.com/t5/S32K/S32K324-Multi-Core-Example-Project-based-on-Whiteboard/m-p/1547771 or: There are demos directly in the S32DS package. Since EB tresos is not NXP tool, I am not aware of direct multicre demo here. You will probably need to do porting from the S32DS demos. RTD Drivers contain EB tresos based examples, but I did not find a full multicore project. petervlna_0-1783669665552.png You can also check attached presentation. best regards, Peter Re: 提供一下基于eb29.0 双核启动的S32K358例子，最好rtd4.0这种 https://community.nxp.com/t5/S32K/S32K324-Multi-Core-Example-Project-based-on-Whiteboard/mp/1547771I opened this link and found an example (s32k324_dualcore_demo), which is based on S32K3_RTD_1_0_0_D2110_ASR_REL_4_4_REV_0000_20211007, with an RTD of 1.0. I am currently using S32. I'm having trouble opening the example code with DS v3.5 and RTD 4.0. I can't find this version of RTD on the official website. Could you please send it to me? Also, I'm using S32 DS v3.5. Does RTD 1.0 support this? Do I need to install v3.4? Can I install both v3.4 and v3.5 at the same time?

How to measure CPU load for S32G399 baremetal application on S32DS Hi everyone, I would like to know how to measure CPU load for S32G399 while it is running.  Background: my S32G399 project is a four-core M7 baremetal one with one ELF file which is developed on S32DS3.5.10. I use a custom bootloader to boot up A53 and M7 which has been implemented. My request is measuring CPU load on M7 end. I have S32 Debug Probe on hand, so I can attach to my M7 application while it is running. However, I don't know the detailed steps/way to measure the load. I even don't know if it is feasible only using S32 Debug Probe to reach this goal.  Hopefully someone can provide relevant document or some guidance. Thank you. Re: How to measure CPU load for S32G399 baremetal application on S32DS Hello, @Yang_C  Thanks for your post. 1. From my understanding, solely depend on the debugger may not obtain run time CPU load accurately. 2. It is possible to add some code to your own application, for example, to enable timer, then measure the time executing your main task, at last. calculate the portion of (executing time)/(running time) to evaluate the rough CPU load. BR Chenyin Re: How to measure CPU load for S32G399 baremetal application on S32DS Thank you very much. I will try code-side measuring.

NAFE13388 水晶の仕様 RIOP RevB2では、NAFE13388 XTAL（X1、18.432 MHz）にどの水晶発振器仕様（ppm/負荷）を使用していますか？ Re: NAFE13388 crystal spec こんにちは、 部品番号: ECS-184-12-33Q-JES-TR PPM：20 PPM 負荷: 12 pF これがお役に立てば幸いです。 Re: NAFE13388 crystal spec ご回答をお待ちしています。

PN7221+Android16 EDLA认证问题 PN7221，Android 16   经 EDLA 认证的版本仅支持部分 NFC 功能。我们的测试表明卡片检测功能正常，但 EMVCo、固件升级和其他功能尚不可用。通过对比分析确定的根本原因如下：   EDLA 版本使用 Google 预构建的 NFC 服务，而 AOSP 版本则编译时集成了 NXP 补丁。   以下是与 EDLA 相关的版本配置片段：   apex_set {   名称：“com.google.android.nfcservices_compressed”，   apex_name: "com.android.nfcservices",   覆盖：["com.android.nfcservices"]，   所有者：“谷歌”，   设置：“com.google.android.nfcservices_compressed.apks”，   文件名：“com.google.android.nfcservices_compressed.apex”，   exported_bootclasspath_fragments: ["com.android.nfcservices-bootclasspath-fragment"],   } 请问在这种情况下如何导入NXP补丁？是否有其他解决方案？对于其他使用 NXP NFC 芯片的客户，他们采取了哪些方法来通过 EDLA 认证，同时保持完整的 NFC 功能？ Re: PN7221+Android16 EDLA certification issues 你好@zhangkai 根据我们的分析，该问题很可能是由使用谷歌预构建的 NFC APEX (com.android.nfcservices) 的 EDLA 版本引起的。而不是集成了 NXP Android 中间件的 NFC 模块。 NXP Android 16 解决方案扩展了 Android NFC 协议栈的多个层，包括 NFC 框架、NFC 服务、EMVCo 框架、HAL 和相关库。如果使用 Google 预置的 NFC 服务，则可能仅保留标准 NFC 功能，而 NXP 特有的功能（例如 EMVCo 功能、固件更新支持和其他中间件扩展）可能无法激活。 目前，NXP 的 Android 16 移植文档没有描述直接修补或修改 Google 预构建的 EDLA NFC APEX 的方法。NXP 的典型集成方法是基于 AOSP 源代码集成，并使用 NXP 中间件重建 NFC 协议栈。 对于需要完整 PN7221 功能的客户，我们建议评估是否可以在包含 NXP NFC 中间件的情况下重建 NFC APEX，或者咨询 Google/OEM 支持，了解如何在保持 EDLA 合规性的同时定制 EDLA NFC 模块。

如何在 S32DS 上测量 S32G399 裸机应用程序的 CPU 负载 大家好， 我想知道如何在 S32G399 运行时测量其 CPU 负载。 背景：我的 S32G399 项目是一个四核 M7 裸机项目，只有一个 ELF 文件，是在 S32DS3.5.10 上开发的。我使用自定义引导加载程序来启动 A53 和 M7，该程序已经实现。我的需求是测量M7端的CPU负载。我手头有 S32 调试探针，因此我可以在我的 M7 应用程序运行时将其连接到该应用程序。但是，我不知道测量负载的具体步骤/方法。我甚至不知道仅使用 S32 调试探针是否能够实现此目标。 希望有人能提供相关文件或指导。 谢谢！ Re: How to measure CPU load for S32G399 baremetal application on S32DS 你好， @Yang_C 感谢你的帖子。 1. 据我了解，仅仅依靠调试器可能无法准确获取运行时 CPU 负载。 2. 可以向自己的应用程序添加一些代码，例如启用计时器，然后测量执行主要任务的时间。计算（执行时间）/（运行时间）的比例，以评估 CPU 的大致负载。 BR 陈银 Re: How to measure CPU load for S32G399 baremetal application on S32DS 非常感谢。我将尝试从代码端进行测量。

提供一下基于eb29.0 双核启动的S32K358例子，最好rtd4.0这种 你好：       提供一下基于EB29.0 双核启动的S32K358例子，最好rtd4.0这种；如果没有rtd4.0,没有也行，其他版本也可以 Hello: I'd like to provide an example of an S32K358 system based on a dual-core EB29.0 processor, preferably with RTD4.0; however, if RTD4.0 is unavailable, other versions are also acceptable. Re: 提供一下基于eb29.0 双核启动的S32K358例子，最好rtd4.0这种 你好， 多核处理器有很多例子。 例如直接在： https://community.nxp.com/t5/S32K/S32K324-Multi-Core-Example-Project-based-on-Whiteboard/mp/1547771 或者： S32DS软件包中直接包含演示程序。 由于 EB Tresos 不是 NXP 的工具，我不知道这里是否有直接的多组件演示。您可能需要从 S32DS 演示程序进行移植。RTD 驱动程序包含基于 EB tresos 的示例，但我没有找到完整的多核项目。 petervlna_0-1783669665552.png 您还可以查看附件中的演示文稿。 顺祝商祺！ Peter Re: 提供一下基于eb29.0 双核启动的S32K358例子，最好rtd4.0这种 https://community.nxp.com/t5/S32K/S32K324-Multi-Core-Example-Project-based-on-Whiteboard/m-p/1547771 我打开此链接发现起其中例子（s32k324_dualcore_demo），是基于   S32K3_RTD_1_0_0_D2110_ASR_REL_4_4_REV_0000_20211007，rtd是1.0，我现在是s32 ds v3.5,rtd 4.0,不能正确打开例程。我在官网找不到此版rtd，可以发我一下吗，另外我使用s32 ds   v3.5 。rtd1.0支持吗？ 是不是需要安装v3.4,我可以同时安装v3.4和v3.5吗？