A bug related to the incorrect generation of event callback function names for the top layer of the screen. The GUI Guider version I'm using is 2.0.0. When I'm working on Top...When adding events to a Layer, the event callback function names for the Top Layer in the generated gg_event_layer_top.c file are abnormal. Currently, a pair of parentheses is inserted in the middle of the event callback function name, like this: "static void lv_layer_top () _event_handler ( lv_event_t * e )". In fact, the same issue exists for the Bottom Layer, while Screens does not exhibit a similar problem. Hopefully, this bug can be fixed soon. Thank you! 回复： 关于屏幕顶层(Top Layer)的事件回调函数名生成异常的bug Hi @UENG , Thank you for your feedback. This issue has been fixed in version 2.0.1. Please download and install this version: GUI Guider Best Regards, Wenbin

LWIP TCP/IP Server-Client Hands-On       你好，我们有没有关于S32K358 的TCP 客户端握手例程，我现在遇到了一些问题，我在上一篇帖子中发出了这个问题。我看到之前有一篇帖子是关于S32K148相关问题的已解决: LWIP TCP/IP Server-Client Hands-On - NXP Community，不知道是否能够帮我我！       如果有，麻烦您发一份，我的邮箱是[email protected].。万分感谢！  Re: LWIP TCP/IP Server-Client Hands-On 你好@sunshine88 ， S32K358 没有像 lwip_s32k148_HandsOn 工作坊那样的参考项目。我已向您发送了包含 lwip_s32k148_HandsOn_Server 和 lwip_s32k148_HandsOn_Client 的私信。 此致， 朱利安

ZeroWattic Power Saver Reviews 2026 - Is Everything Really As Promised? ZeroWattic Power Saver Review 2026: Does This Device Really Help Reduce Electricity Waste? Rising electricity costs have made energy efficiency a priority for households and businesses. Many people are looking for simple ways to manage power consumption without replacing every appliance or making expensive electrical upgrades. This is where devices such as the ZeroWattic Power Saver have attracted attention. Presented as a compact power-saving solution, ZeroWattic is designed around the idea of improving the way electricity is used inside a home. The product packaging shown describes it as a device intended to address “dirty, chaotic current” and improve the flow of electricity through household wiring. But what exactly is ZeroWattic Power Saver, how is it supposed to work, and what should consumers know before purchasing one? In this detailed guide, we look at the product concept, potential benefits, installation considerations, limitations, and important questions buyers should ask before making a decision. Important: Product claims about electricity savings should be independently verified before relying on them for financial savings. Actual results can vary depending on the electrical system, appliances, usage patterns, tariffs, and other factors. Discover ZeroWattic Power Saver and Explore a Smarter Approach to Household Energy Management What Is ZeroWattic Power Saver? ZeroWattic Power Saver is marketed as a household electricity-management device. From the packaging, the product focuses on the quality and characteristics of electrical current flowing through a home's wiring. The basic concept is that certain electrical loads—particularly appliances containing motors, transformers, compressors, or switching electronics—can create electrical characteristics that are not always converted into useful work. Power-management products often attempt to address these characteristics through electrical components designed for power conditioning or power-factor correction. The ZeroWattic packaging specifically promotes the idea of reducing undesirable electrical effects and improving the flow of electricity through household wiring. For consumers, the key point is that power quality and actual electricity consumption are not necessarily the same thing. A device may affect certain electrical characteristics without automatically producing a large reduction in the kilowatt-hours recorded on a residential electricity meter. Therefore, buyers should look at the product's technical specifications and independently measurable results rather than relying only on broad marketing language. 🔌 Ready to Take Control of Your Electricity Usage? Learn More About ZeroWattic Today

ZeroWattic 节能器评测 2026 - 真的像宣传的那样好吗？ ZeroWattic 节能器 2026 年评测：这款设备真的有助于减少电力浪费吗？ 不断上涨的电费使得提高能源效率成为家庭和企业的首要任务。许多人都在寻找简单的方法来管理电力消耗，而无需更换所有电器或进行昂贵的电气升级。正因如此，像ZeroWattic 节能器这样的设备才引起了人们的关注。 ZeroWattic 是一款紧凑型节能解决方案，其设计理念是改善家庭用电方式。产品包装上显示，该产品是一种旨在解决“脏乱电流”并改善家用线路电流的设备。 但 ZeroWattic Power Saver 究竟是什么？它的工作原理是什么？消费者在购买前应该了解哪些信息？ 在本详细指南中，我们将探讨产品概念、潜在优势、安装注意事项、局限性以及买家在做出决定前应该提出的重要问题。 重要提示：有关节电的产品声明在用于节省开支之前，应进行独立核实。实际结果可能因电力系统、电器、使用模式、电价和其他因素而异。了解 ZeroWattic 节能器，探索更智能的家庭能源管理方式 什么是 ZeroWattic 节能器？ ZeroWattic Power Saver 是一款家用电力管理设备。从包装上看，该产品侧重于流经家庭线路的电流量的质量和特性。 基本概念是，某些电气负载（特别是含有电机、变压器、压缩机或开关电子元件的电器）会产生一些电气特性，而这些特性并不总是能转化为有用的功。电源管理单元产品通常试图通过专为电源调节或功率因数校正而设计的电气元件来解决这些特性。 ZeroWattic 包装专门宣传减少不良电气效应和改善家用线路电流流动的理念。 对于消费者而言，关键在于电能质量和实际用电量并不一定是一回事。设备可能会影响某些电气特性，但不会立即导致居民用电表记录的千瓦时数大幅减少。 因此，买家应该查看产品的技术规格和独立可衡量的结果，而不是仅仅依赖于宽泛的营销语言。 🔌 准备好掌控您的用电量了吗？立即了解更多关于 ZeroWattic 的信息

ZeroWattic Power Saver 2026 レビュー - 本当に約束通りなのか？ ZeroWattic Power Saver 2026 レビュー：このデバイスは本当に電力の無駄を削減するのに役立つのか？ 電気料金の高騰により、家庭や企業にとってエネルギー効率の向上は最優先事項となっている。多くの人々は、家電製品をすべて買い替えたり、高額な電気設備の改修を行ったりすることなく、電力消費を管理する簡単な方法を探している。こうした状況において、ZeroWattic Power Saverのような機器が注目を集めている。 コンパクトで省電力のソリューションとして提示されたZeroWatticは、**ホーム**内の電気利用方法を改善するという**アイデア**を中心に設計されています。展示されている製品パッケージでは、「汚れた混沌とした電流」を解決し、家庭用配線の電気の流れを改善することを目的とした装置と説明されています。 しかし、ZeroWattic Power Saverとは一体何なのか、どのように機能するのか、そして消費者は購入前に何を知っておくべきなのか？ この詳細なガイドでは、製品のコンセプト、潜在的な利点、設置上の考慮点、制限、そして購入者が判断する前に尋ねるべき重要な質問について見ていきます。 重要: 電力節約に関する製品主張は、ファイナンシャル節約に頼る前に独立して検証すべきです。実際の結果は、電気系統、家電、使用パターン、料金表、その他の要因によって異なります。ZeroWattic Power Saverを発見し、より賢い家庭のエネルギーマネジメントアプローチを探りましょう ZeroWatticパワーセーバーとは何ですか？ ZeroWattic Power Saverは家庭用電気マネジメントデバイスとして販売されています。パッケージからは、ホームの配線を流れる電流の品質と特性に焦点を当てています。 基本的な概念は、特定の電気負荷、特にモーター、トランス、コンプレッサー、またはスイッチング電子機器を含む機器が、必ずしも有用な仕事に変換されない電気的特性を生み出す可能性があるということです。パワーマネージメント製品は、電力調整や力率補正のために設計された電気部品を通じてこれらの特性を解決しようと試みることが多いです。 ZeroWatticパッケージは、望ましくない電気的影響を減らし、家庭用配線内の電力の流れを改善するという考えを特に推進しています。 消費者にとって重要なのは 、電力品質と実際の電力消費量が必ずしも同じものではないということです。装置は特定の電気特性に影響を与えることができますが、住宅用電力メーターに記録されるキロワット時の大幅な減少を自動的に生じさせることはありません。 したがって、購入者は広範なマーケティング言語に頼るのではなく、製品の技術的仕様や独立して測定可能な結果を重視すべきです。 🔌 電気使用量を管理する準備はできていますか？ZeroWatticについてもっと詳しく知りたい方はこちら

LWIP TCP/IP Server-Client Hands-On Hello, do we have any TCP client handshake examples for the S32K358? I'm encountering some problems, which I posted in my previous thread. I saw a previous post about a solved S32K148 issue: LWIP TCP/IP Server-Client Hands-On - NXP Community , I wonder if it could help me! If you have one, please send me a copy. My email address is [email protected]. Thank you very much! Re: LWIP TCP/IP Server-Client Hands-On Hello @sunshine88, There is no reference project as the lwip_s32k148_HandsOn workshop for the S32K358. I've sent you a private message with both lwip_s32k148_HandsOn_Server & lwip_s32k148_HandsOn_Client. Best regards, Julián

RT1021 LPSPI DMA in Quad mode Hello. Does anybody knows how to use DMA in LPSPI in Quad mode. I can understand how i can do that. Is it possible to use quad mode with DMA? I ask this because i need to set LPSPI_TCR[TXMSK] for reception, but when i do that module starts transmitting and resets LPSPI_TCR[TXMSK] automaticaly before starting DMA. i.MXRT 101x i.MXRT 102x i.MXRT 105x i.MXRT 106x Re: RT1021 LPSPI DMA in Quad mode Hello Could you please share your code for LPSPI read in quad mode with DMA. Itried to follow your advices (writting in TCR instead of TDR, ...) but I am still not able to read data in Quad mode with DMA. I only managed to do it with interrupt. Thanks in advance, best regards, Jérémy Re: RT1021 LPSPI DMA in Quad mode Now i can answer the question. It is possible to use LPSPI in Quad mode with DMA. It is necessary to rewrite LPSPI_MasterTransferEDMA to configure DMA to write to TCR instead of TDR. Dont forget to change transfer size to 4 Bytes, because the Command Register should only be written using 32-bit writes. CFGR1 also should be changed accordingly. Nevertheless quad mode doesnot helped me to increase transfer baubrate. Maximum throughput stays on the limit of 30megabit per second. If am using Quad mode and 30MHz Spi clock there are sugnificant delays in transmissions :(. So Quad mode helps to reduce clock of SPI and doesnot help to increase baudrate.  Re: RT1021 LPSPI DMA in Quad mode Thanks for your reply. After confirming, 4-bit half-duplex transfers are useful for interfacing to QuadSPI memory devices, and at least one bit (Transmit Data Mask (TCR[TXMSK] or Receive Data Mask TCR[RXMSK]) must also be set. However, when set TCR[RXMSK]), receive data is not stored in receive FIFO, and according to Table 47-10. LPSPI Interrupts and DMA Requests, the mechanism is unable to trigger the DMA request. Sorry for the previous reply bring inconvenience to you. Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: RT1021 LPSPI DMA in Quad mode Hello,  jeremyzhou. There is big difference in single-data SPI and quad-data SPI receive. In case of single-data SPI receive i need to write to TDR register to start transmission, while in quad-data SPI receive i need to set TCR[TXMSK](any write to TDR will start transmission, not receiving ). So my question - how to !receive! data using DMA  in quad-data mode. Re: RT1021 LPSPI DMA in Quad mode Hi, Thank you for your interest in NXP Semiconductor products and for the opportunity to serve you. 1）Is it possible to use quad mode with DMA? -- Yes, and in my opinion, essentially, it's no difference between single-data SPI and quad-data SPI transfer via the DMA way. Have a great day, TIC ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

Correct snvs_cfg values for TAMPER_OUT0/TAMPER_IN4 active tamper loop on i.MX8DXL EVK (J20) Hi, I'm validating the external active-tamper loop on the i.MX8DXL EVK (MCIMX8DXL-WEVK) via U-Boot. From the board schematic, I've confirmed J20 (TAMPER header, 1x3) is wired as: - Pin 1 = TAMPER_IN4 (net SNVS.TAMPER_IN4, ball AJ13) - Pin 2 = GND - Pin 3 = TAMPER_OUT0 (net SNVS.TAMPER_OUT0, ball AP22) These are dedicated SNVS pins, not shared with SAI2/SAI3 like TAMPER_OUT1-4/IN0-3. Available U-Boot commands: tamper_pin_cfg, snvs_cfg (with sub-registers hp.lock, hp.secvio_intcfg, hp.secvio_ctl, lp.lock, lp.secvio_ctl, lp.tamper_filt_cfg, lp.tamper_det_cfg, lp.tamper_det_cfg2, lp.tamper_filt1_cfg, lp.tamper_filt2_cfg, lp.act_tamper1_cfg through lp.act_tamper5_cfg, lp.act_tamper_ctl, lp.act_tamper_clk_ctl, lp.act_tamper_routing_ctl1, lp.act_tamper_routing_ctl2), snvs_sec_status, snvs_clear_status. Since TAMPER_OUT0/TAMPER_IN4 form an active tamper pair, my questions: 1. Which lp.act_tamperN_cfg channel (1-5) corresponds to TAMPER_OUT0? 2. What values for lp.act_tamper_routing_ctl1/routing_ctl2 route TAMPER_OUT0's pattern to be checked against TAMPER_IN4? 3. What value for lp.act_tamper_clk_ctl enables the pattern clock for this channel? 4. What value for lp.act_tamper_ctl globally enables active tamper detection for this channel? Goal: closing a jumper across J20 pins 1-3 should read as secure in snvs_sec_status, and opening it should trigger a violation. I've attempted several values on hardware (routing 4, 5, 10; various clock/detector settings) — all were either rejected by the SECO firmware (error res:9 / SC_ERR_PARM) or accepted with no observable change in snvs_sec_status's SNVS a4(1) (LPTDSR) register when physically toggling the loop. Is there a reference test procedure or app note for external active tamper validation on i.MX8DXL? Thanks! Re: Correct snvs_cfg values for TAMPER_OUT0/TAMPER_IN4 active tamper loop on i.MX8DXL EVK (J20) Hello, 1. lp.act_tamper1_cfg drives TAMPER_OUT0. 2. The i.MX8DXL SNVS has 5 Active Tamper (AT) output sources and up to 8 External Tamper (ET) input detectors. Please use this configuration: lp.act_tamper_routing_ctl1 = 0x00010000 # ET5 (TAMPER_IN4) to AT1 (TAMPER_OUT0) lp.act_tamper_routing_ctl2 = 0x00000000 # ET6-ET8 not used 3. That value changes the clock divider, use 0x00 for maximum frequency configuration. lp.act_tamper_clk_ctl = 0x00000000 4. Use lp.act_tamper_ctl = 0x00010001: Bit 0: AT1EN enable AT1 LFSR pattern generator Bit 16: AT1_OUT_EN drive TAMPER_OUT0 pad with AT1 pattern There is no application note available for this processor but you can use this from an i.MX7 that can be used as reference: /* Config ET5 (pin in et4) <-> (pin out et5) AT 1 * /* reset */ write32(0, &svregs->lp.act_tamper_clk_ctl); write32(0, &svregs->lp.act_tamper_ctl); write32(0, &svregs->lp.tamper_det_cfg); write32(0, &svregs->lp.tamper_det_cfg2) /* Deault value for LFSR */ write32(0x84000000 | 0x00001111, &svregs->lp.act_tamper1_cfg) /* Set the clock at max freq */ write32(0x00000000, &svregs->lp.act_tamper_clk_ctl); /* ET5 (pin et4) takes ref from AT1 (pin et5) */ write32(0x00010000, &svregs->lp.act_tamper_routing_ctl1); write32(0x0, &svregs->lp.act_tamper_routing_ctl2) /* activate out pad of AT1 and enable it, AT1 output on pin et5 */ write32(0x00010000 | 0x00000001, &svregs->lp.act_tamper_ctl) /* Configuring IRQs and secviols */ write32(0x8000003f, &svregs->hp.secvio_intcfg); write32(0x4000003f, &svregs->hp.secvio_ctl); write32(0x0000003f, &svregs->lp.secvio_ctl) /* Activating detector for ET5 */ write32(0x00000000, &svregs->lp.tamper_det_cfg); write32(0x00000004, &svregs->lp.tamper_det_cfg2); Best regards. Re: Correct snvs_cfg values for TAMPER_OUT0/TAMPER_IN4 active tamper loop on i.MX8DXL EVK (J20) Thank you for the configuration. I applied it exactly on a fresh power cycle: snvs_dgo_cfg 0 0 20000000 0 80000000 0 snvs_cfg 0 8000003f 4000003f 0 3f 0 0 4 0 0 84001111 0 0 0 0 10001 0 10000 0 Readback matches your values: SNVS e8(2) = 00010000 00000000, SNVS 48(2) = 00000000 00000004, SNVS e0 = 00010001, DGO 20 = 20000000, DGO 40 = 80000000. Result: LPTDSR (SNVS a4) = 00000004 (ET5D set). It reads 00000004 both with no jumper and with an insulated jumper connected between J20 pin 1 (TAMPER_IN4) and pin 3 (TAMPER_OUT0). It also stays 00000004 after snvs_clear_status 107ff ff. So detection asserts with the loop open, but I never get a clean 00000000 state with the loop closed. Questions: 1. Does the TAMPER_OUT0 / TAMPER_IN4 loop on this EVK need a pad or pull setting (for example DGO tamper_pull_ctl), or a different act_tamper_clk_ctl value, for a wired-jumper loop? 2. Is snvs_clear_status expected to clear LPTDSR while the tamper condition is still present? 3. Is any other setting needed for the loop to be seen as closed? Thanks again.

Bug with Hashcrypt on LPC55S06 Hello,  I encounter an infinite loop in my attempt to use Hashcrypt HW acceleration.  The Hashcrypt driver version is 2.2.17. The microcontroller get stuck at the line 679 in hashcrypt_sha_one_block() :  while (0U == (base->STATUS & HASHCRYPT_STATUS_WAITING_MASK))     { //stuck here     } Surprisingly, it appears to be stuck after 90 executions (our microcontroller manages to perform 89 times hashcrypt_sha_one_block without being stuck). The main call is done by embedTLS ssl_tls.c file (see err.png). Here is my current implementation of mbedtls_sha256_finish() (that I needed to implement by defining the SHA256_ALT when building mbedTLS v3.6.7 int mbedtls_sha256_finish(mbedtls_sha256_context *ctx,unsigned char *output) { status_t status; status = HASHCRYPT_SHA_Finish( HASHCRYPT, (hashcrypt_hash_ctx_t *)ctx->hash, output, NULL); return status; } Our code is bare metal, we don't have different processes.  Thank you very much for your help. Regards, Harold

FRDM-MCXN236にはクーポンは適用されません NXPのウェブサイトでは、この無料ボードを入門用として宣伝している。しかし、チェックアウト時にクーポンコードを適用すると、無効と表示されます。 NXPは現在の広告を尊重するか、あるいは広告をオフラインにするべきだと思う。 開発ボード FRDMトレーニング Re: Coupon not valid for FRDM-MCXN236 それは嬉しいですね！ 趣味としてリクエストを提出できます。A ボタンがグレー表示されていますか？もしそうなら、Chromeのシークレットウィンドウ、Firefoxのプライベートウィンドウ、または別のブラウザでログインしてみていただけますか? 時にはブラウザクッキーがログインプロセスの正常な動作を妨げることがあります。ブラウザのキャッシュとCookieを削除してから、再度ログインをお試しください。 問題が解決しない場合はお知らせください。喜んでさらにサポートさせていただきます。 よろしくお願いします、 アロンドラ Re: Coupon not valid for FRDM-MCXN236 迅速な対応ありがとうございました！ クーポンは現在有効です。ただし、チェックアウト段階では会社名やURLなど複数のフォームエントリーがあります。私は個人であり、この掲示板を自己学習のために利用する予定なので、これらの項目には「該当なし」と記入しました。 残念ながら、フォームの最後にある「次へ」ボタンが反応しません。 Re: Coupon not valid for FRDM-MCXN236 お問い合わせいただきありがとうございます。 もう一度お試しいただけますか?クーポンを更新しましたので、問題なくご利用いただけるはずです。 問題が解決しない場合はお知らせください。喜んでさらにサポートさせていただきます。 よろしくお願いします、 アロンドラ・オルベラ Re: Coupon not valid for FRDM-MCXN236 私も同じように使えないのですが、まだ利用できるのでしょうか？それとも、同じクーポンコードが他にありますか？ よろしくお願いいたします。 アヌクル・アナンド Re: Coupon not valid for FRDM-MCXN236 こんにちは、 地域コードを適用しようとした際、チェックアウト時に同様のプロモーションエラーが発生しました。通常、ADCWFBXTのようなプロモーションバウチャーは地理的地域や代理店の在庫割りに制限されます。もし特定の地域、例えばfiffanを通じてコネクテッド開発者からご注文する場合、アジア(fiwfan)でもあります。アプリ）やその他のローカルのテクノロジーハブなどでは、NXP の直接カートは、地域の配送規則により、バウチャーを無効と判断することがよくあります。 最善の方法は、NXPカスタマーケアに直接サポートチケットを発行するか、地域の代理店に連絡することです。彼らは手動で地域プロモコードを発行するか、あなたのアカウントの注文割り当てを解放してくれます。 Re: Coupon not valid for FRDM-MCXN236 今度はクーポンが無効です。 Re: Coupon not valid for FRDM-MCXN236 ご挨拶申し上げます。 上記の手順をすべて試しました。Cookieを削除し、Chromeのシークレットウィンドウからログインしましたが、それでもクーポンが無効と表示されます。 これからのプロジェクトで使えたら嬉しいので、このクーポンの件で助けが必要です ありがとうございます

S32 Design Studio for ARM v2.2のライセンス期限延長申請 Arm用のS32 Design Studio アクティベーションID: 2FBC-9F2F-AF20-37D9 評価日数：27日 機能バージョン: 2.2 機能ステータス：評価中（27日間） Re: Request to extend expiring license for S32 Design Studio for ARM v2.2 こんにちは、 お客様のS32DSライセンスが延長されました。 Re: Request to extend expiring license for S32 Design Studio for ARM v2.2 はい、今確認したところ、ライセンスが延長されていました。ご協力いただき、誠にありがとうございました！

LPC55S06のHashcryptにバグがあります こんにちは、 Hashcryptのハードウェアアクセラレーションを使用しようとした際に、無限ループに陥ってしまいました。 Hashcryptのドライバーバージョンは2.2.17です。**マイクロコントローラ**はhashcrypt_sha_one_block()の679行で止まります: while (0U == (base->STATUS & HASHCRYPT_STATUS_WAITING_MASK))     { //ここで行き詰まる     } 驚くべきことに、90回の実行後でも動かなくなったようです(私たちのマイクロコントローラは89回も動作していますhashcrypt_sha_one_block閉じ込められずに)。 メインの呼び出しはembedTLS ssl_tls.cによって行われます。ファイル（err.pngを参照）。 こちらが、mbedTLS v3.6.7を構築する際にSHA256_ALTを定義して実装する必要があったmbedtls_sha256_finish()()の現在の実装です int mbedtls_sha256_finish ( mbedtls_sha256_context * ctx , unsigned char * output ) { status_tステータス; ステータス= HASHCRYPT_SHA_Finish ( ハッシュクリプト、 ( hashcrypt_hash_ctx_t * ) ctx -> hash 、 出力、 NULL ) ; ステータスを返します。 } 私たちのコードはベアメタルで動作しており、異なるプロセスは使用していません。 ご協力いただき、誠にありがとうございました。 よろしくお願いいたします。 ハロルド

RT1021 LPSPI DMA 四路模式 你好。有人知道如何在四路模式下使用LPSPI的DMA吗？我能明白我该怎么做。DMA 是否支持四通道模式？我这样问是因为我需要设置 LPSPI_TCR[TXMSK] 来进行接收，但是当我这样做时，模块开始发送数据，并在开始 DMA 之前自动重置 LPSPI_TCR[TXMSK]。 i.MX RT101x i.MX RT102x i.MX RT105x i.MX RT106x Re: RT1021 LPSPI DMA in Quad mode Hello 能否分享一下您使用DMA在四路模式下读取LPSPI数据的代码？我尝试按照您的建议（用 TCR 而不是 TDR 写入，……）进行操作，但我仍然无法使用 DMA 在 Quad 模式下读取数据。我只能通过中断来实现。 先谢谢了，此致敬礼，杰里米 Re: RT1021 LPSPI DMA in Quad mode 现在我可以回答这个问题了。LPSPI 可以在四路模式下与 DMA 配合使用。需要重写 LPSPI_MasterTransferEDMA，以配置 DMA 写入 TCR 而不是 TDR。别忘了将传输大小改为 4 字节，因为命令寄存器只能使用 32 位写入。CFGR1 也应相应更改。 然而，四通道模式并没有帮助我提高传输速率。最大吞吐量保持在每秒 30 兆比特的限制。如果我使用四路模式和 30MHz SPI 时钟，传输会有明显的延迟 :(。因此，四路模式有助于降低SPI的时钟频率，但并不能提高波特率。 Re: RT1021 LPSPI DMA in Quad mode 谢谢你的回复。 确认后，4 位半双工传输适用于与 QuadSPI 存储设备连接，并且至少需要一位（发送数据）。 掩码（TCR[TXMSK] 或接收数据掩码 TCR[RXMSK]）必须 也需要设置。 但是，当设置 TCR[RXMSK] 时，接收数据不会存储在接收 FIFO 中，如表 47-10 所示。LPSPI 中断和 DMA 请求，该机制无法触发 DMA 请求。 很抱歉之前的回复给您带来了不便。 祝你有美好的一天， 信息通信技术 ------------------------------------------------------------------------------- 笔记： - 如果此回复解答了您的问题，请点击“标记为正确答案”按钮。谢谢你！ - 我们会持续关注帖子，从最后一条回复发出后持续7周，之后的回复将被忽略。 如果您之后有相关问题，请另开新帖并引用已关闭的帖子。 ------------------------------------------------------------------------------- Re: RT1021 LPSPI DMA in Quad mode 你好， jeremyzhou。 单数据SPI接收和四数据SPI接收有很大的区别。单数据SPI接收需要写入TDR寄存器来启动传输，而四数据SPI接收需要设置TCR[TXMSK]（任何写入TDR的操作都会启动传输，而不是接收）。所以我的问题是：如何在四数据模式下使用DMA接收数据？ Re: RT1021 LPSPI DMA in Quad mode 你好， 感谢您对恩智浦半导体产品的关注，并感谢您给我们提供服务的机会。 1）DMA 是否可以使用四通道模式？ ——是的，而且在我看来，本质上，通过 DMA 方式进行的单数据 SPI 和四数据 SPI 传输之间没有区别。 祝你有美好的一天， 信息通信技术 ------------------------------------------------------------------------------- 笔记： - 如果此回复解答了您的问题，请点击“标记为正确答案”按钮。谢谢你！ - 我们会持续关注帖子，从最后一条回复发出后持续7周，之后的回复将被忽略。 如果您之后有相关问题，请另开新帖并引用已关闭的帖子。 -------------------------------------------------------------------------------

RT1021 LPSPI DMA（クワッドモード） こんにちは。LPSPIのクワッドモードでDMAを使用する方法を知っている人はいますか？自分がそうできる理由は理解できます。DMAとクワッドモードを併用することは可能ですか？私がこの質問をするのは、受信のためにLPSPI_TCR[TXMSK]を設定する必要があるのですが、設定するとモジュールが送信を開始し、DMAを開始する前にLPSPI_TCR[TXMSK]を自動的にリセットしてしまうからです。 i.MXRT 101x i.MXRT 102x i.MXRT 105x i.MXRT 106x Re: RT1021 LPSPI DMA in Quad mode Hello DMAとクアッドモードでLPSPIを読み取るためのコードを教えていただけますか?あなたのアドバイス（TDRではなくTCRで書き込むなど）に従ってみましたが、DMAを使用したQuadモードでのデータ読み取りがまだできません。割り込みを使うことでようやく実現できた。 よろしくお願いいたします。ジェレミー Re: RT1021 LPSPI DMA in Quad mode これで質問に答えられます。LPSPIはDMAと併用してクワッドモードで使用することが可能です。DMAがTDRではなくTCRに書き込むように設定するには、LPSPI_MasterTransferEDMAを書き換える必要があります。コマンドレジスタへの書き込みは32ビット書き込みのみで行う必要があるため、転送サイズを4バイトに変更することを忘れないでください。CFGR1も同様に変更する必要があります。 しかし、クアッドモードは転送速度の向上には役立ちませんでした。最大スループットは毎秒30メガビットに制限されます。クワッドモードと30MHz SPIクロックを使用すると、送信にかなりの遅延が発生します:(。つまり、クアッドモードはSPIのクロックを下げるのに役立ち、ボードレートを上げるにはあまり役立ちません。 Re: RT1021 LPSPI DMA in Quad mode ご返信ありがとうございます。 確認後、4ビット半二重転送はQuadSPIメモリデバイスとのインターフェースに有用であり、少なくとも1ビット（送信データ） マスク（TCR[TXMSK]または受信データマスクTCR[RXMSK]）は 設定もされる。 ただし、TCR[RXMSK]が設定されている場合、受信データは受信FIFOに格納されず、表47-10に従います。LPSPI割り込みおよびDMA要求の場合、メカニズムはDMA要求をトリガーできません。 前回の返信でご迷惑をおかけして申し訳ありませんでした。 良い一日をお過ごしください。 TIC ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 ------------------------------------------------------------------------------- Re: RT1021 LPSPI DMA in Quad mode こんにちは、 ジェレミー・ジョウ。 シングルデータSPIとクアッドデータ受信には大きな違いがあります。シングルデータSPI受信の場合はTDRレジスタに書き込みをして送信を開始する必要がありますが、クアッドデータSPI受信ではTCR[TXMSK]を設定する必要があります(TDRへの書き込みは送信開始で、受信は開始しません)。そこで質問です - DMAをクアッドデータモードで使うデータをどのように!受信するのか!データ。 Re: RT1021 LPSPI DMA in Quad mode こんにちは、 NXP Semiconductors製品へのご関心と、皆様にお仕えできる機会をいただき、ありがとうございます。 1）DMAでクワッドモードを使用することは可能ですか？ はい、そして私の意見では、基本的に、シングルデータSPIとDMA方式によるクワッドデータSPI転送に違いはありません。 良い一日をお過ごしください。 TIC ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 -------------------------------------------------------------------------------

Request to extend expiring license for S32 Design Studio for ARM v2.2 S32 Design Studio for ARM ActivationId: 2FBC-9F2F-AF20-37D9 Evaluation Days: 27 Feature Version: 2.2 Feature Status: Evaluation (27 days) Re: Request to extend expiring license for S32 Design Studio for ARM v2.2 Hi,  your S32DS license has been extended.  Re: Request to extend expiring license for S32 Design Studio for ARM v2.2 Yes, just checked and the license got extended. Thank you very much for your assistance!

LPC55S06 上的 Hashcrypt 存在漏洞 你好， 我在尝试使用 Hashcrypt 硬件加速时遇到了无限循环。 Hashcrypt 驱动程序版本为2.2.17。微控制器卡在hashcrypt_sha_one_block () 函数的第 679 行： while (0U == (base->STATUS & HASHCRYPT_STATUS_WAITING_MASK))     { //卡在这里     } 令人惊讶的是，它在执行 90 次后似乎就卡住了（我们的微控制器能够执行 89 次hashcrypt_sha_one_block而不会卡住）。 主要调用由 embedTLS ssl_tls.c 完成。文件（参见 err.png）。 这是我目前对 mbedtls_sha256_finish() 的实现（在构建 mbedTLS v3.6.7 时，我需要通过定义 SHA256_ALT 来实现它）。 int mbedtls_sha256_finish ( mbedtls_sha256_context * ctx , unsigned char * output ) { status_t状态； 状态= HASHCRYPT_SHA_Finish ( HASHCRYPT ， ( hashcrypt_hash_ctx_t * ) ctx -> hash , 输出， 无效的） ; 返回状态； } 我们的代码是裸机代码，没有不同的流程。 非常感谢您的帮助。 此致， 哈罗德

i.MX8DXL EVK (J20) の TAMPER_OUT0/TAMPER_IN4 アクティブタンパーループ用の正しい snvs_cfg 値 こんにちは、 U-Boot を介して、i.MX8DXL EVK (MCIMX8DXL-WEVK) 上の外部アクティブタンパーループを検証しています。 基板の回路図から、J20（TAMPERヘッダー、1x3）の配線が以下のようになっていることを確認しました。 - ピン 1 = TAMPER_IN4 (ネット SNVS.TAMPER_IN4、ボール AJ13) - ピン2 = GND - ピン3 = TAMPER_OUT0 (ネットSNVS.TAMPER_OUT0、ボールAP22) これらは専用のSNVSピンであり、TAMPER_OUT1-4/IN0-3のようにSAI2/SAI3と共有されていません。 使用可能な U-Boot コマンド: tamper_pin_cfg、snvs_cfg (サブレジスタ hp.lock、hp.secvio_intcfg、hp.secvio_ctl、lp.lock、lp.secvio_ctl、lp.tamper_filt_cfg、lp.tamper_det_cfg、lp.tamper_det_cfg2、lp.tamper_filt1_cfg、lp.tamper_filt2_cfg、lp.act_tamper1_cfg ～ lp.act_tamper5_cfg、lp.act_tamper_ctl、lp.act_tamper_clk_ctl、lp.act_tamper_routing_ctl1、lp.act_tamper_routing_ctl2 を含む)、snvs_sec_status、snvs_clear_status。 TAMPER_OUT0/TAMPER_IN4はアクティブなタンパーペアを形成するため、私の質問は次のとおりです。 1. どのlp.act_tamperN_cfgチャネル(1-5)がTAMPER_OUT0に対応しているか? 2. lp.act_tamper_routing_ctl1/routing_ctl2ルートTAMPER_OUT0のパターンの値をTAMPER_IN4と比較してチェックする価値は? 3. このチャネルのパターンクロックを可能にするlp.act_tamper_clk_ctlの値は何? 4. このチャネルのアクティブ改ざん検出を可能にするグローバルなlp.act_tamper_ctl価値は何でしょうか? 目標：J20ピン1～3間のジャンパーを閉じるとsnvs_sec_statusでセキュアと表示され、ジャンパーを開くと違反が発生するようにする。 ハードウェア上でいくつかの値を試しました（ルーティング4、5、10、さまざまなクロック/検出器設定）が、すべてSECOファームウェアによって拒否されるか（エラーres:9 / SC_ERR_PARM）、物理的にループを切り替えたときにsnvs_sec_statusのSNVS a4(1)（LPTDSR）レジスタに目に見える変化がないまま受け入れられました。 i.MX8DXLにおける外部アクティブタンパー検証に関するリファレンステスト手順またはアプリケーションノートはありますか？ よろしくお願いします！ Re: Correct snvs_cfg values for TAMPER_OUT0/TAMPER_IN4 active tamper loop on i.MX8DXL EVK (J20) こんにちは、 1. lp.act_tamper1_cfg は TAMPER_OUT0 を駆動します。 2. i.MX8DXL SNVSは、5つのアクティブタンパー（AT）出力ソースと最大8つの外部タンパー（ET）入力検出器を備えています。 この設定を使用してください。 lp.act_tamper_routing_ctl1 = 0x00010000 # ET5 (TAMPER_IN4) から AT1 (TAMPER_OUT0) へ lp.act_tamper_routing_ctl2 = 0x00000000 # ET6-ET8 は使用されていません 3. その値はクロック分周器を変更します。最大周波数設定には0x00を使用してください。 lp.act_tamper_clk_ctl = 0x00000000 4. lp.act_tamper_ctl = 0x00010001 を使用します。 ビット0：AT1ENはAT1 LFSRパターンジェネレーターを有効化します。 ビット16：AT1_OUT_ENがTAMPER_OUT0パッドをAT1パターンで駆動する このプロセッサに関するアプリケーションノートはありませんが、i.MX7から参照として利用できます。 /* Config ET5 (pin in et4) <-> (pin out et5) AT 1 * /* reset */ write32(0, &svregs->lp.act_tamper_clk_ctl); write32(0, &svregs->lp.act_tamper_ctl); write32(0, &svregs->lp.tamper_det_cfg); write32(0, &svregs->lp.tamper_det_cfg2) /* Deault value for LFSR */ write32(0x84000000 | 0x00001111, &svregs->lp.act_tamper1_cfg) /* Set the clock at max freq */ write32(0x00000000, &svregs->lp.act_tamper_clk_ctl); /* ET5 (pin et4) takes ref from AT1 (pin et5) */ write32(0x00010000, &svregs->lp.act_tamper_routing_ctl1); write32(0x0, &svregs->lp.act_tamper_routing_ctl2) /* activate out pad of AT1 and enable it, AT1 output on pin et5 */ write32(0x00010000 | 0x00000001, &svregs->lp.act_tamper_ctl) /* Configuring IRQs and secviols */ write32(0x8000003f, &svregs->hp.secvio_intcfg); write32(0x4000003f, &svregs->hp.secvio_ctl); write32(0x0000003f, &svregs->lp.secvio_ctl) /* Activating detector for ET5 */ write32(0x00000000, &svregs->lp.tamper_det_cfg); write32(0x00000004, &svregs->lp.tamper_det_cfg2); よろしくお願いいたします。 Re: Correct snvs_cfg values for TAMPER_OUT0/TAMPER_IN4 active tamper loop on i.MX8DXL EVK (J20) 設定していただきありがとうございます。電源を入れた直後に正確に適用しました。 snvs_dgo_cfg 0 0 20000000 0 80000000 0 snvs_cfg 0 8000003f 4000003f 0 3f 0 0 4 0 0 84001111 0 0 0 0 10001 0 10000 0 読み戻しはあなたの値と一致します: SNVS e8(2) = 00010000 00000000、SNVS 48(2) = 00000000 00000004、SNVS e0 = 00010001、DGO 20 = 20000000、DGO 40 = 80000000。 結果: LPTDSR (SNVS a4) = 00000004 (ET5D セット)。ジャンパーなしでも、J20ピン1(TAMPER_IN4)とピン3(TAMPER_OUT0)の間に絶縁ジャンパー接続した場合も、どちらも00000004読み取ります。snvs_clear_status 107ff ff の後も 00000004 のままです。つまり、ループを開いた状態で検出は主張しますが、ループを閉じているとクリーンな0000000状態は一度も得られません。 質問: 1.このEVKのTAMPER_OUT0 / TAMPER_IN4ループでは、ワイヤードジャンパーループの場合、パッドまたはプル設定（例えばDGO tamper_pull_ctl）や、異なるact_tamper_clk_ctl値が必要ですか？ 2. 改ざん状態がまだ存在する間に、snvs_clear_statusはLPTDSRをクリアすることが期待されていますか？ 3. ループが閉じていると認識されるために、他に何か設定が必要ですか？ 再度、感謝します。

请求延长 S32 Design Studio for ARM v2.2 的到期许可证 ARM 版 S32 设计工作室 激活ID：2FBC-9F2F-AF20-37D9 评估天数：27天 功能版本：2.2 功能状态：评估中（27天） Re: Request to extend expiring license for S32 Design Studio for ARM v2.2 你好， 您的S32DS许可证已延期。 Re: Request to extend expiring license for S32 Design Studio for ARM v2.2 是的，我刚刚查了一下，许可证已经延期了。非常感谢您的帮助！

Moisture detection using NX20P0477UKZ Hello Team, We have developed custom board using P/N: NX20P0477UKZ. We are not able to detect moisture detection. In our design we are using 1.5meter cable to connect Mobile phone. So one end of cable is connected with our custom board and other end of cable is exposed to external world for Mobile connection.  So when we try to detect moisture from cable which is exposed to external world. we are not able to detect moisture. Please guide us to resolve this issue. Thanks Re: Moisture detection using NX20P0477UKZ Hello kadamm Good day! The NX20P0477 is intended to operate when no device is connected, and its main purpose is to prevent connection under moisture conditions by asserting FLAGB beforehand. Once a cable or device is connected (a mobile phone is connected even via a cable), the electrical conditions on the CC lines become more complex, and the presence of water together with an active connection introduces unpredictable behavior. Therefore, the device cannot reliably distinguish or detect moisture events under these conditions. I hope this information has helped you, please let me know if you need help with anything else. Have a great day and best of luck. Re: Moisture detection using NX20P0477UKZ Hello Rafar. Thanks for your quick response. We are performing test without connection of any device. As per our application, we are connecting one of cable to our on board type c connector and other end of cable is left opened. We are dipping opened end of cable into water but Flag pin (C1) is always high and not able to detect moisture.  We are making CP_EN(B2) pin as high to detect moisture. Could you please suggest us how can we validate functionality? Thanks

更正 i.MX8DXL EVK (J20) 上 TAMPER_OUT0/TAMPER_IN4 活动防篡改循环的 snvs_cfg 值 您好， 我正在通过 U-Boot 验证 i.MX8DXL EVK (MCIMX8DXL-WEVK) 上的外部主动篡改循环。 根据电路板原理图，我已经确认 J20（防篡改接头，1x3）的接线方式如下： - 引脚 1 = TAMPER_IN4（网络 SNVS.TAMPER_IN4，焊球 AJ13） - 引脚 2 = 接地 - 引脚 3 = TAMPER_OUT0（网络 SNVS.TAMPER_OUT0，引脚 AP22） 这些是专用的 SNVS 引脚，不像 TAMPER_OUT1-4/IN0-3 那样与 SAI2/SAI3 共享。 可用的 U-Boot 命令：tamper_pin_cfg、snvs_cfg（及其子寄存器 hp.lock、hp.secvio_intcfg、hp.secvio_ctl、lp.lock、lp.secvio_ctl、lp.tamper_filt_cfg、lp.tamper_det_cfg、lp.tamper_det_cfg2、lp.tamper_filt1_cfg、lp.tamper_filt2_cfg、lp.act_tamper1_cfg 至 lp.act_tamper5_cfg、lp.act_tamper_ctl、lp.act_tamper_clk_ctl、lp.act_tamper_routing_ctl1、lp.act_tamper_routing_ctl2）、snvs_sec_status、snvs_clear_status。 由于 TAMPER_OUT0/TAMPER_IN4 构成一个有效的防篡改对，我的问题是： 1. lp.act_tamperN_cfg 通道（1-5）中，哪个对应于 TAMPER_OUT0？ 2. 要检查 lp.act_tamper_routing_ctl1/routing_ctl2 路由 TAMPER_OUT0 的模式与 TAMPER_IN4 的匹配度，需要检查哪些值？ 3. 要使该通道启用模式时钟，lp.act_tamper_clk_ctl 的值是多少？ 4. lp.act_tamper_ctl 的全局值是多少才能启用此通道的主动篡改检测？ 目标：将跳线连接到 J20 引脚 1-3 时，snvs_sec_status 应显示为安全状态；断开跳线时，应触发违规。 我尝试了硬件上的几个值（路由 4、5、10；各种时钟/检测器设置）——所有这些值要么被 SECO 固件拒绝（错误 res:9 / SC_ERR_PARM），要么被接受，但在物理切换循环时，snvs_sec_status 的 SNVS a4(1) (LPTDSR) 寄存器没有可观察到的变化。 i.MX8DXL 是否有针对外部主动防篡改验证的参考测试程序或应用说明？ 谢谢您！ Re: Correct snvs_cfg values for TAMPER_OUT0/TAMPER_IN4 active tamper loop on i.MX8DXL EVK (J20) 你好， 1. lp.act_tamper1_cfg 驱动 TAMPER_OUT0。 2. i.MX8DXL SNVS 具有 5 个主动防拆 (AT) 输出源和多达 8 个外部防拆 (ET) 输入检测器。 请使用以下配置： lp.act_tamper_routing_ctl1 = 0x00010000 # ET5 (TAMPER_IN4) 到 AT1 (TAMPER_OUT0) lp.act_tamper_routing_ctl2 = 0x00000000 # ET6-ET8 未使用 3. 该值会改变时钟分频器，使用 0x00 可配置最大频率。 lp.act_tamper_clk_ctl = 0x00000000 4. 使用 lp.act_tamper_ctl = 0x00010001： 位 0：AT1EN 使能 AT1 LFSR 模式生成器 位 16：AT1_OUT_EN 驱动 TAMPER_OUT0 焊盘，使用 AT1 模式 目前没有针对该处理器的应用笔记，但您可以参考 i.MX7 的相关信息： /* Config ET5 (pin in et4) <-> (pin out et5) AT 1 * /* reset */ write32(0, &svregs->lp.act_tamper_clk_ctl); write32(0, &svregs->lp.act_tamper_ctl); write32(0, &svregs->lp.tamper_det_cfg); write32(0, &svregs->lp.tamper_det_cfg2) /* Deault value for LFSR */ write32(0x84000000 | 0x00001111, &svregs->lp.act_tamper1_cfg) /* Set the clock at max freq */ write32(0x00000000, &svregs->lp.act_tamper_clk_ctl); /* ET5 (pin et4) takes ref from AT1 (pin et5) */ write32(0x00010000, &svregs->lp.act_tamper_routing_ctl1); write32(0x0, &svregs->lp.act_tamper_routing_ctl2) /* activate out pad of AT1 and enable it, AT1 output on pin et5 */ write32(0x00010000 | 0x00000001, &svregs->lp.act_tamper_ctl) /* Configuring IRQs and secviols */ write32(0x8000003f, &svregs->hp.secvio_intcfg); write32(0x4000003f, &svregs->hp.secvio_ctl); write32(0x0000003f, &svregs->lp.secvio_ctl) /* Activating detector for ET5 */ write32(0x00000000, &svregs->lp.tamper_det_cfg); write32(0x00000004, &svregs->lp.tamper_det_cfg2); 顺祝商祺！ Re: Correct snvs_cfg values for TAMPER_OUT0/TAMPER_IN4 active tamper loop on i.MX8DXL EVK (J20) 感谢您提供的配置信息。我是在全新断电后立即应用的： snvs_dgo_cfg 0 0 20000000 0 80000000 0 snvs_cfg 0 8000003f 4000003f 0 3f 0 0 4 0 0 84001111 0 0 0 0 10001 0 10000 0 回读与您的值匹配：SNVS e8(2) = 00010000 00000000，SNVS 48(2) = 00000000 00000004，SNVS e0 = 00010001，DGO 20 = 20000000，DGO 40 = 80000000。 结果：LPTDSR（SNVS a4）= 00000004（ET5D 设置）。无论没有跳线还是在 J20 引脚 1 (TAMPER_IN4) 和引脚 3 (TAMPER_OUT0) 之间连接绝缘跳线，读数均为 00000004。在 snvs_clear_status 107ff ff 之后，它仍然保持 00000004。因此，当循环打开时，检测结果会断言，但当循环关闭时，我始终无法获得干净的 00000000 状态。 问题： 1.对于有线跳线回路，此 EVK 上的 TAMPER_OUT0 / TAMPER_IN4 回路是否需要焊盘或上拉设置（例如 DGO tamper_pull_ctl），或者不同的 act_tamper_clk_ctl 值？ 2. 当篡改条件仍然存在时，snvs_clear_status 是否应该清除 LPTDSR？ 3. 是否还需要其他设置才能使循环被视为闭合？ 再次感谢。