RT1176(1コアあたり1つのイーサネット)におけるデュアルコアイーサネット例 i.MX リクエスト NXPチームの皆様、こんにちは。 現在、 MCUXpresso IDE v11.9.1(ビルド2170、2024年4月19 日)を使って i.MX RT1176 評価ボード を開発中 です。 NXP が、独立したイーサネットインターフェースを持つCortex-M7とCortex-M4コアの両方の利用を示すマルチコアの例プロジェクトを提供しているかどうか知りたいです。 私の要望は以下のとおりです。 イーサネットポート1 は Cortex-M7 コア で初期化・管理されるべき です。 イーサネットポート2 は Cortex-M4 コア で初期化・管理されるべき です。 両方のイーサネットインターフェースは、それぞれのコア上で同時に独立して動作すべきです。 もしコア間通信(RPMsgやMU)が必要な場合は、推奨されるアプローチを説明する例やドキュメントがあれば教えていただけるとありがたいです。 MCUXpresso SDKの例を探しましたが、このユースケースに合うプロジェクトは見つかりませんでした。 教えていただけませんか? M7コアにイーサネットコントローラーを使い、M4コアにもう一方のイーサネットコントローラーを搭載している公式のNXPマルチコア例はありますか? もしそのような例があれば、プロジェクトを共有していただけるか、対応するSDK例名やリポジトリリンクを教えていただけませんか? もしそのような例が存在しない場合は、i.MX RT1176でこの構成を実装するための推奨アーキテクチャを教えていただけますか? 参考プロジェクト、アプリケーションノート、またはドキュメントがあれば大変ありがたいです。 再開まで今しばらくお待ちください。 よろしくお願いいたします。 アラヴィンド・トガラリ Re: Request for Dual-Core Ethernet Example on i.MX RT1176 (One Ethernet per Core) @Aravind_Togaralli様、 残念ながら、Cortex-M7とCortex-M4が独立したイーサネットインターフェースを同時に動作させている公式な例は現在存在しません。 しかし、推奨されるアーキテクチャは、2つのイーサネットサブシステムを完全に独立させておくことです。 一方のイーサネットコントローラ(例:ENET/ENET_QOS)をCM7に、もう一方をCM4に割り当てます。 各コアは独自のMACドライバー、PHY制御、lwIPスタック、netifインスタンス、DMAディスクリプタ、パケットバッファ、割り込み、ネットワーク構成を管理すべきです。 RPMsg-Lite、MU、または共有メモリは、コア間の制御およびステータス通信が必要な場合にのみ使用してください。 開発中にRDC/XRDC2を使ってイーサネット周辺機器とメモリリソースを2コア間で分離することを検討してください。 イーサネットDMAバッファの場合、選択したメモリ領域が対応するCPUとイーサネットDMAマスターの両方がアクセスできるようにしてください。 提案する実装方法は以下のとおりです。 動作するRT1170マルチコアのサンプルから始めましょう。 標準的なlwIPの例を使ってCM7でイーサネットを起動します。 2つ目のイーサネットコントローラーを使ってCM4でイーサネットを起動します。 両方のイーサネットインターフェースがIPCなしで同時に動作しているか確認してください。 必要に応じてRDC/XRDC2アイソレータを追加してください。 アプリケーションがコア間相互作用を必要とする場合にのみ、RPMsg-LiteまたはMU/共有メモリ通信を導入してください。 また、RT1170マルチコアアプリケーション開発に関する指針や推奨が記載されているアプリケーションノート AN13264 役立つかもしれません。 よろしくお願いいたします。 シェリー・チャン

组合固件下载后，i.MX95 上的 IW612 蓝牙 UART 无响应 你好， 我们正在Verdin i.MX95 WB上运行NXP Android 15 BSP (Linux 6.6.58)来启用蓝牙。板载无线模块为基于 NXP IW612 的 u-blox MAYA-W260 。 Wi-Fi 通过 SDIO 正常工作，并且组合固件已成功加载： Request firmware: sduart_nw61x_v1.bin.se Wlan: FW download over WLAN FW is active 蓝牙似乎无法正常工作。无论何时我们在 Android 设置中启用该功能，UI 开关都会卡住，并且找不到蓝牙设备。 蓝牙已连接到LPUART6 (/dev/ttyLP5)。NXP厂商HAL成功打开UART。 我们最初发现硬件流控制阻止了传输；在暂时禁用 CRTSCTS 后，HAL 发送了 4 字节的 HCI 重置命令： 01 03 0c 00 UART 计数器随后显示： tx:4 rx:0 IW612 没有响应。直接手动进行 UART 测试，波特率为 115200，8N1，没有硬件流控制，也会出现同样的结果。 我们目前的配置是： mchar_port = /dev/ttyLP5 baudrate_fw_init = 115200 由于 Wi-Fi 驱动程序已经下载了组合固件，因此 enable_download_fw 保持禁用状态。 请问您能否澄清一下： 通过 SDIO 加载 sduart_nw61x_v1.bin.se 后，IW612 蓝牙 UART 是否应该直接响应波特率为 115200 的 HCI RESET？ 是否需要先执行启动睡眠触发器、唤醒命令、供应商命令或其他初始化序列？ IW612 是否必须进行硬件流控制？固件初始化后，CTS 的预期状态应该是什么？ 我们是否应该使用 UART 固件下载路径（uartspi_n61x_v1.bin.se）而不是依赖 Wi-Fi 加载的组合固件？ 对于 i.MX95 上的 IW612，是否有推荐的 bt_vendor.conf 文件？ 任何参考配置或预期的UART跟踪信息都将非常有帮助。 顺祝商祺！ Android Linux Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download 你好， @vins-idg 1.通过 SDIO 加载 sduart_nw61x_v1.bin.se 后，IW612 蓝牙 UART 是否应该直接响应 115200 的 HCI 复位信号？ 原则上，是的——一旦组合固件激活且 BT UART 模块唤醒/就绪，控制器就应该响应 HCI 重置并发出命令完成事件。 2. 是否需要先执行启动睡眠触发器、唤醒命令、供应商命令或其他初始化序列？ 对于正常的 Android 启动，不要仅仅依赖手动发送 HCI Reset 命令。让 NXP 厂商 HAL 或 NXP UART 驱动程序执行初始化序列。 3. IW612 是否必须采用硬件流控制？CTS状态应该是什么？ 对于量产的 IW612 BT UART 设计，应启用硬件流控制并正确接线。禁用 CRTSCTS 仅作为诊断步骤有用；不应将其视为最终修复方法。 4. 我们是否应该使用 uartspi_n61x_v1.bin.se 而不是通过 Wi-Fi 加载的组合固件？ 你可以尝试使用单独的固件来调试问题，但这应该不是根本原因。使用组合固件，应该也能正常工作。 5.让我先在本地测试一下，然后把在我这边运行正常的配置文件分享给你。 请给我一些时间。 顺祝商祺！ Christine。

SPC5745BFVHM2 Which specific chip model do I need? Re: SPC5745BFVHM2 Hello, Could you explain the question more closely? Best regards, Peter

PN7642 SPIコントローラインターフェース SPIコントローラインターフェースはPN7642の文書およびPN7642.hで言及されています。OM27642EVK（SPIMとして）にも搭載されていますが、それだけです。 そのSPIコントローラーの例やドライバーが見つかりません(ホストSPIのことではありません)。 AI検索では、特定のSPI関数呼び出し、phhalSpi.h、phhalSpi.c.があると言われていますが、似たようなものは見つかりません。 存在するのか、そしてどうやって見つければいいのか? 助けてくださってありがとうございます。 Re: PN7642 SPI controller interface こんにちは、当社の製品にご関心をお寄せいただきありがとうございます。 PN7642にはSDKの例セットがあります。既にいくつかインポート済みかどうかは分かりません。       ご覧の通り、クイックスタートパネルからサンプルをインポートするだけで済みます。> Import SDKのサンプルを画像のように検索できます。 OM27642EVKにはフォロワーピンとリーダーピンがあることにご注意ください。クイックスタートガイドのドキュメントの7節にもご注意ください。

i.MX 8QuadXPlus / i.MX 8DualXPlus でサイドバンド ECC エラーインジェクションをテストする方法は？ NXPチームの皆様、こんにちは。 私は i.MX 8QuadXPlus / i.MX 8DualXPlusプラットフォーム(40ビットDDR3Lインターフェース、32ビットデータ+8ビットECC)でDDRサイドバンドECC機能をテストしています。 AN13566によると、ECC_REGION_PARITY_LOCKを通じてECCパリティ領域をアンロックし、ECCパリティビットを修正することでインラインECCエラーを注入できます。しかし、サイドバンドECCに関する詳細なエラー注入や検証手順は見つかりませんでした。 AN13566、サイドバンドECCは追加のECCバイトを使用し、コントローラーがDDR読み込み時にこのバイトを確認すると述べています。また、サイドバンドECCは修正可能な単一ビットエラーを検出した後に自動スクラブRMW操作をサポートすることも記載されています。 サイドバンドECCのテスト方法について教えていただけますか? サイドバンドECCには、ハードウェアエラー注入レジスタやデータポイズニングレジスタはありますか？ ソフトウェアはどのようにして1ビットの訂正可能な誤りを注入できるのでしょうか? ソフトウェアはどうやって二ビットの修正不可能なエラーを注入できるのでしょうか? どのECCステータスレジスタと割り込み信号をチェックすべきですか？ サイドバンドECCのスクラブ操作がデータを修正し、書き戻したことをどうやって確認できますか? 例のコード、テスト手順、またはDDRコントローラーのレジスタシーケンスはありますか? 当社の構成は以下のとおりです。 SoC: i.MX 8QuadXPlus / i.MX 8DualXPlus DDRタイプ:DDR3L DDRインターフェース:40ビット、32ビットデータ+8ビットECC ありがとうございます。 Re: How to test Sideband ECC error injection on i.MX 8QuadXPlus / i.MX 8DualXPlus? こんにちは、 @kkfly IMX8DXL RMドキュメントのECCレジスタの説明を参照してください。 https://www.nxp.com/products/iMX8XLite 特に、 ECC構成レジスタ0（ECCCFG0）とECC構成レジスタ1（ECCCFG1）のレジスタ。 BR Re: How to test Sideband ECC error injection on i.MX 8QuadXPlus / i.MX 8DualXPlus? ドキュメントには「注：このSoCではECCデータポイズニングはサポートされていません」と記載されています。このビット設定は必ず0にしてください。』ということは、IMX8DXLとIMX8QXPはECCエラー注入をサポートしていないということですか?

SPC5745BFVHM2 我需要哪种型号的芯片？ Re: SPC5745BFVHM2 你好， 您能把问题解释得更详细一些吗？ 顺祝商祺！ Peter

LX2160ARDB デフォルトブートイメージ こんにちは、 LX2160A-RDB-Bボードで デフォルトのブートイメージを使う方法をご存 知の方はいませんか? 評価ボード Re: LX2160ARDB Default boot images 最新のLayerscape Yocto BSP v26.06を使うこともできます 以下のプリコンパイル済みイメージは、 https://www.nxp.com/lgfiles/llsdk/walnascar/ にホストされています。 14 firmware_lx2160ardb-rev2_uboot_emmcboot.img LX2160ARDB eMMCブート用BSPファームウェアイメージ 15 firmware_lx2160ardb-rev2_uboot_sdboot.img LX2160ARDB SDブート用BSPファームウェアイメージ 16 firmware_lx2160ardb-rev2_uboot_xspiboot.img LX160ARDB xSPIブート用BSPファームウェアイメージ 23 fsl-image-networking-lx2160ardb-rev2.rootfs.tar.gz Layerscape rootfsは基本的なネットワーク機能をサポートしていますLX2160ARDB 24 fsl-image-networking-full-lx2160ardbrev2.rootfs.tar.gz Layerscape rootfsはLX2160ARDB上で完全なネットワーク機能をサポートしています 25 フレックスインストーラー ツールの展開 4 boot_lx2160ardb-rev2_lts_6.12.tgz LX2160ARDBのブートパーティションイメージ Yocto用レイヤースケープソフトウェア開発キットユーザーガイド: UG10374.pdf Layerscape Linux SDK ユーザーガイド: UG10381.pdf

How install S32K144EVB SDK in S32 Design Studio Hello, Today, I have installed S32 Design Studio to evaluate a S32K144EVB board. I would like to run a small test, but reading manual, when I create a New Application Project, when I click over "SDK" button, it doesn't appear any S32 SDK. How I can install a SDK for my board Thanks. Re: How install S32K144EVB SDK in S32 Design Studio Hi @ptcaos  First, you need to download the software version that is compatible with your S32DS IDE. The supported IDE version is specified in the software's Release Notes document. For this example, I will use the latest RTD release available for S32K1 devices: Download S32K1_S32M24x_RTD_R21-11_3.0.0_D2503_DesignStudio_updatesite.zip. This package can be found under Real-Time Drivers for S32K1 → Automotive SW - S32K1_S32M24x - Real-Time Drivers for Cortex-M → S32K1_S32M24x Real-Time Drivers AUTOSAR R21-11 Version 3.0.0. In S32 Design Studio 3.6.x, navigate to Help → S32DS Extensions and Updates. In the S32DS Extensions and Updates window, click Add Update Site in the lower-right corner. Select the .zip file downloaded previously. Once added, the package will appear in the list of available extensions and updates. Select the packages you would like to install and click Install/Update. Accept the license agreement and click Finish. Upon successful installation, S32DS will prompt you to restart the IDE for the changes to take effect. Important: When creating a new project, make sure to select a toolchain version that is compatible with the installed RTD package. For example, RTD 3.0.0 was developed and tested using NXP GCC 10.2.0. This information is available in the corresponding Release Notes document.  BR, VaneB Re: How install S32K144EVB SDK in S32 Design Studio Spoiler (Highlight to read) Hello @VaneB  I have installed  S32K1_S32M24X Real-Time Drivers Version 3.0.0 QLP07 doing the same procedure you described but when I create a "New S32DS Application Project", there is no SDK available. I attatch two screenshots: one taken in the processors selection menu and another one taken after pressing "SDK" button. Thanks. Hello  I have installed S32K1_S32M24X Real-Time Drivers Version 3.0.0 QLP07 doing the same procedure you described but when I create a "New S32DS Application Project", there is no SDK available.I attatch two screenshots: one taken in the processors selection menu and another one taken after pressing "SDK" button.Thanks.

SPC5745BFVHM2 どのチップモデルが必要ですか? Re: SPC5745BFVHM2 こんにちは、 この質問について、もう少し詳しく説明してもらえますか? よろしくお願いいたします。 ピーター

AEC-Q100 Is the MFS2613HMDA2AD AEC-Q100 qualified? Are all FS26 part numbers AEC-Q100 qualified? Thanks,  Enrico Re: AEC-Q100 Hello ESof Good day! Yes, the entire FS26 family is AEC-Q100 qualified. The documentation verifying this is classified as confidential, so if you require it, I would recommend opening a case directly with us to see what we can do and begin the NDA process. I hope this information has helped you, please let me know if you need help with anything else. We apologize for any inconvenience this may cause you. Have a great day and best of luck.

Doubt regarding i.MX95 EVK base board design This is the schematic of how 12v power input is taken into the imx95 board, i have some doubts regarding this design... 1. why are 2 fuses of 20A connected in parallel, is it done for 40A current rating, is it a good practice to do so? 2. When Q2 is "on" the gate of Q2 is connected to GND, but for turning "off" Q2, the gate is just left in floating state, Is it reliable to do so? should the gate pin be pulled up to source voltage? Re: Doubt regarding i.MX95 EVK base board design why not use a 40A fuse, is it bcos of size constrains Re: Doubt regarding i.MX95 EVK base board design Q1. Since the inrush current is higher than 20A, it is a good practice to use 2 pcs of fuses with 20A rating in small size (1206) to provide higher current rating cost-effectively. Q2. When Q2 is off, its Gate pin is not left floating, but pulled up to the same power rail as its Source pin with 100KOhms resistor (R197) so that it can be turned off completely. Re: Doubt regarding i.MX95 EVK base board design If 40A rating small size fuse could be be sourced, the  2pcs 20A fuses could be replaced with it. If fuse protection is not necessary, the fuses can be shorted as well.

LX2160ARDB 默认启动映像 您好， 请问有人知道如何获取 LX2160A-RDB-B 开发板使用的默认启动映像吗？ 评估板 Re: LX2160ARDB Default boot images 您可以使用最新的Layerscape Yocto BSP v26.06。 以下预编译镜像托管在https://www.nxp.com/lgfiles/llsdk/walnascar/ 14 firmware_lx2160ardb-rev2_uboot_emmcboot.img LX2160ARDB eMMC 启动的 电路板支持包。 固件映像 15 firmware_lx2160ardb-rev2_uboot_sdboot.img LX2160ARDB SD 启动 的 电路板支持包 固件映像 16 firmware_lx2160ardb-rev2_uboot_xspiboot.img LX2160ARDB xSPI 启动的 电路板支持包 固件映像 23 fsl-image-networking-lx2160ardb-rev2.rootfs.tar.gz Layerscape rootfs 支持 LX2160ARDB 上的基本网络功能 24 fsl-image-networking-full-lx2160ardbrev2.rootfs.tar.gz Layerscape rootfs 在 LX2160ARDB 上支持完整的网络功能 25 弹性安装程序 部署工具 4 boot_lx2160ardb-rev2_lts_6.12.tgz LX2160ARDB 的启动分区映像 Layerscape Yocto软件开发工具包用户指南： UG10374.pdf Layerscape Linux SDK 用户指南： UG10381.pdf

PN7642 SPI 控制器接口 PN7642 文档和 PN7642.h 文件中提到了 SPI 控制器接口。以及在 OM27642EVK（作为 SPIM）上，但仅此而已。 我找不到该SPI控制器的示例或驱动程序（我指的不是主机SPI）。AI搜索显示有特定的SPI函数调用，例如phhalSpi.h和phhalSpi.c，但我找不到任何类似的内容。 它存在吗？我该如何找到它？ 感谢您的帮助。 Re: PN7642 SPI controller interface 您好，感谢您对我们产品的关注。 PN7642 确实提供了一套 SDK 示例。我不确定你是否已经导入了其中一些。       如您所见，您可以直接从“快速入门”面板 -> “导入 SDK 示例”导入示例，然后搜索 SPI，如图所示。 请注意，OM27642EVK 具有从动引脚和引导引脚。另请参阅快速入门指南文档的第 7 部分。

如何在 i.MX 8QuadXPlus / i.MX 8DualXPlus 上测试边带 ECC 错误注入？ 您好，NXP团队， 我正在测试 i.MX 8QuadXPlus / i.MX 8DualXPlus 平台上的 DDR 边带 ECC 功能，该平台具有 40 位 DDR3L 接口（32 位数据 + 8 位 ECC）。 根据 AN13566，可以通过 ECC_REGION_PARITY_LOCK 解锁 ECC 奇偶校验区域并修改 ECC 奇偶校验位来注入内联 ECC 错误。然而，我找不到关于边带 ECC 的详细错误注入或验证程序。 AN13566 提到边带 ECC 使用额外的 ECC 字节，并且控制器在 DDR 读取期间检查此字节。它还提到，边带 ECC 在检测到可纠正的单比特错误后，支持自动清除 RMW 操作。 请问测试边带ECC的推荐方法是什么？ 边带ECC是否有硬件错误注入或数据投毒寄存器？ 软件如何注入一个可纠正的单比特错误？ 软件如何注入双比特不可纠正错误？ 应该检查哪些ECC状态寄存器和中断信号？ 如何验证边带 ECC 纠错操作是否已纠正数据并将其写回？ 是否有示例代码、测试步骤或DDR控制器寄存器序列可供参考？ 我们的配置如下： SoC：i.MX 8 QuadXPlus / i.MX 8 DualXPlus DDR类型：DDR3L DDR接口：40位、32位数据+8位ECC 谢谢。 Re: How to test Sideband ECC error injection on i.MX 8QuadXPlus / i.MX 8DualXPlus? 嗨@kkfly 您可以参考 IMX8DXL RM 文档中的 ECC 寄存器描述。 https://www.nxp.com/products/iMX8XLite 具体而言，是ECC 配置寄存器 0 (ECCCFG0)和ECC 配置寄存器 1 (ECCCFG1)寄存器。 BR Re: How to test Sideband ECC error injection on i.MX 8QuadXPlus / i.MX 8DualXPlus? 文档中写道：“注意：此SoC不支持ECC数据投毒。”请确保此位设置为 0。那么，这是否意味着 IMX8DXL 和 IMX8QXP 不支持 ECC 错误注入？

How to test Sideband ECC error injection on i.MX 8QuadXPlus / i.MX 8DualXPlus? Hello NXP team, I am testing the DDR Sideband ECC functionality on an i.MX 8QuadXPlus / i.MX 8DualXPlus platform with a 40-bit DDR3L interface (32-bit data + 8-bit ECC). According to AN13566, Inline ECC errors can be injected by unlocking the ECC parity region through ECC_REGION_PARITY_LOCK and modifying the ECC parity bits. However, I could not find a detailed error-injection or validation procedure for Sideband ECC. AN13566 mentions that Sideband ECC uses an additional ECC byte and that the controller checks this byte during DDR reads. It also mentions that Sideband ECC supports an automatic scrub RMW operation after detecting a correctable single-bit error. Could you please clarify the recommended method to test Sideband ECC? Is there a hardware error-injection or data-poisoning register for Sideband ECC? How can software inject a single-bit correctable error? How can software inject a double-bit uncorrectable error? Which ECC status registers and interrupt signals should be checked? How can we verify that the Sideband ECC scrub operation has corrected and written back the data? Is there any example code, test procedure, or DDR controller register sequence available? Our configuration is: SoC: i.MX 8QuadXPlus / i.MX 8DualXPlus DDR type: DDR3L DDR interface: 40-bit, 32-bit data + 8-bit ECC Thanks. Re: How to test Sideband ECC error injection on i.MX 8QuadXPlus / i.MX 8DualXPlus? Hi @kkfly  You can refer to the description of the ECC register in the IMX8DXL RM documentation. https://www.nxp.com/products/iMX8XLite In particular, the ECC Configuration Register 0 (ECCCFG0) and ECC Configuration Register 1 (ECCCFG1) registers. B.R Re: How to test Sideband ECC error injection on i.MX 8QuadXPlus / i.MX 8DualXPlus? The doc says 'NOTE: ECC data poisoning is not supported in this SoC. Please ensure this bit setting is 0.' So does that mean the IMX8DXL and IMX8QXP don't support ECC error injection?

AEC-Q100 MFS2613HMDA2AD 是否符合 AEC-Q100 标准？所有 FS26 零件编号都符合 AEC-Q100 标准吗？ 谢谢， 恩里科 Re: AEC-Q100 你好 ESof 再会！ 是的，整个 FS26 系列产品均符合 AEC-Q100 标准。证明这一点的文件属于机密文件，因此如果您需要该文件，我建议您直接与我们联系，看看我们能做些什么并开始签署保密协议的流程。 希望这些信息对您有所帮助，如果您还需要其他帮助，请告诉我。 由此给您带来的不便，我们深表歉意。 祝你今天过得愉快，一切顺利。

IW612 Bluetooth UART not responding on i.MX95 after combo firmware download Hello,     we are bringing up Bluetooth on a Verdin i.MX95 WB running the NXP Android 15 BSP (Linux 6.6.58). The onboard wireless module is a u-blox MAYA-W260 based on NXP IW612. Wi-Fi works correctly over SDIO, and the combo firmware is successfully loaded: Request firmware: sduart_nw61x_v1.bin.se Wlan: FW download over WLAN FW is active ,Bluetooth instead does not appear to work. Whenever we enable it on Android settings, the UI switch is frozen and no BT device is found. Bluetooth is connected to LPUART6 (/dev/ttyLP5). The NXP vendor HAL opens the UART successfully. We initially found that hardware flow control blocked transmission; after temporarily disabling CRTSCTS, the HAL sends the four-byte HCI Reset command: 01 03 0c 00 The UART counters then show: tx:4 rx:0 No response is received from the IW612. The same result occurs with a direct manual UART test at 115200 baud, 8N1, without hardware flow control. Our current configuration is: mchar_port = /dev/ttyLP5 baudrate_fw_init = 115200 enable_download_fw is left disabled because the combo firmware is already downloaded by the Wi-Fi driver. Could you please clarify: After loading sduart_nw61x_v1.bin.se through SDIO, should the IW612 Bluetooth UART respond directly to an HCI Reset at 115200 baud? Is a boot-sleep trigger, wake command, vendor command, or another initialization sequence required first? Is hardware flow control mandatory for IW612, and what should the expected CTS state be after firmware initialization? Should we use the UART firmware-download path with uartspi_n61x_v1.bin.se instead of relying on the combo firmware loaded by Wi-Fi? Is there a recommended bt_vendor.conf for IW612 on i.MX95? Any reference configuration or expected UART trace would be very helpful. Best regards. Android Linux Re: IW612 Bluetooth UART not responding on i.MX95 after combo firmware download Hi, @vins-idg  1. After loading sduart_nw61x_v1.bin.se through SDIO, should IW612 Bluetooth UART respond directly to HCI Reset at 115200? In principle, yes — once the combo firmware is active and the BT UART block is awake/ready, the controller should respond to HCI Reset with a Command Complete event. 2. Is a boot-sleep trigger, wake command, vendor command, or other initialization sequence required first? For normal Android bring-up, do not rely only on manually sending HCI Reset. Let the NXP vendor HAL or NXP UART driver perform the initialization sequence. 3. Is hardware flow control mandatory for IW612? What should CTS state be? For a production IW612 BT UART design, hardware flow control should be enabled and correctly wired. Disabling CRTSCTS is useful only as a diagnostic step; it should not be considered the final fix. 4. Should we use uartspi_n61x_v1.bin.se instead of combo firmware loaded by Wi-Fi? You  can have a try with the seperate FW to debug the issue, but it should not the root cause. With combo FW, should also work as expected. 5.Let me have a try on my local side then share to you a worked on my side conf file to you. Please allow me some time. Best regards, Christine.

LX2160ARDB Default boot images Hi, Can anyone please suggest a way to get the default boot images been used in LX2160A-RDB-B board. Evaluation Board Re: LX2160ARDB Default boot images You could use the latest Layerscape Yocto BSP v26.06 The following precompiled images are hosted on https://www.nxp.com/lgfiles/llsdk/walnascar/ > 14 firmware_lx2160ardb-rev2_uboot_emmcboot.img BSP firmware image for LX2160ARDB eMMC boot 15 firmware_lx2160ardb-rev2_uboot_sdboot.img BSP firmware image for LX2160ARDB SD boot 16 firmware_lx2160ardb-rev2_uboot_xspiboot.img BSP firmware image for LX2160ARDB xSPI boot 23 fsl-image-networking-lx2160ardb-rev2.rootfs.tar.gz Layerscape rootfs supports basic networking functionality on LX2160ARDB 24 fsl-image-networking-full-lx2160ardbrev2.rootfs.tar.gz Layerscape rootfs supports full networking functionality on LX2160ARDB 25 flex-installer Deploy tools 4 boot_lx2160ardb-rev2_lts_6.12.tgz Bootpartition image for LX2160ARDB Layerscape Software Development Kit User Guide for Yocto: UG10374.pdf Layerscape Linux SDK User Guide: UG10381.pdf

PN7642 SPI controller interface SPI controller interface is mentioned in the PN7642 documents and PN7642.h, as well as on OM27642EVK (as SPIM) but that's all. I can't find an example or driver for that SPI controller (I don't mean Host SPI). AI search says that there are specific SPI function calls ,phhalSpi.h ,phhalSpi.c. , but I can't find anything even similar. Does it exist and how can I find it? Thanks for the help. Re: PN7642 SPI controller interface Hello, thank you for your interest in our products. PN7642 does have a set of SDK examples. I'm not sure if you have already imported some of them.       As you are able to see, you can just import the examples from the Quick Start panel -> Import SDK examples and search for the SPI as shown in the image. Please keep in mind that OM27642EVK has Follower Pins and Leader Pins. Please also mind section 7 of the Quick Start Guide documentation.

[S32G3]LLCECANのCan_SharedMemoryワード0で異常値が発生しました。 NXPのエキスパートの皆様、こんにちは。 私たちのプロジェクトにおけるLLCE CAN 機能に異常がありました。時折、送信は正常なのにECUから報告された特定のCANメッセージの受信に問題が起きました。デバッグの結果、CAN割り込みは通常通りトリガーできることが判明しましたが、u32Word0の読み取りはCan_SharedMemoryから0x18008から0x1800fに変わり、異常な値でした。計算されたu32MbMessageIdは0でした。これによりメッセージが失われました。 RxMbDescIdxには値があり、変化していました。また、word1は0になることもありましたが、これも変化していました。この状況は断続的に起こり、影響を受けたCANラインもランダムでした。 この状況の分析にご協力ください。デバッグ用のスクリーンショットを以下に添付します。次のデバッグ手順はどのように進めればよいでしょうか？あるいは、どのような解決策がありますか？ LLCEのバージョンは1.0.10です。 。 Re: [S32G3]An abnormal value has occurred in the Can_SharedMemory word0 of LLCECAN. こんにちは、 canhe お問い合わせいただきありがとうございます。 もう少し詳しく教えていただけますか? 1. あなたはどのバージョンのRTDを使用していますか？ 2. 自分でボードやソフトウェアを使っていますか? BR ジョーイ Re: [S32G3]An abnormal value has occurred in the Can_SharedMemory word0 of LLCECAN. こんにちは、 canhe   承知いたしました。ご質問の優先順位を上げさせていただきます！ 1. 受け取ったCANフレームは外部デバイスから来たものか、それともCANoeデバイスからのものか教えていただけますか?受信はCANフレームですか、それともCANFDフレームですか? 2. 設定されたボーレートは何ですか？どのポートを使用していますか？ 3.フレームは内部コアで処理されますか、それともCAN2CAN経由でルーティングされますか？ BR ジョーイ Re: [S32G3]An abnormal value has occurred in the Can_SharedMemory word0 of LLCECAN. NXPのエキスパートの皆様、こんにちは。 情報同期:異常な状況では、Can_Llce_GetControllerModeを通じてコントローラーの状態を「スタート」と読み取り、Can_43_LLCE_SetControllerModeインターフェースを通じて「停止>開始」の切り替えを実行します。異常なCANは回復可能です。word0の値から判断すると、LLCEの内部DTEカーネルが共有メモリにデータを転送する際にエラーが発生したようです。 現在、異常発生確率は依然として約20 %-30%とかなり高い。当チームは関連する秘密保持契約書に署名済みです。この問題の処理を優先していただけますか? Re: [S32G3]An abnormal value has occurred in the Can_SharedMemory word0 of LLCECAN. こんにちは、ジョーイ お返事ありがとうございます。この問題は、デバッグコードを追加する前に発生していました。具体的な原因を確認するために、デバッグコードを追加しました。デバッグコードは、特定の状態を読み取るだけです。共有メモリの値が異常なようです。パッチが提供されました。 Re: [S32G3]An abnormal value has occurred in the Can_SharedMemory word0 of LLCECAN. こんにちは、 Can_Llce_ProcessRxMbに何らかの変更を加えたようですね。変更前に何か問題はありましたか？修正されたコードを教えてもらえますか? BR ジョーイ Re: [S32G3]An abnormal value has occurred in the Can_SharedMemory word0 of LLCECAN. こんにちは、ジョーイ 1.バスの乗車率は40％から50％の間で、それほど高いとは言えない。 2. BCAN_RXFIFO_OVERRUNは異常な状況下で発生していますが、正常動作時にもこの通知を確認しています。 3. 現在、LLCEにはルーティング機能は有効になっていません。ホストにデータを転送するだけです。使用されるフレームのほとんどはCAN FDであり、少数のCANフレームも存在します。 Re: [S32G3]An abnormal value has occurred in the Can_SharedMemory word0 of LLCECAN. こんにちは、 canhe 情報提供ありがとうございます。 問題に直面したシナリオ 1.In、CANバスのバス負荷はどれくらいでしたか?バスの乗車人数は多すぎますか？ 2.フレーム損失が発生した場合、通知にはエラーが表示されますか？エラーメッセージが表示された場合は、私にお知らせください。 3. エラーはいつ発生しますか？ルーティング処理中ですか、それともフレームがホストに送信されるときですか？使われているのはCANフレームですか、それともCAN FDフレームですか? BR ジョーイ