s32k 148個のLED点滅サンプルコード こんにちは。S32K148 LED点滅のサンプルコードを使用しているのですが、デバッグ中に問題が発生しています。エラー画面のスクリーンショットを共有します。ご確認いただき、考えられる原因とコードに必要な変更点をお知らせください。 Re: s32k 148 Led Blinking example code こんにちは S32DS v3.4でS32K1 SDK RTM 4.0.3のftm_periodic_interrupt_s32k148プロジェクトをデバッグした際にはこの問題に遭遇しませんでした。 この問題の再現方法、例えばどのような変更を加えたかなどを教えてください。もしよければ、修正したプログラムをアップロードしてください。S32K148EVBで原因を素早く確認できます。 よろしくお願いいたします ロビン

TI LSF0204を交換してください。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、 NXP NTB0104をTI LSF0204の代替品として直接使用することは可能でしょうか？ あるいは回路の変更が必要でしょうか？ 追伸:UARTインターフェース、1.8Vから3.3Vまでです。 本当にありがとうございます。 Re: Replace TI LSF0204 コントローラーから1.8VのUARTのTX信号とRX信号を3.3V、さらにBERGピンに変換するためにNTB0104を使っています。うまくいかなかった。しかし、NTB0104をNTS0104に交換したら正常に動作しました。その理由は何でしょうか？ Re: Replace TI LSF0204 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> NXP製品に興味を持ってくださりありがとうございます。 はい、直接交換できます。 よろしくお願いいたします

关于MIMXRT1170和MIMXRT1180中外部存储器接口的ECC支持需要进一步说明 您好，NXP团队， 我们正在评估MIMXRT1170和MIMXRT1180在内存完整性是关键要求的关键应用中的性能。因此，了解这些设备上的确切 ECC 覆盖范围对于我们的架构和设备选择过程非常重要。 在查阅了现有文档后，我们未能找到关于哪些外部存储器接口提供 ECC 保护以及如何实现 ECC 的清晰总结。 1. 外部接口 ECC 覆盖范围 对于 MIMXRT1170 和 MIMXRT1180，下列哪些接口支持 ECC？ FlexSPI NOR闪存 FlexSPI HyperFlash FlexSPI 超级内存 SEMC 同步动态随机存取存储器(SDRAM) SEMC SRAM/PSRAM eMMC SD卡接口 其他外部存储器接口（如有） 2. ECC实施 对于每个支持的接口： 硬件控制器是否原生支持ECC？ ECC功能在硬件中是自动激活的，还是需要软件配置？ 3. XECC 的使用 (RT1170) 参考手册讨论了 XECC 模块；但是，它与外部存储器的关系并不完全清楚。 请问您能否解释一下： 哪些存储器/接口可以通过 XECC 进行保护？ XECC 是否仅适用于内部存储器，还是也可以保护存储在外部 同步动态随机存取存储器(SDRAM)、SRAM、HyperRAM、闪存等中的数据？ 是否有任何使用示例或应用笔记来展示 XECC 对外部存储器接口的保护？ 问候， Pooja Re: Clarification Required on ECC Support for External Memory Interfaces in MIMXRT1170 and MIMXRT118 i.MX RT1170 ECC 应用您可以参考 AN13204 了解 ECC 启用方法。 ECC主要用于内部存储器，对于外部存储器，ECC主要用于并行和串行的与非设备。您可以访问UM网站查看详细信息。你想使用哪种类型的内存进行ECC纠错？ Re: Clarification Required on ECC Support for External Memory Interfaces in MIMXRT1170 and MIMXRT118 你好@Pooja_04 ， 谢谢你的提问！ 1. 外部接口 ECC 覆盖范围 MIMXRT1170 FlexSPI 和 SEMC 控制器 本身并不为外部存储器数据路径提供通用的原生 ECC。然而，RT1170集成了 三个独立的外部ECC控制器（XECC）实例，分别与 FlexSPI1、FlexSPI2 和 SEMC。eMMC 和 SD 卡（通过 uSDHC） 没有MCU端ECC。 MIMXRT1180 目前的产品文档明确规定了 SEMC Raw NAND 接口的硬件 ECC。确实如此。 RT1180 文档并未指定 SEMC SDRAM/SRAM、FlexSPI NOR/HyperFlash/HyperRAM 或 SD/eMMC 的通用控制器端 ECC。 无法识别 RT1170 型 XECC_FLEXSPI / XECC_SEMC 模块。eMMC/SD 设备可能实现内部介质 ECC，SD/eMMC 协议使用 CRC 进行传输错误检测，但这些机制不应被视为 MCU 端到端 ECC 保护。 2. ECC实施 MIMXRT1170 — XECC（外部存储器）： ECC是 FlexSPI/SEMC 控制器本身不提供此功能；此功能由专用的 XECC 模块提供。 ECC不会自动启用。软件（或适用的 ROM/熔丝流程，通过熔丝）必须配置 ECC 地址区域并启用读/写 ECC 处理。 每个 XECC 实例支持 它具有四个可配置的受保护地址窗口，并且每个 32 位数据字都带有 32 位 ECC。 必须先初始化（预加载）整个区域，然后才能读取；否则读取操作将引发 ECC 错误。 MIMXRT1180 — SEMC 与非硬件 ECC： Provided natively by the SEMC controller hardware for the RAW NAND interface (8/16-bit). 3. XECC 的使用 (RT1170) XECC 旨在用于 外部存储器。这是 不适用于内部存储器——内部 TCM/Cache/OCRAM 使用独立的 ECC 机制（内核内置 ECC 和 FlexRAM/MECC 控制器）。 XECC 可以保护外部 同步动态随机存取存储器(SDRAM)、SRAM/PSRAM（SEMC 后面）和 NOR Flash / HyperFlash / HyperRAM（FlexSPI1/FlexSPI2 后面）中的数据。 使用示例/文档： AN13204 — “i.MX RT1170 ECC 应用” （涵盖外部存储器的 XECC、熔丝/软件配置、ROM 预加载、错误注入）： https://www.nxp.com/docs/en/application-note/AN13204.pdf （配套代码：AN13204SW） MCUXpresso SDK XECC 示例 （仅限RT1170/RT1160） i.MX RT1170 参考手册 (IMXRT1170RM) — 专用的 XECC 分会。 因此，如果ECC保护 外部 SDRAM/SRAM 或 FlexSPI Flash/HyperRAM 这是您的关键应用程序的硬性要求。 RT1170（通过 XECC） 符合这一点，而 RT1180 没有提供等效的外部 ECC 控制器——在 RT1180 上，控制器侧的外部 ECC 仅限于 SEMC RAW NAND 接口。 此致， 加文

JTAGデバッガのサポートに関するお問い合わせLX2082A 親愛なるNXPサポートチームへ、 NXP LX2082Aプロセッサをベースにしたカスタムボードを開発しており、現在ハードウェアのブリングアップとデバッグセットアップを計画中です。 SEGGER J-LinkがLX2082Aで以下のタスクに対して正式にサポートされているかどうかを確認したいと思います。 初期ボードの立ち上げ JTAGデバッグ ベアメタルデバッグ TF-AとU-Bootのデバッグ Linuxカーネルデバッグ Flashプログラミング（サポートされている場合） 私の開発環境はLinuxで、すべてのソフトウェアをLinuxホスト上で開発・構築する予定です。 何かアドバイスをいただけますか: SEGGER J-LinkはLX2082Aで正式にサポートされていますか？ もし対応しているなら、どのJ-Linkモデルに対応していますか? NXPが推奨するデバッグソリューションと比較して、何か制限事項はありますか？ もしJ-Linkが推奨されていないなら、公式に対応しているハードウェアデバッガをLX2082Aで教えていただけますか? JTAGのデバッグや基板の導入に関するドキュメントやアプリケーションノートがあれば、ぜひ教えていただけるとありがたいLX2082A。 ご協力ありがとうございました。ご指導を心よりお待ちしております。 敬具。 Re: Inquiry Regarding JTAG Debugger Support for LX2082A NXPが公式にサポートしているデバッガはCWTAPです。 あなたのアプリケーションにはCodewarrior Developer Suite Levelを使えます。 また、以下のリンクから評価版(無料トライアル)をダウンロードすることもできますが、30日間の制限があります すべての顧客アカウント(メールアドレス)は、以下のリンクから評価版をダウンロードできます。 「評価版をダウンロード」を選択してください。 https://www.nxp.com/design/design-center/software/development-software/codewarrior-development-tools/codewarrior-network-applications/codewarrior-development-suites-for-networked-applications:CW-DS-NETAPPS 下記に役立つ資料を掲載していますので、ご参照ください。   ARMv8_Targeting_Manual.pdf   CodeWarrior TAP プローブユーザーガイド   Layerscape Linux SDK ユーザーガイド Clarification on CodeWarrior License After 30-Day Evaluation (CW TAP / QCVS / QCS) こんにちは、NXPサポートの皆さん、 CodeWarriorの30日間評価版について質問があります。 評価期間終了後： JTAG接続（CW TAPを使用）は引き続き機能しますか、それともCodeWarriorは完全に動作しなくなりますか？ 有料ライセンスがなくても、RCWの生成・プログラミングおよびフラッシュプログラミングは引き続き利用できますか？ QCVS(QorIQ Configuration and Validation Suite)はトライアル終了後も引き続き使用できますか?それとも有効なCodeWarriorライセンスも必要ですか? Linuxのコマンドラインツール(U-Boot、Yocto、OpenOCDなど)のみを使用しているお客様にとって、CodeWarriorの購入はJTAGデバッグのためだけに推奨されるのか、それとも基板の設置に必須ですか? 評価期間終了後も利用可能な機能について、ご説明いただけると幸いです。 よろしくお願いします。 Re: Inquiry Regarding JTAG Debugger Support for LX2082A 1. CodeWarriorの機能が停止します。 2. いいえ。 3. いいえ。有効な免許証が必要です。 4. LinuxのデバッグはJTAGデバッグなしで動作しますが、各ボードでのDDR検証や初回フラッシュはCodeWarrior IDEとJTAGデバッガ(CW TAP)を使うべきです。

关于 LX2082A 的 JTAG 调试器支持咨询 尊敬的恩智浦技术支持团队： 我正在开发一款基于 NXP LX2082A 处理器的定制电路板，目前正在规划硬件启动和调试设置。 我想确认一下 SEGGER J-Link 是否正式支持 LX2082A 执行以下任务： 初始板带起 JTAG调试 裸机调试 TF-A 和 U-Boot 调试 Linux 内核调试 Flash编程（如果支持） 我的开发环境是 Linux，我计划在 Linux 主机上开发和构建所有软件。 请问您能否提供以下建议： SEGGER J-Link 是否正式支持 LX2082A？ 如果支持，请问支持哪些 J-Link 型号？ 与恩智浦推荐的调试解决方案相比，是否存在任何局限性？ 如果 J-Link 不推荐使用，能否请您推荐 LX2082A 官方支持的硬件调试器？ 我非常感谢您能提供任何与 LX2082A 的 JTAG 调试和电路板启动相关的文档或应用笔记。 谢谢你的帮助。期待您的指导。 亲切的问候。 Re: Inquiry Regarding JTAG Debugger Support for LX2082A NXP官方支持的调试器是CWTAP。 您可以为您的应用程序使用 CodeWarrior 开发者套件级别。 您也可以从以下链接下载评估版（免费试用版），但试用期为 30 天。 每个客户账户（电子邮件地址）均可通过以下链接下载评估版。 请选择“下载评估版”。 https://www.nxp.com/design/design-center/software/development-software/codewarrior-development-tools/codewarrior-network-applications/codewarrior-development-suites-for-networked-applications:CW-DS-NETAPPS 请参阅以下实用文档：   ARMv8_Targeting_Manual.pdf   CodeWarrior TAP Probe 用户指南   Layerscape Linux SDK 用户指南 Clarification on CodeWarrior License After 30-Day Evaluation (CW TAP / QCVS / QCS) 您好，NXP技术支持， 我有一个关于CodeWarrior 30 天评估版的问题。 评估期结束后： JTAG 连接（使用 CW TAP）是否仍然有效，还是 CodeWarrior 将完全停止运行？ RCW 生成/编程和闪存编程功能是否仍可在无需付费许可的情况下使用？ QCVS（QorIQ 配置和验证套件）试用期结束后是否可以继续使用，还是也需要有效的 CodeWarrior 许可证？ 对于仅使用 Linux 命令行工具（U-Boot、Yocto、OpenOCD 等）的客户，购买 CodeWarrior 是否仅推荐用于 JTAG 调试，还是必须用于电路板启动？ 我想请您澄清一下，评估期结束后哪些功能仍然可用。 谢谢！ Re: Inquiry Regarding JTAG Debugger Support for LX2082A 1. CodeWarrior 函数将停止运行。 2. 否 3. 不。需要有效驾照。 4. Linux 调试可以在没有 JTAG 调试的情况下进行，但需要对每个板进行 DDR 验证，并且第一次刷写固件时应该使用带有 CodeWarrior IDE 的 JTAG 调试器（CW TAP）。

s32k 148 Led Blinking example code Hi, I am using the S32K148 LED blinking example code, but I am facing an issue while debugging it. I will share a screenshot of the error. Please check it and let me know the possible reason and what changes are required in the code. Re: s32k 148 Led Blinking example code Hi  I didn't encounter this problem when debugging the ftm_periodic_interrupt_s32k148 project of S32K1 SDK RTM 4.0.3 in S32DS v3.4. Please tell me how to reproduce this problem, such as what modifications you made. If convenient, please upload the modified program so I can quickly troubleshoot the cause on S32K148EVB. Best Regards, Robin

MIMXRT1170およびMIMXRT1180における外部メモリインターフェースのECCサポートについての説明が必要です NXPチームの皆様、こんにちは。 メモリの整合性が重要な要件である重要なアプリケーションに対して、 MIMXRT1170 と MIMXRT1180 を評価しています。そのため、これらのデバイスにおける正確なECCカバレッジを理解することは、当社のアーキテクチャ設計およびデバイス選定プロセスにおいて非常に重要です。 利用可能なドキュメントを検討したものの、 どの外部メモリインターフェースがECC保護を提供し、そのECCがどのように実装されているかについて明確な概要を見つけることができませんでした。 1. 外部インターフェースECCカバレッジ MIMXRT1170とMIMXRT1180の両方で、以下のインターフェースのうちどれがECCをサポートしていますか? FlexSPI NORフラッシュ FlexSPI HyperFlash FlexSPI HyperRAM SEMC SDRAM SEMC SRAM/PSRAM EMMC SDカード・インターフェース その他の外部メモリインターフェース(該当する場合) 2. ECCの実装 対応する各インターフェースについて: ECCはハードウェアコントローラーからネイティブで提供されていますか? ECCはハードウェアで自動的にアクティブですか、それともソフトウェアの設定が必要ですか? 3. XECCの使用方法（RT1170） リファレンスマニュアルではXECCモジュールについて論じています。しかし、それが外部記憶とどのように関係しているかは完全には明確ではありません。 もう少し詳しく教えていただけますか: XECCで保護できるメモリやインターフェースはどれですか? XECCは内部メモリ専用ですか?それとも外部SDRAM、SRAM、HyperRAM、フラッシュなどに保存されたデータを保護することも可能でしょうか? 外部メモリインターフェースに対するXECC保護を示す使用例やアプリケーションノートはありますか? よろしくお願いいたします。 プージャ Re: Clarification Required on ECC Support for External Memory Interfaces in MIMXRT1170 and MIMXRT118 i.MX RT1170 ECCアプリケーションECCのイネーブルメントについては、AN13204を参照してください。 ECCは主に内部メモリ向けであり、外部メモリ向けとしては、主にNANDフラッシュメモリ（並列接続と直列接続の両方）向けである。詳細な情報はUMで確認できます。ECCにはどのような種類のメモリを使用したいですか？ Re: Clarification Required on ECC Support for External Memory Interfaces in MIMXRT1170 and MIMXRT118 こんにちは、@Pooja_04 さん。 ご質問ありがとうございます！ 1. 外部インターフェースECCカバレッジ MIMXRT1170 FlexSPIおよびSEMCコントローラ自体は外部メモリデータパスに対して汎用ネイティブECCを提供し ません。しかし、RT1170は それぞれFlexSPI1、FlexSPI2、SEMC に関連する3つの独立した外部ECCコントローラ(XECC)インスタンスを統合しています。eMMCおよびSDカード(uSDHC経由)にはMCU側のECC ありません。 MIMXRT1180 現在利用可能な製品ドキュメントでは、SEMC Raw NANDインターフェースのハードウェアECCが明示的に規定されています。SEMC SDRAM/SRAM、FlexSPI NOR/HyperFlash/HyperRAM、SD/eMMCの一般的なコントローラ側ECCは指定されておらず、RT1180のドキュメントにもRT1170スタイルのXECC_FLEXSPI/XECC_SEMCモジュールは されていません。 eMMC/SDデバイスは内部メディアECCを実装でき、SD/eMMCプロトコルは転送エラー検出にCRCを使用しますが、これらのメカニズムはMCU側のエンドツーエンドECC保護として扱うべきではありません。 2. ECCの実装 MIMXRT1170 — XECC（外部メモリ）： ECCはFlexSPI/SEMCコントローラ ネイティブに提供されるわけではなく、専用のXECCモジュールによって提供されています。 ECCは自動的に有効化されません。ソフトウェア(または該当するROM/ヒューズフロー、ヒューズ経由)はECCアドレス領域を設定し、読み書きECCプロセッシングを有効化しなければなりません。 各XECCインスタンスは 4つの設定可能な保護アドレスウィンドウをサポートし、32ビットデータワードごとに32ビットのECCを拡張します。 領域全体は、読み取る前に初期化（プリロード）しておく必要があります。そうしないと、読み取り時にECCエラーが発生します。 MIMXRT1180 — SEMC NANDハードウェアECC: SEMコントローラハードウェアによってネイティブに提供され Raw NANDインターフェース(8/16ビット)用に  3. XECCの使用方法（RT1170） XECCは、 外部メモリ。 内部メモリ用ではありません — 内部TCM/キャッシュ/OCRAMは別々のECC機構(コア内蔵ECCとFlexRAM/MECCコントローラ)を使用します。 XECCは外部SDRAM、SRAM/PSRAM(SEMCの背後)、およびNOR Flash / HyperFlash / HyperRAM(FlexSPI1/FlexSPI2の背後)でデータを保護できます。 使用例/ドキュメント: AN13204 — 「i.MX RT1170 ECCアプリケーション」 (XECCの外部メモリ、ヒューズ/ソフトウェア設定、ROMプリロード、エラー注入をカバー): https://www.nxp.com/docs/en/application-note/AN13204.pdf （関連コード：AN13204SW） MCUXpresso SDK XECCの例 (RT1170/RT1160のみ) i.MX RT1170 リファレンスマニュアル(IMXRT1170RM) — XECC専用支部。 したがって、外部SDRAM/SRAMやFlexSPIフラッシュ/HyperRA MのECC保護が重要なアプリケーションに必須条件であれば、RT1170(XECC経由)    RT1180はそれを満たしますが、RT1180は同等の外部ECCコントローラを提供しません。RT1180ではコントローラ側の外部ECCはSEMC Raw NANDインターフェースに限定されます。 よろしくお願いします、 ギャビン

Replace TI LSF0204 Hi, May I have use NXP NTB0104 directly replacement TI LSF0204? or circuit need to do modify? PS: UART interface, 1.8V to 3.3V. Thank you so much. Re: Replace TI LSF0204 We are using NTB0104 for converting 1.8V UART TX and RX signals from controller to 3.3V to berg pins. It did not worked out. But when i replaced NTB0104 with NTS0104 it worked well, What may be the reason Re: Replace TI LSF0204 Thanks for your interesting in NXP products. Yes you can replace it driectly. best reagards

s32k 148 LED 闪烁示例代码 您好，我正在使用S32K148 LED闪烁示例代码，但在调试时遇到了问题。我会分享错误截图。请检查一下，并告诉我可能的原因以及代码中需要做哪些更改。 Re: s32k 148 Led Blinking example code 你好 我在 S32DS v3.4 中调试S32K1 SDK RTM 4.0.3的ftm_periodic_interrupt_s32k148项目时没有遇到这个问题。 请告诉我如何重现这个问题，例如您做了哪些修改。如果方便的话，请上传修改后的程序，以便我能快速排查 S32K148EVB 的问题原因。 此致敬礼， Robin

Inquiry Regarding JTAG Debugger Support for LX2082A Dear NXP Support Team, I am developing a custom board based on the NXP LX2082A processor and am currently planning the hardware bring-up and debugging setup. I would like to clarify whether SEGGER J-Link is officially supported for the following tasks on the LX2082A: Initial board bring-up JTAG debugging Bare-metal debugging TF-A and U-Boot debugging Linux kernel debugging Flash programming (if supported) My development environment is Linux, and I plan to develop and build all software on a Linux host. Could you please advise: Is SEGGER J-Link officially supported for the LX2082A? If yes, which J-Link models are supported? Are there any limitations compared to NXP-recommended debug solutions? If J-Link is not recommended, could you please suggest the officially supported hardware debugger(s) for the LX2082A? I would appreciate any documentation or application notes related to JTAG debugging and board bring-up for the LX2082A. Thank you for your assistance. I look forward to your guidance. Kind regards. Re: Inquiry Regarding JTAG Debugger Support for LX2082A The NXP officially supported debugger is CWTAP. You can use codewarrior Developer Suite Level for your application. You can also download  Evaluation Edition(free-trial) from below link but it has 30-day time restriction Every customer account (email address) can download the Evaluation Edition from the link below. Please select “DOWNLOAD EVAL”. https://www.nxp.com/design/design-center/software/development-software/codewarrior-development-tools/codewarrior-network-applications/codewarrior-development-suites-for-networked-applications:CW-DS-NETAPPS Please find the useful docuemnttation below:   ARMv8_Targeting_Manual.pdf   CodeWarrior TAP Probe User Guide   Layerscape Linux SDK User Guide Clarification on CodeWarrior License After 30-Day Evaluation (CW TAP / QCVS / QCS) Hello NXP Support, I have a question regarding the 30-day CodeWarrior Evaluation Edition. After the evaluation period expires: Will JTAG connection (using CW TAP) still work, or does CodeWarrior stop functioning completely? Will RCW generation/programming and flash programming still be available without a paid license? Can QCVS (QorIQ Configuration and Validation Suite) continue to be used after the trial expires, or does it also require a valid CodeWarrior license? For customers using only Linux command-line tools (U-Boot, Yocto, OpenOCD, etc.), is purchasing CodeWarrior recommended only for JTAG debugging, or is it mandatory for board bring-up? I would appreciate your clarification on which features remain available after the evaluation period. Thank you. Re: Inquiry Regarding JTAG Debugger Support for LX2082A 1.  CodeWarrior function will stop. 2. No. 3. No. Need a valid license. 4. Linux debug could work without JTAG debugging, but DDR validation on each board, and first time flash should use the JTAG debugger(CW TAP) with CodeWarrior IDE.

S32DS许可证已过期。 您好，客服人员， 请帮忙延长已过期的许可证： FF6A-EDA4-CDF0-7186 。 此致， 马库斯 激活 | 安装 | 许可 | 安装程序下载 Re: S32DS License Expired. 我认为延长许可证是不可能的。或许你需要购买许可证。 Re: S32DS License Expired. 您好， 这是为 S32DS for ARM 2018.R1 准备的。请协助延长许可证期限。 此致， 马库斯 Re: S32DS License Expired. 嗨，马库斯， 您的S32DS许可证已延期。请使用您之前的激活码重新激活S32DS。 Re: S32DS License Expired. 谢谢你，Jiri！

MPC5746Cは周囲温度115℃でハングアップする（起動せず、UARTも動作しない）。 パート: MPC5746C(Power Architecture Z4、SDK:NXP MPC57xxプラットフォームSDK) 周囲温度115℃での恒温槽試験中、当社のMPC5746Cベースのボードは起動時に完全に反応しなくなり、UARTコンソール出力が全くなくなります。この現象は、その温度での起動試行のたびに発生します。冷却後、部品は完全に回復するようです。室温で再フラッシュ/再起動すると、永続的な損傷なく正常な動作に戻ります。 興味深いことに、基板が115°Cの状態でもPEMicro JTAGデバッグプローブを使ってフラッシュを再プログラム することは可能です 。これは、温度でバージョンストリングをフラッシングし、冷却後に新しいバージョンを読み返すことで確認済みです。したがって、デバッグプローブのフラッシュ経路は115°Cで動作します。アプリケーションのブートパスだけがハング/悪い状態になります。 マニュアルにはMCUが最大125°Cまで持続できると書かれています。 問題の根本原因と解決方法を教えていただけませんか。 Re: MPC5746C hangs (no boot, no UART) at 115°C ambient こんにちは、 マニュアルにはMCUが最大125°Cまで持続できると書かれています。 はい、それは問題ありません。 問題の根本原因と解決方法を教えていただけませんか。 これはカスタムボードであり、冷却後に問題が解消されることから、私は次のことを疑っています。 1. 時計の起動に関する問題（最も可能性が高い） 115℃の場合： 外部水晶発振器（FXOSC）の起動時間が長くなります。 発振器のゲインマージンが減少する。 負荷コンデンサの値は温度によって変化する。 プリント基板からの漏洩電流が増加します。 デバッグロジックは独自のインフラストラクチャを利用し、アプリケーションがmain(に到達する)に依存しないため、デバッガーは部品にアクセスできます。 FXOSCステータスビット CMUクロックモニタの障害 FIRCのみのブート実験 FIRCから完全に実行し、外部水晶発振器を一時的に無効にする JTAGのプログラミングが115°Cで動作し続けていることは、コアインフラストラクチャがまだ生きており、故障がフラッシュアレイ自体ではなくアプリケーションのブートパスの非常に早い段階で起きていることを示す最も強い手がかりです よろしくお願いいたします。 ピーター Re: MPC5746C hangs (no boot, no UART) at 115°C ambient @petervlna さん、貴重なご意見ありがとうございます。 これを受けて、同僚の@mnargundと私はさらに調査を進め、MPC5746Cを115℃で正常に起動させることに成功しました。以下に、調査結果の概要を示します。 根本原因: 事前初期化時にシステムをFIRC、FXOSC、PLLを起動するように設定し、その後システムクロックをFIRCからPLLに切り替えました。続いて、DRUN モードへのモード遷移をトリガーしました（システムはデフォルトで既に DRUN モードでしたが、マニュアルに記載されているように、新しい設定を有効にするには同じモードへの遷移が必要です）。そして、MC_ME_GS.MTRANS をポーリングして遷移が完了するのを待ちました。 しかし、MC_ME_GS.MTRANSがクリアされた後でも、コードはIVOR1例外でエラーを起こしました。これは、実行が続行された時点で遷移が完全に安定していなかったことを示している可能性があります。高温（115℃）では、室温よりも遷移に時間がかかるようで、次の命令が実行されたときにシステムが不安定な状態になる。 回避策の適用例: MC_ME_GSの後に明示的なソフトウェア遅延を挿入しました。MTRANSのポーリングを行い、その後の初期化を進めます。500ミリ秒の遅延を設けると、115℃の環境下でも起動は安定して成功する。100ミリ秒の遅延もテストしましたが、私たちの環境では問題なく動作しました。 初期化のこの段階で安全に挿入できる最大推奨ソフトウェア遅延はありますか? 125℃までの全動作温度範囲において、動作前にクロックの安定性を確実に確保するための推奨手順はありますか？

FLEXCAN EDMA - 接收 CAN 消息突发时出现 ACK 错误 在 i.MXRT1176 上，我们使用 FLEXCAN 和 EDMA。（SDK 26.03） 我们定义了 DMA 传输完成的回调函数。 这是我们的流程： 1.调用 ` FLEXCAN_TransferReceiveFifoEDMA()` 开始传输。 2. DMA 传输完成后，调用用户定义的回调函数。 3. 从 DMA 缓冲区复制数据，并调用 `FLEXCAN_TransferReceiveFifoEDMA()` 继续接收消息。 4. 重复步骤 2-4 我们注意到，当我们从另一个节点以突发方式发送消息，且帧间间隔仅为最小值时，ACK 错误的数量会增加——iMX 无法确认消息。 从流程来看，每次 DMA 传输完成回调时，FLEXCAN 上的 DMA 都会被禁用。当调用 `FLEXCAN_TransferReceiveFifoEDMA()` 时，DMA 功能会重新启用。这可以通过调用 ` FLEXCAN_EnableRxFifoDMA()` 来实现。启用/禁用 DMA 会更新 FLEXCAN 的 MCR 寄存器中的 DMA 位，并且只能在冻结模式下进行。由于我们以突发方式接收消息，因此当 FLEXCAN 进入冻结模式时，可能正在进行传输，导致它无法确认接收到的消息。   我们确认，移除对 `FLEXCAN_EnableRxFifoDMA()` 的调用可以消除所有 ACK 错误，但同时也会丢弃一些消息。此外，我们还尝试拉开消息之间的间隔，这样也消除了 ACK 错误。请问这是否确实是实现方面的问题，或者我们是否应该采用不同的架构方式？ Re: FLEXCAN EDMA - ACK errors while receiving a burst of CAN messages 嗨@r-uv ， 感谢您提供的详细分析。您的观察结果与SDK的实现一致。 FLEXCAN_TransferReceiveFifoEDMA() 是一个有限长度的事务 API。每次 DMA 操作完成后，驱动程序会禁用 Rx FIFO DMA 请求，下一次调用时会再次启用该请求。由于更改 MCR[DMA] 需要冻结模式，最小 IFS 流量中的下一帧可能在 FlexCAN 恢复正常模式之前到达，从而导致 ACK 丢失。 这也解释了为什么移除重复的 DMA 启用/禁用操作可以消除 ACK 错误，但仍然会导致丢帧：与冻结相关的 ACK 间隙被消除，但 eDMA 传输没有持续重新开始。 对于连续突发流量，我们建议保持 Rx FIFO DMA 请求启用，并使用硬件链式乒乓/分散聚集 TCD，以便自动激活下一个缓冲区。这需要连续的 DMA 接收路径，而不是反复重新启动 FLEXCAN_TransferReceiveFifoEDMA()。 此致， 加文

E9171 AMDPUとT1040 RDBボード 私はE9171 AMDGPUにT1040 NXPボードを搭載していますが、このGPUはamdgpuを使ったパートゥピアデータ転送に対応していますか?このNXPはPCIeスイッチを介してFPGAおよびGPUに接続されています。このGPUはQDMAドライバーを使ってFPGAから直接データを取得できるはずですし、またこのNXPボードはAMDGPUドライバーを使った直接ピアツーピア機能をサポートしていますか? Re: E9171 AMDPU with T1040 RDB Board T1040プラットフォーム上のE9171 + AMDGPUがFPGA→GPU PCIe P2P DMAをサポートしていると考えないでください。現在入手可能なAMDGPUの情報に基づくと、NVIDIA GPUDirect RDMAのように、FPGAとAMDGPU間の直接的なP2P通信は、AMDGPUの標準機能として一般的にはサポートされていません。   AMDGPUはPCIeピアツーピア(P2P)をサポートしていますか? AMDGPUにはLinuxのP2Pインフラストラクチャサポート(PCI_P2PDMA)があり、AMD KFDにはHSA_AMD_P2Pオプションがありますが、このサポートは主に以下の目的で文書化されています: AM GPU ↔ AMD GPU通信 ROCm/HSAコンピューティング環境 GPUが大きなBARを露出し、プラットフォームやチップセットがPCIe P2Pルーティングを可能にするプラットフォーム Linux Kconfigの説明には 、AMDのGPU間のP2P通信が明示的に記載されています。 FPGA→AMD GPUのダイレクトDMAに適用できますか? AMDのエンジニアは次のように公に述べている。 Xilinx FPGAとAMD GPU間のP2Pは現在直接サポートされていません そして、真のデバイス間PCIe DMAの代わりに、ホストメモリ登録の回避策を提案した。 そのため、 パス ステータス AMD GPU ↔ AMD GPU 特定のROCmプラットフォームでサポートされています FPGA ↔ AMD GPUダイレクトPCIe DMA AMDGPUでは一般的にサポートされていません FPGA →ホストDDR → GPU サポートされる FPGA P2Pバッファはホストメモリにマッピングされ、GPUに登録されました   T1040はPCIe P2Pをサポートしていますか? T1040側からは、PCIeハードウェア自体がスイッチを介してメモリ読み書きTLPを転送できる場合、以下の場合に限ります: PCIeスイッチはP2Pルーティングを可能にします。 ACSリダイレクトは無効化されています(スイッチによります)。 住所変換は正しく設定されています。 PCIeというプロトコルは、エンドポイント間のデータ転送を妨げるものではありません。しかし、 T1040/NXPソフトウェアは自動的にAMDGPU-FPGAのP2Pサポートを提供するわけではありません。重要な問題は、次の点である。 AMDGPUはGPUメモリをエクスポートしてサードパーティのDMAアクセス用にします。 FPGA QDMAはGPUのBAR/VRAM物理アドレスを取得することができます。 LinuxのIOMMU/P2PDMAパスはトランザクションを受け入れます。 通常、T1040 PCIeコントローラ自体よりもAMDGPUの制限がブロック要因となっています。 あなたのシステムでうまく機能しそうなものは何ですか？ 現在のトポロジー： PCIeスイッチ / \ FPGA(QDMA)E9171 GPU \ / T1040 RC 最も可能性の高いサポートフロー： FPGA →--> DDR（T1040メモリ） | V AMDGPU DMA | VRAM 動作保証はありません： FPGA(QDMA)---> GPU VRAM AMDGPUは一般的に任意のFPGAデバイス向けにGPUDirect-RDMAのようなインターフェースを公開しないからです。

交换请求：通过 Hse_Ip_ServiceRequest 发送的 HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK 返回 0xAA55A11E 您好，目前我正在尝试对 S32K314HMS 微控制器进行 A/B 交换。交换请求通过以下方式提出：   /* 重置作业状态变量 */       交换作业状态=交换作业待处理； /* 设置 HSE 请求的服务描述符 */ swapHseSrvDescriptor.srvId = HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK; /* 设置要发送到 HSE IP 层的请求参数 */       swapHseIpRequest.eReqType = HSE_IP_REQTYPE_ASYNC_POLL ;​​       swapHseIpRequest.u32Timeout = SWAP_TIMEOUT ;​​ swapHseIpRequest.pfCallback = SwapProcessMuChannelResponse; /* 向 HSE IP 层发送服务请求 */ 如果 (HSE_SRV_RSP_OK != Hse_Ip_ServiceRequest(SWAP_MU_INSTANCE, SWAP_MU_ADMIN_CHANNEL, &swapHseIpRequest, &swapHseSrvDescriptor))     {          结果= E_NOT_OK ；      } 然后会执行 swapHseIpRequest.pfCallback ( SwapProcessMuChannelResponse ) ，返回的 HseResponse 将是： static void SwapProcessMuChannelResponse ( uint8 u8MuInstance , uint8 u8MuChannel ,                                              hseSrvResponse_t HseResponse ， void * pCallbackParam ） {    如果( HseResponse == HSE_SRV_RSP_OK )     {       vFotaH_Appl_SwapJobStatus = SWAP_JOB_OK ;    }    别的     {       vFotaH_Appl_SwapJobStatus = SWAP_JOB_FAILED ;       VStdLib_ConvertUint32ToUint8ArrayBigEndian （（ uint32 ） HseResponse ，调试数据）；    } } #define HSE_SRV_RSP_NOT_SUPPORTED (( hseSrvResponse_t ) 0xAA55A11EUL ) /**< @brief 不支持此操作或功能。 */ 这种情况偶尔会发生，有时交换会按预期进行。原因可能是什么？我可以在哪里找到 HSE 返回此返回代码的原因/情况？ 此交换是在更新序列结束时触发的，在RESET/上电几分钟后（因此 HSE 已 100% 初始化）。 Re: Swap request: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK via Hse_Ip_ServiceRequest returns 0xAA55A11E 嗨@AlexI 这是一个非常简单的服务，没有任何参数。我唯一的解释就是这是数据缓存内存造成的。请确保将描述符放置在不可缓存的内存中。 通常情况下，所有用于与 HSE 通信的数据对象都必须强制存储在不可缓存的内存中，因为 HSE 无法访问缓存。 虽然这可能不是本案的原因，但是：如果使用 DTCM 内存，则必须使用后门地址。普通地址仅对拥有该内存的核心可见。其他总线主控器（其他核心、DMA、HSE 等）只能通过后门地址看到此内存。 此致， Lukas Re: Swap request: HSE_SRV_ID_ACTIVATE_PASSIVE_BLOCK via Hse_Ip_ServiceRequest returns 0xAA55A11E 感谢@lukaszadrapa 的回复。 我修改了实现方式，使swapHseSrvDescriptor 和swapHseIpRequest具有初始值，并在启动时由链接器初始化而不是在运行时初始化，现在可以正常工作了。

S32 Design Studio for ARM Version 2.2 许可证到期,麻烦帮忙延期，谢谢！ S32 Design Studio for ARM Version 2.2 许可证到期,麻烦帮忙延期，谢谢！ Re: S32 Design Studio for ARM Version 2.2 许可证到期,麻烦帮忙延期，谢谢！ 你好， 您的S32DS许可证已延期。

S32G399A serial boot IO confirm Hi  I am reading the S32G3 Reference Manual. The Serial Boot section mentions that the CAN and UART interfaces use: UART: RX = PAD[42], TX = PAD[41] CAN: RX = PAD[43], TX = PAD[44] However, I cannot find PAD[41], PAD[42], PAD[43], or PAD[44] in the SoC pad list or pin descriptions. Could you please clarify which physical SoC pins or signals correspond to PAD[41], PAD[42], PAD[43], and PAD[44]? Also, are these pads associated with a specific LINFlexD instance and FlexCAN instance used by the BootROM Serial Boot mode? Re: S32G399A serial boot IO confirm Hi,MichaelTao Thank you for contacting us. I have received your question and will help you to check it. BR Joey Re: S32G399A serial boot IO confirm Hi，MichaelTao Please refer to the attachment S32G_IOMUX.xlsx in the S32G3 Reference Manual to obtain more information regarding the pin correspondence as you described. Hope this information can help you. BR Joey

工具软件问题 LPC1765FBD100使用的开发软件NXP MCUXpresso IDE，怎么下载、谢谢 Analog(ADC|CMP|DAC|OpAmps) Core and Memory Development Board Re: 工具软件问题 您好，MCUXPresso 下载链接可以在这里找到：Free Professional ARM Development Tools | NXP Semiconductors BR Celeste

PCA2131：控制寄存器 2 中的 AF（报警标志）将无法清除 大家好， 我目前正在将PCA2131汽车实时时钟集成到电池管理系统 (BMS) 中。 我遇到了一个持续存在的问题，即报警标志（AF，Control_2 寄存器 01h 的第 4 位）一直处于高电平。基本的 SPI 通信功能完美——我可以成功设置和读取时间寄存器，没有任何问题。但是，我无法在初始化期间清除 AF 标志。 重要背景信息： 在尝试清除 AF 标志之前，我已经确保报警寄存器（0Ah 到 0Eh）中的所有报警使能 (AE_X) 位都设置为 1（禁用）。 我正在执行的序列： 读取 Control_2（寄存器 01h）。AF 位读取值为 1。 在我的本地结构体中，将 AF = 0 和 AIE = 0 设置为清除标志。 将修改后的字节写回 Control_2。 再次读取 Control_2。AF 位仍然是 1。 我已附上调试会话的屏幕截图，显示了清除之前、清除操作期间和读取之后寄存器的状态。 我的问题： 鉴于所有 AE_X 位均已禁用，还有哪些内部条件可以强制 AF 标志立即重新置位（或阻止其清除）？ 任何见解或建议都将不胜感激！ Re: PCA2131: AF (Alarm Flag) in Control Register 2 will not be able to clear 嗨，约瑟夫， 感谢您的支持，也感谢您为我指明了正确的方向。 我用示波器检查了 SPI 消息，并验证了硬件值是正确的。根据您的建议，我进一步调试了我的代码，并确认根本原因确实是位域顺序不匹配。 我已经修复了匹配错误，问题现已彻底解决。再次感谢你的帮助！ 此致， 维卡斯 Re: PCA2131: AF (Alarm Flag) in Control Register 2 will not be able to clear 嗨，维卡斯， 谢谢你的确认。根据数据手册中描述的 PCA2131 行为，并假设 AE_S/AE_M/AE_H/AE_D/AE_W 均为 1，则 RTC 似乎没有合法地重新触发 AF。最可能的原因是位域顺序不匹配。能否请您获取并分享一下读取和写入 SPI 消息的三个范围？确认写入和读取的时序和寄存器/位。 最诚挚的问候， 约瑟夫 Re: PCA2131: AF (Alarm Flag) in Control Register 2 will not be able to clear 哎呀，不好意思，打错了！正确的地址是 0Eh 到 12h。我刚刚又检查了一遍，我的代码里确实没问题，所以只是我的消息里有个错误。 Re: PCA2131: AF (Alarm Flag) in Control Register 2 will not be able to clear 嗨，维卡斯， 请仔细核对报警寄存器。这些寄存器的地址为 0Eh 到 12h。 请尝试将所有 AE_x 位再次设置为 1。 最诚挚的问候， 约瑟夫

E9171 AMDPU 带 T1040 RDB 板 我正在使用E9171 AMDGPU和T1040 NXP主板，请问这款GPU是否支持使用AMDGPU进行点对点数据传输？NXP主板通过PCIe交换机连接到FPGA和GPU。该GPU应该能够使用QDMA驱动程序直接从FPGA获取数据，另外，该NXP板是否支持使用AMDGPU驱动程序的直接点对点功能？ Re: E9171 AMDPU with T1040 RDB Board 不要假设 T1040 平台上的 E9171 + AMDGPU 支持 FPGA→GPU PCIe P2P DMA。根据目前可获得的 AMDGPU 信息，直接 FPGA 到 AMDGPU 的 P2P 通常不作为标准 AMDGPU 功能得到支持，不像 NVIDIA GPUDirect RDMA 那样。   AMDGPU是否支持PCIe点对点（P2P）连接？ AMDGPU确实包含Linux P2P基础架构支持（PCI_P2PDMA），AMD KFD也有一个HSA_AMD_P2P选项，但这种支持主要针对以下情况： AMD GPU ↔ AMD GPU 通信 ROCm/HSA 计算环境 GPU 暴露出大 BAR 且平台/芯片组支持 PCIe P2P 路由的平台 Linux Kconfig 的描述明确提到了AMD GPU 之间的 P2P 通信。 FPGA → AMD GPU 直接 DMA？ AMD工程师曾公开表示： 目前尚不支持在 Xilinx FPGA 和 AMD GPU 之间实现 P2P 通信。 并建议采用主机内存注册变通方案，而不是真正的设备到设备 PCIe DMA。 因此： 通路 状态 AMD GPU ↔ AMD GPU 支持特定 ROCm 平台 FPGA ↔ AMD GPU 直接 PCIe DMA AMDGPU通常不支持此功能。 FPGA → 主机 DDR → GPU 支持 FPGA P2P缓冲区映射到主机内存并注册到GPU   T1040 是否支持 PCIe P2P？ 从 T1040 端来看，如果满足以下条件，PCIe 硬件本身可以通过交换机在端点之间转发内存读/写 TLP： PCIe交换机支持P2P路由， ACS重定向已禁用（取决于交换机）， 地址映射配置正确。 PCIe 协议本身并不能阻止端到端数据传输。但是， T1040/NXP 软件不会自动提供 AMDGPU-FPGA P2P 支持。关键问题在于： AMDGPU 导出 GPU 内存以供第三方 DMA 访问。 FPGA QDMA 可以获取 GPU BAR/VRAM 物理地址。 Linux IOMMU/P2PDMA 路径接受事务。 通常情况下，AMDGPU 的限制才是阻碍因素，而不是 T1040 PCIe 控制器本身的限制。 哪些方法可能适用于您的系统？ 当前拓扑结构： PCIe交换机 / \ FPGA（QDMA）E9171 GPU / T1040 RC 最有可能支持的流程： FPGA ---> DDR（T1040 内存） | v AMDGPU DMA | 显存 不保证有效： FPGA（QDMA）---> GPU显存 因为 AMDGPU 通常不会为任意 FPGA 设备公开类似 GPUDirect-RDMA 的接口。