s32k3 mbdt（バージョン1.4.2）は、wdgモジュールを使用する際にファイルが見つからないと報告します。 S32K3 で mbdt ライブラリのバージョン 1.4.2 を使用して wdg モジュールを使用していますが、コードを生成する際に「AeWdog_Ip_Irq.c:45:10:」というエラーが発生します。致命的なエラー: AeWdog_Ip_Cfg_Defines.h:そのようなファイルまたはディレクトリはありません。（このファイルは確かに存在しません。） RTDライブラリから手動で彼を追加したところ、他のすべての処理でエラーが発生しました。さらに多くのエラーが発生しました。 どうしたんだ？設定ミスでもしたのか？助けてください！

NXPNfcRdLibのモジュールphalFelicaにおける脆弱性 - CVE-2026-87726 概要 サポートソフトウェアNXPNfcRdLibでCVE-2026-87726というソフトウェア脆弱性が特定されました。NXP NXPNfcRdLibモジュールphalFelicaのファームウェアバージョン07.14.00_PubまでのAPIバウンドチェックが不十分だと、権限を持つ攻撃者や信頼できない第三者が意図しないメモリ領域にアクセスし、機密性、整合性、可用性の限定的な喪失につながる可能性があります。 影響を受けるデバイス この脆弱性は、CLRC663ファミリのPN5180、PN7462、PN5190プラットフォーム上のNFCリーダソリューション上で、FeliCaベースのアプリケーションと組み合わせてNXPNfcRdLibバージョン07.14.00以前の展開に影響を与えます。 緩和 NFCリーダーライブラリで利用可能な最新のNXPNfcRdLibをご利用 ください |NXP Semiconductors 07.18.00以降のすべてのファームウェアバージョンでこの問題が修正されています。 了承 NXPは、責任ある情報開示を行ったEzhilamuthan氏に感謝の意を表します。

S32K3xx-WB LPUART RTDが必要です。 S32K3x-WB LPUARTリアルタイム・ドライバの例が必要です。この件についてのサポートがあれば、何か助かりますか? 設定用のmexファイル、または任意のサンプル例。 Re: S32K3xx-WB LPUART RTD needed. ハイ 「 S32K344ホワイトボードサンプルプロジェクト」には、LPUARTのサンプルを含む、 S32K344-WBのサンプルが含まれています。 しかし、これらの例で使用されているRTDバージョンは旧式です。 新規プロジェクトには、最新版のS32K3 RTD 7.0.1の使用をお勧めします。ただし、そこに記載されているS32K344のサンプルは、 S32K3X4EVB-Q257またはS32K3X4EVB-T172向けに設計されています。つまり、LPUARTインスタンスとピン割り当てに関する違いがないか回路図を確認し、それに応じてRTDのサンプルを修正する必要があります。 よろしくお願いいたします ロビン

LPUART1 TX FIFO が失敗しました こんにちは、皆さん。 私はS32K311とカスタムベアメタルドライバーを使い、2つのLPUARTインスタンスを同一設定(115200 8N1、TX/RX FIFO有効、同じinitシーケンス)で使っています。LPUART0は、TX FIFOとRX FIFOの両方が有効になっている場合でも完全に動作します。LPUART1 は以下を行いません: TX: DATAへの1回の書き込み（またはFIFO[TXFE]=1の間の1回のプッシュ）により、同じバイトがTXピンで物理的に3回送信されます。これはゴミデータやノイズではありません。私が書き込んだバイトが、3回連続して繰り返されたものです。TXピン（GPIO71）をオシロスコープ／ロジックアナライザで検証しました。 RX: このインスタンスでも、LPUART0とは異なり、RX FIFOが有効になっている間は受信が正しく動作しません（使用可能なデータが返ってきません）。 既に除外／確認済みであること： ボーレート/クロックは正しいです。文字の破損や位置ずれは見られず、正しいバイト値が3回重複しているだけです。これは、オーバーサンプリング/ボーレート（OSR/SBR）の計算ミスではないことを示しています。 クロックゲーティングは両方のインスタンスで有効化されており、MC_ME周辺クロック要求は同じ方法でLPUART0とLPUART1で有効化され(同じパーティション、逐次リクエストID)、同じコードパスのLPUART0も問題なく動作します。 試行錯誤で見つけた回避策: LPUART1でTX FIFO(FIFO[TXFE]=0)を無効にすると送信の問題(書き込み1フレーム、流量制御にWATER[TXCOUNT]の代わりにSTAT[TDRE]を使用)が解決します。 LPUART1でRXを動作させるには、RX FIFOを有効にしておく（FIFO[RXFE]=1）必要があります。 LPUART1で動作する唯一の構成は、TX FIFOを無効にし、RX FIFOを有効にすることです。これはLPUART0(両方のFIFOを有効にして問題なく動作)とは逆で、明らかにTXスループットやバースト能力を低下させます。 質問: S32K311 LPUART1インスタンス（または特定のLPUARTインスタンスの制限事項）において、TX FIFOが原因でフレームが重複するという既知の不具合はありますか？ このデバイスでLPUART1とLPUART0ごとに異なる扱いが必要な追加のレジスタやビット(FIFO[TXFE]、WATER、BAUD[TDMAE])はありますか? TX FIFOが有効になっているときに、すべてのLPUARTインスタンスではなく、特定のインスタンスで「バイトが3回送信される」という同じ動作を確認した人はいますか？ 正誤表、シリコン改訂ノート、または既知の回避策の説明に関する情報があれば、大変ありがたいです。 Re: LPUART1 TX FIFO Failed こんにちは、 @ijm1 さん。 クロックドメイン周波数の比率がサポートされているクロックオプションのいずれとも一致しない場合、ハードウェアモジュールで予測不能な動作が発生するのを確認しました。システムクロックは、RMに記載されている有効なクロックオプションのいずれかに従って常に設定する必要があります。 重要な要件は、時計間の比率が定義されたとおりに正確に維持されることです。 RMの表151（S32K312、S32K311、およびS32K310の場合）に記載されているとおりです。 「…選択されたクロック周波数は、システムクロック構成に示されているクロック分周比と同じ比率に従わなければなりません。」 まず確認してもらえますか? よろしくお願いいたします。 ダニエル

需要S32K3xx-WB LPUART RTD。 需要 LPUART 的 S32K3x-WB LPUART 实时驱动程序示例。任何帮助都将不胜感激？ 要配置的 mex 文件或任何示例。 Re: S32K3xx-WB LPUART RTD needed. HI “ S32K344 白板示例项目”包含S32K344-WB的示例，包括 LPUART 示例。 然而，这些示例中使用的 RTD 版本已经过时了。 对于新项目，我们建议使用最新的S32K3 RTD 7.0.1；然而，其中包含的 S32K344 示例是为S32K3X4EVB-Q257或S32K3X4EVB-T172设计的。这意味着您需要检查原理图，了解 LPUART 实例和引脚分配方面的差异，并相应地修改 RTD 示例。 此致敬礼， Robin

LPUART1 TX FIFO 失败 大家好， 我正在使用 S32K311 和一个自定义的裸机驱动程序，用于两个配置完全相同的 LPUART 实例（115200 8N1，启用 TX/RX FIFO，相同的初始化序列）。LPUART0 在启用 TX 和 RX FIFO 的情况下都能完美工作。LPUART1 不具备以下功能： TX：对 DATA 进行一次写入（或当 FIFO[TXFE]=1 时进行一次推送）会导致同一个字节在 TX 引脚上物理传输 3 次。这不是垃圾/噪音——这是我写出的确切字节，连续重复了 3 次。使用示波器/逻辑分析仪在 TX 引脚 (GPIO71) 上进行了验证。 RX：在此实例上启用 RX FIFO 时，接收行为也不正常（没有可用数据返回），这与 LPUART0 不同。 我已经排除/确认了以下几点： 波特率/时钟正确：我没有看到损坏或错位的字符，只有正确的字节值重复了 3 次，这表明并非过采样/波特率 (OSR/SBR) 计算错误。 时钟门控在两个实例中均已启用：以相同的方式（相同的分区，顺序请求 ID）为 LPUART0 和 LPUART1 启用了 MC_ME 外设时钟请求，并且具有相同代码路径的 LPUART0 工作正常。 通过反复试验找到的解决方法： 禁用 LPUART1 上的 TX FIFO (FIFO[TXFE]=0) 可以解决发送问题（每次写入一个帧，使用 STAT[TDRE] 而不是 WATER[TXCOUNT] 进行流量控制）。 要使 LPUART1 上的 RX 正常工作，必须启用 RX FIFO (FIFO[RXFE]=1)。 因此，LPUART1 上唯一有效的配置是：TX FIFO 禁用，RX FIFO 启用——这与 LPUART0 正好相反（LPUART0 中两个 FIFO 都启用可以正常工作），并且显然会降低 TX 吞吐量/突发能力。 问题： 是否存在与 TX FIFO 导致帧重复相关的 S32K311 LPUART1 实例（或特定的 LPUART 实例限制）的已知勘误？ 除了 FIFO[TXFE]、WATER、BAUD[TDMAE] 之外，该设备上的 LPUART1 和 LPUART0 是否还有其他需要特殊处理的寄存器/位？ 是否有人观察到，在特定的 LPUART 实例上，而不是所有实例上，存在“启用 TX FIFO 时，字节传输 3 次”的相同行为？ 任何关于勘误表、芯片修订说明或已知解决方法的线索都将不胜感激。 Re: LPUART1 TX FIFO Failed 嗨@ijm1 ， 我曾观察到，当时钟域频率之间的比率与任何支持的时钟选项都不匹配时，硬件模块会出现不可预测的行为。系统时钟必须始终按照 RM 中列出的有效时钟选项之一进行配置。 关键要求是时钟之间的比率必须完全按照定义保持不变。 如RM表151（针对S32K312、S32K311和S32K310）所述： “……所选的任何时钟频率都必须符合系统时钟配置中所示的相同时钟分频比。” 请您先核实一下好吗？ 问候， 丹尼尔

模块 phalFelica 中的 NXPNfcRdLib 漏洞 - 常见漏洞与后门-2026-87726 概述 支持软件 NXPNfcRdLib 中发现了一个软件漏洞 - 常见漏洞与后门-2026-87726。NXP NXPNfcRdLib 模块 phalFelica（固件版本 07.14.00_Pub 之前）的 API 边界检查不足，可能允许具有特权的攻击者或不受信任的第三方访问非预期的内存区域，从而可能导致机密性、完整性和可用性的有限损失。 受影响的设备 当 NXPNfcRdLib 版本 07.14.00 及更早版本与基于 FeliCa 的应用程序一起使用时，在基于 CLRC663 系列、PN5180、PN7462 和 PN5190 平台构建的 NFC 阅读器解决方案上部署时，该漏洞会影响这些应用程序。 减轻 请使用NFC读取器库 | NXP 半导体上提供的最新 NXPNfcRdLib。从 07.18.00 开始的所有固件版本都已修复此问题。 致谢 NXP感谢Ezhilamuthan的负责任披露。

NXPNfcRdLib vulnerability in module phalFelica - CVE-2026-87726 Overview A software vulnerability - CVE-2026-87726 - has been identified in the supporting software NXPNfcRdLib. An insufficient API bounds checking in NXP NXPNfcRdLib module phalFelica up to Firmware version 07.14.00_Pub may allow an attacker with privileges or an untrusted third party to access unintended memory regions, potentially leading to limited loss of confidentiality, integrity, and availability. Impacted devices The vulnerability affects deployments of NXPNfcRdLib versions 07.14.00 and earlier when used in conjunction with FeliCa-based applications on NFC Reader solutions built on the CLRC663 family, PN5180, PN7462, and PN5190 platforms. Mitigation Use the latest NXPNfcRdLib available on NFC Reader Library | NXP Semiconductors All firmware versions from 07.18.00 onwards have fixed this problem. Acknowledgment NXP would like to thank Ezhilamuthan for the responsible disclosure.

AFT05MS004NT1 型号的 ADS Keysight ADS 型号 AFT05MS004NT1 和 RF Power ADS DK 不适用于 ADS 2027。 它返回此错误。 模拟消息 hpeesofsim 在解析网表时检测到警告。 模型“FSL_AFT05MS004N_FET2.FET2M1”（定义于文件“C:/ADS_USER/PDK and Supplier Libraries/AFT05MS004N_Level1_Rev0_DK//circuit/models/fsl_AFT05MS004N_pkg_netlists.net”第 31 行附近）：“FSLRFPK_FET2”是未定义的原始设备。 hpeesofsim 在网表展平过程中检测到错误。 `FSL_AFT05MS004N_FET2.FSL1` 是未定义模型 `FET2M1` 的一个实例。 状态/摘要 hpeesofsim (*) 650.shp 2026年7月29日，MINT 版本 5 （64 位 Windows 构建于：2026 年 7 月 29 日星期三 11:10:28 +0000） ***** 模拟开始于 2026 年 9 月 16 日星期三 15:58:10 运行于主机“XXXX” 在目录“C:\ADS_USER\AFT05MS004NT1_Project\AFT05MS004NT1_wrk\data”中 进程 ID：19040 -------------------- 模拟因错误而终止。 -------------------- 这款晶体管目前仍可通过代理商购买。 射频 Re: ADS Model of AFT05MS004NT1 你好，穆罕默德 我不会说它已经完全放弃了；就目前而言，我会把它描述为暂停开发——如果需求持续高涨，这种情况将来可能会改变，尽管目前还没有发布新版本或更新的计划。 对于可能由此导致的不便，我们深感抱歉。 Re: ADS Model of AFT05MS004NT1 感谢您的快速回复。 你说恩智浦退出了射频业务，但如下所示，市场对射频产品有着巨大的需求。 无论如何，谢谢。我会改变我的做法。 Screenshot_16-9-2026_1682_www.mouser.fr.jpeg Re: ADS Model of AFT05MS004NT1 你好 tbursali 再会！ 现有模型尚未在 2027 版本中进行测试。 目前，最新使用并验证功能正常的版本是 2025 套件。 因此，我建议您访问我们的官方网站，重新下载并安装那里推荐的模型套件，以及 AFT05MS004N 的模型设计。 https://www.nxp.com/products/radio-frequency-rf/rf-high-power-models/models-for-ads-keysight-advanced-design-system:RF_HIGH_POWER_MODELS_KEYSIGHT NXP 已决定缩减其射频部门的规模，导致该领域的许多同事离开了公司；因此，目前没有发布进一步更新或新产品的计划。 对于可能由此导致的不便，我们深感抱歉。 希望这些信息对您有所帮助，如果您还需要其他帮助，请告诉我。 祝你今天过得愉快，一切顺利。

NXP S32k118 I2Cエミュレーション こんにちは、 私は、I2Cマルチプレクサを使用せずに、S32K118（Q48）マスターから10個の同一アドレスのI2Cスレーブを同時に駆動する方法を評価しています。 私の計画は、ハードウェアタイマーでクロックを生成し、DMA転送を組み合わせて同じポート上の10本のGPIOピンを同時に更新することで、10本の並列I2Cバスをエミュレートすることです。 S32K118のDMAやタイマー**ペリフェラル**が、このような方法でポート全体のGPIO更新をトリガーできるかどうか、確認を手伝ってもらえますか?このアーキテクチャに関して注意すべきハードウェアの制限やエッジケースはありますか? よろしくお願いいたします。 Re: NXP S32k118 I2C emulation こんにちは、 @Luke_John さん。 はい、このアーキテクチャは基本的にサポートしています。 S32K1xxシリーズリファレンスマニュアル、Rev. 14を参照: 第13.3.1項 GPIOレジスタの説明 ご覧の通り、すべてのGPIOポートは32ビットレジスタからアクセス可能です。 セクション 17 4.1「GPIOポートを使用して波形を駆動またはサンプリングする」DMAを構成してデータを1つ以上のGPIOポートに転送することにより、オンチップメモリに格納された表形式データを使用して複雑な波形を作成することが可能です。逆に、DMAを使用して1つまたは複数のGPIOポートからデータを定期的に転送することで、複雑な波形をサンプリングし、その結果を表形式でオンチップメモリに保存することが可能です。 DMAトランスファーはDMAMUXやTRGMUXのタイマーでトリガーできます。 シームレスなDMA転送を実現するには、クロスバーをラウンドロビンアービトレーション（MCM_CPCR[CBRR]を「1」に設定）にプログラムする必要があります。 よろしくお願いいたします。 ダニエル

LPUART1 TX FIFO Failed Hi all, I'm working with an S32K311 and a custom bare-metal driver for two LPUART instances configured identically (115200 8N1, TX/RX FIFO enabled, same init sequence). LPUART0 works perfectly with both TX and RX FIFOs enabled. LPUART1 does not: TX: a single write to DATA (or a single push while FIFO[TXFE]=1) results in the same byte being physically transmitted 3 times on the TX pin. This is not garbage/noise — it's the exact byte I wrote, repeated 3 times back-to-back. Verified with an oscilloscope/logic analyzer on the TX pin (GPIO71). RX: reception does not behave correctly while the RX FIFO is enabled on this instance either (no usable data comes back), unlike LPUART0. What I've already ruled out / verified: Baud rate / clock is correct: I do not see corrupted or misaligned characters, only the correct byte value duplicated 3 times, which points away from an oversampling/BAUD (OSR/SBR) miscalculation. Clock gating is enabled for both instances: the MC_ME peripheral clock request is enabled for LPUART0 and LPUART1 in the same way (same partition, sequential request IDs), and LPUART0 with the identical code path works fine. Workarounds found by trial and error: Disabling the TX FIFO (FIFO[TXFE]=0) on LPUART1 fixes the transmit issue (single frame per write, using STAT[TDRE] instead of WATER[TXCOUNT] for flow control). Leaving the RX FIFO enabled (FIFO[RXFE]=1) is required for RX to work on LPUART1 at all. So the only configuration that works on LPUART1 is: TX FIFO disabled, RX FIFO enabled — which is the opposite of LPUART0 (where both FIFOs enabled work fine), and obviously reduces TX throughput/burst capability. Questions: Is there a known erratum for the S32K311 LPUART1 instance (or a specific LPUART instance limitation) related to the TX FIFO causing duplicated frames? Is there any additional register/bit (beyond FIFO[TXFE], WATER, BAUD[TDMAE]) that needs different handling specifically for LPUART1 vs LPUART0 on this device? Has anyone else observed this same "byte transmitted 3 times when TX FIFO is enabled" behavior on a specific LPUART instance rather than all instances uniformly? Any pointers to the errata sheet, silicon revision notes, or a known workaround explanation would be greatly appreciated. Re: LPUART1 TX FIFO Failed Hi @ijm1, I have seen unpredictable behavior in hardware modules when the ratios between clock domain frequencies do not match any of the supported clock options. The system clock must always be configured according to one of the valid clocking options listed in the RM. The key requirement is that the ratios between the clocks remain exactly as defined. As stated under Table 151 (For S32K312, S32K311, and S32K310) in the RM: "…any clock frequency selected must adhere to the same clock divider ratios shown in System clocking configurations." Could you please verify this first? Regards, Daniel

The s32k3 mbdt (version 1.4.2) is reporting a missing file when using the wdg module. I'm using version 1.4.2 of the mbdt library on my S32K3, using the wdg module, and I'm getting the error "AeWdog_Ip_Irq.c:45:10:" when generating the code.fatal error: AeWdog_Ip_Cfg_Defines.h:No such file or directory. (This file is indeed missing.) When I manually added him from the RTD library, everything else threw errors. There were even more errors. What's going on? Did I make a configuration error? Please help!

s32k3 mbdt（版本1.4.2）使用wdg模块报缺少文件 我使用S32K3的mbdt库版本是1.4.2版本，使用wdg模块，生成代码的时候报AeWdog_Ip_Irq.c:45:10: fatal error: AeWdog_Ip_Cfg_Defines.h: No such file or directory。确实此文件 当我把他从rtd库手动加进去他，其他都报错了。错误更多了 这是咋回事，我配置出问题了吗？请求解答

ADS Model of AFT05MS004NT1 The particular Keysight ADS model of AFT05MS004NT1 with RF Power ADS DK is not valid for ADS 2027. It returns back with this error. Simulation Messages Warning detected by hpeesofsim during netlist parsing. Model `FSL_AFT05MS004N_FET2.FET2M1' (defined in file 'C:/ADS_USER/PDK and Supplier Libraries/AFT05MS004N_Level1_Rev0_DK//circuit/models/fsl_AFT05MS004N_pkg_netlists.net' around line 31): `FSLRFPK_FET2' is an undefined primitive device. Error detected by hpeesofsim during netlist flattening. `FSL_AFT05MS004N_FET2.FSL1' is an instance of an undefined model `FET2M1'. Status / Summary hpeesofsim (*) 650.shp Jul 29 2026, MINT version 5 (64-bit windows built: Wed Jul 29, 2026 11:10:28 +0000) ***** Simulation started at Wed Sep 16 15:58:10 2026 Running on host: "XXXX" In Directory: "C:\ADS_USER\AFT05MS004NT1_Project\AFT05MS004NT1_wrk\data" Process ID: 19040 -------------------- Simulation terminated due to error. -------------------- This transistor is still available in distributors. RF Re: ADS Model of AFT05MS004NT1 Hello Mohamed I wouldn't say it has been completely abandoned; for the moment, I would describe it as being on hold—a situation that could change in the future if demand remains high, though there are currently no plans for new releases or updates. We apologize for any inconvenience this may cause. Re: ADS Model of AFT05MS004NT1 Thank you for the quick response. You say NXP leaves the RF business, but there is a huge demand for RF products shown below. Thanks anyway, I will change my way in this case. Screenshot_16-9-2026_1682_www.mouser.fr.jpeg Re: ADS Model of AFT05MS004NT1 Hello tbursali Good day! The existing models have not been tested in version 2027. Currently, the latest version that was used and verified as functional is the 2025 kit. Therefore, I recommend visiting our official website to re-download and install the model kit recommended there, as well as the model design for the AFT05MS004N. https://www.nxp.com/products/radio-frequency-rf/rf-high-power-models/models-for-ads-keysight-advanced-design-system:RF_HIGH_POWER_MODELS_KEYSIGHT NXP has decided to ramp down its RF division, leading many colleagues in that area to leave the company; consequently, there are currently no plans to release further updates or new products. We apologize for any inconvenience this may cause. I hope this information has helped you, please let me know if you need help with anything else. Have a great day and best of luck.

EVBMA7518S48V I want to run an example on it Please help, need details on the entire tool chain flow to flash an initial program on this board. I have attached the errors we are facing below. I also need the link to user guides and manual and also, the getting started guide has a open GUI tool, which I couldn't find anywhere for the BMA7518 And also is there a direct .hex file or something, we can run the board directly? The user guide says the required software are below.  I got s32DS (mention if version matters) and I don't know where to download unionGUI, I downloaded the EVALGUI that doesn't support 7318 or 7518. Where to find the example code? • S32DS-ARM: S32 Design Studio for S32 • UnionGUI • EVBMA7518S48V example code WhatsApp Image 2026-09-16 at 1.00.17 PM (1).jpeg WhatsApp Image 2026-09-16 at 1.00.17 PM.jpeg

ADSモデル・オブ・AFT05MS004NT1 RFパワーADS DKを搭載した特定のKeysight ADSモデルAFT05MS004NT1は、ADS 2027には適用できません。 このエラーが返されます。 シミュレーションメッセージ hpeesofsimがネットリスト解析中に警告を検出しました。 モデル『FSL_AFT05MS004N_FET2』。FET2M1」(ファイル『C:/ADS_USER/PDK and Supplier Libraries/AFT05MS004N_Level1_Rev0_DK//circuit/models/fsl_AFT05MS004N_pkg_netlists.net』の31行付近に定義):『FSLRFPK_FET2』は未定義のプリミティブデバイスです。 hpeesofsimによるネットリストのフラット化中にエラーが検出されました。 「FSL_AFT05MS004N_FET2。FSL1」は未定義モデル「FET2M1」のインスタンスです。 ステータス／概要 hpeesofsim (*) 650.shp 2026年7月29日、MINTバージョン5 (64ビット版Windowsビルド日時: 2026年7月29日(水) 11:10:28 +0000) ***** シミュレーションは2026年9月16日(水) 15:58:10に開始されました ホスト上で実行中: "XXXX" ディレクトリ: "C:\ADS_USER\AFT05MS004NT1_Project\AFT05MS004NT1_wrk\data" プロセスID: 19040 -------------------- エラーのためシミュレーションが終了しました。 -------------------- このトランジスタは現在も代理店で入手可能です。 RF Re: ADS Model of AFT05MS004NT1 こんにちは、モハメドさん 完全に放棄されたとは言えません。現時点では保留状態と表現します。需要が高まれば状況は変わるかもしれませんが、現時点では新しいリリースやアップデートの計画はありません。 ご迷惑をおかけして申し訳ありません。 Re: ADS Model of AFT05MS004NT1 迅速なご対応ありがとうございます。 NXPがRF事業から撤退したと言いますが、以下に示すRF製品への需要は非常に高いです。 とにかくありがとうございます。この場合はやり方を変えます。 Screenshot_16-9-2026_1682_www.mouser.fr.jpeg Re: ADS Model of AFT05MS004NT1 こんにちは、tbursaliさん 良い一日！ 既存のモデルは2027年版でテストされていません。 現在、使用実績があり、動作確認済みの最新バージョンは2025年版キットです。 したがって、公式ウェブサイトで推奨されているモデルキットとAFT05MS004Nのモデルデザインを再ダウンロード・インストールすることをお勧めします。 https://www.nxp.com/products/radio-frequency-rf/rf-high-power-models/models-for-ads-keysight-advanced-design-system:RF_HIGH_POWER_MODELS_KEYSIGHT NXPはRF部門の縮小を決定し、多くの同僚が離社しました。その結果、今後のアップデートや新製品のリリース計画はありません。 ご迷惑をおかけして申し訳ありません。 この情報がお役に立てば幸いです。他に何かご不明な点がありましたら、お気軽にお問い合わせください。 良い一日をお過ごしください。幸運を祈ります。

NXP S32k118 I2C emulation Hello, I am evaluating an approach to drive 10 identical-address I2C slaves simultaneously from an S32K118 (Q48) master without using an I2C multiplexer. My plan is to emulate 10 parallel I2C buses by using a hardware timer to generate the clock, combined with DMA transfers to simultaneously update 10 GPIO pins on the same port. Could you help confirm if the S32K118’s DMA and timer peripherals support triggering port-wide GPIO updates in this manner? Are there any hardware limitations or edge cases I should be aware of with this architecture? Best regards, Re: NXP S32k118 I2C emulation Hi @Luke_John, Yes, this architecture does fundamentally support. Refer to S32K1xx Series Reference Manual, Rev. 14: Section 13.3.1 GPIO register descriptions. As you can see, all the GPIO ports are accessible from 32bit registers. Section 17.4.1 "Using the GPIO ports to drive or sample waveforms By configuring the DMA to transfer data to one or more GPIO ports, it is possible to create complex waveforms using tabular data stored in on-chip memory. Conversely, using the DMA to periodically transfer data from one or more GPIO ports, it is possible to sample complex waveforms and store the results in tabular form in on-chip memory." The DMA tranfers can be triggered by a timer through DMAMUX, TRGMUX. Crossbar must be programmed to round-robin arbitration (configuring MCM_CPCR[CBRR] as '1') for seamless DMA transfers. Regards, Daniel

EVBMA7518S48Vでサンプルを実行したい 助けてください。このボードに初期プログラムを書き込むためのツールチェーン全体の流れについて、詳細な情報が必要です。発生しているエラーを以下に添付しました。ユーザーガイドとマニュアルのリンクも欲しいですし、入門ガイドにはオープンなGUIツールがあるのですが、BMA7518はどこにも見つかりませんでした また、直接.hexファイルはありますか？ファイルか何か、直接理事会を運営できる? ユーザーガイドには必要なソフトウェアが以下にあると書かれています。 私はs32DSを手に入れました(バージョンが重要かどうかも言及してください)が、unionGUIのダウンロード先がわからず、7318や7518をサポートしていないEVALGUIをダウンロードしました。サンプルコードはどこで入手できますか？ • S32DS-Arm: S32 Design Studio ・UnionGUI ・EVBMA7518S48V例コード WhatsApp 画像 2026-09-16 午後1時00分17秒 (1).jpeg WhatsApp 画像 2026-09-16 午後1時00分17秒.jpeg

NXP S32k118 I2C 仿真 你好， 我正在评估一种方法，即在不使用 I2C 多路复用器的情况下，从 S32K118 (Q48) 主设备同时驱动 10 个地址相同的 I2C 从设备。 我的计划是使用硬件定时器生成时钟来模拟 10 个并行的 I2C 总线，并结合 DMA 传输来同时更新同一端口上的 10 个 GPIO 引脚。 能否帮忙确认一下 S32K118 的 DMA 和定时器外设是否支持以这种方式触发端口范围的 GPIO 更新？这种架构是否存在我需要注意的硬件限制或特殊情况？ 顺祝商祺！ Re: NXP S32k118 I2C emulation 嗨@Luke_John ， 是的，这种架构从根本上来说是支持的。 请参阅 S32K1xx 系列参考手册，修订版 14： 第 13.3.1 节 GPIO 寄存器描述。 如您所见，所有 GPIO 端口均可通过 32 位寄存器访问。 第 17.4.1 节 “使用 GPIO 端口驱动或采样波形 通过配置 DMA 将数据传输到一个或多个 GPIO 端口，可以使用存储在片上存储器中的表格数据创建复杂的波形。反之，利用DMA定期从一个或多个GPIO端口传输数据，可以对复杂的波形进行采样，并将结果以表格形式存储在片上存储器中。 DMA 传输可以通过定时器经由 DMAMUX、TRGMUX 触发。 必须将交叉开关编程为轮询仲裁（将 MCM_CPCR[CBRR] 配置为“1”），才能实现无缝 DMA 传输。 此致， 丹尼尔

i.MX95：A55 始终无法完成上电或掉电——在两块不同的板上都出现相同的卡顿现象。 摘要 在 i.MX95 的自定义系统管理器配置中，启动 A55 逻辑机器 (LM1) 时，共享驱动程序函数内部出现卡顿。 SRC_MixSoftPowerUp() （ devices/MIMX9/drivers/fsl_src.c ） srcMixIdx = PWR_MIX_SLICE_IDX_A55P （索引 11）。 SRC_MixPowerUpCompleted() 永远不会返回真值， 函数状态 冻结在混合/不一致的状态，SM 自身的 WDOG2 最终触发 FCCU 重置。 关键在于，当强制执行完整的断电再开机循环时， 关机请求始终无法完成 — 硬件对此混音的软件功率控制没有响应 任何一个 方向。 相同的固件在两块物理结构不同的主板（FRDM-IMX95 15x15/LPDDR4x 和 FRDM-IMX95-PRO 19x19/LPDDR5）上都出现了完全相同的卡顿现象，而 两款主板出厂时自带的 eMMC 镜像都能启动到完整的 Linux 用户空间，因此可以证明芯片和主板本身具备这种能力。 我已经用确凿的证据（如下所列）排除了许多可能的病因，希望得到关于剩余病因的指导。 环境 物品价值 SoC i.MX95 (B0) 电路板 FRDM-IMX95（15x15，LPDDR4x） 和 FRDM-IMX95-PRO（19x19，LPDDR5） 系统管理器 nxp-imx/imx-sm 在 lf-6.18.20-2.0.0-5-g3198944 SM配置 自定义（SMCT/.mex 生成）， 不是 mx95evk M33/SM状态 功能齐全 M7状态 功能完全正常——SCMI、TRDC分区、STOP/SUSPEND/深度空闲、I2C、以太网MDIO全部功能正常 A55（LM1） 如描述所示，失败了。 启动介质已测试 SD 和 eMMC（结果相同） 症状 A55 可通过 M7 按需启动 SCMI_LmmBoot() （也可以手动重现） lm LM1 启动 来自 SM 调试监视器）。 SCMI 调用本身成功： 状态 = 0 LM1随后报告 SCMI_LMM_STATE_SUSPEND （状态 = 2） 执行停滞 SRC_MixSoftPowerUp() 等待 SRC_MixPowerUpCompleted(PWR_MIX_SLICE_IDX_A55P) 函数状态 已冻结超过 400 万次投票迭代 如果放任不管，SM 的 WDOG2 监控狗会触发 FCCU RESET（错误 ID = 18），导致包括 M7 在内的整个系统崩溃。 登记证据 SRC_XSPR_CORTEXMIX_PLATFORM （混合指数 11） 函数状态 冻结 0x00001010 或者 0x00001011 根据入口状态而定。 解码七个状态字段 PWR_MIX_FUNC_STAT_PUP/PDN： 现场观测状态 PSW_STAT “向上”模式 SSAR_STAT “向上”模式 A55_HDSK_STAT “向上”模式 SYSMAN_STAT “向上”模式 RST_STAT “断电”模式 ISO_STAT “断电”模式 内存状态 “断电”模式 这是一种不一致的状态，既不符合完全启动的状态，也不符合完全关闭的状态，而且它不会取得进展。 硬件测量 一个内窥镜被放置在 VDD_ARM （电感 L7 之后、分立式 PPF5301 DCDC 下游的输出电容 C211–C215——该板具有真正的专用 ARM 电源轨）。在 lm LM1 启动 试图： 该铁路已经投入使用。 约 0.92 V 尝试 它 明显下降 尝试 所以这是一个真实存在的、可物理观察到的不完全电源转换，而不仅仅是权限/时序/软件方面的问题。 最具信息量的单个数据点 强制 A55P 混合模式执行整个断电-再断电循环（无条件执行）（绕过 MEM_STAT == 0 大门——即 SLICE_SW_CTRL |= PDN_SOFT，等待 关机完成 SLICE_SW_CTRL &= ~PDN_SOFT，等待 PowerUpCompleted）显示 即使明确发出关机请求，也无法完成。 函数状态 整个等待过程中保持不变。 这表明问题出在 SRC 寄存器接口之下——例如 GPC 握手前提条件、SRC 模块本身缺少时钟信号，或者板/PMIC 响应问题——而不是任何可纠正的问题。 SRC_MixSoftPowerUp() 自身的排序逻辑。 已经调查并排除（有证据支持） PERF_A55 争论 （3 → 0，ODV → PRK 电压等级）— 任一值均出现字节相同的故障。排除了DVS/电压等级不匹配的可能性。 config_bctrl.h (SM_BCTRL_A_CONFIG / SM_BCTRL_W_CONFIG) — 我的配置中为空；正在填充它 mx95evk 的值没有任何变化。然后我阅读了实时登记表。 工厂运作系统 通过 SM 监测 (BLK_CTRL_NS_AONMIX) 0x44210008–0x44210024， BLK_CTRL_WAKEUPMIX 0x42420030–0x42420064) — 每个词都匹配 mx95evk 准确引用。 SM_A55P_CONFIG， config_user.h、TRDC SRC/GPC/ANATOP 授权、WDOG2 超时 — 全部确认与 mx95evk，或已确认不是阻塞者。（SM 自身的 DOM2 TRDC 对这些寄存器的访问已被证实有效——我可以读取和写入改变的寄存器值。）笔记 SM_A55P_CONFIG 和 SM_DDR_CONFIG 为空 mx95evk 自己的配置也是如此。 SRC_MixIsPwrReady() 警卫 — 逻辑正确，但在这里它确实返回 false（混合位状态），所以它的行为永远不会改变。 无条件 SRC_MixSetA55HdskMode(..., ACK_WAIT) — 无效； A55_HDSK_STAT 一直以来都处于正确的“向上”模式。 较新的SM固件 — 跨越 Walnascar → Whinlatter 跨度的固定 SRCREV 的差异： 零变化 到 设备/MIMX9/ （包括 fsl_src.c， dev_sm_cpu.c， dev_sm_power.c）。 uboot-imx 差异 ——不同版本之间确实存在差异，但没有哪一方面是致命的。 PD_A55P/SRC_XSPR/A55 上电。从构造上来说也是如此：U-Boot SPL 运行 在 A55 公路上，即只有在这次强化成功之后。 ERR053228 模拟 (MTR_ACK_CTRL) — i.MX95 具有每种混合比例 MTR_ACK_CTRL/MTR_ACK_STAT 握手（偏移量 0x90/0x94）的复位默认值（CNT_MODE = 0）会无限期地等待硬件 MTR 确认，这看起来与卡住的情况很吻合。 MEM_STAT。我写 CNT_MODE = 3 （超时模式）最大 MTR_CNT_CFG 在上电转换之前，并通过回读确认写入生效（无）。 LOCK_CFG 干涉）。 没有变化。 真实工厂 AP 二进制文件 — 提取 bl31.bin / tee.bin / u-boot* 我从这块 板 自带的已知良好的工厂eMMC镜像中获取了这些信息，并将它们构建到我的系统中。 flash.bin。 无变化 （这是意料之中的，因为停顿发生在 U-Boot 的第一条指令之前）。 熔丝/OTP — 已排除：每个芯片的熔丝只烧断一次，而工厂镜像和我的镜像都运行在同一个芯片上。 同一块物理电路板。 启动介质 — SD卡和eMMC卡均经过测试，结果相同。 工厂 SM 二进制来源 — 我想重点强调这一点，因为它否定了“NXP 可能会发布不同的 SM 版本”这种说法。我提取了工厂 eMMC 自身的 M33 镜像（ROM 容器 3，镜像 3， CORE_CM33，容器相对偏移 0x79000，大小 使用 0x2C800 使用 mkimage_imx8 -soc IMX9 -parse 命令解析图像，并验证了提取结果。 与容器自身记录的哈希值完全匹配的 SHA384 值。其版本横幅显示：   来自 SM 的问候（版本 819，提交 c450f539，2026 年 3 月 9 日 03:24:50）   c450f539 已确认（git merge-base --is-ancestor）为 我自己的版本，以及唯一涉及此构建的中间提交 fsl_src.c/dev_sm_cpu.c/dev_sm_power.c 纯粹是测试框架清理，没有功能性改变。 所以，能够成功启动 A55 的工厂镜像，其运行的功能与我这边失败的 SM 源相同。 问题 鉴于工厂镜像使用功能相同的SM源启动A55，那么区别在哪里？ 外部 imx-sm 源和 BCTRL 寄存器配置如何影响 A55P 混合电源的启动？具体来说，是否存在 AHAB/ELE 容器签名或配置元数据会影响 A55 平台组合是否能够启动？ 观察到的 函数状态 模式（PSW/SSAR/A55_HDSK/SYSMAN） 向上， RST/ISO/MEM 向下（而非向前）已知的签名？从该状态到下一个预期转变是什么？驱动这种转变的因素是什么？ 为什么会明确地掉电 请求也一直无法完成吗？ 这似乎是最有力的线索——必须具备哪些前提条件 SRC_XSPR 回应 SLICE_SW_CTRL.PDN_SOFT 这个混音有什么特别之处吗？ 除了 ERR053228 之外，是否存在已知的 i.MX95 B0 勘误会影响 A55P 混合电源时序？ 参考资料中提到的 A55 平台组合是否需要任何初始化？ mx95evk 流动但 不是 以生成的形式表达 config_*.h 文件——也就是说，自定义的基于 SMCT 的配置会默默省略的某些内容？ 说明 PRO 板上没有 JTAG（没有接头），而且我也没有选择在 15x15 板上使用脆弱的 0.5 毫米测试焊盘。 以上所有诊断均通过SM自身的调试监视器（lm info, 犯错， btime， md），直接寄存器读取和示波器测量。 我已经实施了一个隔离修复方案（用有界等待替换了原来的无界等待）。 while (!SRC_MixPowerUpCompleted()) {;} 循环）以便故障现在可以优雅地降级为 LM1 = 已停用 而不是通过看门狗重置整个系统。如果需要，我很乐意单独分享。 Re: i.MX95: A55 never completes power-up or power-down — stalls identically on two different boards 请忽略以上帖子并关闭此工单……我刚用 Wrynose 重新编译了一个版本，它能用了！我之前的版本使用的是 whinlatter（选择它是因为 FRDM-IMX95 出厂时就预装了 whinlatter），但是那并没有成功。