MPC5744P EVM – 外部CANトランシーバーによるCAN1/CAN2サポート こんにちは、あなた、 MPC5744P EVMが外部CANトランシーバを使って2つのCANチャネルの動作をサポートしているかどうかを明確にしたいと思います。 内蔵のCANトランシーバを使ってEVM上でCAN0をテストすることに成功し、CAN0通信は期待通りに動作しています。 現在、CAN1とCAN2を適切なピンマッピングで設定し、外部CANトランシーバとインターフェースできるようにしました。CAN1とCAN2がMPC5744P EVMの外部CANトランシーバーで正常に設定・運用可能かどうか確認していただけますか? もしそうなら、CAN1/CAN2の動作で推奨される設定、ハードウェア接続、または考慮すべき特定の設定を教えていただけますか? 皆さんのご助言とサポートを大変ありがたいです。 ご協力に感謝いたします。 Re: MPC5744P EVM – CAN1/CAN2 Support with External CAN Transceiver こんにちは、 はい、CAN1およびCAN2はMPC5744Pベースの評価ボード上の外部CANトランシーバと組み合わせて使用できます。MPC5744Pデバイスは3つの独立したFlexCANモジュール(CAN0、CAN1、CAN2)を提供し、オンボードトランシーバーが利用可能かつ接続されていない場合、CAN1/CAN2は対応するMCU TX/RXピンを介して外部トランシーバーにルーティング可能です。このデバイスはすべてのFlexCANインスタンスの独立動作をサポートしています。  CAN1/CAN2については、以下をご確認ください。 選択したFlexCANインスタンスはソフトウェア上で正しく設定されています。 対応するTXピンとRXピンは、FlexCAN代替機能用に構成されています。 外部CANトランシーバは正しく電源が供給され、接続も正常です。 適切なCANバス終端が存在します。 基板固有のジャンパー設定や配線オプションは、EVMの正確なリビジョンによって異なる場合があります。EVMの部品番号やリビジョンをご提供いただければ、追加のハードウェア構成が必要かどうか確認いたします。 BR、ペトル

MPC5744P EVM – 支持 CAN1/CAN2 和外部 CAN 收发器 你好呀， 我想确认一下 MPC5744P EVM 是否支持使用外部 CAN 收发器操作两个 CAN 通道。 我已经使用板载/内置 CAN 收发器在 EVM 上成功测试了 CAN0，CAN0 通信工作正常。 现在，我已经配置了 CAN1 和 CAN2，并设置了适当的引脚映射，以便与外部 CAN 收发器连接。请问MPC5744P EVM上的CAN1和CAN2是否可以配置并成功使用外部CAN收发器？ 如果可以，能否请您提供 CAN1/CAN2 操作需要考虑的任何推荐配置、硬件连接或具体设置？ 您的指导和支持将不胜感激。 提前感谢您的帮助。 Re: MPC5744P EVM – CAN1/CAN2 Support with External CAN Transceiver 您好， 是的，基于 MPC5744P 的评估板上可以与外部 CAN 收发器一起使用 CAN1 和 CAN2。MPC5744P 设备提供三个独立的 FlexCAN 模块（CAN0、CAN1 和 CAN2），如果没有板载收发器可用且已连接，则 CAN1/CAN2 可以通过其对应的 MCU TX/RX 引脚连接到外部收发器。该设备支持所有 FlexCAN 实例独立运行。  对于 CAN1/CAN2，请确保： 所选的 FlexCAN 实例已在软件中正确配置。 相应的 TX 和 RX 引脚配置为 FlexCAN 替代功能。 外部 CAN 收发器已正确通电并连接。 CAN总线终端连接正常。 特定电路板的跳线设置或布线选项可能取决于具体的 EVM 版本。如果您能提供 EVM 的部件号或版本号，我们可以检查是否需要任何额外的硬件配置。 BR，彼得

T1042 DDR4初期化失敗 私は64ビットインターフェースでDDR4に接続したT1042デザインを持っています。インターフェースの最上位バイトのニブル間で不適切なビットスワップの問題が既に見つかりましたが、これはSW設定では補正できないことがわかっています。PWBの改訂版で修正を実施する予定です。しかし、他のビットは正しく、スワッピングもリファレンスマニュアルで許可されている範囲に入っているため、代わりに32ビットモードで動作させて、SWや他の設計を引き続き表示できるようにしたいと考えています。QCVS DDRの検証ツールを使って試しましたが、メモリの初期化ができません。デバイスのパラメータを入力し、DQのマッピング値を自分のデザイン通りに設定しましたが、ERR_DETECTレジスタでビットACE= 1が出続けています。プロセッサはSPIインターフェース経由でRCWを取得し、DDR周波数は800MHzに設定されています。CodeWarrior/QCVSを使用して、正しいRCW値が受信されたことを確認する方法はありますか？32ビットモードの動作で考慮すべき他の設定は何でしょうか?なぜ動作しないのか説明がつきます。どんなサポートでも大変ありがたいです。ありがとう。 QorIQ T1デバイス Re: T1042 DDR4 Initialization Failure CodeWarrior/QCVSを使用して、正しいRCW値が受信されたことを確認する方法はありますか？ [A] はい、可能です。CCSを接続して、DCFG_CCSR_RCWSR1-DCFG_CCSR_RCWSR16を読み取って、SPIフラッシュのRCWと比較できます。 32ビットモードの動作で考慮すべき他の設定は何でしょうか?なぜ動作しないのか説明がつきます。 [A]これはディスクリートDDR4ですか？一般的なルールについては、 QCVS_DDR_User_Guideを参照してください。 ハードウェア設計については、 AN5097、DDR4 SDRAMメモリインターフェースのハードウェアおよびレイアウト**デザイン**の考慮事項 よろしくお願いします。 Re: T1042 DDR4 Initialization Failure こんにちは、ジューンさん。 ご返信ありがとうございます。CCSを使用してRCWステータスレジスタを読み取り、RCWが想定どおりにプログラムされていることを確認できました。 私はディスクリートDDR4を使っており、ユーザーガイドやレイアウトの考慮事項も確認済みです。 32ビットインターフェース使用に関するエラッタA-007864を満たすため、1300MT/sで動作するための650MHzクロックがあることを確認しました。同僚が、チップセレクトがトグルしているかどうか確認するように提案した。QCVSツールがプロセッサに設定を送信し始めると、CS0信号は十分に低く保たれることがわかりました。プログラミングが完了し、検証ルーチンを実行しようとすると、CS0信号が完全にアサートされなくなる。JTAGの境界スキャンツールを独自に使い、信号が期待通りに接続されていること、そしてT1042のI/Oが正味を十分に低くしてDDR4メモリデバイスのVILを満たすことができるかを確認しました。信号の整合性に関するルーティングの面でも、ネットワークが良好であり、どこにも短絡していないことも確認しました。どうやらメモリコントローラの設定に何か問題があり、チップセレクト信号が正しく機能しないようです。他に何かアイデアはありますか?ありがとう。 Re: T1042 DDR4 Initialization Failure 説明中のCS0がD1_MCS0_Bを指しているのか確認していただけますか? ご使用のCCSでコマンドを実行し、CCSのログ全体を更新してください。 (bin) % ccs::reset_to_debug よろしくお願いします。 Re: T1042 DDR4 Initialization Failure その通りです。私が言及しているのはD1_MCS0_Bのことです。 コマンドを実行すると (bin) % ccs::reset_to_debug 「ライブラリが見つかりません」というメッセージが表示されます。 Re: T1042 DDR4 Initialization Failure メモリコントローラは650MHzまたは1300MT/sの動作に設定されています。結果は同じだった。64ビットインターフェースのバイト8で意図しないビットスワップ(ニブル間の誤スワップ)が発生しているため、DDR4で32ビットモードを使おうとしています。設計は64ビット+ECCを想定していましたが、一時的な回避策として32ビット+ECCを運用しようとしています。つまり、現在5台の16ビットチップが接続されていますが、そのうち3台だけで動作させることを目指しています。 様々な設定の組み合わせを試してみましたが、QCVSツールの動作に変化は見られません。少し奇妙なのは、QCVSと同様の値をスタートアップスクリプトに設定したGreenHillsエミュレーターを使ってみたところ、DDR_SDRAM_CFG_2[D_INIT]がクリアされるまでの待機ループを通過できたことです。これは初期化が完了していることを示唆しています。そして、初期書き込み/読み出し検証で全て0x00となり失敗します。これは、最適ではない書き込みレベル設定値を使用しているため当然の結果です。QCVSツールだけ動作が異なる理由が分かりません。 Re: T1042 DDR4 Initialization Failure RCWステータスレジスタを読み出した後、コマンドを入力してください。 コマンド「ccs::reset_to_debug」の結果ではなく、完全なccsログを共有してください。 「ライブラリが見つかりません」というメッセージが表示されます。 完全なログは、ccs を使用した最初のコマンドから始まります。 よろしくお願いします。 Re: T1042 DDR4 Initialization Failure ACEエラーは、メモリコントローラがトレーニングシーケンス中にエラーを検出した場合に設定される自動キャリブレーションエラーです。では、クロック速度を800MHzから下げた場合、トレーニング結果はどうでしょうか? 一方、DDR4では64ビットまたは32ビットのバス幅のどちらが採用されるのでしょうか？T1042にはDDR4が何個接続される予定ですか？ Re: T1042 DDR4 Initialization Failure 添付ファイルは.txtファイルです。RCW出力による。最後に指定したコマンド「ccs::reset_to_debug」を実行しましたが、「ライブラリが見つかりません」というメッセージは表示されませんでしたが、その他の情報も表示されませんでした。 DDR構成レジスタについても同様のキャプチャを行い、添付しました。問題は見つかりません。実際、GreenHillsプローブで使用したこれらの値は正常に動作し、D_INITもクリアされるようですが、同じ値をQCVSツールで使用した場合はD_INITがクリアされません。GHプローブとCWTAPの違いがよく分かりません。何かアイデアがあれば教えてください。 Re: T1042 DDR4 Initialization Failure 現在、調達部門と協力してNDAを成立させ、完全な訂正書を作成できるようにしています。しかし、コンポーネントT1042NXE7MQBを使っていて、GoogleやNXPフォーラム検索ではエラッタA009942適用されるようです。 参照された「Optimization.zip」を教えていただけますか?どこにも添付されていないようです。 Re: T1042 DDR4 Initialization Failure 「ccs::reset_to_debug」は正しく動作します。 errata_A009942 が必要かどうか確認してください。必要な場合は、添付のホットフィックス Optimization.zip を解凍して、CodeWarrior PA インストールフォルダ内の既存の Optimization フォルダを上書きしてください。C:\Freescale\CW_PA_v10.5.1\eclipse\Optimization\resources\QorIQ\DDR\templates\init\errata_A009942.py が存在します。 以下の一般的なガイドラインをご確認ください。 新しいQCVSプロジェクトを作成する - 「自動設定」と「離散DRAM」を選択する - DRAM速度定格 = 最大速度 (例: 最大3200 MT/s、データシートを参照) - 「出力データレート」で「xxx MT/s」を選択してください（現在の動作速度、例： 1300MT /s。このデータレートはRCWイメージで設定されているDRAM速度と一致している必要があります）。   - 「ランク/チップ選択」で「x」を選択                   (シングルCSまたはデュアルCS)   - 「tCL」は「xx」を選択します（DRAMデータシートの速度ビン表に従って）。   - 「デバイスごとのDRAM構成」で「xx」を選択してください（DRAMデータシートを参照）。   - 適切な CLK-to-QDS スキューを埋める               (EDA ツールを使用して CLK 信号と DQS 信号の長さを測定します。CLK の長さ - DQS の長さ) CLKの長さからDQSの長さを引いた値。例： CLK-DRAM0間の長さ = 100 mm CLK-DRAM1間の長さ = 101 mm DQS[0]の長さ = 75 mm DQS[1]の長さ = 110 mm CLK-to-DQS[0]のスキュー = 100 mm - 75 mm = 25 mm CLK-to-DQS[1]のスキュー = 101 mm - 110 mm = -9 mm - CLK配線の長さは、DQS配線の長さと10インチ以内で等しいか、それ以上でなければなりません。 - MCKの配線長がDQSの配線長より短い場合、その差は2.0インチ以内でなければなりません。 DQマッピング - コントローラピン: 実際のボードでDQビットスワッピングが使われている場合、ユーザーはQCVSで実際のPCBレイアウトに合わせて設定する必要があります。 タイミングCFG_1と3: - tCL/tRCD/rRP/tRAS この値は、現在の動作速度に合わせるためにDRAMデータシートを参照します。      - tWR (書き込み回復時間、プリチャージの最小間隔となる最後のデータ)。この値はDRAMデータシートを参照してください。          - tRRD（アクティブ化間隔）この値はDRAMデータシートを参照します。     タイミングCFG_2:   - tFAW（4つのアクティブウィンドウ）、この値はDRAMデータシートを参照します。 ユーザーは、これらのボード固有の構成やDRAM固有の構成が実際のハードウェアと一致していることを確認する必要があります。 その他のほとんどのオプションについては、QCVSのデフォルト値を使用してください。 よろしくお願いします。

S32平台S32设计工作室v3.4许可证已过期 我的 S32 Design Studio for S32 Platform v3.4 许可证已过期。 请问您能否延长我的激活码的有效期？ 产品描述：S32平台S32设计工作室 v3.4 订单号： S32DS-3-4_184061557 许可证总数： 101 激活码： 878E-BE4B-A152-EB7E 谢谢！ Re: S32 Design Studio for S32 Platform v3.4 License Expired 你好， 您的S32DS许可证已延期。请使用您之前的激活码重新激活S32DS。

S32K358 HSE API 导致 RESET 并报告 HSE_ERR_GENERAL 您好， 我们的项目使用 S32K358 芯片，搭配 HSE B 固件和 AB 模块。 执行 HSE API 获取属性原因 RESET 时发生问题。 调试过程中，在执行 API 之前，FSR 是正常的。 image.png 执行 Mu_Ip_SetTxRegister 设置 MU0 TR[1] 寄存器后，2 个寄存器报告错误 FSR 状态为 0F600002 表示通道 #1 正在执行中 图像 (6).png GSR 状态为 67030001 表示 HSE_ERR_GENERAL 图片 8.png 我检查了其他程序，HSE API 工作正常。执行 Mu_Ip_SetTxRegister 设置 MU0 TR[1] 寄存器后，两个寄存器都正常。 FSR状态为0F600000 GSR状态为00000000 如何解决这个问题？ Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 您好，我们已经检查过了，问题并非出在中断上。它来自“看门狗”组织。我们禁用了看门狗，但没有发生RESET。谢谢。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 你好， 这个案子有任何进展吗？ 我也遇到了同样的问题。使用HSE固件将MCU S32K324生命周期推进到OEM_PROD后，1秒后MCU被重置？ 提前致谢 阿尤布。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 您的新案件已分配给区域 FAE 团队，因此我建议将后续步骤和调查工作交给他们，以避免重复劳动。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 在推进 HSE LC 时，我使用的是 Trace32。可能是测量时间不正确。抱歉。 尝试几次解锁调试端口后，Trace32 报告 ECU 不断 RESET。即使我关闭/重新打开电路板的电源，ECU 仍然处于 RESET 状态。 HaiHoangSoftware_0-1752114844597.png 如何知道发生的是哪种类型的RESET（破坏性RESET/功能性RESET）并检查根本原因？ 调试端口在 LC IN_FIELD 中受到保护。由于这个问题，我无法使用调试脚本解锁调试端口。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 如果晚1秒发生，那可能是什么情况都有可能。而且它可能与生命周期的推进无关。我需要更多关于此问题的信息。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 重置后，HSE 立即锁定了调试端口，因为 HSE 生命周期变为 IN_FIELD。 RESET 后无法立即读取 RGM FES 和 DES 寄存器。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 你知道RESET的原因是什么吗？复位后你检查过RGM FES和DES寄存器吗？ 如果安装了 HSE 固件，则无法使用 LC 配置字推进生命周期。可以取任何值，安装 HSE 固件时将忽略该值。在这种情况下，只有通过 HSE 服务才能推进生命周期。 问候， 卢卡斯 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 您好， 我以同步模式执行了这些命令。 奇怪的是，当我调用 set attribute 来编程 ADPK 并配置调试授权模式时，ECU 执行正常。 只有当我调用 set attribute 来更改 HSE LifeCycle 时，API 才不会返回错误，但 1 秒钟后，程序突然 RESET。 在推进 HSE 生命周期之前，我是否需要设置 Address LC 配置字？ HaiHoangSoftware_0-1751869464437.png 如果LC配置字的值为0x00000000，会发生什么情况？ Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 您好， 我以同步模式执行了这些命令。 奇怪的是，当我调用 set attribute 来编程 ADPK 并配置调试授权模式时，ECU 执行正常。 只有当我调用 set attribute 来更改 HSE LifeCycle 时，API 才不会返回错误，但 1 秒钟后，程序突然 RESET。 在推进 HSE 生命周期之前，我是否需要设置 Address LC 配置字？ HaiHoangSoftware_0-1751595287949.png 如果 LC 配置字中的值为 0x00000000 会怎样？ Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 我的建议是同步运行该命令，以避免中断问题。 命令由函数 Hse_Ip_ServiceRequest 触发。异步方法的实现顺序如下： lukaszadrapa_0-1751363963705.png Mu_Ip… 函数是内联的，所以没有问题。但是 BaseNXP 模块中的 OsIf 函数没有内联，所以您也需要移动它们。 此致， Lukas Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 您好， 这些 API 位于 Block 1 中，地址为 0x0060FB3E。 这样执行起来是否足够安全？ 有什么原因需要RESET ECU吗？ HaiHoangSoftware_0-1751350485291.png Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 嗯，还漏了一句话：UTEST闪存是在生命周期推进时由HSE进行编程的。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 该设备不应该自动RESET。这很可能是由读写错误引起的。闪存块之间支持边读边写。但是请注意，闪存块 0 和 UTEST 位于同一分区中。 如“表102”所示。Flash 块配置”和 S32K3 参考手册中的“21.3 UTest NVM 扇区”。 还有第 14.6.5 节HSE-B 固件参考手册中的“同步 HSE 和应用程序核心之间的闪存读/写访问”对于进一步开发可能很重要。 解决方法是从 RAM 或其他闪存块执行代码。 此致， Lukas Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 您好， 我通过将设置属性 API 的输入参数设置为全局易失性变量来解决此问题。 但是，在成功执行 API 更改生命周期后，ECU 会自动 RESET。 我们计划将变更生命周期作为 UDS 服务来实现，但如果 HSE 固件自动 RESET ECU，则似乎无法实现。 更换ECU生命周期后，我需要做些什么才能使其正常运行？ Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 您好， 按照 NXP 的演示应用程序，我实现了一个使用 Set_Attr 服务推进 LC 的功能，包括以下 3 个步骤： ADKP计划 将调试授权模式更改为密码 高级 HSE LC 步骤 1、2 使用Mu0实例和1 个空闲通道正常执行。 步骤 3 始终报告 FSR= 0x0f600002 和 GSR=67030001 以下是否需要任何步骤： 备用 IVT 地址LC配置字 我还需要做些什么才能晋级LC？ HaiHoangSoftware_0-1751280488672.png Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 您好@HaiHoangSoftware HSE_ERR_GENERAL 最常见的原因是 HSE 服务参数中提供的地址无效。要么是指向未实现内存空间的完全无效地址，要么是由于 XRDC 配置，HSE 无法访问该内存，要么是该内存中存在多位 ECC 错误。 也可能是数据缓存导致的——请确保禁用数据缓存，或者强制将用于与 HSE 通信的所有内存资源设置为不可缓存的内存。 如果在使用 HSE_SRV_ID_GET_ATTR 服务时遇到此类错误，请检查 pAttr 地址并禁用数据缓存以进行测试： lukaszadrapa_0-1751023995011.png 此致， Lukas

S32K358 HSE API がリセットを引き起こし、HSE_ERR_GENERAL を報告します。 こんにちは、 私たちのプロジェクトでは、ABブロックを備えたHSE Bファームウェアを搭載したS32K358を使用しています。 属性原因リセットを取得するためにHSE APIを実行した際に問題が発生しました。 デバッグ中、APIを実行する前はFSRは正常です image.png Mu_Ip_SetTxRegisterを実行してMU0 TR[1]レジスタを設定した後、2つのレジスタがエラーを報告しました。 FSRステータスが0F600002であれば、チャネル#1の実行が進行中であることを意味します 画像（6）.png GSRステータスは67030001で、HSE_ERR_GENERALを意味します。 画像8.png HSE APIが正常に動作する他のプログラムを確認したところ、MU0 TR[1]レジスタを設定するためにMu_Ip_SetTxRegisterを実行した後、2つのレジスタは正常でした。 FSRステータスは0F600000です GSRステータスは00000000です この問題を解決するにはどうすればよいでしょうか？ Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL こんにちは。既に確認済みですが、問題は割り込みに起因するものではありません。それはウォッチドッグからの情報です。ウォッチドッグを無効にしたところ、リセットは発生しなくなりました。ありがとう。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL こんにちは、 その件について何か進展はありますか? 私も同じ問題に直面しています。MCU S32K324はHSEファームウェアでライフサイクルを進めてから1秒でリセットされたOEM_PROD? 前もって感謝します アユーブ。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 新しいケースは地域のFAEチームに割り当てられているので、重複を避けるために次のステップや調査は彼らに任せることをお勧めします。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL HSE LCの開発を進める頃には、私はTrace32を使用していた。測定時間が正確でない可能性があります。申し訳ありませんでした。 デバッグポートのロック解除を何度か試みた後、Trace32はECUが継続的にリセットされていると報告する。基板の電源をオン/オフしても、ECUはリセット状態のままです。 HaiHoangSoftware_0-1752114844597.png どのような種類のリセット（破壊的リセット／機能的リセット）が発生しているかを把握し、根本原因を特定するにはどうすればよいですか？ デバッグポートはLC IN_FIELDで保護されています。この問題のせいでデバッグスクリプトでデバッグポートをアンロックできません。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL もし1秒遅れて起きたら、何でもあり得ます。そして、ライフサイクルの進行とは無関係の場合もあります。問題についてもっと詳しい情報が必要です。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL リセット直後、HSEのライフサイクルがIN_FIELDに変更されたため、HSEはデバッグポートを保護しました。 リセット直後にRGMのFESおよびDESレジスタは読み取れません。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL リセットの原因は何だったかご存知ですか？リセット後にRGM、FES、DESレジスタを確認しましたか？ HSEファームウェアがインストールされている場合、LCコンフィギュレーションワードを使用してライフサイクルを進めることはできません。どんな数値でも構いませんが、HSEファームウェアをインストールすると無視されます。この場合、ライフサイクルはHSEサービスを通じてのみ進めることができます。 よろしくお願いいたします。 ルーカス Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL こんにちは、 私はこれらのコマンドを同期モードで実行しました。 奇妙なことに、プログラム ADPK に属性を設定してデバッグ認証モードを設定すると、ECU は正常に実行されます。 HSE LifeCycleを変更するために属性設定を呼び出したときだけ、APIはエラーを返さないが、1秒後にプログラムが突然リセットされる。 HSEライフサイクルを進める前に、アドレスLC構成ワードを設定する必要がありますか？ HaiHoangSoftware_0-1751869464437.png LC構成ワードの値が0x00000000だった場合、どうなりますか？ Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL こんにちは、 私はこれらのコマンドを同期モードで実行しました。 奇妙なことに、プログラム ADPK に属性を設定してデバッグ認証モードを設定すると、ECU は正常に実行されます。 HSE LifeCycleを変更するために属性設定を呼び出したときだけ、APIはエラーを返さないが、1秒後にプログラムが突然リセットされる。 HSEライフサイクルを進める前に、アドレスLC構成ワードを設定する必要がありますか？ HaiHoangSoftware_0-1751595287949.png LC構成ワードの値が0x00000000の場合はどうなりますか？ Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL 割り込みによる問題を回避するため、コマンドは同期的に実行することをお勧めします。 コマンドは関数 Hse_Ip_ServiceRequest によってトリガーされます。非同期方法には以下のシーケンスがあります: lukaszadrapa_0-1751363963705.png Mu_Ip...機能はインライン化されているので問題ありません。しかし、BaseNXPモジュールのOsIf関数はインラインではないので、それらも移動する必要があります。 よろしくお願いいたします。 ルーカス Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL こんにちは、 これらのAPIは、ブロック1の0x0060FB3Eから配置されています。 それは処刑を行うのに十分安全な状態でしょうか？ ECUリセットを引き起こす理由は何かありますか？ HaiHoangSoftware_0-1751350485291.png Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL さて、一つ抜けている文があります。UTESTフラッシュは、ライフサイクルが進む際にHSEによってプログラムされます。 Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL このデバイスは自動的にリセットされることはありません。これはおそらく、書き込み中の読み取りエラーが原因です。フラッシュブロック間での読み取り同時書き込みがサポートされています。ただし、フラッシュブロック0とUTESTは同じパーティション内にあることに注意してください。 それは「表102」に示されています。「フラッシュブロック構成」とS32K3リファレンスマニュアルの「21.3 UTest NVMセクター」に記載されています。 また、「14.6.5」の項もHSE-Bファームウェアリファレンスマニュアルにある「HSEとアプリケーションコア間のフラッシュ読み書きアクセスの同期」は、さらなる開発に重要となる場合があります。 解決策は、RAMまたは別のフラッシュメモリからコードを実行することです。 よろしくお願いいたします。 ルーカス Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL こんにちは、 この問題を解決するために、属性設定APIの入力パラメータをグローバルな揮発性変数として配置しました。 しかし、ライフサイクルを変更するAPIを正常に実行した後、ECUは自動的にリセットされます。 変更ライフサイクルをUDSサービスとして実装する予定ですが、HSEファームウェアがECUを自動リセットすると実現できないようです。 交換サイクル後、ECUを正常に動作させるために何か特別な操作が必要ですか？ Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL こんにちは、 NXPのデモアプリに倣って、Set_Attrサービスを使用してLCを進める機能を実装しました。これには3つのステップが含まれます。 プログラムADKP デバッグ認証モードをパスワードに変更します Advance HSE LC ステップ1,2は通常 Mu0 インスタンスと 1 つのフリーチャネルで実行されました。 ステップ3では常にFSR=0x0f600002とGSR=67030001が報告されます。 以下の手順は必要ですか？ バックアップIVT アドレスLC構成ワード LCを進めるために何か見落としていることはありますか？ HaiHoangSoftware_0-1751280488672.png Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL こんにちは、 @HaiHoangSoftware さん HSE_ERR_GENERALが発生する最も一般的な原因は、HSEサービスへのパラメータとして指定されたアドレスが無効であることです。それは、未実装メモリ空間を指す完全に無効なアドレスか、XRDC設定のためにHSEがそのメモリにアクセスできないか、あるいはメモリにマルチビットECCエラーがあるかのどちらかです。 データキャッシュが原因である可能性もあります。データキャッシュを無効にするか、HSEとの通信に使用されるすべてのメモリリソースをキャッシュ不可能なメモリに強制的に割り当てるようにしてください。 HSE_SRV_ID_GET_ATTR サービスの使用中にこのようなエラーが発生した場合は、pAttr アドレスを確認し、テスト目的でデータキャッシュを無効にしてください。 lukaszadrapa_0-1751023995011.png よろしくお願いいたします。 ルーカス

T1042 DDR4 初始化失败 我有一个使用64位接口连接DDR4内存的T1042设计。我们已经发现接口最高字节中存在半字节间位交换错误的问题，我们知道这个问题无法通过软件设置进行补偿。我们将在PWB版本中实施修复。然而，由于其余位均正确，且交换操作符合参考手册的允许范围，我们希望改为以 32 位模式运行，以便我们仍能继续启动软件和完成设计的其余部分。我尝试使用QCVS DDR验证工具，但是内存无法初始化。我已经输入了设备的参数，并确保按照我的设计设置了DQ[0:31]的DQ映射值，但是ERR_DETECT寄存器中的ACE位仍然是1。处理器通过SPI接口接收RCW信号，DDR频率设置为800MHz。是否可以使用CodeWarrior/QCVS来验证它是否接收到了正确的RCW值？还有哪些其他设置可能导致32位模式工作无法正常工作？任何支持我都将不胜感激。谢谢。 QorIQ T1 设备 Re: T1042 DDR4 Initialization Failure 是否可以使用 CodeWarrior/QCVS 来验证它是否接收到了正确的 RCW 值？ [A] 是的，这是可能的，您可以连接 CCS，并读取DCFG_CCSR_RCWSR1-DCFG_CCSR_RCWSR16 与 SPI 闪存中的 RCW 进行比较。 还有哪些其他设置可能导致 32 位模式工作不正常？ [A]它是独立DDR4吗？一般规则请参考QCVS_DDR_User_Guide 。 硬件设计请参考…… AN5097，DDR4 同步动态随机存取存储器(SDRAM) 内存接口的硬件和布局设计考虑因素 谢谢！ Re: T1042 DDR4 Initialization Failure 你好，六月， 谢谢回复。我使用 CCS 读取了 RCW 状态寄存器，并确认 RCW 已按预期编程。 我使用的是独立DDR4内存，并且已经仔细阅读了用户指南和布局注意事项。 我已经确认我们有一个 650MHz 的时钟，可以以 1300MT/s 的速率运行，以满足勘误表 A-007864 中关于使用 32 位接口的要求。一位同事建议检查一下片选信号是否在切换。我发现，一旦QCVS工具开始向处理器发送配置信息，CS0信号就会被保持在足够低的水平。编程完成后，当尝试运行验证程序时，CS0信号不再完全钳位。我独立使用JTAG边界扫描工具确认信号连接正常，并且T1042 I/O能够将网络驱动到足够低的电平，以满足DDR4内存器件的VIL要求。我还确认了网络布线良好，信号完整性正常，并且没有与其他任何东西短路。似乎是内存控制器配置存在问题，导致片选信号无法正常工作。还有其他想法吗？谢谢。 Re: T1042 DDR4 Initialization Failure 没错，我指的是 D1_MCS0_B。 当我运行命令时 （bin）% ccs::reset_to_debug 我收到一条消息，提示“找不到库”。 Re: T1042 DDR4 Initialization Failure 请问您描述中的 CS0 是否指的是 D1_MCS0_B？ 请在您的 ccs 系统中运行该命令并更新完整的 ccs 日志。 （bin）% ccs::reset_to_debug 谢谢！ Re: T1042 DDR4 Initialization Failure 内存控制器现在设置为以 650MHz 或 1300MT/s 的频率运行。结果相同。我们尝试将DDR4内存设置为32位模式，因为64位接口的第8字节出现了意外的位交换（半字节之间的错误交换）。该设计原本计划采用 64 位 + ECC 编码，但目前我们尝试暂时采用 32 位 + ECC 编码作为替代方案。这意味着我们目前连接了 5 个 16 位芯片，但希望只使用其中 3 个芯片进行操作。 我尝试了多种设置组合，但QCVS工具的行为似乎没有任何改变。奇怪的是，我也尝试过使用GreenHills模拟器，其启动脚本中的值与QCVS类似，结果能够顺利通过DDR_SDRAM_CFG_2[D_INIT]清除的等待循环，这意味着初始化已经完成。然后，它在初始读写验证时失败，返回值全部为0x00，这很合理，因为它使用了次优的写入均衡值。我不明白为什么QCVS工具的行为会有所不同。 Re: T1042 DDR4 Initialization Failure 读取 RCW 状态寄存器后，请输入命令。 请将完整的 ccs 日志分享给我，而不是命令“ccs::reset_to_debug”的执行结果，例如： “我收到一条消息，提示‘找不到库’。” 完整日志从您使用 ccs 的第一个命令开始。 谢谢！ Re: T1042 DDR4 Initialization Failure 附件是一个 .txt 文件。采用RCW输出。我运行了您最后指定的命令“ccs::reset_to_debug”，它没有显示“找不到库”消息，但也没有显示任何其他信息。 我还对DDR配置寄存器进行了类似的捕获，并已附上。我没发现任何问题。事实上，这些值用GreenHills探针测试时似乎能够通过，D_INIT也会被清除；但是，当我用相同的值配合QCVS工具时，D_INIT却不会被清除。我不太清楚使用GH探针和CWTAP有什么区别。任何建议我都非常感激。 Re: T1042 DDR4 Initialization Failure ACE 错误是自动校准错误，当内存控制器在其训练序列中检测到错误时，就会设置该错误。如果将时钟频率从 800MHz 降低，训练结果会如何？ 同时，对于 64 位或 32 位总线宽度，DDR4 选择使用哪一种？计划将多少块 DDR4 连接到 T1042？ Re: T1042 DDR4 Initialization Failure “ccs::reset_to_debug” 工作正常。 请确认是否需要 errata_A009942 ，如果需要，请解压缩附件中的 hotfix Optimization.zip 文件，以覆盖 CodeWarrior PA 安装文件夹中现有的 Optimization 文件夹。解压缩后，C:\Freescale\CW_PA_v10.5.1\eclipse\Optimization\resources\QorIQ\DDR\templates\init\errata_A009942.py 文件将存在。 请确认以下一般指南： 创建一个新的 QCVS 项目 - 选择“自动配置”和“动态随机存取存储器(DRAM)” 动态随机存取存储器(DRAM) 速度等级 = 最大速度（例如，最大 3200 MT/s，请参阅数据手册）。 - “输出数据速率”选择“xxx MT/s”（当前工作速度，例如1300MT /s，此数据速率必须与 RCW 映像中配置的动态随机存取存储器(DRAM)速度相匹配） - “排名/芯片选择” 选择“x”                   (单 CS 或双 CS) - "tCL" 选择 "xx"（根据 动态随机存取存储器(DRAM) 数据手册中的速度分级表）   - "每个设备的动态随机存取存储器(DRAM) 配置" 选择“xx”    (参见 动态随机存取存储器(DRAM) 数据手册) - 填充正确的 CLK 到 QDS 偏移量（通过 EDA 工具测量 CLK 和 DQS 信号的长度，CLK 长度 - DQS 长度） CLK 时长减去 DQS 时长，例如： CLK 到 DRAM0 的长度 = 100 毫米 CLK 到 DRAM1 的长度 = 101 毫米 DQS[0] 长度 = 75 毫米 DQS[1] 长度 = 110 毫米 CLK 到 DQS[0] 的偏移量 = 100 毫米 - 75 毫米 = 25 毫米 CLK 到 DQS[1] 的偏移量 = 101 毫米 - 110 毫米 = -9 毫米 - CLK 走线长度必须等于或长于 DQS 走线长度，且相差不超过 10 英寸。 - 如果 MCK 走线长度短于 DQS 走线长度，则必须在 2.0 英寸以内。 DQ映射 - 控制器引脚： 如果您的实际电路板上使用了 DQ 位交换，则用户必须在 QCVS 中进行配置，以匹配实际的 PCB 布局。 TIMING_CFG_1_and_3： - tCL/tRCD/rRP/tRAS 此值参考 动态随机存取存储器(DRAM) 数据手册，以匹配当前工作速度速率。    - tWR（写入恢复时间，最后数据到预充电的最小间隔），此值参考 动态随机存取存储器(DRAM) 数据手册。        - tRRD（激活间隔）此值参考 动态随机存取存储器(DRAM) 数据手册。     TIMING_CFG_2： - tFAW（四激活窗口），此值参考 动态随机存取存储器(DRAM) 数据手册。 用户应确保板特定配置和动态随机存取存储器 (DRAM) 特定配置与实际硬件匹配。 对于其他大多数选项，请使用默认的 QCVS 预设值。 谢谢！ Re: T1042 DDR4 Initialization Failure 我目前正在与采购部门合作，办理保密协议，以便获取完整的勘误表文件。但是，我使用的是元器件 T1042NXE7MQB，Google/NXP 论坛搜索似乎表明勘误表 A009942 适用。 请提供您提到的“Optimization.zip”文件。我没看到它被附加在任何地方。

T1042 DDR4 Initialization Failure I have a T1042 design using 64-bit interface to DDR4.  We already found an issue with an improper bit swap between nibbles in the uppermost byte of the interface which we know cannot be compensated for in SW settings.  We are going to implement a fix in a PWB revision.  However since the rest of the bits are correct and the swapping falls into what is allowed according to the reference manual we are hoping to instead operate in 32-bit mode so that we can still proceed bringing up SW and the rest of the design.  I have tried this using QCVS DDR validation tool, however I cannot get the memory to initialize.  I have input the parameters of the device and made sure to set the DQ mapping values according to my design for DQ[0:31] however I continue to get bit ACE= 1 in the ERR_DETECT register.  The processor is getting the RCW via SPI interface and the DDR frequency is set to 800MHz.  Is there a way to use CodeWarrior/QCVS to verify it received the correct RCW value?  What are some other settings to consider for 32-bit mode operation that could explain why it is not working?  I would greatly appreciate any support.  Thank you. QorIQ T1 Devices Re: T1042 DDR4 Initialization Failure   Is there a way to use CodeWarrior/QCVS to verify it received the correct RCW value?  [A] Yes, that's possible, you could connect the CCS, and read out the DCFG_CCSR_RCWSR1-DCFG_CCSR_RCWSR16 to compare with the RCW in the SPI flash. What are some other settings to consider for 32-bit mode operation that could explain why it is not working? [A]Is it discrete DDR4? For the generally rule, please refer to  QCVS_DDR_User_Guide. For the HW design, please refer to the AN5097, Hardware and Layout Design Considerations for DDR4 SDRAM Memory Interfaces Thanks Re: T1042 DDR4 Initialization Failure Hello June, Thanks for the reply.  I was able to use CCS to read the RCW status registers and confirm the RCW is programmed as expected. I am using discrete DDR4 and have been through the user guide and layout considerations. I have confirmed that we have a 650MHz clock for operation at 1300MT/s to satisfy Errata A-007864 for using a 32-bit interface.  A colleague suggested checking that the chip select is toggling.  I found that once the QCVS tool starts sending the configuration to the processor, the CS0 signal is held sufficiently low.  After programming is complete and it attempts to run the validation routine the CS0 signal is no longer being fully asserted.  I independently using a JTAG boundary scan tool to confirm that the signal is connected as expected and that the T1042 I/O can drive the net low enough to satisfy the VIL for the DDR4 memory device.  I also confirmed the net looks good in terms of routing for signal integrity and that it is not shorted to anything.  It seems that there is something about the memory controller configuration that is not allowing the chip select signal to function correctly.  Any other ideas?  Thank you. Re: T1042 DDR4 Initialization Failure Could you please confirm whether the CS0 in your description refers to D1_MCS0_B? Please in your ccs run the command and update the full ccs log. (bin)  % ccs::reset_to_debug Thanks Re: T1042 DDR4 Initialization Failure Correct, I am referring to D1_MCS0_B. When I run command (bin)  % ccs::reset_to_debug I get a message that says "Library not found." Re: T1042 DDR4 Initialization Failure The memory controller is now set for 650MHz or 1300MT/s operation.  Same result.  We are attempting to use 32-bit mode for DDR4 because there is unintended bit swap on byte 8 of 64-bit interface (mistaken swap between nibbles).  The design was intended to be 64-bit + ECC but we are attempting to run 32-bit + ECC as a temporary  workaround.  That means that we currently have 5x 16-bit chips connected but are hoping to operate using only 3 of them. I've tried many combinations of settings but nothing seems to change behavior in QCVS tool.  What is a bit odd is that I have also tried using a GreenHills emulator with similar values to QCVS in its startup script and I get past the wait loop for DDR_SDRAM_CFG_2[D_INIT] to clear, implying initialization is completing.  Then it fails on initial write/read verification with all 0x00 which makes sense since it is using suboptimal write leveling values.  I do not understand why the QCVS tool has different behavior. Re: T1042 DDR4 Initialization Failure ACE error is automatic calibration error which is set if the memory controller detects an error during its training sequence. So if you lower the clock speed from 800MHz, how about the training result? Meanwhile for 64bit or 32bit bus width, which one is selected to use for DDR4? how many pcs DDR4 is planed to connect to T1042 Re: T1042 DDR4 Initialization Failure Attached is a .txt with the RCW output.  I ran the command you specified "ccs::reset_to_debug" at the end and it did not give the "library not found" message, but it did not display any other info. I have also done a similar capture for the DDR config registers and attached that.  I cannot find anything wrong.  In fact these values used with GreenHills probe actually seem to pass and get D_INIT to clear, however D_INIT does not clear when I use the same values with QCVS tool.  I'm not sure what the difference is between using GH probe vs CWTAP.  I'd appreciate any ideas. Re: T1042 DDR4 Initialization Failure Please input the command after you read out the RCW status registers. Please share the full ccs log to me instead of the command " ccs::reset_to_debug" result, such as "I get a message that says "Library not found."" The full log start from the first command you use the ccs. Thanks Re: T1042 DDR4 Initialization Failure I am currently working with my procurement to get NDA in place so that I can get full errata documentation.  However, I am using component T1042NXE7MQB and Google/NXP forum search seems to suggest that errata A009942 applies. Can you please provide the referenced "Optimization.zip," I do not see it attached anywhere. Re: T1042 DDR4 Initialization Failure "ccs::reset_to_debug" work correctly. Please confirm if errata_A009942 is needed, if it's needed, please unzip the attached hotfix Optimization.zip to override existing Optimization folder within the CodeWarrior PA installation folder. there will be present C:\Freescale\CW_PA_v10.5.1\eclipse\Optimization\resources\QorIQ\DDR\templates\init\errata_A009942.py Confirm the general guide as below: creating a new QCVS project   - choose "Auto configuration" and "Discrete DRAM"   - DRAM Speed Rating = Max speed                  (e.g., max 3200 MT/s, see datasheet).        - "Output data rate" choose "xxx MT/s"           (Current working speed, e.g. 1300MT/s, this data rate must match the DRAM speed configured in RCW image)   - "Rank/Chip select" choose "x"                  (single CS or dual CS)   - "tCL" choose "xx"                              (according to speed bin table in DRAM data sheet)   - "DRAM configuration per device" choose "xx"    (see DRAM data sheet)   - fill the proper CLK-to-QDS skews               (measure lengths of CLK and DQS signals via EDA tool, CLK length - DQS length) CLK length minus DQS length, example: CLK-to-DRAM0 length = 100 mm CLK-to-DRAM1 length = 101 mm DQS[0] length = 75 mm DQS[1] length = 110 mm CLK-to-DQS[0] skew = 100 mm - 75 mm = 25 mm CLK-to-DQS[1] skew = 101 mm - 110 mm = -9 mm  - CLK trace length must be equal to or longer than DQS trace length within 10 inches. - If MCK trace length is shorter than DQS trace length, it must be within 2.0 inches. DQ mapping - Controller pins: If DQ bit swapping is used on your actual board, user must configure this in QCVS to match the actual PCB layout. TIMING_CFG_1_and_3:   - tCL/tRCD/rRP/tRAS  this value refers to DRAM datasheet to match the current working speed rate.      - tWR (Write Recovery Time, Last data to precharge minimum interval), this value refers to DRAM datasheet.          - tRRD(Activate-to-activate interval) this value refers to DRAM datasheet.     TIMING_CFG_2:   - tFAW(Four Activate Window), this value refers to DRAM datasheet. user should ensure those board-specific and DRAM-specific configurations match the actual hardware. for other most of options, use the default QCVS preset value. Thanks

S32 Design Studio for S32 Platform v3.4 License Expired My S32 Design Studio for S32 Platform v3.4 license has expired. Could you please extend the license for my activation code? Item Description: S32 Design Studio for S32 Platform v3.4 Order Number: S32DS-3-4_184061557 Total Number of Licenses:101 Activation Code: 878E-BE4B-A152-EB7E Thank you. Re: S32 Design Studio for S32 Platform v3.4 License Expired Hi,  your S32DS license has been extended. Please activate S32DS again with your old code. 

S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Hi, Our project using S32K358 with HSE B firmware with AB blocks. An issue happened when executing HSE API to get attribute cause reset. As I debug, before execute API, FSR is normal image.png After executing Mu_Ip_SetTxRegister to set MU0 TR[1] register, 2 registers reports errors FSR status is 0F600002 means channel #1 execution is inprogress image (6).png GSR status is 67030001 means HSE_ERR_GENERAL image 8.png I checked other program that HSE APIs work normally, after executing Mu_Ip_SetTxRegister to set MU0 TR[1] register, 2 registers are normal FSR status is 0F600000 GSR status is 00000000 How to solve this issue? Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Hi, We are already check and the problem does not come from interrupt. It comes from the Watchdog. We disabled the watchdog and no reset happen. Thanks. Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Hello, is there any update on that case ? i'm facing the same issue. the MCU S32K324 got reset after 1 sec of advancing the life cycle to OEM_PROD using the HSE firmware ?  Thanks in advance Ayoub. Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Your new case has been assigned to the regional FAE team, so I would suggest leaving the next steps and investigation to them in order to avoid duplicating efforts. Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL By the time advancing HSE LC, I was using Trace32. May be the measurement time is not correct. Sorry for that. After a few tries unlocking debug port, Trace32 reports ECU continuously reset. Even if I do power off/on the board, the ECU still in reset. HaiHoangSoftware_0-1752114844597.png How do I know which type of reset is happening (destructive/functional) and check the root cause? The debug port is secured in LC IN_FIELD. I can not unlock debug port with debug script because of this issue. Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL If it happens 1s later, it can be anything. And it can be unrelated to life cycle advancing.  I would need more details about the problem.  Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Right after reset, the HSE secured the debug port because HSE lifecycle changed to IN_FIELD. RGM FES and DES registers can not be read right after reset. Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Do you know what was source of the reset? Did you check RGM FES and DES registers after the reset? If HSE firmware is installed, it is not possible to advance the life cycle using LC configuration word. There can be any value, it will be ignored when HSE firmware is installed. The life cycle can be advanced only via HSE service in this case. Regards, Lukas Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Hi, I did execute these command in synchronous mode. The strange thing when I call set attribute to program ADPK and config debug authorization mode, the ecu execute normally. Only when I call set attribute to change HSE LifeCycle, the API return no error, but 1 second later, the program suddenly reset. Do I need to set the Address LC configuration word before advancing HSE LifeCycle? HaiHoangSoftware_0-1751869464437.png What will happen if the value in LC configuration word is 0x00000000? Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Hi, I did execute these command in synchronous mode. The strange thing when I call set attribute to program ADPK and config debug authorization mode, the ecu execute normally. Only when I call set attribute to change HSE LifeCycle, the API return no error, but 1 second later, the program suddenly reset. Do I need to set the Address LC configuration word before advancing HSE LifeCycle? HaiHoangSoftware_0-1751595287949.png What if the value in LC configuration word is 0x00000000? Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL My recommendation is to run the command as synchronous to avoid issues with interrupts.  A command is triggered by function Hse_Ip_ServiceRequest. And there's following sequence for asynchronous method: lukaszadrapa_0-1751363963705.png The Mu_Ip… functions are inlined, so there’s no problem. But OsIf functions from BaseNXP module are not inlined, so you need to move them too. Regards, Lukas Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Hi, These APIs is places in Block 1, from 0x0060FB3E. Is that safe enough for the execution? Is there any reason to cause ECU reset? HaiHoangSoftware_0-1751350485291.png Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Well, there's one missing sentence: UTEST flash is programmed by HSE when life cycle is advanced.  Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL The device is not supposed to automatically reset. Most likely, this is caused by read-while-write error. Read-while-write is supported between flash blocks. However, be aware that flash block 0 and UTEST are in the same partition. It’s shown in “Table 102. Flash block configuration” and in “21.3 UTest NVM sector” in S32K3 reference manual. And also section “14.6.5  Synchronizing flash read/write access between HSE and application core” in HSE-B Firmware reference manual can be important for further development. The solution is to execute the code from RAM or from another flash block. Regards, Lukas Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Hi, I resolve this issue by placing input params for set attribute API as global volatile variable. But after execute API to change life cycle successfully, the ECU automatically reset. We plan to implement change lifecycle as a UDS service but it seems to be not possible if HSE firmware auto reset ECU. Do I need to do anything to run ECU normal after change lifecycle? Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Hi, Follow NXP demo App, I implement a function to advance LC using Set_Attr service include 3 steps: Program ADKP Change Debug authorization mode to Password Advance HSE LC Steps 1,2 was executed normally with Mu0 instance and 1 free channel. Steps 3 always reports FSR= 0x0f600002 and GSR=67030001 Are there any step below needed: Back up IVT Address LC configuration word Do I miss anything to advance LC? HaiHoangSoftware_0-1751280488672.png Re: S32K358 HSE API causes reset and reports HSE_ERR_GENERAL Hi @HaiHoangSoftware  The most common reason for HSE_ERR_GENERAL is invalid address provided as a parameter for HSE service. It’s either completely invalid address pointing to unimplemented memory space or HSE has no access to that memory due to XRDC configuration or there’s multibit ECC error in that memory. It may be also caused by data cache – make sure that data cache is either disabled or that all memory resources used for communication with HSE are forced to non-cacheable memory. If you got such error when using HSE_SRV_ID_GET_ATTR service, check the pAttr address  and disable data cache for test purposes: lukaszadrapa_0-1751023995011.png Regards, Lukas

S32K3xx-WB LPUART RTD needed. S32K3x-WB LPUART Real-Time Driver example for LPUART required. Any support on this will be helpful? mex file to configure or any sample example. Re: S32K3xx-WB LPUART RTD needed. Hi The "S32K344 Whiteboard Example Project" includes examples for the S32K344-WB, including LPUART examples. However, the RTD versions used in these examples are outdated. For new projects, we recommend using the latest S32K3 RTD 7.0.1; however, the S32K344 examples included therein are designed for the S32K3X4EVB-Q257 or S32K3X4EVB-T172. This means you will need to check the schematics for differences regarding LPUART instances and pin assignments, and modify the RTD examples accordingly. Best Regards, Robin

S32 Design Studio for S32 プラットフォーム v3.4 ライセンスが切れました 私のS32 Design Studio for S32 プラットフォーム v3.4のライセンスが期限切れになりました。 私のアクティベーションコードのライセンスを延長してもらえますか? アイテム説明:S32 プラットフォーム v3.4向けS32 Design Studio 注文番号: S32DS-3-4_184061557 ライセンス総数： 101 アクティベーションコード： 878E-BE4B-A152-EB7E よろしくお願いします。 Re: S32 Design Studio for S32 Platform v3.4 License Expired こんにちは、 お客様のS32DSライセンスが延長されました。以前のコードを使用して、S32DSを再度有効化してください。

我想在 EVBMA7518S48V 上运行一个示例。 请帮忙，需要关于将初始程序烧录到该板上的整个工具链流程的详细信息。我已将我们遇到的错误附在下面。我还需要用户指南和手册的链接，另外，入门指南中有一个开放的图形用户界面工具，但我找不到BMA7518的这个工具。 另外，是否有直接的 .hex 文件？或者通过文件之类的东西，我们可以直接运行电路板吗？ 用户指南中列出了所需的软件。 我拿到了 s32DS（如果版本重要请说明），但我不知道从哪里下载 unionGUI，我下载了 EVALGUI，但它不支持 7318 或 7518。哪里可以找到示例代码？ • S32DS-ARM：S32 设计工作室 • UnionGUI • EVBMA7518S48V 示例代码 WhatsApp 图片 2026-09-16 下午 1:00:17 (1).jpeg WhatsApp 图片 2026-09-16 下午 1:00:17.jpeg

s32k3 mbdt（バージョン1.4.2）は、wdgモジュールを使用する際にファイルが見つからないと報告します。 S32K3 で mbdt ライブラリのバージョン 1.4.2 を使用して wdg モジュールを使用していますが、コードを生成する際に「AeWdog_Ip_Irq.c:45:10:」というエラーが発生します。致命的なエラー: AeWdog_Ip_Cfg_Defines.h:そのようなファイルまたはディレクトリはありません。（このファイルは確かに存在しません。） RTDライブラリから手動で彼を追加したところ、他のすべての処理でエラーが発生しました。さらに多くのエラーが発生しました。 どうしたんだ？設定ミスでもしたのか？助けてください！

NXPNfcRdLibのモジュールphalFelicaにおける脆弱性 - CVE-2026-87726 概要 サポートソフトウェアNXPNfcRdLibでCVE-2026-87726というソフトウェア脆弱性が特定されました。NXP NXPNfcRdLibモジュールphalFelicaのファームウェアバージョン07.14.00_PubまでのAPIバウンドチェックが不十分だと、権限を持つ攻撃者や信頼できない第三者が意図しないメモリ領域にアクセスし、機密性、整合性、可用性の限定的な喪失につながる可能性があります。 影響を受けるデバイス この脆弱性は、CLRC663ファミリのPN5180、PN7462、PN5190プラットフォーム上のNFCリーダソリューション上で、FeliCaベースのアプリケーションと組み合わせてNXPNfcRdLibバージョン07.14.00以前の展開に影響を与えます。 緩和 NFCリーダーライブラリで利用可能な最新のNXPNfcRdLibをご利用 ください |NXP Semiconductors 07.18.00以降のすべてのファームウェアバージョンでこの問題が修正されています。 了承 NXPは、責任ある情報開示を行ったEzhilamuthan氏に感謝の意を表します。

S32K3xx-WB LPUART RTDが必要です。 S32K3x-WB LPUARTリアルタイム・ドライバの例が必要です。この件についてのサポートがあれば、何か助かりますか? 設定用のmexファイル、または任意のサンプル例。 Re: S32K3xx-WB LPUART RTD needed. ハイ 「 S32K344ホワイトボードサンプルプロジェクト」には、LPUARTのサンプルを含む、 S32K344-WBのサンプルが含まれています。 しかし、これらの例で使用されているRTDバージョンは旧式です。 新規プロジェクトには、最新版のS32K3 RTD 7.0.1の使用をお勧めします。ただし、そこに記載されているS32K344のサンプルは、 S32K3X4EVB-Q257またはS32K3X4EVB-T172向けに設計されています。つまり、LPUARTインスタンスとピン割り当てに関する違いがないか回路図を確認し、それに応じてRTDのサンプルを修正する必要があります。 よろしくお願いいたします ロビン

LPUART1 TX FIFO が失敗しました こんにちは、皆さん。 私はS32K311とカスタムベアメタルドライバーを使い、2つのLPUARTインスタンスを同一設定(115200 8N1、TX/RX FIFO有効、同じinitシーケンス)で使っています。LPUART0は、TX FIFOとRX FIFOの両方が有効になっている場合でも完全に動作します。LPUART1 は以下を行いません: TX: DATAへの1回の書き込み（またはFIFO[TXFE]=1の間の1回のプッシュ）により、同じバイトがTXピンで物理的に3回送信されます。これはゴミデータやノイズではありません。私が書き込んだバイトが、3回連続して繰り返されたものです。TXピン（GPIO71）をオシロスコープ／ロジックアナライザで検証しました。 RX: このインスタンスでも、LPUART0とは異なり、RX FIFOが有効になっている間は受信が正しく動作しません（使用可能なデータが返ってきません）。 既に除外／確認済みであること： ボーレート/クロックは正しいです。文字の破損や位置ずれは見られず、正しいバイト値が3回重複しているだけです。これは、オーバーサンプリング/ボーレート（OSR/SBR）の計算ミスではないことを示しています。 クロックゲーティングは両方のインスタンスで有効化されており、MC_ME周辺クロック要求は同じ方法でLPUART0とLPUART1で有効化され(同じパーティション、逐次リクエストID)、同じコードパスのLPUART0も問題なく動作します。 試行錯誤で見つけた回避策: LPUART1でTX FIFO(FIFO[TXFE]=0)を無効にすると送信の問題(書き込み1フレーム、流量制御にWATER[TXCOUNT]の代わりにSTAT[TDRE]を使用)が解決します。 LPUART1でRXを動作させるには、RX FIFOを有効にしておく（FIFO[RXFE]=1）必要があります。 LPUART1で動作する唯一の構成は、TX FIFOを無効にし、RX FIFOを有効にすることです。これはLPUART0(両方のFIFOを有効にして問題なく動作)とは逆で、明らかにTXスループットやバースト能力を低下させます。 質問: S32K311 LPUART1インスタンス（または特定のLPUARTインスタンスの制限事項）において、TX FIFOが原因でフレームが重複するという既知の不具合はありますか？ このデバイスでLPUART1とLPUART0ごとに異なる扱いが必要な追加のレジスタやビット(FIFO[TXFE]、WATER、BAUD[TDMAE])はありますか? TX FIFOが有効になっているときに、すべてのLPUARTインスタンスではなく、特定のインスタンスで「バイトが3回送信される」という同じ動作を確認した人はいますか？ 正誤表、シリコン改訂ノート、または既知の回避策の説明に関する情報があれば、大変ありがたいです。 Re: LPUART1 TX FIFO Failed こんにちは、 @ijm1 さん。 クロックドメイン周波数の比率がサポートされているクロックオプションのいずれとも一致しない場合、ハードウェアモジュールで予測不能な動作が発生するのを確認しました。システムクロックは、RMに記載されている有効なクロックオプションのいずれかに従って常に設定する必要があります。 重要な要件は、時計間の比率が定義されたとおりに正確に維持されることです。 RMの表151（S32K312、S32K311、およびS32K310の場合）に記載されているとおりです。 「…選択されたクロック周波数は、システムクロック構成に示されているクロック分周比と同じ比率に従わなければなりません。」 まず確認してもらえますか? よろしくお願いいたします。 ダニエル

需要S32K3xx-WB LPUART RTD。 需要 LPUART 的 S32K3x-WB LPUART 实时驱动程序示例。任何帮助都将不胜感激？ 要配置的 mex 文件或任何示例。 Re: S32K3xx-WB LPUART RTD needed. HI “ S32K344 白板示例项目”包含S32K344-WB的示例，包括 LPUART 示例。 然而，这些示例中使用的 RTD 版本已经过时了。 对于新项目，我们建议使用最新的S32K3 RTD 7.0.1；然而，其中包含的 S32K344 示例是为S32K3X4EVB-Q257或S32K3X4EVB-T172设计的。这意味着您需要检查原理图，了解 LPUART 实例和引脚分配方面的差异，并相应地修改 RTD 示例。 此致敬礼， Robin

LPUART1 TX FIFO 失败 大家好， 我正在使用 S32K311 和一个自定义的裸机驱动程序，用于两个配置完全相同的 LPUART 实例（115200 8N1，启用 TX/RX FIFO，相同的初始化序列）。LPUART0 在启用 TX 和 RX FIFO 的情况下都能完美工作。LPUART1 不具备以下功能： TX：对 DATA 进行一次写入（或当 FIFO[TXFE]=1 时进行一次推送）会导致同一个字节在 TX 引脚上物理传输 3 次。这不是垃圾/噪音——这是我写出的确切字节，连续重复了 3 次。使用示波器/逻辑分析仪在 TX 引脚 (GPIO71) 上进行了验证。 RX：在此实例上启用 RX FIFO 时，接收行为也不正常（没有可用数据返回），这与 LPUART0 不同。 我已经排除/确认了以下几点： 波特率/时钟正确：我没有看到损坏或错位的字符，只有正确的字节值重复了 3 次，这表明并非过采样/波特率 (OSR/SBR) 计算错误。 时钟门控在两个实例中均已启用：以相同的方式（相同的分区，顺序请求 ID）为 LPUART0 和 LPUART1 启用了 MC_ME 外设时钟请求，并且具有相同代码路径的 LPUART0 工作正常。 通过反复试验找到的解决方法： 禁用 LPUART1 上的 TX FIFO (FIFO[TXFE]=0) 可以解决发送问题（每次写入一个帧，使用 STAT[TDRE] 而不是 WATER[TXCOUNT] 进行流量控制）。 要使 LPUART1 上的 RX 正常工作，必须启用 RX FIFO (FIFO[RXFE]=1)。 因此，LPUART1 上唯一有效的配置是：TX FIFO 禁用，RX FIFO 启用——这与 LPUART0 正好相反（LPUART0 中两个 FIFO 都启用可以正常工作），并且显然会降低 TX 吞吐量/突发能力。 问题： 是否存在与 TX FIFO 导致帧重复相关的 S32K311 LPUART1 实例（或特定的 LPUART 实例限制）的已知勘误？ 除了 FIFO[TXFE]、WATER、BAUD[TDMAE] 之外，该设备上的 LPUART1 和 LPUART0 是否还有其他需要特殊处理的寄存器/位？ 是否有人观察到，在特定的 LPUART 实例上，而不是所有实例上，存在“启用 TX FIFO 时，字节传输 3 次”的相同行为？ 任何关于勘误表、芯片修订说明或已知解决方法的线索都将不胜感激。 Re: LPUART1 TX FIFO Failed 嗨@ijm1 ， 我曾观察到，当时钟域频率之间的比率与任何支持的时钟选项都不匹配时，硬件模块会出现不可预测的行为。系统时钟必须始终按照 RM 中列出的有效时钟选项之一进行配置。 关键要求是时钟之间的比率必须完全按照定义保持不变。 如RM表151（针对S32K312、S32K311和S32K310）所述： “……所选的任何时钟频率都必须符合系统时钟配置中所示的相同时钟分频比。” 请您先核实一下好吗？ 问候， 丹尼尔

模块 phalFelica 中的 NXPNfcRdLib 漏洞 - 常见漏洞与后门-2026-87726 概述 支持软件 NXPNfcRdLib 中发现了一个软件漏洞 - 常见漏洞与后门-2026-87726。NXP NXPNfcRdLib 模块 phalFelica（固件版本 07.14.00_Pub 之前）的 API 边界检查不足，可能允许具有特权的攻击者或不受信任的第三方访问非预期的内存区域，从而可能导致机密性、完整性和可用性的有限损失。 受影响的设备 当 NXPNfcRdLib 版本 07.14.00 及更早版本与基于 FeliCa 的应用程序一起使用时，在基于 CLRC663 系列、PN5180、PN7462 和 PN5190 平台构建的 NFC 阅读器解决方案上部署时，该漏洞会影响这些应用程序。 减轻 请使用NFC读取器库 | NXP 半导体上提供的最新 NXPNfcRdLib。从 07.18.00 开始的所有固件版本都已修复此问题。 致谢 NXP感谢Ezhilamuthan的负责任披露。