学习如何对 FRDM-MCXA153 进行编程 您好，我刚收到我的 FRDM-MCXA153 和 MCU-Link 调试探针，现在我需要找到一些关于如何对 MCX 进行编程的资源。我在 YouTube 上找到了一些资源，但它们只展示了如何运行示例代码。我需要更详细的信息。 开发板 动手实践培训 Re: Learning how to program the FRDM-MCXA153 嗨@joe1652 对于 FRDM-MCXA153，我们建议首先参考官方的“ FRDM-MCXA153 入门指南”、板用户手册和 FRDM-MCXA153 SDK 示例。该板载 MCU-Link 调试探针，因此您可以通过板载调试 USB 连接直接对 MCXA153 进行编程和调试。 作为第一步，我们建议导入一个简单的 SDK 示例，例如 hello_world 或 gpio_led_output，构建它，通过 MCU-Link 将其烧录到固件中，然后启动调试会话以在 main() 中设置断点。一旦该流程运行正常，您就可以继续学习外围设备示例，例如 UART、ADC、I2C、SPI 或定时器。 如果您还需要其他资料或帮助，请随时与我们联系。   BR 爱丽丝  

S32K312 ISELED Hi NXP expert, I'd like to ask which generation of ISELED does the S32K312NHT0MPAIT support? Does it only support the first generation?

S32DSのアクティベーションコードの有効期限が切れました こんにちは、 私のS32DS ARMバージョン2018.R1のライセンスが期限切れになりました。 免許を延長してもらえますか? コードはこちらです：EB6D-13A1-B079-08B8 本当にありがとうございます。 Re: S32DS activation code expired こんにちは、 私も同じ問題を抱えています。私の免許も延長してもらえますか? S32 Design Studio for ARM v2018 R1 アクティベーションコード： FF6A-EDA4-CDF0-7186 よろしくお願いします。 Re: S32DS activation code expired ピーターさん、どうもありがとうございました。うまくいきました。 Re: S32DS activation code expired こんにちは、 あなたが投稿したコードはARMv2018用です。 S32 Design Studio_2018R1 コードが異なります。 念のため、両方の延長を用意しています。 新しい鍵は以下のとおりです。 3071-183A-BD61-E8C0 18C0-96C0-44BB-F8E2 よろしくお願いいたします。 ピーター  

i.MX95のブートROMは、AHABコンテナの破損後、eMMC Boot0からBoot1にフォールバックしない。 こんにちは、専門家の皆様。 i.MX95では、選択したブートパーティションに無効なAHABコンテナが含まれている場合、eMMC Boot0とBoot1間の自動フェイルオーバーはBoot ROMをサポートしていますか? Boot0とBoot1の両方に同じflash.binを書き込みました。BOOT_PARTITION_ENABLE = Boot0 に設定した後、Boot0 の最初の 4 KB を破損させてしまいました (AHAB コンテナの先頭部分を破壊しました)。取締役会は次のように報告している。 Boot stage: Primary Image set: 0 Parse seco container failed -14 SPL: failed to boot from all boot devices 手動でBOOT_PARTITION_ENABLEをBoot1に切り替えると、ボードは通常通り起動します。 以前のi.MX8フォーラムの議論に基づくと、ROMは自動的にBoot1を試行するだろうと予想していました。i.MX95では、Boot0からBoot1への自動フォールバックはサポートされていますか？もしそうなら、どんな条件が引き金になるのでしょうか?そうでない場合、ブートローダーの復旧に推奨される冗長化メカニズムは何ですか？ 再現手順： フラッシュ 同じ imx-boot-imx95-19x19-verdin-sd.bin-flash_all を eMMCブート0 そして ブート1 。以下は、eMMCの2つのバンク両方に書き込むために使用したスクリプトです（添付ファイルに記載）。 両方のパーティションに同じイメージが含まれていることを確認してください。 セット：   mmc partconf 0 0 1 0   (Boot0が選択されました) Boot0の最初の4KBを破損させる：   dd if=/dev/zero of=/dev/mmcblk0boot0 bs=512 count=8 conv=fsync   リブート。 観察する：   U-Boot SPL 2025.04-g99518e6b6f20 (Feb 02 2026 - 05:52:54 +0000) SYS Boot reason: por, origin: -1, errid: -1 SYS shutdown reason: por, origin: -1, errid: -1 Normal Boot Trying to boot from MMC1 Boot stage: Primary Image set: 0, offset: 0x0 Parse seco container failed -14 Load image from MMC/SD 0x0 mmc_load_image_raw_sector: mmc block read error Error: -38 SPL: failed to boot from all boot devices ### ERROR ### Please RESET the board ###   PARTITION_CONFIGをBoot1に変更します。   mmc partconf 0 0 2 0   ボードはBoot1から正常に起動します。 要するに、以下の点について明確にしたいと思います i.MX95 Boot ROMは自動eMMC Boot0↔Boot1フェイルオーバーをサポートしていますか?それとも冗長性メカニズムはイメージセット、ソフトウェアアップデート、代替ブートデバイスなど異なる実装が期待されているのでしょうか? BR、 アルン・クマール Re: i.MX95 Boot ROM does not fall back from eMMC Boot0 to Boot1 after AHAB container corruption Zhiming_Liuさん、ありがとうございます。 i.MX95のブートROMは、どのような条件下でeMMC Boot0/Boot1のboot_stageをSecondaryに設定しますか？ BR、 アルン・クマール Re: i.MX95 Boot ROM does not fall back from eMMC Boot0 to Boot1 after AHAB container corruption こんにちは、@arun16598さん i.MX95はサポートしていますが、SPLサポートが必要です。 ご説明いただいた内容から判断すると、お使いのU-Bootのバージョンには以下のパッチが含まれていないようです。 LFU-890-1 imx: image-container: iMX95およびiMX94セカンダリブートのサポート ·nxp-imx/uboot-imx@02d75ab ·GitHub 敬具 志明

EDAC L1 and L2 cache error detection and correction on LS1043A in Kernel 6.1.22 ARM Cortex A57 and A53 L1/L2 cache error reporting  The attached patch adds error detection for A53 and A57 cores. Hardware error injection is supported on A53. Software error injection is supported on both. For hardware error injection on A53 to work, proper access to L2ACTLR_EL1, CPUACTLR_EL1 needs to be granted by EL3 firmware. This is done by making an SMC call in the driver. Failure to enable access disables hardware error injection. For error interrupt to work, another SMC call enables access to L2ECTLR_EL1. Failure to enable access disables interrupt for error reporting. CPU Memory Error Syndrome and L2 Memory Error Syndrome registers can be used for checking L1 and L2 memory errors. However, only A53 supports double-bit error injection to L1 and L2 memory. This driver uses the hardware error injection when available, but also provides a way to inject errors by software. Both A53 and A57 supports interrupt when multi-bit errors happen. To use hardware error injection and the interrupt, proper access needs to be granted in ACTLR_EL3 (and/or ACTLR_EL2) register by EL3 firmware SMC call. Correctable errors do not trigger such interrupt. This driver uses dynamic polling internal to check for errors. The more errors detected, the more frequently it polls. Combining with interrupt, this driver can detect correctable and uncorrectable errors. However, if the uncorrectable errors cause system abort exception, this driver is not able to report errors in time.  Build ATF and Kernel image with EDAC L1 and L2 cache error detection enabled in LSDK In LLDPUG_RevL6.1.22_2.0.0 Yocto build environment, please rebuild ATF as the following. $ source build_ls1043ardb/SOURCE_THIS $ bitbake qoriq-atf -c cleansstate $ bitbake qoriq-atf -c patch Please go to atf source code folder build_ls1043ardb/tmp/work/ls1043ardb-fsl-linux/qoriq-atf/2.8+AUTOINC+atf-r0/git/, please apply patch 0001-Porting-helper-functions-for-EDAC-support-based-on-L.patch. $ patch -p1 < 0001-Porting-helper-functions-for-EDAC-support-based-on-L.patch And rebuild atf image. $ bitbake qoriq-atf Please rebuild Linux Kernel with the following commands. $ source build_ls1043ardb/SOURCE_THIS $ bitbake virtual/kernel -c cleansstate $ bitbake virtual/kernel -c patch Please go to Linux Kernel source code folder build_ls1043ardb/tmp/work/ls1043ardb-fsl-linux/linux-qoriq/6.1.y+gitAUTOINC+66e442bc7f-r0/git/ to apply patch 0001-drivers-edac-Add-L1-and-L2-error-detection-for-A53-a.patch. $ patch -p1 < 0001-drivers-edac-Add-L1-and-L2-error-detection-for-A53-a.patch $ bitbake virtual/kernel -c menuconfig $ bitbake virtual/kernel L1/L2 cache error detection and correction EDAC feature verification root@localhost:~# dmesg | grep edac [ 3.478641] EDAC DEVICE0: Giving out device to module edac-a53 controller cortex_edac_l1_l2: DEV edac-a53 (POLLED) root@localhost:~# echo 1 > /sys/devices/system/edac/cpu_cache/l1_ue_sw_inject root@localhost:~# [ 74.784912] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L1 count: 1 'Fatal error(s) on CPU 0 [ 74.784912] ' root@localhost:~# echo 1 > /sys/devices/system/edac/cpu_cache/l1_ue_hw_inject [ 83.429371] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L1 count: 1 'Fatal error(s) on CPU 3 [ 83.429371] ' root@localhost:~# echo 1 > /sys/devices/system/edac/cpu_cache/l2_ue_sw_inject root@localhost:~# echo 1 > /sys/devices/system/edac/cpu_cache/l2_ue_hw_inject [ 106.985393] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 0 [ 106.985393] ' [ 106.997164] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 1 [ 106.997164] ' root@localhost:~# [ 115.232986] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 0 [ 115.232986] ' root@localhost:~# dmesg | grep EDAC [ 1.638675] EDAC MC: Ver: 3.0.0 [ 3.478641] EDAC DEVICE0: Giving out device to module edac-a53 controller cortex_edac_l1_l2: DEV edac-a53 (POLLED) [ 74.784840] EDAC cortex_edac_l1_l2: CPU 0 L1-I Tag RAM error(s) detected [ 74.784869] EDAC cortex_edac_l1_l2: CPU 0 L1 fatal error(s) detected (0x8000000080000000) [ 74.784912] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L1 count: 1 'Fatal error(s) on CPU 0 [ 83.429298] EDAC cortex_edac_l1_l2: CPU 3 L1-D Data RAM error(s) detected [ 83.429329] EDAC cortex_edac_l1_l2: CPU 3 L1 fatal error(s) detected (0x8000000089100010) [ 83.429371] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L1 count: 1 'Fatal error(s) on CPU 3 [ 106.985331] EDAC cortex_edac_l1_l2: CPU 0 L2 fatal error(s) detected (0x80000000910dc138) [ 106.985349] EDAC cortex_edac_l1_l2: CPU 1 L2 fatal error(s) detected (0x8000000080000000) [ 106.985393] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 0 [ 106.997164] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 1 [ 115.232936] EDAC cortex_edac_l1_l2: CPU 0 L2 fatal error(s) detected (0x80000000910c0598) [ 115.232986] EDAC DEVICE0: UE: cortex_edac_l1_l2 instance: cpu_cache0 block: L2 count: 1 'Fatal error(s) on CPU 0 QorIQ LS1 Devices

S32G274 裸机代码 我想在 S32G274 开发板上使用裸机程序，包括用于启动 A53 处理器、LINFlexD 串口和以太网等模块的裸机驱动程序。我希望它能够开箱即用。S32DS 生成的驱动程序仅包含处理器启动功能。 我尝试自己实现 LINFlexD 串口（启用引脚、启用时钟、初始化串口接口），但我不太清楚如何正确处理时钟启用。 我希望您能提供一个可以直接在 S32DS 中编译的现成裸机程序。 Re: S32G274 baremetal code 你好， @Tatu_dd 感谢你的帖子。 1. NXP针对S32G274A的软件赋能策略主要将A53内核定位为Linux 电路板支持包。运行环境，而非裸机开发环境。S32 Design Studio 3.6.8中针对A53内核的示例代码特意限制为启动代码，因为其预期用途是在这些内核上运行完整的Linux发行版。 2. 对于裸机A53开发，目前公开的参考代码不多，只有一个演示版本，但它并非纯粹的A53裸机代码，而是一个异构实现。 因此，您可能需要根据自身需求实现或移植现有的 Linux 驱动程序或 RTD 驱动程序，很抱歉，NXP 没有提供任何直接的正式示例/软件版本。 BR 陈银

S32K1XX用MBDT なぜこの設定がメッセージの送信を妨げているのか説明していただけますか?追加モジュールは必要ですか？

熱狂期 TEM説明S32 Design Studio for ARM v2018 注文番号S32-DS-ARM_v2018_169264627 EBF4-DE52-80C0-FD65は、承認された有効期限を延長することができますか? Re: 激活码过期 こんにちは、 お客様のS32DSライセンスが延長されました。

S32G274 baremetal code I want to use a bare-metal program on the S32G274 development board, including bare-metal drivers for modules such as powering up the A53 processor, LINFlexD serial port, and Ethernet. I would like it to run successfully right out of the box. The drivers generated by S32DS only include processor power-up functionality. I have attempted to implement the LINFlexD serial port myself (enabling pins, enabling clocks, initializing the serial interface), but I'm unclear about how to properly handle clock enablement. I hope you can provide me with a ready-to-use bare-metal program that can be directly compiled in S32DS. Re: S32G274 baremetal code Hello, @Tatu_dd  Thanks for your post. 1. NXP's software enablement strategy for S32G274A positions the A53 cores primarily for Linux BSP operation rather than bare-metal development. The S32 Design Studio 3.6.8 examples for A53 cores are intentionally limited to boot/startup code, as the intended use case involves running a full Linux distribution on these cores. 2. For bare-metal A53 development, there are not much reference code released, there is only a demo existed, but it is not pure bare metal code on A53, but a heterogenous implementation instead As a result, you may have to implement or port the existing Linux driver or RTD driver according to your requirement, sorry that there is no directly formal examples/software releases provisioned by NXP.   BR Chenyin

MBDT FOR S32K1XX 请问为什么这种配置会导致消息无法成功发送？是否需要其他模块？

激活码过渡 项目描述S32 Design Studio for ARM v2018 订单号S32-DS-ARM_v2018_169264627 您能帮我延长许可证的有效吗？激活码EBF4-DE52-80C0-FD65非常感谢。 Re: 激活码过期 你好， 您的S32DS许可证已延期。

激活码过期 tem DescriptionS32 Design Studio for ARM v2018 Order NumberS32-DS-ARM_v2018_169264627 您能帮我延长许可证的有效期吗？ 激活码EBF4-DE52-80C0-FD65 非常感谢。 Re: 激活码过期 Hi,  your S32DS license has been extended. 

MBDT FOR S32K1XX Could you please explain why this configuration prevents the message from being sent successfully? Is there a need for additional modules?

S32G274 ベアメタルコード S32G274の開発ボード上でベアメタルプログラムを使いたいと思っています。A53プロセッサの電源供給、LINFlexDシリアルポート、イーサネットなどのモジュール用のベアメタルドライバも含めて。箱から出してすぐに正常に動作させたいです。S32DSで生成されるドライバには、プロセッサの電源アップ機能のみが含まれています。 自分でLINFlexDシリアルポートの実装(ピンの有効化、クロックの有効化、シリアルインターフェースの初期化)を試みましたが、クロックの有効化の適切な扱い方がよくわかりません。 S32DSで直接コンパイルできる、すぐに使えるベアメタルプログラムを提供していただければ幸いです。 Re: S32G274 baremetal code こんにちは、 @Tatu_dd 投稿ありがとうございます。 1. NXPのソフトウェア支援S32G274A戦略では、A53コアは主にベアメタル開発ではなくLinux BSP運用に割り当てられています。A53コア向けのS32 Design Studio 3.6.8の例は、意図的に起動/起動コードに限定されており、意図された使用ケースはこれらのコア上で完全なLinuxディストリビューションを実行することが目的です。 2. ベアメタルA53開発に関しては、公開されているリファレンスコードはほとんどなく、デモは存在するものの、それはA53上の純粋なベアメタルコードではなく、異種実装である。 そのため、既存のLinuxドライバやRTDドライバを必要に応じて実装または移植する必要があるかもしれません。申し訳ありませんが、NXPによる直接的な例やソフトウェアリリースは提供されていません。 BR チェイン

S32K344芯片，在SPD中添加eMCEM_1模块后，使用引导加载程序下载失败。 理清逻辑并重写：正如标题所示，当我在应用程序代码中启用 eMCEM_1 时，使用官方引导加载程序下载应用程序失败。如果我不擦除芯片，我就无法再次进入启动状态，即使重新启动也无法解决问题。我怀疑重新启动后，启动程序跳转到了应用程序，但应用程序没有运行。禁用 eMCEM_1 后，此问题不会出现。启用 eMCEM_1 后，如何使用启动 来刷写应用程序？ Re: S32K344 chip, failed to download using bootloader after adding eMCEM_1 module in spd 嗨@XPW ， 问题描述不够清晰。 如果应用程序是通过引导加载程序进行编程的，则应用程序中包含的 eMCEM_1 配置不应影响编程过程本身，因为应用程序在下载期间不会执行，它只是一个二进制文件。 只有在引导加载程序将执行权移交给应用程序之后，与 eMCEM/FCCU 相关的配置才会变得重要，此时检查以下内容会很有帮助： FCCU状态登记册 DCM 标志，MC_RGM 标志。 或者应用程序是否真的执行到了 main() 函数。 根据目前的描述，尚不清楚是编程操作失败，还是编程成功但问题在应用程序开始执行后才出现。 您能详细说明一下事件的具体顺序吗？ 此致， 丹尼尔 Re: S32K344 chip, failed to download using bootloader after adding eMCEM_1 module in spd 经过调查，我发现启用 时，一些全局变量没有按定义进行初始化 。 请选择部分进行解释： 首先，当我没有启用目标时 RTD 文件中的 Clock_ip.c 文件 电源IP。c 在 RTD 文件下 可以正确初始化。 但是，当我激活它时： RTD 文件中的 Clock_ip.c 文件 RTD 文件中的 Power_ip.c 全局变量初始化失败。 请问是否有更好的解决方案？ Re: S32K344 chip, failed to download using bootloader after adding eMCEM_1 module in spd 嗨@XPW ， 根据截图来看，变量最初初始化是正确的。但是，在 eMCEM 初始化之后，Clock_Ip_pfkNotificationsCallback 包含一个无效指针。 eMCEM 并不会神奇地改变指针值。这看起来更像是以下几种问题之一： 启动初始化（.data 副本 / .bss）初始化）未正确完成。 在 main() 函数之前发生 RAM 损坏。 连接段重叠。 堆栈损坏。 您能否使用 SPD 演示项目中的链接器文件进行测试？ BR，丹尼尔 Re: S32K344 chip, failed to download using bootloader after adding eMCEM_1 module in spd 链接文件已修改如下。 我定义了三个全局变量： 我发现当未启用 时，执行init_data-bss后， 它似乎已按 4 字节对齐并正确赋值。 但是当我启用 后，执行init_data-bss后 它似乎没有对齐。

TEF82xx Low Level Drivers build issue Hi,  I'm trying to build the TEF82xx API Low Level Drivers RFP9.3.0 20240920_PROD to run the included examples and have an issue: Cannot find source file: src/plf_sys.c And this file is really missing. Like some others (plf_cap.c, plf_crc.c, plf_hio.c, etc) required by the bc_api\bc_api_src\plf\CMakeLists.txt. Where can I find these files? Re: TEF82xx Low Level Drivers build issue Hello, Yes, you are right. I do not see that file in the TEF82xx API Low Level Drivers RFP9.3.0 20240920_PROD.zip package. It must be from other packages. Name plf_sys.c points to the platform - most probably driver expects it is coming from OS. From TEF82xx API Low Level Drivers RFP9.3.0 20240920_PROD\TEF82xx_API_RN_V9.3.0.pdf I have found no further information in the documentation. Best regards, Peter Re: TEF82xx Low Level Drivers build issue Hello, Yes, you are right. I do not see that file in the TEF82xx API Low Level Drivers RFP9.3.0 20240920_PROD.zip package. It must be from other packages. Name plf_sys.c points to the platform - most probably driver expects it is coming from OS. From TEF82xx API Low Level Drivers RFP9.3.0 20240920_PROD\TEF82xx_API_RN_V9.3.0.pdf I have found no further information in the documentation. Best regards, Peter

Is there a simple 8 bit microcontroller/assembly language that is nice to work with? I'm searching for an 8 bit microcontroller where I can look at the actual hex/binary code. I've been learning 8051 assembly in university and I absolutely love seeing and understand every single instruction and value in the memory. But those microcontrollers are antiquated and need a bunch of "hacks" for compatibility. At least that's what it feels like everytime I put my code onto real hardware. So is there a simple 8 bit assembly language with actual chips I can program simple electronics projects with ? Re: Is there a simple 8 bit microcontroller/assembly language that is nice to work with? Hello, NXP has  catalog for 8 Bit devices, you could use S08SG|8-bit Small Package SG MCUs | NXP Semiconductors devices, S08SG family is an entry-level to mid-range device with general features. S08SG devices are included in the CodeWarrior Tool. The CodeWarrior tool version 11.1, is supported in windows 11, this tool supports different connections [P&E USB Multilink Universal / USB Multilink, P&E Cyclone, Open Source BDM, P&E Full chip simulation] You can download the tool from this link: CodeWarrior® for MCUs (Eclipse IDE) v11.1 In the CW tool when enter debug, there is a section for  Disassembly view that shows the loaded program as assembly language instructions mixed with source code for comparison. Best Regards, Luis Re: Is there a simple 8 bit microcontroller/assembly language that is nice to work with? Here are some of the 8-bit controllers you can also explore pic16lf18326-i-sl/2263047  PIC16LF18326-I/SL BY MICROCHIP IS A 14-PIN 8-BIT MICROCONTROLLER WITH 16KB FLASH 1KB RAM 12-BIT ADC 10 PWM CHANNELS I2C SPI UART INTERFACES LOW POWER CONSUMPTION AND OPERATING VOLTAGE OF 2.3V TO 5.5V. atmega8l-8mu/258363  ATMEGA8L-8MU by MICROCHIP is an 8-bit AVR microcontroller with 8MHz frequency, 8KB Flash, 32-pin VQFN, I2C, SPI, UART interfaces, operating at 2.7V-5.5V, and -40°C to 85°C temperature range.

The S32K344 development board cannot be flashed using OpenSDA. The S32K344 development board cannot be flashed using OpenSDA. Re: The S32K344 development board cannot be flashed using OpenSDA. Hi @djaylou  Which board are you currently using: FRDM-A-S32K344, S32K3X4EVB-T172, or S32K344-WB? Also, can you confirm that the device is being powered correctly? BR, VaneB

RD33772C14VEVMボード上のCAN通信の確認に助けが必要です こんにちは、 私の名前はチャン・ヘウンです。 現在、RD33772C14VEVMボードのテストを行っており、以下のように環境をセットアップしました。 ソフトウェア: BMS 1.2.0用MBDT + S32K3xx 1.4.3用MBDT （最初にバージョン1.4.0をインストールし、その後1.4.3のパッチを適用しました。） モデル: BMSのMBDT→ BMS_Examples →rd33772c14vevm → rd33772c14vevm_s32ct → rd33772c14vevm_s32ct.mdl ハードウェア: ハードウェアは添付写真のように接続されています。 今のところ、まずモデルの基本的な動作を確認したいので、バッテリーは接続していません。基板には12Vの電源のみを供給しています。 上記の環境を設定した後、モデルをボードにダウンロードしようとしましたが、ダウンロード過程で「ターゲットに接続できません」と表示されます。 そこで生成されたコードをS32 Design Studio 3.5にインポートし、そこからダウンロードしようとしました。S32DSでは、ビルドプロセスが正常に完了します。 そこで、ボードをVector CANalyzerに接続し、CANメッセージが基板から送信されていないか確認しました。しかし、CANalyzerにはCANメッセージが表示されません。 問題の原因がJ-Linkデバッガにある可能性を疑ったため、TRACE32を使用してボードを接続することも試してみました。しかし、リセットインジケーターが繰り返し赤色に点灯し、TRACE32には「ターゲット電源障害」というエラーメッセージが表示されます。 現時点では、CANメッセージが送信されていないか確認してボードが正常に動作しているか確認したいだけです。 この問題をぜひ解決したいと思っています。 もし確認すべき項目があれば、ぜひ教えていただけるとありがたいです。あなたの指示に従い、各ステップを試してみます。 この問題を解決するために何をすべきかアドバイスをいただけますか? #rd33772c14vevm、#CAN、#s32k344、#JTAG、#MBDT

S32K358 MBDT参照モデルビルド失敗 こんにちは、 私はMATLAB R2024bとNXP MBDT for S32K358を使用しています。 私はハードウェア(10Hz CAN Tx/Rx)上で正しくビルド、フラッシュ、動作するスタンドアロンのNXP CAN通信モデルを持っています。 また、参照モデル、ステートマシン、推定器、故障マネジメントロジックを含む別のBMSアルゴリズムモデル(Offline_Test)も持っています。 BMSアルゴリズムを動作中のNXPモデルに統合してビルドすると、MBDTは参照モデル(BMS_Out_Config)用の別の設定フォルダを生成し、以下で失敗します: 致命的なエラー: Mcl.h:そのようなファイル、又はディレクトリはありません #include エラーの原因は次のとおりです。 コントローラー/BMS_Out_Config/src/mbdt_board_init.c Mcl.h は、以下の環境では生成されません。 コントローラ/BMS_Out_Config/RTD/インクルーブ 私の質問は次のとおりです。 アルゴリズムのみ参照されたモデルには、独自のハードウェア構成やRTD生成が必要でしょうか? それとも最上位のハードウェアモデル構成を引き継ぐべきでしょうか? 既存のS32K3ハードウェアプロジェクトに大規模なアルゴリズム参照モデルを統合するための推奨ワークフローはありますか? 動作中のNXPモデル、BMSアルゴリズムモデル、ビルドエラーのスクリーンショットを添付します。 ありがとうございます。