关于TSN PTP功能配置 您好， 我有一个关于PTP实施的问题。我们需要读取与 gPTP 时间戳配对的 IMU 数据。 我们的硬件引脚配置如下： CCM_CLKO1 (AH20)  <- 1588_TRIG CCM_CLKO3 (AK20) - IMU 传感器中断 CCM_CLKO4 (AJ21)  (IMU PPS) ->   CCM_CLKO1 (1588_TRIG) 基于以上信息，我们对引脚复用配置的理解是： 需要将 CCM_CLKO4 配置为ALT1 (1588_PP2) 需要将 CCM_CLKO3 配置为ALT1 (1588_TRIG2) 需要将 CCM_CLKO1 配置为ALT1 (1588_TRIG1) 当 IMU 中断发生时，硬件信号会触发 i.MX95 上的 1588 时间戳机制，使 SoC 能够在事件发生的确切时刻捕获 PTP 硬件时间戳。 收到 IMU 中断后，应用程序读取 IMU 数据并检索相应的 PTP 时间戳，然后将两者合并到一个数据包中。请确认我们的理解是否正确。 此外，请您协助我们核实以下两点： i.MX95 能否通过上述 1588_TRIG / 1588_PP 硬件信号，在 IMU 中断的确切时刻捕获 PTP 硬件时间戳？ Linux / NXP 驱动程序是否提供相应的 API 或 /dev/ptpX 接口，供应用程序检索此硬件锁定时间戳？ 感谢您的支持，期待您的回复。 Linux Yocto Project Re: Regarding TSN PTP Function Configuration @pengyong_zhang 根据我们的研究，目前的做法是将 IMU 中断信号同时路由到 SoC 的 1588_trigger 引脚和 SoC 的 GPIO 引脚。一旦 IMU 产生信号，GPIO 引脚就会通知应用程序获取数据，而 1588 触发引脚则会锁存中断的精确时间戳。 应用程序工作流程如下： IMU产生中断信号。 应用程序收到中断通知，同时 SoC 锁存 gPTP 时间戳。 该应用程序读取 IMU 数据和 gPTP 时间戳，然后将它们打包成一个数据包。 我们想知道 IMU 中断信号是否需要拆分并分别路由到 SoC 的 1588_trigger 引脚和 SoC 的 GPIO 引脚。这是行业惯例吗？ 恩智浦是否有类似的方案或演示？ Re: Regarding TSN PTP Function Configuration @pengyong_zhang你好，感谢你的更新。 我们在中断处理方面遇到了问题。当 SoC 引脚处于默认 GPIO 模式时，IMU 驱动程序可以毫无问题地接收中断通知。但是，我们需要知道当引脚切换到 ALT1 模式 (1588_TRIG) 时如何接收中断通知。 我们的工作流程需要等待 IMU 的中断，然后读取 IMU 数据和 gPTP 时间戳。 Re: Regarding TSN PTP Function Configuration 你好@hankwang Q1.没问题。 Q2.通过将 IMU 的 INT/DRDY 输入连接到 1588_TRIG1/TRIG2（外部触发信号输入），NETC 定时器将在中断边沿的确切时刻硬件锁存纳秒级 PTP 时间戳（存储在 ETTS FIFO 中并产生中断）。然后，该应用程序可以通过 /dev/ptp0 上的标准 EXTTS 接口读取此时间戳。 >>> Re: Regarding TSN PTP Function Configuration 嗨@hankwang 不，无需同时将信号分成两路或两路连接到 1588_TRIG 引脚和 GPIO 引脚。 i.MX95 上的 NETC 定时器的 EXTTS（外部时间戳）输入本身能够在 TMR_1588_TRIG 引脚上接收到外部脉冲时产生 CPU 中断。 B.R

iMX RT1052 マルチSDRAM こんにちは、 iMX1052で複数のSDRAMチップを使用する方法を理解しようとしています。 特に、リファレンス・マニュアルに記載されている内容と、MCUXpressoの設定ツールペリフェラルセクションで実際に設定可能なものとの間にいくつかの矛盾点を感じています。 マニュアルによると、CSに使用できるピンは合計6つあります。 CS0、CSX0、CSX1、CSX2、CSX3、RDY ペリフェラルのセクションから、周辺ドライバでSEMCを有効にすると複数のSDRAMバンクを設定できるはずですが、CSピンマルチックスを選択すると以下しか表示されません: CSX0、CSX1、CSX2、CSX3、RDY リストにCS0が表示されることを期待しており、選択された場合はチップ選択メニューがグレー表示され（SEMC SDRAM CS0に強制的に設定される）、選択できなくなることも期待しています。 また、もう一つの矛盾点は、このペリフェラルセクションからピンの一つを選択してチップ選択メニューをSEMC SDRAM CS0に設定できることです。これはリファレンス・マニュアル表29.7.1.3.3によるとCSXn/RDYピンはCS0に設定できず、CS1-2-3にしか設定できません。 いずれにせよ、最大4つのSDRAMチップを設定するにはどうすればいいのか教えていただけますか? IC0にはCS0、IC1にはGPIO_SD_B1_07のCSX1、IC2にはGPIO_SD_B1_08のCSX2、IC3にはGPIO_EMC_28のRDYを使用したいと考えています。 敬具 ミケーレ・ペルラ i.MXRT 105x i.MXRT 106x Re: iMX RT1052 multiple SDRAM こんにちは、ギャビンさん。 ご返信ありがとうございます。MCUXpresso Config Toolを使用して複数のSDRAM ICを使用するようにデバイスを設定する方法が、まだよく理解できていません。 SEMC_CS0 CS0にハードワイヤードされています。SEMC_CSX0 CS0出力には配線できません。では、なぜ設定ツールにCSX0をCS0に設定するオプションがあるのでしょうか? 設定ツールでSDRAMを適切に設定するにはどうすればいいですか?SEMC_CS0をCS0、RDYをCS1、SEMC_CSX0をCS3、SEMC_CSX1をCS3として使うのです。無理だと思う。 ハードウェアを作成する前に、すべてのピンマルチプレクサが自分の目的に合わせて正しく設定されていることを確認したいのですが、ツールとマニュアルで異なることが書かれているため、確認が困難です。 敬具 ミシェル Re: iMX RT1052 multiple SDRAM こんにちは、@MichelePerla さん。 NXP MIMXRTシリーズにご関心をお寄せいただきありがとうございます！ SEMC_CS0 SDRAM CS0専用の固定出力です。 CS pin mux オプションは、多重化された CSX/RDY パスを設定する場合にのみ使用されます。 SEMC_CS0 は SEMC_IOCR.MUX_CSXn によって制御されていないため、 CS pin mux の下にはリストされません。 RT1052ハードウェアはSDRAM CS0をCSX0経由でルーティングする動作をサポートしていません。したがって、これは設定ツールにおける無効なオプションであると考えます。リファレンスマニュアルの定義に従ってください。 SEMC_RDY GPIO_EMC_40 にルーティングされるべきです。 よろしくお願いします、 ギャビン

iMX RT1052 multiple SDRAM Hello, I'm trying to wrap my head around how to use multiple SDRAM chips on the iMX1052. In particular, I'm finding some inconsitencies between what's mentioned in the reference manual VS what's actually configurable on the MCUXpresso Config Tool Peripherals section. From the manual, we have a total of 6 available pins for CS: CS0, CSX0, CSX1, CSX2, CSX3, RDY From the Peripheral section, when I enable SEMC in the Peripheral Drivers, I should be able to configure the multiple SDRAM banks, but when I go to select CS Pin Mux I only see: CSX0, CSX1, CSX2, CSX3, RDY I would expect to see CS0 in the list, and if selected I would also expect the Chip Selection menu to be greyed out (forced to SEMC SDRAM CS0). Also, another inconsistency is that from this Peripheral section I can select one of the pins and configure Chip Selection menu to SEMC SDRAM CS0, which according to the Reference Manual table 29.7.1.3.3 CSXn/RDY pins cannot be set to CS0, they can only be set to CS1-2-3. In any case, can you please explain how should I go about with configuring up to 4 SDRAM chips? I would like to use CS0 for IC0, CSX1 on GPIO_SD_B1_07 for IC1, CSX2 on GPIO_SD_B1_08 for IC2, and RDY on GPIO_EMC_28 for IC3. Kind regards, Michele Perla i.MXRT 105x i.MXRT 106x Re: iMX RT1052 multiple SDRAM Hi Gavin,  thanks for your reply. I still don't quite understand how I should configure the device using MCUXpresso Config Tool to use multiple SDRAM ICs. SEMC_CS0 is hardwired to CS0; SEMC_CSX0 cannot be wired to CS0 output. So, why is there an option in the Config Tool to set CSX0 as CS0? How can I properly configure the SDRAM with Config Tool to use SEMC_CS0 as CS0, RDY as CS1, SEMC_CSX0 as CS3, SEMC_CSX1 as CS3? I don't think I can. I want to verify that all the pin mux is setup correctly for my purposes before I make my HW, but it's hard when the Tools and the Manual say different things. Kind regards, Michele Re: iMX RT1052 multiple SDRAM Hi @MichelePerla , Thanks for your interest in NXP MIMXRT series! SEMC_CS0 is a dedicated, fixed output for SDRAM CS0. The CS pin mux option is used only to configure the multiplexed CSX/RDY paths. Since SEMC_CS0 is not controlled by SEMC_IOCR.MUX_CSXn , it is not listed under CS pin mux . The RT1052 hardware does not support routing SDRAM CS0 through CSX0. Therefore, I believe this is an invalid option in the configuration tool. Please follow the Reference Manual definition. SEMC_RDY should be routed to GPIO_EMC_40 . Best regards, Gavin

SWO on FRDM-MCXN947 Pauses Under Debug Mode I followed this useful guide: ITM vs. UART Printing on MCUXpresso IDE. At first, I thought it wasn’t working because nothing appeared on the SWO ITM Console. Soon, I realized that the SWO pauses during active debugging. I have to press Resume (F8) just to see the output. This is frustrating because I cannot view log prints in real time while stepping through code. How can I fix this limitation? Development Board MCXN Re: SWO on FRDM-MCXN947 Pauses Under Debug Mode Hi  @kaosad  With ITM/SWO, data is generated and transmitted by the running target. When you hit a breakpoint or single-step, the Cortex-M core is halted, so the application stops executing and no new printf() / ITM_SendChar() calls occur. As a result, the SWO ITM Console only receives new messages while the MCU is running. When you press Resume, the target runs again and the ITM hardware can stream trace data over SWO in real time. MCUXpresso's SWO mechanism is designed to capture events from a running MCU without interrupting execution. BR Harry

Availability and Integration of AI Noise Reduction on i.MX RT685 HiFi4 DSP Hello, We are evaluating a noise-reduction solution for microphone audio, particularly for wind noise, engine noise, and road noise. The NXP AI Noise Reduction Software for Voice Applications page lists the i.MX RT600 family and the MIMXRT685-AUD-EVK as supported devices: https://www.nxp.com/design/design-center/software/embedded-software/ai-noise-reduction-software-for-voice-applications:AI-NR However, we could not find an AI-NR library, integration guide, API documentation, or an RT685 example project in the public MCUXpresso SDK documentation. Could you please clarify the following? 1. Is AI-NR currently available for the i.MX RT685S? 2. Does the RT685 implementation run on the HiFi4 DSP or the Cortex-M33 core? 3. Is it provided as an XAF component, a precompiled library with a C API, or an example application? 4. If it is available, how can we obtain the evaluation library, documentation, and an example project for the MIMXRT685-AUD-EVK? Thank you. i.MXRT 600 Re: Availability and Integration of AI Noise Reduction on i.MX RT685 HiFi4 DSP Hello @boileed, For further information about the AI-NR SDK package, please contact to [email protected]. Please let me know if there is anything else I can do for you. BR Habib

FRMD-i.MX95 设计文件，适用于 Altium Designer 能否将FRMD-i.MX95的设计文件导出为Altium Designer格式？ https://www.nxp.com/webapp/Download?colCode=FRDM-IMX95-DESIGNFILES&location=null 谢谢！ Re: FRMD-i.MX95 design files for Altium Designer 对我来说也运行正常。 非常感谢！ Re: FRMD-i.MX95 design files for Altium Designer 您好， 请参阅附件中的 Allegro ascii 格式文件，了解 FRDM-IMX95。 原设计是用 16.6 版制作的，所以转换过程中需要进行一些调整。在我这边，导入到 Altium 完全没问题。希望这能帮到你！ Re: FRMD-i.MX95 design files for Altium Designer 没错，但是你需要 Cadence 许可证才能导入该程序。除非导入的文件是 Allegro ASCII 格式（但它们不是）。 Re: FRMD-i.MX95 design files for Altium Designer 您好，您可能需要将提供的 CAD 文件转换为 Altium 格式，具体取决于 NXP 提供的源格式。 Re: FRMD-i.MX95 design files for Altium Designer 您好， Altium 可以导入 OrCad / Allegro 格式。我已经这样做过好几次了。请查看此处的文档： https://www.altium.com/documentation/altium-designer/design-tools-interfacing/allegro-import

助けが必要です。LINホスト送信の問題です 助け:マスターモードとして設定S32K314 LIN機能を使用すると、フレームヘッダーのみが送信されます。スレーブが応答しない場合、マスターはフレームヘッダーを再度送信できません。構成は以下のとおりです。 _0-1787127326823.png_0-1787127326823.png Re: Help needed, issue with LIN host transmission こんにちは@杨工 あなたが投稿したスクリーンショットを見る限り、LIN_FRAMERESPONSE_RXはマスターノードがLINフレームの応答部分を受け取ることを示しています。特定のフレームIDのサブスクライバーとして設定されている場合、ノードはブレーク＋同期＋PIDヘッダーを送信し、スレーブからデータ＋チェックサムを受信します。 スレーブが何も送信しない場合、マスターはフレームを自動的に終了しません。Lpuart_Lin_Ip_SendFrame() をそれ以降に呼び出すと、STATUS_BUSY が返されます。アプリケーションは移転の終了を担当します。 RTD LINドライバーはまさにこの状況に対応するLin Frame Timeout機能を提供します。設定ツールでこれを有効にし、タイマー通知(LinLpuartStartTimerNotification / LinLpuartStopTimerNotification)を実装すると、タイムアウトの期限切れ時にLpuart_Lin_Ip_TimerExpiredService()を呼び出すとドライバーの状態がIDLEに戻ります。 簡単な診断として、Lpuart_Lin_Ip_SendFrame()が返STATUS_BUSYした際にアプリケーションから直接Lpuart_Lin_Ip_TimerExpiredService()またはLpuart_Lin_Ip_GoToIdleState()を呼び出して、これが根本原因であることを確認し、フルタイマー機構を配線するのが良いでしょう。 よろしくお願いいたします。 ダニエル

Regarding TSN PTP Function Configuration Hi, I have a question regarding PTP implementation. We need to read IMU data paired with a gPTP timestamp. Our hardware pin configuration is as follows: CCM_CLKO1 (AH20)  <- 1588_TRIG CCM_CLKO3 (AK20)  <- IMU Sensor Interrupt CCM_CLKO4 (AJ21)  (IMU PPS) ->  CCM_CLKO1 (1588_TRIG) Based on this, our understanding of the Pin Mux configuration is: CCM_CLKO4 needs to be configured as ALT1 (1588_PP2) CCM_CLKO3 needs to be configured as ALT1 (1588_TRIG2) CCM_CLKO1 needs to be configured as ALT1 (1588_TRIG1) When an IMU interrupt occurs, the hardware signal triggers the 1588 timestamp mechanism on the i.MX95, allowing the SoC to capture the PTP hardware timestamp at the exact moment of the event. Upon receiving the IMU interrupt, the application reads the IMU data and retrieves the corresponding PTP timestamp, then combines both into a single data package. Please confirm if our understanding is correct. Additionally, please help us verify the following two points: Can the i.MX95 capture the PTP hardware timestamp at the exact time of the IMU interrupt via the aforementioned 1588_TRIG / 1588_PP hardware signals? Does the Linux / NXP driver provide a corresponding API or /dev/ptpX interface for the application to retrieve this hardware-latched timestamp? Thank you for your support, and I look forward to your reply Linux Yocto Project Re: Regarding TSN PTP Function Configuration @pengyong_zhang  Based on our research, the current practice requires routing the IMU interrupt signal simultaneously to both the SoC's 1588_trigger pin and a SoC GPIO pin. Once the IMU generates a signal, the GPIO pin notifies the application to fetch the data, while the 1588 trigger pin latches the precise timestamp of the interrupt. The application workflow is as follows: The IMU generates an interrupt signal. The application receives the interrupt notification, and the SoC latches the gPTP timestamp at the same time. The application reads the IMU data and the gPTP timestamp, then packages them into a single data bundle. We would like to know if the IMU interrupt signal needs to be split and routed separately to both the SoC 1588_trigger pin and the SoC GPIO pin. Is this a common industry practice?  Does NXP have a similar approach or demo? Re: Regarding TSN PTP Function Configuration Hi @pengyong_zhang Thank you for the update.  We have encountered an issue regarding interrupt handling. When the SoC pin is in default GPIO mode, the IMU driver receives interrupt notifications without any problem. However, we need to know how to receive interrupt notifications when the pin is switched to ALT1 mode (1588_TRIG). Our workflow requires waiting for an interrupt from the IMU, and then reading both the IMU data and the gPTP timestamp. Re: Regarding TSN PTP Function Configuration Hi @hankwang  Q1. No problem. Q2. By connecting the IMU's INT/DRDY input using 1588_TRIG1/TRIG2 (external trigger input), the NETC Timer will hardware-latch a nanosecond-level PTP timestamp at the exact moment of the interrupt edge (stored in the ETTS FIFO and generating an interrupt). The application can then read this timestamp through the standard EXTTS interface on /dev/ptp0. >>> Re: Regarding TSN PTP Function Configuration HI @hankwang  No, there is no need to be split or routed to both the 1588_TRIG pin and a GPIO pin simultaneously. The NETC Timer's EXTTS (External Timestamp) input on i.MX95 is itself capable of generating a CPU interrupt when an external pulse is received on the TMR_1588_TRIG pin. B.R

续订我的 CodeWarrior for MCU 10.7 版本，构建 ID：160721 如标题所示，续订请求是预期的，我尝试从网站延长时间，但出现了意料之外的问题提示，请问有人可以帮我解决这个问题吗？先谢谢了。

MCUバージョン10.7のCodeWarriorビルドID:160721を更新してください タイトルの通り、更新申請は予想されています。ウェブサイトからの延長を試みましたが、問題のヒントが表示されました。どなたかこの問題の解決を手伝ってもらえませんか?よろしくお願いします。

iMX RT1052 多路 同步动态随机存取存储器 (SDRAM) 你好， 我正在努力弄明白如何在 iMX1052 上使用多个同步动态随机存取存储器(SDRAM)芯片。 特别是，我发现参考手册中提到的内容与 MCUXpresso 配置工具外设部分实际可配置的内容之间存在一些不一致之处。 根据手册，CS共有6个可用引脚： CS0、CSX0、CSX1、CSX2、CSX3、RDY 在“外设”部分，当我在“外设驱动程序”中启用 SEMC 时，我应该能够配置多个同步动态随机存取存储器(SDRAM)存储体，但是当我选择 CS 引脚复用器时，我只能看到： CSX0、CSX1、CSX2、CSX3、RDY 我希望在列表中看到 CS0，如果选中，我还希望芯片选择菜单呈灰色显示（强制使用 SEMC 同步动态随机存取存储器(SDRAM) CS0）。 此外，另一个不一致之处在于，从这个外围设备部分，我可以选择一个引脚并将芯片选择菜单配置为 SEMC 同步动态随机存取存储器(SDRAM) CS0，而根据参考手册表 29.7.1.3.3，这显然与实际情况不符。CSXn/RDY 引脚不能设置为 CS0，只能设置为 CS1-2-3。 总之，请问我应该如何配置最多 4 个同步动态随机存取存储器(SDRAM) 芯片？ 我希望将 CS0 用于 IC0，将 CSX1 连接到 GPIO_SD_B1_07 用于 IC1，将 CSX2 连接到 GPIO_SD_B1_08 用于 IC2，将 RDY 连接到 GPIO_EMC_28 用于 IC3。 此致敬礼， 米歇尔·佩拉 i.MX RT105x i.MX RT106x Re: iMX RT1052 multiple SDRAM 嗨，加文， 谢谢你的回复。我仍然不太明白如何使用 MCUXpresso 配置工具来配置设备以使用多个 SDRAM IC。 SEMC_CS0硬连线至 CS0；SEMC_CSX0 不能连线至 CS0 输出。那么，为什么配置工具中会有一个选项可以将 CSX0 设置为 CS0 呢？ 如何使用配置工具正确配置同步动态随机存取存储器 (SDRAM)，使 SEMC_CS0 用作 CS0，RDY 用作 CS1，SEMC_CSX0 用作 CS3，SEMC_CSX1 用作 CS3？我觉得我做不到。 我想在制作硬件之前确认所有引脚复用器都已正确设置以满足我的需求，但是当工具和手册的说法不一致时，这很困难。 此致敬礼， 米歇尔 Re: iMX RT1052 multiple SDRAM 嗨@MichelePerla ， 感谢您对 NXP MIMXRT 系列产品的关注！ SEMC_CS0 是 同步动态随机存取存储器(SDRAM) CS0 的专用固定输出。 CS pin mux 选项仅用于配置多路复用的 CSX/RDY 路径。由于 SEMC_CS0 不受 SEMC_IOCR.MUX_CSXn 控制，因此它不列在 CS pin mux 下。 RT1052 硬件不支持通过 CSX0 路由同步动态随机存取存储器(SDRAM) CS0。因此，我认为这是配置工具中的一个无效选项。请参照参考手册中的定义。 SEMC_RDY 应该路由到 GPIO_EMC_40 。 此致， 加文

RT685 HiFi4 DSPにおけるAIノイズリダクションの利用と統合 i.MX こんにちは、 私たちは、特に風の音、エンジン音、道路音に対するマイクのノイズリダクションソリューションを評価しています。 NXPの音声アプリケーション向けAIノイズリダクションソフトウェアのページでは、i.MX RT600ファミリとMIMXRT685-AUD-EVKが対応デバイスとして一覧されています。 https://www.nxp.com/design/design-center/software/embedded-software/ai-noise-reduction-software-for-voice-applications:AI-NR しかし、公開されているMCUXpresso SDKのドキュメントには、AI-NRのライブラリ、統合ガイド、APIドキュメント、RT685の例プロジェクトは見つかりませんでした。 以下の点を明確にしていただけますか? 1. 現在、i.MX RT685SでAI-NRが利用可能ですか? 2. RT685の実装はHiFi4 DSP上で動作しますか、それともCortex-M33コアで動作しますか? 3. XAFコンポーネントとして提供されるのか、C APIを使ったプリコンパイル済みライブラリとして提供されるのか、それとも例示的なアプリケーションとして提供されるのか? 4. もし利用可能な場合、MIMXRT685-AUD-EVKの評価ライブラリ、ドキュメント、サンプルプロジェクトをどのように入手できますか? よろしくお願いします。 i.MX RT600 Re: Availability and Integration of AI Noise Reduction on i.MX RT685 HiFi4 DSP こんにちは、 @boileed。 AI-NR SDKパッケージに関する詳細は、 [email protected] までお問い合わせください。 他に何かできることがあれば教えてください。 BR ハビブ

Altium Designer用のFRMD-i.MX95設計ファイル FRMD-i.MX95のデザインファイルをAltium Designer形式にエクスポートすることは可能でしょうか? https://www.nxp.com/webapp/Download?colCode=FRDM-IMX95-DESIGNFILES&location=null よろしくお願いします。 Re: FRMD-i.MX95 design files for Altium Designer 私も問題なく使えています。 どうもありがとうございました！ Re: FRMD-i.MX95 design files for Altium Designer こんにちは、 FRDM-IMX95のAllegro ASCII形式データについては、添付ファイルを参照してください。 元の設計は16.6で作られていたので、変換に多少の調整がありました。私の環境では、Altiumへのインポートは問題なくできています。お役に立てば幸いです！ Re: FRMD-i.MX95 design files for Altium Designer その通りですが、そのインポート機能を利用するにはCadenceのライセンスが必要です。インポートされたファイルがAllegro ASCII形式である場合を除き（実際にはそうではありません） Re: FRMD-i.MX95 design files for Altium Designer こんにちは。NXPが提供したソース形式によっては、提供されたCADファイルをAltium形式に変換する必要があるかもしれません。 Re: FRMD-i.MX95 design files for Altium Designer こんにちは、 AltiumはOrCadやAllegroのフォーマットをインポートできます。私はそれを何度かやったことがあります。こちらのドキュメントをご覧ください: https://www.altium.com/documentation/altium-designer/design-tools-interfacing/allegro-import

需要帮助，LIN主机传输有问题 帮助：当在配置为主模式的 S32K314 上使用 LIN 功能时，只会发送帧头。如果从设备没有响应，主设备就无法再次发送帧头。配置如下： _0-1787127326823.png_0-1787127326823.png Re: Help needed, issue with LIN host transmission 嗨@杨工， 根据你发布的截图，LIN_FRAMERESPONSE_RX 表示主节点将接收 LIN 帧的响应部分。当配置为特定帧 ID 的订阅者时，节点会发送 Break + Sync + PID 标头，然后监听来自从节点的 Data + Checksum。 如果从设备没有发送任何内容，主设备不会自行终止帧。任何后续对 Lpuart_Lin_Ip_SendFrame() 的调用都将返回 STATUS_BUSY。应用程序负责终止转账。 RTD LIN 驱动程序提供了一个 Lin 帧超时功能，正是为了应对这种情况。如果在配置工具中启用它并实现定时器通知（LinLpuartStartTimerNotification / LinLpuartStopTimerNotification），则在超时到期时调用 Lpuart_Lin_Ip_TimerExpiredService() 将使驱动程序状态返回到 IDLE。 作为快速诊断方法，当 Lpuart_Lin_Ip_SendFrame() 返回 STATUS_BUSY 时，您可以直接从应用程序调用 Lpuart_Lin_Ip_TimerExpiredService() 甚至 Lpuart_Lin_Ip_GoToIdleState()，以确认这是根本原因，然后再连接完整的定时器机制。 此致， 丹尼尔

Help needed, issue with LIN host transmission Help: When using the LIN function on S32K314 configured as master mode, only the frame header is sent. If the slave does not respond, the master cannot send the frame header again. The configuration is as follows: _0-1787127326823.png_0-1787127326823.png Re: Help needed, issue with LIN host transmission Hi @杨工, Based on the screenshot you posted, LIN_FRAMERESPONSE_RX indicates that the master node will receive the response part of a LIN frame. When configured as a subscriber for a specific frame ID, the node sends the Break + Sync + PID header and then listens for the Data + Checksum from the slave. If the slave does not send anything, the master will not terminate the frame on its own. Any subsequent call to Lpuart_Lin_Ip_SendFrame() will return STATUS_BUSY. The application is responsible for terminating the transfer. The RTD LIN driver provides a Lin Frame Timeout feature for exactly this situation. If you enable it in the configuration tool and implement the timer notifications (LinLpuartStartTimerNotification / LinLpuartStopTimerNotification), calling Lpuart_Lin_Ip_TimerExpiredService() on timeout expiry will return the driver state to IDLE. As a quick diagnostic, you can call Lpuart_Lin_Ip_TimerExpiredService() or even Lpuart_Lin_Ip_GoToIdleState() directly from the application whenever Lpuart_Lin_Ip_SendFrame() returns STATUS_BUSY, to confirm this is the root cause before wiring up the full timer mechanism. Regards, Daniel

MIMXRT1175AVM8B Hardware Integration Support or Referance schematic Hi NXP team, We are designing an AV Controller using your MIMXRT1175AVM8B MCU. While working on the hardware schematic, we found that the available datasheet and hardware design guidelines do not provide sufficient details for some of the hardware interface configurations, Like regarding the RGMII/Ethernet interface and the exact MCU pin connections. Therefore, we would appreciate hardware integration support from NXP, or at least a reference schematic for the MIMXRT1175AVM8B that we can use as a design reference. Please provide the necessary hardware integration guidance, recommended connections, or any available reference schematic/design files for the Ethernet/RGMII interface. Thank you for your support. Thank you. Re: MIMXRT1175AVM8B Hardware Integration Support or Referance schematic Hi @Ntn-Tech , Thanks for your interest in NXP MIMXRT series! NXP provides the schematic for the RT1170-EVKB as a reference design. In addition, AN14251 provides detailed information on ENET usage and pin configuration. For the RT1175 you are using, please refer to the relevant information in Table 25, “i.MX RT117x – ENET1G RGMII pads.” Before implementing this, it is best to double-check using the ConfigTool provided in MCUXpressoIDE. Best regards, Gavin

Request for S32SDK S32K1xx RTM 4.0.1 Package or Download Link Dear NXP Community Team, I am currently working with the NXP S32K1xx series board using the S32 Design Studio (S32DS) IDE. I am looking for the S32SDK S32K1xx RTM 4.0.1 package for my development work. Could you please share the ZIP package or provide an official download link from where I can obtain this SDK version? I specifically need S32SDK S32K1xx RTM 4.0.1 to ensure compatibility with my existing project and development environment. I would appreciate your assistance. Thank you. Re: Request for S32SDK S32K1xx RTM 4.0.1 Package or Download Link Hi, S32SDK S32K1xx RTM 4.0.1 was introduced in S32 Design Studio v3.4, you can refer to https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/S32-Design-Studio-for-S32-Platform-v3-4-Windows-Linux-released/ta-p/1206337 The K1 packages can be installed on the product from the S32DS Extensions and Updates tool. S32SDK S32K1xx RTM 4.0.1  can be added to S32DS 3.5 as well. So assuming that you have fresh S32DS v3.5 installation. First step is update existing packages: image (23).pngimage (23).png When done - as a first package you need to install Development Package for S32K1xx - this is basic support for K1 devices:   Selecting the K1 dev package also install dependencies:  image (25).pngimage (25).png and last step is installing the RTD: image (26).pngimage (26).png Hope it helps. BR, Petr

S32K312 LPSPI 从模式 joshua9264_0-1787132569429.pngjoshua9264_0-1787132569429.pngjoshua9264_0-1787132569429.png 工作模式：从机模式、4 行 （B）正确还是（C）正确？ Re: S32K312 LPSPI Slave mode 嗨@joshua9264 两种配置都有效。 默认情况下，LPSPI 接口按照选项 B 运行，其中： SIN 作为输入数据线，连接到主控端的输出端。 SOUT 作为输出数据线，连接到主控端的输入端。 但是，也可以交换数据引脚方向，使 SOUT 用作输入数据线，SIN 用作输出数据线，这对应于选项 C。要实现此配置，需要相应地设置 CFGR1[PINCFG] 字段。 BR，VaneB Re: S32K312 LPSPI Slave mode 好的，谢谢。

debug launch fails: Timed out trying to launch GDB Hello, I am using an S32K566 board with S32 Design Studio 3.6.10 and an S32 Debug Probe. I followed the tutorial step by step. The project builds successfully, but when i start debugging i get this error. "Launching anomaly detection" has encountered a problem. Error in services launch sequence Timed out trying to launch GDB I have already tried creating a new debug configuration and checking the GDB paths, but the issue remains Could you please advise what may cause this error? Thanks,   Re: debug launch fails: Timed out trying to launch GDB Hi, The error is quite generic and can be caused by several issues. Could you please provide more information to address this?   1. Console log — the full text from the S32DS Console tab (not a screenshot). This can show exactly where the connection times out (probe found? target power? SWD/JTAG connect? reset?). 2. Verify that the S32DS installation is complete, updates and desired extensions installed 3. Hardware - Is it an NXP EVB or a custom board? How is the probe connected — USB or Ethernet? 4. Previously programmed state - Was the MCU previously programmed with anything (especially HSE/security-related firmware, or a bootloader that modifies DAP access)? Was it ever debugged successfully on this board before? 5. Simple project test — does the same failure occur with a freshly created Hello World / empty project on a clean workspace? This helps isolate whether it's project-specific or a board/probe/environment issue. 6. Debug Configuration screenshot — specifically the Debugger tab, to verify the correct device, interface speed, and connection settings.   BR, Petr

DESFire EV3 NDA電子署名リクエストが送信されませんでした MIFARE DESFire EV3のNDA承認されましたが、Adobe Signのリクエストは届かず、サポートがNXP契約へのエスカレーションを拒否しています(ケース00996763) こんにちは、 NXP側の技術的な理由で停滞しているNDAプロセスを終わらせるのを手伝ってくれる方を探しています。 バックグラウンド: 私はチェコ共和国のソフトウェア開発者で、MIFARE DESFire EV3(MF3DHx3)をベースにしたクローズドループNFC決済拡張機能を備えたモバイルPOSアプリケーション(Android/iOS)を開発しています。DocStoreからEV3の機密ドキュメント(完全なデータシート/コマンドセット、セキュアメッセージング、キーマネジメント)が必要です。 2026年8月1日にNXPのオンラインプロセス(サポートケース#00996763)を通じてNDA申請を提出しました。 8月1日から7日の間に、NXPのコンプライアンス要求に応じたすべての書類を提出しました:会社ウェブサイト、公式取引登録簿、所有構造、詳細なプロジェクト説明、ボリューム、設計段階、最終用途。 8月12日、NXPテクニカルサポートはNDAが承認され、NXP Contracts/Adobe Acrobat Signを通じて私の署名メールに送信されたことを確認しました。8月18日、彼らは2回目の電子署名リクエストを確認した。 問題： Adobe Signのリクエストはどちらも届きませんでした。受信トレイにも、迷惑メールフォルダにも、Adobe Signアカウントにも見当たらず、そして最も重要なことに、Microsoft 365 Exchangeのメッセージ追跡記録には、当該期間全体を通してadobesign.com / echosign.comからの配信試行の痕跡が一切残っていない。トランザクションは私のメールサーバーに到達する前に失敗します。 技術サポートは「セキュリティ上の理由からファイルの再送信はできません」と言い、「メールアドレスの確認はこれ以上できない」と言い、認可された代理店を通じてやり直すように言われました。Adobe Sign取引を確認して新しい契約を発行してもらうため、単にNXPコントラクトに案件を転送する(またはNDAをPDF形式で送って手書き署名を求める)という要請は、まだ対応されていません。 問題のメールアドレスは私のドメイン内の唯一の事業用アドレスであり、この件では他のすべてのやり取り、[email protected] からのすべてのメールも有効です。 私が求めているもの： NXP Contracts、MIFARE製品チーム、またはAdobe Sign監査記録にアクセスできる方がいれば、ケース#00996763を見て、eSignの再発行か、別のフォームでNDAを提出していただけませんか?デューデリジェンス審査は完了し承認されました。残っているのは書類1点のみです。 適切なお問い合わせのヒントをいただけると大変ありがたいです。ありがとう。 ペトル・ザフラドニク チェコ共和国 Re: DESFire EV3 NDA eSign request never delivered こんにちは、エドゥアルドさん。 ご返信ありがとうございます。理解していますし、NDAのチケットを続けたいと思います。問題はチケットが事実上閉じられていることです。 テクニカルサポートは2度「オンラインは進めない」と返答し、代理店を通じてやり直すように言われており、法務・契約チームへの転送の要請も対応されていません。 そこでお願いはこれだけです:ケース番号00996763を内部の法務チームに渡していただけますか?Adobe Signの取引が見られる誰かに確認してもらえますか?秘密保持契約は8月12日に承認されましたが、電子署名依頼が私の手元に届きませんでした（メールサーバーの追跡記録にも配信試行の記録が全くありません）。電子署名依頼を再発行するか、手書き署名用のPDF形式のNDAを提供すれば、すぐに解決するでしょう。 このThreadを参照したチケットにメモを追加します。ありがとう。 ペトル Re: DESFire EV3 NDA eSign request never delivered こんにちは、 @clexpert さん。 あなたの調子が良いといいのですが。 申し訳ありませんが、NDAの話題を扱う適切な方法ではありません。すべての手続きは、 NDAオンラインフォームの発行後、当社の法務チームが担当します。 処理状況に関する詳細については、NDAチケットで引き続きお問い合わせください。 よろしくお願いいたします。 エドゥアルド。 Re: DESFire EV3 NDA eSign request never delivered こんにちは、エドゥアルドさん。 改めてありがとうございました。あなたのアドバイスに従い、NDAチケット(CASE 00996763)を継続し、あなたが言ったように法務・契約チームに案件を転送するよう明確にお願いしました。彼らがこれらの案件を担当しています。 今日受け取った唯一の返信は、3回目の一行だけのメッセージでした:「NDAの作成についてはNXP代理店にご連絡ください。」法務部への転送もなく、Adobe Signの納品失敗に関するコメントもなく、私が問い合わせた監査証跡への言及もなかった。 3週間経過した現状をまとめると以下のようになります。 秘密保持契約書は8月12日に審査、承認され、発行されました。 - 2件のAdobe Signリクエストがメールサーバーに届かなかった(完全なメッセージトレースで確認され、配達の試みは全くありません)。 - 技術サポートは再発行できず、代理店のアドバイスを繰り返すのみです。 - 私は並行して認可された代理店に連絡し、待っています。 法務・契約部への内部引き継ぎを自分で行ってもらえるか、直接連絡先を教えていただけますか?既に承認済みの秘密保持契約書を、再発行された電子署名リクエスト、または手書き署名用のPDFファイルとして送付していただきたいです。私は建設的なトーンを保っています。ただ、これで行動できる誰かに届くことが欲しいのです。 ありがとう。 ペトル