Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
添付モデル内のCANアナライザを停止・再起動した後に複数のCANメッセージを送信する方法 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ヒンネン こんにちは、 RHinnen 以下の問題を解決するために貴重な時間をいただけませんか?以下の問題を解消するために。CANアナライザーを停止・再開始した後もMCUをリセットせずに複数のCANメッセージを送信し続けるモデルを変更する方法について教えてください。MPC574xP サンプルプロジェクト - 通信で提供されているサンプル -CAN1 (Flexcan Traffic) には、この問題は存在しません。 これまで、モデルに別のCANメッセージ(異なるID)を追加しても、CANアナライザーはID CANメッセージを1つしか送っていません。CANアナライザは、停止および開始後にCANメッセージの送信を停止します。 解決策をお待ちしております。どうもありがとうございました! サンプル・モデル Re: How to send multiple CAN messages after stop and restart the CAN analyzer in the model attached こんにちは、 私も同じ問題の解決策を探しています。 もしその問題を解決したなら、MCUを再起動せずにCAN信号を送信してください。あなたのやり方を教えていただけると、私のプロジェクトに役立ちます。 ありがとう、 ラフル Re: How to send multiple CAN messages after stop and restart the CAN analyzer in the model attached <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> こんにちは、スパーク はい、残念ながら、同じMBを複数の転送に使用したい場合は、以下のいずれかの方法を取る必要があります。 - ブロックモードを使うか(アプリケーションの動作が少し遅くなる可能性が高い) - ノンブロッキングモードを使用するが、同じMB上での2回目の転送は、1回目の転送が完了した後にのみ実行されるようにする。そうでなければ、最初の転送は2番目の転送によって停止され、完了まで実行されません。 2つ目の選択肢は、**アプリケーション**の書き方によります。タイミング**マネジメント**は自分で行う必要がありますが、タイミング**マネジメント**のオーバーヘッドによっては、やや速い**アプリケーション**ができるという利点もあります。 最初の選択肢は比較的簡単です(ブロックがすべて処理します)が、その少しの余分な時間がアプリケーションに記載できるかどうかを決める必要があります。 最良のシナリオは、マネジメントが使えてノンブロッキングモードを使える場合で、転送ごとに専用のマザーボードセットが割り当てられている場合です。 これで少しは状況が明確になったでしょうか。 敬具 ラズバン。 Re: How to send multiple CAN messages after stop and restart the CAN analyzer in the model attached <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> この質問は11月に寄せられたものですが、何か進展はありましたか? 私が発見した問題点は、メッセージバッファをメッセージごとに個別に設定していなかったことでした。各メッセージを特定のバッファに読み込むように設定する必要があるとは知りませんでした。 Re: How to send multiple CAN messages after stop and restart the CAN analyzer in the model attached <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 正しいアプローチがどのようなものなのか、私にはまだ分かりません。正しい例を教えてもらえますか? ありがとう。 Re: How to send multiple CAN messages after stop and restart the CAN analyzer in the model attached <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> ポールヴラーゼ、 ご確認いただき、解決策をご検討ください。ありがとう! ダニエル
查看全文
SJA1110 Qbv AdminBaseTime Configuration Dear NXP members, I have been working on the configuration of the SJA1110 switch on the S32G-VNP-RDB3 board for enabling the TSN features such as PTP and Qbv. I am using the SJA1110 SDK for S32 Design Studio to configure the switch, generate an updated sja1110_uc.bin file, and deploying it on the S32G board. Although I have been able to understand and test the configuration of most Qbv parameters, I was not able to grasp the correct configuration of the ADMINBASETIME[31:0] and ADMINBASETIME[63:32] on the QBV Administrative Parameters table. According to the documentation in the document um549820-UM11107 Software User Manual for SJA1110(2.0), ADMINBASETIME is explained as: Defines the administrative value used for the base time, expressed in PTP/free running timescale, used for reference when calculating the moment in time when the reconfigured gate cycle begins (CycleStartTime) . But it does not provide any clue about how to calculate this value in a real project. Besides, the SJA1110 Qbv example on the SJA1110 Extended Configuration presentation uses 0 (start directly for this parameter). Let's imagine one example. Qbv is configured for the port 3 of the SJA1110 switch, which has a speed of 1000Mbps, and a granularity of 200 ns. One cycle has 500 μs and three segments: In the first segment, all Traffic Classes are open, except TC7. It lasts for 100 μs (TRIGGER_TIME = 500); In the second segment, only Traffic Class 7 is open, the other TCs are closed. It lasts for 300 μs (TRIGGER_TIME = 1500); In the third segment, all Traffic Classes are open, except TC7. It lasts for 100 μs (TRIGGER_TIME = 500). But in the same network there are another TSN switches configured with a Qbv cycle of 500 μs, but different segment intervals. How do I calculate ADMINBASETIME in order to synchronize between TSN switches and make sure it aligns with the gPTP time epoch? Thank you very much for your support! Re: SJA1110 Qbv AdminBaseTime Configuration Hello @GuilhermeS32G , Yes, ADMINBASETIME configuration ideally should be set programmatically during runtime to ensure that the Qbv on all switches is synchronized.  I would suggest to build the SJA1110 static configuration with ADMINBASETIME = 0. ADMINBASETIME should be programmed dynamically at runtime after gPTP synchronization is established. In that case, a host application, TSN management stack, CNC or other custom configuration software would read the current synchronized time, select a future base time with sufficient margin, write the Qbv administrative parameters (via dynamic reconfiguration) and trigger the configuration change. I would not recommend resetting the gPTP time at each startup only to make a fixed ADMINBASETIME valid. Best regards, Pavel Re: SJA1110 Qbv AdminBaseTime Configuration Hello @PavelL , Thanks for your support once again. So, from my understanding, this ADMINBASETIME configuration ideally should be set programmatically during runtime so to ensure that the Qbv schedule is in the future. In my case, as the SJA1110 switch is booting in SDL Boot, I am using the SJA1110 SDK for S32DS for programming its firmware. In this case, I would have to set the ADMINBASETIME in the QBV Administrative Parameters table; then build the new firmware file; deploy it into the S32G-VNP-RDB3 board; reboot the board so that the new configuration takes effect. The first time the ADMINBASETIME would be in the future, but then if I don't update the firmware in the subsequent runs, it would always have to adjust the active start time, as you have mentioned. In this case, wouldn't be better to simply set the ADMINBASETIME to 0? Otherwise, it would be better to reset the gPTP time during every start-up. Best regards, Guilherme Re: SJA1110 Qbv AdminBaseTime Configuration Hello @GuilhermeS32G , ADMINBASETIME should be understood as the absolute time reference/phase reference for the Qbv schedule. It is used to align the start of the repeating Qbv cycle to the synchronized time domain. It is not calculated from the port speed and it is not based on the TRIGGER_TIME granularity. In a multi-switch TSN system, gPTP / IEEE 802.1AS provides the common synchronized time base, but it does not automatically configure the Qbv schedule. The Qbv configuration, including ADMINBASETIME, must be programmed by a TSN management stack/CNC or by application-specific/custom software running on the host processor. IEEE 802.1Qcc describes centralized TSN configuration models where a CNC computes and distributes TSN configuration to the network devices.  https://www.ieee802.org/1/files/public/docs2017/cc-Kehrer-StartOfCycleReference-0117-v01.pdf A typical procedure might look like: 1. Start gPTP / 802.1AS and wait until all relevant TSN devices are synchronized. 2. Read the current synchronized time from the device/PTP time domain. 3. Choose a future base time: ADMINBASETIME = current_gPTP_time + safety_margin The safety margin should be large enough to allow the configuration to be written to all switches/ports before the selected base time is reached. 4. Program the same ADMINBASETIME and the same cycle time on all switches/ports that must share the same Qbv cycle phase. 5. Program the per-port GCL entries according to the required schedule. If alignment to the gPTP time epoch is required, the selected base time can also be aligned to the cycle boundary, e.g.: ADMINBASETIME = ceil((current_gPTP_time + safety_margin) / cycle_time) * cycle_time This is the same general idea used by Linux taprio: base-time defines when the schedule starts; if the base time is already in the past, the active start time is derived by adding an integer number of cycle times until the resulting start time is in the future. https://www.cisco.com/c/en/us/td/docs/switches/lan/cisco_ie4000/tsn/b_tsn_ios_support/b_tsn_ios_support_chapter_01.html https://deepwiki.com/nxp-qoriq/tsntool/5.2-device-configuration For SJA1110, the final ADMINBASETIME value must be encoded according to the time format expected by the SJA1110 Qbv configuration, and then split into: ADMINBASETIME[31:0] = lower 32 bits ADMINBASETIME[63:32] = upper 32 bits So, in summary: gPTP provides the common time; another software/configuration layer must choose and program the Qbv ADMINBASETIME relative to that time. This may be done by a TSN management stack/CNC or by custom application code in a simpler embedded system. Best regards, Pavel
查看全文
S32N55 HSE2 CRSドメイン認証が完了しません こんにちは、 私たちはS32N55上でHSE2ベースのSecure Debugを実装しており、SDC-600のデバッグ認証フロー(チャレンジ/レスポンス、APPモード、AES-256-CMAC)を用いています。これは、T32 CMMホストスクリプトがデバッグポートを介してSDC-600と通信して駆動されます。 **状態** - **FSSドメイン**:セキュアデバッグ認証が正常に完了します。デバッグターゲット `0x1A` (FSS) は、チャレンジ/レスポンスの交換後に `AUTHSTATUS = 0xBBB` を返し、ドメインのロックが解除されたことを確認します。 - **CRSドメイン**:認証が完了しない。CRSにはデバッグターゲット「0x1B」を使用しています(HSE2 FWリファレンスマニュアルからの確認待ち、下記質問1参照)。 **CRSの観測された挙動** 1. SDC-600 COMM_STARTとSoC Infoの交換が正常に完了しました。 2. ターゲット `0x1B` への AUTH_MODE_REQ は、予想どおり `AUTH_MODE = 0x0` (チャレンジベース) を返します。 3. APP_CHALLENGEリクエストが完了します;32バイトのチャレンジがFWから受信されます。 4. ADKPを使ってAES-256-CMACとしてチャレンジを計算し、16バイトの「appChallengeAuth」応答を送信します。この送信は、トランスポートレベルのエラーなく完了しました。 5. **この時点では、FWは`RxRESULT`を送信しません。**ホストスクリプトは、`rx_response_from_fw` での応答を待って停止します。`0xF2` (失敗) も ACK パターンもなく、応答がまったくありません。これは正常な障害とは異なります。ファイアウォールがこの要求に対する応答を生成する段階にすら達していないようです。 **現在の仮説** FSS側では、OTPのADKPを所有者の認可/認証キー(「HSE_SRV_ID_DEBUG_KEY_MAPPING」)として登録するために「Sherpa_Cdd_SetOwnerDebugKeyMap()」を一度呼び出します。このマッピングは、通話が発信されるMUチャネルの文脈でのみ適用されており、CRS側のHSE2インスタンスには見えないと推測されます。これが、CRSがストールするために明示的な失敗を返さずにCARD_REQUESTする理由を説明しています。 **質問** 1. `AUTH_MODE_REQ`と`CARD_REQUEST`におけるCRSドメインの正しいデバッグターゲット/ドメインID値は何ですか?現在、`0x1B`と想定していますが、確認または修正をお願いします。 2. `Sherpa_Cdd_SetOwnerDebugKeyMap()` (`HSE_SRV_ID_DEBUG_KEY_MAPPING`) はドメインごと/MUごとに発行する必要がありますか、それとも FSS と CRS で共有される単一のグローバルマッピングがありますか?ドメインごとに設定する場合、このサービスにおける対象となるMU/所有者はどのように選択されるのですか? 3. `SetOwnerDebugKeyMap` は起動のたびに呼び出す必要がありますか、それともマッピングは一度設定されると永続的になりますか (例:OTP/NVMの状態に紐づいているので、一度だけ呼び出せばいいのですか? 4. 'CARD_REQUEST'におけるCRSドメインに対して期待されるOID値は?現在、FSSで有効な方法と同様に、すべて`0xFF`(16バイト)を送信しています。 5. CRSドメインにおける`CARD_REQUEST`パケットの構造(`hseDebugCardCmd_t`)はどのようなものですか?`KRI`、`OID`、`AuthScheme`、またはデバッグドメインシグナルマップフィールドにおいて、FSS/APPドメインのレイアウトと違いはありますか? 6.CRSの「CARD_REQUEST」の認証タグはどのように計算すべきでしょうか?FSSと同じ「debugCardInfo」フィールド上でCMACで処理されるのか、それともCRSは異なるフィールドを含める必要がありますか? CRSドメインの想定されるシーケンス/値に関する情報があれば大変助かります。必要であれば、弊社のCMMスクリプトと取得したSDC-600バイトログを共有いたします。 よろしくお願いします。 Re: S32N55 HSE2 CRS domain authentication does not complete こんにちは、 @EddiePark 投稿ありがとうございます。 ご提示いただいた9つの質問につきましては、社内チームと協議を開始しており、現在も調査中です。進展があり次第、速やかにご回答いたします。 新たに挙げられた質問については、まず以前の質問と照らし合わせて確認し、その後一つずつ調査を進めていきます。 BR チェイン
查看全文
S32K566 MCALはCANXLをサポートしていますか?デモはありますか? S32K566 MCALはCANXLをサポートしていますか?デモはありますか? Re: S32K566 MCAL支持canxl吗?有demo吗 こんにちは、@ leonchan2 S32 DS内のMCALでCANXLコンポーネントを選択することについて言及されていますか? もしそうなら、いいえ、私が確認した限りでは、それはドライバーでのみ設定可能です。 EB TresosではCANXLの設定が可能で、S32 DSで提供されているループバックモードで動作するデモを確認しました。 S32K5はまだ量産市場に出回っていません。詳細については、販売店またはFAEにお問い合わせください。
查看全文
S32G3プラットフォームソフトウェア統合を用いてS32G3上でマルチコアアプリケーションを有効化する こんにちは; 私たちは、S32G399a に適用されたドキュメント AN13750 の手順を再現しようとしていますが、IPCF モジュールのビルドに関して懸念があります。 ドキュメントには「 0001-ipc-multi-instances.patch 」を使用するように記載されています。しかし、これはS32G3には適用されません。 S32G3の場合、ドキュメントのすべての手順を進めてデュアルブートに成功するために、IPCFモジュールのビルドをどのように進めればよいか説明する方法はありますか? Re: Enabling Multicore Application on S32G3 using S32G3 Platform Software Integration こんにちは、 @TrikiIkram 投稿ありがとうございます。 1. S32G3に関するAN13750と同様の参考資料となるような公開文書がまだ存在しないことをお詫び申し上げます。 2. 現時点では、S32G3での使用方法のステップバイステップガイドではなく、AN13750を参考として使うことをおすすめします。S32G3プラットフォーム上でIPCFを設定する際は、マルチインスタンスサンプルではなく単一インスタンスサンプルを直接試すことをおすすめします。そうすれば、前述のパッチを適用する必要がなくなります。 BR チェイン
查看全文
RT1170 EVKB 双核示例:CM7 启动时卡住 大家好, 我刚开始使用RT1170 EVKB开发板,正在尝试运行位于以下位置的多核Hello World示例: boards/evkbmimxrt1170/multicore_examples/hello_world 我使用的是 MCUXpresso SDK v26.03.00(最新可用版本)。 当我加载多核示例时,CM7 内核在启动期间挂起,而调试器显示 CM4 内核正在运行。CM7 永远不会执行到 `main()`。 故障状态寄存器包括: 为了排除多核示例的问题,我还尝试运行独立的 CM7 Hello World 示例,但它表现出相同的行为。但是,独立的 CM4 Hello World 示例可以正常运行。 该电路板为RT1170 EVKB ,采用默认跳线和拨码开关设置,我没有修改任何硬件配置。 有人在使用 SDK 26.03.00或 RT1170 EVKB 时遇到过这个问题吗?CM7 内核是否需要任何额外的电路板配置、启动设置或调试器配置? 我还测试了之前的 SDK 版本( v2.13.0 ),但发现 CM7 内核也存在同样的问题。 任何建议都将不胜感激。 谢谢! Re: RT1170 EVKB Dual-Core Example: CM7 Hangs at Startup 嗨@FranklinOmo , 请问您能否分享一下您电路板的原理图版本?另外,为了简化审核流程,您能否给我们发送一张电路板的照片? 此致, 巴勃罗 Re: RT1170 EVKB Dual-Core Example: CM7 Hangs at Startup 嗨@Pablo_Ramos 以下是板的图片,供您参考。 Re: RT1170 EVKB Dual-Core Example: CM7 Hangs at Startup 嗨@FranklinOmo , 谢谢你提供的电路板照片。 你能帮我批量擦除板吗? 您可以在以下文档中找到使用 SPT 执行批量擦除的步骤: RT 开发板调试器连接问题恢复 您能否也帮我更新一下固件进行测试? 有关固件更新的说明,请参阅 MIMXRT1170-EVKB 板硬件用户指南第 2.11 节“板载调试器”。 您之前是否成功编程并运行过 CM7 应用程序?还是说,自从电路板从包装盒里拿出来后,就一直存在这种问题? 如果问题仍然存在,您能否尝试使用 GUI Flash Tool 或 SPT 对设备进行编程? 顺祝商祺! 巴勃罗
查看全文
SoC: i.MX8QXP (S1MX8QX5AVLF1BBと表記) Re: SoC: i.MX8QXP (marked S1MX8QX5AVLF1BB)brick こんにちは、 @Potesz さん ご質問は何ですか?問題について、より詳しい情報を提供してください。 BR
查看全文
LPC845 の GPIO への DMA 書き込みが失敗します LPC845 DMAはGPIOを0xA0000000で書き込めないようです GPIO書き込みを実行しようとすると、DMA0 ->ERRINT=1 というエラーが発生します。 トラブルシューティングの手順として、宛先アドレスをRAMに変更したところ、ERRINTフラグは発生しなくなりました。 これが本当に不可能なのかどうかを断定できる情報源は見つかりませんでした。 決定的ではないものの、その可能性を示唆する参考文献を見つけました: https://community.nxp.com/t5/LPC-Microcontrollers/Lpc-824-DMA-to-GPIO/m-p/650903 どなたか確認してもらえますか? Re: LPC845 DMA write to GPIO fails こんにちは、 @phatpaul ご質問ありがとうございます。 はい、LPC845 DMAコントローラはアドレス0xA0000000のGPIOレジスタ空間に直接書き込みできません。The GPIO ペリフェラル is コネクテッド through the Cortex-M0+ I/O bus for fast CPU アクセス, whereas the DMA コントローラ アクセス memories and supported ペリフェラル through the AHB/APB bus インフラ. さらに、LPC845のデータシートには次のように記載されています。 「DMAコントローラーはすべてのメモリとUSART、SPI、I2C、DAC、そしてキャパシティブタッチにアクセスできます。」 GPIOはDMAがアクセス可能なペリフェラルには含まれていません。したがって、GPIOレジスタ空間へのDMA転送はサポートされておらず、転送エラー(ERRINT)が発生します。これは、お客様が観察された動作と一致しています。 よろしくお願いします。 BR アリス
查看全文
RT1170 EVKBデュアルコアの例:CM7が起動時にハングアップする こんにちは、皆さん 私は最近RT1170 EVKBボードを使い始めたばかりで、以下の場所にあるマルチコアHello Worldサンプルを実行しようとしています。 boards/evkbmimxrt1170/multicore_examples/hello_world 私はMCUXpresso SDK v26.03.00(最新バージョン)を使っています。 マルチコアのサンプルをロードすると、CM7コアが起動中にハングアップする一方、デバッガーではCM4コアが動作していることが示されます。CM7は`main()`に到達しません。 障害状態レジスタは以下のとおりです。 マルチコアの例に問題がある可能性を排除するため、スタンドアロンのCM7 Hello Worldの例も実行してみましたが、同じ動作を示しました。しかし、スタンドアロンのCM4 Hello Worldサンプルは正しく動作します。 ボードは RT1170 EVKB ( ジャンパーとディップ・スイッチ設定 )で、ハードウェア構成は変更していません。 SDK 26.03.00 やRT1170 EVKBでこの問題に遭遇した方はいらっしゃいますか?CM7コアを使用するには、追加のボード設定、ブート設定、またはデバッガー設定が必要ですか? 以前のSDKバージョン(v2.13.0)もテストしましたが、CM7コアでも同じ問題が起きていました。 何かご提案があれば大変ありがたいです。 ご回答をお待ちしています。 Re: RT1170 EVKB Dual-Core Example: CM7 Hangs at Startup こんにちは、@FranklinOmo さん。 基板の回路図の改訂版を教えていただけますか?さらに、レビューを簡素化するために、ボードの写真を送ってもらえますか? よろしくお願いします、 パブロ Re: RT1170 EVKB Dual-Core Example: CM7 Hangs at Startup こんにちは、 @Pablo_Ramos さん。 参考までに、ボードの画像を掲載します。 Re: RT1170 EVKB Dual-Core Example: CM7 Hangs at Startup こんにちは、@FranklinOmo さん。 ボードの写真をありがとうございます。 ボードの大量消去を手伝ってもらえますか? SPTを使ったマス消去の手順は以下の文書で確認できます: デバッガ接続の問題に対するRTボードのリカバリ ファームウェアのアップデートも手伝っていただけますか? ファームウェアの更新手順は、MIMXRT1170-EVKBボードハードウェアユーザーガイドのセクション2.11「搭載デバッガ」に記載されています。 これまでにCM7アプリケーションを成功裏にプログラム・実行できたことはありますか?それとも、この動作はボードを箱から出した当初からありましたか? 問題が続く場合は、GUI Flash ToolやSPTを使ってデバイスのプログラミングも試してみてはどうでしょうか? よろしくお願いいたします。 パブロ
查看全文
LS1028ARDb Yocto-SDKビルドの問題 こんにちは、 私はここに書かれている指示に従おうとしています。 https://github.com/nxp-qoriq/yocto-sdk LS1028ARDBのOSおよびSDKイメージを構築するために walnascarがデフォルトブランチのようですが、上記のリンク先の指示に従うとビルドが失敗します。 MKDIR Yocto-SDK CD YOCTO-SDK Repo init -u https://github.com/nxp-qoriq/yocto-sdk-b ワルナスカー リポジトリ同期 --強制同期 。./setup-env -m ls1028ardb bitbake fsl-image-networking これは3つのエラーで失敗します: - sysvinitインストールエラー - DTCネイティブコンパイルエラー - util-linux-native コンパイルエラー このドキュメントの手順も試してみましたが、誤った手順を回避したとしても、別の方法で失敗します(指定された「ls-image-desktop」が存在しません)。 https://docs.nxp.com/bundle/UG10081_LLDP_L6.1.55_2.2.0/page/topics/how_to_download_flexbuild.html flexbuildオプションも見つけ、ここに記載されている手順に従いました。 https://github.com/nxp/flexbuild git clone https://github.com/NXP/flexbuild.git CDフレックスビルド make docker ls1028ardb_defconfig を作成します すべてを作る これも以下のエラーで失敗します。 W: binfmt_misc が /proc/mounts に見つかりません -- マウントされていません OSイメージやSDKを構築する際の正しい手順は何ですか? よろしくお願いします。 マット Re: ls1028ardb yocto-sdk build problems 以下の最新のYocto Linux SDKリリースを使用してください。 今回のリリースには、以下に示すソースコードとビルド済みイメージの両方が含まれています。 ソースリリースファイルは、 https://github.com/nxp-qoriq/yocto-sdk/tree/walnascar-lsdkにあります。 ブランチ: walnascar-lsdk Linux BSP対応の基板、機能、既知の問題については、リリースノートをご参照ください Yocto用レイヤースケープソフトウェア開発キットユーザーガイド: UG10374.pdf Layerscape Linux SDK ユーザーガイド: UG10381.pdf 以下のプリコンパイル済みイメージは、 https://www.nxp.com/lgfiles/llsdk/walnascar/ にホストされています。 件 名称 説明 1 boot_ls1028ardb_lts_6.12.tgz LS1028ARDBのブートパーティションイメージ 2 boot_ls1043ardb_lts_6.12.tgz LS1043ARDBのブートパーティションイメージ 3 boot_ls1046ardb_lts_6.12.tgz LS1046ARDBのブートパーティションイメージ 4 boot_lx2160ardb-rev2_lts_6.12.tgz LX2160ARDBのブートパーティションイメージ 5 firmware_ls1028ardb_uboot_emmcboot.img LS1028ARDB eMMCブート用のBSPファームウェアイメージ 6 firmware_ls1028ardb_uboot_sdboot.img LS1028ARDB SDブート用BSPファームウェアイメージ 7 firmware_ls1028ardb_uboot_xspiboot.img LS1028ARDB XSPIブート用のBSPファームウェアイメージ 8 firmware_ls1043ardb_uboot_nandboot.img LS1043ARDB NANDブート用のBSPファームウェアイメージ 9 firmware_ls1043ardb_uboot_norboot.img LS1043ARDB NORブート用BSPファームウェアイメージ 10 firmware_ls1043ardb_uboot_sdboot.img LS1043ARDB SDブート用BSPファームウェアイメージ 11 firmware_ls1046ardb_uboot_emmcboot.img LS1046ARDB eMMCブート用のBSPファームウェアイメージ 12 firmware_ls1046ardb_uboot_qspiboot.img LS1046ARDB QSPIブート用のBSPファームウェアイメージ 13 firmware_ls1046ardb_uboot_sdboot.img LS1046ARDB SDブート用BSPファームウェアイメージ 14 firmware_lx2160ardb-rev2_uboot_emmcboot.img LX2160ARDB eMMCブート用BSPファームウェアイメージ 15 firmware_lx2160ardb-rev2_uboot_sdboot.img LX2160ARDB SDブート用BSPファームウェアイメージ 16 firmware_lx2160ardb-rev2_uboot_xspiboot.img LX160ARDB xSPIブート用BSPファームウェアイメージ 17 fsl-image-networking-ls1028ardb.rootfs.tar.gz Layerscape rootfsは基本的なネットワーク機能をサポートしていますLS1028ARDB 18 fsl-image-networking-full-ls1028ardb.rootfs.tar.gz Layerscape rootfsはLS1028ARDB上で完全なネットワーク機能をサポートしています 19 fsl-image-networking-ls1043ardb.rootfs.tar.gz Layerscape rootfsは基本的なネットワーク機能をサポートしていますLS1043ARDB 20 fsl-image-networking-full-ls1043ardb.rootfs.tar.gz Layerscape rootfsはLS1043ARDB上で完全なネットワーク機能をサポートしています 21 fsl-image-networking-ls1046ardb.rootfs.tar.gz Layerscape rootfsは基本的なネットワーク機能をサポートしていますLS1046ARDB 22 fsl-image-networking-full-ls1046ardb.rootfs.tar.gz Layerscape rootfsはLS1046ARDB上で完全なネットワーク機能をサポートしています 23 fsl-image-networking-lx2160ardb-rev2.rootfs.tar.gz Layerscape rootfsは基本的なネットワーク機能をサポートしていますLX2160ARDB 24 fsl-image-networking-full-lx2160ardbrev2.rootfs.tar.gz Layerscape rootfsはLX2160ARDB上で完全なネットワーク機能をサポートしています 25 フレックスインストーラー ツールの展開 画像展開の詳細はユーザーガイドの文書をご参照ください。 Debian Flexbuilder Linux SDKを使ってDebian Linux OSを使うこともできます。 Re: ls1028ardb yocto-sdk build problems この投稿の後、Flexbuild readme.md に載っていない前提条件がいくつかあるDebian Linux SDKユーザーガイドを発見しました。これにより、LS1028ARDB用のDebianベースのイメージを生成できるようです。 Yocto環境に似た方法でSDKを生成する手順は何ですか?それとも、標準的なクロスコンパイラをお勧めしますか? Debianソリューションは今やこのプラットフォームの推奨OSなのでしょうか?Yoctoは組み込みシステムにより適しているように感じます。 よろしくお願いします。 マット
查看全文
S32セーフティソフトウェアフレームワーク(SAF)およびセーフティ周辺ドライバ(SPD)に関する質問 1. 安全周辺ドライバはリアルタイム・ドライバを*置き換える*のか、それとも補強するのか? 2. これらの両方(またはどちらか一方、あるいはどちらも)はソースコード形式で提供されていますか? 3. ソースコードが出荷用ファームウェアに含まれる場合、単位あたりのロイヤリティは発生しますか? 4. 開発キットごと/ユーザーごと/参照あたりのライセンスは、他の方法でカウントされるのか、それとも一度購入すれば組織内で無制限に利用できるのか? 5. これらの車には何らかのセーフティ認証が付いていますか? よろしくお願いいたします。 ドゥルガ・チョードリー Re: Question about S32 Safety Software Framework (SAF) and Safety Peripheral Drivers (SPD) こんにちは、ドゥルガ・チョードリーさん。 1. RTDを補完/強化する。The SPD 製品ブリーフ and SAF 製品ブリーフ mentions “complements the S32 リアルタイム・ドライバ (RTD)” to cover safety-related on-chip ペリフェラル, and other NXP material says SPD SAF requires/targets specific compatible RTD パッケージ rather than replacing them. 2. はい。S32K3 SAFの納品物には「ソースコード、ユーザーマニュアル、SAFデモアプリケーション」と記載されており、S32K3 SPD納品物にも同様に「ソースコード、ユーザーマニュアル、SPDデモアプリケーション」と記載されています。 3.4.どうか選んだ 代理店と連絡してください。 5. 機能安全プロセスのコンプライアンスと安全関連の資料が付属しており、ECUやシステムの自動認証は含まれていません。 SAFはISO 26262機能安全準拠とされ、SEooCとして開発され、ASIL Dまでの統合に利用可能です。 SPDの資料にも同様に、ISO 26262機能安全基準(ASIL D)への準拠が記載されています。 セーフティパッケージには 、SAFセーフティマニュアル、セーフティ分析、FMEA、故障カバレッジ推定が含まれます。SAF/SPDをダウンロードする際には、 SW32K3_SPD_1.0.6_SafetyPack.zipのようなものをダウンロードできます。 よろしくお願いいたします ロビン Re: Question about S32 Safety Software Framework (SAF) and Safety Peripheral Drivers (SPD) こんにちは、 @Robin_Shen さん。 ご説明ありがとうございます。トピック3と4について:私たちはアメリカ合衆国に拠点を置く会社です。つまり、ライセンスを(もし購入するなら)代理店から購入するということですか?Digikeyのサイトを試してみたところ、このトピックに関するあなたのサイトに戻ってきました。具体的な連絡先情報(URL/メールアドレスなど)を教えていただけますか? よろしくお願いいたします。 ドゥルガ・チョードリー Re: Question about S32 Safety Software Framework (SAF) and Safety Peripheral Drivers (SPD) SPDは無料です。 NXPはSAF評価版の提供を終了しました。完全版のSAFは、NDA(秘密保持契約)を条件として、開発目的のみで利用可能になりました。 以下は内部チームから受け取った情報です: SAFの開発ライセンスを取得したいお客様は、それぞれの代理店を通じて手続きを進めるべきです。代理店はNXPの担当者と直接連絡を取り、お客様に見積もりを発行できます。顧客が条件を受け入れれば、ソフトウェアが提供されます。
查看全文
S32K3用のAES_ACCELサブシステムRMはどこで入手できますか? こんにちは、NXP 現在、 AES_ACCELモジュールの使い方を学んでいます。S32K3リファレンスマニュアルやHSEリファレンスマニュアルにはあまり情報が見つかりませんでした。AES_ACCELサブシステムリファレンス・マニュアルドキュメントには専用が記載されていますが、NXPのウェブサイトでは見つけられませんでした。リンクを教えていただけるか、ダウンロードできる場所を教えていただけませんか? 前もって感謝します。 シアンロン Re: Where to find AES_ACCEL Subsystem RM for S32K3? こんにちは@wuxianlong プライベートメッセージを送りました。
查看全文
ls1028ardb yocto-sdk build problems Hi, I'm trying to follow the instructions here: https://github.com/nxp-qoriq/yocto-sdk to build the OS and SDK images for the LS1028ARDB It appears that walnascar is the default branch, but the build fails if i use the instructions at the link above. mkdir yocto-sdk cd yocto-sdk repo init -u https://github.com/nxp-qoriq/yocto-sdk -b walnascar repo sync --force-sync . ./setup-env -m ls1028ardb bitbake fsl-image-networking this fails with 3 errors: - sysvinit installation errors - dtc-native compile errors - util-linux-native compile errors I've also tried the instructions from this document which fail in a different way even if you work around the incorrect instructions (the specified "ls-image-desktop" does not exist): https://docs.nxp.com/bundle/UG10081_LLDP_L6.1.55_2.2.0/page/topics/how_to_download_flexbuild.html I also found the flexbuild option, and followed the instructions here: https://github.com/nxp/flexbuild git clone https://github.com/NXP/flexbuild.git cd flexbuild make docker make ls1028ardb_defconfig make all this also fails with the error: W: binfmt_misc not found in /proc/mounts -- not mounted What are the correct instructions for building the OS image and SDK? Regards Matt Re: ls1028ardb yocto-sdk build problems Please use the following latest Yocto Linux SDK release. The release includes both source code and prebuilt images as listed below: Source Release files are on https://github.com/nxp-qoriq/yocto-sdk/tree/walnascar-lsdk Branch: walnascar-lsdk Linux BSP Supported boards, Features, Known Issues, please refer to Release Notes Layerscape Software Development Kit User Guide for Yocto: UG10374.pdf Layerscape Linux SDK User Guide: UG10381.pdf The following precompiled images are hosted on https://www.nxp.com/lgfiles/llsdk/walnascar/ > # Name Description 1 boot_ls1028ardb_lts_6.12.tgz Bootpartition image for LS1028ARDB 2 boot_ls1043ardb_lts_6.12.tgz Bootpartition image for LS1043ARDB 3 boot_ls1046ardb_lts_6.12.tgz Bootpartition image for LS1046ARDB 4 boot_lx2160ardb-rev2_lts_6.12.tgz Bootpartition image for LX2160ARDB 5 firmware_ls1028ardb_uboot_emmcboot.img BSP firmware image for LS1028ARDB eMMC boot 6 firmware_ls1028ardb_uboot_sdboot.img BSP firmware image for LS1028ARDB SD boot 7 firmware_ls1028ardb_uboot_xspiboot.img BSP firmware image for LS1028ARDB XSPI boot 8 firmware_ls1043ardb_uboot_nandboot.img BSP firmware image for LS1043ARDB NAND boot 9 firmware_ls1043ardb_uboot_norboot.img BSP firmware image for LS1043ARDB NOR boot 10 firmware_ls1043ardb_uboot_sdboot.img BSP firmware image for LS1043ARDB SD boot 11 firmware_ls1046ardb_uboot_emmcboot.img BSP firmware image for LS1046ARDB eMMC boot 12 firmware_ls1046ardb_uboot_qspiboot.img BSP firmware image for LS1046ARDB QSPI boot 13 firmware_ls1046ardb_uboot_sdboot.img BSP firmware image for LS1046ARDB SD boot 14 firmware_lx2160ardb-rev2_uboot_emmcboot.img BSP firmware image for LX2160ARDB eMMC boot 15 firmware_lx2160ardb-rev2_uboot_sdboot.img BSP firmware image for LX2160ARDB SD boot 16 firmware_lx2160ardb-rev2_uboot_xspiboot.img BSP firmware image for LX2160ARDB xSPI boot 17 fsl-image-networking-ls1028ardb.rootfs.tar.gz Layerscape rootfs supports basic networking functionality on LS1028ARDB 18 fsl-image-networking-full-ls1028ardb.rootfs.tar.gz Layerscape rootfs supports full networking functionality on LS1028ARDB 19 fsl-image-networking-ls1043ardb.rootfs.tar.gz Layerscape rootfs supports basic networking functionality on LS1043ARDB 20 fsl-image-networking-full-ls1043ardb.rootfs.tar.gz Layerscape rootfs supports full networking functionality on LS1043ARDB 21 fsl-image-networking-ls1046ardb.rootfs.tar.gz Layerscape rootfs supports basic networking functionality on LS1046ARDB 22 fsl-image-networking-full-ls1046ardb.rootfs.tar.gz Layerscape rootfs supports full networking functionality on LS1046ARDB 23 fsl-image-networking-lx2160ardb-rev2.rootfs.tar.gz Layerscape rootfs supports basic networking functionality on LX2160ARDB 24 fsl-image-networking-full-lx2160ardbrev2.rootfs.tar.gz Layerscape rootfs supports full networking functionality on LX2160ARDB 25 flex-installer Deploy tools Please refer to the User Guide document for the detailed steps of image deployment. You also could use Debian flexbuilder Linux SDK to use Debian Linux OS.  Re: ls1028ardb yocto-sdk build problems after posting this, I discovered Debian Linux SDK User Guide which has some pre-requisites not listed in the flexbuild readme.md. This appears to allow me to generate a Debian based image for the LS1028ARDB.  What are the instructions for generating an SDK in a similar way to the Yocto environment? or do you recommend a standard cross-compiler? Is the Debian solution now the recommended OS for this platform? Yocto feels more appropriate for an embedded system. Regards Matt
查看全文
Enabling Multicore Application on S32G3 using S32G3 Platform Software Integration Hello;  We are trying to reproduce the steps on doc AN13750 applied to the S32G399a, our concern is regarding the build of the IPCF modules.  In the doc it is said to use the "0001-ipc-multi-instances.patch" but this is not applicable on the S32G3  Is there a way to explain to us how to proceed the build of the IPCF modules in the case of the S32G3 in order to be able to go through all the steps in the document and succeed the dual boot. Re: Enabling Multicore Application on S32G3 using S32G3 Platform Software Integration Hello, @TrikiIkram  Thanks for your post. 1. Sorry that there is still not a public document for your reference, which would act as a similar reference as AN13750 for S32G3. 2. Currently, I suggest using AN13750 as a reference, not a step-by-step guide for using it on S32G3, for setup the IPCF on S32G3 platform, I suggest directly trying the single instance samples instead of the multi-instance sample, so that you will not need apply the patch mentioned. BR Chenyin
查看全文
利用 S32G3 平台软件集成在 S32G3 上启用多核应用程序 你好; 我们正在尝试将文档 AN13750 中的步骤应用于 S32G399a,我们关注的是 IPCF 模块的构建。 文档中提到要使用“ 0001-ipc-multi-instances.patch ”。但这不适用于S32G3。 能否向我们解释一下,在 S32G3 的情况下,如何构建 IPCF 模块,以便能够按照文档中的所有步骤进行操作并成功实现双启动? Re: Enabling Multicore Application on S32G3 using S32G3 Platform Software Integration 你好, @TrikiIkram 感谢你的帖子。 1. 很抱歉,目前还没有公开文档供您参考,该文档可以作为 S32G3 的 AN13750 的类似参考。 2. 目前,我建议使用 AN13750 作为参考,而不是在 S32G3 上使用它的分步指南。对于在 S32G3 平台上设置 IPCF,我建议直接尝试单实例示例,而不是多实例示例,这样您就不需要应用提到的补丁了。 BR 陈银
查看全文
哪里可以找到适用于 S32K3 的 AES_ACCEL 子系统 RM? 您好,NXP 我目前正在学习如何使用AES_ACCEL模块。我在S32K3 参考手册或HSE 参考手册中都找不到太多信息。文档中提到有专门的AES_ACCEL 子系统参考手册,但我没能在 NXP 网站上找到它。请问能否提供下载链接或告知下载地点? 提前致谢。 显龙 Re: Where to find AES_ACCEL Subsystem RM for S32K3? 嗨@wuxianlong 我给你发了私信。
查看全文
LPC845 DMA write to GPIO fails It seems LPC845 DMA cannot write GPIO at 0xA0000000 I get DMA0 ->ERRINT=1 when trying to do the GPIO write. As troublehooting step, I changed the dest address to RAM and do not get the ERRINTflag.  I have not been able to find a definitive source to say if this is truly impossible. I did find a reference which is not definitive but hints that this might be the case: https://community.nxp.com/t5/LPC-Microcontrollers/Lpc-824-DMA-to-GPIO/m-p/650903 Can someone please confirm? Re: LPC845 DMA write to GPIO fails Hello @phatpaul  Thanks for your question. Yes, the LPC845 DMA controller cannot write directly to the GPIO register space at address 0xA0000000. The GPIO peripheral is connected through the Cortex-M0+ I/O bus for fast CPU access, whereas the DMA controller accesses memories and supported peripherals through the AHB/APB bus infrastructure. In addition, the LPC845 datasheet states that: "The DMA controller can access all memories and the USART, SPI, I2C, DAC, and Capacitive Touch." GPIO is not listed among the peripherals accessible by DMA. Therefore, DMA transfers to the GPIO register space are not supported and will generate a transfer error (ERRINT), which is consistent with the behavior you observed. Thank you. BR Alice
查看全文
SoC: i.MX8QXP (marked S1MX8QX5AVLF1BB)brick Re: SoC: i.MX8QXP (marked S1MX8QX5AVLF1BB)brick Hi @Potesz  What is your question? Please provide more details about your problem. B.R
查看全文
LPC1549 点滅、ちくしょう、点滅! 私はLPC1549を専用基板に搭載しており、periph_blinkyサンプルを使用してMCUExpressoの使い方を習得しようとしています。ビルドとフラッシュは正常に完了しました。開発ボードに搭載されていないため、LEDピンを再割り当てする必要があります。systick.c にはそれが明確に示されていますLEDピンの設定が行われているファイル: Board_LED_Set(0, false); Board_LED_Set(1, true ); しかし、ピンの定義がどこにあるのか見つかりません。ピン「0」と「1」の定義はどこで確認できますか?それらをPIO0_22とPIO0_23に変更する必要があります。 よろしくお願いします! Re: LPC1549 blink darn you, blink! こんにちは、 @DanielLongoさん board.cで見つけられます デフォルトのピン「0」と「1」は25 3です PIO0_22とPIO0_23に変更したい場合は、 変える必要があるのは #define MAXLEDS 3 static const uint8_t ledpins[MAXLEDS] = {22, 23, 1}; static const uint8_t ledports[MAXLEDS] = {0, 0, 1}; これがあなたのお役に立てば幸いです。 BR ハリー
查看全文
关于S32功能安全软件框架(SAF)和功能安全外围设备驱动程序(SPD)的问题 1. 功能安全外围设备驱动程序是*取代*实时驱动还是增强实时驱动? 2. 这两项(或其中一项或两项均未提供)是否以源文件形式提供? 3. 如果源代码包含在出厂固件中,是否需要支付每单位的版税? 4. 开发套件/用户/参考资料的许可是否以其他方式计算,还是购买后即可在组织内无限使用? 5. 这些产品有任何功能安全认证吗? 顺祝商祺! 杜尔加·乔杜里 Re: Question about S32 Safety Software Framework (SAF) and Safety Peripheral Drivers (SPD) 您好,杜尔加·乔杜里, 1. 增强/补充 RTD。SPD 产品简介和SAF 产品简介提到“补充 S32 实时驱动程序 (RTD)”,以涵盖与安全相关的片上外围设备,而 NXP 的其他资料则表示 SPD SAF 需要/针对特定的兼容 RTD 封装,而不是替换它们。 2. 是的。S32K3 SAF 交付物清单包括“源代码、用户手册、SAF 演示应用程序”, S32K3 SPD 交付物清单也包括“源代码、用户手册、SPD 演示应用程序”。 3.4.请与您选择的代理商联系。 5. 它们附带功能安全流程合规性和安全保证,但不会自动对您的 ECU/系统进行认证。 SAF 被描述为符合 ISO 26262 功能安全标准,由 SEooC 开发,可用于 ASIL D 级以下的集成; SPD 材料也同样表示符合 ISO 26262 功能安全标准,最高可达 ASIL D 级。 功能安全包包含 SAF 功能安全手册、功能安全分析 FMEA、故障覆盖率估算。下载 SAF/SPD 时,您可以下载类似SW32K3_SPD_1.0.6_SafetyPack.zip的文件。 此致敬礼, Robin Re: Question about S32 Safety Software Framework (SAF) and Safety Peripheral Drivers (SPD) 你好@Robin_Shen 谢谢你的解释。关于第 3 点和第 4 点:我们是一家总部位于美国的跨国公司。所以,如果我们决定购买许可证,我们会从代理商那里购买吗?我尝试访问 Digikey 网站,但它把我带回到了你们关于这个主题的网站。请提供具体的联系方式(例如网址/电子邮件地址等)? 顺祝商祺! 杜尔加·乔杜里 Re: Question about S32 Safety Software Framework (SAF) and Safety Peripheral Drivers (SPD) SPD是免费的。 NXP不再提供SAF评估版本。完整版 SAF现在也已发布,仅供开发用途,需签署保密协议。 以下是我从内部团队获得的信息: 有兴趣获得用于开发的 SAF 许可证的客户应通过各自的代理商进行申请。代理商可直接与恩智浦代表联系,恩智浦代表可向客户提供报价。如果客户接受这些条款,即可提供软件。
查看全文