Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
int_sram_no_cacheable issue Hello @nxp ,     I am using s32k31xevb and RTD 5.0 and i am configured ADC, CAN and PWM module, when I configure SPI module i am getting , 'non_cacheable_bss' will not fit in region 'int_sram_no_cacheable' error. region overflow by bytes 864.   how to resolve this error? could you provide solution for this. Re: int_sram_no_cacheable issue hello @Julián_AragónM ,    The linker file adjustment is correct, when I manually disable the S32_MPU->CTRL = 0, I am not getting hard fault error.    I am using S32 design studio 3.6.0 and RTD 5.0 version. how to solve this vis configuration. kindly provide solution for this problem. Re: int_sram_no_cacheable issue Hello @Julián_AragónM ,           I deleted Det related files still I need 4kb space in int_sram_no_cacheable region.  could you give me aligned on 4KB boundary linker file or give me example for that. Re: int_sram_no_cacheable issue Hi @dhanabharathi, It seems that the no cacheable area is not aligned on 4KB boundary. For now, could you try keeping the linker file the same, and simply deleting Det component to see if enough space is freed up? Have you disabled Det in the modules? int_sram_no_cacheable region should only be used to save specific data buffers of the modules such as MCL, SPI, etc.  Best regards, Julián Re: int_sram_no_cacheable issue Hello @Julián_AragónM ,           I am adjusting the linker file like that attached blow. the memory region is not overlapped, but i am getting the hard fault handler issue, while MC_init_clock() function triggering. how resolve this problem?       if it is due to MPU problem, how to resolve this problem? note: In my configuration MPU is disabled. Re: int_sram_no_cacheable issue Hi @dhanabharathi, 1. Are you deleting all related Det files? Have you disabled all of the error detection in your modules? If not, the driver may try to include related files: 2. Hard to say without seeing what you modified or where does the hard fault happened, however, please check the .map file compiled by your project, and adjust the link file according to the size of your program. When adjusting the linker file, pay attention to MPU config and such. I suggest deleting Det.c for now to avoid overflow for now. Best regards, Julián Re: int_sram_no_cacheable issue hello @Julián_AragónM ,   1. if I remove Det.c file from RTD i am getting compilation error. I no need Det related (det.c) file how to handle this problem?   2. if I took memory space from int_sram. i am getting HardFaulthandler. how to resolve this problem.? Re: int_sram_no_cacheable issue Hi @dhanabharathi, 1. Yes. If you are not using default error tracer (DET), you can simply delete it. You can also reduce tasks/events or services in your scheduler/OS to reduce size. 2. Yes. You can allocate extra space form int_sram, just ensure you do not overlap regions. Best regards, Julián Re: int_sram_no_cacheable issue Hello @Julián_AragónM , I have a couple of questions: The scheduler manager and DET files are taking more memory. Is there any way to reduce the size of these scheduler manager files? For memory reallocation, is it possible to take additional size from int_sram? Will this cause any issues?      Re: int_sram_no_cacheable issue Hi @dhanabharathi, Size of this section is defined in the linker file. The int_sram_no_cacheable region is used for data that must stay consistent between the CPU and peripherals, such as DMA buffers. It avoids cache-related issues and ensures reliable memory access for real-time operations. You could your linker file to allocate more space to the int_sram_no_cacheable region, however, you must make sure the new size does not overlap. Also, if you are not using the Det module, you can simply delete it from project source directory to free up some space: Solved: S32DS Update RTD5.0 and Compile with non_cacheable_bss overflow error - NXP Community. Best regards, Julián
查看全文
APF-DES-T2255 - QorIQ Networking ARM ® 64位产品和解决方案更新 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> NXP QorIQ 网络 ARM 64 位产品和解决方案的更新。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> NXP QorIQ 网络 ARM 64 位产品和解决方案的更新。
查看全文
iMX93 カスタムターゲット用の u-boot をビルディング 新しい imx93 ボードには Yocto Scarthgap を使用しています。EVK 上の NXP SOM と非常によく似た SOM があり、EVK 用の SDIO カードをボードに挿入すると起動します。 Yocto を扱う際の煩わしさを避けるために、u-boot-imx を取り出し、Yocto の SDK を使用してスタンドアロン ビルドにしました。EVK 用の u-boot を正常にビルドし、CAN 起動します。 SO 私は取締役会に次のことを提案します。 board/freescale/imx93_nimbus/ を追加し、board/freescale/imx93_evk/ の内容を入力しました。 変更されたimx93_evk.cimx93_nimbus.c に、内容は変更なし Kconfig を修正し、EVK/evk を NIMBUS/nimbus に置き換え、arch/arm/mach-imx/imx9/Kconfig に追加しました。 Makefileを修正し、EVK/evkをNIMBUS/nimbusに変更しました。 arch/arm/dts/imx93-nimbus.dts を追加しました。内容は imx93-11x11-evk.dts と同じです。 include/configs/imx93_nimbus.h を追加し、EVK/evk を NIMBUS/nimbus に変更しました。 imx93_11x11_evk_defconfig から configs/imx93_nimbus_defconfig を追加しました。デバイスツリー命名と TARGET 命名のみ異なります。 imx93_nimbus_defconfig を作成する 作成する imx-boot-toolsをコピーし、その下にimx93ディレクトリを作成しました u-boot.bin と spl/u-boot-spl.bin を imx-boot-tools/imx93 にコピーします。 imx-boot-tools/imx93 に cd します make -f ../soc.mak flash_singleboot sudo dd if=flash.bin of=/dev/sdb bs=1k seek=32 conv=fsync そして、今では SDIO カードを持っていて、起動できるはずです...しかし何も起こりません。コンソールには何も表示されません。これと同じプロセスに従い、imx93-evk を使用すると、ボード上で動作し、起動します。 flash.bin の場合、EVK は NIMBUS よりも 24,576 バイト大きいため、何かが欠けているように感じます。Bl31.bin、tee.bin、mx93a1-ahab-container.img がすべて存在します。 EVK u-boot-spl.bin と NIMBUS u-boot.bin を使用したイメージを試してみましたが、SPL は起動しましたが、U-BOOT を実行しようとすると停止してしまいました。 ご協力ください! Re: iMX93 building u-boot for a custom target 早速のお返事ありがとうございます。 私の問題はデバイス ツリー ファイルが見つからないことであることが判明しました。EVK には「imx93-11x11-evk-u-boot.dtsi」という名前のファイルがあります。このファイルについては聞いたことがありませんし、新しいターゲットを作成する際のドキュメントでも見たことがありません。このファイルは、マルチファイル コンテナーを記述するようです。EVK ファイルをコピーし、名前を新しいターゲットに変更してビルドし、起動しました。 FUTURE、同じ問題に遭遇した誰かにとって、この投稿が役に立つことを願っています。 Re: iMX93 building u-boot for a custom target こんにちは@davidpatton お元気でお過ごしのことと思います。 正しいflash.binを生成するための一般的な手順は3.1.1章に記載されています。i.MX 移植ガイドのスタンドアロン環境で U-Boot を構築する方法。 具体的な手順については4.5.13章をご覧ください。i.MX Linux ユーザーガイドの imx-mkimage を使用して imx-boot イメージを構築する方法。 i.MX93の具体的な手順: 必要なパッケージはすべて表 3 にあります。i.MX Linux リリース ノートの BSP およびマルチメディア標準パッケージ。 よろしくお願いいたします。 サラス。
查看全文
利用 GCC 空间优化构建 RTD 我们正在使用恩智浦的GCC 11.4编译器,并创建了自己的CMake版本。编译旗帜取自设计工作室项目。它可以版本并运行,但是如果我们删除 `-Os` 标志,我们会看到硬故障。我不会指望取消优化会改变代码的行为(更不会导致崩溃)。我想知道这是为什么。我们有一个功能安全应用程序,了解和记录这一点很重要。 谢谢。 Re: Building the RTD with GCC Space Optimization 嗨,@格林威治我妮 感谢您分享您的发现。 Re: Building the RTD with GCC Space Optimization 谢谢 VaneB。有道理。我们会看一下版本说明,但我没有理由不相信你。 无论如何,我们找到了这个。如果删除了几个特定的优化标志(从使用 -Os 时包含的集合中删除),那么下面的变量就不会被 C 运行时初始化。到达 `main()` 时,它仍被设置为空(这显然是个问题)。在使用 GCC 10.2 和 11.4 时出现这种情况。如果我们停止调试器并输入该地址,那么一切都会好起来。 该赋值发生在Clock_Ip_CodeInRamSetFlashWaitStates定义之前。如果我们将赋值移到后面,一切都会好起来。 #ifdef CLOCK_IP_HAS_FLASH_WAIT_STATES 静态SetFlashWaitStatesCallbackType Clock_Ip_SetFlashWaitStatesCallback =&Clock_Ip_CodeInRamSetFlashWaitStates; /* 设置闪存等待状态回调 */ #endif Re: Building the RTD with GCC Space Optimization 嗨,@格林威治我妮 请注意,目前可用于 S32K 设备(S32K1 和 S32K3)的 RTD 版本均不支持恩智浦 GCC 11.4。此外,每个 RTD 版本说明都指定了开发和测试期间使用的优化级别;大多数 RTD 版本已通过-Os/-Osize 验证。 因此,在使用与最初测试的优化级别或工具链不同的驱动程序时,我们无法保证驱动程序的功能。此外,对 RTD 的任何修改都不在我们的支持范围之内。 BR、VaneB Re: Building the RTD with GCC Space Optimization 在为我的调试版本使用 "-O0 " 优化创建自己的 CMake 项目后,我遇到了这个确切的问题,浪费了时间弄清楚出了什么问题(谢谢 @greenwichmeanie 发布这个话题,这为我节省了一些确认问题出在优化级别上的时间!)。看来,这个问题可能与"#pragma GCC section" 恩智浦应用于 GCC 的补丁的实施以及它们在不同优化级别下的行为方式有关。 @VaneB: 上面,你声称、 此外,每个 RTD 发行说明都指定了开发和测试期间使用的优化级别;大多数 RTD 版本已通过-Os/-Osize 验证。 虽然我知道你无法测试和验证编译标志的所有可能组合,但我相信期望能够在不进行优化(-O0)的情况下进行版本和调试是合理的。被迫调试使用-Os 编译的二进制文件具有挑战性,因为编译器会内嵌许多函数并重新排序代码。如果您能转达支持使用"-O0" 优化级别进行编译的请求,我将不胜感激。 Re: Building the RTD with GCC Space Optimization 我赞成。在调试代码问题时,使用 -O0 是一个默认选项,以避免被编译器的人工痕迹所迷惑,但在 S32K3 上并非如此。
查看全文
HSE reserved memory size increase from BSP32 -> BSP43? Customer is Ford, s32g2, HSE FW 1.0.16. They are wondering if there is a way to determine how much HSE reserved memory their system will need, as there is a rather large discrepancy between the amount used BSP32 vs. BSP43: BSP43:     hse_reserved: shm@84000000 {       compatible = "nxp,s32cc-hse-rmem";       reg = <0x0 0x84000000 0x0 0x1000000>;  /* 16 MB */       no-map;     }; BSP32:     hse_reserved: shm@0x84000000 {       reg = <0x0 0x84000000 0x0 0x80000>;  /* 512k */       no-map;     }; @bogdan-folea  -Randy Krakora Board: S32G274 Linux BSP Priority: HIGH SW Variant: STANDARD Type: INQUIRY Re: HSE reserved memory size increase from BSP32 -> BSP43? Hello @RandyKrakora , I moved this ticket to the AP-Software-Support community because it is a topic related to Linux BSP. BR, Marian Vilau Re: HSE reserved memory size increase from BSP32 -> BSP43? Hello @RandyKrakora , The amount of memory needed depends on the how the application is going to use libpkcs, this should be configured by the customer in their own device tree to reflect the actual use case. Without having these details from the customer, it's not possible to come up with a specific number for size. This being said, I can give you some guidelines: for the memory allocator internals, session contexts and PKCS#11 object meta-data, something less than 100k should be enough, since we don't store the actual key material in DDR - not even the modulus and exponent of public keys (which can get rather large), instead the implementation of C_GetAttributeValue() gets them from HSE itself (any other key material is non-exportable). For cryptographic operations, the payload buffers must be also taken into account, since all of it must fit inside the non-cacheable memory that is accessible to HSE. For example, if you want to use libpkcs for hashing or to compute/verify a digital signature over a large amout of data (such as a entire kernel or hypervisor image during OTA), you are probably going to need at least 10M of buffer to fit all that (or even more if the HV comes with a rootfs attached). If needed, the amount of space required can be reduced by splitting the payload into multiple chunks and using multi-part operations. So, in the vast majority of cases, 16M is overkill and a more appropriate number can be set for RMEM size, depending on the actual use case and how many applications the customer has running on top of libpkcs and/or libhse. We've set a high limit to accommodate a wide range of use cases by default, but this doesn't mean it has to go into production like that - we expect the customer to adjust the base address and the offset during development. The only hard restriction is that the RMEM in its entirety should reside in the 0x80000000--0xDFFFFFFF address range. Best Regrards, Marian Vilau Re: HSE reserved memory size increase from BSP32 -> BSP43? Hello @RandyKrakora  , If your query/issue has been resolved and there are no follow-up questions, please mark the post as a solution so that the case can be closed. Please note: If there are no follow-up questions on the case and we do not receive a response, we will be closing the case in 7 business days from the most recent update. Exceptions apply during holidays. Thanks, Marian Vilau
查看全文
bitbake编译goldvip镜像时找不对应文件 你好,当我在ubuntu20.04中执行命令bitbake fsl-image-goldvip时,出现如下错误 Loading cache: 100% |###########################################################################################################################| Time: 0:00:03 Loaded 3354 entries from dependency cache. ERROR: /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware.bb: Unable to get checksum for ddr-firmware SRC_URI entry ddr_fw_ecc_off.bin: file could not be found The following paths were searched: /home/wjrui/nxp/nxp-yocto-goldvip/firmware_files/fsl-goldvip-no-hv/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware-1.0/fsl-goldvip-no-hv/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware/fsl-goldvip-no-hv/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/files/fsl-goldvip-no-hv/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/firmware_files/s32g399ardb3/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware-1.0/s32g399ardb3/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware/s32g399ardb3/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/files/s32g399ardb3/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/firmware_files/s32cc/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware-1.0/s32cc/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware/s32cc/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/files/s32cc/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/firmware_files/s32/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware-1.0/s32/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware/s32/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/files/s32/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/firmware_files/aarch64/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware-1.0/aarch64/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware/aarch64/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/files/aarch64/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/firmware_files/s32g/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware-1.0/s32g/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware/s32g/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/files/s32g/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/firmware_files/s32g3/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware-1.0/s32g3/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware/s32g3/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/files/s32g3/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/firmware_files/aarch64/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware-1.0/aarch64/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware/aarch64/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/files/aarch64/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/firmware_files/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware-1.0/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/ddr-firmware/s32g399ardb3/ddr_fw_ecc_off.bin /home/wjrui/nxp/nxp-yocto-goldvip/sources/meta-alb/meta-alb-bsp/recipes-bsp/ddr-firmware/files/s32g399ardb3/ddr_fw_ecc_off.bin ERROR: Parsing halted due to errors, see error messages above################################# | ETA: 0:00:11 Summary: There were 2 ERROR messages, returning a non-zero exit code. =========================分界线===================================== 根据提示是找不到ddr_fw_ecc_off.bin和ddr_fw_ecc_on.bin,我从下载的GoldVIP-S32G3-1.14.0的binaries目录下也没有找到这些文件。对些我有两个疑问: 1、这两个文件可以从哪里下载。 2、在手册中提到ddr_fw_ecc_off.bin和ddr_fw_ecc_on.bin这两个DDR固件可以由NXP DDR Tool生成,那么NXP DDR Tool具体是指哪一个工具呢? GoldVIP Re: bitbake编译goldvip镜像时找不对应文件 你好,@Aaron_LL 谢谢您的帖子。 1.从 BSP44 开始,编译时需要 DDRFW,您用的版本基于 BSP44,因此,也需要 DDR FW 图像。 您一般可以通过以下方式得到这些fw 文件 1.1 从您的账户访问软件: 1.2 找到以下 " Automotive SW-S32G-Linux 电路板支持包 (Cortex-A53) " 然后点击它 1.3 找到所需的正确版本,如 S32G3 的 BSP44,可看到以下内容: 1.4 下载标记的 tgz 文件,从中找到相应的 DDR 固件文件(firware ddr_fw_ecc_on.bin 和 ddr_fw_ecc_off.bin)。 2.以上的 FW 是专用于 NXP 参考板的,如果您使用的是自己做的板子,则一般需要参考 BSP UM 相应章节进行手动编译,DDR tool 一般指的是 S32DS 中自带的 DDR 配置工具。 BR 切宁
查看全文
what is mean slash on the icon? what is mean slash on the icon? Re: what is mean slash on the icon? Thank you for your interest in our products and for contributing to our community. Please refer to the following post: S32DS folders crossed out -> https://community.nxp.com/t5/S32K/S32DS-folders-crossed-out/m-p/2199261/emcs_t/S2h8ZW1haWx8bWVzc2FnZV9zdWJzY3JpcHRpb258TUhNQkNGN0lHMU00SUd8MjE5OTI2MXxTVUJTQ1JJUFRJT05TfGhL#M54177 I hope this information is helpful.
查看全文
IMX93 NPU Dear NXP Community Experts/Engineers, Hello! Thank you for taking the time to review my question. I'm trying to use NPU to accelerate inference on the IMX9352 development board. -chip: imx9352 -yocto version: scarthgap 6.6.52 I read the document , followed the steps in Section 6.2.3, and the console output incorrect print information. commands: # cd /usr/bin/ethosu/examples # cp ../../tensorflow-lite-2.16.2/examples/labels.txt ./ # cp ../../tensorflow-lite-2.16.2/examples/grace_hopper.bmp ./ # vela ../../tensorflow-lite-2.16.2/examples/mobilenet_v1_1.0_224_quant.tflite # ./inference_runner -n ./output/mobilenet_v1_1.0_224_quant_vela.tflite -i grace_hopper.bmp -l labels.txt -o output.txt error message: root@imx93-11x11-lpddr4x-evk:/usr/bin/ethosu/examples# ./inference_runner -n ./output/mobilenet_v1_1.0_224_quant_vela.tflite -i grace_hopper.bmp -l labels.txt -o output.txt Send Ping Send version request Send capabilities request Capabilities: version_status:1 version:{ major=0, minor=0, patch=0 } product:{ major=6, minor=0, patch=0 } architecture:{ major=1, minor=0, patch=6 } driver:{ major=0, minor=16, patch=0 } macs_per_cc:8 cmd_stream_version:0 custom_dma:false Create network Error: IOCTL failed According to Section 8.1.2, the object detection case can run normally, but if the parameter "-d /usr/lib/libethosu_delegate.so" is added, it cannot run. here is the logs: root@imx93-11x11-lpddr4x-evk:/usr/bin/eiq-examples-git/object_detection# python3 main.py -i /dev/video1 -d /usr/lib/libethosu_delegate.so [ WARN:[email protected]] global cap_gstreamer.cpp:2839 handleMessage OpenCV | GStreamer warning: Embedded video playback halted; module source reported: Could not read from resource. [ WARN:[email protected]] global cap_gstreamer.cpp:1698 open OpenCV | GStreamer warning: unable to start pipeline [ WARN:[email protected]] global cap_gstreamer.cpp:1173 isPipelinePlaying OpenCV | GStreamer warning: GStreamer: pipeline have not been created INFO: Ethosu delegate: device_name set to /dev/ethosu0. INFO: Ethosu delegate: cache_file_path set to . INFO: Ethosu delegate: timeout set to 60000000000. INFO: Ethosu delegate: enable_cycle_counter set to 0. INFO: Ethosu delegate: enable_profiling set to 0. INFO: Ethosu delegate: profiling_buffer_size set to 2048. INFO: Ethosu delegate: pmu_event0 set to 0. INFO: Ethosu delegate: pmu_event1 set to 0. INFO: Ethosu delegate: pmu_event2 set to 0. INFO: Ethosu delegate: pmu_event3 set to 0. INFO: EthosuDelegate: 108 nodes delegated out of 111 nodes with 1 partitions. INFO: Created TensorFlow Lite XNNPACK delegate for CPU. Traceback (most recent call last): File "/usr/bin/eiq-examples-git/object_detection/main.py", line 68, in interpreter.invoke() File "/usr/lib/python3.12/site-packages/tflite_runtime/interpreter.py", line 941, in invoke self._interpreter.Invoke() RuntimeError: Ethos_u inference failed Node number 111 (EthosuDelegate) failed to invoke. I want to know how to test whether my NPU can work properly and how to use it correctly for accelerated inference. I have an object detection model, detect.tflite(SSD_V2), and I hope to use the NPU on IMX93 to accelerate the inference function of this model. The complete print information can be found in the attachment "logs.txt". Thank you again for your assistance! Please let me know if you need any additional information.I will provide it promptly. Best regards, James Linux
查看全文
GTM Configure Tool Unusable Despite Completing Download and License Application Hello NXP Support Team and Community, I’m encountering an issue with the NXP GTM Configure Tools that I can’t resolve, and I’m hoping for some guidance. I’ve downloaded the software directly from the official NXP website and successfully applied for the corresponding license as required. However, the tool still fails to work properly when I attempt to launch 。 When launching the tool, I receive the error message: “Error was occurred while checking your license: Error List Returned (-513,4050); SIGN or SIGN2 Required in License Certificate (-516,4035)”. Could you please advise how to resolve the “SIGN or SIGN2 required in License Certificate” error? Thank you for your assistance. Best regards, Re: GTM Configure Tool Unusable Despite Completing Download and License Application Hi Stan, Thanks for following up! I just ran the "vol c:" command in Windows Terminal, and confirmed that the HOST ID shown there matches exactly the one I submitted when applying for the license. Also, to make sure the license was properly placed: I copied the downloaded "license.dat" file into the "D:\Freescale\GTM Configuration Tool\lic" folder of the tool, and renamed its file extension to ".lic" as instructed. Is there any other detail I can check, or additional information I can provide to help troubleshoot this "SIGN/SIGN2 required" error? Looking forward to your advice. Best regards,
查看全文
S32K39x上のeTPU、クランク信号 こんにちは、 eTPUA_CH[2]のクランク信号(60-2)を取得するためにeTPUを使用しようとしています。 添付のプロジェクトには AN4908.pdf と非常によく似たコードがありますが、crank_states 構造体は常に 0 です。 代わりに、eTPUA_CH[8]のCrankをcrank_states構造体のcount toothとlast_tooth_periodにマッピングします。 何か提案はありますか?
查看全文
ユースケースを通して理解するPCIeのOutbound/Inboundウィンドウ 皆さん、こんにちは。このブログでは、次の内容を扱います。   システム概要 ユースケース PCIeにおけるOutbound/Inboundウィンドウとは何か、どのように動作するか ATUとは何か、PCIeでなぜ重要なのか LS1028とiMX8QXPにおけるPCIeウィンドウの設定方法 コードの解説 テストケースの実行 システム概要 上の図に示すように、このシステムは2つのメインブロックで構成されています。 a. iMX8QXP[PCIe Root Complexとして構成] b. LS1028[PCIe Endpointとして構成] ソフトウェアコンポーネント: iMX8QXP - Linux Factory 6.6.36 LS1028ARDB - LSDK-18.09 ハードウェアコンポーネント: iMX8QXP MEK Board LS1028ARDB Board M.2 Key E PCIe Bridge Root Complex(RC)とEndpoint(EP)は、両方のボードのM.2 Key Eコネクタ上のPCIeブリッジ経由で接続されています。 両方のPCIe RCとEPで使用するリファレンスクロックは100MHzです。 PCIe Bridge with M.2 Key E interfaceM.2キーEインターフェースを備えたPCIeブリッジ M.2 Key E PCIe Bridge ユースケース 顧客要件として、キャッシュ可能および非キャッシュ可能なDRAMメモリ領域を対象に、Uboot上でPCIeからDDRへの転送をベンチマークするソフトウェアプログラムが必要になりました。 このベンチマークソフトウェアは、PCIe空間からDDRへのDMA転送を、次の手順で周期的に実行します。 1) PCIeからDDRへのDMA転送(非ディスクリプタ)を開始する。データはPCIeから非キャッシュ可能なバッファ(A)へ転送される。 2) DMA転送の完了を待つ。 3) 非キャッシュ可能バッファ(A)からキャッシュ可能バッファ(B)へ受信データをコピーする。 4) データの不一致がないか確認し、それに応じて報告します。 注: DMA転送には2種類あります:ディスクリプタと非ディスクリプタです。 DescriptorベースのDMAでは、CPUはメモリ上に「ディスクリプタ」と呼ばれるリストまたはチェーンを用意します。各ディスクリプタは、ソース、デスティネーション、転送サイズなどの情報を含むデータ構造です。 非ディスクリプタDMAでは、CPUがDMAコントローラのレジスタを直接設定し、単一の特定のDMA転送に対するパラメータを定義します。 このユースケースでは非ディスクリプタDMA転送を使用します。 RCとEPは、Uboot上で上記のユースケースを実行します。iMX8QXPは、デフォルトでRCとして動作します。ただし、LS1028 PCIe2をEPとして構成するには、RCW[HOST_AGT_PEX] = 1を設定し、その変更済みRCWをボードにフラッシュしてからLS1028を起動する必要があります。 このユースケースを実装するには、次のようにします。 iMX8QXP側では、Ubootソースコード中のcmd/pci.cを変更して「pci」ユーティリティに独自の機能を追加します。パッチ適用後は、Ubootコンソールで「pci p」コマンドを実行するだけでテストケースを実行できます。 LS1028A側では、mwコマンドを使用してPCIeコントローラレジスタに書き込むだけで、このユースケース用のEPを設定します。 PCIeにおけるOutboundトランザクションとInboundトランザクションとは何か? OutboundトランザクションとInboundトランザクションの概念を説明するにあたり、PCIeファブリック内を流れるトランザクションについて意識しておくべきエンティティが2つあります。 Initiator - リクエストを送信してトランザクションを開始するコンポーネントです。例:Memory Readリクエストはデータを要求するリクエストを送信します。 Completer - リクエストを受信し、最終的にレスポンスを返すコンポーネントです。例:Initiatorから送られてきたMemory Readリクエストを受信すると、要求されたデータを含むCompletion TLPをInitiatorに返送します。 PCIeにおけるトランザクションは、デバイス[Root complexまたはEnd-point]に対するデータフローの方向に応じて2つに分類できます。 Inbound - PCIeバスからデバイスへデータが入ってくる方向のトランザクションです。デバイスの観点では、他のデバイスが発行したこのリクエストに対して自分がCompleterとなります。例:Root complex[initiator]がEnd-point[completer]にMemory Write TLPを送信する場合、このときEP側はRCから入ってくるInboundトランザクションを受け取ることになります。 Outbound - デバイスからPCIeバスへデータが出ていく方向のトランザクションです。デバイスの観点では、自分がこのリクエストを発行するInitiatorであり、別のデバイスがそれを完了させます。例:End-point[Initiator]がRoot-complex[completer]にMemory Read TLPを送信する場合、このときEP側はRCに向かうOutboundトランザクションを発行していることになります。 ATUとは何か、PCIeでなぜ重要なのか PCIeのTLPトランザクションではPCIeアドレスが使用されます。これらのアドレスは、CPUやメモリ、周辺回路間のオンチップ通信に使われるローカル内部バスアドレス[AXIやAHBなど]とは異なります。そのため、PCIeのアドレスをローカル内部バスのアドレスにマッピングするエンティティが必要になります。ここで登場するのがATUです。 ATUは、デバイスのアドレス空間とホストのアドレス空間との間のアドレスマッピングを担当するAddress Translation Unitです。これにより、デバイスはホストシステムのメモリやその他のリソースへアクセスできるようになります。ATUが必要となる代表的なシナリオを次に示します。 1. PCIeデバイス(ネットワークカードやストレージコントローラなど)がDMA経由でホストメモリにアクセスする必要がある場合。したがって、デバイスが発行するアドレスは、ホストがそれらを認識して処理できるようATUによって変換される必要があります。   2. PCIeデバイスがメモリマップドIOアドレスにアクセスしたい場合。この処理を行うには、デバイスが要求したアドレスをホストが理解できるアドレスに変換するためにATUが必要になります。   したがって、PCIeデバイスがDMAによるメモリの読み書きなどのアクセス要求を開始するたびに、ATUはデバイスが発行したアドレスを、以下の図に示すようにホストシステム側のアドレスへ変換します。 ATU TranslationATU変換 これでInbound/Outboundトランザクションが何であり、PCIeにおいてATUがどのように動作するかが分かったので、次にデバイス[RC/EP]がこれらのトランザクションを実行できるようにする方法について説明します。そのために、デバイスのPCIeコントローラ内でATU変換を設定し、InboundウィンドウとOutboundウィンドウを構成します。 iMX8QXPとLS1028でPCIeのOutboundウィンドウとInboundウィンドウをそれぞれどのように設定するか? このユースケースでは、iMX8QXP[Root Complex]側にOutboundウィンドウを1つ、LS1028A[Endpoint]側にInboundウィンドウを1つ設定します。 a. iMX8QXPにOutboundウィンドウを設定するために、以下のレジスタを設定します。 iATU Index register-どのリージョンにアクセスするかと、その方向[Inbound/Outbound]を定義します。 iATU Region Control 1 Register - 最大ATUリージョンサイズやその他のTLP属性を設定します。 iATU下位ベースアドレスレジスタ & iATU Upper Base Address Register これらのレジスタは、変換前のウィンドウの開始アドレスを設定します。 iATU Limit Address Register - 変換前のウィンドウの終了アドレスを設定します。 iATU 下位ターゲットアドレスレジスタ & iATU Upper Target Address Register これらのレジスタは、変換後の開始アドレスと終了アドレスを設定します。 iATU Region Control 2 Register - REGION_ENビットを有効にし、マッチモードを選択します。 Outbound WindowOutboundウィンドウ b. LS1028AにInboundウィンドウを設定する場合も、同じレジスタ群を設定します。 iATU Index Register iATU Region Control 1 Register iATU下位ベースアドレスレジスタ iATU Upper Base Address Register iATUリミット・アドレス・レジスタ iATU下位ターゲットアドレスレジスタ iATU上位ターゲットアドレスレジスタ iATU領域制御2レジスタ   さらに、次のレジスタも設定します。 PCI Express Command Register - Bus masterビットを有効にします。 PEX PF0 CONFIG Register - Config Readyビットをセットします。EP側がコントローラの初期化完了をRCに知らせるために使用されます。   このユースケースを実行している間、LS1028[EP]は終始Ubootコンソール上で動作しているため、EP側でこれら2つの追加レジスタを設定する必要があります。Linux上で動作しているのであれば、PCIeドライバがこの設定を行ってくれたはずです。 Inbound WindowInboundウィンドウ コードの解説 このブログにはパッチが添付されており、必要に応じて読者が内容を確認して利用できるようになっています。 注:このコードは決してプロダクションレベルのコードであることを意図したものではないため、読者の方は参考としてのみ利用してください。 Ubootパッチは、以下の処理を行います。 MMUを設定し、DRAMレンジ80020000-88000000を非キャッシュ可能にします。テストケース用のキャッシュ可能メモリとして、DRAMレンジ0x92000000-FE000000 を使用しています。 PCIeブリッジ経由でLS1028 Endpointに接続されたiMX8QXP上にOutboundウィンドウを作成します。これに対応して、LS1028側にInboundウィンドウを設定します。 ループ内で:- キャッシュ可能および非キャッシュ可能な1MBメモリ領域をゼロクリアします。 キャッシュ可能な1MB領域に対してデータキャッシュをフラッシュします。 EndpointのDDRからRCの非キャッシュ可能メモリ領域へ1MBのデータを転送するDMAリードを設定し、トリガします。 非キャッシュ可能メモリからキャッシュ可能メモリへ1MBのデータを転送します。 キャッシュ可能な1MBメモリと期待するデータを比較します。不一致が発生した場合は異常としてループを抜けます。一致している場合は、そのままループを継続します。   Ubootコンソールで「pci p」コマンドを実行すると、上記のシーケンスが開始されます。 Ubootソースにパッチを適用した後、Ubootバイナリをビルドし、次にSPLをビルドします。SPLをiMX8QXPにフラッシュします。 テストケースの実行 a. RC[iMX8QXP]とEP[LS1028ARDB]をM.2 Key.Eブリッジで接続し、RCとEPをUbootが起動するところまでブートします。 b. LS1028のUbootコンソールで、Inboundウィンドウを設定するために次のコマンドを実行します。 mw.l 0x3500900 0x80000001 mw.l 0x3500904 0x0 mw.l 0x350090c 0x0 mw.l 0x3500910 0x0 mw.l 0x3500914 0x07ffff mw.l 0x3500918 0xA0000000 mw.l 0x350091c 0x0 mw.l 0x3500908 0xC0000000 mw.b 0x3500004 0x06 mw.l 0x35C0014 0x00001001 上記のレジスタは、次のセクションで説明したPCIe ATU設定の一部です。 iMX8QXPとLS1028でPCIeのOutboundウィンドウとInboundウィンドウをそれぞれどのように設定するか レジスタアドレスとその意味については、LS1028Aのリファレンスマニュアルで確認してみてください。 c. RC側で「pci p」を実行すると、DMA転送のユースケースがトリガされます。 PCIeのInboundトランザクションとOutboundトランザクションについて、このブログではごく表面的に触れただけです。しかし、DMAを用いてメモリ転送をどのようにトリガできるかについて、生のイメージを示すことを目的としていました。質問があれば、DMを送るかコメント欄に投稿してください。 皆さん、こんにちは。このブログでは、次の内容を扱います。   システム概要 ユースケース PCIeにおけるOutbound/Inboundウィンドウとは何か、どのように動作するか ATUとは何か、PCIeでなぜ重要なのか LS1028とiMX8QXPにおけるPCIeウィンドウの設定方法 コードの解説 テストケースの実行 通信標準 i.MX Processors QorIQデバイス SW | ダウンロード テクノロジ・フォーカス
查看全文
Change boot core of the examples for S32Z2/E2 This document offer guide for modifying the boot core configuration of various example projects provided for the S32Z/E family. In the default setup, many S32E examples are configured to run on the Cortex-R52 cores, while S32Z examples are designed to run on the SMU (System Manager Unit) core. As a specific case, this guide outlines the steps required to modify the Dio_Example_S32E2XX_R52 project to run on the SMU (System Manager Unit) core. Although this document focuses on a single example, the same approach can be applied to other examples provided by NXP
查看全文
FRDM-RW612を用いたZephyrプロジェクトにWi-Fi接続を導入する Zephyr v4.2.0には、Wi-Fi接続を可能にする、FRDM-RW612ボード用のサンプルが含まれています(zephyr/samples/net/wifi/shell)。このサンプルは、Zephyrのシェルインターフェースを使用してWi-Fi接続を管理する方法を示しています。ここでは、近くにあるネットワークのスキャン、パスワードを用いた特定のSSIDへの接続、接続状態の監視がシェルコマンドにより行えます。また、ネットワークスタックの初期化やWi-Fiドライバの構成が行え、Wi-FiスキャンやWi-Fi接続などのコマンドも確認できるため、ZephyrベースのアプリケーションでWi-Fi機能のテストやデバッグを行う際に役立つツールです。 このガイドでは、もともとイーサネット用に設計されたmqtt_publisherサンプルを、Wi-Fiで動作するように変更します。このサンプルは、ブローカーに接続してネットワーク経由でメッセージを公開するMQTTクライアントをZephyr OSに実装する方法を示しています。Zephyrのネットワークスタックを使用し、TCP/IPとオプションのTLSをサポートし、指定されたトピックにデータを送信します。これにより、クラウドサービスやその他のMQTT対応システムと通信するIoTアプリケーションのビルディングのために実用的な出発点になります。 このガイドでは、以下のソフトウェアとツールを使用しています。 Visual Studio code v1.103.2 MCUXpressoプラグイン for Visual Studio Code v25.8.49 Zephyr v4.2.0 Zephyr環境のセットアップについては、こちらのガイドを参照してください。 手順 1. MCUXpressoプラグインの「Import Example from Repository(リポジトリからサンプルをインポート)」ツールを使用して、mqtt_publisherサンプルをインポートします。README.rstファイルが開きます。このサンプルに関する説明やイーサネットでの実行方法が確認できます。   2. prj.confを開き、ファイルの最後に以下のオプションを追加します。 CONFIG_MAIN_STACK_SIZE=5200 CONFIG_SHELL_STACK_SIZE=6144 CONFIG_NET_TX_STACK_SIZE=2048 CONFIG_NET_RX_STACK_SIZE=2048 CONFIG_NET_PKT_RX_COUNT=10 CONFIG_NET_PKT_TX_COUNT=10 CONFIG_NET_BUF_RX_COUNT=20 CONFIG_NET_BUF_TX_COUNT=20 CONFIG_NET_MAX_CONTEXTS=10 CONFIG_NET_DHCPV4=y CONFIG_NET_IPV6=n CONFIG_INIT_STACKS=y CONFIG_NET_STATISTICS=y CONFIG_NET_STATISTICS_PERIODIC_OUTPUT=n CONFIG_WIFI=y CONFIG_WIFI_LOG_LEVEL_ERR=y CONFIG_NET_L2_WIFI_SHELL=y CONFIG_NET_MGMT_EVENT_QUEUE_TIMEOUT=5000 CONFIG_NET_MGMT_EVENT_QUEUE_SIZE=16 CONFIG_WIFI_NXP=y CONFIG_NXP_RW610=y CONFIG_ETH_DRIVER=n CONFIG_SYSTEM_WORKQUEUE_STACK_SIZE=2048 CONFIG_NET_MGMT_EVENT_STACK_SIZE=4608 CONFIG_NET_TCP_WORKQ_STACK_SIZE=2048 CONFIG_IDLE_STACK_SIZE=1024   これらのZephyr構成は、必要なドライバやプロトコル(DHCPv4を含む自動IP割り当て)を有効化することで、NXP RW610ベースのボード(例:FRDM-RW612)上でWi-Fiネットワークを可能にします。主要なシステムコンポーネント(シェル、メインThread、ネットワークマネジメント、TCPワークキューなど)に十分なスタックサイズを割り当て、安定性と応答性を確保します。この設定では、中程度のネットワークトラフィックを処理するためのバッファとパケット数を設定し、イーサネットやIPv6などの未使用の機能を無効にし、ヒープ初期化やネットワーク統計などの診断ツールを有効にします。さらに、シェルとWi-Fiレイヤーを設定して、ランタイムコマンドとスキャンをサポートし、イベントキューパラメータを調整して混雑した環境での信頼性を向上させます。 3. 次に、Wi-Fiとの適切な動作を確保するためにサンプルに変更を加えます。元は、実行するとすぐにブローカーに接続を試みるものです。ここでは、ボードがWi-Fiネットワークに接続したら、シェルで呼び出してMQTTアプリケーションを起動できるコマンドが実行されるまで待機するように変更を加えます。 a. src/main.cで、以下を追加します。  #include #include shell.h - このヘッダーにより、Zephyrのシェルサブシステムへのアクセスが可能となります。そこでは、カスタムシェルコマンドを定義して登録することができます。 kernel.h - Zephyrのコアカーネルヘッダーです。 セマフォなどの基本的なOS機能にアクセスできます。 b.また、src/main.cで、start_app()の前にこちらのコードを追加します。 K_SEM_DEFINE(mqtt_pub_sem, 0, 1); static int my_cmd_handler(const struct shell *shell, size_t argc, char **argv) { shell_print(shell, "Starting the MQTT publisher!"); k_sem_give(&mqtt_pub_sem); return 0; } SHELL_CMD_REGISTER(start_mqtt, NULL, "Starts the MQTT publisher.", my_cmd_handler); このコードは、セマフォを用いてMQTTパブリッシングプロセスをトリガーする、Zephyr OSのカスタムシェルコマンドを定義するものです。また、mqtt_pub_semという名前のバイナリセマフォも作成されます。ここでは元のカウント値が「0」のため、待機しているスレッドは与えられるまでブロックされます。  関数のmy_cmd_handler()は、セマフォを解放し、MQTTパブリッシャが開始できることを示す、シェルコマンドハンドラです。 このコードはまた、「start_mqtt」というコマンドをシェルに登録します。Zephyrシェルで「start_mqtt」と入力すれば、MQTTのパブリッシングプロセスを開始できます。 c. また、src/main.cで、セマフォを待機するようにstart_app()を変更します。こちらのコード行をwhileループの開始直前に挿入します。 k_sem_take(&mqtt_pub_sem, K_FOREVER); d. config.hのMQTTブローカーアドレスを更新し、Wi-Fiネットワーク上のブローカーに対応させます。  #define SERVER_ADDR "192.168.1.10"   4. デバイスツリーでスタンバイノードを有効にします。こちらの項目と共に、boards/フォルダにfrdm_rw612.overlayという名前のオーバーレイファイルを作成します。 &standby { status = "okay"; }; これでプロジェクトを構築し、FRDM-RW612にロードすることができます。これを実行するには、同じWi-Fiネットワーク上で動作するブローカーに加え、Zephyrのシェルへのアクセスを可能にする、ターミナルプログラムが必要です。 以下のコマンドを使用してボードをWi-Fiネットワークに接続し、MQTTパブリッシャーアプリケーションを起動します。 $ Wi-Fiスキャン このコマンドは、ボードのWi-Fiインターフェースを使用して、近くのWi-Fiネットワークのスキャンを開始します。使用可能なSSID、信号強度、セキュリティタイプが一覧表示され、どのネットワークが範囲内にあり、接続可能かをユーザーが識別するのに役立ちます。 $ wifi connect -s my_ssid -p my_key -k 1 このコマンドでは、デバイスをWi-Fiネットワークに接続できます。 -s my_ssidは、Wi-Fiネットワークの名前(SSID)を指定します。. -p my_keyは、ネットワークのパスワードまたは事前共有鍵を提供します。 -k 1 は鍵管理の種類を示します(例:WPA/WPA2)。 実行されると、デバイスは指定されたネットワークへの関連付けと認証を試みます。 $ start_mqtt MQTTパブリッシングプロセスの開始を示すカスタムシェルコマンド(アプリケーションで定義)です。    FRDM-RW612ボードをベースにした、ZephyrのプロジェクトにWi-Fi接続を実装する方法について説明します。このガイドでは、Zephyr v4.2.0を使用してWi-Fi上で動作するよう、イーサネットベースのmqtt_publisherサンプルを適応させる方法をご紹介します。組み込まれたwifi/shellサンプルを確認しながら、ネットワークスタックの構成やMQTTパブリッシングを制御するカスタムシェルコマンドの作成が行えます。ワイヤレスネットワーク経由でのシームレスなクラウド通信を必要とする、IoTアプリケーションをビルドする開発者に最適です。
查看全文
新しいホストユーティリティRAPID BLHOST(RBLHOST)の紹介 Rapid Blhost (RBLHOST) とは何ですか? RBLHOSTは、ホストコンピュータ/プロセッサ上で使用され、UARTおよびI2Cを介してNXP MCUにコマンドを発行するためのMCUブートローダライブラリを提供するコマンドラインユーティリティです。そのコマンドラインインターフェースは、イメージプログラミング用の元のblhostツールと互換性があります。 タイムクリティカルなアプリケーション向けに高いパフォーマンスを発揮するよう設計されており、本プロジェクトで使用されるコア言語であるPython、C、Rustで開発されたシステムへシームレスに統合できます。RBLHOSTの詳細は以下をご覧ください。 Rapid Blhost (RBLHOST) 0.1.0: GitHub: https://github.com/nxp-mcuxpresso/rblhost ドキュメント: https://crates.io/crates/rblhost 発表
查看全文
How to create P2P connection with 2 IW612 modules This article shares 2 step by step methods to create P2P connections between 2 IW612 modules. One is not setting pin code, another is setting pin code. And also shares local test results and printed logs for your reference. The basic environment: Hardware: 2 IW612 modules(Murata LBES5PL2EL) + I.MX93-EVK Software: Linux 6.12.20 Wi-Fi Driver and FW version = SDIW612---w9177o-V1, SDIO, FP99, 18.99.3.p25.7-MM6X18537.p9-GPL-(FP92) As a reference, you can also test on other NXP's Wi-Fi products based on Linux OS. Best regards, Christine.
查看全文
S32Z2/E2用サンプルのブート・コアを変更 このドキュメントは、S32Z/Eファミリ向けに提供されているさまざまなサンプル・プロジェクトのブート・コア構成を変更するためのガイドです。デフォルトの設定では、多くのS32E用サンプルはCortex-R52コアで動作するように設定されています。一方、S32Z用サンプルは SMU (System Manager Unit) コアでの動作を前提に設計されています。 具体的なケースとして、このガイドではDio_Example_S32E2XX_R52プロジェクトをSMU (System Manager Unit) コア上で実行できるように変更するための手順を説明します。このドキュメントでは1つのサンプルに焦点を当てていますが、NXPが提供する他のサンプルにも同じアプローチを適用できます
查看全文
使用 iWave 的 i.MX8M Mini 开发套件进行 eIQ ML 人脸检测 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> iWave Systems 的 AI/ML 演示展示了在 NXP i.MX 8M Mini 开发套件上异构运行 eIQ 的低功耗智能门。该演示应用程序是围绕在板上运行的 Django 框架构建的。除了人脸识别之外,MPU 还能够运行 Django 服务器来管理用户数据库、运行 QT5 应用程序作为图形界面,并在边缘进行训练。 概述
查看全文
EdgeScale Solution on QorIQ Layerscape Platform EdgeScale solution provides a secure mechanism for developers to leverage cloud-computing frameworks for their applications, it helps users easily connect IoT things, manage devices and deploy container based applications. Please refer to the following Layerscape products in the cloud computing system. The user could access cloud service from https://portal.edgescale.org. EdgeScale client is a set of software agents running on device side which connects to the cloud services. This document introduces EdgeScale supported major features as registering user account, secure device enrolment, provisioning/connecting the EdgeSacle end devices, generate EdgeScale client images in LSDK, OTA firmware update (LS1043 or LS1046), running EdgeScale demo applications and dynamic deployment of container-based applications. QorIQ LS1 Devices
查看全文
HOWTO: Create APEX2 Project From Example in S32DS for Vision S32DS for Vision contains many example projects from which you can learn how S32DS for Vision can be used with the help of the Vision SDK to develop vision applications. The example projects contain generated and hand-written code, which utilize the Vision SDK to demonstrate a workflow using S32DS for Vision. In this document, the procedure for creating a project from one of the provided APEX2 examples through to execution on the EVB is detailed. 1) Launch S32DS for Vision 2) Select 'New S32DS Project from example' 3) Select apex2_fast9 project 4) Click Finish 5) Change to C/C++ perspective, click on 'Switch to C/C++ Development' 6) Select apex2_fast9: A53 in the Project Explorer panel. Build the project using build config 'TEST_A53'. 7) Start a debug session using method as described in HOWTO: Create A53 Linux Project in S32DS for Vision, beginning at step 9. 😎 Click Resume  Should see something similar to what is pictured below There are green diamonds at the corners in the image as identified by the fast9 corner detection algorithm
查看全文
gct56F800.zip <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> DSC QuickStart 2.6 图形配置工具,V2.6.31,要应用更新,请将文件解压到 \tools\gct\ <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> DSC QuickStart 2.6 图形配置工具,V2.6.31,要应用更新,请将文件解压到 \tools\gct\ 概述
查看全文