汽车模拟和传感器概述，包括 BCC 和高压传感器 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> Eric Wu 主讲 2015 年 3 月 19 日，天安 MCU 和汽车解决方案大会 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> Eric Wu 主讲 2015 年 3 月 19 日，天安 MCU 和汽车解决方案大会 传感器

S32DS - HOWTO 列表 安装和激活 如何下载、安装、激活并使用 S32 Design Studio 3.6 操作指南：激活 S32 Design Studio 操作指南：S32 Design Studio 扩展与更新的离线安装 S32DS 扩展与更新：功能说明及使用指南 操作指南：将 Lauterbach TRACE32 调试器插件安装至 S32 Design Studio 操作指南：安装 GHS 编译器插件 入门指南 S32 Design Studio 3.6 中的最新动态 S32DS 快速入门指南 S32 Design Studio 3.5 使用技巧和窍门 操作指南：S32 Design Studio - 基于示例创建新的 S32DS 项目 操作指南：S32 Design Studio - 创建新的应用程序项目 HOWTO：使用S32K1xx RTD与AUTOSAR创建一个闪烁LED示例项目 操作指南：在没有 AUTOSAR 的情况下使用 S32K1xx RTD 创建一个闪烁 LED 的示例项目 操作指南：使用不带 AUTOSAR 的 S32 RTD 为 S32G 创建 LED 闪烁应用项目 操作指南：使用带 AUTOSAR 的 S32 RTD 为 S32G 创建 LED 闪烁应用项目 操作指南：使用支持 AUTOSAR 的 S32 RTD 创建 S32M2xx LED 闪烁工程 操作指南：使用不支持 AUTOSAR 的 S32 RTD 创建 S32M2xx LED 闪烁工程 操作指南：使用不支持 AUTOSAR 的 S32 RTD 创建 S32R45 LED 闪烁工程 HOWTO：使用S32 RTD和AUTOSAR为S32R45创建一个闪烁LED应用程序项目 操作指南：使用不支持 AUTOSAR 的 S32 RTD 创建 S32R41 LED 闪烁工程  操作指南：使用 S32 RTD（支持 AUTOSAR）创建 S32R41 LED 闪烁应用工程 操作指南：使用 S32 配置工具创建 S32V2xx 简易 LED 闪烁工程 操作指南：使用不支持 AUTOSAR 的 S32 RTD 创建 S32Z27x LED 闪烁工程 操作指南：在 S32DS 中基于示例创建 APEX2 工程 操作指南：在 S32DS 中基于示例创建 S32 平台的 ISP 工程 操作指南：基于 'RSDK_S32DS_template' 示例创建新工程  构建工具和标准库 如何：将静态库文件添加到 S32 Design Studio GCC 项目中 操作指南：使用 GNU 构建工具将二进制文件链接到应用程序工程   操作指南：在构建结束时显示内存使用百分比  调试与闪存编程 操作指南：配置 S32V234 EVB 以支持 S32DS Vision 和 Linux BSP 调试 在 Eclipse GDB 控制台中使用 GDB Server Monitor 命令 操作指南：使用 GDB PEMicro 调试接口构建工程并配置调试环境 操作指南：为 S32 调试探头配置静态 IP 地址 如何：从 S32G274A EVB 上的 S32 Design Studio 启动 S32 调试器 操作指南：在 S32R45 评估板上从 S32 Design Studio 启动 S32 调试器 操作指南：在 S32R41 评估板上从 S32 Design Studio 启动 S32 调试器 操作指南：使用 S32 调试探头对 S32G2xx 进行命令行 GDB 调试 操作指南：使用 S32 调试探头对 S32R45 进行命令行 GDB 调试  如何：使用 S32 调试探针进行 S32R41 命令行 GDB 调试 HOWTO：使用 S32 调试器和 S32 调试探针对 S32G274A EVB 进行 JTAG Flash 编程 操作指南：使用 S32 调试器和调试探头对 S32R45 评估板进行 JTAG 闪存编程  操作指南：使用 S32 调试器和调试探头对 S32R41 评估板进行 JTAG 闪存编程 操作指南：通过 S32DS IDE 实现安全调试（使用 S32 调试器和调试探头） 操作指南：在 S32G2xx 上使用 S32 调试器和 S32 调试探针启动跟踪 操作指南：在 S32R45 上使用 S32 调试器和调试探头启动跟踪功能 操作指南：在 S32V2xx 上使用 S32 调试器和调试探头启动跟踪功能 与 Eclipse 共享调试配置 使使用 Eclipse 和 GDB 调试启动代码 操作指南：为现有项目添加新的调试器配置 操作指南：在 S32G274A 评估板上使用 S32 调试探针进行命令行 JTAG 闪存编程 操作指南：在 S32R45 评估板上使用 S32 调试探头进行命令行 JTAG 闪存编程 操作指南：在 S32R41 评估板上使用 S32 调试探头进行命令行 JTAG 闪存编程 操作指南：使用 FlashSDK 为 S32 Flash Tool 添加 QuadSPI 闪存设备支持 操作指南：使用 S32 调试探头编程串行 RCON S32K3 安全调试支持 | PEmicro 操作指南：使用 S32 调试器调试 S32R45 的 LAX 操作指南：使用 S32 调试器调试 S32R45 的 SPT HOWTO：使用 S32 调试器在 S32R45 上调试 BBE32 DSP 操作指南：使用 S32 调试器调试 S32R41 的 SPT S32 调试器 Zephyr 线程感知功能用户手册 S32 配置工具 操作指南：使用 DCD 工具创建设备配置数据镜像  如何使用 IVT 工具创建 Blob 图像 操作指南：使用 IVT 工具创建 Blob 图像 S32G274A 操作指南：使用 IVT 工具创建 S32R45 的 Blob 镜像  实时驱动程序 (RTD)、S32 SDK 和其他 SDK 如何下载 RTD 5.0.0 并在 S32 Design Studio 3.6 中安装 操作指南：使用 AMMCLib SDK 操作指南：将自定义 SDK 添加到现有项目 操作指南：将 S32K1xx SDK 项目从 v4.0.1 迁移至 v4.0.2  操作指南：在 S32 调试器和 PEMicro 中使用 FreeRTOS 操作系统感知功能 在 ARM Cortex-M 上实现 FreeRTOS 性能计数器 | MCU on Eclipse 如何：将 FreeRTOS 堆移入 DTCM 内存 - S32K3xx + RTD 通用用法 操作指南：S32 Design Studio 命令行界面 操作指南：生成 S-Record/Intel HEX/二进制文件 操作指南：将应用项目从 S32DS for Vision 2018.R1 迁移至 S32DS 3.x  操作指南：将用户示例添加到 S32DS 故障排除 故障排除：启动 S32 Flash Tool v2.1 时出现 JVM 不兼容错误 故障排除：PEmicro 调试连接 - 目标通信速度 故障排除：头文件索引器错误 故障排除：PEMicro 调试 - 进入调试模式时 PIT 和 STM 模块无法计数 故障排除：PEMicro 调试 - 从 vTaskDelay 断点恢复时出现问题 故障排除：问题视图中的快速修复选项 故障排除：S32 Design Studio 意外退出或安装程序在输入激活码后立即回滚  故障排除：激活失败并显示错误信息 FNP ERROR 0 故障排除：在 S32DS 扩展和更新中找不到 S32K3 的 AMMCLib 故障排除：从命令行使用配置工具时出现 Java 错误

S32K389 AES_ACCEL 在加密 64KB 数据时会挂起/冻结 您好，NXP团队： 我正在使用S32K389并测试AES_ACCEL (ACE/MSC)模块。我在处理大型数据缓冲区时遇到了稳定性问题。 测试设置： 模式： AES-密码块链接(CBC) 案例 1（通过）：加密4KB数据工作正常。 案例 2（失败）：加密64KB数据会导致芯片在执行 AES 服务时立即崩溃/挂起。 观察到的行为： S32DS（S32 设计工作室）在执行 AES 服务期间冻结。 尝试通过调试器连接到 S32K389 完全失败。 问题： 对于每个 AES_ACCEL 事务的最大数据长度，是否存在任何已知的限制？ 此致， 显龙 Re: S32K389 AES_ACCEL hangs/freezes when encrypting 64KB data 嗨@wuxianlong 让我查一下。我会尽快回复您。 此致， Lukas Re: S32K389 AES_ACCEL hangs/freezes when encrypting 64KB data 很抱歉耽搁了，我遇到了一些内部资源访问权限方面的问题，解决起来比预期要花更多时间。我会尽快回复。感谢您的耐心等待。 此致， Lukas Re: S32K389 AES_ACCEL hangs/freezes when encrypting 64KB data 嗨@wuxianlong CMAC生成验证服务存在以下限制： 我还在确认加密方面是否存在限制。我稍后会通知你。 此致， Lukas Re: S32K389 AES_ACCEL hangs/freezes when encrypting 64KB data 你好， @lukaszadrapa 非常感谢您的解释。加密和 CMAC 验证可能面临同样的局限性。 此致， 显龙 Re: S32K389 AES_ACCEL hangs/freezes when encrypting 64KB data 我了解到大小限制为 512KB - LEN 位域的大小为 19 位。 有趣的是，程序执行完全崩溃了。我预计 AES_ACCEL 在参数无效的情况下会返回一些错误代码。 那不是XRDC引起的吗？XRDC 是否已启用？您能否尝试将其禁用以进行测试？ 此致， Lukas Re: S32K389 AES_ACCEL hangs/freezes when encrypting 64KB data 你好， @lukaszadrapa 使用 64KB 进行测试仍然失败。启用 AEC 错误检测后发现，IP 驱动程序宏将限制设置为(1 << 19) - 1​ 位 < 64 KB。 此致， 显龙

S32K344 Mini-EVB 上的以太网引脚冲突 您好，团队、 我正在使用S32K344 Mini-EVB进行以太网连接活动。从用户手册中我可以看到，PTD16 引脚用于 MDC，PTD17 引脚用于 MDIO。但当我在 S32DS 中进行以太网引脚配置时，我看到 PTD16 只能路由到 MDIO，而 PTD17 则路由到 MDC，而且我还从 S32K344_IOMUX 中验证了这一点，从该 excel 中我还可以看到 PTD16 --> MDIO 和 PTD17 --> MDC。 那么，用户手册文件中是否有错误，如果有，是否会影响以太网通信。 Re: Ethernet Pin Conflict on S32K344 Mini-EVB 你好@MySterio_1、 是的，你说得对。引脚 MDC 和 MDIO 对调。我已经报告过——它将在下一个版本的 UM12406 中修复——发布日期尚不清楚。 请随时参考我与此主板相关的 LwIP 示例：示例 S32K344 EMAC LWIP Fre eRTOS miniEVB S32DS 3.6.1 RTD 6.0.0   顺祝商祺！ 帕维尔

iMX8MP MIPI DSI 至 HDMI 转换器（LT9611UXD）调出 您好， 我们设计了一款基于 imx8MP 的主板，用于使用 LT9611UXD 将 MIPI DSI 转换为 HDMI，但该芯片不断报告错误，例如 MIPI DSI 时钟不稳定和无法同步。 我们试图用 LT9611UXC 替换同一块主板上的 LT9611UXD，HDMI 有输出，但是换回来后 LT9611UXD 仍然无法工作。 能否请您指点一二？ 1。恩智浦是否有 LT9611UXD 的解决方案或演示板？ 2.恩智浦是否遇到过 MIPI DSI 时钟不稳定的问题？是如何解决的？    Re: iMX8MP MIPI DSI to HDMI Convertor(LT9611UXD) Bring Up 你好@杨志荣 希望你一切都好。 实际上，我们在 i.MX95 15mm x 15mm EVK DTSO 中使用了 LT9611UXC。 请看一看： https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm64/boot/dts/freescale/imx95-15x15-evk-lt9611uxc.dtso 对于 i.MX8MP，我们没有任何示例。 此外，您还可以使用 i.MX8MP 的原生 HDMI 来代替 LT9611UXD。 顺祝商祺！ 萨拉斯

MCUXPRESSOでc11を選択しても機能しません。 MCUXPRESSO c11にチェックを入れても、FRDM MCXA156ではstatic_assertが動作しません。プロジェクト全体は添付ファイルにあります。       MCXA Re: MCUXPRESSO钩选c11不起作用 プロジェクトはこちらです Re: MCUXPRESSO钩选c11不起作用 こんにちは、 @bigz static_assert を変更してみてください。 _Static_assert。     BR アリス Re: MCUXPRESSO钩选c11不起作用 Keilプラットフォームに移行しました。

For S32G274A multi-core scenario, can the first 0x9100 bytes of fip.bin be neglected? When making ATF image for BSP42, we get information like this: Boot Core: A53_0 IVT Location: QSPI Load address: 0x342f8f00 Entry point: 0x34302000   Entry point - Load address = 0x9100 it's BL2 that sits at offset 0x9100 of fip.bin. So is "Entry point" refering to BL2?   For multi-core scenario, MCU runs bootloader to load BL2 for A53. If BL2 is the entry point, should bootloader just copy from offset 0x9100 of fip.bin(BL2) to 0x34302000 of RAM space(neglect the first 0x9100 bytes)？ GoldVIP Re: For S32G274A multi-core scenario, can the first 0x9100 bytes of fip.bin be neglected? Hello, @wansp  Thanks for your post The bootloader will move the data from QSPI to the Load address(SRAM), they would not be neglected. BR Chenyin

DDR4 calibration issues on LS1046 custom board Good day! We are trying to bring up our custom LS1046-based board up and stucked with DDR4 calibration procedure. SPD data of the modules is red successfully, calibration process starts successfully too, but after that it fails with this reason(log from CodeWarrior 😞  ############################### Run 1 Result for: wrlvl_searcher  ###################################### Test result: [ ============================================================ Updated: WRLVL_CNTL = 0x8655F605, WRLVL_CNTL_2 = 0x00000000, WRLVL_CNTL_3 = 0x00000000, SDRAM_CLK_CNTL = 0x02800000 ============================================================ Updated: WRLVL_CNTL = 0x8655F60A, WRLVL_CNTL_2 = 0x0B0B0C0F, WRLVL_CNTL_3 = 0x0F10110D, SDRAM_CLK_CNTL = 0x02800000 ============================================================ Updated: WRLVL_CNTL = 0x8655F60A, WRLVL_CNTL_2 = 0x0B0B0C0F, WRLVL_CNTL_3 = 0x0F101115, SDRAM_CLK_CNTL = 0x02800000 ============================================================ Updated: WRLVL_CNTL = 0x8655F60A, WRLVL_CNTL_2 = 0x0B0B0C0F, WRLVL_CNTL_3 = 0x0F10111D, SDRAM_CLK_CNTL = 0x02800000 Write Leveling start values are correct and require no further modification, but the test failed due to other issues. Most common failure causes: -incorrect values configured in DDR4 DQn_MAP registers -incorrect ODT values -incorrect driver strength selected -incorrect timing values selected for Timing Configuration 0 properties (TIMING_CFG_0 register) < > {{Write Leveling start values are correct and require no further modification, but the test failed due to other issues.}} Err. capture registers: 0xE20, 0xDEADBEEF 0xE24, 0xDEADBEEF 0xE28, 0x00000000 0xE40, 0x00000000 0xE44, 0x00000000 0xE48, 0x0000001D 0xE4C, 0x60FF2001 0xE50, 0x00001FC0 0xE54, 0x00000000 0xE58, 0x00010000  ############################################ DQ mapping seems to be OK - we have 1:1 mapping from CPU to DDR slot, so we use DQ mappings from DDR module SPD without changing. What can be the problem?  Re: DDR4 calibration issues on LS1046 custom board Is there available RCW on the customer board? Has the ASLEEP led turned on and off? What's the frequency of the DDR clock? Thanks Re: DDR4 calibration issues on LS1046 custom board DDR calibration is performed using a hardcoded RCW. System clock - 100 MHz  DDR bus clock - 800 MHz, DDR data rate - 1600 mt/s Memory module - non-ECC. One interesting thing - from timer to time the 1 st stage of calibration (wrtlvl search) is successfully passed. For example: Test result: [ ================================================= Updated: WRLVL_CNTL = 0x8655F605, WRLVL_CNTL_2 = 0x00000000, WRLVL_CNTL_3 = 0x00000000, SDRAM_CLK_CNTL = 0x02800000 ============================================================ Updated: WRLVL_CNTL = 0x8655F609, WRLVL_CNTL_2 = 0x0A0B0C0E, WRLVL_CNTL_3 = 0x0F10110D, SDRAM_CLK_CNTL = 0x02800000 ============================================================ Updated: WRLVL_CNTL = 0x8655F609, WRLVL_CNTL_2 = 0x0A0B0C0E, WRLVL_CNTL_3 = 0x0F101115, SDRAM_CLK_CNTL = 0x02800000 ============================================================ Updated: WRLVL_CNTL = 0x8655F609, WRLVL_CNTL_2 = 0x0A0B0C0F, WRLVL_CNTL_3 = 0x0F10111D, SDRAM_CLK_CNTL = 0x02800000 < > Err.capture registers: 0xE20, 0x00000000 0xE24, 0x00000000 0xE28,0x00000000 0xE40,0x00000000 0xE44,0x00000000 0xE48, 0x0000001D 0xE4C, 0x00000000 0xE50,0x00000000 0xE54,0x00000000 0xE58, 0x00010000 Dump: 0xF00,0x00000000 0xF04, 0x00000002 0xF08, 0x0000000F 0xF0C,0x14000C20 0xF10, 0x00000000 0xF14, 0x00000000 0xF18, 0x00000000 0xF1C, 0x00000000 0xF20, 0x00000000 0xF24, 0x2F003000 0xF28, 0x32003400 0xF2C, 0x39003B00 0xF30, 0x3C003E00 0xF34, 0x00005000 0xF38, 0x00000000 0xF3C, 0x00000000 0xF40, 0x00000000 0xF44, 0x00000000 0xF48, 0x00000001 0xF4C, 0xD4000000 0xF50, 0x13001500 0xF54, 0x17001900 0xF58, 0x1D001F00 0xF5C, 0x21002200 0xF60, 0x3A000000 0xF64, 0x00009000 0xF68, 0x00000020 0xF6C, 0x00000000 0xF70, 0x0070006F 0xF74, 0x00000000 0xF78, 0x00000000 0xF7C, 0x00000000 0xF80, 0x00000000 0xF84, 0x00000000 0xF88, 0x00000000 0xF8C, 0x00000000 0xF90, 0x00000000 0xF94, 0x80000000 0xF98, 0x00000000 0xF9C, 0x34043104 0xFA0, 0x35043304 0xFA4, 0x31043304 0xFA8, 0x2F043104 0xFAC, 0x04040000 0xFB0, 0x00000003 0xFB4, 0x1F1E1F21 0xFB8, 0x1E1C1F1D 0xFBC, 0x1F1B1D1E 0xFC0, 0x1C1B1C1C 0xFC4, 0x1F1E1F22 0xFC8, 0x1F1F2120 0xFCC, 0x1F1E1F20 0xFD0, 0x1C1D201F 0xFD4, 0x1F1B1B1E 0xFD8, 0x1F1D1E1C 0xFDC, 0x1F1F1D1F 0xFE0, 0x1F1D1E1C 0xFE4, 0x1F1C191A 0xFE8, 0x1C1D1C1A 0xFEC, 0x1F1E1C1E 0xFF0, 0x1E1F1E1A 0xFF4, 0x1F1F1F1F 0xFF8, 0x1F1F1F1F 0xFFC, 0x1F000000 Data: 0x00000009 0x0000000a 0x0000000b 0x0000000c 0x0000000f 0x0000000f 0x00000010 0x00000011 0x0000001d   Just after that I start calibration process again(without any changes in settings) and get a fail: ########## Result for: wrlvl_searcher ######  Test result: [ Updated: WRLVL_CNTL = 0x8655F605, WRLVL_CNTL_2 = 0x00000000, WRLVL_CNTL_3 = 0x00000000, SDRAM_CLK_CNTL = 0x02800000 ============================================================ Updated: WRLVL_CNTL = 0x8655F609, WRLVL_CNTL_2 = 0x0A0B0C0E, WRLVL_CNTL_3 = 0x0F10110D, SDRAM_CLK_CNTL = 0x02800000 ============================================================ Updated: WRLVL_CNTL = 0x8655F609, WRLVL_CNTL_2 = 0x0A0B0C0E, WRLVL_CNTL_3 = 0x0F101115, SDRAM_CLK_CNTL = 0x02800000 ============================================================ Updated: WRLVL_CNTL = 0x8655F609, WRLVL_CNTL_2 = 0x0A0B0C0E, WRLVL_CNTL_3 = 0x0F10111D, SDRAM_CLK_CNTL = 0x02800000 Write Leveling start values are correct and require no further modification, but the test failed due to other issues. Most common failure causes:   - incorrect values configured in DDR4 DQn_MAP registers  - incorrect ODT values  - incorrect driver strength selected  - incorrect timing values selected for Timing Configuration 0 properties (TIMING_CFG_0 register) < > {{Write Leveling start values are correct and require no further modification, but the test failed due to other issues.}} Err. capture registers: 0xE20, 0xDEADBEEF     0xE24, 0xDEADBEEF     0xE28, 0x00000000     0xE40, 0x00000000      0xE44, 0x00000000     0xE48, 0x0000001D     0xE4C, 0x60FF2001     0xE50, 0x00001FC0      0xE54, 0x00000000     0xE58, 0x00010000      Dump: 0xF00, 0x00000000     0xF04, 0x00000002     0xF08, 0x0000000E     0xF0C, 0x14000C20      0xF10, 0x00000000     0xF14, 0x00000000     0xF18, 0x00000000     0xF1C, 0x00000000      0xF20, 0x00000000     0xF24, 0x2F003100     0xF28, 0x33003400     0xF2C, 0x3A003A00      0xF30, 0x3C003E00     0xF34, 0x00005000     0xF38, 0x00000000     0xF3C, 0x00000000      0xF40, 0x00000000     0xF44, 0x00000000     0xF48, 0x00000001     0xF4C, 0xD4000000      0xF50, 0x13001500     0xF54, 0x17001900     0xF58, 0x1D001F00     0xF5C, 0x21002200      0xF60, 0x3A000000     0xF64, 0x00009000     0xF68, 0x00000020     0xF6C, 0x00000000      0xF70, 0x0070006F     0xF74, 0x00000000     0xF78, 0x00000000     0xF7C, 0x00000000      0xF80, 0x00000000     0xF84, 0x00000000     0xF88, 0x00000000     0xF8C, 0x00000000      0xF90, 0x00000000     0xF94, 0x80000000     0xF98, 0x00000000     0xF9C, 0x31022F02      0xFA0, 0x33023102     0xFA4, 0x30023102     0xFA8, 0x2E022F02     0xFAC, 0x02020000      0xFB0, 0x10000003     0xFB4, 0x46444650     0xFB8, 0x45445142     0xFBC, 0x51445052      0xFC0, 0x46454544     0xFC4, 0x45434651     0xFC8, 0x44455045     0xFCC, 0x46455051      0xFD0, 0x45455146     0xFD4, 0x52505052     0xFD8, 0x52505246     0xFDC, 0x50464546      0xFE0, 0x51465042     0xFE4, 0x53464650     0xFE8, 0x52515145     0xFEC, 0x50454546      0xFF0, 0x45505142     0xFF4, 0x46464646     0xFF8, 0x52515350     0xFFC, 0x00000000        Data:  0x00000009 0x0000000a 0x0000000b 0x0000000c 0x0000000e 0x0000000f 0x00000010 0x00000011 0x00000025  ######################################################## Also I' ve noticed that Lane 8 is probed during calibration process, despite to that fact that ddr module is non-ecc and ecc is disabled in project settings.   Re: DDR4 calibration issues on LS1046 custom board 1.The QCVS does not support hardcoded RCW official, valid RCW has to be presented in the RCW source flash or SD card. Would you kindly program the RCW into the flash first, and then do the QCVS DDR validation. 2.Run the command below in the CCS: (bin) 42 % delete all (bin) 43 % config cc cwtap (bin) 44 % show cc (bin) 45 % ccs::config_chain {ls1043a dap sap2} (bin) 46 % display ::ccs::get_config_chain (bin) 47 % ccs::reset_to_debug Send the logs to me. 3.would you kindly share the schematics and confirm the layout follow the AN5097, Hardware and Layout Design Considerations for DDR4 SDRAM Memory Interfaces Thanks Re: DDR4 calibration issues on LS1046 custom board The problem was solved by updating to new version of QCVS(4.27.0)

IMX8MP 远程核心共享内存驱动程序 日安 我正在尝试使用 DDR 缓冲区实现内核间的数据交换，以处理大量数据。我在 IMX8MP 上使用的是 Verdin devkit。内核版本 5.15我已经使用"/dev/rpmsg_ctrl0 "通过 RPMSG 实现了通信。 现在，我想从 CMA 空间分配 DDR 中的内存，并通过 RPMSG 消息将地址发送给 CortexM。为此，我使用了恩智浦的 "低功耗音频应用 - AN12195SW "示例。我从补丁中提取了 "rmtcore_shm "驱动程序代码，并通过 devshell 在内核环境中进行了编译。 然后，我在系统中安装了模块 "rmtcore-shm.ko"。 root@verdin-imx8mp-14762892:~# insmod ./rmtcore-shm.ko [ 235.945223] RMTCORE module started! root@verdin-imx8mp-14762892:~# 但是新设备 “/dev/rmtcore_shm” 没有出现在系统中。而当我试图打开它时，却出现了错误： rmtcore_shm_fd = open(RMTCORE_SHM_DEV, O_RDWR); ******************* "Unable to open device /dev/rmtcore_shm" ******************* 我可能需要更改设备文件。现在，我的 RPMSG 覆盖图是这样的： /dts-v1/; /plugin/; #include / { compatible = "toradex,verdin-imx8mp"; rmtcore_shm { compatible = "fsl,rmtcore-shm"; status = "ok"; }; }; &{/} { imx8mp-cm7 { compatible = "fsl,imx8mp-cm7"; clocks = <&clk IMX8MP_CLK_M7_DIV>; mbox-names = "tx", "rx", "rxdb"; mboxes = <μ 0 1 μ 1 1 μ 3 1>; memory-region = <&vdevbuffer>, <&vdev0vring0>, <&vdev0vring1>, <&rsc_table>, <&m7_reserved>; rsc-da = <0x55000000>; syscon = <&src>; fsl,startup-delay-ms = <500>; }; }; &i2c3 { status = "disabled"; }; &pwm4 { status = "disabled"; }; &resmem { #address-cells = <2>; #size-cells = <2>; m7_reserved: m7@0x80000000 { no-map; reg = <0 0x80000000 0 0x1000000>; }; vdev0vring0: vdev0vring0@55000000 { no-map; reg = <0 0x55000000 0 0x8000>; }; vdev0vring1: vdev0vring1@55008000 { no-map; reg = <0 0x55008000 0 0x8000>; }; vdevbuffer: vdevbuffer@55400000 { compatible = "shared-dma-pool"; no-map; reg = <0 0x55400000 0 0x100000>; }; rsc_table: rsc_table@550ff000 { no-map; reg = <0 0x550ff000 0 0x1000>; }; }; &sai3 { status = "disabled"; }; &sdma3 { status = "disabled"; }; μ { status = "okay"; }; &uart4 { status = "disabled"; }; 请告诉我需要做哪些更改，才能使 /dev/rmtcore_shm 出现在系统中，并能访问 DDR 中的内存分配？如果有人已经遇到过这种解决方案和示例。 感谢您的帮助。 Re: IMX8MP Remote core share memory driver 你好@Stan88 你查清楚了吗？ 谢谢！ 安迪 Re: IMX8MP Remote core share memory driver 是的，我也试过了 - 我在内核中编译了它，在内核菜单配置中看到了它 -"Remote Core Share Memory Driver" ，并激活了它。编译并部署了内核，构建了镜像并将其安装在板上。 lsmod无法显示该驱动程序，因为它不是动态加载的，而是内置模块。 dmseg也不包含有关该驱动程序的任何信息。尝试卸载模块时会出现错误，提示系统中存在此类模块： root@verdin-imx8mp-14762892:~# modprobe -r rmtcore-shm modprobe: FATAL: Module rmtcore_shm is builtin. Re: IMX8MP Remote core share memory driver 你好 如果你编译模块，你必须编译内核本身才能使其正常运行，并在 dmseg 输出中查看。 此致 Re: IMX8MP Remote core share memory driver 您需要： rmtcore_shm { compatible ="fsl,rmtcore-shm"; status ="ok"; }; 如果有其他人想要 FRDM_IMX8MPLUS 的这个版本，请在这里查看： https://github.com/AndrewCapon/rmtcore-shm/tree/main

您知道 PCA9698 的状态吗？ 我想我可能需要这样的东西。其现状如何？有没有更新的类似产品？ 兰迪 Re: Do you know the status of PCA9698 ? 你好，兰迪、 PCA9698 目前仍在生产，但 HVQFN56 版本 (PCA9698BS) 已经停产。TSSOP56 版本（PCA9698DGG）仍然完全有效并受支持，是新设计的推荐选择。没有较新的恩智浦设备能够在单芯片中提供相同的 40 位 GPIO 数量和电流能力，因此，如果需要该功能，PCA9698DGG 仍然是最合适的解决方案。 BRs, Tomas

ベアメタル用のOSタイマーインターフェース Arm 用の S32DS で動作していた古いドライバ モデルには、ベア メタル実装をサポートするタイマー遅延用の API がありました。新しいリアルタイム・ドライバ モデルでは、同等のものが見つかりません。これを実行しようとするとエラーが発生します。添付のスクリーンショットを参照してください。 それを行う方法はありますか? プロジェクトの詳細: MCU: 144ピン構成のS32K148 システムOS: ベアメタル RTD バージョン: 3.0.0 ドライバー構成: 低レベル (非 Autosar)。スクリーンショットを参照してください。 Re: OS Timer interface for bare metal こんにちは@danielmartynek 更新ありがとうございます。これは私が発見したものと一致しています。いくつかフォローアップがあります: 1.SO、リアルタイム・ドライバには OSIf_TimeDelay() に相当するものはないのでしょうか?ドライバー API の他の部分にも同様のギャップが見られ、既存のコードの移植がやや困難になっています。 2. これらの API はすべての MCAL 実装で統一されていますか?言い換えれば、MCAL 準拠を主張する別のベンダーのハードウェアと MCAL 実装を使用する場合、これらすべての API がそのドライバ実装で利用できると期待できますか?(これを逆に読むこともできます。MCAL 準拠を主張する別のベンダーから NXP に移行する場合、NXP ドライバが他のベンダーのドライバが提供するすべての API を提供すると期待できますか?) よろしくお願いいたします。 ドゥルガー・チョードリー Re: OS Timer interface for bare metal こんにちは、 @durga_choudhuryさん、 OsIf.hを参照してください。以下の機能があります: OsIf_Init()、 OsIf_GetCounter()、 OsIf_MicrosToTicks()、 OsIf_GetElapsed()、 BR、ダニエル Re: OS Timer interface for bare metal こんにちは@durga_choudhuryさん、 1. いいえ、そのような関数はありません。個々のドライバは OsIf API を使用します。たとえば、次のようになります。 2. RTD には以下が含まれます。 AUTOSAR MCALドライバ 低レベルのIPレベルドライバ MCAL の最上位層 (AUTOSAR) のみがポータブルです。 たとえば、Adc_Init()。 しかし、OsIf_GetElapsed() は AUTOSAR API ではなく、NXP 固有のものです。 よろしくお願いいたします。 ダニエル

S32K310 CAN Interrupt Receive S32K310のCANドライバモジュールをCANとCANIFを使って設定しました。CAN_Write()関数を呼び出してメッセージを送信できることは分かっていますが、以下の点について疑問があります。 1. メッセージを受信するにはどうすればよいですか？CanIf_RxIndication()関数を使ってメッセージを受信できるという記事をいくつか見ました。しかし、この関数のロジックは静的コード内で自動的に呼び出されるべきであり、外部メインプログラムで自分で記述するべきではありません。あるいは、この関数は割り込み発生後にデータを保存するので、どのようにデータを読み出せばいいのでしょうか？自分で作成したコールバック関数に置き換えることは可能でしょうか？（MCALルーチンの中に割り込みを使用するCANルーチンは見つかりませんでした。POLLINGモードのルーチンしかないようです。） 2. CANの受信はCANIFを経由する必要があるのに、送信はCANドライバーから直接送信できるのはなぜですか？何か仕様上の制限があるのでしょうか？ 助けてくれてありがとう!! Re:S32K310 CAN割り込み受信 こんにちは@Embedded_novice、 1.FlexCANがドライバーとどのように連携するかについては、次のトレーニングをご覧ください:RTDおよび低レベルドライバーを使用したFLEXCAN。 割り込みモードでメッセージを受信するには、割り込みドライバー(IntCtrl)を設定し、FlexCANデータ情報構造体内でpolling = FALSEを選択し、「FlexCAN_Ip_Receive」を使用する必要があります。 この例は、コミュニティの投稿からガイダンスとして使用できます: TX/RX/EnhanceRXFIFO DMAテストの例S32K344 FlexCAN_Ip S32DS3.5 RTD400 - NXPコミュニティ。 2. CanIf_RxIndication APIのことを言っているのですね。前の回答で述べたように、代わりにFlexCAN_Ip_Receiveを使用できます。 Best regards, Julián

EB tresos 许可证到期 我的 EB Tresos 许可证有效期至 2025 年 12 月 31 日（即将到期）。 如何在过期前获得新的激活码？ Re: Expiration of EB tresos license 嗨，Joung、 请注意，在圣诞假期期间，我们的支持响应时间可能会比平时长。在某些情况下，您的请求可能会在新年后得到处理。感谢您的理解。 几天前，我给 [email protected] 发了电子邮件，提醒他们更新 EBTresos 激活码，但至今没有收到回复。 恐怕要到新年后才能更新。 很抱歉给您带来不便！ 祝好， Robin ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"ACCEPT AS SOLUTION" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请另开新主题，并参考已关闭的主题。 -------------------------------------------------------------------------------

I.MX8MP Ethernet Camera Hello, Since the i.MX8MP does not support virtual channels, we would like to stream four Ethernet cameras simultaneously, as illustrated in the diagram below (which belongs to a different S32 processor); therefore, our question is whether the i.MX8MP is capable of decoding and streaming four 1080p @ 30 fps Ethernet camera streams at the same time, given that the Reference Manual indicates support for VLAN-tagged frames and AVB, but the VPU provides only a single hardware decoder.   Thanks, Best Regards.         Re: I.MX8MP Ethernet Camera Hello, Yes the iMX8MP could handle that, and the gstreamer is the tool that we use to decode all your streams. Regards

MCXN947 I3C IBI 有效载荷问题 您好， 我遇到了一些关于 I3C 接收 IBI 有效载荷的问题。希望你们能提供帮助。欣赏。 当我使用 NXP974 作为 I3C 主站时，我们能收到多少个包含 MDB 的有效载荷数据？在我的测试中，似乎最大值为8字节。(一个 MDB 和七个有效载荷数据）。但是从规范来看，它表明支持 9 字节的支持包括 MDB。您能帮忙确认一下吗？ 规格：控制器在 9 字节（包括必填数据字节）后自动停止 IBI 数据。 我遇到的另一个问题是，当我将有效载荷设置为8字节时，我确实收到了来自fifo的8字节，但是即使我们没有从i3c目标发送新的IBI，它也会再次进入IBI并导致系统卡住。当有效载荷大小于 8 字节时，它运行良好。 我检查了 SDATACTRL 的 RX FIFO 计数，是 8。我认为这是正确的。而 irq 的状态似乎是正确的，与正常情况下的状态（0x2e00）相同。所以我想这也是正确的。 然后，我尝试捕获洛杉矶的波形。我发现正确和不正确的情况有些不同。 在正常情况下（有效载荷< 7），最后一个 T 位的整个时钟周期为低电平，然后产生一个停止信号。 在错误的情况下，SDA将在T位时钟的上升沿处于高位。然后，重新发送时钟（开漏）。 你知道恩智浦发生了什么事吗？为什么有效载荷大小不同时会有不同的行为？ MCX N Re: MCXN947 I3C IBI payload issue 嗨，杰姬！ 我们过去也遇到过这个问题，并向恩智浦报告过。我们得到确认，这是恩智浦 I3C IP 模块中的一个错误。IBI 有效负载长度不能大于 8 字节，此外，I3C 目标应使用 T-Bit 来表示最后一个字节中的数据结束（T-Bit LOW）。I3C IP 块作为控制器时，如果 T 位为高电平，则不能发出 STOP 条件。 Re: MCXN947 I3C IBI payload issue 你好@JackieZhu 是的，你说得对。I3C 目标支持在强制数据字节之后最多七字节的扩展 IBI 数据。 因此，包括 MDB，最大值为 8 字节。（一个 MDB 和七个有效载荷数据）。 BR 哈利

FormatKeyCatalog 返回不同的错误代码 你好@lukaszadrapa 我在 S32K344 上运行 HSE 的同一个项目有 2 种不同的版本配置，我遇到了一个奇怪的问题，那就是我的 FormatKeyCatalog API 在项目 A 中返回 HSE_SRV_RSP_OK，而在项目 B 中它在同一硬件上返回 HSE_SRV_RSP_NOT_SUPPORTED。 我还附上了两个方案的 SS。两种配置均在禁用 D-Cache 的情况下运行。 Re: FormatKeyCatalog returns different error codes 请注意，在圣诞假期期间，我们的支持响应时间可能会比平时长。在某些情况下，您的请求可能会在新年后得到处理。感谢您的理解。 Re: FormatKeyCatalog returns different error codes 你好@R_S002 " 同一个项目的 2 种不同的版本配置 " 是什么意思？ 两个项目的目录是否相同？或者有什么区别？我需要更多的详细信息，以便提供一些帮助。 此致， Lukas

SAF - ASIL Certification Hi Support, Customer is using S32K31 with SW32K3_SAF_1.0.5_D2503.  They are asking for our SAF ASIL certificates, or any document to show it is ASIL "ready/compliance". Regards, Marcus Safety_SW Re: SAF - ASIL Certification Hi Support, Any updates? Re: SAF - ASIL Certification Hi Marcus, for every premium SAF package there is possible to download Safety SW Assessment Summary report. For SAF 1.0.5 I can see that on Flexera available as well: S32K3_SAF_1.0.5_Safety_SW_Assessment_Summary.pdf Kind Regards, Radoslav Re: SAF - ASIL Certification Hi @marcuslim , It is now technically and legally restricted to share files with customers, only legal way is via sales force I think. Anyway, I wanted screenshot from nxp.com from SAF product page, same as I have shared, to see that is really missing. How does customer get the release? Safety Assessment should be there, everybody else can see that. I'm attaching here internally the report and let you find the way how to legally share the file with the customer. But please try to explain the customer proper way how to get it nxp.com=>Software accounts=>Automotive SW - S32K3 Premium Software=>Automotive SW - S32K3 - Safety Software Framework Kind Regards, Radoslav Re: SAF - ASIL Certification Thanks Radoslav! The customer has found the document.  We can close this thread. Regards, Marcus

FreeMASTER を S32K3、Simulink MBDT、Segger JLink で使用すると問題が発生する こんにちは、 当社では、S32K311 を使用する独自設計のハードウェアを保有しています。 Segger JLink (Ver 7.98d) を使用して、Simulink 自体からターゲットをビルドしてフラッシュすることができました。 データ ストア メモリ変数を監視/変更するための FreeMASTER プロジェクトを作成しました。Segger JLink との通信ウィザードを設定し、接続が成功することを確認しました。 FreeMASTER で「GO」ボタンを押すと、ターゲットがフリーズ状態になるように見えます。たとえば、このモデルでは、Alive LED が点滅していますが、「GO」ボタンを押すと停止します。後で「STOP」を押しても何も変わりません。 電源をリセットすると、プログラムはデフォルトに戻り、変更した変数値も取得されませんでした。 FreeMASTER Config ブロックを使用する必要がありますか (接続タイプは Serial/CAN と記載されていますが)?モデル内で FreeMASTER Config ブロックを使用せずに変数を監視/変更することは可能ですか? 何が足りないのか教えてください。 Re: Running into issues using FreeMASTER with S32K3, Simulink MBDT, Segger JLink こんにちは、 @beginner100さん FreeMASTERプロジェクトで変数を監視するには、 FreeMASTER Configブロックが必須です。現在の進捗状況についてお知らせいただけますか？また、可能であれば、FreeMASTERの設定に関する追加情報もご提供いただけますでしょうか？ 最新の S32K3 Toolbox バージョン1.8.0 (NXP Model-Based Design Toolbox for S32K3 バージョン 1.8.0 - 製品リリース発表) をインストールすることもお勧めします。 よろしくお願いいたします。 ドラゴス

使用直接内存寻址进行 CRC 评估 大家好 我使用的是 S32K358 MCU、MBD Toolbox v1.6.0 和 Matlab R2024a。 我知道工具箱不支持 Crc 模块，所以我配置了 .mex然后，我编写了一个 Matlab 函数，以便作为自定义代码手动调用"Crc_SetChannelCalculate" 函数。 这样做效果很好，我可以正确评估数组等数据流的 CRC。 现在我想做的是，直接使用内存地址作为数据输入，对内存区域进行 CRC 评估。如果我使用 S32DS IDE（在 Matlab 之外）手动编写代码"" ，代码看起来像这样： //--- 代码开始 uint32 CrcResult； uint8 *data； data = (uint8 *)0x40A1F0; // 为开始计算而选择的任意地址 CrcResult = Crc_SetChannelCalculate(CRC_LOGIC_CHANNEL_2, data, 16, 0, TRUE)； //用这种方式我计算 16 字节的 CRC，起始值 = 0，直接从地址 0x40a1f0 开始在闪存中读取 //--- 当然，在此之前，我用适合我的应用的属性初始化了逻辑通道 CRC_LOGIC_CHANNEL_2。 这段代码运行良好，但我无法在 Matlab 上已翻译 " 它，因为我没有找到合适的方法来进行直接内存寻址（而且，如果我没错的话，Matlab 不支持这种可能性）。" 请问谁有办法解决这个问题？ 感谢您的帮助和支持。 丹尼尔

フリートスK5ステータスに関する質問 こんにちはチーム フリートスのK5ステータスについてお聞きしてもよろしいでしょうか? 私はIDEs(DS3.6.4)にfreertosを追加しました。RTD0.8.0 CD3（K5用） しかし、私の側では機能していないようです。 以下のようにデモを呼び出しました。 ただし、以下のエラーは修正されませんでした... 「アップデート」後、freertos のフォルダが見つかりませんでした。 K5フリートステータスについてお尋ねしてもよろしいでしょうか? 私のアプローチが間違っている場合は、修正方法を教えてください。 ありがとう。 RTOS S32_CONFIG_TOOL 出典: 直接お客様 出典: NXP社内 Re: Question about freertos K5 status はい、debug_flash はコードが MRAM からロードされ実行されることを意味します。すべて正常に動作するはずですが、問題が発生した場合はお知らせください。 Re: Question about freertos K5 status はい、debug_flash はデフォルトで有効になっています。つまり、コードは MRAM からロードされ、実行されます。 すべて正常に動作するはずですが、何か問題が発生した場合はお知らせください。 Re: Question about freertos K5 status こんにちは@Nguyen_Duy_Dat ご返信ありがとうございます。 うまく動作しているようです。 そして、debug_flash と Clock 構成が正常に動作していることを確認しました。 これは正しいですか？ ありがとう。 Re: Question about freertos K5 status こんにちは@Luke_Chun 、 最新の freeRTOS 0.8.0 バージョンを使用しているようですが、これは RTD 0.8.0 CD3 とは 互換性がありません 。代わりに RTD 0.8.0 (2025 年 12 月リリース) をインストールしてください。 よろしくお願いいたします。 ダット