LS1088A DDRサイズ Hello, LS1088aプラットフォームでDDR4サイズの問題が発生しています。ボードには4GBのDDR4があります。起動時に、ボードに4GBのDDR4があることが確認されます。しかし、freeコマンドでカーネルを確認すると、RAMが2GBであることを示しています。U-Boot 構成から "mcmemsize" 変数を削除しました。 u-bootとカーネルでDDRサイズが一致しない理由がわかりますか? 添付の写真で違いがわかります。 Re:LS1088A DDRサイズ はい、そうなるでしょう。 Re:LS1088A DDRサイズ 返信ありがとうございます。 「mcmemsize」を削除すると、ネットワークのパフォーマンスが低下しますか? Re:LS1088A DDRサイズ 紛失したDDRは2つの部分に分けることができます。 1) NXP専用ソフトウェア、ファームウェアコンポーネントで使用されるDDR 2) カーネルのさまざまなセグメントで使用される DDR。   最初の部分では、 1) u-boot は使用されるまでメモリを使用しますが、カーネルが起動すると、u-boot はメモリからスワップアウトされます。 2) TF-Aは66MBを使用 3) MC は 512M から 2G までの任意の場所で使用できます (u-boot コマンドの引数 'mcmemsize' に依存します)。パラメーター mcmemsize は、管理複合システムによって使用されるシステム DDR の量を定義します。この変数が定義されていない場合、コンパイル時の値 0x70000000 または 1.75GB がデフォルトになります。通常、デフォルトは許容されるため、ユーザーはこの変数を設定する必要はありません。   TF-A+MCは約1.8G   カーネル予約=(18620Kカーネルコード、2476K rwdata、8844K rodata、5888K init、993K bss、406712K予約済み、327680K cma予約済み) = 771213K = 0.7G   /proc/meminfo の MemTotal は kB 14232028で、失われたメモリは約 16-13.6=2.4G(TF-A+MC+カーネル) です予約済み)   root@TinyLinux:~# cat /proc/meminfo MemTotal:       14232028 kB MemFree:        13596760 kB Mem利用可能: 13478276 kB

linux6.12+imx8mp内核报告Fixed dependency cycle(s) with xxx linux6.12+imx8mp内核启动时报告： [ 0.057737] /soc@0: Fixed dependency cycle(s) with /soc@0/bus@30000000/efuse@30350000/unique-id@8 [ 0.058809] /soc@0/bus@32c00000/lcd-controller@32fc6000: Fixed dependency cycle(s) with /soc@0/bus@32c00000/hdmi@32fd8000 [ 0.058972] /soc@0/bus@32c00000/hdmi@32fd8000: Fixed dependency cycle(s) with /soc@0/bus@32c00000/lcd-controller@32fc6000 [ 0.059239] /soc@0/interrupt-controller@38800000: Fixed dependency cycle(s) with /soc@0/interrupt-controller@38800000 [ 0.061960] /soc@0/bus@30000000/pinctrl@30330000: Fixed dependency cycle(s) with /soc@0/bus@30000000/pinctrl@30330000/miscgrp [ 0.061986] /soc@0/bus@30000000/pinctrl@30330000: Fixed dependency cycle(s) with /soc@0/bus@30000000/pinctrl@30330000/hoggrp [ 0.062566] imx8mp-pinctrl 30330000.pinctrl: initialized IMX pinctrl driver [ 0.063301] /soc@0/bus@30000000/efuse@30350000: Fixed dependency cycle(s) with /soc@0/bus@30000000/clock-controller@30380000 [ 0.064431] /soc@0/bus@30000000/efuse@30350000: Fixed dependency cycle(s) with /soc@0/bus@30000000/clock-controller@30380000 [ 0.065497] /soc@0/bus@30000000/clock-controller@30380000: Fixed dependency cycle(s) with /soc@0/interrupt-controller@38800000 [ 0.074336] /soc@0/bus@32c00000/lcd-controller@32fc6000: Fixed dependency cycle(s) with /soc@0/bus@32c00000/hdmi@32fd8000 [ 0.074446] /soc@0/bus@32c00000/hdmi@32fd8000: Fixed dependency cycle(s) with /soc@0/bus@32c00000/lcd-controller@32fc6000 [ 0.076363] /soc@0/bus@32c00000/lcd-controller@32fc6000: Fixed dependency cycle(s) with /soc@0/bus@32c00000/hdmi@32fd8000 [ 0.076855] /soc@0/bus@32c00000/lcd-controller@32fc6000: Fixed dependency cycle(s) with /soc@0/bus@32c00000/hdmi@32fd8000 [ 0.076990] /soc@0/bus@32c00000/hdmi@32fd8000: Fixed dependency cycle(s) with /soc@0/bus@32c00000/lcd-controller@32fc6000 原因是什么？需要处理吗 Re: linux6.12+imx8mp内核报告Fixed dependency cycle(s) with xxx Hi @machangbao This is normal, no need to deal with it. Best Regards, Zhiming Re: linux6.12+imx8mp内核报告Fixed dependency cycle(s) with xxx Hi @machangbao This is the patch that was introduced upstream of the kernel, the commit message is: driver core: fw_devlink: Stop trying to optimize cycle detection logic commit bac3b10b78e54b7da3cede397258f75a2180609b upstream. In attempting to optimize fw_devlink runtime, I introduced numerous cycle detection bugs by foregoing cycle detection logic under specific conditions. Each fix has further narrowed the conditions for optimization. It's time to give up on these optimization attempts and just run the cycle detection logic every time fw_devlink tries to create a device link. The specific bug report that triggered this fix involved a supplier fwnode that never gets a device created for it. Instead, the supplier fwnode is represented by the device that corresponds to an ancestor fwnode. In this case, fw_devlink didn't do any cycle detection because the cycle detection logic is only run when a device link is created between the devices that correspond to the actual consumer and supplier fwnodes. With this change, fw_devlink will run cycle detection logic even when creating SYNC_STATE_ONLY proxy device links from a device that is an ancestor of a consumer fwnode. The fw_devlink framework on top of 6.12 is more robust than before, and Fixed dependency cycle(s) with indicates that fw_devlink detected the ring and solved the problem by adjusting the linking policy (e.g., downgrading certain link types or not creating certain links). This is not an error, but an informational note that the system handles potential deadlock risks at boot time. driver core: fw_devlink: Make cycle detection more robust fw_devlink could only detect a single and simple cycle because it relied mainly on device link cycle detection code that only checked for cycles between devices. The expectation was that the firmware wouldn't have complicated cycles and multiple cycles between devices. That expectation has been proven to be wrong. For example, fw_devlink could handle: +-+ +-+ |A+------> |B+ +-+ +++ ^ | | | +----------+ But it couldn't handle even something as "simple" as: +---------------------+ | | v | +-+ +-+ +++ |A+------> |B+------> |C| +-+ +++ +-+ ^ | | | +----------+ But firmware has even more complicated cycles like: +---------------------+ | | v | +-+ +---+ +++ +--+A+------>| B +-----> |C|<--+ | +-+ ++--+ +++ | | ^ | ^ | | | | | | | | | +---------+ +---------+ | | | +------------------------------+ And this is without including parent child dependencies or nodes in the cycle that are just firmware nodes that'll never have a struct device created for them. The proper way to treat these devices it to not force any probe ordering between them, while still enforce dependencies between node in the cycles (A, B and C) and their consumers. So this patch goes all out and just deals with all types of cycles. It does this by: 1. Following dependencies across device links, parent-child and fwnode links. 2. When it find cycles, it mark the device links and fwnode links as such instead of just deleting them or making the indistinguishable from proxy SYNC_STATE_ONLY device links. This way, when new nodes get added, we can immediately find and mark any new cycles whether the new node is a device or firmware node. Best Regards, Zhiming

mk64 从闪存 0xE5FF8 读取数据会导致总线故障 你好， 我有一款运行 MK64FN01M 的板，与 frdm_K64 的板类似。 我确实在存储CRC的最后一个字节上存储了闪存中的设置。 对于板上的一个扇区，我在阅读该部分时出现总线故障 该代码调用了从 0xE5FF8 到 RAM 的简单 memcpy，长度为 8 字节。 该代码中的该函数之前被不同的内存部分调用过。 只有在这些位置上，代码才会崩溃。 当我把这个扇区移到其他位置时，它就能正常工作了。 是否知道为什么特定内存会出现问题？ 谢谢，阿迪布 Re: mk64 read from flash 0xE5FF8 causes busfault 你好@theadib 请先擦除整个扇区，然后写入与 8 字节边界对齐的设置数据（包括 CRC）。不要对同一 8 字节短语执行部分更新。然后，继续进行读取操作。   BR 爱丽丝 Re: mk64 read from flash 0xE5FF8 causes busfault 你好，爱丽丝，感谢您的回复。 总线故障发生在读取操作期间（来自闪存位置的 memcpy）使用常规闪存地址会导致总线故障的原因 是什么？ 之前没有写入操作。 是否有可能持续"阻止/保护" 闪存的读取。 我的程序在其他设备上运行正常。 有什么想法吗？ 谢谢，阿迪布 Re: mk64 read from flash 0xE5FF8 causes busfault 你好@theadib 有 FSEC 寄存器。FSEC 中的高效密码学标准(SEC) 位决定了 MCU 处于安全还是不安全状态。虽然它可以控制整个 MCU，但在你的情况中，只有部分内存无法读取，所以我认为这不是原因。 有可能是上一次写入操作过程中发生了错误，因此我建议先擦除内存，然后再次读取以检查是否正常工作。   谢谢！   BR 爱丽丝   Re: mk64 read from flash 0xE5FF8 causes busfault 你好@Alice_Yang, 也许这个问题与我使用世纪佳缘 JLink 时发现的一些奇怪行为有关。 当我在 JLink 中使用 MK64FN1M0XXX12 连接到我的 MK64FN1MOVLQ12 时： 设备 mk64fn1moxxx12 如果 SWD 速度 1000 connect erase loadbin imagefile.bin 0 通常 jLink 会声称设备在擦除后受到保护。 并提出了所附的对话。 我本以为在执行擦除命令后设备不受保护且不安全。 使用 JLink 完全擦除闪存并加载新映像的首选顺序是什么？ 。 预先致谢 Re: mk64 read from flash 0xE5FF8 causes busfault 您好@Alice_Yang 很抱歉打扰您...... ，我现在已经找到了根本原因，即向同一地址重复写入相同数据。 这种情况不应该发生在没有错误的代码中 😉 但是， ，第二次写入会返回错误代码 ，但随后即使读取该扇区也会导致 BUS_FAULT 陷阱。 有没有可能在一次访问导致整个程序崩溃之前检查扇区状态？ 这样，我就可以再次正确擦除扇区，并将扇区置于正确的状态。 ？？ 我已经查看了参考手册第 29.4.10.2 节中的 FSFE 描述闪存命令。 但我没有看到一条命令可以"测试" 程序存储器中的一个扇区。 我是不是漏掉了什么？ 这样，我就能制作出更具弹性的应用程序，在重启后检查闪存状态。 预先致谢， Adib Re: mk64 read from flash 0xE5FF8 causes busfault 你好@theadib 使用 J-Link 擦除时，同一芯片有两种选择。请选择没有 “允许网络安全” 的设备名称；这样，擦除后将无法保护设备名称。 谢谢。 BR 爱丽丝 Re: mk64 read from flash 0xE5FF8 causes busfault 你好@theadib 用上市 “擦除闪存扇区” 命令后，FRFE 会擦除所选闪存，然后验证其是否已擦除。如果擦除验证失败，则 FSTAT[MGSTAT0] 位被置位。 在擦除闪存扇区操作 完成后，CCIF 标志被置位。擦除闪存扇区命令可挂起（参见 FCNFG[ERSSUSP] 位和图 29-11）。 BR 爱丽丝

Failed to load static DPL with 8x DPDMUX Hi Community, Using dynamic creation of DPDMUXs and DPNIs successfully, and generate the DPL by following commands: 8x ls-addni --fs-entries=8 --num-queues=8 -n source /usr/local/dpdk/dpaa2/dynamic_dpl.sh ... 8x restool dpdmux create 8x restool dprc connect dprc.1 --endpoint1= .n.0/1/2 --endpoint2= / /dpni.k> restool dprc generate-dpl dprc.1 > dpl-8-dpdmux.dts Update the static DPL with dpl-8-dpdmux.dtb (generate by dtc tool) for uboot to initiate MC layout. The error shows as blow: [E, mem_mng_get_phys_mem:655] MAJOR mem. manager memory allocation failed [E, mem_mng_get_phys_mem:658] Required size 0x000040000 alignment 0x000000100 exceeds available memory for partition ID 7 [E, init_bman_bp:399, DPDMUX] ID[6] - dpbp_allocate_buffers(), failed to allocate dpbp buffers [E, init_infrastructure:3750, DPDMUX] swlib_init_bman_bp : -12 [E, dpdmux_init:4487, DPDMUX] init_infrastructure : -12 [E, mem_mng_get_phys_mem:655] MAJOR mem. manager memory allocation failed [E, mem_mng_get_phys_mem:658] Required size 0x000040000 alignment 0x000000100 exceeds available memory for partition ID 7 [E, init_bman_bp:399, DPDMUX] ID[7] - dpbp_allocate_buffers(), failed to allocate dpbp buffers [E, init_infrastructure:3750, DPDMUX] swlib_init_bman_bp : -12 [E, dpdmux_init:4487, DPDMUX] init_infrastructure : -12 [E, resman_is_link_permitted:6375, RESMAN] Object wasn't found [E, linkman_probe_cb:205] No common ancestor - Failed to connect dpdmux@6 and dpmac@9 [E, subnode_process:155] Probing module 'connection' return error code -1. Continue dpl processing... [E, resman_is_link_permitted:6375, RESMAN] Object wasn't found [E, linkman_probe_cb:205] No common ancestor - Failed to connect dpdmux@6 and dpni@15 [E, subnode_process:155] Probing module 'connection' return error code -1. Continue dpl processing... [E, resman_is_link_permitted:6375, RESMAN] Object wasn't found [E, linkman_probe_cb:205] No common ancestor - Failed to connect dpdmux@6 and dpni@7 [E, subnode_process:155] Probing module 'connection' return error code -1. Continue dpl processing... [E, resman_is_link_permitted:6375, RESMAN] Object wasn't found [E, linkman_probe_cb:205] No common ancestor - Failed to connect dpdmux@7 and dpmac@10 [E, subnode_process:155] Probing module 'connection' return error code -1. Continue dpl processing... [E, resman_is_link_permitted:6375, RESMAN] Object wasn't found [E, linkman_probe_cb:205] No common ancestor - Failed to connect dpdmux@7 and dpni@16 [E, subnode_process:155] Probing module 'connection' return error code -1. Continue dpl processing... [E, resman_is_link_permitted:6375, RESMAN] Object wasn't found [E, linkman_probe_cb:205] No common ancestor - Failed to connect dpdmux@7 and dpni@8 [E, subnode_process:155] Probing module 'connection' return error code -1. Continue dpl processing... [E, dpl_process:527] Error while parsing 'connections'. Skip processing the rest of DPL. [E, main:198] DPL processing failed; continuing...  Is there any limitation on the static DPL to support same layout as dynamic way? QorIQ LS2 Device Re: Failed to load static DPL with 8x DPDMUX Hi yipingwang, Using '--max-dmat-entries' in dynamic creating layout don't change the final dts by 'restool dprc generate-dpl dprc.1'. So, I just give it a try by adding following elements 'mem-size' and 'max-dmat-entries' in .dts. manually: dpdmux@0 {     compatible = "fsl,dpdmux";     options = "DPDMUX_OPT_CLS_MASK_SUPPORT", "DPDMUX_OPT_AUTO_MAX_FRAME_LEN";     method = "DPDMUX_METHOD_CUSTOM";     manip = "DPDMUX_MANIP_NONE";     num_ifs = <0x2>;     mem-size = <0x100>;  // this is manually added by me     max-dmat-entries = <0x8>; // this is manually added by me }; Unfornately this doesn't fix it, the same error message showing from MC debug. Please also check my dpl as enclosed. Re: Failed to load static DPL with 8x DPDMUX Please try whether the following method is possible. When you create DPDMUX, please specify "--max-dmat-entries=8" to reduce the resource allocation. --max-dmat-entries= max entries in DPDMUX address table. Default is 64. If your problem persists, please share your whole console log to create DPDMUX and generate DPL file. In addition, which processor are you using? Re: Failed to load static DPL with 8x DPDMUX Hi, I've managed to fix this issue by correcting the DPL parameter names.

FormatKeyCatalog 返回不同的错误代码 你好@lukaszadrapa 我在 S32K344 上运行 HSE 的同一个项目有 2 种不同的版本配置，我遇到了一个奇怪的问题，那就是我的 FormatKeyCatalog API 在项目 A 中返回 HSE_SRV_RSP_OK，而在项目 B 中它在同一硬件上返回 HSE_SRV_RSP_NOT_SUPPORTED。 我还附上了两个方案的 SS。两种配置均在禁用 D-Cache 的情况下运行。 Re: FormatKeyCatalog returns different error codes 请注意，在圣诞假期期间，我们的支持响应时间可能会比平时长。在某些情况下，您的请求可能会在新年后得到处理。感谢您的理解。 Re: FormatKeyCatalog returns different error codes 你好@R_S002 " 同一个项目的 2 种不同的版本配置 " 是什么意思？ 两个项目的目录是否相同？或者有什么区别？我需要更多的详细信息，以便提供一些帮助。 此致， Lukas

フリートスK5ステータスに関する質問 こんにちはチーム フリートスのK5ステータスについてお聞きしてもよろしいでしょうか? 私はIDEs(DS3.6.4)にfreertosを追加しました。RTD0.8.0 CD3（K5用） しかし、私の側では機能していないようです。 以下のようにデモを呼び出しました。 ただし、以下のエラーは修正されませんでした... 「アップデート」後、freertos のフォルダが見つかりませんでした。 K5フリートステータスについてお尋ねしてもよろしいでしょうか? 私のアプローチが間違っている場合は、修正方法を教えてください。 ありがとう。 RTOS S32_CONFIG_TOOL 出典: 直接お客様 出典: NXP社内 Re: Question about freertos K5 status はい、debug_flash はコードが MRAM からロードされ実行されることを意味します。すべて正常に動作するはずですが、問題が発生した場合はお知らせください。 Re: Question about freertos K5 status はい、debug_flash はデフォルトで有効になっています。つまり、コードは MRAM からロードされ、実行されます。 すべて正常に動作するはずですが、何か問題が発生した場合はお知らせください。 Re: Question about freertos K5 status こんにちは@Nguyen_Duy_Dat ご返信ありがとうございます。 うまく動作しているようです。 そして、debug_flash と Clock 構成が正常に動作していることを確認しました。 これは正しいですか？ ありがとう。 Re: Question about freertos K5 status こんにちは@Luke_Chun 、 最新の freeRTOS 0.8.0 バージョンを使用しているようですが、これは RTD 0.8.0 CD3 とは 互換性がありません 。代わりに RTD 0.8.0 (2025 年 12 月リリース) をインストールしてください。 よろしくお願いいたします。 ダット

S32K312：如何设置芯片的低电压检测 你好，NXT 团队   我只能找到 LVRBLPEN，描述如下   LVRBLP 在 LPM 期间启用位控制 VD D_HV_B 功率域上的低压 RESET 检测 (LVRBLP) 在 LPM 中处于活动状态还是非活动状态   然而，312 引脚上没有 VDD_HV_B，这让我很困惑   顺祝商祺！ 赵 Re: S32K312：How to set low voltage detection for chips 你好，彼得 感谢您的回复 我能这样理解吗，低压检测只能在 LPM 模式下关闭？ 如果不能关闭，能否配置这个阈值？ 我目前正在测试RESET将在2.8V左右触发信号 顺祝商祺！ 赵 Re: S32K312：How to set low voltage detection for chips 你好 请问我是否要禁用低电压RESET功能，我需要操作哪个寄存器？ 您无法在此设备上禁用低压检测。它会导致意想不到的行为，最后肯定会RESET。 我也认为没有理由这样做，因为我们只保证 uC 的运行符合规范。 顺祝商祺！ Peter Re: S32K312：How to set low voltage detection for chips 你好，彼得 感谢您的回复请 问我是否要禁用低电压RESET功能，我需要操作 哪个寄存器？ 看来将LVRBLPEN寄存器设置为0将阻止MCU在LPM模式下RESET，在其他模式下应该控制 哪个寄存器？ 顺祝商祺！ 赵 Re: S32K312：How to set low voltage detection for chips 你好 LVRBLPEN 控制 VDD_HV_B 功能域的低电压 RESET 检测在电源模式 (LPM) 期间是否保持活动状态。 术语 VDD_HV_B 是指内部电源功能域，而不是物理引脚。它是 MCU 内部高压功能域的一部分，为某些外设和逻辑模块供电。 以下是 S32K312 的功率域： 和 S32K312 的耗材表： 该手册在 S32K3xx 系列中很常见。因此，通常所有功能都是笼统描述的，然后有必要注意哪些功能对您的设备衍生产品真正有效。 顺祝商祺！ Peter Re: S32K312：How to set low voltage detection for chips 你好，彼得 感谢您的回复 我目前的检测结果是 该芯片将直接在2.8V左右RESET，这是预期的 但是 5.8V 无法RESET 此中断必须配对，并且必须在中断本身内调用RESET函数 请问高低压RESET的不同表现是否归因于芯片的特殊设计 顺祝商祺！ 赵 Re: S32K312：How to set low voltage detection for chips 你好 我能这样理解吗，低压检测只能在 LPM 模式下关闭？如果无法将其关闭，我们可以配置这个阈值吗？ 我目前正在测试RESET将在2.8V左右触发信号 不能配置其阈值。恩智浦工厂对其进行了微调。 请遵守数据表中规定的操作条件。 顺祝商祺！ Peter Re: S32K312：How to set low voltage detection for chips 你好 即使禁用了 LVDIE，设备仍将 RESET 为相同的 2.8 V 阈值。 这种行为（没有 ISR 输入并在低电压跳闸点立即 RESET）是预期的操作，还是低压检测应该能够在 RESET 之前执行其中断处理程序？ 这是意料之中的行为。我不清楚 S32K3 是如何实现的，但通常有两套 LVD。一种触发信号中断，另一种在电压下降时触发信号RESET。 这就是你的 2.8 伏电压。因为中断没有意义。因为你的内存、内核执行、寄存器设置可能已经损坏。你也不会因为故障而中断任何操作。 顺祝商祺！ Peter Re: S32K312：How to set low voltage detection for chips 你好 请问高低压RESET的不同表现是否归因于芯片的特殊设计 我不明白这个问题。 您可以在低压检测或 HVD 支持的标志上配置中断： 但是 5.8V 无法RESET 但是为什么要RESET呢？高电压不会像低电压一样导致设备故障。 1* - 最高 6.0 伏，使用寿命 10 小时；最高 7.0 伏，使用寿命 60 秒。 甚至可以在 7V 电压下运行。 请遵守数据表的绝对最大额定值。 顺祝商祺！ Peter Re: S32K312：How to set low voltage detection for chips 你好 Peter 谢谢你的回复，抱歉，我之前可能没有明确我的问题。 当我启用高压检测中断启用 (HVDIE) 时，调试器可以在中断服务例程的电压约为 5.8 V 时停止。 但是，当我启用低压检测中断启用 (LVDIE) 时，MCU 会立即 RESET 于 ≈ 2.8 V，我永远无法进入 ISR。 即使禁用了 LVDIE，设备仍会在相同的 2.8 V 阈值处触发 RESET。 这种行为（没有 ISR 输入并在低压检测低电压跳闸点立即 RESET）是预期的操作，还是低压检测应该能够在 RESET 之前执行其中断处理程序？ 致以最崇高的敬意 Zhao Re: S32K312：How to set low voltage detection for chips 你好 对于 RESET 级别的低压检测（在我的测试中以 2.8 V 跳闸的那个），数据表中是否列出了任何允许我移动其阈值的用户可见的微调位、寄存器字段或出厂配置选项，还是固定、不可屏蔽的电压监测？ 客户看不到。此外，每个芯片都有自己的调节器校准值，这些校准值在恩智浦工厂进行修整，以满足规范要求。 对于中断级低压检测（应该更早触发的那个，在 3 V—4 V 左右），手册是否提供了可编程的寄存器场（例如LVDVSEL、LVDSEL 或类似），让我选择其确切的跳变点，如果可以，允许的步长/分钟-最大范围是多少？ S32K3 (PMC‑LVDSC1) 上的中断级低压检测不提供 LVDVSEL 或 LVDSEL 等可编程阈值场。其跳闸点在出厂前已校准，无法通过软件进行调整。 如果两个阈值都有记录，请注明寄存器名称和位域；如果其中一个是硬接线，请说明哪一个是固定的 两者都无法让用户访问。 两个跳闸点都是硬接线。 顺祝商祺！ Peter Re: S32K312：How to set low voltage detection for chips 你好， 我将 VDD 从 5 V 慢慢降低， 我预计中断电平低压检测将会在更高的阈值（3 V，3.2 V，不管配置如何）下触发，这样我的 ISR 才能在电源变得临界之前运行，只有在导轨最终达到 2.8 V 硬复位跳闸点时，MCU 才会 RESET。 对于 RESET 级别的低压检测（在我的测试中以 2.8 V 跳闸的那个），数据表中是否列出了任何允许我移动其阈值的用户可见的微调位、寄存器字段或出厂配置选项，还是固定、不可屏蔽的电压监测？ 对于中断级低压检测（应该更早触发的那个，在 3 V—4 V 左右），手册是否提供了可编程的寄存器场（例如LVDVSEL、LVDSEL 或类似），让我选择其确切的跳变点，如果可以，允许的步长/分钟-最大范围是多少？ 如果两个阈值都有文件记录，请注明寄存器名称和位字段；如果其中一个是硬连线，请说明哪个是固定的 最佳问候， Zhao Re: S32K312：How to set low voltage detection for chips 您好 以HVD为例，电压调节至6V，根据MCAL配置项的描述，PMC中断会在HVDAF寄存器被置1时触发，我在触发POWER_IP_E_ISR_HIGH_VOLTAGE事件后在McuErrorIsrNotification回调函数中执行了复位操作，复位后看到HVDAF寄存器被清0，但不会再被置1，所以PMC中断只会触发一次，只执行了一次复位操作，请问这个现象是正常的吗 顺祝商祺 liao

PN7642 RF Design-in Tips and Tricks Prerequities:  PN7642 design-in recommendations   1// Impedance tuning  PN76 family antenna design guide The target impedance is chosen based on the target application. If full power is required (e.g., POS terminals). The target impedance of 15-17 Ω is recommended. For lower power applications using ULPCD, the higher impedance is typically preferred, 30-50 Ω (symmetrical tuning).   2// Dynamic power control  PN7642 - Basic RF power limitation using DPC   3// H-Field check  There are given limits, especially for the maximum H-field radiated by the reader. Exceeding these limits might lead to destroying the NFC Card/NFC Tag.   The H-Field can be measured with the help of test equipment, as  ISO 10373-6 Test PICC EMVCo 3.0 Test PICC  For indication only, the customers can use "smart" Field Strength Probes as shown below :    Note: The most critical position occurs when the card is placed directly on the NFC antenna . In this case, if the H-field exceeds the maximum allowed level, the output power must be reduced using DPC settings. 4// HF Attenuator value  Turn on the RF Field with the DPC set and enabled from the previous step  Read the CLIF_RXCTRL_STATUS register and check the HF_ATT_VAL as shown below.  The value for the "unloaded" condition with full power shall be approximately 35-45dec.  If the value is out of this range, the customer is required to adjust the Rx resistors to reach this value.  5// Receiver settings  Check the "Power" range and Communication Range with the default settings provided by NXP.  Power Range -> The distance at which the NFC Tag can still generate its answer, but the NFC Reader does not see it  Communication Range -> The distance at which the NFC Tag can still communitate with the NFC Reader  Ideally, Power Range ≈ Communication Range Also, the NFC Reader should not generate any false communications as e.g., "HAL COLLISION ERROR".  The optimisation of the receiver can be done in the following way:  Enter DPC Calibration  Go to the "ARC" menu and "disable" the ARC algorithm This will force the IC to use the RX settings from the following Register/EEPROM SIGPRO_RM_TECH_REG DGRM_RSSI_REG   5.1// SIGPRO_RM_TECH_REG (RM_MF_GAIN parameter) This parameter basically defines the gain of the input amplifier.  Select SIGPRO_RM_TECH_REG  Switch "operation" to EEPROM and choose the required technology  Increase the RM_MF_GAIN to 0x02 (it depends on the setup).     5.2// DGRM_RSSI_REG (DGRM_SIGNAL_DETECT_TH_OVR_VAL parameter) This parameter defines a threshold from which the internal logic starts to decode the incoming signal.  If the threshold is too low or very close to the noise floor, the system can detect the noise as an NFC Communication.  It is therefore,  Threshold + margin > noise floor The best routine is to perform "Signal Detection Threshold" analysis. This can be done with the help of the NFC Cockpit (described in PN7642 design-in recommendations) As a result, the user can obtain the mean value of the "Noise," and suggested "DGRM_SIGNAL_DETECT_TH_OVR_VAL" threshold based on the inserted "Margin."  Maring (m) + Noise mean value (μ) = Threshold  6+16=23 Then this value shall be written in "DGRM_RSSI_REG" EEPROM as shown below.    6// ULPCD Settings  We recommend the following ULPCD Settings as a starting point.  ULPCD VDDPA should be chosen in such a way that the HF Attenuator value is not 0x00! The typical value for HF Attenuator in ULPCD is around 0x05-0x0B.   6.1// RSSI Threshold evaluation  For a proper RSSI Threshold selection, it is recommended to perform the ULPCD Calibration, e.g., 20 times, and check the "jitter" of the RSSI signal for your device.  If you see that the RSSI value is jittering, e.g., 1 unit as shown above. The absolute minimum threshold for this case is 2. However, it is always recommended to include adequate margin (To prevent false wake-ups).   Generally, the margin of 2 units is sufficient. So in this case, the optimum threshold will be 4. 

AHBによるフラッシュ書き込みアクセス こんにちは。mimxrt1050 コントローラと NOR フラッシュ QSPI でフラッシュ書き込みアクセスがサポートされているかどうかを知りたいです。これは HyperFlash でのみ利用可能であると読みましたが、確認したいと思います。 よろしくお願いします。 ブートROM|ブート|フラッシュ コアとメモリ Re: Flash write access with AHB こんにちは、Sam。現在、IP 操作は動作していますが、NOR フラッシュ QSPI は AHB を使用したフラッシュ書き込みをサポートできますか? Re: Flash write access with AHB @vanessa_dis MIMXRT1050 の FlexSPI コントローラは、QSPI NOR フラッシュの読み取り、書き込み、消去操作を完全にサポートしています。EVK ボードで使用するには、デフォルトの HyperFlash チップからスイッチするためのハードウェアの変更のみが必要です。 https://www.nxp.com/docs/en/application-note/AN12108.pdfQSPIフラッシュからのブートを有効にする方法 Re: Flash write access with AHB こんにちは、 私はAHBアドバンストハイパフォーマンスバスを恐れています Re: Flash write access with AHB @vanessa_dis あなたの言いたいことは分かりました。 はい、i.MX RT1050 および RT1060 シリーズの FlexSPI コントローラは、AHB バスを使用した外部 QSPI NOR フラッシュへの書き込みアクセスを完全にサポートしています。この機能は HyperFlash に限定されません。 FlexSPIコントローラは、シリアルNORフラッシュ（QSPIをカバー）、HyperFlash、HyperRAMなど、さまざまな外部メモリタイプをサポートする柔軟なアーキテクチャで設計されています。 。コントローラは、サポートされているこれらのデバイスに対して、AHBバスを介してメモリマップされた読み取りおよび書き込みアクセスを提供します。 。 https://www.nxp.com/docs/en/nxp/application-notes/AN12239.pdf Re: Flash write access with AHB HAB（ハイアシュアランスブーツ）の詳細をお問い合わせいただきましたか？ https://spsdk.readthedocs.io/en/stable/images/hab.html 安全なアクセスで以下の AN を参照してください (申し訳ありませんが、直接送信することはできません。アクセスを申請するか、地元の営業/FAE にお問い合わせください)。 AN12681 i.MX RT10xxでHABセキュアブートを使用する方法 [AN979510]

i.MX 8M Plus EVK で M7 の QSPI を使用する方法 皆さん、こんにちは i.MX 8M Plus EVKをQSPI NORで使い始めるのに苦労しています。 「uuu -b qspi firmware.bin」を使用して8M Miniをフラッシュする方法の説明を見つけました。しかし、これはうまくいかないようです 私のEVKには、NORフラッシュにロードされたブートイメージが付属しているようです。 u-boot=> sf probe SF: Detected n25q256ax1 with page size 256 Bytes, erase size 4 KiB, total 32 MiB u-boot=> sf read $loadaddr 0 0x100 device 0 offset 0x0, size 0x100 SF: 256 bytes @ 0x0 Read: OK u-boot=> md $loadaddr 40400000: 412000d1 007e1000 0005fc00 00000000 .. A..~......... 40400010: 007e0fe0 007e0fc0 0080b7c0 00000000 ..~...~......... 40400020: 007e0bc0 0002cc00 00000000 00000000 ..~............. 40400030: 00000000 00000000 00000000 00000000 ................ 40400040: 1400000a d503201f 40200000 00000000 ..... .... @.... QSPIのコードを使用してM7をフラッシュして起動する方法に関するアプリノートはありますか? Re:i.MX 8M Plus EVKでM7のQSPIを使用する方法 オフセット0にflash_debug/hello_world.binでフラッシュをプログラムしました。 u-boot=> load mmc 1 $loadaddr hello_world.bin 18664 bytes read in 4 ms (4.4 MiB/s) u-boot=> sf probe SF: Detected n25q256ax1 with page size 256 Bytes, erase size 4 KiB, total 32 MiB u-boot=> sf erase 0 0x5000 SF: 20480 bytes @ 0x0 Erased: OK u-boot=> sf write $loadaddr 0 $filesize device 0 offset 0x0, size 0x48e8 SF: 18664 bytes @ 0x0 Written: OK Re:i.MX 8M Plus EVKでM7のQSPIを使用する方法 私はそれを理解しました... .binのプログラミング後ファイルをフラッシュに送り、U-Boot で次のコマンドを発行すると、M7 hello_world アプリを実行できます。 u-boot=> sf probe SF: Detected n25q256ax1 with page size 256 Bytes, erase size 4 KiB, total 32 MiB u-boot=> bootaux 0x08000000 ## No elf image at address 0x08000000 ## Starting auxiliary core stack = 0x20020000, pc = 0x0800048D... そして、UART4 (/dev/ttyUSB3) に "hello world." と表示されます。

S32K3xx FlexCAN 传统和增强型 RXFIFO DMA 我正在研究 S32K344 FlexCAN，在使用 FlexCAN 时我遇到了一些问题。 1.DMA在S32K344中实际上是如何工作的？以及如何使用它？ 2. 如何将传统 FIFO 与 DMA 以及增强型 FIFO 与 DMA 集成 3. 使用 DMA 会产生什么后果？

PCA9539 RESET 问题取决于 I²C 连接状态 你好 我正在使用 PCA9539 I/O 扩展器，遇到了意外的 RESET 问题，这似乎取决于 I2C 连接状态。 问题如下： 我通过 I²C 通信将 PCA9539 的所有输出端口配置为高电平。 输出引脚按预期保持高电平。 但是，当我移除 SDA/SCL 探头（用于监控 I2C 总线）时，PCA9539 似乎 RESET 了——输出引脚恢复到默认状态。 在此过程中，VCC 保持稳定，持续供电，RESET 引脚通过上拉电阻器保持高电平。 MCU 没有故意发出 RESET 信号或电源重启 其他说明： 在相同的测试条件下，PCA9538 没有出现这个问题。 存在 I2C 上拉电阻。 电源稳定，可与电容解耦。 RESET 引脚在事件期间未显示异常活动。 我怀疑，断开探测器连接时出现故障或启动/停止状态不完整可能会导致 PCA9539 的内部 I2C 状态机进入故障状态，从而导致类似RESET的行为。但是，我没有找到任何文件可以确认 PCA9539 是否可以在不明确 RESET 或重新通电的情况下清除其输出寄存器。 据我所知，就 I2C I/O 扩展器而言，只要有电源供应，无论是否连接了 I2C 探头，它都应保持其配置。您能确认这种理解是否正确吗？ 问题 在任何情况下，PCA9539 可以在没有 RESET 引脚断言或电源循环的情况下 RESET 其输出寄存器或 I2C 逻辑？ 拆除探头期间 SDA/SCL 出现的故障是否会导致设备进入故障状态并丢失其配置的输出？ 既然 PCA9539 和 PCA9538 的功能相似，为什么 PCA9539 会出现这种行为，而 PCA9538 却不会？ 不管 I²C 总线连接如何，只要有电源，I2C I/O 扩展器都应保持其配置，这是否正确？ 如果您对此行为有任何见解或官方文件，我们将不胜感激。 谢谢！

TJA144 NXPチームの皆様、こんにちは。 私たちのデザインでは、TJA1445A CAN IC を使用しています。Vbat への供給についてご確認ください。データシートでは、Vbat の範囲は 4.75V ～ 40V、VCC は 4.25V ～ 4.75V です。Vbat と VCC に同じ 5V をCAN使用できますか? Re: TJA144 こんにちは、トーマス。 ご説明ありがとうございます。 よろしくお願いいたします。 スネハル Re: TJA144 こんにちは、スネハルさん 注記には、 「低電力モードで VCC がオフになることが予想される場合、適切な CAN バイアス生成のために VBAT は 5.5 V より高くなければなりません」と記載されています。つまり、デバイスは VCC がオフのときに VBAT がアクティブのままであると想定しているSO、両方が同じ 5V レールに接続されている場合は、その柔軟性が失われます。低電力モード (スリープ/スタンバイ) が必要な場合は、VBAT を VCC から分離しておく必要があります。低電力モードが重要でない場合は、一般的な 5V 電源を使用しても問題ありません。 はい、VBAT の範囲は 4.75V ～ 40V SO、24V は仕様範囲内です。データシートの表 1 に示すように、VBAT から引き出される電流は非常に低いです。24 V でも電流はマイクロアンペアの範囲に留まるSO、電力消費はごくわずかです。主な電流消費は VCC (CAN トランスミッター) から発生し、モードに応じて 6～60 mA になります。SO、適切なフィルタリングと過渡保護を確保すること以外に、24V での VBAT に大きな制限はありません。 BRs、トーマス Re: TJA144 VCC と VBAT に 5V を供給している場合、5V をオフにすることはできないのでしょうか?この画像に記載されているとおりです。もう 1 つ質問があります: Vbat 24V を供給すると動作しますか?電流消費の観点から何か制限はありますか? Re: TJA144 こんにちは、スネハルさん データシートに基づく: - VBAT（バッテリー電源）：4.75V～40V - VCC（CANトランスミッター電源）: 4.5V～5.5V - VBAT低電圧検出: 4.25V～4.75V - VCC低電圧検出: 4.0V～4.5V SOはい、次の条件を満たす場合、VBAT と VCC の両方に同じ 5V 電源を使用CANます。 - 5V 電源は安定しており、最小 VBAT 要件 (> 4.75V) を満たしています。 - 共通電源の使用を示すには、システム構成レジスタで VBATVCC = 1 を設定します。 - レギュレータが VBAT と VCC の両方の負荷の電流をCAN処理することを確認します。 BRs、トーマス

Wifi SDK を介して Raw パケットを送受信する 読者の皆様   私は NXP RW612 SoC に取り組んでおり、ハンドシェイクなしで 2 つのデバイス間でNXP Wifiドライバを使用して生のWi-Fiパケットを送受信しようとしています。 それをどうやって実装できるか、何かアイデアはありますか? 以下の関数はまだ実装されておらず、 Wifi . h ファイルではそのシグネチャのみが使用可能です。 int wifi_raw_packet_send ( const t_u8 *パケット、 t_u32 長さ); int wifi_raw_packet_recv (t_u8 **データ、t_u32 *pkt_type); レシーバをモニタリングモードに設定し、トランスミッタで次の機能を使用する必要がありますか? int wifi_inject_frame( const enum wlan_bss_type bss_type, const uint8_t *buff, const size_t len) Re: Transmit and receive Raw packet through Wifi SDK wifi_test_mode の例をテストしたところ、固定ペイロード パターンを持つ 802.11 フレームのみが送信されることに気付きました。 私のCASE、カスタム ペイロードを使用して生の 802.11 フレームを送受信する必要があります。 この目的のために次の機能を使用できますか? int wifi_inject_frame(const enum wlan_bss_type bss_type、const uint8_t *buff、const size_t len); もしSOなら、レシーバ側でパケットを受信するにはどうすればよいですか? どうぞよろしくお願いいたします。 よろしくお願いいたします。 Re: Transmit and receive Raw packet through Wifi SDK こんにちは、 wifi_test_mode アプリケーションは、さまざまな RF および規制コンプライアンス テストに対する CLI サポートを示します。 詳細については、セクション4.9.1.7「標準 802.11 パケットの送信( UM11799 )」を参照してください。 よろしくお願いいたします。 ダニエル。 Re: Transmit and receive Raw packet through Wifi SDK 詳細については、こちらをご覧ください。実際には、80.11 MAC 層を介してデータを送受信する必要があります。 Re: Transmit and receive Raw packet through Wifi SDK ダニエル様 ご返信よろしくお願いします。 wifi_test_mode SDK の例を確認しました。ただし、この例では、STA と uAP が作成されます。実際に必要なのは、ハンドシェイクなしでデータを送受信することです。それをどのように実装CANかご存知ですか? また、モニターモードを使用するためにかなりの努力をしましたが、正常に起動できませんでした。モニターモードのサンプルコードを提供してもらえますか? どうぞよろしくお願いいたします。 よろしくお願いします、 モフセン Re: Transmit and receive Raw packet through Wifi SDK こんにちは、 生の Wi-Fi パケットを送信するには、wifi_test_mode SDK の例を試すことができます。 よろしくお願いいたします。 ダニエル。

S32G3：热关机 嗨，团队 硬件：基于 S32G3。 读取 1 区温度（A-core）时。当温度达到 "64 摄氏度 "时，硬件将重新启动。 下面是 Linux 系统的信息。连续读取三个区域的温度值，问题发生时的值如下。 64350（0 区） 64350（1 区） 62850（2 区） kernel[435]：[ 7919.187233] thermalthermal_zone1: a53_cores：达到临界温度，正在关闭 内核[435]：[ 7919.187252] 重新启动：硬件保护关闭（温度过高） 在 Linux DTS 中配置的警戒温度为 80 度，临界温度为 100 度，尽管我们配置了 100 度，但在 64 度时仍可观察到重启。 Re: S32G3: Thermal Shutdown 你好，@yellapu_anishkh 感谢您的回复。 自 BSP39 以来，有几个与 TMU 相关的问题，其中一些已在 BSP40 中修复，而另一些已在以后的版本中修复，如果可能的话，我建议在 BSP42 上对其进行测试 BR 切宁 Re: S32G3: Thermal Shutdown 您好， 我看到了该驱动程序的一个提交 (c5697686c8d19ff1edbce015fa5562ba2a2065e6)。评论中提到了它，但 Jira ID (ALB-10663) 并不匹配。请您确认一次。 Re: S32G3: Thermal Shutdown 你好，@yellapu_anishkh 感谢您的回复。 我检查了源代码，建议尽可能在 BSP42（或更新版本）下对您的情况进行测试，因为从这个版本开始应用了一些错误修复，从现有信息来看，您提到的错误也得到了修复。 BR 切宁 Re: S32G3: Thermal Shutdown 您好， 在 BSP39 上可以观察到这种情况，BSP39 版本说明中提到了以下问题。 我查看了从 BSP39 到 BSP44 的版本说明，发现当前的错误尚未修复。能否请您确认一下，是否已经修复？ Re: S32G3: Thermal Shutdown 你好，@yellapu_anishkh 谢谢您的帖子。 我知道你可以在基于 S32G3 的定制板上对其进行测试，对吗？我能知道你在使用哪个版本的电路板支持包吗？一旦确认，我会首先检查内核代码。 BR 切宁

用于 mcxn947 的 flexio qspi 恩智浦你好， 我需要使用 flexio 来模拟 qspi 接口才能使用或非 flash。我想知道是否有任何方法可以直接对闪光灯进行编程，类似于 ISP 模式的工作方式。 我已经简要地阅读了参考手册，看来MCX无法在flexio上与qspi进行直接交互，只能与可以支持此功能的flexspi进行直接交互。 nxp 提供的现有工具中是否有可以实现此功能的工具？ 我还查看了关于使用 flexio 仿真 qspi 的 AN14175。 我想问一下，中断模式的 flexio qspi 和 edma 模式的 flexio qspi 有什么区别？它们各自的性能如何，每种模式的用例又是什么。 启动 ROM | 启动配置 | 闪存 通信& 控制（I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO） 核心与内存 MCX N Re: flexio qspi for mcxn947 你好@TomC818 我可以像 ISP 使用 FlexsPI 一样通过 Flexio-QSPI 对 NOR Flash 进行编程吗？ 不，不是直接。 ISP 仅通过 FlexSPI 而非 FlexIO 仿真 QSPI 支持外部闪存编程。 MCX 中的 ROM 引导加载程序 (ISP) 无法识别或支持 FlexIO 作为可编程接口。   BR 哈利

i.MX957 LPDDR 控制器 即将推出的 i.MX957 是支持 LPDDR4 双通道内存还是仅支持单通道内存？ Re: i.MX957 LPDDR Controller 您好， 感谢您对恩智浦半导体产品的关注， 关于即将推出的 i.MX 95，我们掌握的信息不多，但初步数据表显示，它将只支持 LPDDR5/LPDDR4X 而非 LPDDR4。 如前所述，这只是初步数据表，由于处理器处于试生产阶段，因此可能会有变化，请参考发布时的可用文档。 此致

LPC55S36 I3C 主站在读取长度超过从站数据大小时挂起 我连接了两块用于 I3C 通信的 LPC5536-EVK 板，其中一块配置为 I3C 主板，另一块配置为 I3C 从机。如果主站指定的读取长度超过从站提供的数据量，主站就会卡在读取函数I3C_MasterTransferBlocking 中。根据波形，信号似乎是正确的，因此我认为问题出在主控端。 在我提供的示例中，从属服务器的数据是 [0x01，0x02]，长度仅为 2 字节。但是，主服务器将读取长度指定为 3。因此，在第 2 字节的末尾，Slave 将 T-Bit 作为 0 返回，以表示消息结束。 测试步骤： (1) RESET 从属板 (2) RESET 主板 有关 T 位的定义，请参阅《MIPI I3C 基本规范》v1.1.1。 第 5.1.2.3.4 节、SDR 目标返回（读取）数据的第九位为数据结束位 在 I2C 中，"从目标读取 "有一个问题，即只有控制器才能结束读取，因此目标无法控制其返回的数据量。相比之下，在 I3C SDR 中，目标可控制其返回的数据字数；但它也允许 I3C 控制器在必要时提前终止读取。 ... Re: LPC55S36 I3C Master Hangs When Read Length Exceeds Slave Data Size 尽管用户无法确定i3c_masterTransferNonBlocking实际传输了多少字节，但对于我的应用程序来说，这似乎已经足够了。 Re: LPC55S36 I3C Master Hangs When Read Length Exceeds Slave Data Size 我尝试改用I3C_MasterTransferNonBlocking。尽管它不会挂起，但用户无法知道Slave实际提供了多少字节。在我分享的示例中，它需要返回传输计数 = 2 这样的信息。 在你使用 lpcxpresso55s36_i3c_interrupt_b2b_transfer_master 示例进行测试时，尽管你将 dataSize 更改为 50，但之后代码仍会打印固定的32字节，这恰好与从属提供的传输数量相匹配。 在实际应用中，例如我在另一篇关于IBI 与待读通知的文章中提到的情况，在发生 IBI 并执行私人读取后，从属设备的传输计数是不可预测的，可能会发生变化。当主站使用大缓冲区调用读取传输函数时，传输函数需要返回实际传输的计数。 Re: LPC55S36 I3C Master Hangs When Read Length Exceeds Slave Data Size 你好@黄铃铃 我已经测试过了。 您是对的。 我检查了 I3C_MasterReceive 函数。 /* Check RX data */ if ((0UL != rxSize) && (0UL != (base->MDATACTRL & I3C_MDATACTRL_RXCOUNT_MASK))) { *buf++ = (uint8_t)(base->MRDATAB & I3C_MRDATAB_VALUE_MASK); rxSize--; if ((flags & (uint32_t)kI3C_TransferDisableRxTermFlag) == 0UL) { if ((!isRxAutoTerm) && (rxSize == 1U)) { base->MCTRL |= I3C_MCTRL_RDTERM(1U); } } } 它读取数据的大小取决于数据的大小。 我测试了 i3c 中断演示，它支持这一功能。 我将dataSize设置为 50。 它从来没有挂过。 您可以试试看。 BR 哈利

How to Retrieve Error Frame CAN ID and Payload in FlexCAN (S32G) Hi, I'm using FlexCAN on the S32G platform. Currently, when FlexCAN receives an error frame interrupt, it creates a CAN frame and fills the CAN ID and payload with values from the error register. However, I'm unable to determine which specific CAN frame caused the bus error. In CANoe, we can see the error frame with the correct CAN ID and payload in the trace window. Is there a way to retrieve the error frame's CAN ID and payload programmatically, similar to CANoe? I’d appreciate any guidance on this. Thanks in advance! S32G2  Re: How to Retrieve Error Frame CAN ID and Payload in FlexCAN (S32G) hi,ventury Thank you for your reply. Why do you want to get the error frame? The error frame will be abandoned in the normal usage scenarios. If the protocol level frame occurs error, the S32G can get the frame and operate it.  For flexcan, the relevant states register will be changed when S32G receive the error frame. I think you should consider the kind of error frame. such as, it is the error of CRC on one frame, you can try to check the memory for the frame ID and payload.  Hope it can help you. BR Joey Re: How to Retrieve Error Frame CAN ID and Payload in FlexCAN (S32G) Hi Joey, Yes, that is correct. Could you provide some advice on this? Thank you. BR, Ventury Re: How to Retrieve Error Frame CAN ID and Payload in FlexCAN (S32G) hi,ventury Thank you for your reply. Do you mean that when you are using the Flexcan of S32G, you can detect CAN error frames, but you cannot know the ID and payload of this error frame? BR Joey Re: How to Retrieve Error Frame CAN ID and Payload in FlexCAN (S32G) Hi Joey, Thanks for your response. Here are the details you requested: Core Type: Using A-core with Linux, kernel version 5.15.119-rt65+ RTD Version: I'm not sure how to check the RTD version in this setup ID Filter: No ID filter configuration is currently applied Additional information: I'm using the Linux SocketCAN framework (can-raw) Error frame capture is enabled using: uint32_t errMask = 0xffffffff; setsockopt(can_fd, SOL_CAN_RAW, CAN_RAW_ERR_FILTER, &errMask, sizeof(errMask)); From examining the FlexCAN driver code (flexcan_irq_bus_err function), I can see that error frames are generated using values from the error registers, but I'm not getting the actual CAN ID and payload of the frame that caused the error. I'd appreciate any guidance on how to retrieve the original offending frame information. BR ventury Re: How to Retrieve Error Frame CAN ID and Payload in FlexCAN (S32G) hi,ventury Thank you for contacting us. are you using M or A core for FlexCAN? Which version of RTD are you using？ Do you have an ID filter for CAN frame? BR Joey

#MCUXpresso-IDE 程序 " arm-none-eabi-c++ " 在 PATH 中找不到 你好 我在使用最新版本的MCUXpresso-IDE# 时遇到了一个问题，特此联系您。我最近更换了电脑并安装了 2025 年 6 月 27 日发布的 MCUXpresso-IDE IDE v25.6 [版本 136]。从 Git 导入我的项目后，它无法编译。我收到了以下错误消息：" 在 PATH " 中找不到程序 “arm-none-eabi-c++” 和 " 在 PATH 中找不到程序 “arm-none-eabi-gcc”。 在之前版本的 McuXpresso-IDE（v24.12 [Build 148]）上，这个项目运行良好。有趣的是，我可以在新版本中创建新项目，并顺利编译它们。此外，我还可以导入和编译其他项目，但有一个项目有问题。 经过比较，我发现在这个特定项目的链接资源中缺少了一些路径变量：cmsis_pack_root、$、cmsis-rte 和 $。 您能帮我解决这个问题吗？ 开发板 Re: #MCUXpresso-IDE Program "arm-none-eabi-c++" not found in PATH 嗨，@脑残粉 根据你的描述，这可能是 MCUXpresso IDE 25.03 的问题。 遗憾的是，我无法获得有关该问题的更详细描述，也无法重现该问题，因此无法找到根本原因。 BR 哈利 Re: #MCUXpresso-IDE Program "arm-none-eabi-c++" not found in PATH 你好@Harry_Zhang、 谢谢您的答复。我刚刚进行了检查，工具链的参数完全相同。如果它能帮助你理解问题，我已经在新电脑上安装了版本 mcuxPresso IDE v24.12 [Build 148] [2025-01-10]，这个项目运行良好。因此，这不是操作系统的问题。 不幸的是，我无法将我的 GIT 与项目一起附上。 Re: #MCUXpresso-IDE Program "arm-none-eabi-c++" not found in PATH 嗨，@脑残粉 新项目运行正常 → 工具链已在 v25.6 中正确安装。 因此，我认为您可以检查工具链设置 右键单击有问题的项目 → 属性 如果问题仍未解决，您可以链接您的 git。我可以试试。 BR 哈利