Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
RW612 SDK - mbedTLS gcm.c 针对未使用的静态数据发出警告 我正在为 RW612 构建一个应用程序。我已经合并了 mbedTLS 库,因为它出现在 AWS 影子示例中。但是,当我构建它时,gcm.c 会发出警告,指出两个函数 gcm_gen_table() 和 gcm_mult() 被定义成静态但未被使用。出现这种情况的原因是 NXP 添加了 MBEDTLS_AES_GCM_STARTS_ALT、MBEDTLS_AES_GCM_UPDATE_ALT 等来定义标准 mbedTLS GCM 函数的替代函数,但并没有排除标准函数使用的静态函数。 我附上了 gcm.c 的原始版本,以及不会对未使用的静态变量发出警告的修复版本。请检查并将这些修改纳入您的下一个版本中,谢谢。 达娜·M.
查看全文
带有 PCA9451 的 I.MX93 的 PMIC_ON_REQ 控制 尊敬的恩智浦社区: 我们想询问 I.MX93 的PMIC_ON_REQ信号的控制机制,因为我们正在使用PCA9451 PMIC和I.MX9322CVX 。以下是我们的具体问题: 上电期间 当我们提供NVCC_BBSM_1P8电压时, PMIC_ON_REQ信号自动变高。该信号连接到 PMIC 以启动上电序列。这个理解正确吗? 掉电期间 我们可以使用软件将PMIC_ON_REQ信号拉低以允许PMIC进入关机过程吗? 如果可以,那么如何实现呢? 我们可以在哪里找到相关流程或文档? 电池电量检测 我们的电池旨在检测 I.MX93 的运行状态。当I.MX93断电时,电池会自动关闭电源。 是否有推荐的引脚来监控此状态(来自 I.MX93 或 PCA9451)? 3.1如果电池还没有断电,但是PMIC已经完成断电过程,此时NVCC_BBSM_1P8仍然由电池供电。PMIC_ON_REQ信号会自动再次拉高吗? 感谢您的支持和澄清。 顺祝商祺!
查看全文
如何使用多种语言来检测唤醒词和检测词??? 我知道当我检测启动词和命令时它目前以一种语言检测,但我如何检测两种语言? 例如,我想检测英文的“Hi, NXP”和韩文的“Hi, NXP”。
查看全文
PCF8523T 在一段时间后对 I2C 无响应 我们遇到一个问题,PCF8523T 上的 I2C 接口在一段时间后变得无响应(命令后无 ACK)。 为了加速,我们以~800kbps(~10 倍客户速度)的速度运行该设备超过 4 小时,每秒 10 笔交易,并进入这种状态,因此重现它并非易事。 我们知道 PCF8523T 无法处理双启动条件,从数据表中可以看出: “对于此设备,不允许重复启动。因此,必须释放 STOP 在下一次“开始”之前。”我们不会这样做,虽然已经验证过,但可能会出现故障。 我们相信,当这种情况发生时,VCC 和 VBAT 电源都是稳定的。 此设备上是否存在任何已知问题,即 I2C 将停止响应,这与 VBAT/VCC 切换无关? 通过电源循环,VCC 和 VBAT I2C 都可以再次工作,但是有没有什么方法,比如通过多个 SCL 周期重置内部状态机? 回复:PCF8523T 在一段时间后对 I2C 无响应 作为信息,“意外”写入登记册确实是个问题。 作为额外信息,它看起来像<~0.5V,需要同时在 VBAT 和 VDD 上施加电压,才能使上电复位功能起作用,将寄存器设置重置为默认值 回复:PCF8523T 在一段时间后对 I2C 无响应 这似乎是一个软件错误,确切的根本原因正在调查中。 DMA 用于 I2C 数据传输,并且不知何故(有时)跳过了 DMA 传输(和 I2C 数据)开头的一个字节,因此“Control_3”获得了“秒”的值,因此在 32 到 59 之间写入任何秒数都会将 RTC 转换为“直接切换模式”,并且由于 VBAT>VCC,这意味着 I2C 通信丢失。 如果写入的秒数在 0 到 31 之间时发生数据丢失,则是安全的。 我们会保持这个话题开放,直到我们确定这是问题所在,但我们会在几天内确定。 确实很奇怪的错误,但还是感谢您的输入! 回复:PCF8523T 在一段时间后对 I2C 无响应 我们已经更接近问题的核心了。 参考 RTC.PNG 文件中先前发布的原理图。 齐纳二极管 D404(DDZ9690)是 5.6v 齐纳二极管。 D405 在超低电流下的正向电压为~0.2V。 随着时间的推移,VBAT 电压在许多情况下将接近 5.4V,高于 VCC(5V) 我们将 Control_3 寄存器中的 PM[2:0] 设置为 0x0,这给出了 PCF8523T 的电源和电源模式之间切换的“标准模式”。 但有时我们似乎会无意中将 RTC 模式更改为“直接切换模式”,并且当 VBAT>VCC 时,I2C 通信停止工作。 知道什么原因会导致这种故障吗? 回复:PCF8523T 在一段时间后对 I2C 无响应 您好,您能否将地址从 0xD0 更改为 0xA2,并告诉我问题是否仍然存在? 回复:PCF8523T 在一段时间后对 I2C 无响应 附件是示意图。 C407 不是 NXP 推荐的(1µF 而不是 3.3µF),但当电压移除时,斜率远低于 0.7V/ms 在这种情况下,电压永远不会被消除。 RTC 周围的一些组件: ABS07-32.768KHZ-7-T7pF晶体 KW-5R5C334H-R超级电容器 BSS138 N-MOSFET 两条 I2C 线直接连接到 MPC5517EAVLU66 引脚 31:PH1/AN26/EMIOS21/SDA_A 引脚 32:PH0/AN27/EMIOS20/SCL_A 回复:PCF8523T 在一段时间后对 I2C 无响应 您能分享一下您的示意图吗? 回复:PCF8523T 在一段时间后对 I2C 无响应 感谢这份内容丰富的文件。 不幸的是,我们既没有保持低 SDA 信号,也没有保持 SCL 信号。当这种情况发生时,它们都很高。 我们已经尝试过“恢复总线的顺序是发送 9 个时钟脉冲加上 STOP 信号。”的建议 但这并没有帮助。 当查看通信时,它的行为就像 RTC 上的 I2C 完全没有响应。
查看全文
TJA1145A, TJA1145AFD, and TJA1145T/FD CANFD communication maximum baud rate issue Hi NXP experts, As shown in the pictures below, we have three types of CAN transceiver chips, TJA1145A, TJA1145AFD, and TJA1145T/FD. Currently, we have tested all three types of chips with silk screen printing, and they can all communicate normally at 5Mbit/s for CANFD communication. However, we found that the maximum CANFD speed for TJA1145 and TJA1145A in the manuals are 2M and 5M, respectively. We would like to confirm if all three types of chips we purchased can be used at a speed of 5M. Which datasheet corresponds to the model numbers of these chips, JTA1145 or TJA1145A?   Re: TJA1145A, TJA1145AFD, and TJA1145T/FD CANFD communication maximum baud rate issue Hi Zhao, the TJA1145A and TJA1145A/FD can work reliably at speed up to 5Mbit/s. The older TJA1145 and TJA1145/FD can work reliably at speed up to 2Mbit/s. Please refer to the individual datasheets.  https://www.nxp.com/docs/en/data-sheet/TJA1145A.pdf for TJA1145A https://www.nxp.com/docs/en/data-sheet/TJA1145.pdf for TJA1145 The timings and reliability of the TJA1145 are not guaranteed above the 2Mbit/s. With Best Regards, Jozef
查看全文
MCUXpressoでプロキシと証明書を設定して、アプリケーションコードハブからコードをダウンロードする方法は? 私の質問はタイトルと同じです。 私のPCにはプロキシと証明書があるため、MCUXpressoのApplication Code Hubからプロジェクトをインポートできません。この問題を解決するためにどのように設定できますか? 私はgithubからソースコードを引き出すことができるという考えを持っています https://github.com/nxp-appcodehub/dm-fashion-mnist-recognition-on-mcxn947 その後、このコードを添付の画像としてファイルからインポートします。それがうまくいくかどうかはわかりません。通常、アプリケーション ハブからのプロジェクトには、カメラなどの追加のデバイスが必要になるためです。その時点で確認する追加のデバイスはありません。 この状況についてアドバイスをお願いします。ありがとうございます。 Re:MCUXpressoでプロキシと証明書を設定して、アプリケーションコードハブからコードをダウンロードする方法は? もちろん、ありがとう。わかりました。
查看全文
[i.MX 8 MP] 关于使用 ISP 和新传感器的问题 您好。 我正在查看一些移植指南并有几个问题。 使用带有新传感器的 ISP 是否需要相机校准文件(XML)? 用于生成 XML 文件的 ISP 校准工具是免费提供的吗? 我可以在不使用相机校准文件的情况下将 MIPI-CSI 流传递给 ISP 吗? 我不熟悉嵌入式 Linux(yocto)。 谢谢! 回复:[i.MX 8 MP] 关于使用 ISP 和新传感器的问题 你好。@roxanne41watts 谢谢你回答我的问题。 基本上,我明白如果我使用 ISP,我就需要 xml。 首先,我想尝试使用图像传感器接口(ISI)捕获 RAW 图像。 谢谢! 回复:[i.MX 8 MP] 关于使用 ISP 和新传感器的问题 您好!我很乐意解答您的问题。 相机校准文件(XML):是的,相机校准文件(XML)通常需要与新传感器一起使用 ISP(图像信号处理)。该文件包含重要的校准数据,确保 ISP 正确处理图像。 ISP 校准工具:一些 ISP 校准工具是免费提供的。例如,GitHub 上的 Infinite-ISP Tuning Tool 是一款免费的基于控制台的 ISP 调整应用程序。但是,可用性可能因您所使用的特定 ISP 和传感器而异。 MIPI-CSI 流到 ISP:通常不建议在不使用相机校准文件的情况下将 MIPI-CSI 流传递到 ISP,因为校准数据对于准确的图像处理至关重要。然而,某些设置可能允许绕过某些校准步骤,但这不是常见的做法,可能会导致不理想的结果。 嵌入式 Linux (Yocto):Yocto 是一个开源项目,它提供模板、工具和方法来帮助您为嵌入式产品创建基于 Linux 的定制系统。它有点技术性,但有大量资源和社区可以帮助您入门。
查看全文
如何在 Linux 中使用帧缓冲区更新 epdc 显示? 我正在使用带有 epdc 显示子卡(IMXEBOOKDC5)的 IMX8ULP EVK。使用 Linux 映像启动后,epdc 显示器无法使用帧缓冲区进行更新。当检查显示器 pmic 的电源使能引脚时,它仍然保持低电平,即使我写入帧缓冲区(与使用 android 映像相比,每当我更新帧缓冲区 fb0 时,此引脚都会变高)。 此外,我比较了 android 和 linux 源代码中的帧缓冲区驱动程序 C 文件(drivers/video/fbdev/mxc/mxc_epdc_v2_fb.c)。我发现 android 中有一个函数(mxc_epdc_update_data)用于从用户空间更新数据。 回复:如何在 Linux 中使用帧缓冲区更新 epdc 显示? 嗨志明, 謝謝您的支持。 回复:如何在 Linux 中使用帧缓冲区更新 epdc 显示? 你好@Namitha_zcs Linux 驱动程序中的 fb 更新函数是mxc_epdc_fb_send_update并在mxc_epdc_fb_ioctl中定义,如果在用户空间使用MXCFB_SEND_UPDATE ,则会调用更新函数。 此致, 志明
查看全文
使用断点进行调试而不停止所有中断 大家好, 我在没有操作系统的iMXRT-1064上开发了一个应用程序。该应用程序的各种功能包括 EtherCAT 主站,并通过定时器中断维持通信。 我想使用断点来暂停代码执行,以便检查变量值或验证逻辑流程。然而,当遇到断点时,所有中断和代码执行也会停止,导致 EtherCAT 连接断开。 有没有办法设置断点来暂停主执行但仍允许某些中断(例如处理 EtherCAT 通信的中断)继续运行? 感谢您的帮助! 回复:使用断点进行调试而不停止所有中断 你好@EdwinHz , 谢谢你的回答。最后一个问题:如果我开始采用 FreeRTOS 并启用多线程,是否可以使用调试器暂停一个线程,同时让其他线程继续运行? 谢谢!
查看全文
LPC55C3xピン配置多重化 LPC55C3xは、複数のペリフェラルを必要とする新製品の潜在的なマイクロコントローラとして評価しているところです。各ピンのピン多重化/代替機能を評価して、これらのデバイスでペリフェラル リストが可能かどうかを確認する必要があります。過去のNXPのデータシートとリファレンスマニュアルには、各ピンと利用可能な代替機能を定義する表が含まれていました。LPC55C3x リファレンス マニュアルのセクション 6.2 (ピン配置) には、次のように記載されています。 「ピン配置については、添付の「LPC553xピン機能」スプレッドシートを参照してください。 そのようなスプレッドシートを見つけることができません。それがどこにあるかについてのリンクや場所を誰でも提供できますか? -リック 日時:LPC55C3xピン配列多重化 どういたしまして! 日時:LPC55C3xピン配列多重化 それは確かに役に立ちました!ありがとうございます。
查看全文
S32K144 Can Callback Issue With Freertos TaskNotify    Hello I work with S32K144 processor. I'm using Freertos. I'm using an interrupt for Can RX. When the RX interrupt occurs, I send a notify to a task. But when I send notify, I get stuck in the "portFORCE_INLINE static void vPortRaiseBASEPRI( void)" function.     CAN_Init(&can_pal1_instance, &can_pal1_Config0);     CAN_InstallEventCallback(&can_pal1_instance, CAN_TX_RX_Callback, NULL);     can_recvtask_handle = xTaskCreateStatic(CAN_RecvTask,                                             APP_CAN_RECV_TASK_NAME,                                             APP_CAN_RECV_TASK_STACK,                                             NULL,                                             APP_CAN_RECV_TASK_PRIO,                                             xRecvStack,          /* Array to use as the task's stack. */                                             &xRecvTaskBuffer);          void CAN_TX_RX_Callback(uint32_t instance, can_event_t eventType, uint32_t objIdx, void      *driverState)     {          /*check and handle the RX complete event*/         if (CAN_EVENT_RX_COMPLETE == eventType) {             CAN_Receive(&can_pal1_instance, objIdx, &rx_msg);             BaseType_t xHigherPriorityTaskWoken = pdFALSE;             xTaskNotifyFromISR(can_recvtask_handle, 0, eNoAction, &xHigherPriorityTaskWoken);  // The function that encounters the error.             if (xHigherPriorityTaskWoken) {                  portYIELD_FROM_ISR(xHigherPriorityTaskWoken);             }          }       }     static void CAN_RecvTask(void *Params)    {         (void)Params;         while (pdTRUE) {              xTaskNotifyWait(0, 0, eNoAction, portMAX_DELAY);              J1939_Parser(rx_msg.id, &(rx_msg.data[0]));         }      } xTaskNotifyFromISR(can_recvtask_handle, 0, eNoAction, &xHigherPriorityTaskWoken) is the function that falls into error. I found out that this is an interrupt priority error. In another function, I was able to solve this problem by setting the interrupt priority. http://www.FreeRTOS.org/RTOS-Cortex-M3-M4.html  The code block below works without any issues. #define LZ_PORT_IRQN        PORTD_IRQn #define LZ_PORT_IRQN_PRI    (1) app_status_t GPIO_install_int (void) {     /* Install LZ Button & INT interrupt handler */     INT_SYS_InstallHandler(LZ_PORT_IRQN, RF_Instance_Int_Handler, (isr_t *)NULL);     /* Enable LZ Button interrupt handler */     INT_SYS_EnableIRQ(LZ_PORT_IRQN);     INT_SYS_SetPriority(LZ_PORT_IRQN, LZ_PORT_IRQN_PRI);     if (INT_SYS_GetPriority(LZ_PORT_IRQN) != LZ_PORT_IRQN_PRI) {         return APP_STATUS_FAIL;     }     return APP_STATUS_OK; } void RF_Instance_Int_Handler (void) {     uint32_t u32Flags;     u32Flags = GPIO_AML_GetInterruptFlags(SW_INT_LZ_INSTANCE);     /* Check if interrupt comes from LZ INT pin */     if (u32Flags & (1 << LZ_INT_PIN_NB)) {         BaseType_t xHigherPriorityTaskWoken = pdFALSE;         xTaskNotifyFromISR(RF_TaskHandle, 0, eNoAction, &xHigherPriorityTaskWoken);         if (xHigherPriorityTaskWoken) {             portYIELD_FROM_ISR(xHigherPriorityTaskWoken);         }         GPIO_AML_ClearInterruptFlags(SW_INT_LZ_INSTANCE, LZ_INT_PIN_NB);     } } But I couldn't set this priority for Can interrupt. How can I set this priority for CAN RX, or what other solutions are there for this problem? Re: S32K144 Can Callback Issue With Freertos TaskNotify Solved. Yes, that's right fucn. Thank you. Re: S32K144 Can Callback Issue With Freertos TaskNotify Hi, you can set interrupt priority for given ISR in similar manner as for Port interrupt, using NT_SYS_SetPriority function. Just use right function parameters, like INT_SYS_SetPriority(CAN0_ORed_0_15_MB_IRQn, 1); BR, Petr
查看全文
IW612 は BLE でセントラルとペリフェラル ロールとして同時に機能できますか? こんにちは、 私はセントラル ロールとペリフェラル ロールの両方で BLE を実行しようとしていますが、ペリフェラル ロールでは複数の接続ができましたが、私のCASEではおそらく GATT サーバーの構成が原因で、セントラル ロールとペリフェラル ロールを同時に持つことはできません。 先に進む前に、IW612 が両方の役割を同時にサポートしているかどうか、またこれをテストできる例があるかどうかを確認したかったのです。 ありがとうございます。 Re: Can IW612 act as Central and Peripheral Roles simultaneously in BLE? こんにちは、 この機能は、IW612 ファームウェアでサポートされています。ただし、ホストはアプリケーションを実装する必要があります。 BlueZ CLI または hcitool を使用してみてください。 よろしくお願いいたします。 ダニエル。 Re: Can IW612 act as Central and Peripheral Roles simultaneously in BLE? もう 1 つ質問があります。NXP ファームウェアはこれを直接サポートしていますか、それとも何かを有効にする必要がありますか? Re: Can IW612 act as Central and Peripheral Roles simultaneously in BLE? こんにちは@DanielRuvalcaba 、 ご確認ありがとうございます。ひょっとすると、これをテストCAN例はありますか? ありがとうございます エルド株式会社 Re: Can IW612 act as Central and Peripheral Roles simultaneously in BLE? こんにちは、 IW612 は Bluetooth LE デュアル モード トポロジをサポートしています。NXP ワイヤレス SoC の機能と Linux 用リリース ノートを参照することをお勧めします。 よろしくお願いいたします。 ダニエル。 Re: Can IW612 act as Central and Peripheral Roles simultaneously in BLE? こんにちは@DanielRuvalcaba 、 私はカーネル v6.6 と BlueZ 5.78 を搭載したSTM32MP131で Linux OS を使用しています。 私が実現しようとしているのは、3 つのデバイス A、B、C があるとします。 AはBが接続するSTM32MP131です(ペリフェラルロール)。BがAIとのアクティブな接続を保持しているとき、AはCに接続する必要があります(セントラルロール)。 こちらで説明されているようにhttps://docs.silabs.com/bluetooth/4.0/bluetooth-general-connections/dualtopologyしかし、複数のペリフェラルとセントラルの接続には興味がないので、それぞれ 1 つの接続で機能します。 IW612がBluetoothデュアルトポロジーをサポートしているかどうか尋ねるべきだったかもしれない ありがとうございます エルド株式会社 __現在 Re: Can IW612 act as Central and Peripheral Roles simultaneously in BLE? こんにちは、 Scatternet がサポートされています。これがテストしようとしているものなのでしょうか? どのホストを使用していますか? 使用しているOSのバージョンは何ですか? よろしくお願いいたします。 ダニエル。
查看全文
i.MX93 M33 固件 ELE(EdgeLock Enclave)API 支持 - 缺少 S3MU 驱动程序 我正在开发一个需要在 M33 固件中独立使用 ELE(EdgeLock Enclave)网络安全功能的项目。经过 SDK 分析,我发现 缺少文件: drivers/fsl_s3mu.c/.h-S3MU 驱动程序实现驱动程序/fsl_ele_base_api.c-ELE 基本 API 板/evkmimx9352/driver_examples/s3mu/-S3MU 示例 i.MX93 架构是否支持通过 S3MU 进行 M33 到 ELE 的直接通信? 是否有替代方法或技术文档? Re: i.MX93 M33 Firmware ELE (EdgeLock Enclave) API Support - Missing S3MU Driver 已在系统邮件中回复您。 此致 哈维 回复: i.MX93 M33 Firmware ELE (EdgeLock Enclave) API Support - Missing S3MU Driver 像 i.MX93 这样的 SoC 只有一个 Cortex-M33 内核,启用 ELE 功能是否会与定制 MCU 固件开发相冲突?换句话说,启用 ELE 后,是否会锁定 M33,从而阻止上传定制的 MCU 固件? Re: i.MX93 M33 Firmware ELE (EdgeLock Enclave) API Support - Missing S3MU Driver 谢谢您的答复。 我知道你们提供的补丁文件主要是针对 i.MX95 的 M7 内核,但我的问题主要是针对只有 M33 内核的 SoC,如 i.MX93。 是否可以在M33上开发我的自定义固件并在其上调用和使用与ELE相关的网络安全功能? 谢谢! Re: i.MX93 M33 Firmware ELE (EdgeLock Enclave) API Support - Missing S3MU Driver 向您发送了带有演示的系统邮件,请在邮件中查看。 此致 哈维 Re: i.MX93 M33 Firmware ELE (EdgeLock Enclave) API Support - Missing S3MU Driver 这个例子似乎是在解释 TrustZone 的用例,但我更感兴趣的是在 i.MX93 的 M33 内核上进行开发。我想在此固件上进行开发并使用与 ELE 相关的网络安全功能。这可行吗? 谢谢。 Re: i.MX93 M33 Firmware ELE (EdgeLock Enclave) API Support - Missing S3MU Driver 希望这些例子能有所帮助。 此致 哈维
查看全文
MCXN-947 的 FlexPWM 输入捕获示例 有没有可用于 FlexPWM 输入捕获的示例? 时钟|计时器 FRDM 培训 MCX N Re: flexPWM INPUT CAPTURE EXAMPLE FOR MCXN-947 你好@embedabu 感谢您的提问。 没有基于 FlexPWM 的捕获演示。但是,SDK 下有一个 CTimer 捕获演示可供参考。 请注意使用SDK v25.06。 谢谢! BR 爱丽丝
查看全文
se050 initial configuration Hi, I am trying to communicate with the EdgeLock se050 chip. I am using the NXP “Plug & Trust Middleware Mini Package” and I have been able to compile and execute the example they provide. I can read the version of the chip, but when I try to read an object I get an error and the example cant continue, in ht ex_sss_entry before preparing for the digest sign. My assumption is that the I2C communication is correct, but maybe the authentication is not, and that’s why I cant access to se050 objects. I would like to ask you if you do some first configuration to this chip, which authentication method do you use and if there are any credentials that we can use. Kind regards, Iván Re: se050 initial configuration It seems the hardware connection does not enabled. Maybe you should check the I2C connection and enable GPIO. You can refer to the EdgeLock SE05x Quick start guide with Raspberry Pi for help. What kind of Hardware platform you are using? Re: se050 initial configuration Hi @ivangonzalezcano , Thanks for the info! I just replied your private ticket on the same topic, but if you prefer to discussing it here, it is also fine with me. Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: se050 initial configuration Hi @Kan_Li,  I am using a SE050F variant. Thank you. Re: se050 initial configuration Hi @ivangonzalezcano , What is the SE050 variant you are using to play with the mini MW? Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------
查看全文
トリガーパルスの遅延が予想よりも長い - SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCYが不正確な原因となっている NXPチームの皆様、こんにちは。 私は Cortex-M33 コア (例: i.MX93 mcimx9352) をベースにした NXP MCU を使用していますが、次の場合に次のことに気付きました。 SDK_DelayAtLeastUs( 10 、 SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY); 10 µs のトリガー パルスを生成する場合、オシロスコープで測定される実際のパルス幅は約16 µsになります。 デフォルトの SDK 定義を使用しています: # SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY (250000000UL)を定義します データシートによると、これは M33 コアでサポートされる最大クロック周波数です。 SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY は実行時の実際のコア周波数と一致するはずですか、それとも最大値安全なデフォルトですか? マクロに頼るのではなく、実際のコア クロックを動的に照会して SDK_DelayAtLeastUs() に渡す推奨方法はありますか? 説明やベストプラクティスがあれば教えていただけると幸いです。前もって感謝します! よろしくお願いします マンジュナスB i.MX93制御およびタイミングリレー クロック|タイマー Re: Trigger pulse delay longer than expected — is SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY causing ina こんにちは、 SDK_DEVICE_MAXIMUM_CPU_CLOCK_FREQUENCY は実際の周波数ではなく、最大値です。 CLOCK_GetFreq を使用して実際の周波数を取得し、この値をSDK_DelayAtLeastUs に渡すCAN。 よろしくお願いします、 志明
查看全文
S32G2 Linux BSP44 Boot Issue How do I interpret the BL31 Error Log below when my device unable to boot from Linux BSP44 : NOTICE: Reset status: Power-On Reset NOTICE: BL2: v2.10.14(release):bsp44.0_rc11-2.10.14 NOTICE: BL2: Built : 08:13:32, May 13 2025 NOTICE: BL2: Booting BL31 = 0x00000000ff624180 x0 = 0xfffffffffffffffd x1 = 0x00000000ff624088 x2 = 0x00000000ff600000 x3 = 0x000000000001bfff x4 = 0x000000000001c000 x5 = 0x00000000ff61bfff x6 = 0x00000000342f8000 x7 = 0x000000000000000d x8 = 0x0000000000000000 x9 = 0x0000000034301fff x10 = 0x00000000342f8000 x11 = 0x000000000000a000 x12 = 0x00000000ff6316b0 x13 = 0x00000000ff616060 x14 = 0x00000000ff615a90 x15 = 0x0000000000000034 x16 = 0x0000000000000000 x17 = 0x0000000000000000 x18 = 0x00000000342f8000 x19 = 0x00000000ff624158 x20 = 0x00000000ff624180 x21 = 0x00000000ff61f018 x22 = 0x00000000ff600000 x23 = 0x0000000000000000 x24 = 0x0000000000000000 x25 = 0x0000000000000000 x26 = 0x0000000000000000 x27 = 0x0000000000000000 x28 = 0x0000000000000000 x29 = 0x00000000ff624130 scr_el3 = 0x0000000000000238 sctlr_el3 = 0x0000000030cd183a cptr_el3 = 0x0000000080000400 tcr_el3 = 0x000000008081351c daif = 0x00000000000003c0 mair_el3 = 0x00000000004404ff spsr_el3 = 0x00000000200002cc elr_el3 = 0x00000000ff624180 ttbr0_el3 = 0x0000000034322e00 esr_el3 = 0x0000000002000000 far_el3 = 0x0000000000000000 spsr_el1 = 0x0000000000000000 elr_el1 = 0x0000000000000000 spsr_abt = 0x0000000000000000 spsr_und = 0x0000000000000000 spsr_irq = 0x0000000000000000 spsr_fiq = 0x0000000000000000 sctlr_el1 = 0x0000000000c50838 actlr_el1 = 0x0000000000000000 cpacr_el1 = 0x0000000000300000 csselr_el1 = 0x0000000000000000 sp_el1 = 0x0000000000000000 esr_el1 = 0x0000000000000000 ttbr0_el1 = 0x0000000000000000 ttbr1_el1 = 0x0000000000000000 mair_el1 = 0x44e048e000098aa4 amair_el1 = 0x0000000000000000 tcr_el1 = 0x0000000000000000 tpidr_el1 = 0x0000000000000000 tpidr_el0 = 0x0000000000000000 tpidrro_el0 = 0x0000000000000000 par_el1 = 0x0000000000000000 mpidr_el1 = 0x0000000080000000 afsr0_el1 = 0x0000000000000000 afsr1_el1 = 0x0000000000000000 contextidr_el1 = 0x0000000000000000 vbar_el1 = 0x0000000000000000 cntp_ctl_el0 = 0x0000000000000000 cntp_cval_el0 = 0x0000000000000000 cntv_ctl_el0 = 0x0000000000000000 cntv_cval_el0 = 0x0000000000000000 cntkctl_el1 = 0x0000000000000000 sp_el0 = 0x00000000ff624080 isr_el1 = 0x0000000000000000 dacr32_el2 = 0x0000000000000000 ifsr32_el2 = 0x0000000000000000 cpuectlr_el1 = 0x0000000000000040 cpumerrsr_el1 = 0x0000000000000000 l2merrsr_el1 = 0x00000000102c2020 cpuactlr_el1 = 0x00001000090ca000 Re: S32G2 Linux BSP44 Boot Issue Hello @jason ,  A copy of the case has been created on AP Software Support and the development team will provide support here:  Copy: S32G2 Linux BSP44 Boot Issue - NXP Community Re: S32G2 Linux BSP44 Boot Issue Hi, @jason  Thanks for your reply. 1. I have tested it on my end, and it seems correct on my EVB3 2. I noticed that you mentioned the issue is found from 1 of your board, so the same images could work fine on your other board? 3.I built one TFA manually and checked the map of it, according to both map file and the log you provided,  the initial thoughts is that the issue is related with ddr accessing, may I know if the other BSP images could work fine on this specific board? BR Chenyin Re: S32G2 Linux BSP44 Boot Issue This is the details for my setup: SoC: NXP S32G274A rev. 2.1 CPU: ARM Cortex-A53 r0p4 @ max 1000 MHz Model: NXP S32G2XXX-EVB3 The booting image is from the pre-built images downloaded from official site. NOTICE: BL2: v2.10.14(release):bsp44.0_rc11-2.10.14 NOTICE: BL2: Built : 08:13:32, May 13 2025 NOTICE: BL2: Booting BL31U-Boot 2022.04+g9a00323278+p0 (May 13 2025 - 06:57:56 +0000) For your information, this image fails to boot up on 1 of my rev 2.1 device and having this error log. What information stated in this error log and how should i debug it further. Re: S32G2 Linux BSP44 Boot Issue Hi, Jason Thanks for your post. 1. May I know which kind of reference board you are working with? it is RDB2, EVB or EVB3? 2. Also what is the version of your board, whether Rev2.0 or 2.1 SOC is attached? 3. The booting image is from the pre-built images downloaded from the official site or built from Yocto release on your host? Thanks. BR Chenyin
查看全文
BSP44リリースのRDB3でNVMEカードをプラグインするとPCIe PHYエラーが発生する こんにちは、 最近、SDKs BSP44 リリースで RDB3 ボードをテストしましたが、カーネル バージョンは v6.6 です。 NVME カードのステータスをテストしたところ、次のエラーが発生しました。 [ 1.839960] pcieポート 0000:00:00.0:AER: IRQ 52で有効 [ 1.845986] nvme nvme0: pci 機能 0000:01:00.0 [ 1.850782] nvme 0000:01:00.0:有効化デバイス (0000 -> 0002) [ 1.859216] nvme nvme0: SUBNQN フィールドが見つからないか無効です。 [ 1.867590] nvme nvme0: 8/0/0 デフォルト/読み取り/ポーリングキュー [ 1.878452] s32cc-pcie 40400000.pcie:ホットプラグイベント情報後にPHYエラーが検出されました そして、CONFIG_PCIEAER を 'y' に設定すると上記のエラーが表示され、 'n' に設定すると上記のエラーが表示されずにボードが正常に起動CANことが分かりました。そしてログが添付されています。 しかし、なぜこのようなことが起こったのか分かりません。問題の確認にご協力いただけますでしょうか? ありがとうございます ザンタオ Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは、 @hittzt 返信が遅くなり申し訳ありません。 テストを行うために「Kingston SA2000M8/250 250G SSD」を購入し、問題を再現しました。その理由は、現在AER 機能が正しくサポートされていないためです。 BR チェイン   Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは、 @hittzt 情報をありがとうございます。 実際、別の東芝SSDでは、この問題は再現しませんでした。この問題は、特定のSSDでのみ発生する可能性があります。 あなたの特定の問題について同僚と話し合いましたが、まだ調査中です。 何か発見があれば、参考までに更新します。 BR チェイン Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは@chenyin_hさん PCIEAER 構成を無効にしようとすると、次の割り込みステータスが表示されました。 root@nxp-s32g:~# cat /proc/interrupts CPU0 CPU1 CPU2 CPU3 CPU4 CPU5 CPU6 CPU7 9: 0 0 0 0 0 0 0 0 GICv3 25 レベル vgic 11: 105842 102465 103481 104614 107152 109777 107475 106602 GICv3 30 レベル arch_timer 12: 0 0 0 0 0 0 0 0 GICv3 27 レベル kvm ゲスト vtimer 15: 0 0 0 0 0 0 0 0 GICv3 242 レベル 4009d700.siul2-gpio 18: 0 0 0 0 0 0 0 0 GICv3 332 エッジ Arm-scmi.0.車載 21: 0 0 0 0 0 0 0 0 GICv3 102 レベル 401f8000.adc 22: 0 0 0 0 0 0 0 0 GICv3 103 レベル 402e8000.adc 23: 0 0 0 0 0 0 0 0 GICv3 23 レベル arm-pmu 24: 666 0 0 0 0 0 0 0 GICv3 40 レベル eDMA tx0_15 25: 0 0 0 0 0 0 0 0 GICv3 41 レベル eDMA tx16_31 26: 0 0 0 0 0 0 0 0 GICv3 42 レベル eDMA エラー 27: 0 0 0 0 0 0 0 0 GICv3 43 レベル eDMA tx0_15 28: 0 0 0 0 0 0 0 0 GICv3 44 レベル eDMA tx16_31 29: 0 0 0 0 0 0 0 0 GICv3 45 レベル eDMA エラー 30: 248 0 0 0 0 0 0 0 GICv3 124 レベル 401e4000.i2c 31: 0 0 0 0 0 0 0 0 GICv3 126 レベル 401ec000.i2c 32: 17 0 0 0 0 0 0 0 GICv3 128 レベル 402dc000.i2c 34: 0 0 0 0 0 0 0 0 GICv3 160 レベル PCIe PME 35: 22 0 0 0 0 0 0 0 MBI-PCI-MSIX-0000:01:00.0 0 エッジ nvme0q0 36: 8 0 0 0 0 0 0 0 MBI-PCI-MSIX-0000:01:00.0 1 エッジ nvme0q1 37: 0 1 0 0 0 0 0 0 MBI-PCI-MSIX-0000:01:00.0 2 エッジ nvme0q2 38: 0 0 18 0 0 0 0 0 MBI-PCI-MSIX-0000:01:00.0 3 エッジ nvme0q3 39: 0 0 0 10 0 0 0 0 MBI-PCI-MSIX-0000:01:00.0 4 エッジ nvme0q4 40: 0 0 0 0 14 0 0 0 MBI-PCI-MSIX-0000:01:00.0 5 エッジ nvme0q5 41: 0 0 0 0 0 12 0 0 MBI-PCI-MSIX-0000:01:00.0 6 エッジ nvme0q6 42: 0 0 0 0 0 0 1 0 MBI-PCI-MSIX-0000:01:00.0 7 エッジ nvme0q7 43: 0 0 0 0 0 0 0 7 MBI-PCI-MSIX-0000:01:00.0 8 エッジ nvme0q8 44: 0 0 0 0 0 0 0 0 GICv3 156 レベル s32cc-pcie-hot-unplug 45: 0 0 0 0 0 0 0 0 GICv3 164 レベル s32cc-pcie-hotplug 48: 0 0 0 0 0 0 0 0 GICv3 132 レベル fccu_alarm 49: 0 0 0 0 0 0 0 0 GICv3 133 レベル fccu_misc 50: 0 0 0 0 0 0 0 0 GICv3 118 レベル 401d8000.spi 51: 0 0 0 0 0 0 0 0 GICv3 122 レベル 402d0000.spi 52: 0 0 0 0 0 0 0 0 GICv3 64 レベル 0.spi 61: 0 0 0 0 0 0 0 0 GICv3 89 レベル終了0:mac 62: 1499 0 0 0 0 0 0 0 GICv3 91 レベル終了0:rx-0 63: 0 0 0 0 0 0 0 0 GICv3 93 レベル終了0:rx-1 64: 0 0 0 0 0 0 0 0 GICv3 95 レベル終了0:rx-2 65: 0 0 0 0 0 0 0 0 GICv3 97 レベル終了0:rx-3 66: 0 0 0 0 0 0 0 0 GICv3 99 レベル終了0:rx-4 67: 0 0 0 0 0 0 0 0 GICv3 90 レベル終了0:tx-0 68: 0 0 0 0 0 0 0 0 GICv3 92 レベル終了0:tx-1 69: 1 0 0 0 0 0 0 0 GICv3 94 レベル終了0:tx-2 70: 0 0 0 0 0 0 0 0 GICv3 96 レベル終了0:tx-3 71: 0 0 0 0 0 0 0 0 GICv3 98 レベル終了0:tx-4 72: 0 0 0 0 0 0 0 0 GICv3 243 レベル 44064000.usb 73: 0 0 0 0 0 0 0 0 GICv3 153 レベル rtc 74: 0 0 0 0 0 0 0 0 GICv3 152 レベル 400a8000.tmu 75: 7170 0 0 0 0 0 0 0 GICv3 68 レベル mmc0 76: 0 0 0 0 0 0 0 0 GICv3 147 レベル s32cc_ddr_perf_pmu 77: 1 0 0 0 0 0 0 0 GICv3 226 エッジ PFE BMU IRQ 80: 18 0 0 0 0 0 0 0 GICv3 222 エッジ pfe-hif-0:共有 81: 1409 0 0 0 0 0 0 0 GICv3 223 エッジ pfe-hif-1:excl 82: 0 0 0 0 0 0 0 0 GICv3 224 エッジ pfe-hif-2:excl 83: 0 0 0 0 0 0 0 0 GICv3 206 レベル rxin_fifo_0_7 84: 0 0 0 0 0 0 0 0 GICv3 207 レベル rxin_fifo_8_15 90: 0 0 0 0 0 0 0 0 GICv3 204 レベル linflex_irq 91: 0 0 0 0 0 0 0 0 GICv3 203 レベル lpspi_irq IPI0: 54768 52807 51048 54161 57014 57239 60500 55862 割り込みの再スケジュール IPI1: 399446 405813 368876 278209 358055 344725 336507 394790 関数呼び出し割り込み IPI2: 0 0 0 0 0 0 0 0 CPU停止割り込み IPI3: 0 0 0 0 0 0 0 0 CPU停止NMI IPI4: 0 0 0 0 0 0 0 0 タイマーブロードキャスト割り込み IPI5: 43932 34401 32135 33969 37469 40678 40230 34483 IRQ作業割り込み IPI6: 0 0 0 0 0 0 0 0 CPUバックトレース割り込み IPI7: 396 2811 3105 3106 3098 3086 3034 3106 KGDBラウンドアップ割り込み エラー: 0 お役に立てれば幸いです。 ありがとうございます ザンタオ Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは@chenyin_hさん 「phy error」メッセージのため、ボードにログインしてアクセスすることができず、割り込みステータスがわかりません。 ありがとうございます ザンタオ Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは、 @hittzt ご確認いただきありがとうございます。 /proc/interrupts の出力を含む完全なログも共有していただけますか? BR チェイン Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは@chenyin_hさん 以前添付したログが示すように、NVMe カードは認識できますが、phy エラーが永久ループで出力され、通常のログイン失敗が発生します。SO、その状態では NVMe カードは動作可能ではないと思います。 ありがとうございます ザンタオ Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは、 @hittzt ご確認いただきありがとうございます。 もう 1 つ質問があります。お客様側で構成を有効にしたときに警告/エラー ログが見つかった場合、NMVE はシステムによって適切に認識されるでしょうか。fdisk、cp 関連のコマンドを使用して検出および操作できるでしょうか。 BR チェイン Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは@chenyin_hさん 早速確認していただきありがとうございます。 使用したNVMeカードはKingston SA2000M8/250 250G SSDカードです。 はい、CONFIG_PCIEAER=y を設定するだけで問題は発生するはずです。 ありがとうございます ザンタオ Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは、 @hittzt ご返信ありがとうございます。 1. はい、有効にしました。CONFIG_PCIEAER=y 2. 再度テストしたところ、おっしゃる通り設定を有効にすると、デバイスはPCIeデバイスとして検出されますが、「ホットプラグイベント後にPHYエラーが検出されました」のようなエラーログは見つかりません。NVMEはシステムによって正しく認識されないことが分かりました。 いずれにせよ、有効にすると問題が発生しているようですので、さらに確認させてください。使用した SSD の詳細情報を提供してもらえますか?BSP44 によって提供されるデフォルトのカーネル構成に CONFIG_PCIEAER=y のみが追加されますか? BR チェイン Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは@chenyin_hさん テストには M.2 M キー スロットを使用しましたか。私も M.2 NVMe カードが 1 枚しかないので、別の NVMe SSD を見つけてテストしてみます。 PCIEAER 構成を有効にしましたか? ありがとうございます ザンタオ Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは、 @hittzt ご返信ありがとうございます。 RDB3 でも同様のテストを実行しましたが、そのようなエラーは見つかりませんでした。ただし、手元に SSD が 1 台しかないため、1 種類の SSD のみをテストしました。 試用のために別の SSD に変更することは可能でしょうか? BR チェイン Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは@chenyin_hさん はい、NVMe カードに M.2 Mkey スロットを使用し、デフォルトの hwconfig を使用しました。 => pri hwconfig hwconfig=serdes0:mode=pcie,clock=ext;pcie0:mode=rc;serdes1:mode=xpcs0&xpcs1,clock=ext,fmhz=125;xpcs1_0:speed=2G5;xpcs1_1:speed=2G5 同様の問題が発生するかどうかを確認するために、BSP43 イメージをテストしてみます。 ありがとうございます ザンタオ Re: PCIe PHY error when nvme card plug-in on RDB3 with BSP44 release こんにちは、 @hittzt ご投稿ありがとうございます。 どのような種類の Serdes 設定を使用しているか教えていただけますか?NVME は serdes0lan1 の M.2 インターフェース経由で使用されていると想定していますか? BSP43 でも同様の問題が見つかったかどうか教えていただけますか? BR チェイン
查看全文
由于缺少许可证,无法安装 APU 编译器 你好,AP 软件专家、 福特客户正在安装用于 QNX 的 S32V234 VSDK 1.5.5,但他们无法安装 APU Compiler v1.0 b657,因此他们询问如何才能获得许可证。 此致 于 优先级:中等 Re: Could not install APU Compiler due to missing license @jiri_kral、 明白了,感谢您的帮助,我将关闭该票! 于 Re: Could not install APU Compiler due to missing license 您好, 兰迪的激活密钥是5B4B-73EC-F2E2-81B0 Re: Could not install APU Compiler due to missing license @jiri_kral 谢谢您的帮助!我的 APU 编译器许可证现在运行良好,但 Randy([email protected])看不到他的驾照。他如何访问 APU 编译器的下载链接? 于 Re: Could not install APU Compiler due to missing license 你好、 这两个许可证的有效期均已延长。 Re: Could not install APU Compiler due to missing license @jiri_kral、 您是否愿意为"[email protected]"颁发许可证? 并将我的"[email protected]"? 于 Re: Could not install APU Compiler due to missing license @jiri_kral 我已将用户名通过电子邮件发送给您。谢谢您的帮助! 于 Re: Could not install APU Compiler due to missing license 你好、 客户的 NXP ID 是什么?通常是电子邮件地址。
查看全文
How to use Window WDG of SWT? I call Swt_Ip_Service in 100msTask, which is OK in timeout mode. In order to use windows wdg mode, I modify the swt configuration as follows: The software did not work as I expected and the watchdog was reset. Is there a problem with the configuration? How can I modify it? I tried to debug, but I found that the CO register is always 0 in Windows WDG mode. Is there a better way to know how long the time is from the current time point to the timeout? Re: How to use Window WDG of SWT? did you found any solution facing same issue. Re: How to use Window WDG of SWT? Hi@Janeting123 If you don't turn off SWT, there is no other way to see the CO register vaule Re: How to use Window WDG of SWT? The accuracy of 100msTask has been verified in normal dog mode. If there is a special situation in a certain cycle, it needs to be debugged. Only when CR[WEN]=1, SWT is in window dog mode. At this time, the CO register is always 0. I can't find a suitable debugging method. Re: How to use Window WDG of SWT? Hi@Janeting123 You need to check whether your 100ms task time is completely accurate or whether it may be occupied by interrupts. For CO register, you have to disable SW first then you can see the value, "When SWT is disabled (CR[WEN] is 0), CNT shows the value of the internal timer. When SWT is enabled (CR[WEN] is 1), it writes 0 to CNT. Values in this field can lag behind the internal timer value up to six system clock cycles plus eight counter clock cycles. Therefore, the CNT value that is read immediately after disabling SWT may be higher than the actual value of the internal timer." Re: How to use Window WDG of SWT? As described in my first sentence, the function is called in 100msTask. This configuration is specially prepared for this 100ms cycle. So, I don't know what the problem is. What confuses me even more is that the chip doesn't seem to have a register that can indicate the watchdog count. Re: How to use Window WDG of SWT? Hi@Janeting123 If window mode enabled then service SWT should in [Timeout period - window period, Timeout period] For example: Your have set Timeout period to 150ms and set window period to 75ms Then you have to service SWT in "0.15-0.075" ~ "0.15" S, which is range of  75 to 150 ms.
查看全文