Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
S32K344EVB-T172 で CAN TX が動作しない (MBD Ver 1.8.0) こんにちは、 現在、モデルベースデザイン (MBD) アプローチを使用して CAN TX をテストしようとしていますが、CAN 送信が機能しません。どうぞよろしくお願いいたします。 私のテスト環境は次のとおりです。 - ボード: S32K344EVB-T172 - MBDバージョン: MBD Ver 1.8.0 (RTD V7.0.0) - MATLAB: 2025b - 設定ツール: S32CT (V2025.R1.8) - CANツール: VehicleSPY BasicとValueCAN4 - FreeMASTER: バージョン3.2 参考資料: https://community.nxp.com/t5/NXP-モデルベース設計ツール/デジタル入力と出力の相互作用-MR-CANHUBK344/ta-p/1746789 テストの説明: このテストでは、ポテンショメータから ADC 値を読み取り、それを電圧 (mV 単位) に変換し、ID 0x100 で CAN 経由で送信します。 ADC 結果 (ADC_Voltage_mv、0~5000 mV) が FreeMASTER で正しく動作していることが検証されています。 CANトランシーバー(TJA1443)の初期設定: - CAN0_EN (PTC21) = HIGH - CAN0_STB_N (PTC20) = HIGH CAN構成: - フレックスCAN0 - 500 kbps(サンプリングポイント:87.5%) - 標準ID(11ビット) - 8バイトのペイロード - CAN TXポーリングモード ハードウェア接続 - S32K344EVB-T172 ボード J32: ピン 1 (CAN_HIGH)、ピン 2 (CAN_LOW) - ValueCAN4 チャネル 1 にコネクテッド: ピン 2 → CAN_LOW、ピン 7 → CAN_HIGH - ビットレートを500 kbpsに設定 - 120オームの終端抵抗が有効 - CAN DB 構成: ID 0x100 (8バイト) ID 0x101 (8バイト) 係数 = 1、オフセット = 0 テスト結果 - シミュレーションエラーなし - ビルドとデプロイメントが正常に完了しました - ADCは正常に動作します - CAN TXはVehicleSPYでは観測されません レビュー用にソースファイルを添付しました。考えられる原因に関して専門家のアドバイスをいただければ幸いです。 添付ファイル: CAN_TX_TEST.zip - モデル: CAN_TX_TEST.slx - 実行ファイル: CAN_TX_TEST.elf - 設定ファイル: CAN_TX_TESTConfig.mex - CAN DB: CAN_DB_TEST_20260227.dbc - FreeMASTERプロジェクト: CAN_TX_TEST.pmpx ご協力ありがとうございます。 Re: CAN TX Not Working on S32K344EVB-T172 (MBD Ver 1.8.0) 以前共有されたリンクは間違っていました。こちらが正解です。 https://community.nxp.com/t5/NXP-モデルベース設計ツール/CANバス経由の通信/ta-p/1758456 Re: CAN TX Not Working on S32K344EVB-T172 (MBD Ver 1.8.0) こんにちは、 あなたのモデルをダウンロードしてビルドしたところ、説明どおりに動作しました。ADCは正常に動作しますが、CANは動作しません。 まず、お持ちの基板のリビジョンをご確認ください。リビジョンによってCANトランシーバが異なるためです。 RevA - RevBにはTJA1153があります RevB1にはTJA1443があります お送りいただいた画像から判断すると、RevBをお持ちのようですが、画像が圧縮されているため画質があまり良くないので、念のためご確認ください。 RevBを使用している場合は、TJA1153を初期化する必要があります。ENピンとSTB_Nピンを設定するだけでは不十分です。初期化方法の例は、「s32k3xx_can_transmit_ebt」サンプルに記載されています。 基本的には、これらの手順をこの順番通りに実行する必要があります(各ブロックの優先順位を設定して、順番が守られるようにしてください)。 SetControllerMode Can_DisableControllerInterrupts TJA1153 初期化 Can_EnableControllerInterrupts CANトランシーバ初期化バリアント内には、 TJA1153の初期化処理を含むMATLAB関数ブロックが必要です。 MATLAB関数の入力値は、以下の画像に示されています。 canExtHwId -> CAN送信ポーリング用のハードウェアオブジェクトID(TJA1153にコマンドを送信して初期化するために使用されます) canEnDioChannel - ピンを有効にする canStbDioChannel - Standy_N ピン canErrnDioChannel - エラー_Nピン MATLAB関数を使用するには、MinGWコンパイラもインストールする必要があります。MATLABのアドオンマネージャで見つけることができます。 初期化部分を更新したSLXファイルも添付しました。 よろしくお願いいたします。 ソリン・バンシラ Re: CAN TX Not Working on S32K344EVB-T172 (MBD Ver 1.8.0) こんにちは、ソリン・バンシラさん。 私の問い合わせに対する詳細なご回答をありがとうございました。 まず、私たちが使用している基板はRevBです。 したがって、TJA1153が使用されていると思われる。 部品に明確な部品番号が記載されていないため、直接確認することは困難です。しかし、基板には「SCH-53148 RevB 700-53148 Rev X5」というラベルが付いています。 当初はTJA1153のENピンとSTB_Nピンのみを設定していましたが、初期化シーケンスが非常に重要であることが分かりました。ご提供いただいたTJA1153の初期化手順に従って作業したところ、CAN TXが正常に動作していることを確認できました。 結論として、この問題はTJA1153の初期化シーケンスの誤りによって引き起こされた。 解決策をご提供いただき、誠にありがとうございました。 よろしくお願いします、 ソン・ヒョンシク
記事全体を表示
Zephyr 中的时钟控制 我已经阅读了有关时钟控制子系统的信息,但我想问的是,如果在使用 mcuxpressoIDE 的裸机代码时,所请求的时钟频率通常无法解决,zephyr 将如何处理?让我们用质数作为一个简单的解释例子。代码将如何运行?
記事全体を表示
imx8m reset without WDOG_B signal usage Hi, i have a problem with the watchdog operation on our custom imx8m board. Our board does NOT use the WDOG_B signal for PMIC reset and we are not able to change this. Resetting the board in u-boot works like given in the reference manual: Setting the 0x3028000 register to e.g. 0x14 resets the SOC and I get also watchdog timeout as the source of the reset in the status register. Also asserting the SRS bit resets the SOC and gives the correct reset source in the status register. After booting Linux this no longer works - after forcing a watchdog timeout the SOC just freezes. The voltage sources are as required for SOC startup so this should not be a problem. We boot from EMMC and the RST pin is connected. Any hints what else I can check or anyone with same setup (no WDOG_B signal to PMIC)? Regards,  Wolfgang i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Yocto Project Re: imx8m reset without WDOG_B signal usage Adding this reply because I managed to fix the same issue via software: Custom board w/IMX8MN + PCA9450 Custom Linux distro using KConfig Reset cmd works in U-Boot Any Linux watchdog command (reboot, etc.) hangs but doesn't reset the system GPIO2 (WDOG-B) pin doesn't respond to Linux watchdog commands In my case, there were 2 problems: I didn't have the correct WDT driver enabled in KConfig (CONFIG_IMX2_WDT/imx2_wdt.c). So the kernel wasn't able to correctly process the watchdog commands. The PCA9450 driver in the mainline kernel (pca9450-regulator.c) doesn't correctly handle the reset control register options - specifically there's no way to do a full cold-reset.  My design requires the PCA9450 to cycle power in all domains, but the driver won't cycle power to the LDO1/2 domains, even during a reset.  The PCA6450 data sheet provides an option for cycling power in all domains, it's just not handled in the mainline kernel driver.  Here's a code snippet taken from the probe function: if (of_property_read_bool(i2c->dev.of_node, "nxp,wdog_b-warm-reset")) reset_ctrl = WDOG_B_CFG_WARM; else reset_ctrl = WDOG_B_CFG_COLD_LDO12;   There's an option missing for "WDOG_B_CFG_COLD."  In my case, I just hardcoded it into my own version of the driver and dumped it into the compile tree manually.  It's super-hacky but it worked as a proof-of-concept.  Not sure if there's anyone out there with a Kernel Maintainer's ear, but I'm just a front-end guy...   tl;dr:  1) Ensure you are compiling the correct WDT driver in the kernel, and 2) if you're using the PCA9450 PMIC, check the regulator driver to make sure it's giving you the full cold-reset flow.   Hope that helps someone! Re: imx8m reset without WDOG_B signal usage I recently ran into this and found it related to PSCI cpu-idle. If you disable CONFIG_ARM_PSCI_CPUIDLE, or boot with cpuidle.off=1 which disables cpuidle in general I found the system warm resetting as expected. I'm not sure what causes this however. Re: imx8m reset without WDOG_B signal usage @siva_prabhakara Did you ever find a firmware solution to the issue? Re: imx8m reset without WDOG_B signal usage Hi, I'm having the same issue on a custom imx8mm-based board.  Uboot 'reset' command works as expected, but linux 'reboot' command hangs without any specific error output. Has anyone figured out how to work around this issue without hardware modifications? Thanks in advance, Justin D. Re: imx8m reset without WDOG_B signal usage Hi Siva, just like with Wolfgang. After we "fixed", or let me say optimized, the hardware we didn't investigate any more time to this issue. We still use the kernel 5.4.47. Meanwhile a newer version is available. Maybe there is a fix included. But honestly, I wouldn't expect it. If you find any software fix the solution is still interesting. Best regards Cedric Re: imx8m reset without WDOG_B signal usage @cedric_starke i also bumped to the same issue on imx8mm(5.4 kernel), were you or anyone able to identify the software issue here? Re: imx8m reset without WDOG_B signal usage Hi Wolfgang, thanks for your answer. That's the same way we use to get the reboot work. Luckily we already intended this in the PCB layout with a unequipped bridge. In the next version we will insert this bridge. But in my opinion it is a software issue of the imx8m mini package. Because uboot can do the reset without the POR_B signal and the imx8m nano also in uboot AND linux. We tested this with the 4.14.98 and 5.4.47 version. In both the same "problem". This just as information for anybody else who reads this thread. If anybody finds the software bug feel free to post her, because we are still interested in the correct solution. Best regards Cedric Re: imx8m reset without WDOG_B signal usage Hi Cedric, we did not found/search for a solution but connected the WDOG_B pin via a 100k PU to the  SOC reset pin (POR_B) in the next redesign. This way we can reset the SOC by watchdog without touching the PMIC. Regards, Wolfgang Re: imx8m reset without WDOG_B signal usage Hello @wolfgang_baer , I know, the issue is not really new, but we have the same problem with our imx8m mini and I just want to ask for your solution of this problem? We additionally figured out that this just happens with the imx8m mini. We use the same PCB for the imx8m nano and this SOC is able to reboot correctly. So, if you can share your last state with us we would be grateful. Best regards Cedric Re: imx8m reset without WDOG_B signal usage Hi guys, Try to get out SRSR Reset Status Register (0x3039005c). Well it works, but it looks like it never changes status. No matter how I boot/reboot/reset/poweroffon/wdog/ the i.mx8mm src_reg srsr is every time 0x01. Is there a known issue, that it is not working properly? Or am I doing something wrong? u-boot-imx_2019.04 u32 get_imx_reset_cause(void) { struct src *src_regs = (struct src *)SRC_BASE_ADDR; if (reset_cause == -1) { printf("0 src_regs %.8x \n", src_regs); printf("0 src_regs %.8x \n", &src_regs); printf("0 src_regs->srsr %.8x \n", src_regs->srsr); printf("0 src_regs->srsr %.8x \n", &src_regs->srsr); reset_cause = readl(&src_regs->srsr); printf("1 reset cause %.8x \n", reset_cause); /* preserve the value for U-Boot proper */ #if !defined(CONFIG_SPL_BUILD) && !defined(CONFIG_ANDROID_BOOT_IMAGE) /* We will read the ssrs states later for android so we don't * clear the states here. */ writel(reset_cause, &src_regs->srsr); printf(" 2 write reset cause %.8x \n", &src_regs->srsr); printf(" 2 read reset cause %.8x \n", src_regs->srsr); #endif writel(reset_cause, &src_regs->srsr); printf(" 3 2write reset cause %.8x \n", &src_regs->srsr); printf(" 3read reset cause %.8x \n", src_regs->srsr); } return reset_cause; } thanks for your help. Re: imx8m reset without WDOG_B signal usage Hi Reyhaneh, I am sorry – no. I have not managed to get a solution regarding this issue. Basically NXP states to reset the PMIC – however this is a no go for us too. If we found a solution I will report it here. Regards, Wolfgang Re: imx8m reset without WDOG_B signal usage Hi Wolfgang, I also have the same problem. Did you find any answer for that? Regards, Reyhaneh Re: imx8m reset without WDOG_B signal usage Hello,   Let me look at the schematic. I will create request for it.  Regards, Yuri. Re: imx8m reset without WDOG_B signal usage Hi Yuri, yes, we are using the latest Version of the DDR Tool (V2.10) with the latest Excel sheet for LPDDR4 (v23). The stress test works on our board without issues. The same effect I can also see on the EVK board if I disable the WDOG_B assert functionality: - Watchdog works on the u-boot prompt -> it resets the device - After booting to linux prompt -> the same watchdog call does just stall/freeze the device Regards, Wolfgang Re: imx8m reset without WDOG_B signal usage Hello,   Since  for i.MX8M the SPL contains the codes for DDR PHY and DDR controller initialization and DDR PHY training, usually it is recommended to use the recent firmware from the the DDR Tool; it should provide all the required initialization.   Also, it makes sense to get the Stress test working. https://community.nxp.com/docs/DOC-340179  Regards, Yuri. Re: imx8m reset without WDOG_B signal usage Hi Yuri, a simple mtest in u-boot for the memory shows no errors. Also the DDR-Tool stress-tests done during board bring up showed now errors. Do you have a hint regarding documentation / changes for the memory commands you mentioned in your first post? Thanks, Wolfgang Re: imx8m reset without WDOG_B signal usage Hello,   Is it possible to run simple memory test of U-boot - in order to exclude memory issue? Regards, Yuri. Re: imx8m reset without WDOG_B signal usage Hi Yuri, thanks for your fast response. I know it is recommended to remove power but as said this no option for us currently. Regarding memory. Do you mean to perform the mentioned commands in the LPDDR4 initialization code in SPL? Do you have any hints about documentation of these commands as I am currently just using the DDR Tool generated initialization code in the SPL DDR initialization. Do you also have a clue why it does work in u-boot (at command prompt) but not after loading of Linux? What could be the difference here regarding memory? Thanks, your help is really appreciated, Wolfgang Re: imx8m reset without WDOG_B signal usage Hello,      It is recommended to remove power (voltage) to all components on the board, even in case a processor reset, since some external devices, such as eMMC, SD, QSPI, DDR) may stay in non predictable state; as result system boot does not work.     In Your case, I think, memory is the reason. Perhaps it is necessary to issue PreCharge All command at the beginning of the LPDDR initialization and to reset the READ FIFO Pointers.   Have a great day, Yuri ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time.
記事全体を表示
S32G:为什么 QSPI_IP_HyperflashProgram 每 2 字节发送一次写入命令? 专家们好 CTM: 法雷奥 平台:S32G3 模块:RTD 5.0.0QLP04 Fls 驱动程序 客户报告说,他们遇到的或非闪存写入吞吐量明显低于预期。 客户可能想知道为什么 QSPI_IP_HyperflashPro gram 函数 2 字节以 2 字节传输数据。看来这就是瓶颈所在。 是否有专家能就这一问题提供帮助? 感谢你的支持 狮子座 RTD Re: S32G: why the Qspi_Ip_HyperflashProgram sends write command for every 2 bytes? 你好@Nhi_Nguyen 谢谢您的帮助。但是在我们的驱动程序中一次写入 2 字节对客户来说太慢了吗?怎样才能提高性能? BR、 狮子座 Re: S32G: why the Qspi_Ip_HyperflashProgram sends write command for every 2 bytes? 你好@LeoLiAP、 这是因为 Hyperbus 支持以下两种类型的数据发送: 驱动程序支持将单个字写入内部缓冲(您的代码是每个地址数据的单个字),然后调用命令将缓冲区发送到 Fls(写入缓冲区)。 顺祝商祺! Nhi Re: S32G: why the Qspi_Ip_HyperflashProgram sends write command for every 2 bytes? 你好@LeoLiAP、 写入 2 字节遵循 Hyperbus 协议,所以我知道我们无法改变这一点。但 SW 团队将改进代码以节省时间,相关票据为ARTDCMEM-1247。 顺祝商祺! Nhi
記事全体を表示
Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hi Experts, The customer's new BMS project wants to use S32K358 + FS27 + BMS GEN2 SDK. I learned from the BMS team that: BMS GEN2 SDK AUTOSAR 4.4 R21-11 Version 0.9.1 CD05 and BMS GEN2 SL SDK AUTOSAR 4.4 R21-11 Version 0.9.1 CD05 will be available next week. This supports S32K3 RTD 6.0.0 integration. The BMS GEN2 SDK will be migrated to S32K3 RTD 6.0.0 in BMS release v1.0.0 somewhere in Q1 '26. In other words, the BMS GEN2 SDK will be compatible with S32K3 RTD 6.0.0 in the near future. The customer needs a 24V platform and therefore wants to use FS27 instead of FS26. I found the following two versions of FS27 from Automotive SW - SBC/PMIC - Real Time Drivers: S32K3xx SBC FS27 R21-11 0.8.0 based on S32K3 RTD 5.0.0 SBC FS27 R23-11 1.0.0 based on S32K3 RTD 7.0.0 Q1. The customer is concerned that the drivers for FS27 and BMS GEN2 SDK are incompatible because the S32K3 RTD versions do not appear to be consistent.  If S32K3 RTD 6.0.0 is selected in the BMS GEN2 SDK, will there be any problems if the customer uses S32K3xx SBC FS27 R21-11 0.8.0 or SBC FS27 R23-11 1.0.0? Q2. Does the FS27 have a driver based on S32K3 RTD 6.0.0? Would you please help me? Thank you for the help in advance! Best Regards, Robin Here is the information of customer: Contact Name                TengHsaing Wen Email (Contact)              [email protected] Company                        XINGMOBILITY AA SW - External Device Priority: MEDIUM Source: Direct Customer Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hi Viktor, Thank you for your information. The "BMS GEN2 SDK AUTOSAR 4.4 R21-11 Version 0.9.1 CD05" based on S32K3 RTD 6.0.0 is not yet available for download. Once it becomes available for download, I will at least test whether it can be compiled successfully. Best Regards, Robin Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hello Robin, there is no dedicated release for RTD 6.0.0, but the latest version (FS27 1.0.0) should be backwards compatible with it. In case of any issues, please let us know. Best regards, Viktor Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD The topic has been redirect to the team to investigate it. Contact point: Razvan Tilimpea / Cristian Durla or Viktor Obr Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hi Viktor, "BMS GEN2 SDK AUTOSAR 4.4 R21-11 Version 0.9.1 CD05" is now available for download.  The customer questioned whether the AUTOSAR versions of the two drivers, R23-11 and R21-11, would differ significantly and cause compatibility issues if they were paired with SBC FS27 R23-11 1.0.0. Best Regards, Robin Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hi @viktorobr , "BMS GEN2 SDK AUTOSAR 4.4 R21-11 Version 0.9.1 CD06" is now available for download.  The customer questioned whether the AUTOSAR versions of the two drivers, R23-11 and R21-11, would differ significantly and cause compatibility issues if they were paired with SBC FS27 R23-11 1.0.0. Best Regards, Robin Re: Consulting on the compatibility of FS27 RTD and BMS GEN2 RTD Hi Robin, compatibility between different Autosar versions is tricky, we would have to compare all of the drivers used by both of the components you try to integrate and I'm not 100% familiar with the BMS SDK. I can tell you that between the FS27 versions and the drivers it uses we didn't notice major changes between R21-11 and R23-11, there might be some minor differences that will appear right away when you combine the components in one project (version specific macros etc.), but from functional point of view it should still behave the same. Best regards, Viktor
記事全体を表示
i.MX 93 No max frequency info for FlexSPI clocking mode 0x2 in datasheet Hello, I'm planning a FlexSPI FPGA interface application for i.MX 93 and reviewing possible throughput. I'm using a module that provides SD3 for QSPI and SD1 for eMMC. Because DQS line is already occupied with eMMC interface, I'm restricted to clocking mode FlexSPIn_MCR0[RXCLKSRC] = 0x0 and 0x2 if I understand right. Although reference manual suggests "medium" speed similar to mode 0x1, there's no max frequency specification for mode 0x2 in datasheet. Any reason why mode 0x2 has been omitted in datasheet? Can we expect speed similar to mode 0x1? I presume mode 0x1 can't be used if DQS pin is muxed to other usage? Best regards Frank   Re: i.MX 93 No max frequency info for FlexSPI clocking mode 0x2 in datasheet Hello @FvM  I hope you are doing very well. You can find more information related to the FlexSPI interface in the table 195 of the Reference Manual. Best regards, Salas. Re: i.MX 93 No max frequency info for FlexSPI clocking mode 0x2 in datasheet Hello @FvM  I asked internally. Unfortunately, the RXCLKsrc=2 option was remove from the datasheet because characterization of the device revealed signal integrity issues on the loopback signal such that the behavior could not be guaranteed. The mention of the option in the RM will be removed. Best regards, Salas. Re: i.MX 93 No max frequency info for FlexSPI clocking mode 0x2 in datasheet Hello @Manuel_Salas, thanks for answering. I'm aware of FlexSPI reference manual section. My problem is that datasheet paragraph 4.12.9 FlexSPI timing parameters only specifies modes 0, 1 and 3 and doesn't even mention mode 2.  Specifically I'm asking for mode 2 (SCK output and loopback from SCK pad) DDR timing parameters in nominal mode. Can we assume they are equal to mode 1?  I'm unable to use mode 1 or 3 because SD1_STROBE pin is occupied by eMMC interface in my application. Nevertheless I'm trying to achieve maximal throughput with QSPI FPGA interface. Regards Frank Re: i.MX 93 No max frequency info for FlexSPI clocking mode 0x2 in datasheet Hello @Manuel_Salas, many thanks for communicating the RXCLKsrc=2 issue openly. I understand our application is restricted to 66 MHz SDR/33 MHz DDR clock speed then, because it can't use DQS pin. Best regards Frank
記事全体を表示
支持 MPL3115A2 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 我们的一款产品正在使用部件号为 MPL3115A2 的绝对压力设备。   请确认,在传感器封闭在空气密封箱内(不与环境空气接触)的情况下,连续读取 MPL3115A2 的温度值是否合适。   此致, 法尼 压力传感器 Re: MPL3115A2 support <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 嗨,法尼、 是的,您可以使用 MPL3115A2 嵌入式温度传感器连续读取温度值,不过由于传感器封闭在空气密封盒中(不与环境空气接触),您读取的不是环境温度,而是 MPL3115A2 内部的温度。 温度读数来自内部 ADC,它将读取内部模具温度,用于压力输出的压力补偿,而不是用作 "环境温度传感器",因此,如果温度精度是您应用中的一个重要特征,则不建议这样使用。 祝您愉快, Jose ----------------------------------------------------------------------------------------------------------------------- 注:如果本帖回答了您的问题,请点击正确答案按钮。Thank you! -----------------------------------------------------------------------------------------------------------------------
記事全体を表示
边缘人工智能应用中恩智浦 MCU 的功率优化策略 大家好 我目前正在设计一款基于恩智浦微控制器的低功耗边缘计算设备,并想从社区获得一些建议。该系统执行间歇性传感器采样和本地推理,然后将汇总结果发送到主机系统进行进一步分析。 在开发和测试期间,我使用一台支持人工智能的笔记本电脑来分析性能、验证推理输出并监测长时间运行的功耗模式。我面临的主要挑战是优化 MCU 的功耗,同时保持可接受的推理任务响应时间。 MCUXpresso 中是否有推荐的低电源模式、时钟缩放技术或 SDK 功能可以很好地应对此类工作负载?如果您有任何关于平衡恩智浦 MCU性能和功耗的实际经验,将非常有帮助。预先感谢您的真知灼见。
記事全体を表示
S32K3 基本セキュアブート こんにちは。S32K314 を使用して、基本的なセキュア ブートを実装しようとしています。 DEMO APP に付属のリンカー スクリプトを変更することにより、AppBL ヘッダー (64 バイト) とブートローダーが、「HSE-B ファームウェア リファレンス マニュアル」で説明されているように、IVT Boot_Target フィールドが示すアドレスに配置されました。 ただし、起動しません。 AppBL を使用して起動するには他にどのような設定が必要ですか? 追伸これは開発の初期段階であるため、セキュア ブートは有効になっていません。また、IVT およびブートローダ イメージのサインを生成していません。 Re: S32K3 Basic Secure Boot こんにちは@wodudwo IVT オフセット 0xC は、AppBL (基本セキュア ブートの対象となるアプリケーション) の起動には使用されません。これは、BOOT_SEQ ビットによってセキュア ブートが有効になっていない場合に、コア 0 で起動されるはずのアプリケーションのベクター テーブルへのポインタです。 IVT オフセット 0x14 も AppBL の起動には使用されません。これは、コア 1 で開始されることになっているアプリケーションのベクター テーブルへのポインタです (派生製品で利用可能な場合)。 IVT オフセット 0x30 は、AppBL のアプリ ヘッダーへのポインターとして使用されます。これは、BOOT_SEQ によってセキュア ブートが有効になっている場合に使用されます。 「表118」を参照してください。詳細については、「IVT 構造」を参照してください。 以下に記載されている「S32K344_Basic_SecureBoot」からのスクリーンショット: もう 1 つのポイントは、アプリケーションの開始アドレスを 128 バイトに揃える必要があることです。また、アプリケーションの前に 64 バイトのアプリ ヘッダーが必要です。 以下のリソースを確認することをお勧めします。 HSEデモ例: https://www.nxp.com/webapp/Download?colCode=S32K3_HSE_DemoExamples プロジェクトを見てみましょう: これは基本的なセキュア ブートを構成します。 c:\NXP\S32K3_HSE_DemoExamples_1_0_0\S32K3_HSE_DemoExamples\セキュアブート\S32K344_Basic_セキュアブート\ セキュア ブートが有効になると実行されるアプリケーションは次のとおりです。 c:\NXP\S32K3_HSE_DemoExamples_1_0_0\S32K3_HSE_DemoExamples\セキュアブート\S32K344_セキュアブートBlinky\   デモ プロジェクトを含むセキュア ブート アプリケーション ノート。以下からダウンロードできます。 https://www.nxp.com/products/S32K3 アプリケーションノートはここにあります: ドキュメント -> セキュア ファイル -> セキュア ブート アプリケーション ノート v0.1.1.0(AN744511) 関連するデモ プロジェクトはここからダウンロードできます。 設計リソース -> ソフトウェア -> セキュア ファイル -> SecureBootAppNoteDemo (SW745310) 「5. 基本的なセキュア ブート」、特にアライメントについて説明している「5.2 構成」の最後の部分をご覧ください。 よろしくお願いいたします。 ルーカス Re: S32K3 Basic Secure Boot よろしくお願いします。 すべての問題は解決されました。
記事全体を表示
Training material(PPT and Video) list for S32K3 (until Jan. 2026) Hi,     After you login www.nxp.com and       请切换到ENGLISH模式          点击下面链接 https://www.nxp.com/design/design-center/training:TRAINING-EVENTS?collection=trainings&start=0&max=12&sorting=sort_date.desc&parameters=TrainingType.Topics.deviceTax.applicationTax.country.region.application.TrainingLanguage.TrainingFormat.skillLevel.durationTime.provider&language=en&query=TrainingFormat%3E%3EOnline::training_date%3E%3E2026-02-02..*&keyword=s32k&siblings=false    You can get the following training topics with input the topic as searching keyword.  S32K3  Part 1 MKT Overview (DFAE Only) Training Presentation S32K3  Part 3 Hardware and Software Tools Overview (DFAE Only) Training Presentation S32K3  Part 5 RTD Overview and Demo (DFAE Only) Training Presentation S32K3 and MCSPTE1AK344 Motor Control Kit Training Presentation S32K3 Booting and Startup Process Memory (Chinese) Training Video S32K3 Debug Based on MCAL and FreeMASTER S32K3 Debug Based-On MCAL EB Freemaster (Chinese) Training Video S32K3 Debugging Skills Training Presentation S32K3 Deep Dive and Design Tips Part 1 Training Presentation S32K3 Deep Dive and Design Tips Part 2 Training Presentation S32K3 Deep Dive and Design Tips Part 3 Training Presentation S32K3 Deep Dive and Design Tips Part 4 Training Presentation S32K3 DFAE Day 1 Training Presentation S32K3 DFAE Day 2 Training Presentation S32K3 DFAE Training  HSE Security Aspects Day 2 S32K3 DFAE Training  Memory Link Boot Day 2 S32K3 DFAE Training Day 1 S32K3 Documents Location On Security Safety (Chinese) Training Video S32K3 Getting Started Training Presentation S32K3 How to Request Access to Safety Documentation S32K3 HSE Security Library Enablement Training Presentation S32K3 HSE-B with Demo (Chinese) Training Video S32K3 Memory Link Boot (Chinese) Training Video S32K3 Part 2 Architecture and Technical Overview DFAE Only Training Presentation S32K3 Part 4 K1 to K3 Hardware and Software Migration Guide DFAE Only Training Presentation S32K3 Safey Design Consideration Training Presentation S32K3 Software Enablement DFAE Training Part 1 S32K3 Software Enablement DFAE Training Part 1 - Auto MCU RTD Demo Porting Techniques S32K3 Software Enablement DFAE Training Part 1 - Getting Start with S32K RTD Features S32K3 Software Enablement DFAE Training Part 1 - HAL and EL demos Show S32K3 Software Enablement DFAE Training Part 1 - How to Import RTD MCAL to IAR project S32K3 Software Enablement DFAE Training Part 1 - How to Import RTD MCAL to S32DS project S32K3 Software Enablement DFAE Training Part 1 - How to Use GHS Complier Build S32K3 RTD MCAL S32K3 Software Enablement DFAE Training Part 1 - SW Commercial Offering HAL and EL Bundle S32K3 Software Enablement DFAE Training Part 2 S32K3 Software Enablement DFAE Training Part 2 - AUTOSAR and MCAL Architecture S32K3 Software Enablement DFAE Training Part 2 - MCAL Training AE S32K3 Software Enablement DFAE Training Part 2 - MCAL Training CAN S32K3 Software Enablement DFAE Training Part 2 - MCAL Training CRC S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Crypto S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Dio S32K3 Software Enablement DFAE Training Part 2 - MCAL Training DPGA S32K3 Software Enablement DFAE Training Part 2 - MCAL Training ETH S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Fee S32K3 Software Enablement DFAE Training Part 2 - MCAL Training GDU S32K3 Software Enablement DFAE Training Part 2 - MCAL Training I2C S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Icu S32K3 Software Enablement DFAE Training Part 2 - MCAL Training MCL S32K3 Software Enablement DFAE Training Part 2 - MCAL Training MCU S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem Acc S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem Eep S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem EXFIs S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Mem INFIs S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Multicore S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Ocu S32K3 Software Enablement DFAE Training Part 2 - MCAL Training Port S32K3 Software Enablement DFAE Training Part 2 - MCAL Training SPI S32K3 Software Enablement DFAE Training Part 2 - MCAL Training UART S32K3 Software Enablement DFAE Training Part 3 S32K3 Software Enablement DFAE Training Part 3 - Function Safety General S32K3 Software Enablement DFAE Training Part 3 - Hands-On Creating Projects with Multiple MCAL Modules S32K3 Software Enablement DFAE Training Part 3 - Hands-On Creating Projects with Multiple MCAL Modules S32K3 Software Enablement DFAE Training Part 3 - HSE Hands-On Workshop-S32K3 HSE Security Library Enablement S32K3 Software Enablement DFAE Training Part 3 - HSE Hands-On Workshop-S32K3 HSE Security Library Enablement S32K3 Software Enablement DFAE Training Part 3 - HSE NXP Security on S32K3 S32K3 Software Enablement DFAE Training Part 3 - HSE NXP Security on S32K3 S32K3 Software Enablement DFAE Training Part 3 - Integrating Safety with S32 Safety Software Framework S32K3 Software Enablement DFAE Training Part 3 - Introduction of S32K3 HSE and Debugging Techniques S32K3 T-BOX Business Training Presentation S32K3 Zonal Aggregators, Telematics Box and Communications Protocols Training Presentation GC DFAE Training S32K SW Day 5 Training Presentation Introduction to S32K Hardware Security Engine HSE Library and Debugging Techniques Training Presentation K3 booting and startup process           Re: Training material(PPT and Video) list for S32K3 (until Jan. 2026) 享受这些培训! 干杯 奥利弗 Re: Training material(PPT and Video) list for S32K3 (until Jan. 2026) 我现在在哪里可以找到这些材料? 回复: Training material(PPT and Video) list for S32K3 (until Jan. 2026) 现在看不见了。我需要crypto的配置视频
記事全体を表示
MCUXpresso IDEターミナル・チュートリアル MCUXpresso IDE の最新バージョンには、ターミナル エミュレーション アプリケーションが付属しています。このツールは、NXP開発プラットフォームの仮想シリアルポートから送信された情報を表示するために使用できます。 1. MCUXpresso IDEを開く   2. IDEの上部にある「ターミナルを開く」ボタンをクリックするか、「Ctrl + Alt + Shift + T」を押して、MCUXpresso IDEターミナルを起動します。 3. シリアルターミナルを選択   4. シリアルポート設定(LPC-Link2 COMポート番号を使用)を115200ボーレート、8データビット、パリティなし、1ストップビットに設定し、「OK」ボタンを押します。 5. 接続が開いていることを確認します。コネクテッドの場合、MCUXpresso IDEはターミナルビューで下図のようになります。 6. 出発の準備は完了です
記事全体を表示
RT1170 以太网中的自由缓冲区超出范围问题 您好, 我正在尝试从自定义板上的自定义项目中执行基本的以太网测试。作为该项目(该项目集成了不同的模块,如SD卡、CAN、GPIO、ADC、以太网和EEPROM)的一部分,基本的以太网发送和接收有待验证。但我在 ping 发送前遇到"freed buffer out of range 错误" 。我已经完成了与以太网有关的所有基本初始化和配置。我看到出现错误的原因是函数"ethernetif_rx_free" (enet_ethernetif_kinetis.c) 中的 LWIP_ASSERT("Freed buffer out of range", ((idx>= 0)&& (idx< ENET_RXBUFF_NUM))); 其中的 idx 值为负数。这一完整的功能可在 EVK 套件上使用。 还能缺少什么?请提出建议。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 大家好 这个问题也发生在我的 RT1024 客户板上,当我在某个地方放了一个断点然后它就停止了,然后恢复正常运行更有可能导致这个错误。 此致敬礼! Ping Re: Freed Buffer out of Range Issue in Ethernet for RT1170 如果示例项目在您的自定义板中运行良好,则问题似乎出在软件方面。 您使用的不是 FreeRTOS 对吗? 似乎有什么东西干扰了示例的行为,可能是缺少某些配置,或者只是示例流程受到应用程序其他部分的影响。 我建议你尝试使用最新的软件开发工具包版本,即2.15.000。如果您的问题在此版本中仍然出现,那么恐怕您的应用程序流程出现了问题。 此致, 丹尼尔 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好, 是的,在自定义板中实现合并的源代码时会出现问题。但是,没有与其他接口合并的 Ethernet_PING 的单个来源在自定义板中运行良好。当以太网的单个源与其余接口合并时,就会出现问题。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 如果我没有理解错的话,当您运行 SDK 示例时,它是可以工作的。但当您添加自定义应用程序时,问题就出现了。你能确认吗? 此致, 丹尼尔 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好, 实际上,以太网的各个源代码在自定义板中运行良好。当我尝试集成代码时,以太网无法正常工作。我观察到EIR 寄存器的第 25 (RXF)、26 (TXB) 和 27 (TXF) 位被设置为 0,RDAR 寄存器的第 24 位被更新为 0,但在以太网的工作代码中,这些寄存器被设置为 "1"。 我怀疑这些寄存器更新是由中断处理的,但我无法在自定义项目代码库中找到负责这些更新的特定处理程序。请帮帮我。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 请仔细检查是否有任何外围更改(例如:......)。为了让 EVK 示例在您的定制硬件中运行,您的项目中需要哪些外围实例? 如果您已经验证了这一点,看来问题出在硬件方面。 您是否已经用 HDG 验证了您的设计? 此致, 丹尼尔 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好, 我使用的是 SDK 11.6.1 版。我正在尝试测试 lwip_ping_bm_cm7 示例。在 EVK 中运行正常。 但是,当尝试将所有源代码与以太网连接时,它在自定义板上不起作用。如果我们面临"Freed Buffer out of range" ,可能会出现什么问题?请帮我解决这个问题。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好, 您使用的是哪个版本的 SDK? 您用来测试的 SDK 示例是什么? 如果我理解正确,应用程序在 EVK 中运行正常,对吗? 此致, 丹尼尔
記事全体を表示
如何在 CanIf User RxIndication 回调中获取 CAN ID? 你好,我使用的是带有 SW32K1_S32M24x_RTD_R21-11_3.0.0 的 S32K144,并已将 CanIf 配置为使用自定义回调函数。 我的配置: CanIfRxPduUserRxIndicationName 设置为"Service_CanIf_RxIndication" 当收到 CAN 消息时,CanIf_RxIndication() 将调用该回调。 问题 我注意到在 CanIf_RxIndication() 中,CAN ID 可通过 Mailbox->CanId 参数获得。但是,在我的 Service_CanIf_RxIndication() 回调中,我只能接收到 PduId,而无法检索到实际的 CAN ID。此外,我还注意到 CanIf.h 标题状态:" 短截线版本-此文件仅包含示例代码。" 我的问题 1.我能修改或替换 CanIf.c 吗?短截线代码? 自 CanIf.h 起 明确表示它是 " 短截线 版本 " 和 " 示例代码 ",修改 Canif.c 以将 CAN ID 传递给用户回调是否可以接受? 2。修改短截线代码会违反 AUTOSAR 架构吗? 如果我自定义 CanIF 短截线实现,这是否会破坏 AUTOSAR 合规性或导致任何兼容性问题? 3.是否有其他解决方案? 有没有推荐的方法可以在不修改CanIF源代码的情况下将CAN ID传递给上层回调? 环境 MCU: S32K144 RTD 版本:SW32K1_S32M24x_RTD_R21-11_3.0.0 集成开发环境S32 Design Studio 3.6 感谢您的帮助! Re: How to get CAN ID in CanIf User RxIndication callback? 你好,@Soratari、 Q1。是的,短截线模块是用来编辑/替换的。由于 Canif 模块是一个短截线,它只提供了 CAN 驱动程序所需的头文件,例如 CANIF_CBK.H。 Q2. 不,只要您遵守指南,不更改标准化函数名、变量等,就不会违反 ASR 架构。 Q3。通常,短截线模块用于测试目的。您应该使用第三方供应商(如 Elektrobit (EB)、Vector 等)提供的 CanIf、EthIf& LinIf。不过,出于调试目的,可以自行修改。 致以最诚挚的问候, Julián
記事全体を表示
PCIe: i.MX 95: 複数の MSI IRQ ベクトルを割り当てる こんにちは、 PCIe2 インスタンス経由でコネクテッドされた i.MX95 ベースのシステムで ATH12K Wi-Fi モジュールを使用しています。 linux-imx lf‑6.12.y ベースのカーネルではこのセットアップは失敗しますが、lf‑6.6.y ベースのカーネルでは期待どおりに動作します。 カーネル ドライバは 16 個の MSI 割り込みを正常に要求し、受信します。しかし、その後、Wi-Fi モジュールの起動に失敗します。 [ 5.888139] ath12k_pci 0001:01:00.0:iommuグループ5に追加 [ 5.888506] ath12k_pci 0001:01:00.0:BAR 0 [mem 0xa10000000-0xa101fffff 64bit]: 割り当て済み [ 5.888553] ath12k_pci 0001:01:00.0:有効化デバイス (0000 -> 0002) [ 5.889315] ath12k_pci 0001:01:00.0:MSIベクター: 16 [ 5.889334] ath12k_pci 0001:01:00.0:ハードウェア名: wcn7850 hw2.0 [ 6.475718] ath12k_pci 0001:01:00.0:チップID 0x2 チップファミリー 0x4 ボードID 0xff soc_id 0x40170200 [ 6.475743] ath12k_pci 0001:01:00.0:fw_version 0x110cffff fw_build_timestamp 2025-06-25 09:26 fw_build_id QC_IMAGE_VERSION_STRING=WLAN.HMT.1.1.c5-00302-QCAHMTSWPL_V1.0_V2.0_SILICONZ-1.115823.3 [ 7.647106] ath12k_pci 0001:01:00.0:制御応答完了、ポーリングを受信できませんでした。 [ 8.675241] ath12k_pci 0001:01:00.0:サービス接続タイムアウト [ 8.681002] ath12k_pci 0001:01:00.0:HTTへの接続に失敗しました: -110 [ 8.692180] ath12k_pci 0001:01:00.0:コアの起動に失敗しました: -110 カーネルメーリングリスト[1]では別のPCIeデバイスに関する関連した議論がありましたが、まだ私たちのシステムで動作する構成には至っていません。 どうすれば最善の進め方でしょうか? 再開まで今しばらくお待ちください。 最大 [1] https://lore.kernel.org/all/1819305.VLH7GnMWUR@steina-w/ Re: PCIe: i.MX 95: Allocate Multiple MSI IRQ Vectors こんにちは、 i,MX95 はまだ初期段階であり、一部の構成はデザインされていません。しかし、PCIe2経由でATH12Kを搭載したi.MX95は lf-6.12.y ですが、 lf-6.6.y で作業中ですこれは、新しいカーネルの PCIe または Wi-Fi スタックにおける回帰またはドライバー相互作用の変更を示唆しており、PCIe パワーマネージメント (ASPM)、MSI マッピング、または ATH12K の特定の PCIe エンドポイントの癖に関係している可能性があります。多くの場合、カーネル パッチを適用するか、新しいカーネルのブート引数で ASPM を無効にすることで解決できます。dmesg で PCIe エラーを確認し、デバイスツリーを比較し、NXP/Linux カーネル メーリング リストで関連するコミットを探します。  考えられる原因とトラブルシューティングの手順を次に示します。 1. カーネルログを確認する ( dmesg ) PCIe エラーを探す: 障害が発生した lf-6.12.y カーネルの dmesg で、「PCI」、「MSI」、「ATH12K」、「Error」、「Firmware」、または「Timeout」メッセージを検索します。 ファームウェアのロード: ath12k ファームウェアが正しくロードされているかどうか、および初期化中にエラーが発生していないかどうかを確認します。  2. PCIe電源管理(ASPM) 一般的な問題:新しいカーネルでは、多くの場合、Active State パワーマネージメント (ASPM) がデフォルトで有効になっています。これにより、組み込みシステム上の ATH12K などの PCIe デバイス、特に古いファームウェア/ハードウェアで問題が発生する可能性があります。 ASPM を無効にしてみてください:カーネル ブート引数 (U-Boot または GRUB など) に pcie_aspm=off を追加して、再度テストします。  3. Devicetree/DTBの違い DTB の比較:両方のカーネル ( .dtb ファイル) で使用されるデバイス ツリー BLOB (DTB) を生成して比較します。特に割り込み、電源ドメイン、または互換性プロパティに関連する、 pci2 の PCIe ノードの変更を探します。  4. カーネルドライバー/ファームウェアの回帰 特定のコミット: ATH12K ドライバ ( ath12k )、 mac80211 、または lf-6.12.y のコア PCIe/Arm コードによって、セットアップを壊す変更が導入された可能性があります。 メーリング リストを検索: ath12k 、 i.MX95 、およびそれ以降のカーネル (6.12+) に関するパッチやディスカッションについては、Linux カーネル メーリング リスト (LKML) および NXP のリストを確認してください。  5. MSIの取り扱い 割り込み再マッピング:割り込みを受信すると、その処理方法 (MSI-X と MSI、割り込み再マッピング) が微妙に変わる場合があります。 proc/interrupts で割り込みをチェックします。カーネル間で割り込みの分布またはカウントが異なるかどうかを確認します。  6. ファームウェアブロブ ファームウェア バージョン:新しいカーネルのドライバと互換性のある、ATH12K 用の正しいファームウェアを使用していることを確認します。新しいドライバには新しいファームウェアが必要になる場合があります。  要約すると、 dmesg から始めてASPMを無効にしてみてください。これらは、組み込みプラットフォームの新しいカーネルでPCIe Wi-Fiの障害が発生する最も一般的な原因です。   よろしくお願いします。 Re: PCIe: i.MX 95: Allocate Multiple MSI IRQ Vectors 提案は問題をデバッグするための良い指針でしたが、解決策を見つけることができませんでした。つまり、すべての MSI IRQ ベクトルがドライバ内の IRQ ルーチンをトリガーしたわけではありません。 最終的には、ath12k ドライバーを変更して、1 つの MSI IRQ のみを要求するようにすることで、この問題を回避しました。 現在の Linux マスターにはこの問題は発生しないことに注意してください。 よろしくお願いします。 最大
記事全体を表示
i.MX 8M Plus NavQ - スクリプトまたはアプリケーションから Wi-Fi に接続する こんにちは、 i.MX 8M Plus NavQ ボード用のアプリケーションを構築していますが、Wi-Fi の管理で問題が発生しています。Linux ガイドの PDF に記載されているように、ターミナル経由でネットワークに接続できます。次のリンクも機能します。 https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/i-MX8MP で Wi-Fi ネットワークに接続する方法/ta-p/1376634 しかし、私がやりたいのは、利用可能なネットワークを一覧表示し、接続して、あとは放っておくことができるインターフェースをアプリケーションのユーザーに公開することです。これに対処する最善の方法は何でしょうか?`connmanctl` のスクリプトを試行しても、パスフレーズを使用してネットワークに接続することはできませんが、使用可能なネットワークを一覧表示することはできます。D-Bus を使用するべきでしょうか?それを設定する方法に関するドキュメントはありますか?imx-image-core および imx-image-full に基づく Yocto イメージを使用して構築された connman のバージョンは、D-Bus 経由で利用可能なネットワークに関する完全な情報を提供していないようですので、このアプローチには自信がありません。もう一つの可能性としては、接続したいネットワーク用の設定ファイルを作成することですが、これを試してみましたが成功しませんでした。どのようなご指導もいただければ幸いです。 Yocto Project Re: i.MX 8M Plus NavQ -- connect to wifi from script or application こんにちは、 次の投稿をご覧になり、参考にしてください。 NXP FRDM IMX93ボードで永続的なWiFiを有効にする よろしくお願いいたします。
記事全体を表示
MCSPTE1AK116 (S32K116 + GD3000) - 在两个相同的套件上使用相同的固件:一个电机旋转,另一个不旋转。 你好, 我有两个相同的 MCSPTE1AK116 BLDC 电机套件。我在相同的条件下对两个套件进行了相同项目和固件的闪存/调试,但实际上只有一个套件能使电机旋转。 硬件/设置 套件:2 × MCSPTE1AK116(S32K116 + MC34GD3000 前置驱动器) 电机:套件中默认的 BLDC 电机 电源:12 V 电源(相同型号/相同接线)。 连接: 原有线路,无硬件改动 调试:OpenSDA + PEmicro (S32DS) 软件 示例/项目:(例如,BLDC_6 步/6 步无传感器或基于霍尔的系统) 版本:调试 固件:确认两块板上的二进制文件相同(相同的 .elf/.srec) 复制步骤 连接 12 V 和 USB(OpenSDA) 为每个套件闪存/调试相同的项目 启动电机(按钮或自动启动,取决于固件) 两种套件的结果不同 观察到的行为 套件 A:电机正常旋转 套件 B:我能听到开关/PWM "驱动 "声,但电机不转动 线路无明显区别,重复操作结果相同 我的尝试 多次重新刷新,验证了相同的项目设置 验证 S32DS 中的调试配置 (如果适用)交换电源线/电机线/相线:[如果已更换,请添加] 问题 / 接下来要检查什么? 在固件完全相同的情况下,一台 MCSPTE1AK116 设备能正常工作,而另一台却不能,最可能的根本原因是什么? GD3000 故障/状态寄存器? 欠压/过流保护? 驱动程序 EN/RST 或 SPI 启动问题? 由于硬件的不同,ADC/PDB 触发信号或 PWM/FTM 配置的行为可能会有所不同? 哪些寄存器/变量是确定故障套件是进入故障状态还是关闭功率级的最佳 "第一道检查"? 例如,FaultStatusLatched、FaultStatus、驱动器状态、GD3000 状态寄存器 (SR0/SR1)、直流总线 ADC 读数等。 MCSPTE1AK116 上是否有已知的常见硬件问题(跳线/连接器/功率级)会导致 "开关噪声但不旋转"? 如果你告诉我什么最有用,我可以提供额外的日志/测量结果(FreeMASTER 变量、GD3000 SR0/SR1、直流总线电压/电流 ADC 值、PWM/相位输出的示波器捕获)。 谢谢。 Re: MCSPTE1AK116 (S32K116 + GD3000) – Same firmware on two identical kits: one motor spins, the othe 你好@shin_JH 由于两个工具包使用相同的示例代码,而只有一个显示了问题,因此应用程序本身不太可能是根本原因。BLDC_6Step 示例已确认可在其他套件上运行。 下一步是使用逻辑分析仪或类似测量工具比较两种设置的硬件信号。请检查两个套件的以下内容: 从 S32K116 到 MC34GD3000 的 SPI 通信 MCU 产生的 PWM 信号 电机相位端子上的输出信号 霍尔传感器信号(霍尔 A、B 和 C) ADC 测量 您注意到这两种套件有什么不同吗? 另外,您是否尝试过在两种设置之间交换硬件?例如 将工作套件中的 DEVKIT-MOTORGD 与非工作套件一起使用 将工作套件中的电机与非工作套件一起使用 BR、VaneB
記事全体を表示
S32N55 OTA 解决方案 专家们好 我想讨论一下 S32N55 的 OTA 解决方案。 目前,还没有可用的解决方案来演示 S32N55 的 OTA 用例。与 S32G 相比,由于引入了 FSS 内核,架构发生了变化。我的主要问题是 目前有没有推荐的 A/B 交换解决方案?A/B 交换功能应由 FSS 内核还是 CRS 等应用内核实现? 我注意到 FSS 固件中打算加入治疗功能,但目前还处于 WIP 阶段。你能否分享一下治疗过程的工作流程以及触发治疗的条件? 在比较 S32N 和 S32G 时,我发现 S32N 包括一个备用 IVT。RM 提到,IVT 备份用于 OTA 更新。我想了解 OTA 流程是如何运作的。S32G/Z/E 可以在没有备用 IVT 的情况下执行 OTA,那么 S32N 是否有需要备用 IVT 的特殊性? 感谢您的支持! BRs, 挂 FSS_FW Re: S32N55 OTA solution 你好@RaduBraga、 客户为香港按揭证券有限公司 感谢您的支持。 挂 Re: S32N55 OTA solution 您好@Hang_Zhang, 团队已受理此案,并将尽快给予答复。另外,指出这一点的顾客是谁? 致以最崇高的敬意, Radu Re: S32N55 OTA solution 您好@Hang_Zhang, 来自 Stefan Ungureanu 的意见: " 需要系统架构师提供意见 - 据我所知,FSS BootRom(S32N 芯片内不可更改的代码)会在主镜像验证失败时加载备份镜像。这对 NXP 资产有效: IVT:包含指向所有可启动映像的指针 。 DCD/ST-DCD:设备配置数据。 FSS FW:基础子系统固件。 HSE 固件:硬件安全引擎固件。 SYS 映像:保存用于安全启动的哈希值和配置。 PaCo:资源分配分区合同 Codef:群组定义,包括图像偏移量和启动顺序。 不清楚应用核心是如何完成的。 愈合将作为单独的插件模块 (fss_healing) 成为 fss_firmware 的一部分。事实上,这项工作正在进行中,计划于 2026 年 5 月左右完成。有两个主要的触发条件: a) 如果 fss_healing 检测到从备份加载的映像(由 bootroM 或 Fss 加载),它会将备份复制到主服务器以保持系统的完整性和映像兼容性。 b) 成功完成OTA后,将触发应用程序核心通过HSE在备份映像上复制主映像。 更多细节可以在这个治疗文档中找到:He al ing_component_v2.0.docx 非最终版本,未经同意不得共享。 所有备份映像都是可选的,包括备份 IVT。如果用户想更新 IVT,但更新过程中出现问题,系统应能从备份(如果有)中加载 IVT。否则,它将保持 RESET 模式。(需要建筑师确认)" Re: S32N55 OTA solution 你好 、 治疗文件是彗星专用的。 愈合文件中的信息不得与其他客户共享。 1.Comet 有一个定制的 HSE,可提供特定服务;普通市场上没有这些服务。 2.大部分功能都是根据他们的流程定制的。可能会误导一些客户,使其强行执行编程过程步骤。我们不想强加于人。需要灵活处理其他客户完成的其他 OTA 流程步骤(例如:Vector)。
記事全体を表示
使用双输出、HDMI 和 LVDS 的 imx8mp 你好 ,我们需要并联使用 HDMI 输出和两个 LVDS 输出。 HDMI 通过正常的 hdmi dts 实例,LVDS 通过连接到 ldb lvds channel0 和 channel1 的两个 adv7393。 在未触及 ldb lvds 的情况下,HDMI 目前正常工作。威斯顿可以启动并使用 HDMI-A-1。 然后,我通过在 lv ds-channel 0、端口 1 中添加端点来启用其中一个 adv7393,然后 HDMI 部分停止工作,weston 告诉我,找不到 drm 设备。 ldb 和 hdmi 是如何相互连接的? 希望得到任何帮助! 亲切的问候 Thilo Re: imx8mp using dual out, HDMI and LVDS 你好,你 能分享一下你正在使用的电路板支持包 版本吗? 此外,您使用的是恩智浦 EVK 吗? 最崇高的敬意/Saludos, Aldo。 Re: imx8mp using dual out, HDMI and LVDS 你好,阿尔多 我们基于 yocto scarthgap 建立自己的图像。内核是 linux-imx-tq 和我们自己的 dts,因为我们在自己的硬件上运行(当然这也可能是问题所在)。 meta-imx: scarthgap-6.6.52-2.2.2 meta-tq: scarthgap (latest) meta-freescale: scarthgap (latest) 我们的 dts 基于 imx8mp-tqma8mpql-mba8mpxl.dts(因为我们的 hw 使用 TQ 的 imx8mp SOM)。 所以,不是恩智浦 EVK。 您还能给我一些提示吗? 亲切的问候 Thilo Re: imx8mp using dual out, HDMI and LVDS 你好, 一定会尽力帮忙,你能分享一下设备树让我看看吗? 致以最崇高的敬意/问候, Aldo。 Re: imx8mp using dual out, HDMI and LVDS 你好,阿尔多 给你希望你能有所发现。 有一个 hdmi_cam_mux 和一个 hdmi_cam_vide_mux(已注释),用于对 hdmi 输入和摄像头进行多路复用。 但这并不奏效,因为 imx8-media-dev.c:1041预计子开发人员将是 i2c 设备,但视频多路复用器不是。至于其他的能不能用,我就不知道了。注释此检查(简单测试)确实带来了内核错误。所以,这不是一个好办法。 干杯 Thilo Re: imx8mp using dual out, HDMI and LVDS 你好,阿尔多 我的回答是关于另一个主题的,我把它弄混了,但 Dts 是正确的。 很抱歉造成您的困惑! 干杯, Thilo Re: imx8mp using dual out, HDMI and LVDS 你好, 我想找出问题是否是设备树问题,但找不到太多关于 adv7393 绑定的信息,所以无法确定。 我建议尝试不使用 HDMI,看看系统是否能检测到视频编码器。 另外,您检查过 dmesg 吗? 是否找到了编码器,驱动程序是否正常工作? 最后,关于你最初的问题,可以参考参考手册图 13-1。显示屏、成像、摄像头输入/输出示意图& 图 13-4。MEDIAMIX 方框图 致以最崇高的敬意/问候, Aldo。 Re: imx8mp using dual out, HDMI and LVDS 你好,Aldo ,如果我对概述的理解正确的话,HDMI 应该与 lvds 输出通道无关。 无论如何,我会尝试禁用与 hdmi 有关的功能,并测试仅 lvds 设置是否有效。 下面是对 ldb、adv73 和 interconnect 的搜索结果,因为据我所知,这三者是相关的。 [root @vci ~] # dmesg | grep " ldb\ |adv73\ |interconnect " [0.069206] /ldb-display-controller/lvds-channel @0:使用 /soc @0 /bus 进行固定依赖周期 @30800000 /i2c @30a30000 /adv7393 @2a [0.069265] /ldb-显示控制器/lvds-channel @0:使用 /soc @0 /bus 固定依赖周期 @32c00000 /lcd-controller @32e90000 [0.069342] /ldb-display-controller/lvds-channel @1:使用 /soc @0 /bus /i2c /adv7393 /ldb-display-controller/lvds-固定依赖周期 @30800000 @30a20000 @2b频道 @1:使用 /soc @0 /bus @32c00000 /lcd-controller 修复了依赖周期 @32e90000 [1.522532] imx8mp-ldb ldb ldb ldb-display-controller:无法使用 32e90000.lcd-controller 创建设备链接 (0x180) [1.532750] imx8mp-ldb ldb ldb-display-controller:无法使用 32e90000.lcd-controller 创建设备链接 (0x180) [2.009363] imx-总线-devfreq 32700000.互连:无法获取 clk: -2 [2.016254] imx-总线-devfreq:对 32700000.interconnect 的探测失败,出现错误 -2 [2.322034] imx8mp-ldb ldb ldb-display-controller:无法使用 0-002b [2.342605] imx8mp-ldb ldb ldb-display-controller 创建设备链接 (0x180):无法使用 1-002a [2.384121] imx8mp-ldb ldb ldb-display-controller 创建设备链接 (0x180):无法创建设备使用 phy-lvds [2.393017] imx8mp-ldb ldb ldb-display-controller 进行链接 (0x180):无法使用 phy-lvds [8.633579] adv7393 0-002b:找到芯片 @ 0x56 (30a20000.i2c) [8.669132] imx8mp-ldb ldb ldb-display-controller:无法使用 0-002b [8.669387] adv7393 1-002a 创建设备链接 (0x180):找到芯片 @ 0x54 (30a30000.i2c) [8.698574] imx8mp-ldb ldb ldb-display-controller:无法使用 1-002a 创建设备链接 (0x180) 问题会不会出在互联线路的探头上? 我从未接触过 dtb 的互联实例,所以我想知道为什么不能正常工作? " 无法创建设备链接 " 错误很明显,但我能分辨出是什么原因造成的。 你能告诉我," 无法创建设备链接 " 错误的原因可能是什么? 干杯, Thilo Re: imx8mp using dual out, HDMI and LVDS 你好,阿尔多 "互联探头故障" 不是问题所在。 我刚刚为它添加了对偶表(这是一个针对更新版内核的补丁的回传)。 互联节点的最终条目现在看起来是这样的: https://github.com/torvalds/linux/blob/63804fed149a6750ffd28610c5c1c98cce6bd377/arch/arm64/boot/dts/freescale/imx8mp.dtsi#L1666 ,但链接失败 0x180 错误仍然出现? 知道它们来自哪里吗? 这是否与 LCD 控制器 (lcdif2) 也无法连接的问题有关? ldb-display-controller:无法使用 32e90000.lcd-controller 创建设备链接 (0x180) 还是 lvds phy? imx8mp-ldb ldb ldb-display-controller:无法使用 phy-lvds 创建设备链接 (0x180) 但这些只是在我的 dts 中启用。 请提供任何提示/帮助! 干杯 Thilo Re: imx8mp using dual out, HDMI and LVDS 你好 ,我启用了越来越多的调试输出,现在得到了这些信息: > imx-lcdifv3 32fc6000.lcd-controller:没有获取 irq,ret=-517 -517 是"延迟探针" lcd-controllers 中断来自 GIC_SPI。 谁能给我们指点迷津? 干杯 Thilo
記事全体を表示
PNEV5180B AGC 值不一致 我使用的是 PNEV5180B V2.0,正在尝试进行 DPC 校准。AN11742 号文件说 您可以从日志中看到,我上传了 A 类协议,打开射频并测量 AGC,结果是 119,关闭射频后是 336。 我是否应该在射频关闭时读取 AGC 值,以便看到至少 300?谢谢。 Re: PNEV5180B AGC Value Inconsistency 你好@alig_ones 希望你一切顺利。 在 RF场 关闭时,AGC 配置为卡模式。请看看 PN5180 DPC 校准 | 恩智浦半导体;该视频展示了如何使用 PN5180 评估板和 N FC 座舱对 DPC 进行校准。 Eduardo。
記事全体を表示
首字母缩略词解码器 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 与电子和嵌入式系统相关的缩写词。 在这里找不到您要查找的术语吗?将其添加到下面的评论部分,我会研究并添加到此列表中。 A ABIST - 阵列内置自检 ADAM-高级Doherty对准模块[用于Doherty相位放大器的特殊模块] 异步直接内存访问 ADC——模拟数字转换器 APU-应用处理器单元 AWIC-异步唤醒中断控制器 B BLE 或 BTLE - 低功耗蓝牙 BME-位操作引擎 物料 清单 BSP-板级支持包。特定于特定类型的主板上特定类型处理器的一组文件。它包括驱动程序。 C CAN-控制器局域网络 CMSIS ——Cortex ™微控制器软件接口标准 CMT-载波调制发射机 CPU-中央处理器 CRC-循环冗余校验 D DAC——数模转换器 DCSR-调试配置和状态寄存器 DCU-显示控制单元 DIMM-双列直插式内存模块 直接内存访问 DPA-Doherty功率放大器 E eTPU-增强型时间处理器 EWM——外部看门狗监视器 F FPGA-现场可编程门阵列 FPU-浮点单元 FRAM - 铁电随机存取存储器 FSM-有限状态机 FTM-灵活定时器模块 生长激素 GPIO——通用输入/输出 HID- [USB] 人机接口设备 HMI——人机界面 I I2C-内部集成电路 I2S -IC间声音 集成开发环境 IFC-集成闪存控制器 IFTT——逆快速傅里叶变换 ICE-在线仿真器 JL JTAG——联合测试行动组 LED-发光二极管 LCD-液晶显示器 LVD-低压检测 M MAC媒体访问控制 mbed - 基于云的 IDE,用于快速原型设计 MCG-多时钟生成 媒体独立接口 MOSFET-金属氧化物半导体场效应晶体管 MPU-内存保护单元 MSD-大容量存储设备 N-O NMI-不可屏蔽中断 NVIC嵌套向量中断控制器 NVM-Non-volatile memory OpenSDA-开放标准串行和调试适配器。 P PCIe -PCI Express(外围组件互连高速接口) PEx - 处理器专家的简称 PEG——便携式嵌入式 GUI PGA——可编程增益放大器 PIT-周期中断定时器 PMC-电源管理控制器 PSP——处理器支持包 PWM-脉冲宽度调制 R RNG——随机数生成 RoHS - 限制使用有害物质 RTC——实时时钟 RTOS-实时操作系统 RRAM——电阻式随机存取存储器 S SCI - 串行通信接口(另见 UART) SDHC——安全数字主机控制器 SIM——系统集成模块 SPI-串行外设接口 T TDM——篡改检测模块 TPMS-轮胎压力监测系统 TSI-触摸感应接口 U-W UART——通用异步接收器/发送器 WiMAX微波接入全球互操作性
記事全体を表示