我们可以使用 SEGGER ARM Debugger 来调试 S32G-VNP-RDB3 的 M7 内核吗？ 你好， 我们正在尝试使用 SEGGER ARM 调试器调试 S32G-VNP-RDB3 板。SEGGER 驱动程序版本为 V9.85，支持 S32G399A 的 A53 内核和 M7 内核（我们主要想调试 M7 内核）。IDE 为 S32DS.3.5，RTD 为 S32 G3 4.4.4。当我们尝试将 *.elf 文件下载到板子时，GDB 服务器总是提示我 S32G399A 无法识别（S32G399A-M7 和 S32G399A-M7-0 也无法识别）。请问如何设置 SEGGER J-link 调试来调试 S32G399A 开发板？ Jimmybai_0-1784102264959.png Jimmybai_1-1784102335731.png 金VIP Re: Can we use SEGGER ARM Debugger to debug S32G-VNP-RDB3's M7 Core? 你好， Jimmybai 感谢您与我们联系。 对于 S32G，推荐的调试方法是使用 S32 Debug Probe 和 Trace32。这两个调试器都可以在 S32DS 中使用，而且 Trace32 也有自己的官方 IDE。 虽然 J-Link 已正式声明支持 S32G RDB2/RDB3，但您可以参考以下链接了解更多信息： https://kb.segger.com/NXP_S32G-VNP-RDB3 https://www.segger.com/supported-devices/nxp/s32g3/s32g399a_m7_0 然而，对于 S32G，没有相关信息可用于在 S32DS IDE 中使用 Jlink。 BR 乔伊

JTAG on FRDM iMX95 Hi all,  I just bought FRDM iMX95 recently, i am curious about how to use JTAG to debug this board  As check in schematic it has JTAG exposed at 6 test point pin here  Zk47T_0-1781286344908.png At board layout it here  Zk47T_1-1781286419335.png How should i connect jtag to it, do i need any rework ? And does this JTAG support to debug all A55, M33, and M7 core ?  Which device should i use here, it seem we have 6 pin needle but it 2x3 not 1x6  I would appreciate any guide or docment to set up JTAG  Thank you !!   Linux Re: JTAG on FRDM iMX95 Hello, Your understanding is correct. As you can see in schematic is needed to add the DNP resistors and a connector for the debugger. Best regards. Re: JTAG on FRDM iMX95 Hello, Thank you for your confirmation @JorgeCas  Summary : Please help with JTAG problem ""DAP: Could not power-up system power domain."" I have done the rework for 3 resistor and measure the pin, it successfully pull up. One note that to enable JTAG, i need to disable LPUART5 in device tree  because it use the same pin (i follow the same modify as imx95-19x19-jtag.dtb ) or else TMS (Test point 49) will always LOW) diff --git a/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts b/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts index c45f28efb568..598e16af0ebd 100644 --- a/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts +++ b/arch/arm64/boot/dts/freescale/imx95-15x15-frdm.dts @@ -520,7 +520,7 @@ &lpuart5 { /* BT */ pinctrl-names = "default"; pinctrl-0 = <&pinctrl_uart5>; - status = "okay"; + status = "disabled"; bluetooth { compatible = "nxp,88w8987-bt"; After this i need to find the connector with 1.27mm pin. It take me some time to find this pcb test by pogo pin, it has 6 pin, perfectly fit.  Zk47T_0-1782485750558.png Here is my current setup  95a82f536c8bedd5b49a.jpg It seem a mess but the connection is not problem, i check the HWStatus and it look good  J-Link>ShowHWStatus VTref=3.324V ITarget=0mA TCK=1 TDI=1 TDO=0 TMS=0 TRES=1 TRST=1 Supported target interface speeds: - 120 MHz/n, (n>=8). => 15000kHz, 13333kHz, 12000kHz, ... - Adaptive clocking I try connect it by these 2 command for A55 and M33 but same issue show is "DAP: Could not power-up system power domain." zk47@ltu:~$ JLinkExe -device MIMX9516_M33 -if JTAG -speed 200 SEGGER J-Link Commander V9.42 (Compiled May 6 2026 12:36:02) DLL version V9.42, compiled May 6 2026 12:35:00 zk47@ltu:~$ JLinkExe -device MIMX9516_A55 -if JTAG -speed 200 What could i do wrong here ? Maybe it fall to my JLink device is not good, can MCU-Link Pro replace it ? Can MCU-Link Pro debug both A55 and M core ?  I would still prefer do the debug through JTAG because i already had it. Please help  If you guy plan to add document guide for JTAG on FRDM iMX95, please update it soon like FRDM iMX93.   Re: JTAG on FRDM iMX95 Dear @JorgeCas  Any update ? Can i use MCU-Link Pro to debug all core A55, M33 and M7 core ?  Re: JTAG on FRDM iMX95 Hello, I apologize for the delay. We suggest you any debugger from MACRAIGOR Systems, Wind River or any of ARM. NXP team uses Lauterbach Trace32 as debugger tool for Cortex-A cores, J-link is for Cortex-M cores. In the case of i.MX95, as prerequisite to use the CM7 or CA55 scripts the SM should be already running on the i.MX device. it has the CM33 for resource management and security reasons, it's open source, it's compliant to a HW resource management standard by ARM, and its code it's meant (between a lot of them) to partition hardware, assign resources to either Cortex-A or Cortex-M7. You can use this document as reference. Debugging Cortex-M with VS Code on i.MX 8M, i.MX 8ULP, and i.MX 9 If you still having issues after this considerations, please look for hardware issues in your adapter. Best regards.  Re: JTAG on FRDM iMX95 Dear @JorgeCas  Thank you for your reply.  Okay so the hardware could be the problem, but i am still wonder these thing  Can i have a picture for your setup debug ? I am not sure what is the official way to connect to these test point. does we need to use kind of this  Zk47T_0-1783994808434.png 2. The docs only for Debug core M, not core A. Can you give me more guide for "Debug core A linux using Trace32 or JLink or MACRAIGOR " as you said ?  3. Not relate to this thread, but can i have the estimated release date for FRDM iMX95 Pro ?  Re: JTAG on FRDM iMX95 Hello, 1. Our available boards for testing are not modified since if JTAG is needed, we use EVK instead FRDM boards. The recommended approach is use shorter wires as possible between the boards and debugger to warranty a good connection and signal integrity. As you can see in this post, the issue was solved with shorter cables soldered to the board. 2.  This information is in probe manual since each manufacturer uses their process and scripts to connect with the processor. There is no documentation in our side regarding these probes connection. 3. Unfortunately we do not have this information, I suggest you check our official web site for further updates. Best regards.

ブート時にはC40を使用してフラッシュメモリを消去し、書き換えます。 こんにちは。ブートローダーでC40チップを使用してフラッシュメモリへの書き込みに問題が発生しています。300KBのバイナリプログラムを作成しているのですが、9番目のデータパケット（2番目のブロック）で頻繁に失敗し、完全に成功する確率は10分の1程度です。C40チップに問題があるかどうか確認していただけないでしょうか？作成中のメインプログラムは… Flash_UnlockSectorIfProtected ( cur_sector ) ; DisableAllInterrupts () ; DisEnableIrq1 () ; if ( Flash_Write ( flash_write_addr + offset , & payload [ 2 ] , FIXED_PACKET_DATA_LEN ) != 0 ) { EnableIrq1 () ; EnableAllInterrupts () ; } EnableIrq1 () ; EnableAllInterrupts () ; Power_Ip_MC_ME_SocTriggerResetEvent(POWER_IP_DEST_RESET_MODE) を使用したリセットに問題がありますか？ 8 回試行した後に連続リセットを防ぐにはどうすればよいでしょうか？また、ジャンプにはどの関数を使用すればよいでしょうか？ func = * ( uint32_t volatile * )( ADDR_APP + 0xC ) ; func = * ( uint32_t volatile * )((( uint32_t ) func ) + 0x4 ) ; func = (((( uint32_t ) func ) & 0xFFFFFFFF U )) ; // Reset_Handler+1 --> ハードフォールトを回避するために必要 リセットとジャンプの後、以前のプログラムの残留データは残りますか？ RAMをクリーンアップする必要はありますか？ もし必要なら、どのようにすればよいですか？ よろしくお願いいたします。 回复： boot使用C40擦写flash こんにちは@ LJH1 問題を再現できる簡単なデモを提供してください。そうすれば、私もあなたの問題を再現できます。製品プロジェクト全体や、散在するドライバファイルは必要ありません。 回复： boot使用C40擦写flash RTD社は標準バージョンとして4.0.0を使用しています。 回复： boot使用C40擦写flash その後のテストで、C40 の書き込みが断続的に成功していることが判明しました。`status = C40_Ip_MainInterfaceWriteStatus(); ` コマンドは値 2 を返しました。 ErrorFlags = C40_Ip_pFlashBaseAddress -> MCRS & ( FLASH_MCRS_PEG_MASK | FLASH_MCRS_PEP_MASK | FLASH_MCRS_PES_MASK ) ; ErrorFlagsが最終的に0になった場合、エラーを返します。 回复： boot使用C40擦写flash 2つのプログラムをオフラインで書き込むことで、より迅速な再現が可能になります。最初の起動ではアプリに直接ジャンプし、アプリが30秒間点滅してブートモードに入り、消去/書き込みサイクルが1秒間点滅します。これを合計300回繰り返します。問題がなければリセットされ、問題がある場合はオンまたはオフの状態が維持されます。 回复： boot使用C40擦写flash こんにちは@ LJH1 あなたのプログラムはあまりにも複雑で、私にはテストする方法がありません。 あなたのテストのロジックに基づいてテストプログラムを作成しました。 アドレス0x1000A000から始まる8KBの領域に、128バイトずつ書き込みが行われ、このアドレスは64回連続して書き込まれ、合計8KB、合計300回書き込まれる。 （128 * 64 * 300） クロックを変更する必要があります。なぜなら、私は16MHzの外部クロック水晶を搭載したS32K311EVB-Q100を使用しているからです。

SEGGER ARM Debuggerを使ってS32G-VNP-RDB3のM7コアをデバッグできますか? こんにちは、 SEGGER ARM Debuggerを使ってS32G-VNP-RDB3ボードのデバッグを試みています。SEGERドライバーはV9.85で、S32G399AのA53コアとM7コアをサポートしています(主にM7コアのデバッグを目的としています)。IDEはS32DS.3.5で、RTDはS32 G3 4.4.4です。ボードに*.elfファイルをダウンロードしようとすると、GDBサーバーから常にS32G399Aが認識されないというメッセージが表示されます（S32G399A-M7とS32G399A-M7-0も認識されません）。SEGGER J-linkデバッグをボードのデバッグに設定する方法S32G399A教えてもらえますか? Jimmybai_0-1784102264959.png Jimmybai_1-1784102335731.png ゴールドVIP Re: Can we use SEGGER ARM Debugger to debug S32G-VNP-RDB3's M7 Core? こんにちは、ジミーバイ お問い合わせいただきありがとうございます。 S32Gの場合、推奨されるデバッグ方法はS32 Debug ProbeとTrace32です。これらのデバッガはどちらもS32DSで使用可能であり、Trace32には独自の公式IDEも存在します。 J-Linkは公式にS32G RDB2/RDB3のサポートを表明していますが、詳細については以下のリンクをご覧ください。 https://kb.segger.com/NXP_S32G-VNP-RDB3 https://www.segger.com/supported-devices/nxp/s32g3/s32g399a_m7_0 しかし、S32Gに関しては、S32DS IDE上でJlinkの使用に関する関連情報がありません。 BR ジョーイ

boot使用C40擦写flash 你好，我这边使用boot里面使用C40写flash大概率失败，我写300K左右的bin程序，经常在第9包数据，也就是第二个块就失败，1/10可能性完整通过，请帮我看一下是不是C40是不是使用有问题，写的主要程序 Flash_UnlockSectorIfProtected(cur_sector); DisableAllInterrupts(); DisEnableIrq1(); if (Flash_Write(flash_write_addr + offset, &payload[2], FIXED_PACKET_DATA_LEN) != 0) { EnableIrq1(); EnableAllInterrupts(); } EnableIrq1(); EnableAllInterrupts(); 我使用Power_Ip_MC_ME_SocTriggerResetEvent(POWER_IP_DEST_RESET_MODE);复位有没有问题，怎么避免8次后连续复位，跳转函数 func = *(uint32_t volatile *)(ADDR_APP + 0xC); func = *(uint32_t volatile *)(((uint32_t)func) + 0x4); func = ((((uint32_t)func) & 0xFFFFFFFFU)); // Reset_Handler+1 --> required to avoid hard fault (* (void (*) (void)) func)();复位和跳转后会不会有之前程序的数据残留，需要清理ram吗，如果需要怎么清理。麻烦了 回复： boot使用C40擦写flash Hi@LJH1 做一个最简单可以复现问题的demo给我，方便我复现你们的问题，我不要你们的完整产品工程或者是零散的驱动文件。 回复： boot使用C40擦写flash RTD公司统一使用的4.0.0 回复： boot使用C40擦写flash 离线烧录两个程序，一起复现快：首次boot直接跳app，app快闪30s进入boot，擦写1s闪烁，一共300次，没问题复位，有问题就常亮或长灭。 回复： boot使用C40擦写flash 后续测试 ，C40写时好时坏        status = C40_Ip_MainInterfaceWriteStatus();status结果等于2； ErrorFlags = C40_Ip_pFlashBaseAddress->MCRS & (FLASH_MCRS_PEG_MASK | FLASH_MCRS_PEP_MASK | FLASH_MCRS_PES_MASK); ErrorFlags最终等于0；返回error 回复： boot使用C40擦写flash Hi@LJH1 你的程序太乱了，我完全没办法帮你测试。 我按照你测试的逻辑，写了一个测试程序 从地址0x1000A000开始的8KB空间，每次写入128byte,地址连续写入64次共8KB，连续300次。 （128 * 64 * 300）。 你要改一下时钟，因为我用的是S32K311EVB-Q100，外部时钟晶振是16MHz.

需要提高射频鲁棒性 # NXH3675 @pramodhag @VishwaOzlo 你好， 我们正在寻求提高 audiohub 和 wasra 设备（外壳和耳塞）之间的射频鲁棒性。我们遇到的一个问题是，CIS 连接的 PHY 不对称，M 到 S 为 2M，S 到 M 为 1M。 仅仅更改此设置不会创建 CIG，因为我们连接的是 2 个耳机。请帮助我们确定其他可以调整的参数，以便使用 1M PHY 实现从属到主的更好性能。 谢谢。 射频 Re: Need to improve RF robustness 你好， 希望你一切都好。   对于由此造成的不便，我深表歉意，但 NXH3675 及其配套产品（文档、软件和板）仅提供给已签署保密协议的特定客户。   如需了解有关芯片、技术及相关支持的更多信息，请联系我们代理商网络|NXP中的代理商之一。他们不仅可以帮助您完成保密协议流程，还可以帮助您检查是否可以获得相关文件以及他们可以为您提供的支持。 我已经给你发了私信。 此致， 安娜·索菲亚。

Need to improve RF robustness # NXH3675 @pramodhag @VishwaOzlo Hello, We are looking for improvements in the RF robustness between the audiohub and wasra based units (case and buds). One of the points that we came across is having asymmetric PHY for the CIS connection with M to S as 2M and S to M as 1M. Just by changing this would not create the CIG as we connect to 2 buds. Please help us with other parameters that could be tuned to get a better performance with 1M PHY for Slave to Master. Thanks. RF Re: Need to improve RF robustness Hello, Hope you are doing well.   I apologize for the inconveniences, but NXH3675 and enablement (documentation, software and boards) are available for select customers with an approved NDA.   For more information about the chips, technology and any related support, could you please contact one of our distributors available in the Distributor Network|NXP? They can not only help you with the NDA process, but also help you check if you can get documentation and the support they can offer you. I already sent you a private message. Best regards, Ana Sofia.

参考知识 64/5000 Seeking technical assistance regarding the flashing tool and firmware package for the M I am an IT technician who recently purchased an outdated industrial tablet online. The processor model is MCIMX6Q5EYM10AD QKM1715 5N55D MSIA GOkMOH. I now want to reinstall the operating system on this industrial tablet, either to a standard Android system or to Windows 10. However, despite searching extensively online, I am still at a loss. I would like to ask if there is any technical expert out there who could assist me? I am in need of a flashing tool or software, as well as a flashing package for this specific model of device, whether it's for Android or Windows 10. I hope this post finds you well. May good people be blessed with peace and prosperity. Thank you! Re: 参考知识 64/5000 Seeking technical assistance regarding the flashing tool and firmware package for t Thank you, may you have a pleasant life Re: 参考知识 64/5000 Seeking technical assistance regarding the flashing tool and firmware package for t Hello @huansensky  Hope you are doing very well. Actually, you should contact to your tablet vendor. We have our BSP for our Evaluation Boards. Also, we have Android.  But the software for the especific hardware should be provided by the vendor. Best regards, Salas.

Question Regarding RFIDDiscover Setup for MIFARE SAM AV3 Evaluation Board Hello, I am using the MIFARE SAM AV3 Evaluation Board (UM11316). According to Section 7.4.1, RFIDDiscover requires the board to be connected through the ISO7816 interface using an Ashling IN-CLA7816 adapter and a compatible PC/SC reader. Could you please clarify: Is the Ashling IN-CLA7816 adapter mandatory, or can another ISO7816 adapter be used? Which PC/SC readers have been validated or are officially supported with the evaluation board and RFIDDiscover? Can you recommend a reader that is currently available for purchase? Thank you. Re: Question Regarding RFIDDiscover Setup for MIFARE SAM AV3 Evaluation Board Hello @boussihak, Hope you are doing well. MIFARE SAM AV3 Development Kit should already include a ISO/IEC 7816 Smart Card Reader Adapter that you can use. Also, I will recommend you using PEGODA Contactless Smart Card Reader; this device can be used in PC/SC mode and integrates a contact card slot. Regards, Eduardo.

EB tresos エラー「ライセンスの検証に失敗しました」および「ファイルの署名が無効です」 私は EB tresos を使用して、S32K344 ベース RTD バージョン SW32K3_S32M27x_RTD_R21-11_4.0.0_P19 を構成します。 しかし、生成時にEBは以下のようなエラーを報告します。「ライセンスの検証に失敗しました」および「ファイルの署名が無効です」。 zyt_1-1784099845447.png RTDファイルを改変していないのですが、その理由は何でしょうか?どうやって解決すればいいのでしょうか? zyt_0-1784099845443.png Re: EB tresos error "Failed to verify license" and "The signature of file is invalid& ハイ パッケージ内のファイルを改変していないか必ず確認してください。そうしないと、その改変がライセンス違反につながる可能性があります。アンインストールして再インストールすることも可能です。また、 EB Tresos Studio 29.0.0を使用していることを確認してください。 S32K3標準ソフトウェア - > オートモーティブ ソフトウェア - S32K3/S32M27x - Cortex-M用リアルタイム・ドライバ - > S32K3_S32M27xリアルタイム・ドライバ ASR R21-11 バージョン4.0.0 P19 S32K3 標準ソフトウェア - > オートモーティブ SW - EB tresos Studio / AUTOSAR Configuration Tool - > EB tresos Studio 29.0.0 Hse_Ip_AesEncAsyncIrq_S32K344 と Wdg_Example_S32K344 のインポートで問題が発生したことはありません。 EBTresosのインストールパスにあるlinksフォルダ内に、ファイルSW32K3_S32M27x_RTD_R21-11_4.0.0_P19.linkが存在するかどうかを確認してください。以前、複数のバージョンのS32K3 RTD .linkが存在するケースに遭遇したことがあります特定のEBTresosバージョンの リンク フォルダ内のファイルがエラーを引き起こす可能性があります。 よろしくお願いいたします ロビン

当“禁用帧超时”未选中时，S32G3 LLCE LIN 主站缺少接收响应 各位NXP专家，大家好！ 我目前正在使用 S32G3 上的 LLCE 元器件（作为 LIN 主控运行）进行 LIN 实现。我们正在使用 S32G_LLCE_1_0_10。 我们在 LLCE LIN 固件的帧超时配置方面遇到了奇怪的问题，我想了解一些关于固件黑盒逻辑的内部细节或说明。 问题描述： 配置 LIN 通道时，如果“禁用帧超时”未选中（即启用超时检测），并将响应超时值设置为 14： LLCE LIN 主站成功将报头（中断 + 同步 + PID）发送到总线。 从节点接收到头部信息后，立即返回正确的数据和校验和。 但是，LLCE LIN 主站会随机或持续地无法捕获/接收数据。表现得好像数据被 LLCE 固件丢失或丢弃了一样。 找到解决方法： 如果我们在配置工具中仅勾选“禁用帧超时”（禁用固件的内部超时逻辑），同时保持所有其他硬件和物理总线环境完全相同： 主设备从不丢失任何数据，并成功接收从设备的每一个响应。 我们的问题： 由于 LLCE_firmware_user_guide.pdf 提供的关于内部状态机的信息非常有限，我们对这种行为感到困惑： LLCE固件内部是如何精确计算超时值“14”的？值 14 代表的是绝对微秒、比特时间，还是与特定 GPT/定时器时钟源相关的周期？ 为什么即使从设备立即回复，主设备也无法获取响应？超时计数器是否有可能启动过早（例如，在报头传输完成之前），或者由于某些内部硬件/固件执行延迟，“14”作为阈值是否太小？ 如果我们想在不丢弃有效响应的情况下保持帧超时保护处于活动状态，那么正确计算和设置此超时值的推荐方法是什么？ 任何有关 LLCE LIN 固件内部时序逻辑的文档、应用笔记或见解都将不胜感激。 提前感谢！ 此致， cjq Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked 你好， @cjq 谢谢你的解释。 1.如果选中“禁用帧超时”框，则 Lin 驱动程序将接受长度超过最大帧长度的帧。 2. 对于“LinResponseTimeout”，重置值为 0Eh = 14，对应于 T_Response_Maximum = 1.4 x T_Response_Nominal。这是 1 字节的响应超时持续时间（以比特时间为单位）。 BR 陈银   Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked 陈银你好， 感谢您的快速回复。以下是对您问题的解答，以及关于固件版本的更正： 硬件：我们使用的是基于 S32G3 的定制电路板，而不是 NXP 的官方参考电路板。 实现方式：我们没有直接运行官方示例。这是我们自行开发的，但它与 NXP 官方示例代码密切相关，并在此基础上进行了开发。 固件版本更正：我意识到我在最初的帖子中关于版本信息有误。我们实际使用的是S32G_LLCE_1_0_09 ，而不是S32G_LLCE_1_0_10。 请问您能否帮忙检查一下 1.0.09 版本中是否存在与 LIN 响应超时相关的已知错误，或者该特定固件版本是如何解释超时值“14”的？ 此致敬礼，cjq Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked 你好， @cjq 感谢分享。 1. 请问您使用的是基于 S32G3 的定制板还是 NXP 的参考板？ 2. 该问题是在您的自定义实现中发现的，还是在 NXP 配置的任何示例中发现的？ BR 陈银 Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked 你好， @cjq 感谢您的回复。 如果帧超时被禁用且没有从设备响应，由于 LLCE_LIN 状态机既没有收到响应完成事件也没有收到超时事件，因此会出现问题。所以，如果需要检测无响应，请保持帧超时启用，或者实现一个应用程序级别的超时，以中止/重新初始化 LIN 通道。 BR 陈银 Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked 陈银你好， 谢谢你的解释。由于我们决定在应用程序中保持 DisableFrameTimeout 选中状态，因此具体的超时计算对我们来说不再是问题。 但是，我想确认启用 DisableFrameTimeout 时固件状态机的一个具体行为： 当 LIN 主设备发送报头而从设备未回复时，调用 Lin_GetStatus() 显示通道永久卡在 LIN_TX_BUSY状态。 在这种配置下，LLCE 固件的这种永久性 LIN_TX_BUSY 状态是否是预期和正常的运行状态？ 我推测，由于帧超时逻辑完全被禁用，内部状态机将无限期地等待响应数据，并且永远不会自动退出忙碌状态。我只是想确认一下我的理解是否与官方设计一致。 此致敬礼，cjq

FIT rate based on SN29500 for FS26 PMIC For FS26 PMIC - Can you please provide FIT rate value based on SN29500-2 with details of which table is used from SN92500-2 along with part category + Reference Virtual Tj values. Functional Safety Re: FIT rate based on SN29500 for FS26 PMIC That's not the public documentation please submit your ticket from below link: Home

边缘人工智能 如何迈出应用边缘人工智能的第一步？

S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked Hi NXP Experts, I am currently working on the LIN implementation using the LLCE component on S32G3 (running as a LIN Master). We are using S32G_LLCE_1_0_10. We have encountered a strange behavior regarding the Frame Timeout configuration in the LLCE LIN firmware, and I would like to seek some internal details or clarifications about the firmware's black-box logic. Problem Description: When configuring the LIN channel with "Disable Frame Timeout" UNCHECKED (meaning timeout detection is enabled) and setting the Response Timeout value to 14: The LLCE LIN Master successfully transmits the Header (Break + Sync + PID) to the bus. The Slave node receives the Header and responds with the correct Data + Checksum immediately. However, the LLCE LIN Master randomly or constantly fails to capture/receive the data. It behaves as if the data is lost or dropped by the LLCE firmware. Workaround Found: If we simply CHECK "Disable Frame Timeout" (disabling the firmware's internal timeout logic) in the configuration tool while keeping all other hardware and physical bus environments exactly the same: The Master never drops any data and successfully receives every single response from the Slave. Our Questions: Since the LLCE_firmware_user_guide.pdf provides very limited information about the internal state machine, we are confused by this behavior: How is the timeout value "14" precisely calculated inside the LLCE firmware? Does a value of 14 represent absolute microseconds, bit times, or cycles related to a specific GPT/timer clock source? Why does the Master fail to grab the response even when the Slave replies immediately? Is it possible that the timeout counter starts too early (e.g., before the Header finishes transmitting), or is "14" too small a threshold due to some internal hardware/firmware execution latency? What is the recommended way to properly calculate and set this timeout value if we do want to keep the Frame Timeout protection active without dropping valid responses? Any documentation, application notes, or insights into the LLCE LIN firmware's internal timing logic would be highly appreciated. Thanks in advance! Best regards, cjq Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked Hello, @cjq  Thanks for your clarification. 1. If DisableFrameTimeout box is checked, then Lin driver will accept the frame that is longer than Maximal Frame Length. 2. For "LinResponseTimeout", the reset value is 0Eh = 14, corresponding to T_Response_Maximum = 1.4 x T_Response_Nominal. This is the response timeout duration (in bit time) for 1 byte. BR Chenyin   Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked Hi Chenyin, Thank you for your quick response. Here are the clarifications to your questions, along with a correction regarding the firmware version: Hardware: We are using a custom board based on S32G3, not the official NXP reference board. Implementation: We are not running the official example directly. It is our custom implementation, but it is closely referenced and developed based on the official NXP sample code. Correction on Firmware Version: I realized I made a mistake regarding the version in my initial post. We are actually using S32G_LLCE_1_0_09, not S32G_LLCE_1_0_10. Could you please help check if there are any known bugs related to the LIN response timeout in version 1.0.09, or how the timeout value "14" is interpreted by this specific firmware version? Best regards, cjq Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked Hello, @cjq  Thanks for the post. 1. May I know if you are working with a S32G3 based custom board or reference board from NXP? 2. Is the issue found in your custom implementation or from any samples provisioned by NXP? BR Chenyin Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked Hi Chenyin, Thank you for the clarification. Since we have decided to keep DisableFrameTimeout checked for our application, the specific timeout calculation is no longer an issue for us. However, I would like to confirm one specific behavior regarding the firmware's state machine when DisableFrameTimeout is enabled: When the LIN Master transmits a Header and the Slave fails to reply, calling Lin_GetStatus() shows that the channel remains permanently stuck in the LIN_TX_BUSY state. Is this permanent LIN_TX_BUSY state the expected and normal behavior of the LLCE firmware under this configuration? I assume that because the frame timeout logic is entirely disabled, the internal state machine will wait indefinitely for the response data and will never automatically transition out of the busy state. I just want to verify if my understanding aligns with the official design. Best regards, cjq Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked Hello, @cjq  Thanks for your reply. With frame timeout disabled and no slave response, since LLCE_LIN state machine receives neither a response-complete event nor a timeout event, there would be issues, so If no-response detection is required, keep frame timeout enabled or implement an application-level timeout that aborts/reinitializes the LIN channel. BR Chenyin

S32K144 MCU 配置问题 您好，NXP支持团队， 我正在使用 EB tresos / NXP MCAL AUTOSAR 4.2.2 开发一个 S32K144 项目。生成并烧录 MCU 配置后，电路板停止响应调试器。 问题概要： 刷写生成的MCU配置后： 调试器无法检测到该板。 调试连接失败。 LED指示灯持续亮着。 即使再次尝试连接调试器，电路板似乎也无法恢复。 我怀疑MCU可能卡在复位状态、时钟故障、PLL锁定故障或时钟监测复位循环中。 请问您能否帮忙验证一下我的 EB tresos.xdm 文件？配置并确认： SOSC 配置是否适用于 S32K144。 SPLL配置是否有效。 启用 SOSC/SPLL 时钟监视器 RESET 是否会导致这种无法恢复的调试问题。 我的 RUN/SYS/CORE/BUS/FLASH 时钟参考配置是否正确。 仅使用 FIRC 48 MHz 时，为了实现安全的恢复配置，应该使用哪些确切的 EB tresos 设置？ 如果调试访问失败，如何恢复板？ 我尝试重新连接调试器，但开发板无法恢复。请提供针对 S32K144 故障码的具体恢复步骤，例如： -连接 RESET 批量擦除 -恢复受保护的设备 -连接期间禁用用户代码执行 -PEMicro / OpenSDA / J-Link 恢复步骤 此致， 艾西瓦娅

基于 SN29500 的 FS26 PMIC 的 FIT 率 对于 FS26 PMIC - 请提供基于 SN29500-2 的 FIT 率值，并详细说明使用 SN92500-2 中的哪个表以及部件类别 + 参考虚拟 Tj 值。 功能安全 Re: FIT rate based on SN29500 for FS26 PMIC 那不是公开文档，请通过以下链接提交您的工单： 家用

S32G3 LLCE LIN マスターが「フレームタイムアウトを無効にする」がチェックアウトされているときにRx応答が欠けています NXPのエキスパートの皆様、こんにちは。 現在、S32G3(LINマスターとして動作)でLLCEコンポーネントを使ったLIN実装に取り組んでいます。私たちはS32G_LLCE_1_0_10を使用しています。 LLCE LINファームウェアのフレームタイムアウト構成に関して奇妙な挙動に遭遇しており、ファームウェアのブラックボックスロジックについて内部の詳細や説明を求めたいと思います。 問題の説明: LINチャネルを「Disable Frame Timeout」がUNCHECK(タイムアウト検出が有効)に設定し、Response Timeout値を14に設定した場合: LLCE LINマスターはヘッダー(ブレーク+同期+PID)をバスに正常に送信します。 スレーブノードはヘッダーを受信し、正しいデータとチェックサムを即座に返信します。 しかし、LLCEのLINマスターはランダムまたは継続的にデータの取得・受信に失敗します。データがLLCEファームウェアによって失われたり、破棄されたりしたかのように動作します。 回避策が見つかりました： 他のすべてのハードウェアおよび物理バス環境をまったく同じに保ったまま、設定ツールで「フレームタイムアウトを無効にする」（ファームウェアの内部タイムアウトロジックを無効にする）にチェックを入れるだけで次のようになります。 マスターはデータを一切ドロップせず、スレーブからのすべての応答を正常に受信します。 私たちの質問： LLCE_firmware_user_guide.pdfには内部ステートマシンに関する情報が非常に限られているため、この動作に困惑しています。 LLCEファームウェア内部では、タイムアウト値「14」はどのように正確に計算されるのですか？値14は、特定のGPT/タイマークロックソースに関連する絶対マイクロ秒、ビット時間、またはサイクルを表しますか？ 奴隷が即座に返答したにもかかわらず、なぜ主人はその反応を捉えられないのか？タイムアウトカウンターが早すぎる(例えばヘッダーの送信が終わる前)に始まっている可能性はありますか?それとも「14」という閾値が内部ハードウェアやファームウェアのレイテンシのために小さすぎるのでしょうか? 有効な応答を破棄することなくフレームタイムアウト保護を有効にしたままにしたい場合、このタイムアウト値を適切に計算して設定するための推奨される方法はありますか？ LLCE LINファームウェアの内部タイミングロジックに関するドキュメントやアプリケーションノート、洞察があれば大変ありがたいです。 よろしくお願いいたします！ よろしくお願いします、 cjq Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked こんにちは、 @cjq ご説明ありがとうございます。 1.DisableFrameTimeoutボックスにチェックを入れると、Linドライバーは最大フレーム長より長いフレームを受け入れます。 2. 「LinResponseTimeout」の場合、リセット値は0Eh = 14で、これはT_Response_Maximum = 1.4 x T_Response_Nominalに対応します。これは1バイトの応答タイムアウト時間（ビット時間）です。 BR チェイン   Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked こんにちは、チェンインさん 迅速なご対応ありがとうございます。ご質問への回答と、ファームウェアのバージョンに関する訂正事項を以下にご説明いたします。 ハードウェア：弊社では、NXPの公式リファレンスボードではなく、S32G3をベースにしたカスタムボードを使用しています。 実装：公式のサンプルを直接実行しているわけではありません。これは当社独自の実装ですが、NXPの公式サンプルコードを参考に開発されています。 ファームウェアバージョンの訂正：最初の投稿でバージョンに関して間違いがあったことに気づきました。実際にはS32G_LLCE_1_0_10ではなく、S32G_LLCE_1_0_09を使用しています。 バージョン1.0.09のLIN応答タイムアウトに関連する既知のバグや、この特定のファームウェアバージョンでタイムアウト値「14」がどう解釈されるか確認を手伝ってもらえますか? よろしくお願いいたします、cjq Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked こんにちは、 @cjq 投稿ありがとうございます。 1. NXPのS32G3ベースのカスタムボード、またはリファレンスボードのどちらをお使いでしょうか？ 2. この問題は、お客様独自の実装で発生したものですか、それともNXPが提供するサンプルで発生したものですか？ BR チェイン Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked こんにちは、チェンインさん ご説明いただきありがとうございます。アプリケーションでDisableFrameTimeoutをチェックし続けることに決めたため、特定のタイムアウト計算は問題になりません。 ただし、DisableFrameTimeoutが有効になっている場合のファームウェアの状態マシンに関する特定の動作について確認しておきたいと思います。 LINマスターがヘッダーを送信し、スレーブが応答しない場合、Lin_GetStatus()を呼び出すとチャネルがLIN_TX_BUSY状態に永久に 固定 されます。 この構成において、LIN_TX_BUSY状態が永続的に続くのは、LLCEファームウェアの想定される正常な動作なのでしょうか？ フレームタイムアウトロジックが完全に無効になっているため、内部ステートマシンは応答データを無期限に待ち続け、ビジー状態から自動的に移行することはないだろうと私は推測します。自分の理解が公式設計と一致しているか確認したいだけです。 よろしくお願いいたします、cjq Re: S32G3 LLCE LIN Master missing Rx response when "Disable Frame Timeout" is unchecked こんにちは、 @cjq ご返信ありがとうございます。 フレームタイムアウトが無効でスレーブ応答がない場合、状態機械LLCE_LIN応答完了イベントもタイムアウトイベントも受け取らないため、問題が生じます。したがって、応答なし検出が必要な場合はフレームタイムアウトを有効にするか、LINチャネルを中止・再初期化するアプリケーションレベルのタイムアウトを実装してください。 BR チェイン

IMXRT LPUART non-blocking transfer API makes error handling difficult Hi, I've been looking at the "transfer" API for LPUART, for interrupt-based non-blocking transfers.  It seems to do a decent job of wrapping all the "happy case" handling of LPUART interrupts, etc, and providing a good high level API for just receiving data when it's ready (i.e. handling IDLE, RX ready, TX complete, etc).  However, it makes handling UART errors very difficult.  There is no error handling inside the LPUART_TransferHandleIRQ function, and just after that function in fsl_lpuart.c is a bogus empty LPUART_TransferHandleErrorIRQ containing a comment "To be implemented by the user".  This looks completely half-baked. The only way to actually handle UART errors seems to be to override the default LPUARTx_IRQHandler functions so that instead of calling LPUARTx_RX_DriverIRQHandler (or TX), you'd have to call your own function that handles errors and passes on "happy case" interrupts to the original LPUARTx_RX/TX_DriverIRQHandler so it can call into LPUART_TransferHandleErrorIRQ. In addition you'd have to enable those error interrupts yourself outside the transfer API by calling LPUART_EnableInterrupts, and in your error handling also call LPUART_DisableInterrupts and deal with clearing them, etc. This seems like a lot of extra hassle to handle errors.  Why is this not baked into the transfer API itself? -m Re: IMXRT LPUART non-blocking transfer API makes error handling difficult Hello @nxp16, Thank you for the detailed feedback. I understand that the SDK could be a little ambiguous since these are intended to provide a common use cases for each peripheral functionality. We are constantly working to improve our APIs thanks also of recommendations like this. Thank you for the recommendations, and we hope that LPUART's error handling will be implemented in future releases. On the other hand, could you please let me know which specific error conditions you are interested in handling and which device you are using? With that information, I can suggest documentation related to those error conditions that may help with your implementation. BR Habib Re: IMXRT LPUART non-blocking transfer API makes error handling difficult Hello @nxp16, I understand that this may require additional development time, sorry for that, we continuing working to improve our SDKs. As a reference, you may review the following structure of the SDK (version 26.6) function called "LPUART_TransferHandleIRQ" and implement a similar recovery flow as your application requires. Habib_MS_1-1784062752001.png BR Habib Re: IMXRT LPUART non-blocking transfer API makes error handling difficult All possible errors.  This applies to pretty much all peripherals (SPI, I2C, etc) that have a transfer API but no error handling.  LPUART on IMXRT1172 specifically has framing, parity, and noise errors that aren't handled.  Unfortunately right now all these peripherals require some hacking to handle errors when using the transfer API.  I had to override the actual default IRQ handlers to check for errors before calling the SDK handler. Thanks, -m Re: IMXRT LPUART non-blocking transfer API makes error handling difficult Hello @nxp16, Please let me know if you have any further questions. BR Habib Re: IMXRT LPUART non-blocking transfer API makes error handling difficult Yes, I've already implemented something similar.  Thanks for sending that.

S32K144 MCU config issue Hello NXP Support Team, I am working on an S32K144 project using EB tresos / NXP MCAL AUTOSAR 4.2.2. After generating and flashing the MCU configuration, the board stopped responding to the debugger. Issue Summary: After flashing the generated MCU configuration: The board is no longer detected by the debugger. The debug connection fails. The LED remains continuously ON. The board does not seem to recover even after trying debugger connection again. I suspect the MCU may be stuck in reset, clock failure, PLL lock failure, or a clock monitor reset loop. Could you please help verify my EB tresos .xdm configuration and confirm: Whether the SOSC configuration is correct for S32K144. Whether the SPLL configuration is valid. Whether enabling SOSC/SPLL clock monitor reset can cause this kind of unrecoverable debug issue. Whether my RUN/SYS/CORE/BUS/FLASH clock reference configuration is correct. What exact EB tresos settings should be used for a safe recovery configuration using only FIRC 48 MHz. How to recover the board if debug access is failing. I tried reconnecting the debugger, but the board is not recovering. Please suggest the exact recovery procedure for S32K144, such as: -Connect under reset -Mass erase -Recover secured device -Disable user code execution during connect -PEMicro / OpenSDA / J-Link recovery steps Regards, Aishwarya

エッジAI Edge AIで最初の一歩を踏み出すにはどうすればいいですか?