i.MX93 FRDM: Where is "imx93-11x11-frdm-waveshare-7inch-c-panel.dtb"? I'm following the instructions in UM12181 "FRDM-IMX93 Board User Manual" - Rev 3.0, 23 January 2026. I'm trying to connect the i.MX93 FRDM board to a Waveshare LCD, as per the instructions. Section 3.1.3 "Software configuration update", page 28, says perform the following: $setenv fdtfile imx93-11x11-frdm-waveshare-7inch-c-panel.dtb However, this dtb file (imx93-11x11-frdm-waveshare-7inch-c-panel.dtb) is missing from my image, and also missing from the reference images (LF_v6.6.36-2.1.0_images_FRDM_4.0_IMX93). Where can I find the source for the imx93-11x11-frdm-waveshare-7inch-c-panel device tree? Many thanks! FRDM-i.MX93  Re: i.MX93 FRDM: Where is "imx93-11x11-frdm-waveshare-7inch-c-panel.dtb"? HI @TomFoy1, Thank you for contacting NXP Support. In the first images released for this board, the device tree was named imx93-11x11-frdm-dsi.dtb In later releases, it was renamed to imx93-11x11-frdm-waveshare-7inch-c-panel.dtb  Please try with imx93-11x11-frdm-dsi.dtb Best regards, Chavira  

27MHzリファレンス・デザインにおけるC16コンデンサ定格に関する質問MRF300AN こんにちは、NXPサポートチームの皆さん、 現在、MRF300AN 27MHzのリファレンスデザインをレビューしており、出力側のコンデンサC16について質問があります。 私が持っているBOM(例:Farnellのデータシート)によると、C16は39,000 pF(39 nF)/50Vチップコンデンサ(ATC部品200B393KT50XT)と指定されています。MRF300ANは50Vのドレイン電圧で動作し、出力段は高RFパワー(最大300W+)を処理するため、この位置で50V定格のコンデンサでは長期的な安定した動作には不十分ではないかと懸念しています。 私の質問は以下のとおりです。 BOMのC16の50V定格は正しいのでしょうか、それとも誤字かもしれませんか? この回路におけるC16の正確な役割は何ですか？それは出力整合回路の一部ですか？それとも直流阻止コンデンサですか？あるいはバイパス／デカップリングコンデンサですか？ もし本当にRF出力経路にDCを遮断したりコンデンサを合わせているなら、電圧の過渡現象や定在波を処理するには、より高い電圧定格(例えば100V以上)の方が適切ではないでしょうか? この件についてご説明いただけると大変ありがたいです。お時間をいただき、サポートありがとうございます。 よろしくお願いいたします。 Re: Question about C16 capacitor rating in MRF300AN 27MHz reference design こんにちは、フォンユチー 良い一日！ 300Wという電力は、コンデンサにかかる電圧ストレスを直接決定するものではありません。 コンデンサの電圧定格は、そのコンデンサ両端の実際のRF電圧と比較し、アンプ出力電力と比較するのではありません。 C16は必ずしもRF出力電圧を完全に受信しているわけではありません。 リファレンス・デザインBOMによると、C16は電源デカップリング/RFバイパスネットワークに属しており、50 Ω出力コネクタを直接挟んでいたわけではありません この情報がお役に立てば幸いです。他に何かご不明な点がありましたら、お気軽にお問い合わせください。 良い一日をお過ごしください。幸運を祈ります。 Re: Question about C16 capacitor rating in MRF300AN 27MHz reference design 親愛なるRafaR様、 詳細かつ有益なご回答をありがとうございました。コンデンサにかかる電圧ストレスについて時間をかけて説明していただき、本当に感謝しています。 あなたの言う通り、C16両端の電圧はフルRF出力電圧ほど高くありません。なぜなら電圧ストレスはアンプの出力電力ではなく、部品両端の実際のRF電圧に依存しているからです。この点については全面的に同意します。 しかし、C16に関して一点明確にしておきたいことがあります。持っているPCBレイアウトを再確認したところ、C16はすべてのトレースが最上層に配線されていると仮定して、RF出力の前にDCブロッキングコンデンサが設置されているようです。これはあなたのドキュメントにおけるBOMの指定とは異なるかもしれませんが、私が現在アクセスできるレイアウトファイルから判断すると、私が観察しているのはこうです。 これまでにダウンロードした資料にはPCBレイアウトファイルと簡単な要約文書のみが含まれており、完全な回路図やコンポーネント機能付きの詳細なBOM、または完全なリファレンスデザインユーザーガイドにはアクセスできません。 このリファレンスデザインのより詳細なドキュメントを共有できるでしょうか。例えば: 完全な回路図 コンポーネント機能記述を含む完全なBOMです リファレンスデザインユーザーマニュアルまたはアプリケーションノート 追加の資料をいただけると大変ありがたいです。これらのファイルの共有に制限がある場合は、適切なチャネルを通じてリクエストできるように、私にもお知らせください。 ご指導いただき、改めて感謝申し上げます。お返事をお待ちしております。 よろしくお願いします、 豊玉旗 Re: Question about C16 capacitor rating in MRF300AN 27MHz reference design こんにちは、フォンユチー 良い一日！ 残念ながら、この設計のNXPドキュメントパックには回路図が含まれていません。ほとんどのRFデザインは基板の配置に敏感であるため、これが私たちの一般的な運用です。したがって、レイアウト図と部品表を組み合わせることで、純粋な回路図よりも再現性の高い結果が得られる。必要なら、レイアウトとBOMを使って自分で回路図を描くこともできます。 残念ながら、27MHz帯のMRF300に関するリファレンスデザインは存在しません。 私たちが推奨できるドキュメントは、公式ウェブサイトの「デザインリソース」セクションにあります。 しかし、この設計はかなり前から実装されているため、提供するドキュメントに記載されているBOMは正しいと保証できます。 この情報がお役に立てば幸いです。他に何かご不明な点がありましたら、お気軽にお問い合わせください。 ご迷惑をおかけして申し訳ございません。 良い一日をお過ごしください。幸運を祈ります。

S32K312 安全启动和编程闪存 附件中的 CMM 文件是一个脚本，它将 FBL 和应用程序写入 S32K312 MCU，然后激活 SecureBoot、SecureDebug 和配置锁定。 我们希望对运行此 CMM 时出现的 HardFault 问题进行审查和改进。 如屏幕截图所示，之前在执行“Go”时，导入 FBL 和应用程序后发生 HardFault，JTAG 时钟始终设置为 5 MHz。 作为一项更改，我们在导入应用程序文件后将 SYStem.JtagClock 设置为 1 MHz。通过这一改变，在运行 CMM 时，“Go”步骤很少发生硬故障，因此我们得出结论，降低 JTAG 时钟速度是一种有效的方法。但是，当应用修改后的 CMM 时，在导入 FBL 和 App 后，偶尔会在“Go”时出现“被 vectbl 停止”错误。 请您检查一下 CMM，确保其整体运行稳定。同时，我们也想了解一下如何改进它，以彻底消除“被 vectbl 停止”的错误。 原始三坐标测量机：GN7_PE_MAIN_G_SECURE_260412.cmm 修改后的 CMM（JTAG 时钟已更改为 1 MHz）：GN7_PE_MAIN_G_SECURE_260412_0714RE.cmm 此外，我们希望在启用安全启动后导入不同的 FBL。在启用安全启动的情况下，是否可以导入不同的 FBL？如果可以的话，我们希望您能提供一份指南。 Re: S32K312 Secureboot and Program Flash 嗨@jeongwoo 我看到的主要问题是： 这意味着：加载粉色文件并重置设备。After this RESET, SBAF 应该会安装 HSE 固件。但关键是——这个操作大约需要 1 秒钟。但是，在 0.1 秒后，您将再次重置 MCU，并且您将立即通过 fbl 对 0x40_0000 处的粉色文件进行重新编程。至少将等待时间增加到 1.3 秒。否则，SBAF 会尝试安装 HSE 固件，而您同时会尝试重新编程 fbl。 此致， Lukas Re: S32K312 Secureboot and Program Flash 您好，谢谢您的回复。 关于目前在添加 HSE 后延迟时间设置为 0.1 秒的部分，即使将时间设置得更短，写入控制器的程序功能也没有任何问题。我想请问是否真的有必要将延迟时间增加到 1 秒。 Re: S32K312 Secureboot and Program Flash 您是否在尚未安装 HSE 固件的设备上进行过测试？我觉得这行不通。安装过程只需一秒多一点。如果在 0.1 秒后通过重置中断安装，并且之后立即删除粉色文件，则 SBAF 无法安装固件。 Re: S32K312 Secureboot and Program Flash 你好， 首先，我确认当使用配置为现有 0.1 秒设置的 CMM 进行写入时，Trace32 中会出现硬故障，但对固件功能没有影响。FBL 和 APP 似乎执行正常。 是否有某个寄存器地址值可以用来检查 SBAF 或 HSE 是否正常运行？ 此外，关于您提到的 HSE 应用时间的 CMM，执行期间并未出现“被 vectbl 停止”的字样。但是，我确认即使在 APP 导入期间执行 FLASH.ReProgram ALL 后将“等待 3 秒”更改为“等待 2 秒”，仍然会显示“被 vectbl 停止”。缩短APP导入时间是否也会对此产生影响？

S32K312 Secureboot and Program Flash The attached CMM file is a script that writes the FBL and App to the S32K312 MCU and then activates SecureBoot, SecureDebug, and Configuration Lock. We would like to request a review and improvement regarding the HardFault issue that occurs when running this CMM. Previously, as shown in the screenshot, a HardFault occurred after the FBL and App were imported when executing "Go," with the JTAG Clock set to 5 MHz throughout. As a change, we set SYStem.JtagClock to 1 MHz after importing the App file. With this change, HardFaults rarely occurred at the "Go" step when running the CMM, so we concluded that lowering the JTAG Clock speed is an effective approach. However, when the modified CMM is applied, a "stopped by vectbl" error occasionally occurs at "Go" after the FBL and App have been imported. We kindly ask you to review the CMM so that it can run stably overall, and we would like to inquire about how to improve it so that the "stopped by vectbl" error does not appear at all. Original CMM: GN7_PE_MAIN_G_SECURE_260412.cmm Modified CMM (JTAG Clock changed to 1 MHz): GN7_PE_MAIN_G_SECURE_260412_0714RE.cmm Additionally, we would like to import a different FBL after SecureBoot has been enabled. Is there a way to import a different FBL while SecureBoot is enabled? If it is possible, we would appreciate it if you could provide a guide. Re: S32K312 Secureboot and Program Flash Hi @jeongwoo  The main problem I can see is this: This means: you load the pink file and you reset the device. After this reset, SBAF is supposed to install HSE firmware. But the key point is - this operation takes about 1 second. But then you reset the MCU again in 0.1s and you are going to reprogram pink file at 0x40_0000 by fbl immediately after that. Increase the waiting time to 1.3s, at least. Otherwise SBAF tries to install HSE FW and you try to reprogram fbl at the same time.  Regards, Lukas Re: S32K312 Secureboot and Program Flash Hello, thank you for your reply. Regarding the part where the delay time is currently set to 0.1 seconds after adding HSE, there are no issues with the program functions written to the controller even when the time is set shorter. I would like to ask if it is absolutely necessary to increase the delay time to 1 second. Re: S32K312 Secureboot and Program Flash Did you tested this with a device where HSE firmware is not installed yet? I don’t think this can work. The installation takes little bit more than 1 second. If you cut the installation by reset after 0.1s and if you erase the pink file right after that, SBAF can’t install the firmware. Re: S32K312 Secureboot and Program Flash Hello, First, I confirmed that when writing with the CMM configured with the existing 0.1-second setting, a hardfault appears in Trace32, but there is no impact on the firmware functionality. It appears that the FBL and APP executed normally. Is there perhaps a register address value that can be used to check whether SBAF or HSE is operating normally? Additionally, regarding the CMM that accounts for the HSE application time you mentioned, "stopped by vectbl" did not appear during execution. However, I confirmed that "stopped by vectbl" is still displayed even when changing "wait 3s" to "wait 2s" after FLASH.ReProgram ALL during APP Import. Could reducing the APP import time also have an impact on this?

How install S32K144EVB SDK in S32 Design Studio Hello, Today, I have installed S32 Design Studio to evaluate a S32K144EVB board. I would like to run a small test, but reading manual, when I create a New Application Project, when I click over "SDK" button, it doesn't appear any S32 SDK. How I can install a SDK for my board Thanks. Re: How install S32K144EVB SDK in S32 Design Studio Hi @ptcaos  First, you need to download the software version that is compatible with your S32DS IDE. The supported IDE version is specified in the software's Release Notes document. For this example, I will use the latest RTD release available for S32K1 devices: Download S32K1_S32M24x_RTD_R21-11_3.0.0_D2503_DesignStudio_updatesite.zip. This package can be found under Real-Time Drivers for S32K1 → Automotive SW - S32K1_S32M24x - Real-Time Drivers for Cortex-M → S32K1_S32M24x Real-Time Drivers AUTOSAR R21-11 Version 3.0.0. In S32 Design Studio 3.6.x, navigate to Help → S32DS Extensions and Updates. In the S32DS Extensions and Updates window, click Add Update Site in the lower-right corner. Select the .zip file downloaded previously. Once added, the package will appear in the list of available extensions and updates. Select the packages you would like to install and click Install/Update. Accept the license agreement and click Finish. Upon successful installation, S32DS will prompt you to restart the IDE for the changes to take effect. Important: When creating a new project, make sure to select a toolchain version that is compatible with the installed RTD package. For example, RTD 3.0.0 was developed and tested using NXP GCC 10.2.0. This information is available in the corresponding Release Notes document.  BR, VaneB

SPC5745BFVHM2 どのチップモデルが必要ですか? Re: SPC5745BFVHM2 こんにちは、 この質問について、もう少し詳しく説明してもらえますか? よろしくお願いいたします。 ピーター

S32N55: How to build a blob image for fast wake-up boot. Hello Team, As we know, the S32N55 supports Fast Wake-up Boot. I tried building a blob image using the same format as Full Wake-up Boot, but the boot process failed. Could you please guide me on how to correctly build a blob image for Fast Wake-up Boot? Thank you! Best regards, Tangsheng. FSS_FW Priority: MEDIUM Re: S32N55: How to build a blob image for fast wake-up boot. Hello @Tangsheng_Zhou, The team has picked up the case and will provide an answer as soon as possible.  Best regards, Radu  Re: S32N55: How to build a blob image for fast wake-up boot. Hello @RaduBraga  I noticed that this ticket has been closed. Is there any update on the progress?   Best regards, Tangsheng. Re: S32N55: How to build a blob image for fast wake-up boot. Hello @Tangsheng_Zhou , I took over the case and will provide a response as soon as possible.   Best regards, Paul Re: S32N55: How to build a blob image for fast wake-up boot. Hello @Tangsheng_Zhou , If you are supporting a Direct Customer, please provide: BSSM Contract: Yes / No Customer Company*: Project Name*: Customer Contact Point* (Name & Email): Software & Hardware Information: SW Package Info*: HW* (Board/Chipset/Platform): SW Version*: *required I am still working with the development team for this case Best regards, Paul Re: S32N55: How to build a blob image for fast wake-up boot. Hello @Tangsheng_Zhou , Thank you for these details, I am working on this case and will provide an answer as soon as possible! Best regards, Paul Re: S32N55: How to build a blob image for fast wake-up boot. Hello @PaulB0bes  This case is not tied to any specific customer or project. However, I believe customers may encounter similar questions in the future, which is why I raised this request.   Best regards, Tangsheng. Re: S32N55: How to build a blob image for fast wake-up boot. Hello @PaulB0bes  Below are the detailed steps for testing.   1. built a small FSS image within AOSRAM memory region(reserved the IVT header), which only have a while loop in main.c 2. build the FSS Firmware image,  do I need to fill the FRB Threshold Reg? If so, how to fill it or any special thing need to be considered. 3. built the IVT blob image in IVT tool, with start address from 0x24800000 4. write the IVT blob image into flash at 0xD00000. 5. before the system enter sleep, copy the IVT blob image into AOSRAM, and configure the WKPU mode for FSS_WKUP0 as fast wake-up mode. 5. wakeup the system image via FSS_WAKUP0. The FSS could not reach the while(1) loop. It appears that a reset event was triggered during the wake-up process instead of a fast wake-up.   Thanks for your support!   Best regards, Tangsheng. Re: S32N55: How to build a blob image for fast wake-up boot. Hello @Tangsheng_Zhou , It would help if you could share the exact steps you followed when you tried to build the blob image. I think it would be easier for us to identify the issue that way.   Best regards, Paul Re: S32N55: How to build a blob image for fast wake-up boot. Hi @Tangsheng_Zhou , FRB is for TCM memory (ITCM +DTCM). In theory we have 2 cases 1: FAST wakeup Boot      for fast wakeup FRB is not needed, due to the fact that image boots from AON SRAM Memory. 2: FULL wakeup Boot      Can you tell me if you want to boot to ITCM? if yes FRB threshold 0 should be provided in FSS Image header, the address is 12 bit masked and address will be calculated as multiple of 8kb for FRB .       Hope this helps a little. Also could you provide me the IVT blob? Best regards, Paul Re: S32N55: How to build a blob image for fast wake-up boot. Hello @PaulB0bes  No, I just want to run the F-Core in AO-SRAM.  main_app1.bin is the FSS firmware image. How to fill these two field, should it be started from AO_SRAM address, 0x24800000? the start pointer and entry pointer of my image is 0x24800240. main_blob1.bin is the blob image that contain IVT header. Thanks! Best regards, Tangsheng.

关于 MRF300AN 27MHz 参考设计中 C16 电容额定值的问题 您好，NXP支持团队， 我目前正在审查 MRF300AN 27MHz 参考设计，对输出端的电容 C16 有一个疑问。 根据我手头的物料清单（例如，来自 Farnell 的数据手册），C16 被指定为 39,000 pF (39 nF) / 50V 的贴片电容（ATC 零件号 200B393KT50XT） 。鉴于 MRF300AN 的工作漏极电压为 50V，且输出级需处理高射频功率（高达 300W 以上），我担心在此位置使用 50V 额定值的电容可能不足以保证长期可靠运行。 我的问题是： 物料清单中 C16 的额定电压为 50V 是否正确，还是可能是笔误？ 在这个电路中，C16 的具体作用是什么？它是输出匹配网络的一部分、直流阻隔电容，还是旁路/去耦电容？ 如果它确实是射频输出路径中的直流阻隔或匹配电容，那么使用更高电压额定值（例如 100V 或更高）的电容来处理电压瞬变和驻波岂不是更合适？ 非常感谢您能就此事作出澄清。感谢您的时间和支持。 顺祝商祺！ Re: Question about C16 capacitor rating in MRF300AN 27MHz reference design 风雨绮你好 再会！ 300W 并不能直接决定电容上的电压应力。 电容的额定电压必须与该电容两端的实际射频电压进行比较，而不是与放大器的输出功率进行比较。 C16 不一定能看到完整的射频输出电压。 根据参考设计物料清单，C16 属于电源去耦/射频旁路网络，而不是直接跨接在 50 Ω 输出连接器上。 希望这些信息对您有所帮助，如果您还需要其他帮助，请告诉我。 祝你今天过得愉快，一切顺利。 Re: Question about C16 capacitor rating in MRF300AN 27MHz reference design 亲爱的 RafaR， 感谢您详尽且有帮助的回复。我非常感谢您抽出时间解释电容的电压应力问题。 我想承认您说得完全正确——C16 两端的电压没有射频输出电压那么高，因为电压应力取决于元器件两端的实际射频电压，而不是放大器的输出功率。我完全同意这一点。 不过，关于 C16，我想澄清一点。仔细检查我手头的 PCB 布局后，假设所有走线都布线在顶层，那么 C16 看起来确实是位于 RF 输出之前的直流阻隔电容器。我知道这可能与您文档中的物料清单名称有所不同，但根据我目前可以访问的布局文件，这是我观察到的情况。 目前我下载的资料仅包括 PCB 布局文件和一份简要概述文档——我无法访问完整的原理图、包含元器件功能的详细物料清单或完整的参考设计用户指南。 能否提供该参考设计的更详细文档，例如： 完整示意图 包含元器件功能描述的完整物料清单 参考设计用户手册或应用说明 如果您能提供任何其他资料，我将不胜感激。如果分享这些文件有任何限制，也请告知我，以便我可以通过正规渠道申请获取。 再次感谢您的指导，期待您的回复。 此致， 风雨绮 Re: Question about C16 capacitor rating in MRF300AN 27MHz reference design 风雨绮你好 再会！ 遗憾的是，NXP提供的该设计文档包中不包含原理图。由于大多数射频设计对电路板布局都很敏感，因此这是我们的常规做法。因此，布局视图加上物料清单比单纯的原理图能提供更具可重复性的结果。如果需要，您可以自己使用布局图和物料清单绘制原理图。 遗憾的是，我们没有 27MHz 频段的 MRF300 参考设计。 我们推荐的文档位于我们官方网站的“设计资源”部分： 但是，这种设计已经实施了好几年，所以我可以向您保证，我们提供的文档中列出的物料清单是正确的。 希望这些信息对您有所帮助，如果您还需要其他帮助，请告诉我。 由此给您带来的不便，我们深表歉意。 祝你今天过得愉快，一切顺利。

AEC-Q100 Is the MFS2613HMDA2AD AEC-Q100 qualified? Are all FS26 part numbers AEC-Q100 qualified? Thanks,  Enrico Re: AEC-Q100 Hello ESof Good day! Yes, the entire FS26 family is AEC-Q100 qualified. The documentation verifying this is classified as confidential, so if you require it, I would recommend opening a case directly with us to see what we can do and begin the NDA process. I hope this information has helped you, please let me know if you need help with anything else. We apologize for any inconvenience this may cause you. Have a great day and best of luck.

Doubt regarding i.MX95 EVK base board design This is the schematic of how 12v power input is taken into the imx95 board, i have some doubts regarding this design... 1. why are 2 fuses of 20A connected in parallel, is it done for 40A current rating, is it a good practice to do so? 2. When Q2 is "on" the gate of Q2 is connected to GND, but for turning "off" Q2, the gate is just left in floating state, Is it reliable to do so? should the gate pin be pulled up to source voltage? Re: Doubt regarding i.MX95 EVK base board design why not use a 40A fuse, is it bcos of size constrains Re: Doubt regarding i.MX95 EVK base board design Q1. Since the inrush current is higher than 20A, it is a good practice to use 2 pcs of fuses with 20A rating in small size (1206) to provide higher current rating cost-effectively. Q2. When Q2 is off, its Gate pin is not left floating, but pulled up to the same power rail as its Source pin with 100KOhms resistor (R197) so that it can be turned off completely.

LX2160ARDB 默认启动映像 您好， 请问有人知道如何获取 LX2160A-RDB-B 开发板使用的默认启动映像吗？ 评估板 Re: LX2160ARDB Default boot images 您可以使用最新的Layerscape Yocto BSP v26.06。 以下预编译镜像托管在https://www.nxp.com/lgfiles/llsdk/walnascar/ 14 firmware_lx2160ardb-rev2_uboot_emmcboot.img LX2160ARDB eMMC 启动的 电路板支持包。 固件映像 15 firmware_lx2160ardb-rev2_uboot_sdboot.img LX2160ARDB SD 启动 的 电路板支持包 固件映像 16 firmware_lx2160ardb-rev2_uboot_xspiboot.img LX2160ARDB xSPI 启动的 电路板支持包 固件映像 23 fsl-image-networking-lx2160ardb-rev2.rootfs.tar.gz Layerscape rootfs 支持 LX2160ARDB 上的基本网络功能 24 fsl-image-networking-full-lx2160ardbrev2.rootfs.tar.gz Layerscape rootfs 在 LX2160ARDB 上支持完整的网络功能 25 弹性安装程序 部署工具 4 boot_lx2160ardb-rev2_lts_6.12.tgz LX2160ARDB 的启动分区映像 Layerscape Yocto软件开发工具包用户指南： UG10374.pdf Layerscape Linux SDK 用户指南： UG10381.pdf

S32K312 セキュアブートとフラッシュメモリのプログラム 添付されたCMMファイルは、FBLとアプリをS32K312 MCUに書き込み、その後SecureBoot、SecureDebug、Configuration Lockを起動するスクリプトです。 このCMMの実行時に発生するHardFaultの問題について、見直しと改善をお願いしたいと思います。 以前のスクリーンショットに示すように、JTAGクロックを5MHzに設定した状態で「Go」を実行した際に、FBLとアプリをインポートした後にハードフォルトが発生しました。 変更点として、アプリファイルをインポートした後、SYStem.JtagClockを1MHzに設定しました。この変更により、CMM実行時に「Go」ステップでハードフォールトが発生することは稀になったため、JTAGクロック速度を下げることが効果的な方法であると結論づけました。しかし、修正されたCMMを適用すると、FBLとアプリがインポートされた後、「Go」の段階で「stopped by vectbl」エラーが時折発生します。 CMM全体が安定して動作できるように見直し、また「vectblによって停止」エラーが全く出ないよう改善方法についてご質問いただきたいと思います。 オリジナルCMM：GN7_PE_MAIN_G_SECURE_260412.cmm 変更されたCMM（JTAGクロックを1MHzに変更）：GN7_PE_MAIN_G_SECURE_260412_0714RE.cmm さらに、SecureBootを有効にした後で、別のFBLをインポートしたいと考えています。SecureBootが有効になっている状態で、別のFBLをインポートする方法はありますか？可能であれば、ガイドをご提供していただけるとありがたいです。 Re: S32K312 Secureboot and Program Flash こんにちは、 @jeongwoo 私が思う主な問題はこうです: つまり、ピンク色のファイルをロードして、デバイスをリセットするということです。このリセット後、SBAFはHSEファームウェアをインストールするはずです。しかし重要な点は、この操作は約1秒で完了するということです。しかし、0.1秒後にMCUをリセットすると、すぐにfblでピンクファイルを0x40_0000で再プログラムします。待ち時間を少なくとも1.3秒に増やしてください。そうしないと、SBAFがHSE FWをインストールしようとし、同時にfblの再プログラミングも試みることになります。 よろしくお願いいたします。 ルーカス Re: S32K312 Secureboot and Program Flash こんにちは、ご返信ありがとうございます。 HSEを追加してから遅延時間が0.1秒に設定されている部分については、時間が短く設定されてもコントローラに書き込まれるプログラム機能に問題はありません。遅延時間を1秒に延長することが本当に必要なのかどうかをお伺いしたいです。 Re: S32K312 Secureboot and Program Flash HSEファームウェアがまだインストールされていないデバイスでテストしましたか？これはうまくいかないと思います。インストールには1秒強しかかかりません。0.1秒後にリセットしてインストールをカットし、その直後にピンクファイルを消去すると、SBAFはファームウェアをインストールできません。 Re: S32K312 Secureboot and Program Flash こんにちは、 まず、既存の0.1秒設定でCMMを構成して書き込みを行った場合、Trace32にハードフォルトが発生するものの、ファームウェアの機能には影響がないことを確認しました。FBLとAPPは正常に実行されたようです。 SBAFやHSEが正常に動作しているかを確認するために使えるレジスタアドレス値はありますか? さらに、あなたが言及したHSE申請期間を考慮したCMMについてですが、「vectblで停止」は実行時に表示されませんでした。しかし、APP Import 中に FLASH.ReProgram ALL の後に「wait 3s」を「wait 2s」に変更しても、「stopped by vectbl」がまだ表示されることを確認しました。APPインポートの時間を短縮することも影響を与えるでしょうか?

S32 Design Studio for ARM 2018.R1 已过期。 S32 Design Studio for ARM 2018.R1 的许可证已过期。 另外，请与我们联系是否有单独的许可证续期或重新激活程序。 Re: S32 Design Studio for ARM 2018.R1 has expired. 你好， 您的S32DS许可证已延期。 Re: S32 Design Studio for ARM 2018.R1 has expired. 它与之前的许可证激活码相同。 但它仍然没有通过。

PN7642 SPI 控制器接口 PN7642 文档和 PN7642.h 文件中提到了 SPI 控制器接口。以及在 OM27642EVK（作为 SPIM）上，但仅此而已。 我找不到该SPI控制器的示例或驱动程序（我指的不是主机SPI）。AI搜索显示有特定的SPI函数调用，例如phhalSpi.h和phhalSpi.c，但我找不到任何类似的内容。 它存在吗？我该如何找到它？ 感谢您的帮助。 Re: PN7642 SPI controller interface 您好，感谢您对我们产品的关注。 PN7642 确实提供了一套 SDK 示例。我不确定你是否已经导入了其中一些。       如您所见，您可以直接从“快速入门”面板 -> “导入 SDK 示例”导入示例，然后搜索 SPI，如图所示。 请注意，OM27642EVK 具有从动引脚和引导引脚。另请参阅快速入门指南文档的第 7 部分。

如何在 i.MX 8QuadXPlus / i.MX 8DualXPlus 上测试边带 ECC 错误注入？ 您好，NXP团队， 我正在测试 i.MX 8QuadXPlus / i.MX 8DualXPlus 平台上的 DDR 边带 ECC 功能，该平台具有 40 位 DDR3L 接口（32 位数据 + 8 位 ECC）。 根据 AN13566，可以通过 ECC_REGION_PARITY_LOCK 解锁 ECC 奇偶校验区域并修改 ECC 奇偶校验位来注入内联 ECC 错误。然而，我找不到关于边带 ECC 的详细错误注入或验证程序。 AN13566 提到边带 ECC 使用额外的 ECC 字节，并且控制器在 DDR 读取期间检查此字节。它还提到，边带 ECC 在检测到可纠正的单比特错误后，支持自动清除 RMW 操作。 请问测试边带ECC的推荐方法是什么？ 边带ECC是否有硬件错误注入或数据投毒寄存器？ 软件如何注入一个可纠正的单比特错误？ 软件如何注入双比特不可纠正错误？ 应该检查哪些ECC状态寄存器和中断信号？ 如何验证边带 ECC 纠错操作是否已纠正数据并将其写回？ 是否有示例代码、测试步骤或DDR控制器寄存器序列可供参考？ 我们的配置如下： SoC：i.MX 8 QuadXPlus / i.MX 8 DualXPlus DDR类型：DDR3L DDR接口：40位、32位数据+8位ECC 谢谢。

Zephyrにおけるi.MX95 FRDM EVK向けHDMI構成サポート こんにちは、NXP チームの皆様、 現在、Zephyr RTOSを使って i.MX95 FRDM EVK ボードを開発中です。 Linux側ではHDMI出力がすでにサポートされていて正常に動作しています。しかし、ZephyrでHDMIを有効にする方法や設定方法を知りたいです。 以下の点について教えていただけませんか? Zephyrはi.MX95 FRDM EVKのHDMI出力に対応していますか? もしそうなら、どんなドライバーやデバイスツリーの設定が必要ですか? ZephyrのHDMI用の参考実装やサンプルアプリケーションはありますか? どんなガイダンスやドキュメントでも大変ありがたいです。 よろしくお願いします。 Re: HDMI Configuration Support in Zephyr for i.MX95 FRDM EVK AEチームに確認しました。 現在、IMX95 ZephyrではHDMIはサポートされていません。 Re: HDMI Configuration Support in Zephyr for i.MX95 FRDM EVK こんにちは、NXP チームの皆様、 IT6263のリファレンスマニュアルかレジスタプログラミングマニュアルを探しています。 IT6263 HDMIブリッジの詳細なレジスタ説明(ビットレベルの定義付きレジスタマップ)を教えていただけるか、このドキュメントを入手する方法を教えていただけますか? 注:私は特にチップレベルのレジスタのドキュメント自体を探しており、Linuxカーネルドライバーのソースではありません。 ありがとう、 カルティケヤン M

IMX95 { 15 x 15 }はLPDDR4/4X 16 GB RAMをサポートしていますか? こんにちは、NXPチームの皆さん、 IMX95{ 15 x 15 }について一般的な情報が欲しいです。MIMX9556CVTXN"は16GBのRAMをサポートします{ LPDDR4/4X } "MT53E4G32D8GS-046 WT:C ?" 16GB RAMをIMX 95に接続するための回路図の参照が見つかりませんでした { 15x 15} 16GB RAMのIMX95 { 19 x 19 }の回路図しか見つけられませんでした。 もし対応しているなら、16GB RAM{ LPDDR4/4x }とimx95{ 15 x 15 }の接続について教えていただけませんか? そしてBSPファイルはどうですか?16GBのRAMに対してDTSファイルが存在するのか、それとも手動で生成する必要があるのか。 Yocto Project Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM こんにちは、 @Asadeds さん。 NXPサポートまでご連絡いただきありがとうございます。 当社の メモリ互換性ガイドによると、メモリ部品番号MT53E4G32D8GS-046はi.MX95と完全に互換性があり、このプラットフォーム上で徹底的に検証・テストされています。 したがって、このデバイスは推奨される構成および 設計ガイドラインに従い、i.MX95と併用可能です。 よろしくお願いします、 アレハンドロ・ガルシア Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM こんにちは、 @Asadeds さん。 MT53E4G32D8GSはサポートされているメモリデバイスであり、i.MX95との社内検証済みです。しかし、このデバイスは特別なバイトモード構成を使用しており、設定ツールとソフトウェアスタックの両方で追加のサポートが必要です。 現時点では内部サポートはありますが、現在のConfig Toolsの公開リリースには、この特定のメモリデバイスを設定するための必要なオプションはまだ含まれていません。このメモリのサポートはFUTUREツールリリースで予定されています。 よろしくお願いします、 チャビラ Re: Is IMX95 { 15 x 15 } supported LPDDR4/4X 16 GB RAM こんにちは @Chavira  迅速な返信ありがとうございます。 DDRの設定を試みると「Imx 26.06のConfig tool」アプリケーションが表示され、対応可能な LPDDR4/4xは最大8GBまでしかなく、対応するパッケージは LPDDR5 を選択します 最大16GBです。 参考のためにスクリーンショットを添付しました。もし何か見落としている点があれば教えてください。 これについて助けていただけませんか?それと、プロジェクトにLPDDR4/4xを使いたいと思っています。部品番号は「MT53E4G32D8GS-046 WT:C」です。

S32N55：如何版本 blob 映像以实现快速唤醒启动。 你好，团队、 众所周知，S32N55 支持快速唤醒启动。 我尝试使用与完全唤醒启动相同的格式构建 blob 映像，但启动过程失败了。 你能否指导我如何正确版本 Fast Wake-up 启动的 blob 镜像？ 谢谢！ 顺祝商祺！ 唐生。 FSS_FW 优先级：中等 Re: S32N55: How to build a blob image for fast wake-up boot. 你好@唐生_周、 该小组已受理此案，并将尽快给出答复。 致以最崇高的敬意， Radu Re: S32N55: How to build a blob image for fast wake-up boot. 你好@RaduBraga 我注意到该票已被关闭。有没有最新进展？   顺祝商祺！ 唐生。 Re: S32N55: How to build a blob image for fast wake-up boot. 你好@Tangsheng_Zhou ， 我已经接手此案，并将尽快给予答复。   顺祝商祺！ 保罗 Re: S32N55: How to build a blob image for fast wake-up boot. 你好@Tangsheng_Zhou ， 如果您正在为直接客户提供支持，请提供以下信息： BSSM合同：是/否 客户公司*： 项目名称*： 客户联系人*（姓名和邮箱）： 软件和硬件信息： 软件软件包信息*： 硬件*（主板/芯片组/平台）： 软件版本*： *必需的 我仍在与开发团队合作处理此案例。 顺祝商祺！ 保罗 Re: S32N55: How to build a blob image for fast wake-up boot. 你好@PaulB0bes 此案与任何特定客户或项目无关。但是，我认为客户将来可能会遇到类似的问题，所以我提出了这个请求。   顺祝商祺！ 唐生。 Re: S32N55: How to build a blob image for fast wake-up boot. 你好@Tangsheng_Zhou ， 感谢您提供的详细信息，我正在处理此案，会尽快给您答复！ 顺祝商祺！ 保罗 Re: S32N55: How to build a blob image for fast wake-up boot. 你好@PaulB0bes 以下是详细的测试步骤。   1. 在 AOSRAM 内存区域内构建了一个小型 FSS 镜像（保留了 IVT 头部），该镜像的 main.c 文件中只有一个 while 循环。 2. 构建 FSS 固件镜像时，我需要填写 FRB 阈值寄存器吗？如果需要填写，则需要考虑如何填写或任何特殊事项。 3. 使用 IVT 工具构建 IVT blob 映像，起始地址为 0x24800000 4. 将 IVT blob 映像写入闪存的 0x D00000 地址。 5. 在系统进入睡眠状态之前，将 IVT blob 映像复制到 AOSRAM 中，并将 FSS_WKUP0 的 WKPU 模式配置为快速唤醒模式。 5. 通过 FSS_WAKUP0 唤醒系统映像。 FSS 无法到达 while(1) 环。看来在唤醒过程中触发了重置事件，而不是快速唤醒。   感谢您的支持！   顺祝商祺！ 唐生。 Re: S32N55: How to build a blob image for fast wake-up boot. 你好@Tangsheng_Zhou ， 如果您能分享一下您在尝试构建 blob 镜像时所遵循的具体步骤，那就太好了。我认为那样我们更容易找出问题所在。   顺祝商祺！ 保罗 Re: S32N55: How to build a blob image for fast wake-up boot. 嗨@Tangsheng_Zhou ， FRB 是 TCM 存储器（ITCM +DTCM）。 理论上我们有两种情况。 1：快速唤醒启动 由于镜像从 AON SRAM 内存启动，因此快速唤醒不需要 FRB。 2：完全唤醒启动 请问您是否要启动到 ITCM？如果是，则需要在 FSS 映像头中提供 FRB 阈值 0，地址采用 12 位掩码，FRB 地址将按 8kb 的倍数计算。 希望这能帮上一点忙。另外，您能否提供一下 IVT blob？ 顺祝商祺！ 保罗 Re: S32N55: How to build a blob image for fast wake-up boot. 你好@PaulB0bes 不，我只是想在 AO-SRAM 中运行 F-Core。 main_app1.bin 是 FSS 固件映像。 这两个字段应该如何填充？是否应该从 AO_SRAM 地址 0x24800000 开始？我的图像的起始指针和入口指针是 0x24800240。 main_blob1.bin 是包含 IVT 标头的 blob 映像。 谢谢您！ 顺祝商祺！ 唐生。

How to test Sideband ECC error injection on i.MX 8QuadXPlus / i.MX 8DualXPlus? Hello NXP team, I am testing the DDR Sideband ECC functionality on an i.MX 8QuadXPlus / i.MX 8DualXPlus platform with a 40-bit DDR3L interface (32-bit data + 8-bit ECC). According to AN13566, Inline ECC errors can be injected by unlocking the ECC parity region through ECC_REGION_PARITY_LOCK and modifying the ECC parity bits. However, I could not find a detailed error-injection or validation procedure for Sideband ECC. AN13566 mentions that Sideband ECC uses an additional ECC byte and that the controller checks this byte during DDR reads. It also mentions that Sideband ECC supports an automatic scrub RMW operation after detecting a correctable single-bit error. Could you please clarify the recommended method to test Sideband ECC? Is there a hardware error-injection or data-poisoning register for Sideband ECC? How can software inject a single-bit correctable error? How can software inject a double-bit uncorrectable error? Which ECC status registers and interrupt signals should be checked? How can we verify that the Sideband ECC scrub operation has corrected and written back the data? Is there any example code, test procedure, or DDR controller register sequence available? Our configuration is: SoC: i.MX 8QuadXPlus / i.MX 8DualXPlus DDR type: DDR3L DDR interface: 40-bit, 32-bit data + 8-bit ECC Thanks.

AEC-Q100 MFS2613HMDA2AD 是否符合 AEC-Q100 标准？所有 FS26 零件编号都符合 AEC-Q100 标准吗？ 谢谢， 恩里科 Re: AEC-Q100 你好 ESof 再会！ 是的，整个 FS26 系列产品均符合 AEC-Q100 标准。证明这一点的文件属于机密文件，因此如果您需要该文件，我建议您直接与我们联系，看看我们能做些什么并开始签署保密协议的流程。 希望这些信息对您有所帮助，如果您还需要其他帮助，请告诉我。 由此给您带来的不便，我们深表歉意。 祝你今天过得愉快，一切顺利。