Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
MCXN947 HPDACバックポート Zephyrのnxp_hpdacドライバをMCXN947ベースのボード用にZephyr 4.3にバックポートしています。 アップストリームドライバーはデバイスinitコールバックを使用しません。しかし、Zephyr 4.3では、ペリフェラルを使う前にDAC2クロック、SPCアナログモジュールを明示的に初期化し、リセットしないとHPDACが正しく動作しません。 以下の手順を実行するnxp_hpdac_init()関数を追加しました。 CLOCK_SetClkDiv(kCLOCK_DivDac2Clk, 1U) CLOCK_AttachClk(kFRO_HF_to_DAC2) CLOCK_EnableClock(kCLOCK_Dac2) SPC_EnableActiveModeAnalogModules(SPC0, kSPC_controlDac2) SPC_EnableLowPowerModeAnalogModules(SPC0, kSPC_controlDac2) RESET_PeripheralReset(kDAC2_RST_SHIFT_RSTn) DAC14_DoSoftwareReset() DAC14_DoFIFOReset() SPC_EnableActiveModeAnalogModules(SPC0, kSPC_controlVref) これらの初期化手順は、MCXN947リファレンスマニュアルに基づいており、対応するMCUX SDK APIを使用して実装されました。 初期化関数は、DEVICE_DT_INST_DEFINE() を介してデバイス初期化コールバックとして登録されます。これらの変更により、HPDACは正常に動作するようになりました。 また、Zephyr MCUXのSYSCONクロックコントロールドライバーとmcux_lpc_syscon_clock.hも確認しましたバインディングは使っていますが、このペリフェラルのHPDAC/DAC2クロック識別子やクロック制御実装が見つからなかったため、現在はMCUX SDKのクロック、SPC、リセットAPIを直接使っています。 私の質問は以下のとおりです。 1. MCXN947 HPDACドライバーをバックポートする際、この方法は正しいのでしょうか? 2. 新しいZephyrバージョンでは、これらのリソースは別の場所で初期化されているのか、それとも上流nxp_hpdacドライバーはすでに設定済みだと想定しているのか? 3. HPDACデバイスのinitコールバックがこのMCXN947固有の初期化の正しい場所でしょうか?それともこれらのステップはZephyrの他の部分で処理すべきでしょうか? 参考までに完全なバックポートドライバを添付しました。 アナログ(ADC|CMP|DAC|オペアンプ) クロック|タイマー MCX N 回复: MCXN947 HPDAC backport こんにちは、 @wesOS 1. MCXN947 HPDACドライバーをバックポートする際、この方法は正しいのでしょうか? はい、これはバックポートを行う上で合理的かつ現実的なアプローチです。必要なDAC2クロック、SPCアナログモジュール、VREF、リセットリソースがZephyr 4.3環境の他の場所で初期化されていない場合、正しいHPDAC動作を確保するためにドライバーでの初期化が必要です。 2. 新しいZephyrバージョンでは、これらのリソースは別の場所で初期化されているのか、それとも上流nxp_hpdacドライバーはすでに設定済みだと想定しているのか? HPDAC サポートはすでに上流に追加されています: https://github.com/zephyrproject-rtos/zephyr/pull/104642 しかし、現在のアップストリーム実装を使用して簡単な検証を行ったところ、DAC2クロックが設定されていないことが確認されました。例えば、CLOCK_GetDacClkFreq(2)は私のテスト環境で0Hzを報告していますが、同等のMCUX SDK例ではDACクロック設定後は48MHzと報告されています。 この観察から、現在のドライバは特定のデバイスリソースがすでに設定されていると仮定しているようです。あなたの側の時計設定経路ももう一度確認してもらえますか? また、クロック初期化のバグが確認された場合は、Zephyrチームにも報告し、さらなる調査を依頼します。 3. HPDACデバイスのinitコールバックがこのMCXN947固有の初期化の正しい場所でしょうか?それともこれらのステップはZephyrの他の部分で処理すべきでしょうか? バックポートの場合、このロジックをHPDACデバイスの初期化コールバックに配置することは、実用的かつ許容できる解決策です。 とはいえ、MCXN947固有のDAC2クロック、SPC、VREF、およびリセットの設定は、汎用的なHPDACの動作として組み込まれるのではなく、SoC固有の機能として明確に分離されるべきである。長期的には、これらのリソースはクロック、リセット、パワーマネージメントフレームワークなど、Zephyrのインフラストラクチャを通じて管理されることが望ましいです。 BR ハリー
查看全文
MTRCKTSPS5744P Application Software Installation Hello, I encountered this issue while installing the software that can be downloaded here. MPC5744P 3-phase PMSM Development Kit | NXP Semiconductors The error says 'File not found'. The software tries to get some file from server but it fails. Thank you. Re: MTRCKTSPS5744P Application Software Installation Hello, I have just downloaded it with no issues. However as I remember you need to manually install AMMCLIB first as the installation link was broken or so. https://www.nxp.com/design/design-center/software/automotive-software-and-tools/automotive-math-and-motor-control-library-ammclib:AMMCLIB Please refer to my other post regarding this issue: https://community.nxp.com/t5/MPC5xxx/How-to-obtain-the-complete-source-code-of-MPC5744P-3-phase-PMSM/m-p/1737179 Best regards, Peter
查看全文
MCXN947 HPDAC 反向移植 我正在将 Zephyr nxp_hpdac 驱动程序移植到 Zephyr 4.3,用于基于 MCXN947 的板。 上游驱动程序未使用设备初始化回调。然而,在 Zephyr 4.3 上,除非我在使用该外设之前显式初始化 DAC2 时钟、SPC 模拟模块并进行RESET,否则 HPDAC 无法正常工作。 我添加了一个 nxp_hpdac_init() 函数,该函数执行以下步骤: CLOCK_SetClkDiv(kCLOCK_DivDac2Clk, 1U) CLOCK_AttachClk(kFRO_HF_to_DAC2) CLOCK_EnableClock(kCLOCK_Dac2) SPC_EnableActiveModeAnalogModules(SPC0, kSPC_controlDac2) SPC_EnableLowPowerModeAnalogModules(SPC0, kSPC_controlDac2) RESET_PeripheralReset(kDAC2_RST_SHIFT_RSTn) DAC14_DoSoftwareReset() DAC14_DoFIFOReset() SPC_EnableActiveModeAnalogModules(SPC0, kSPC_controlVref) 这些初始化步骤基于 MCXN947 参考手册,并使用相应的 MCUX SDK API 实现。 init 函数通过 DEVICE_DT_INST_DEFINE() 注册为设备初始化回调函数。经过这些更改,HPDAC 可以正常工作了。 我还检查了 Zephyr MCUX SYSCON 时钟控制驱动程序和 mcux_lpc_syscon_clock.h 文件。虽然有绑定,但我找不到 HPDAC/DAC2 时钟标识符或该外设的时钟控制实现,因此我目前直接使用 MCUX SDK 时钟、SPC 和复位 API。 我的问题是: 1. 在向后移植 MCXN947 HPDAC 驱动程序时,这种方法是否正确? 2. 在较新的 Zephyr 版本中,这些资源是在其他地方初始化的,还是上游 nxp_hpdac 驱动程序假定它们已经配置好了? 3. HPDAC 设备初始化回调是否是进行此 MCXN947 特定初始化的正确位置,还是应该在 Zephyr 的其他地方处理这些步骤? 我已附上完整的移植驱动程序供您参考。 模拟(ADC|CMP|DAC|运算放大器) 时钟|计时器 MCX N 回复: MCXN947 HPDAC backport 嗨@wesOS 1. 在向后移植 MCXN947 HPDAC 驱动程序时,这种方法是否正确? 是的,这对于向后移植来说是一个合理且实用的方法。如果 Zephyr 4.3 环境中的其他位置没有初始化所需的 DAC2 时钟、SPC 模拟模块、VREF 和 RESET 资源,则必须在驱动程序中执行初始化,以确保 HPDAC 正确运行。 2. 在较新的 Zephyr 版本中,这些资源是在其他地方初始化的,还是上游 nxp_hpdac 驱动程序假定它们已经配置好了? HPDAC 支持已在上游添加: https://github.com/zephyrproject-rtos/zephyr/pull/104642 然而,我使用当前的上游实现进行了快速验证,发现 DAC2 时钟似乎没有配置。例如,在我的测试环境中,CLOCK_GetDacClkFreq(2) 报告为 0 Hz,而配置 DAC 时钟后,相应的 MCUX SDK 示例报告为 48 MHz。 根据这一观察结果,当前驱动程序似乎假定某些设备资源已经配置完毕。请您也检查一下您那边的时钟配置路径好吗? 我也会将此情况报告给我们的 Zephyr 团队,以便他们进一步调查,如果确认存在时钟初始化错误,我将与他们合作解决这个问题。 3. HPDAC 设备初始化回调是否是进行此 MCXN947 特定初始化的正确位置,还是应该在 Zephyr 的其他地方处理这些步骤? 对于向后移植来说,将此逻辑放在 HPDAC 设备初始化回调中是一个实用且可接受的解决方案。 也就是说,MCXN947 特有的 DAC2 时钟、SPC、VREF 和 RESET 配置最好明确地隔离为 SoC 特有的功能,而不是作为通用 HPDAC 行为嵌入。从长远来看,这些资源最好通过 Zephyr 基础设施进行管理,例如时钟、RESET 或电源管理单元框架(如适用)。 BR 哈里
查看全文
MCXN947 HPDAC backport I am backporting the Zephyr nxp_hpdac driver to Zephyr 4.3 for an MCXN947-based board. The upstream driver does not use a device init callback. However, on Zephyr 4.3 the HPDAC does not work correctly unless I explicitly initialize the DAC2 clock, SPC analog modules and reset before using the peripheral. I added an nxp_hpdac_init() function which performs the following steps: CLOCK_SetClkDiv(kCLOCK_DivDac2Clk, 1U) CLOCK_AttachClk(kFRO_HF_to_DAC2) CLOCK_EnableClock(kCLOCK_Dac2) SPC_EnableActiveModeAnalogModules(SPC0, kSPC_controlDac2) SPC_EnableLowPowerModeAnalogModules(SPC0, kSPC_controlDac2) RESET_PeripheralReset(kDAC2_RST_SHIFT_RSTn) DAC14_DoSoftwareReset() DAC14_DoFIFOReset() SPC_EnableActiveModeAnalogModules(SPC0, kSPC_controlVref) These initialization steps were based on the MCXN947 reference manual and implemented using the corresponding MCUX SDK APIs. The init function is registered as the device init callback through DEVICE_DT_INST_DEFINE(). With these changes, the HPDAC works correctly. I also checked the Zephyr MCUX SYSCON clock-control driver and the mcux_lpc_syscon_clock.h bindings, but I could not find an HPDAC/DAC2 clock identifier or clock-control implementation for this peripheral, so I am currently using the MCUX SDK clock, SPC and reset APIs directly. My questions are: 1. Is this the correct approach when backporting the MCXN947 HPDAC driver? 2. In newer Zephyr versions, are these resources initialized somewhere else, or does the upstream nxp_hpdac driver assume that they have already been configured? 3. Is the HPDAC device init callback the correct place for this MCXN947-specific initialization, or should these steps be handled elsewhere in Zephyr? I have attached the complete backported driver for reference. Analog(ADC|CMP|DAC|OpAmps) Clock|Timers MCXN 回复: MCXN947 HPDAC backport Hi  @wesOS  1. Is this the correct approach when backporting the MCXN947 HPDAC driver? Yes, this is a reasonable and practical approach for the backport. If the required DAC2 clock, SPC analog modules, VREF, and reset resources are not initialized elsewhere in the Zephyr 4.3 environment, performing the initialization in the driver is necessary to ensure correct HPDAC operation. 2. In newer Zephyr versions, are these resources initialized somewhere else, or does the upstream nxp_hpdac driver assume that they have already been configured? HPDAC support has already been added upstream: https://github.com/zephyrproject-rtos/zephyr/pull/104642 However, I performed a quick verification using the current upstream implementation and observed that the DAC2 clock does not appear to be configured. For example, CLOCK_GetDacClkFreq(2) reports 0 Hz in my test environment, while the equivalent MCUX SDK example reports 48 MHz after the DAC clock is configured. Based on this observation, it appears that the current driver may be assuming that certain device resources have already been configured. Could you please double-check the clock configuration path on your side as well? I will also report this to our Zephyr team for further investigation and work with them to address the issue if a missing clock initialization bug is confirmed. 3. Is the HPDAC device init callback the correct place for this MCXN947-specific initialization, or should these steps be handled elsewhere in Zephyr? For a backport, placing this logic in the HPDAC device initialization callback is a practical and acceptable solution. That said, the MCXN947-specific DAC2 clock, SPC, VREF, and reset configuration should ideally be clearly isolated as SoC-specific functionality rather than embedded as generic HPDAC behavior. In the longer term, these resources would preferably be managed through Zephyr infrastructure such as clock, reset, or power-management frameworks where applicable. BR Harry
查看全文
SPIを使用する場合のDMAディスクリプタのintAおよびintBへのアクセス こんにちは、 私はマイクロコントローラーのLPC55S69を使って、DMAを使ってSPI経由でデバイスと通信しています。 このデバイスは2msごとにデータを出力しており、私はそれを各ディスクリプタに自動的に保存しています。 4つのディスクリプタがあり、ディスクリプタ2がデータの保存を完了したときにintAをフラグし、ディスクリプタ4がバッファへのデータの書き込みを完了したときにintBをフラグするようにしたいです。 私には以下のコールバック関数があります。 void SPI_DMA_master_callback(SPI_Type *base, spi_dma_handle_t *masterHandle, status_t status, void *userData) void SPI_RxDMACallback(dma_handle_t *handle, void *param, bool transferDone, uint32_t tcds) void SPI_TxDMACallback(dma_handle_t *handle, void *param, bool transferDone, uint32_t tcds) intA または intB の状態を知るには、変数 "tcds" を読み取る必要がありますが、SPI_RxDMACallback() や SPI_TxDMACallback() には入らず、コードはすべてのディスクリプタの処理が完了した後にのみ関数 SPI_DMA_master_callback() に入ります。 intAとintBが発生するタイミングを確認する方法はありますか? ありがとうございました。 カンザス LPC55xx Re: Access to intA and intB of DMA descriptors when using SPI こんにちは、 コードがチェーン全体の最後にしかSPI_DMA_master_callback()をトリガーしない理由は、MCUXpressoの高レベルspi_dma_handle_tドライバーが個々のDMAコールバックを上書きし、中間ディスクリプタ割り込み(INTA/INTB)をデフォルトで無効化しているからです。高レベルのドライバーは最終記述子が完成した時にのみ通知します。
查看全文
IW610G 802.15.4/SPI 完全静音 你好, 我们正在将 IW610G 模块(Murata TYPE2LL)集成到定制的嵌入式 Linux 板上,需要帮助使 802.15.4/Thread 通过 SPI 工作。WiFi 和 BLE 在同一硬件/固件上工作完美,只有 802.15.4 RCP 有问题。尽可能详细地发布信息,以减少来回沟通。 硬件/软件设置 主机:QCA9531 SoC(MIPS 24Kc),基于 OpenWrt 的 Linux 6.12,ath79 目标平台 - IW610G(Murata TYPE2LL)通过 USB 连接用于 WLAN 和 BLE,并通过 SPI 连接用于 802.15.4,符合标准的 IW610 主机接口架构。 - 固件:usbusbspi_iw610.bin.se从公共 nxp-imx/imx-firmware 仓库中提取 - 使用 -DOT_POSIX_RCP_SPI_BUS=ON 及相关选项构建的 otbr-agent/ot-daemon,使用其内置的 spinel+spi:// 传输(基于 spidev,没有自定义内核 SPI 驱动程序,据我们了解,这符合 NXP 的预期架构,因为 NXP 没有为 SPI/802.15.4 端提供内核驱动程序)。 什么方法有效 - WiFi:通过 USB 接口和 5 GHz 频段进行了完整的连接、吞吐量和稳定性测试,并在持续负载下通过实际流量验证。 - BLE:已证实可通过 USB 接口进行广播、扫描,并能与 WiFi 共存,且能检测到附近的真实设备。 哪些方法行不通 - 802.15.4 over SPI: 主机正确置位 CS,发出格式良好的 Spinel RESET 帧,但 RCP 始终不回复任何内容,始终是零填充的头部。这一点是一致的: - 适用于从控制器硬件最低频率到 20 MHz 的所有 SPI 时钟频率。 - 是否在 IND_RST_WL/IND_RST_NB 上施加 GPIO 复位脉冲(片选/复位线单独和组合测试) - 跨越多个唤醒/复位 GPIO(WL_WAKE_IN、NB_WAKE_IN) - 芯片已确认完成新鲜且干净的电源时序控制 我们这边已经排除的选项 - 示波器确认电信号清晰且时序正确 - SPI 模式 (CPOL=0/CPHA=0) 和时序已根据 IW610 数据手册中的 SPI 主机接口时序图进行验证。 - 固件已确认存在、已正确加载且为最新版本(与 nxp-imx/imx-firmware 上的最新提交版本一致) FP92/FP99差异 我们的司机报告: wlan: 版本 = USBIW610--18.99.8.p52--MM6X18543.p18-GPL-(FP92) 我们找到了一个现有的帖子(“IW610 802.15.4 问题”),其中另一位用户遇到了完全相同的症状,使用了完全相同的 (FP92) 标签,使用的是 sduartspi_iw610.bin.se。RN00104 文档将 USB-WLAN-USB-BLE-FP99-IW610 列为 IW610 over USB(WLAN over USB,BLE over USB)的官方验证配置。 USB接口与我们总线拓扑结构完全匹配)。深入挖掘: - 在我们检查过的所有分支(包括当前 HEAD 分支)中,公共 nxp-imx/mwifiex 仓库的 Makefile 文件中都硬编码了 FPNUM="92"。 - 公开的 nxp-imx/mwifiex-iw612 仓库确实有一个真实的 FPNUM="99", 但它仅适用于 IW612(源代码中没有 IW610 的引用)并且仅适用于 SDIO(完全没有 USB 传输代码)。 我们的问题 我们可以在哪里获得与 RN00104 文档中记录的 USB-WLAN-USB-BLE-FP99-IW610 条目对应的实际 FP99 驱动程序 + 固件 + 配置包?除了公开的 GitHub 代码库之外,是否还有其他渠道可以获取此组合(例如直接请求支持、签署保密协议、模块供应商分发)?任何 如果能指出 FP92 和 FP99 版本之间除了版本字符串宏之外的实际区别,也有助于我们了解这是否是正确的线索。 提前致谢 Re: IW610G 802.15.4/SPI completely silent 您好, 我给你发了私信。 问候, 丹尼尔。
查看全文
i.MX 8M Plus (GC7000UL) 仅通过 Mesa etnaviv 报告 OpenGL ES 2.0——是否有可能升级到 ES 3.0/3.1? 系统信息: - 主板:i.MX 8M Plus - GPU:GC7000UL - 驱动程序栈:Mesa `etnaviv`(开源) - `eglinfo -B` 报告:仅支持 OpenGL ES 2.0 - 应用:Chromium/CEF 133,使用 ANGLE,请求 ES 3.0 上下文 问题: 根据数据手册,GC7000UL 支持 ES 3.1/3.0,该板卡上的etnaviv仅支持 ES 2.0,但支持 Vulkan 和 OpenCL 1.2。Chromium/CEF 的ANGLE 后端无法获取ES3上下文,回退到 ES2 路径,而 ES2 路径又回退到软件渲染。我希望实现真正的 GPU 硬件加速,而不仅仅是 ES2 的变通方案。 - 如果可能的话,我希望继续使用开源的 Mesa/etnaviv 协议栈,而不是专有的 Galcore 驱动程序。 - 如果升级 `CEF` 版本可以解锁此 GPU 上的硬件加速,则愿意升级该版本。 如果需要,我很乐意分享更多版本细节。谢谢! IMX8MPLUS 图形与显示 HW-开源 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? 嗨@mineshp NXP 的支持服务不涵盖开源 GPU 驱动程序的问题。感谢您的理解。 此致, 志明
查看全文
MTRCKTSPS5744P アプリケーションソフトウェアのインストール こんにちは、 この問題は、こちらからダウンロードできるソフトウェアをインストールしているときに遭遇しました。 MPC5744P 3相PMSM開発キット |NXPセミコンダクターズ エラーメッセージには「ファイルが見つかりません」と表示されます。ソフトウェアはサーバーからファイルを取得しようとしますが失敗します。 よろしくお願いします。 Re: MTRCKTSPS5744P Application Software Installation こんにちは、 問題なくダウンロードできました。 ただ、私の記憶では、インストールリンクが壊れていたので、まずAMMCLIBを手動でインストールする必要があります。 https://www.nxp.com/design/design-center/software/automotive-software-and-tools/automotive-math-and-motor-control-library-ammclib:AMMCLIB この件に関する私の他の投稿を参照してください。 https://community.nxp.com/t5/MPC5xxx/How-to-obtain-the-complete-source-code-of-MPC5744P-3-phase-PMSM/m-p/1737179 よろしくお願いいたします。 ピーター
查看全文
i.MX 8M Plus (GC7000UL) は Mesa etnaviv 経由で OpenGL ES 2.0 しか報告しない — ES 3.0/3.1 への道は? システム情報: - ボード:i.MX 8M Plus - GPU:GC7000UL - ドライバースタック:Mesa 'etnaviv'(オープンソース) - 'eglinfo -B' レポート:OpenGL ES 2.0のみ - アプリケーション:Chromium/CEF 133、ANGLE使用、ES 3.0コンテキストの要求 問題: データシートによると、GC7000UL ES 3.1/3.0をサポートしています。VulkanとOpenCL 1.2はサポートされていますが、このボード上のetnavivはES 2.0のみをサポートしています。また、 Chromium/CEFのANGLEバックエンドは ES3コンテキストを取得できず、ES2パスにフォールバックし、さらにES2パスがソフトウェアレンダリングにフォールバックします。実際のGPUハードウェアアクセラレーションを動作させたいのであって、ES2の回避策としては考えていません。 - 可能であれば、独自仕様のGalcoreドライバーではなく、オープンソースのMesa/etnavivスタックにとどまりたいです。 - もしこのGPUのハードウェアアクセラレーションがアンロックされるなら、『CEF』バージョンのアップグレードも検討します。 必要であれば、さらに詳しい製作情報をお伝えします。ありがとう! IMX8MPLUS グラフィックスとディスプレイ HW-Open-Source i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Re: i.MX 8M Plus (GC7000UL) only reports OpenGL ES 2.0 via Mesa etnaviv — path to ES 3.0/3.1? こんにちは@mineshp  オープンソースGPUドライバーの問題はNXPのサポート対象外です。ご理解いただきありがとうございます。 よろしくお願いします、 志明
查看全文
IW610G 802.15.4/SPI 完全無音 こんにちは、 私たちはIW610Gモジュール(Murata TYPE2LL)をカスタム組み込みLinuxボードに統合しており、SPI上で802.15.4/Threadを動作させるのに助けが必要です。WiFiとBLEは同じハードウェア/ファームウェア上で完全に動作しますが、802.15.4 RCPに問題があります。往復の手間を省くため、できるだけ詳細な情報を投稿します。 ハードウェア/ソフトウェアのセットアップ - ホスト:QCA9531 SoC(MIPS 24Kc)、OpenWrtベースのLinux 6.12、ath79ターゲット - IW610G(村田TYPE2LL):WLANおよびBLE用にUSB接続、標準IW610ホストインターフェースアーキテクチャに準拠した802.15.4用SPI接続 - ファームウェア:usbusbspi_iw610.bin.se、公開されているNXP-IMX/IMX-firmwareリポジトリから取得しました - otbr-agent/ot-daemonは-DOT_POSIX_RCP_SPI_BUS=ONおよび関連オプションで構築され、内蔵のスピネル+spi/トランスポートを使用しています(spidevベースでカスタムカーネルSPIドライバーはなく、NXPがSPI/802.15.4側向けにカーネル内ドライバーを出荷していないため、NXPの意図されたアーキテクチャに合致していると理解しています) 効果的な方法 - WiFi:USB、5GHzを経た完全なアソシエーション、スループット、安定性テストを行い、持続的な負荷下での実際のトラフィックと確認 - BLE:広告、スキャン、WiFiとの共存はすべてUSB経由で動作し、近くの実際のデバイスを検出することが確認されています うまくいかないもの - SPI上の802.15.4:ホストは正しくCSを主張し、適切に形成されたSpinel RESETフレームをクロックアウトし、RCPは常にゼロ充填ヘッダーで応答しません。これは一貫しています: - コントローラのハードウェアフロアから最大20 MHzまでのすべてのSPIクロックスピードにわたり - IND_RST_WL/IND_RST_NBでGPIOリセットパルスの有無(チップセレクト/リセットラインを個別および組み合わせてテスト) - 複数のウェイク/リセットGPIO(WL_WAKE_IN、NB_WAKE_IN)をまたぐ - 新たにクリーンにパワーシーケンスされたチップ上で確認された 私たちの側で既に除外したこと - 電気信号がクリーンで正確にタイミングが確認され、スコープで検証済み - SPIモード(CPOL=0/CPHA=0)およびタイミングをIW610のデータシート独自のSPIホストインターフェースタイミング図と照合 - ファームウェアの存在が確認され、正しく読み込まれ、最新であること(nxp-imx/imx-firmwareの最新のコミットと一致) FP92とFP99の不一致 ドライバの報告: wlan: version = USBIW610--18.99.8.p52--MM6X18543.p18-GPL-(FP92) 既存のThread(「IW610 802.15.4 problem」)を見つけました。そこでは別のユーザーがまったく同じ(FP92)タグでsduartspi_iw610.bin.seを使って全く同じ症状に遭遇していました。RN00104 は、USB-WLAN-USB-BLE-FP99-IW610 を IW610 over USB (USB 経由の WLAN、BLE over USB) の公式検証済み構成として文書化しています。 当社のバストポロジーと完全に一致するUSB。さらに掘り下げると: - 公開のnxp-imx/mwifiexリポジトリには、確認したすべてのブランチでMakefileにFPNUM="92"がハードコードされており、現在のHEADも含まれます - 公開のnxp-imx/mwifiex-iw612リポジトリには実際のFPNUM="99"がありますが、IW612専用(ソースにIW610の参照なし)およびSDIO専用(USBトランスポートコードは全く含まれていません) 私たちの質問 RN00104ドキュメントに記載されているUSB-WLAN-USB-BLE-FP99-IW610エントリに対応するFP99ドライバー+ファームウェア+設定バンドルはどこで入手できますか?この組み合わせは公開されたGitHubリポジトリ以外のチャネル(直接サポートリクエスト、NDA、モジュールベンダー配布)を通じて利用可能でしょうか?どれでも バージョン文字列マクロ以外に、FP92ビルドとFP99ビルドの実際の違いを示す情報があれば、これがそもそも正しい手がかりなのかどうかを理解するのに役立ちます。 前もって感謝します Re: IW610G 802.15.4/SPI completely silent こんにちは、 プライベートメッセージを送りました。 よろしくお願いいたします。 ダニエル。
查看全文
MCU P89C52X2BNフラッシュするにはどうすればいいですか? こんにちは、皆さん。 P89C52X2BNとP89C52RD2という2つの古いMCUをプログラムする必要があります。 P89C52RD2については、シリアル経由でISPをサポートしていると理解しています。しかし、ISP/IAPプロトコルをアクティブ化する方法はまだわかっていません。 P89C52X2BNの場合、どのようにファームウェアを書き換えればよいですか?並列プログラマが必要ですか?必要であれば、どのようなプロトコルを使用し、フラッシュモードをアクティブ化すればよいでしょうか? 主にこれら2つのチップ(特にX2BN)の公式プログラミングドキュメントを探しています。正しいフラッシュプログラミングインターフェースとタイミングを参照できるようにするためです。データシートのプログラミングに関するセクション、またはリンクをお持ちでしたら、ぜひ共有してください。 ありがとう! Re: How to Flash P89C52X2BN MCU? Hello ご不便をおかけし申し訳ありません。P89C52ファミリーは現在製造中止で、そのためサポートも終了しており、このファミリーに関する情報はもはや利用できません。 もしあなたに合うなら、89C51の情報があります;重要:この情報がいつ有効か確認・テストすることはできませんし、89C52の申請もできません。 89C51Rx+/Rx2/66xマイクロコントローラの回路内およびアプリケーション内プログラミング よろしくお願いいたします。
查看全文
请问能否提供LS1021A的IFC接口的PCB设计指南? 您好, 在我的板上,LS1021A 的 IFC 接口将直接连接到两个 Flash、两个带 MCU 接口的 PHY 和 2 个缓冲器( SN74LVC16245A )。PCB 布线将非常复杂。所以, 1. 从系统集成角度来看,可以接受什么样的路由拓扑结构? 2. 请问能否提供LS1021A的IFC接口的PCB设计指南? 提前感谢! 顺祝商祺! 杰森 QorIQ LS1设备 Re: Could you please provide me the PCB design guide for IFC interface of LS1021A 嗨,June: 如下图所示,我的电路有点复杂。IFC总线将驱动总共8个芯片通过一些缓冲器。由于IFC接口采用异步模式,因此IFC速率不高。您是否有像 Yiping.wang 给我的那种 IFC 接口的通用路由指南? Jason_in_job_0-1789111004993.pngJason_in_job_0-1789111004993.pngJason_in_job_0-1789111004993.png 提前感谢! 顺祝商祺! 杰森 Re: Could you please provide me the PCB design guide for IFC interface of LS1021A 请分享您的拓扑结构详情 1. 这两个 SN74LVC16245A 设备将用于缓冲或隔离 IFC 地址/数据总线吗? 2. 将哪些类型的闪存设备连接到 IFC 接口(或非 闪存、与非 闪存等)? 3. 这两个 PHY 设备是如何连接到 IFC 接口的?他们使用的是GPCM模式吗? 4. 请您确认完整的IFC装载清单?它由两个闪存设备和两个MCU接口PHY设备组成吗? 谢谢! Re: Could you please provide me the PCB design guide for IFC interface of LS1021A 我们没有专门针对 LS1021A IFC 接口的专用 PCB 布线指南。 与 DDR 或以太网等高速接口不同,IFC 是一种异步并行接口,信号完整性考虑因素很大程度上取决于实际拓扑结构、负载、工作频率和 PCB 实现。因此,NXP 没有提供具有通用布局规则的专用的 IFC 布线指南。 一般来说,我们建议尽量缩短分支(短截线)长度,尽可能缩短从 LS1021A 到锁存器和缓冲器的走线,并在可行的情况下使用缓冲器来隔离下游加载。 如果条件允许,我们建议使用短截线的菊花链式布线(例如,尽可能在 1 英寸/25 毫米以内),而不是大型星形拓扑连接。对于您的拓扑结构,通常最好将地址锁存器放置在最靠近 LS1021A 的位置,然后是启动 Flash 设备,同时保持缓冲区足够接近,以最大限度地减少 IFC 总线上的负载。 我们还建议将 IFC 走线的单端阻抗控制在 50 Ω ±10% 以内。±10% 的容差考虑了 PCB 制造过程中的变化,而理想的设计目标应在 ±2% 以内。 如果在验证过程中发现信号完整性问题,可以根据实际波形测量和 PCB 实现情况,考虑在 LS1021A 输出端使用源端电阻(例如 22 Ω 至 33 Ω)。 请参考 AN4878(LS1021A 设计检查清单)和 TWR-LS1021A 参考设计。 考虑到拓扑结构的复杂性和所连接负载的数量,建议在最终确定 PCB 设计之前进行信号完整性 (SI) 仿真,以验证布线拓扑、负载和时序裕量。 谢谢!
查看全文
I'm not sure what this position specifically means. 屏幕截图_14-9-2026_20244_.jpegScreenshot_14-9-2026_20244_.jpeg I'm very confused about what bit 0 of the Authentication Status (AUTHSTTS) register means: has it entered challenge mode, or does it mean the challenge value is ready? Could someone please help me understand this? Thank you so much! 屏幕截图_14-9-2026_202943_.jpegScreenshot_14-9-2026_202943_.jpeg Re: 我不确定这个位的具体含义 Hi,Vane If the chip has not enabled challenge mode, will bit 0 of AUTHSTTS still be set to 1? Re: 我不确定这个位的具体含义 Hi @TakanashiLika  AUTHSTTS[CHALRDY] is a read-only status bit that indicates when the challenge is ready. The debugger should wait for CHALRDY to be asserted before reading the challenge in the KEYCHALn registers. BR, VaneB 回复: 我不确定这个位的具体含义 The chip is S32K314
查看全文
BAM ROM 转储请求 - MPC5604B(或 MPC560xB 系列) 有没有人拥有未审查的 MPC5604B(或任何 MPC560xB/C 评估板)并愿意导出 BAM 掩码 ROM(位于 0xFFFFC000-0xFFFFFFFF 的 16 KB)并分享?我需要它作为我个人MCU芯片研究项目的参考资料。 谢谢您! Re: BAM ROM dump request - MPC5604B (or MPC560xB family) 你好, 我这里没有这样的 EVB,但你可以自己对芯片进行取样并进行数据转储。 所有样品出厂时均未经过任何审查。 https://www.nxp.com/support/sample-and-buy/order-samples:ORDER_SAMPLES?partnum=SPC5604BAVLQ6 这样你就可以免费品尝多种芯片了。 顺祝商祺! Peter
查看全文
LX2160A - SerDesレーン番号付け こんにちは、 LX2160Aの**リファレンス・マニュアル**でSerDes 1レーンの番号付けに矛盾があることに気づきました。 セクション26.1.4(SerDes オプション)、文字を使用する場合、SerDes 1 レーンの番号付けが逆になります: レーン H = 0 -> レーン A = 7。 fdekeers_0-1789391391196.pngfdekeers_0-1789391391196.png セクション26.4.1.19(SerDes Lane m RX 一般制御レジスタ 1 (LNARGCR1 - LNHRGCR1)) のテキストには、文字番号が増加すると記載されています: Lane A = 0 -> Lane H = 7。 fdekeers_1-1789391514092.pngfdekeers_1-1789391514092.png 汎用制御レジスタ1のレジスタEXT_REC_CLK_SELを設定したいのですが、正しいレーンのアドレスオフセットはこの番号付けに依存します。どちらが正しいか確認してもらえますか? よろしくお願いいたします。 Re: LX2160A - SerDes lanes numbering こんにちは、 どちらのセクションも正しい。それぞれ異なる(しかし一貫性のある)索引付け規則を使用している。 この一見矛盾する点は、2つのセクションが異なる「変数」を使用していることを理解することで解消される。 第26.1.4項— プロトコルテーブルにおけるレーン番号(H=0 … A=7) SerDes 1の場合、RM は物理層の観点からレーン番号を割り当てます。 手紙 レーン番号(プロトコル表) H 0 G 1 F 2 E 3 D 4 C 5 B 6 A 7     これは意図的なものであり、文書に記載されているとおり正しいものです。NXP TSは以前のCASEでこれを明確に確認しています:「SerDes1はレーンの順序が逆です。」LS1046Aに関して同様の疑問が提起された際、LX2160Aにも同じ方式が適用されることが確認された。AN13022 アプリケーションノートも同じH/0 ...A/7列ヘッダーを使用しています。 セクション 26.4.1.19—接尾辞文字をアドレスインデックスとして登録します(A=0 … H=7) オフセット式 848h + (a × 100h) では、 レジスタ名の文字インデックス として a 使用します。ここで、A=0、B=1、…、H=7 です。 Register name a (文字索引) オフセット LN A RGCR1 0 0x848 LN B RGCR1 1 0x948 LN E RGCR1 4 0xC48 LN F RGCR1 5 0xD48 LN H RGCR1 7 0xF48       これはAN13022によって相互に確認されており、そこには正確に「LNmRGCR1(レーンAの場合はオフセット0x0848、レーンBの場合は0x0948、レーンEの場合は0x0C48、レーンFの場合は0x0D48)」と記載されています。 ―すべてA=0…H=7の文字インデックス式と一致している。 正しいレーンに合わせてEXT_REC_CLK_SELを設定する方法 SerDes 1プロトコルテーブル(セクション26.1.4)からレーン文字を特定します。ここで最初の物理レーンは H (レーン0)とラベル付けされています。 その文字にちなんで名付けられたレジスターを使用してください。たとえば、レーンHの場合は LNHRGCR1 、レーンAの場合は LNARGCR1 を使用します。 アドレスオフセットは、 848h + (letter_index × 100h) を使用して計算します。ここで、A=0、B=1、…、H=7 です。 例えば、レーンH(SerDes 1の最初のレーン、プロトコルテーブルのレーン番号0)で EXT_REC_CLK_SEL 設定するには、次のようにします。 登録番号: LNHRGCR1 オフセット: 848h + 7 × 100h = 0xF48 よろしくお願いします。
查看全文
When the TJA1445 is in sleep mode, CANH and CANL are at low levels. Hi, When testing the TJA1445 in Sleep mode, with the wake-up source mode set to WUF, VBATVCC defaulted to 0, CPNC configured to 1, and PNCOK configured to 1, why are CANH and CANL at a low level (0V) instead of 2.5V after entering Sleep mode? Is the CAN state "CAN Offline" at this time? How can I configure it so that CANH and CANL are at 2.5V when the TJA1445 enters Sleep mode? Because in the current testing environment, sending only one CAN message is insufficient to wake the TJA1445. liugaosong_0-1788782128664.pngliugaosong_0-1788782128664.pngliugaosong_0-1788782128664.png CH1 is the INH pin, and CH2 is the CANH pin. As you can see, the sleep mode is at a low level. Re: TJA1445 休眠时CANH和CANL为低电平 If the PN-related registers are set before power failure, VCC/VIO can be turned off, leaving only BAT.  Then, if a message matching WUP is found on the bus, it can enter CAN OfflineBias from CAN Offline. Upon receiving another message matching WUF, PN wake-up can be initiated. The requirements of WUP messages are generally met by most messages; that is, sending two specific frames consecutively is sufficient to wake up the device.     Re: TJA1445 休眠时CANH和CANL为低电平 Hi, When the board is in sleep mode and VCC is off, can't the TJA1445 wake up in one frame? Is it necessary to go through the CAN Offline to CAN OfflineBias process? At this time, can CANH and CANL be 2.5V, or does the TJA1445 enter Sleep mode while the CAN status is always in CAN Offline mode?
查看全文
Request for TED-Kit 2 (OM6716) GUI Software Download Instructions Dear NXP Support Team, i am jwHyun, Could you please provide instructions on how to download the GUI software package, so that we can pass this along to our customer? We would appreciate your guidance on the registration/download process at your earliest convenience. Thank you in advance for your support.
查看全文
フィットデータ こんにちは、 NX5P3090はどこで入手できますか? FITデータを送っていただけますか?ありがとうございます。
查看全文
MR-VMU-TROPIC GitHub 仓库的许可和开源状态 你好,   我正在查看 MR-VMU-TROPIC FMU 底板。GitBook 上的文档明确指出:“它们都是开源设计,您可以随意复制和重新创建。”   然而,尽管官方 GitHub 仓库中也将其描述为“开源 FMU 底板”,但目前却缺少 LICENSE 文件,这使得安全地使用或修改设计文件变得困难。   我注意到代码库最近有更新。团队能否将标准开源许可证文件(例如TropicCommunityVMU上使用的 BSD-3-Clause 许可证)添加到 GitHub 存储库中?   谢谢!   Re: Licensing and open-source status for MR-VMU-TROPIC GitHub repository 感谢您指出这个问题。我会内部处理此事。
查看全文
Licensing and open-source status for MR-VMU-TROPIC GitHub repository Hello,   I am having a look at the MR-VMU-TROPIC FMU base board. The documentation on GitBook explicitly states: "They are both opensource designs and may be copied and recreated as you wish."   However, the official GitHub repository currently lacks a LICENSE file, despite being described as an "Open-Source FMU base board" also there, which makes it difficult to use or adapt the design files safely.   I noticed there have been recent updates in the repository. Could the team add a standard open-source license file (such as the BSD-3-Clause license used on the TropicCommunityVMU) to the GitHub repository?   Thank you!   Re: Licensing and open-source status for MR-VMU-TROPIC GitHub repository Thank you for highlighting that issue. I will adress that internally.
查看全文