JCOP4開発ツールとドキュメントを入手してください NXP JCOP4スマートカード向けのカスタムJava Cardアプレットの開発を開始します。 弊社が現在保有しているカードは以下のとおりです。 NXP S32 デバッグエントリ認証器 JCOP4 アプレットバージョン 01.04.01 私たちは、JCOP4プラットフォーム上で自社のJava Cardアプレットを構築、読み込み、インストール、テストするために必要な開発ツールとドキュメントを探しています。 具体的には、以下のアクセスを求めています: JCOPツール JCシェル JCOP4プラットフォームのエクスポートファイル Java Card開発ライブラリ サンプルアプレットプロジェクト CAPファイルの作成、ロード、インストール、および削除手順 GlobalPlatformカードマネージャー情報 サポートされているJava CardおよびGlobalPlatformバージョンの確認 NXPの Common JCOP Tools のトレーニング・マテリアルを見つけ ました。そこにはJCOP Tools EclipseプラグインとJCShellが参照されています。 https://www.nxp.com/design/design-center/training/TIP-SECURE-ELEMENT-COMMON-JCOP-TOOLS-PART-1 何かアドバイスをいただけますか: JCOP4開発用のJCOP Tools/JCShellパッケージをどのように入手できますか? 秘密保持契約（NDA）またはその他の承認は必要ですか？ 対応するJCOP4開発ライブラリ、プラットフォームファイル、ドキュメントはどこで入手できますか? これらのリソースがNXPから直接提供されなくなった場合、それらを入手する推奨方法は何ですか？ Re: Obtain JCOP4 development tools and documentation こんにちは、 @sameer_chawla さん。 あなたの調子が良いといいのですが。 申し訳ありませんが、これはJCOPデバイスに関する適切なサポートルートではありません。JCOPを支援するリソースは非常に限られているため、残念ながらセキュリティレベルの関係で情報にアクセスできません。 この部分についてさらにサポートが必要な場合は、 お近くの代理店にお問い合わせください。 ご迷惑をおかけして大変申し訳ございません。 よろしくお願いいたします。 エドゥアルド。

Secure Boot Implementation without Secure Access Files Is there a way to run a secure boot on an S32k board without the secure access files? If so - how would that be accomplished? Re: Secure Boot Implementation without Secure Access Files Hi Please allow me to directly paste the reply I gave you for Case 00999901 here. I may not have understood your question. Please correct me if I'm wrong. It seems you have a misunderstanding about Secure Access Rights. Once you obtain Secure Access Rights, it doesn't just provide Secure Boot-related materials; it also grants you access to Secure Resources. I suggest you read the Secure Access Rights FAQs for more information. Based on your description, it seems you have already obtained Secure Access Rights. In that case, you can search for relevant information by clicking Secure on the S32K3 documentation website and entering keywords. For example input boot: If you do not have Secure Access Rights, you cannot even download RM00286 HSE-B Firmware Reference Manual - V2.7 [RM758227]. S32K3's Secure Boot uses a boot integrity/authenticity verification mechanism based on HSE (Hardware Security Engine). Without this document, it will be very difficult for you to become familiar with HSE.   Regarding Secure Boot, I also recommend you read the discussion here: https://community.nxp.com/t5/S32K/S32K3/td-p/1735306 Advanced secure boot mode is recommended. This mode offers more regions to be checked, so you can configure it to cover both bootloader and application. Basic secure boot mode can check one region only.   Best Regards, Robin

获取 JCOP4 开发工具和文档 我们正在为NXP JCOP4智能卡开发定制的Java Card小程序。 我们现有的卡片包括： NXP S32 调试输入验证芯片 联合行动计划4 小程序版本 01.04.01 我们正在寻找在 JCOP4 平台上构建、加载、安装和测试我们自己的 Java Card 小程序所需的开发工具和文档。 具体而言，我们需要获得以下权限： JCOP工具 JCShell JCOP4平台导出文件 Java Card 开发库 示例小程序项目 CAP 文件版本、加载、安装和删除说明 全球平台卡管理器信息 确认支持的 Java Card 和 GlobalPlatform 版本 我们找到了 NXP 提供的通用 JCOP 工具培训资料，其中提到了 JCOP 工具 Eclipse 插件和 JCShell： https://www.nxp.com/design/design-center/training/TIP-SECURE-ELEMENT-COMMON-JCOP-TOOLS-PART-1 请问您能否提供以下建议： 如何获取用于 JCOP4 开发的 JCOP Tools/JCShell 软件包？ 是否需要签署保密协议或其他批准文件？ 我们可以在哪里获取相应的 JCOP4 开发库、平台文件和文档？ 如果这些资源不再由 NXP 直接提供，那么获取这些资源的推荐途径是什么？ Re: Obtain JCOP4 development tools and documentation 你好@sameer_chawla ， 希望你一切都好。 非常抱歉，这不是解决任何与 JCOP 设备相关问题的正确支持途径。由于支持 JCOP 的资源受到严格限制，很遗憾，由于安全级别的原因，我无法访问相关信息。 如需这方面的进一步支持，请联系您当地的代理商。 由此给您带来的不便，我深表歉意。 问候， 爱德华多。

无需安全访问文件即可实现安全启动 有没有办法在不使用安全访问文件的情况下，在 S32k 板上运行安全启动？如果真是这样——该如何实现呢？ Re: Secure Boot Implementation without Secure Access Files HI 请允许我直接将我针对案件 00999901 给您的回复粘贴在这里。 我可能没理解你的问题。如果我错了，请指正。 看来您对安全访问权限存在误解。 一旦您获得安全访问权限，它不仅提供与安全启动相关的材料；它还授予您对安全资源的访问权限。我建议您阅读“安全访问权限常见问题解答”以获取更多信息。 根据您的描述，您似乎已经获得了安全访问权限。在这种情况下，您可以通过点击 S32K3 文档网站上的“安全” 按钮并输入关键字来搜索相关信息。例如，输入 启动： 如果您没有安全访问权限，您甚至无法下载RM00286 HSE-B 固件参考手册 - V2.7 [RM758227] 。S32K3 的安全启动采用基于 HSE（硬件安全引擎）的启动完整性/真实性验证机制。如果没有这份文件，你将很难熟悉 HSE（健康、安全和环境）。   关于安全启动，我还建议您阅读此处的讨论： https://community.nxp.com/t5/S32K/S32K3/td-p/1735306 建议使用高级安全启动模式。此模式提供了更多要检查的区域，因此您可以将其配置为同时涵盖引导加载程序和应用程序。 基本安全启动模式只能检查一个区域。   此致敬礼， Robin

Secure アクセス Filesを使わないセキュアブート実装 S32kのボードでセキュアアクセスファイルなしでセキュアブートを実行する方法はありますか?もしそうなら、それはどのように実現されるのでしょうか? Re: Secure Boot Implementation without Secure Access Files ハイ CASE00999901に対して私が返信した内容を直接ここに貼り付けさせてください。 もしかしたら、あなたの質問を正しく理解できていなかったかもしれません。もし私の理解が間違っていたら、訂正してください。 Secure Access Rightsについて誤解があるようですね。 セキュアアクセス権を取得すると、セキュアブート関連の資料だけでなく、また、Secure Resourcesへのアクセスも与えられます。詳細については、 Secure Access Rights FAQ を読むことをお勧めします。 あなたの説明からすると、すでに セキュアアクセス権を取得しているようですね。その場合、 S32K3 のドキュメントサイトで 「Secure 」をクリックし、キーワードを入力して関連情報を検索できます。例えば、ブートを入力する場合： セキュアアクセス権を持っていなければ、HSE-BファームウェアリファレンスマニュアルV2.7 [RM758227]RM00286ダウンロードすらできません。S32K3のセキュアブートは、HSE(ハードウェアセキュリティエンジン)に基づくブート整合性/認証機構を使用しています。この文書がなければ、HSE（健康・安全・環境）について理解を深めるのは非常に困難でしょう。   セキュアブートに関しては、こちらのディスカッションもご参照ください： https://community.nxp.com/t5/S32K/S32K3/td-p/1735306 高度なセキュアブートモードの使用を推奨します。このモードはチェックすべきリージョンが増えるため、ブートローダーとアプリケーションの両方をカバーするように設定できます。 基本的なセキュアブートモードでは、1つのリージョンしかチェックできません。   よろしくお願いいたします ロビン

PN7150: FeliCa Lite-S (RC-S966) で断続的に DISCOVERY_FAILED (0x60 07) が発生し、NDEF データがゼロになる こんにちは。PN7150リーダーICを使用しているのですが、FeliCa Lite-S（RC-S966）タグで不安定な動作が見られます。 タグをアンテナに直接貼り付けた場合でも、次のようなサイクルが繰り返されます。 正しいUIDフレーム 正しいNDEFフレーム NDEFフレームをゼロにリセット 空のNDEFフレーム 0x60 07 (DISCOVERY_FAILED) 通知 CANログの例: UID (C040041): 01 2E 54 F7 C3 59 42 3E (常に安定) NDEF (C060041): 正しい場合: D1 01 09 54 02 65 6E 48 / 65 6C 6C 6F 21 ゼロの場合: 00 00 00 00 00 00 00 00 / 00 00 00 00 00 空の場合 (DLC=0) タグが少し離れた場合（それでも通常のNFC範囲内）、PN7150は頻繁に0x60 07を報告し、検出を再開します。 私の質問は Lite-Sが一時的にポーリングを無効化したり、RFフィールドがやや弱い場合にPN7150が07 0x60報告することは期待されるのでしょうか? ポーリング無効化はPN7150をゼロまたは空のNDEFデータを返すことはありますか? PN7150ファームウェアにおいて、Lite-Sポーリング無効化の動作を処理するための推奨される方法はありますか？ 例：存在チェックをスキップ、検出の再開を遅延、再試行戦略 FeliCa Lite-Sの挙動に関するPN7150のアプリケーションノートはありますか? canAnalyzer3 Miniの概要は以下のとおりです。 「いいえ」;「時間（絶対値）」;「状態」;「ID（16進数）」;「DLC」;「データ（16進数）」;「ASCII」 "3.261";"34505.380";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.262";"34505.381";" E ";" C040041";"2";"00 F1";".." "3.263";"34506.401";" E ";" C060041";"0";"";"" "3.264";"34506.645";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.265";"34506.646";" E ";" C040041";"2";"00 F1";".." "3.266";"34506.894";" E ";" C060041";"0";"";"" "3.267";"34507.143";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.268";"34507.143";" E ";" C040041";"2";"00 F1";".." "3.269";"34507.389";" E ";" C060041";"0";"";"" "3.270";"34507.930";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.271";"34507.931";" E ";" C040041";"2";"00 F1";".." "3.272";"34508.979";" E ";" C060041";"8";"00 00 00 00 00 00 00 00";"....." "3.273";"34508.980";" E ";" C060041";"5";"00 00 00 00 00";"...." "3.274";"34509.222";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.275";"34509.222";" E ";" C040041";"2";"00 F1";".." "3.276";"34509.467";" E ";" C060041";"8";"00 00 00 00 00 00 00 00";"....." "3.277";"34509.468";" E ";" C060041";"5";"00 00 00 00 00";"...." "3.278";"34509.713";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.279";"34509.714";" E ";" C040041";"2";"00 F1";".." "3.280";"34509.959";" E ";" C060041";"8";"00 00 00 00 00 00 00 00";"....." "3.281";"34509.960";" E ";" C060041";"5";"00 00 00 00 00";"...." "3.282";"34510.495";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.283";"34510.496";" E ";" C040041";"2";"00 F1";".." "3.284";"34511.516";" E ";" C060041";"0";"";"" "3.285";"34511.759";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.286";"34511.760";" E ";" C040041";"2";"00 F1";".." "3.287";"34512.005";" E ";" C060041";"0";"";"" "3.288";"34512.251";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.289";"34512.252";" E ";" C040041";"2";"00 F1";".." "3.290";"34512.497";"E ";" C060041";"0";"";"" "3.291";"34512.739";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.292";"34512.739";" E ";" C040041";"2";"00 F1";".." "3.293";"34512.985";" E ";" C060041";"8";"D1 01 09 54 02 65 6E 48";"...T.enH" "3.294";"34512.986";"E ";"C060041";"5";"65 6C 6C 6F 21";"こんにちは!「 "3.295";"34513.231";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.296";"34513.232";" E ";" C040041";"2";"00 F1";".." "3.297";"34513.477";" E ";" C060041";"8";"D1 01 09 54 02 65 6E 48";"...T.enH" "3.298";"34513.478";"E ";"C060041";"5";"65 6C 6C 6F 21";"こんにちは!" "3.299";"34513.724";" E ";" C040041";"8";"01 2E 54 F7 C3 59 42 3E";"..T..YB>" "3.300";"34513.724";" E ";" C040041";"2";"00 F1";".."

S32K3 备用 RAM 数据在 Reset_Handler 之前已修改 你好， 当我使用 PE Micro 调试 S32K344 时，我发现了一个数组(__attribute__ ((section(".standby_data")))位于备用 RAM 段中的 volatile uint32_t WkupSourcestatus1[64];) 在进入 main() 时被意外修改。然后，如附图所示，我手动修改了寄存器，重新初始化了备用 RAM 区域。数据已正确初始化为 0，进入 main() 函数后，一切运行正常。但是，RESET 后，当我进入 Reset_Handler 时，WkupSourcestatus1 数组中的数据又被修改了。为什么会发生这种情况？我注意到数组中出现了大量的 0x5AA55AA5 值。这是否与 SBAF_BOOT_MARKER 有关？我在另一块电路板上测试过，现象相同。 8.png8.png 然后我改用 J-Link 进行调试，发现调试过程中 RESET 时没有出现异常。但是，在重新启动调试会话后，备用 RAM 区域中的所有数据都会变成 0xDEADBEEF。这是预期行为吗？ S32K344 S32DS3.6.4 RTD700 PE 版本 6.0.8 BR， 杰森

(ディープ)パワーダウン状態でJ-Link/OzoneをLPC55(S)28に接続した際のDM-AP接続動作が不安定になる こんにちは、 Debug.SetConnectMode(CM_ATTACH_HALT) を使用して、Ozone (J-Link) を電源オフまたはディープ電源オフモードの LPC5528 または LPC55S28 に接続すると、SWD アタッチ動作が不安定になるという問題が発生しています。私たちは、LPC5528を実行している2つの「同一」なカスタムボードと、すべてリビジョン1BでLPC55S28動作するNXP評価ボードで異なる結果を再現しました。今後、Debug Mailboxの復旧フローについて明確にしたいと思います。 設定 MCU:LPC5528とLPC55S28 デバッグプローブ:J-Link ツール:Ozone、Debug.SetConnectMode(CM_ATTACH_HALT) テストした電源モード:電源停止および深電源停止(POWER_EnterPowerDown() / POWER_EnterDeepPowerDown()で入力) 観察1 — ボードA、カスタムボード、LPC5528、パワーダウンとディープパワーダウンの両方 DM-AP IDCODEが解決されず、4回の再試行後もアタッチが完全に失敗し、リセットも発生しません。 InitTarget() start ERROR: Wrong DM-AP IDCODE detected: 0xFFFFFFFF InitTarget() end - Took 101ms （4回繰り返した後、）   Connection failed. 観察2 — ボードB、カスタムボード、LPC5528、パワーダウンとディープパワーダウンの両方 DM-AP IDCODEの読み取り値 0x00000000 最初の試行では失敗し、2回目の試行では明示的なデバッグメールボックス回復メッセージが報告され、成功します。 InitTarget() start ERROR: Wrong DM-AP IDCODE detected: 0x00000000 InitTarget() end - Took 101ms ConfigTargetSettings() start InitTarget() start CPU halted successfully after enabling debug access InitTarget() end - Took 7.40ms Found SW-DP with ID 0x6BA02477 ... Connected to target device. 観察3 — NXP評価ボード、LPC55S28、Power DownとDeep Power Downの両方 DM-AP IDCODEは 0x00000000 最初の試みで読み取られますが、2回目の試みでは成功 「Enable Debug アクセス」メッセージは 表示 されません — 通常のAPスキャンに直接進みます: InitTarget() start ERROR: Wrong DM-AP IDCODE detected: 0x00000000 InitTarget() end - Took 112ms ConfigTargetSettings() start InitTarget() start InitTarget() end - Took 3.93ms Found SW-DP with ID 0x6BA02477 Scanning AP map to find all available APs AP[0]: AHB-AP (IDR: 0x84770001, ADDR: 0x00000000) ... Connected to target device. ターゲットに到達可能な場合、デバイスは接続の観察可能な副作用としてリセットされ、デバイスは電源ダウン/ディープパワーダウンを終了します。 追加情報 この2枚のカスタムボードは、ハードウェアのリビジョンが同じで、同じソフトウェアと電源オフ／ディープ電源オフ構成で動作します。 評価ボードでは、power_manager_lpc例.cをカスタムボードと同じ(または非常に類似した)Power Down/Deep Power Down構成に修正しました。 すべてのデバイスは設定されたウェイクアップソースで起動でき、稼働中(低消費電力モードではない場合)に正常に接続できます。 すべてのボードは同じSDKバージョン(24.12.00)で動作しています。 質問 パワーダウンまたはディープパワーダウン状態のLPC55S28にデバッガー（SWD/Ozone/J-Link）を接続するには、常にチップの完全リセットが必要ですか？あるいは、これらのモードでリセットせずにコアを検査/停止するためのサポートされている方法はありますか？ ターゲットがスリープ状態のとき、DM-AP IDレジスタが0xFFFFFFFFを読み取るか、0x00000000を読み取るかは、何によって決まるのでしょうか？ 「デバッグアクセスを有効にした後にCPUが正常に停止した」(観察2)と、そのようなメッセージを一切示さずに静かに回復する(観察3)のデバッグメールボックス復旧パスの違いは何ですか? ターゲットに到達不可能(スリープ状態で、DPが完全に電源が切れている状態)での接続が、デバイスリセットではなく(Observation 1のように)きれいに失敗するようにデバイスやデバッグセッションを設定する方法はありますか?それとも、Observation 1が異常で、健康なハードウェアでは起こらないのでしょうか? よろしくお願いいたします。 ポーラ Re: Inconsistent DM-AP attach behavior when attaching J-Link/Ozone to LPC55(S)28 in (Deep)Power Down Hello デバッグモードはスリープ、ディープスリープ、電源ダウン、ディープ電源ダウンモードではサポートされていません。この情報はLPC552xユーザーマニュアル第13.3.1章からのものです。 LPC55S28にデバッガを接続するには、まず電源オフ状態の場合はリセットを使用してウェイクアップする必要があります。デバイスが電源オフ状態の間は、デバッグセッションを接続することはできません。 DM-AP IDレジスタが0xFFFFFFFFを読み取るか0x00000000かの違いは、0x00000000がコマンド成功、返却を示す応答であり、 UM11126 章50.5.7.2.1の表1064に記載されているように、0xFFFFFFFFは検出されない応答であることにある可能性があります。 観察1は奇妙に思えます。デバイスがまだ電源オフモードにあるため応答がない可能性もありますし、DM-APに正しく入れずデバッグできない可能性があります。選択肢として、ボードAのハードウェア問題でなければ相談してみるのも良いでしょう。ボードBは正常に接続可能です。 敬具、ルイス

NXP 希望用户如何将 Mbed TLS 与 Plug & Trust 中间件集成？ NXP 是否希望用户使用 Plug & Trust 中间件捆绑的 Mbed TLS 版本？如果是这样，NXP 是否能及时提供包含更新的 Mbed TLS 版本的中间件更新版本？例如，当前中间件捆绑了 Mbed TLS 3.6.2，尽管 Mbed TLS 3.6.7 已经可用。 SE050 Re: How Does NXP Expect Users to Integrate Mbed TLS with the Plug & Trust Middleware? 嗨@ph-yac ， 感谢您的联系！我的评论如下： Plug & Trust MW 从下游的 MCUXpresso SDK 获取 Mbed TLS，并且更新遵循 NXP 的 H1/H2 SDK 发布计划，而不是跟踪每个上游 Mbed TLS 补丁版本。目前捆绑的版本是3.6.2，下一次更新将在下一个 SDK 下游版本周期中发布。 中间件已根据捆绑版本进行正式验证，但同一 3.6.x 版本内的补丁级别升级可能存在问题。LTS分支通常风险较低。欢迎客户尝试手动替换捆绑的 Mbed TLS 源文件；只需使用 `SSS_HAVE_MBEDTLS_3_X` CMake 标志验证构建兼容性即可。NXP 不会对 MW 版本之间的每个补丁版本进行正式验证。 最新版 MW 同时支持 Mbed TLS 2.28.x 和 3.6.x 版本。通过 `SSS_HAVE_MBEDTLS_2_X` / `SSS_HAVE_MBEDTLS_3_X` CMake 标志进行分支。请注意，与 Mbed TLS 3.x 集成时应使用 **SSS ALT**（而不是 PSA ALT）。 Plug & Trust 中间件对 Mbed TLS 4.x 的支持目前正在考虑中，预计将于 2027 年第一季度发布。虽然尚未做出正式承诺，但已列入计划。 希望对您有所帮助。 祝你有美好的一天， 坎 ------------------------------------------------------------------------------- 笔记： - 如果此回复解答了您的问题，请点击“标记为正确答案”按钮。谢谢你！ - 我们会持续关注帖子，从最后一条回复发出后持续7周，之后的回复将被忽略。 如果您之后有相关问题，请另开新帖并引用已关闭的帖子。 -------------------------------------------------------------------------------

AMMCLib 对 S32R294 e200z7 内核的支持 您好，NXP团队， 我们正在为 S32R294 开发一个应用程序，并希望在其 e200z7 内核上使用 AMMCLib。 是否有官方支持 S32R294 的 AMMCLib 版本？如果没有，您能否推荐另一个与 S32R294 e200z7 内核兼容的 NXP 提供的数学库？ 另外，请与我们联系是否需要特定的 S32 Design Studio 工具链、SDK 或 RSDK 版本。 谢谢！ C|C++库 Re: AMMCLib support for S32R294 e200z7 cores 嗨，彼得， 谢谢你的解释。 我们的目标应用是雷达信号处理流程。我们计划在 S32R294 e200z7 内核上运行以下算法： 基于DML的到达方向估计 少量FFT运算 卡尔曼滤波，包括矩阵乘法、转置和线性系统求解或矩阵求逆 利用向量、矩阵和统计运算进行特征提取和轻量级雷达目标分类 在 e200z7 内核上运行这些算法可以减少 SPT 和 e200z7 之间的数据传输和数据格式转换，从而提高处理效率。 我们正在寻找适用于 S32R294 e200z7 内核的优化 FFT、复数运算、矩阵运算、向量运算和线性代数运算函数。NXP是否为这些应用场景提供合适的数学或DSP库？ 顺祝商祺！ Re: AMMCLib support for S32R294 e200z7 cores 你好， 目前还没有正式支持 S32R294 平台的 AMMCLib 版本。 AMMCLib 设备支持列表目前包括几个 Power Architecture MCU 系列（例如 MPC577xK/MPC5775E），但 S32R294 未列为支持的目标。 对于 S32R294 开发，NXP 的主要软件产品是 S32R29x 的 Radar SDK 以及 S32 Design Studio 电源架构工具链。 目标应用应该是什么？ 顺祝商祺！ Peter

i.MX6Q BOOT_CFG4[6] Custom Carrier variant detection Dear NXP Support Team,  one of our i.MX6Quad module customers has the requirement for a custom carrier board variant detection (loading different device tree in U-Boot). The system uses SD Card as boot source only. The customers idea is to use BOOT_CFG4[6] (high or low) to detect the custom board variant. Since BOOT_CFG4[6] is documented as "EEPROM Recovery Enable" and reserved for 'Serial-ROM' boot mode. We are wondering whether there might be any restrictions or problems if this pin is used on customer’s baseboard when booting from SD Card.   Can NXP comment on whether the BOOT_CFG4[6] can be used safely for the board variant detection without any impact on SD card boot.    Thank you in advance  Tim  i.MX6Quad Re: i.MX6Q BOOT_CFG4[6] Custom Carrier variant detection Hi, Thank you for your interest in NXP Semiconductor products, BOOT_CFG4[6] acts as "EEPROM Recovery Enable" and there would not have an impact on SD card boot, but a restriction. If you pull one board variant high, the impact would be regarding SD boot fail. BOOT_CFG4[6] acts as cross-boot-mode fallback mechanism, after failing the primary boot, BootROM would try to load boot firmware from ECSPI. Results in a unwanted phenomena, maybe has a bigger impact if ECSPI pins are used elsewhere in your design. However, if your setup is ok with this restriction when SD boot fails, you could use the pin. Regards

SBCFS2613 メインステート障害反応に関する説明が必要 こんにちは、NXPさん。 各レジスタで以下のフォルトに対して デフォルトのフェイルセーフ反応 ( FSXBとRSTBの主張)が設定されているか確認していただけますか? M_TSD_FLG M_REG_FLG M_VSUP_FLG 上記のレジスタの障害はINTB表示を提供するように構成されているため、 FSXBやRSTBのアサートなどのデフォルトのフェイルセーフ反応も備えているかどうかを明確にする必要がある。 ありがとうございます シヴァハリ・G Re: Clarifications required for SBCFS2613 Main state Faults reaction こんにちは、RafaRさん。 あなたがどのPNについて言及しているのか、正確には特定できませんでした。 私はMFS2613AMDA6を使用しています。 FS0B（FSXB）やRSTBアサーションなどのフェイルセーフ反応は、フラグ自体に自動的に関連付けられるわけではなく、対応するフェイルセーフ構成に依存します。 はい、すべてのレギュレータのUV/OV障害には、フェイルセーフ構成レジスタ「 FS_I_OVUV_SAFE_REACTION1」と「FS_I_OVUV_SAFE_REACTION2」があります。しかし、INTBのマスキング/アンマスキング機能でこれらの障害を構成できるのに、すべてのレギュレータの過電流障害に対してフェイルセーフ反応を構成する機能はありますか？ OC障害の例（VBSTOV_I、VBSTOC_I、VPREOC_I、TRK1OC_I、COREOC_I） ありがとうございます シヴァハリ・G Re: Clarifications required for SBCFS2613 Main state Faults reaction こんにちは、 シヴァハリ 良い一日！ どのPNについて言及されているのか正確には特定できませんでしたが、一般的にはこれはFS26のすべてのバージョンに当てはまります。 RafaR_0-1787266460038.pngRafaR_0-1787266460038.pngRafaR_0-1787266460038.png 要約すると、M_TSD_FLG、M_REG_FLG、およびM_VSUP_FLGのフラグは、デフォルトでは割り込みソースです。FS0B(FSXB)やRSTBアサーションのようなフェイルセーフ反応は、フラグ自体に自動的に関連付けられず、対応するフェイルセーフ構成に依存します。例えば、TSD障害は明確な例であり、ディープフェイルセーフへとエスカレーションする設定が可能です。 この情報がお役に立てば幸いです。他に何かご不明な点がありましたら、お気軽にお問い合わせください。 良い一日をお過ごしください。幸運を祈ります。 Re: Clarifications required for SBCFS2613 Main state Faults reaction こんにちは、シヴァハリさん 良い一日！ 残念ながら、FS26には電流に関するFS_I_OVUV_SAFE_REACTION1/2に相当する機能はありませんが、すべてのLDOとTRKには電流リミッターが搭載されているため、オーバークロックが検出されても安全な状態が維持され、確認する時間的余裕が生まれます。発生源によっては、例えばVPREのように、異なるプロセスが開始される場合があります。 RafaR_0-1787355219229.pngRafaR_0-1787355219229.png この情報がお役に立てば幸いです。他に何かご不明な点がありましたら、お気軽にお問い合わせください。 良い一日をお過ごしください。幸運を祈ります。

imx8mp-evk SAI5外部I2Sマイク（SPH0645） - クロック生成に失敗しました。正しいクロックについて助けが必要です。 こんにちは、 基板：i.MX8MPLUSLPD4-EVK（8MPLUS-BBベース基板）   SAI5に外部I2S MEMSマイクロフォン（Knowles SPH0645LM4H）を取り付けます。 J21（EXP_CN）に物理的に配線されているSoC側のピンを使用する ベースボードの回路図に従って、レベルシフターU57/U58を介して拡張ヘッダーを接続 （SPF-46370）   1. ハードウェア配線（回路図と照合し、オシロスコープで検証済み）   SPH0645 BCLK -> J21 ピン 40 ("PDM_CLK", SoC パッド SAI5_RXC) SPH0645 LRCL -> J21 ピン 32 ("PWM4_3V3", SoC パッド SAI5_RXFS) SPH0645 DOUT -> J21 ピン 38 ("PDM_STREAM_0"、SoC パッド SAI5_RXD0) SPH0645 SEL - > GND(左チャンネル) SPH0645 3V -> J21 ピン 1 SPH0645 GND  -> J21 ピン 6   外部I2S MEMSマイクロフォン（SPH0645）を接続しようとしています SAI5、J21拡張ヘッダーに配線（BCLK -> SAI5_RXC、LRCL -> SAI5_RXFS、DOUT > SAI5_RXD0、8MPLUS-BB回路図と照合して確認済み （オシロスコープで確認済み）。   私たちはこの問題に直面しており、解決のための支援を必要としています。   サウンドカードは正しく認識されています。   root@imx8mp-LPDDR4-EVK:~# Arecord -l カード2:SPH0645audio [SPH0645-オーディオ]、デバイス0:...   しかし、クロックエラーにより録音が失敗します。   root@imx8mp-lpddr4-evk:~# arecord -D hw:CARD=sph0645audio,DEV=0 \ -f S16_LE -r 48000 -c 1 mic.wav [  140.950940]fsl-sai 30c50000.sai:必要な処方率を算出できませんでした: 3072000 [  140.958042]fsl-sai 30c50000.sai:ASoC: 30c50000.sai の snd_soc_dai_hw_params でエラーが発生しました:-22 arecord: set_params:1435: ハードウェアパラメータをインストールできません   clk_summaryを確認すると、sai5は依然として24MHzから派生していることがわかります。 オーディオPLLではなくオシレーター:   sai_pll_out_div2      0  0  50000  Y   0  0  0  24576000 sai5                  0  0  50000  N   0  0  0  24000000 sai5_root             0  0  50000  N   0  0  0  24000000   現在の&sai5ノード：   &sai5 { #sound-dai-cells = <0> pinctrl-names = "default"; pinctrl-0 = <&pinctrl_sai5>; assignment-clocks = <&clk IMX8MP_CLK_SAI5>; assignment-clock-parents = <&clk IMX8MP_AUDIO_PLL1_OUT>; 割り当てられたクロックレート = <12288000>; fsl、sai-mclk方向出力; fsl、sai非同期; fsl,dataline = <0 0x1 0x0>; ステータス = "okay" };   pinctrl_sai5: sai5grp { fsl,pins = < MX8MP_IOMUXC_SAI5_RXFS__AUDIOMIX_SAI5_RX_SYNC 0xd6 MX8MP_IOMUXC_SAI5_RXC__AUDIOMIX_SAI5_RX_BCLK 0xd6 MX8MP_IOMUXC_SAI5_RXD0__AUDIOMIX_SAI5_RX_DATA00 0xd6 ＞ };   また、pinctrlグループが このボード上のSAI5_RXC/RXD0/RXFSと同じ物理パッドです。   SAI5のクロックをオーディオPLLに正しくルーティングするにはどうすればいいでしょうか。 24MHz発振器を使用する代わりに、3072000Hz（48kHz）を生成する パス？   参考までに画像も添付しました。   ありがとう。 IMG_8200.jpegIMG_8200.jpeg IMG_8205.jpegIMG_8205.jpeg    preview.jpgpreview.jpg preview (1).jpgプレビュー（1）.jpg    Re: imx8mp-evk SAI5 external I2S mic (SPH0645) - clock derivation fails, need help with correct cloc こんにちは、 次の設定を試してみることをお勧めします。 &sai5 { #sound-dai-cells = <0>; pinctrl-names = "default"; pinctrl-0 = <&pinctrl_sai5>; assigned-clocks = <&clk IMX8MP_CLK_SAI5>; assigned-clock-parents = <&clk IMX8MP_AUDIO_PLL1_OUT>; assigned-clock-rates = <12288000>; clocks = <&audio_blk_ctrl IMX8MP_CLK_AUDIOMIX_SAI5_IPG>, <&clk IMX8MP_CLK_DUMMY>, <&audio_blk_ctrl IMX8MP_CLK_AUDIOMIX_SAI5_MCLK1>, <&clk IMX8MP_CLK_DUMMY>, <&clk IMX8MP_CLK_DUMMY>, <&clk IMX8MP_AUDIO_PLL1_OUT>, <&clk IMX8MP_AUDIO_PLL2_OUT>; clock-names = "bus", "mclk0", "mclk1", "mclk2", "mclk3", "pll8k", "pll11k"; fsl,sai-asynchronous; fsl,dataline = <0 0x1 0x0>; status = "okay"; }; クロックやクロック名のバインディングがない場合、ドライバは24 MHz発振器にフォールバックします。また、マイクに接続しない場合は、fsl,sai-mclk-direction-outputプロパティは必要ありません。 よろしくお願いいたします。

FRDM-KL25Z Documentation for USB-C Version Hi All, Does anyone know where I can find the manual and/or schematic for the USB-C version of the FRDM-KL25Z? nxp.com and their reseller sites appear to only have data on the mini-B USB version of the FRDM-KL25Z. Thanks, Peter Freedom Development Platform

AMMCLib support for S32R294 e200z7 cores Hello NXP team, We are developing an application for the S32R294 and would like to use AMMCLib on its e200z7 cores. Is there an AMMCLib release that officially supports the S32R294? If not, could you recommend another NXP-provided math library that is compatible with the S32R294 e200z7 core? Please also let us know whether a specific S32 Design Studio toolchain, SDK, or RSDK version is required. Thank you. C|C++ Libraries Re: AMMCLib support for S32R294 e200z7 cores Hi Peter, Thank you for the clarification. Our target application is a radar signal-processing pipeline. We plan to run the following algorithms on the S32R294 e200z7 cores: DML-based direction-of-arrival estimation A small number of FFT operations Kalman filtering, including matrix multiplication, transposition, and linear-system solving or matrix inversion Feature extraction and lightweight radar target classification using vector, matrix, and statistical operations Running these algorithms on the e200z7 cores would reduce data transfers and data-format conversions between the SPT and e200z7, which should improve processing efficiency. We are looking for optimized FFT, complex arithmetic, matrix, vector, and linear algebra functions for the S32R294 e200z7 cores. Does NXP provide a suitable math or DSP library for these use cases?  Best regards, Re: AMMCLib support for S32R294 e200z7 cores Hello, There is not an AMMCLib release that officially supports the S32R294 platform. The AMMCLib device support list currently includes several Power Architecture MCU families (for example MPC577xK/MPC5775E), but S32R294 is not listed as a supported target. For S32R294 development, NXP's primary software offering is the Radar SDK for S32R29x together with the S32 Design Studio Power Architecture toolchain. What should be the target application? Best regards, Peter

Clarifications required for SBCFS2613 Main state Faults reaction Hi NXP, Could you please confirm whether a default fail-safe reaction (assertion of FSXB and RSTB) is configured for the following faults in the respective registers? M_TSD_FLG M_REG_FLG M_VSUP_FLG Since the faults in the above registers are configured to provide an INTB indication, clarification is required on whether they also have any default fail-safe reaction, such as assertion of FSXB and/or RSTB. Thanks, Sivahari G Re: Clarifications required for SBCFS2613 Main state Faults reaction Hi RafaR, I couldn't identify exactly which PN you were referring to? I am using MFS2613AMDA6. A fail-safe reaction such as FS0B (FSXB) and/or RSTB assertion is not automatically associated with the flag itself and depends on the corresponding fail-safe configuration. Yes, absolutely for all regulators UV/OV fault has failsafe configuration registers "FS_I_OVUV_SAFE_REACTION1" and " FS_I_OVUV_SAFE_REACTION2 ". But Is there any provision to configure fail-safe reaction for all regulator Over Current Faults? since we have provisions to configure INTB masking/unmasking for those faults. Example OC Faults(VBSTOV_I, VBSTOC_I, VPREOC_I, TRK1OC_I, COREOC_I) Thanks, Sivahari G Re: Clarifications required for SBCFS2613 Main state Faults reaction Hello Sivahari Good day! I couldn't identify exactly which PN you were referring to, but in general this applies to all versions of FS26. RafaR_0-1787266460038.pngRafaR_0-1787266460038.pngRafaR_0-1787266460038.png In summary, the flags in M_TSD_FLG, M_REG_FLG, and M_VSUP_FLG are interrupt sources by default. A fail-safe reaction such as FS0B (FSXB) and/or RSTB assertion is not automatically associated with the flag itself and depends on the corresponding fail-safe configuration, with TSD faults being an explicit example that can be configured to escalate into Deep Fail Safe. I hope this information has helped you, please let me know if you need help with anything else. Have a great day and best of luck. Re: Clarifications required for SBCFS2613 Main state Faults reaction Hello Sivahari Good day! Unfortunately, the FS26 does not have an equivalent to FS_I_OVUV_SAFE_REACTION1/2 for currents, but, all LDOs and TRKs have a current limiter, so they should remain safe even if an overclock is detected, giving you time to check it. Depending on where it originates, a different process may begin, for example, VPRE. RafaR_0-1787355219229.pngRafaR_0-1787355219229.png I hope this information has helped you, please let me know if you need help with anything else. Have a great day and best of luck.

NXPはユーザーにPlug and TrustミドルウェアとMBED TLSをどのように統合することを期待しているのでしょうか? NXPはユーザーにPlug & Trustミドルウェアに付属しているMbed TLSのバージョンを使うことを期待しているのでしょうか?もしそうなら、NXPは新しいMbedのTLSバージョンを含む更新されたミドルウェアリリースをタイムリーに提供しているのでしょうか?例えば、現在のミドルウェアバンドルにはMbed TLS 3.6.2が含まれています。Mbed TLS 3.6.7は既に利用可能ですが。 SE050 Re: How Does NXP Expect Users to Integrate Mbed TLS with the Plug & Trust Middleware? こんにちは、@ph-yac さん。 ご連絡ありがとうございます！私の意見は以下の通りです。 Plug & Trust MWはMCUXpresso SDKの下流からMbed TLSを供給し、アップデートはNXPのH1/H2 SDKリリーススケジュールに従って行われ、すべての上流Mbed TLSパッチリリースを追跡するわけではありません。現在同梱されているバージョンは3.6.2です。次のアップデートでは、次のSDKのダウンストリームリリースサイクルが導入されます。 ミドルウェアはバンドルされたバージョンに対して正式に検証されていますが、同じ 3.6.x 内のパッチレベルのアップグレードではLTS支店は一般的にリスクが低い。お客様は、バンドルされたMbedのTLSソースファイルを手動で置き換えることを試みることができます。ビルド互換性は'SSS_HAVE_MBEDTLS_3_X' CMakeフラグで確認してください。NXPは、MWリリース間のすべてのパッチリリースを正式に検証するわけではありません。 最新のMWはMbed TLS 2.28.xと3.6.xの両方をサポートしています`SSS_HAVE_MBEDTLS_2_X` / `SSS_HAVE_MBEDTLS_3_X` CMakeフラグを介して分岐します。Mbed TLS 3.x と統合する場合は、**SSS ALT**（PSA ALT ではありません）を使用する必要があることにご注意ください。 Plug & Trust ミドルウェアにおけるMbed TLS 4.xのサポートは、2027年Q1のリリースに向けて現在検討されています。正式な約束はまだなされていないが、ロードマップには含まれている。 お役に立てば幸いです。 すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとうございます! - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 -------------------------------------------------------------------------------

imx8mp-evk SAI5 external I2S mic (SPH0645) - clock derivation fails, need help with correct clock Hello, Board: i.MX8MPLUSLPD4-EVK (8MPLUS-BB base board)   attach an external I2S MEMS microphone (Knowles SPH0645LM4H) to SAI5, using the SoC-side pins that are physically routed to the J21 (EXP_CN) expansion header via level shifters U57/U58, per the base board schematic (SPF-46370).   1. Hardware wiring (confirmed against schematic, verified on scope)   SPH0645 BCLK -> J21 pin 40 ("PDM_CLK",      SoC pad SAI5_RXC) SPH0645 LRCL -> J21 pin 32 ("PWM4_3V3",     SoC pad SAI5_RXFS) SPH0645 DOUT -> J21 pin 38 ("PDM_STREAM_0", SoC pad SAI5_RXD0) SPH0645 SEL  -> GND (left channel) SPH0645 3V   -> J21 pin 1 SPH0645 GND  -> J21 pin 6   We are trying to connect an external I2S MEMS microphone (SPH0645) to SAI5, wired to the J21 expansion header (BCLK -> SAI5_RXC, LRCL -> SAI5_RXFS, DOUT -> SAI5_RXD0, confirmed against the 8MPLUS-BB schematic and verified on oscilloscope).   We are facing this issue and need help resolving it:   The sound card registers correctly:   root@imx8mp-lpddr4-evk:~# arecord -l card 2: sph0645audio [sph0645-audio], device 0: ...   But recording fails with a clock error:   root@imx8mp-lpddr4-evk:~# arecord -D hw:CARD=sph0645audio,DEV=0 \     -f S16_LE -r 48000 -c 1 mic.wav [  140.950940] fsl-sai 30c50000.sai: failed to derive required Rx rate: 3072000 [  140.958042] fsl-sai 30c50000.sai: ASoC: error at snd_soc_dai_hw_params on 30c50000.sai: -22 arecord: set_params:1435: Unable to install hw params   Checking clk_summary shows sai5 is still deriving from the 24MHz oscillator rather than the audio PLL:   sai_pll_out_div2      0  0  50000  Y   0  0  0  24576000 sai5                  0  0  50000  N   0  0  0  24000000 sai5_root             0  0  50000  N   0  0  0  24000000   Our current &sai5 node:   &sai5 { #sound-dai-cells = <0>; pinctrl-names = "default"; pinctrl-0 = <&pinctrl_sai5>; assigned-clocks = <&clk IMX8MP_CLK_SAI5>; assigned-clock-parents = <&clk IMX8MP_AUDIO_PLL1_OUT>; assigned-clock-rates = <12288000>; fsl,sai-mclk-direction-output; fsl,sai-asynchronous; fsl,dataline = <0 0x1 0x0>; status = "okay"; };   pinctrl_sai5: sai5grp { fsl,pins = < MX8MP_IOMUXC_SAI5_RXFS__AUDIOMIX_SAI5_RX_SYNC 0xd6 MX8MP_IOMUXC_SAI5_RXC__AUDIOMIX_SAI5_RX_BCLK 0xd6 MX8MP_IOMUXC_SAI5_RXD0__AUDIOMIX_SAI5_RX_DATA00 0xd6 >; };   We also disabled &micfil and &pwm4, since their pinctrl groups share the same physical pads as SAI5_RXC/RXD0/RXFS on this board.   How do we correctly route SAI5's clock through the audio PLL so it can derive 3072000 Hz (48kHz) instead of sitting on the 24MHz oscillator path?    Also attached the some images for your reference.    Thank you. IMG_8200.jpegIMG_8200.jpeg IMG_8205.jpegIMG_8205.jpeg    preview.jpgpreview.jpg preview (1).jpgpreview (1).jpg    Re: imx8mp-evk SAI5 external I2S mic (SPH0645) - clock derivation fails, need help with correct cloc Hello, I suggest you try with the next configuration: &sai5 { #sound-dai-cells = <0>; pinctrl-names = "default"; pinctrl-0 = <&pinctrl_sai5>; assigned-clocks = <&clk IMX8MP_CLK_SAI5>; assigned-clock-parents = <&clk IMX8MP_AUDIO_PLL1_OUT>; assigned-clock-rates = <12288000>; clocks = <&audio_blk_ctrl IMX8MP_CLK_AUDIOMIX_SAI5_IPG>, <&clk IMX8MP_CLK_DUMMY>, <&audio_blk_ctrl IMX8MP_CLK_AUDIOMIX_SAI5_MCLK1>, <&clk IMX8MP_CLK_DUMMY>, <&clk IMX8MP_CLK_DUMMY>, <&clk IMX8MP_AUDIO_PLL1_OUT>, <&clk IMX8MP_AUDIO_PLL2_OUT>; clock-names = "bus", "mclk0", "mclk1", "mclk2", "mclk3", "pll8k", "pll11k"; fsl,sai-asynchronous; fsl,dataline = <0 0x1 0x0>; status = "okay"; }; Without the clocks/clock-names binding, the driver falls back to the 24 MHz oscillator. Also, there is no need of fsl,sai-mclk-direction-output property if you are not connecting it to the microphone. Best regards.

USB-C版のFRDM-KL25Zドキュメント こんにちは、皆さん。 FRDM-KL25ZのUSB-C版のマニュアルや回路図をどこで見つけられるかご存知の方はいませんか?nxp.com およびその販売店サイトでは、FRDM-KL25Zのmini-B USBバージョンのデータしか持っていません。 ありがとう、 ピーター Freedom開発プラットフォーム

i.MX6Q BOOT_CFG4[6] 自定义载体变体检测 尊敬的恩智浦技术支持团队： 我们的一位 i.MX6Quad 模块客户要求进行自定义载板变体检测（在 U-Boot 中加载不同的设备树）。 该系统仅使用SD卡作为启动源。 客户的想法是使用 BOOT_CFG4[6]（高或低）来检测定制板变体。 由于 BOOT_CFG4[6] 被记录为“EEPROM 恢复启用”，并且保留用于“串行 ROM”启动模式。 我们想知道，如果从SD卡启动时，客户底板上的这个引脚使用不当，是否会有任何限制或问题。 NXP能否就BOOT_CFG4[6]能否安全地用于板变体检测而不对SD卡启动产生任何影响发表评论？ 先感谢您 蒂姆 i.MX6 四核 Re: i.MX6Q BOOT_CFG4[6] Custom Carrier variant detection 您好， 感谢您对恩智浦半导体产品的关注， BOOT_CFG4[6] 用作“EEPROM 恢复启用”，不会对 SD 卡启动产生影响，但会造成限制。 如果将某个板型号拉高，则会导致 SD 卡启动失败。BOOT_CFG4[6] 充当交叉启动模式的回退机制，在主启动失败后，BootROM 将尝试从 ECSPI 加载启动固件。 这会导致不希望出现的现象，如果 ECSPI 引脚在您的设计中的其他地方使用，则可能会产生更大的影响。但是，如果你的设置可以接受 SD 卡启动失败时的这种限制，你可以使用引脚。 此致