Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
Issue with internal DCDC DCDC_ANA_SENSE and VOUT_DCDC_1V8/DCDC_ANA Dear NXP support team, While working with custom board with MX RT1172, while capturing waveforms of DCDC_ANA_SENSE, we found initial ramp to 1.9V then it stabilises at 1.51V. Could you tell why this is happening, I have attached waveforms and schematic for your reference. deeporbit_0-1784609948051.png deeporbit_1-1784609973813.jpeg Looking forward to hearing from you. Regards, Deep Re: Issue with internal DCDC DCDC_ANA_SENSE and VOUT_DCDC_1V8/DCDC_ANA Hi @deeporbit , Thank you so much for your interest in our products and for using our community. Based on the waveform provided, the steady-state voltage of VOUT_DCDC_1V8 ( DCDC_ANA_SENSE) is approximately 1.51 V, which does not match the expected behavior. On the MIMXRT1170-EVKB, I test and found the DCDC_1V8_OUT rail regulates at approximately 1.8 V. I would recommend checking the following: 1: Confirm that DCDC_ANA_SENSE is correctly connected to VOUT_DCDC_1V8 , and check whether the 0-Ω feedback resistor R166 is properly populated and soldered. 2: Check whether any external 1.8 V regulator, peripheral, level shifter, or other power domain is connected to the VDD_1V8 / VOUT_DCDC_1V8 rail and may be pulling or back-driving the rail. 3: Check the total load connected to DCDC_ANA / VOUT_DCDC_1V8 . The load on DCDC_ANA must not exceed its specified output capability of 150 mA. mayliu1_1-1784626389774.png 4: If possible, isolate the downstream 1.8 V loads and measure VOUT_DCDC_1V8 again. If the rail returns to around 1.8 V after isolation, the issue is likely related to excessive load or an external circuit connected to the 1.8 V rail.  Best regards, May
記事全体を表示
68LC302およびシリアルブートストラップ機能 こんにちは、みんな。願わくば、2026年にもLC302に関する知識を頭の片隅に留めている人がまだ生きていていてほしい。 LC302を使った小さなプロジェクトに取り組んでいて、シリアルブートストラップ機能を使いたいと思っています。どうしても動作させることができないのですが、動作させるために何か特別な手順が必要なのでしょうか? 思いつく限りのことはすべて試しましたが、今持っているLC302に何か故障があるかもしれないので交換しようと考えていますが、その前に質問しておきたいと思いました。ちなみにパッケージのマークは(Motorolaロゴ入り): MC68LC302PU25CT 2J29A QQDJ0316 5Vで電源を供給しています。 基本的に、送信したものをエコーバックしても返してくれません。同じ問題を説明していると思われる以下の投稿を見つけましたが、私の場合は同じ問題が発生していないようです。https ://community.nxp.com/t5/ColdFire-68K-Microcontrollers/We-have-been-using-the-68LC302-for-decades-without-major/mp/612300 私が試したこと/スコープ/論理アナライザーで観察できること: PLLモードと非PLLモードの両方を試してみました。PLLモードでは4MHzの発振器を使用しました(4.192MHzの発振器は入手困難です)。このモードでは、9174ボー(4MHz×4、/109、/16)を使用しました。PLLを使用しない場合は、ボーレート11467の20MHz発振器を使用しました。信号発生器を使って4.192MHzを入力し、データシートに記載されているボーレートも試してみましたが、うまくいきませんでした。 PA7をハイにしてブートストラップモードを無効にすると、ASピンで一時的な動きが観察できます。おそらくCPUが外部メモリからリセットベクトルを読み取ろうとしているのでしょう。PA7を低くしてブートストラップモードを有効にすると、この動作はもう見られません。おそらくCPUがリセット状態にあるためでしょう。 早い段階で、PA7には何らかの電流源があるようで、約3~4mAの電流を供給していることが分かりました(電流モードでマルチメーターで測定)。これにより、外部のプルダウン抵抗が追いつかず、ロジックハイが発生していました。これは非常に大きな電流値のように感じるのですが、どなたかその理由を説明できますか?上記のスレッドでPA7が予期せず高すぎる数値を引き上げた原因と漠然と関係しているようです。もしかしたら私の部品に不具合があるのかもしれません。 ResetとHALTが同時にアサートされています(私は過去数年間、趣味のプロジェクトで68kに関する豊富な経験を持っています)。 🙂 TX/RX信号の極性を含め、すべての配線を二重三重に確認し、念のためSCC1のフロー制御入力も無効状態に戻しました。オシロスコープで測定したところ、USBシリアルアダプターが私が求めるボーレートを確実に生成し、TXからRXへのループでパテに送った文字をエコーバックできるので、特に異常はないとかなり自信を持っています。 メモリバスはまだ配線していません。今のところ、シリアルでコードを読み込んでLEDを点滅させられるかどうか試したいだけなのですが、BUSWピンは16ビットバス動作用にストラップされています。もし関係あるなら? ハンダ付けを外す前に、他に何か良い提案があれば教えてください。 よろしくお願いします! Re: 68LC302 and serial bootstrap feature こんにちは、メッセージありがとうございます。 SCC1関連のピンを使用していることを確認しました。 私のセットアップはワイヤーラップ付きのパーフボード上なので、ワイヤーラップ以外にピンに影響はありません。マルチメーターで確認したところ、リセットとハルトが同時にアサートされ、0Vに達していること、およびすべてのストラップピンが必要な電圧レベルに達しており、ピンが浮いている状態ではないことを確認しました。 また、私の投稿で述べたように、信号発生器から供給される4.192MHzとデータシートに記載されているボーレートも試してみましたが、効果はありませんでした。 CD1を否定状態に結びつけたと言ったのは、用語を混同していただけで、実際にはCTS1とともに接地(アサート)に結び付けられています。 テストとして576バイトを送ってみます。もしかしたら何らかの理由でエコーリングが返っていないのかもしれませんが、正しく受信しているかもしれません。 よろしくお願いします。 Re: 68LC302 and serial bootstrap feature こんにちは、 まず最初に確認するのは CD1 です。LC302のシリアルブートストラップエコーパスについては、マニュアルによるとSCCハードウェアは TXD1 で受信した文字をエコー返すが、 CD1 を主張しなければならない。SCC1では外部 CD1 ピンをローに結びつける必要がある。SCC1モデム制御入力を「否定」状態にした場合、それがエコーが表示されない理由かもしれません。 LC302のブート説明におけるその他の重要なポイント: シリアルブートストラップは、ハードリセット時にサンプリング PA7 = 0 によって有効化されます。ここでハードリセットとは、 RESET と HALT の両方が主張されることを意味します。 PA7 浮いてはいけません。リセット時には、意図的に上下に引っ張る必要があります。 SCC1で受信した最初の576バイトはデュアルポートRAMに格納され、受信した各文字は TXD1 からエコーバックされます。デバイスは576バイトすべてを受信するまでブートモードを終了しません。 内部クロックブートストラップの場合、公称クロックの仮定は4.192 MHzまたは32.768 kHzで、SCCは約9600ボーにプログラムされています。 非同期UARTモードでは、外部クロックオプションを使用する場合、ビットレートは TCLK1/RCLK1 クロックレートの1/16になります。 部品交換前に、まさにこの最小限のセットアップを試してみてください。 RESET と HALT を同時に低レベルで押し続けます。 PA7/BOOT ボード上のどんな負荷にも負けないくらいの強さで、低い位置にしっかりと固定してください。 PA5 で目的の時計モードを選択してください。 PA5 = 0 : 内部ブートクロックモード。 PA5 = 1 : TCLK1/RCLK1 の外部クロック、16 ボー。 PA12/MODCLK0 クロックソースと常に一致させて接続してください。マニュアルでは、ハードリセット中にこれをサンプリングして、公称 EXTAL 周波数を識別します。 CD1 低く結ぶ。 RXD1 、 TXD1 、 RCLK1 、および TCLK1 配線は、SCC2ではなくSCC1に準拠させてください。LC302の説明にあるブート機能はSCC1に関するものです。 受信が正常に機能していれば、エコーは文字ごとに表示されるはずですが、1文字だけでなく、576バイトのテストストリーム全体を送信してください。 PA7 から発生する3~4mAは疑わしい。データシートレベルで取得された入力リーク電流値は最大でもわずか20μAで、ミリアンペアをはるかに下回っています。 PA7 双方向の多機能ピンでもあるため、他の何かがそれを駆動している場合や、部品がすでにリセットサンプリング状態を終了している場合は競合が発生する可能性がありますが、ブートストラップとしてのリセット中は、ローを読み取るためだけに数mAをシンクする必要はありません。 PA7 の基板レベルのプルアップ/ドライバー/はんだブリッジを確認し、パッケージのピンの向きを確認し、 RESET と HALT の両方がアクティブに設定されている間に電流を測定してください。 もう一つ実用的な注意点があります。あなたの4MHzの内部クロックの試みは、4.192MHzとは等価ではありません。反対側を調整すれば一部のUARTsでは十分に近いかもしれませんが、ドキュメント内の内部ブートストラップモードは標準的なLC302クロック値を想定しているため、変数を除外するには4.192 MHzで記載されたボーを使ったり、外部クロックモードを使いクリーン TCLK1/RCLK1 = 16 × baud を提供したりできます。   よろしくお願いします。 Re: 68LC302 and serial bootstrap feature SO、68LC302を別のものに交換し、約2秒間は動作しました(送信していた文字が反響しました)が、電源を入れ直すとまた動作しなくなりました。 最初はCD1を接地していませんでした。なぜならデータシートにはシリアルブートストラップの目的で「気にしない」と書かれており、この構成では確かに動作していたからです。動作しなくなった後、CD1を接地してみましたが、効果はありませんでした。 とても近く、しかし遠い。このプロジェクトは呪われているに違いない。 😞 このモデルはPA7に重い電流源があり、十分に引き下げるにはかなり強い抵抗か、それを上書きするためにトライステートドライバーが必要です。 Re: 68LC302 and serial bootstrap feature チップを壊していると思うよ。それにはいくつかの方法がありますが、あなたの投稿を読む限り、2つの可能性が考えられます。 あなたは外部信号発生器からクロックを供給している(または供給していた)。反射やオーバーシュートを避けるために、信号発生器からのケーブルを終端しましたか?信号発生器から50オームの同軸ケーブルが出ていて、その端に50オームの抵抗器が接続されていない場合、(反射による)電圧が10Vから-5Vまで変動します。それでは確実にチップが壊れるだろう。 Agilent製の信号発生器(他のメーカーのものも同様かもしれません)をお持ちの場合は、「0~5V」にプログラムし、「終端あり/なし」オプションに気づかずに、終端ありに設定して信号を追加しない場合、0~10Vが生成され、その後-10V~20Vにグリッチします。CPUのクロック信号を、高性能な(100MHz以上の高周波)オシロスコープで確認してください。 CPUのシリアルポートを駆動するチップはどのように電源を供給していますか?CPUに電力を供給しているMAX RS232トランシーバ(PCなどから12V RS232が供給されている)はありますか?それともCPUに直接コネクテッドされた外部TTLレベルのシリアルポート(3V3または5V)を使っていますか?後者を使用している場合、CPUの電源を切っても、そのCPUピンには外部電圧が供給され続けます。TTL-RS232は5Vでアイドル状態なので、そうするとピンを損傷させたり、致命的なラッチアップを引き起こす可能性があります。Googleによると、このチップはこれをすると致命的なラッチアップを起こす可能性があるそうです。Wikipediaで「ラッチアップ」を調べてみてください。 そして、すべての機器がしっかりと接地されていることを確認してください。これは、CANを使っている人がいつも忘れてしまうこともあります。RS-232も同様です。 Tom Re: 68LC302 and serial bootstrap feature 最初に信号発生器を使ってテストしたときは、終端処理をしていませんでした。最近のCASEでは、搭載の20MHz発振器を使い、PLLの設定は一時的に使って簡略化しています。(ただし、これはプロジェクトの最終バージョン(もし完成すればの話ですが)で実行したい構成ではありません。なぜなら、別の部品を駆動するためにも4MHzの発振器を使用したいからです。) 基板全体の電源は、Mikroe製の小型USB-シリアルモジュールから供給されており、このモジュールにはMCP2221Aが搭載されている。残念ながらこれは5V電源と直列のダイオードがつながっているため、基板は4.7Vに近い電圧しか見ていませんが、ベンチ型電源ユニットを使って5Vを供給したこともあります。CPUに電源がないのに、どのピンにも5V信号が出るCASEは思い浮かびません。すべてのピンに電源が入っているか、ないかのどちらかです。 しかし、もしそれがラッチアップでチップを壊す可能性があるなら、今のうちにプロジェクト全体を諦めるかもしれません。なぜなら、Arduinoスタイルのボードにビルディングすることを検討しているからです。もしこれらの部品が奇妙で奇妙な電源状況に過敏すぎるなら、このプロジェクトにはおそらく非常に適さないでしょう。 😞 Re: 68LC302 and serial bootstrap feature 別の選択肢としては、プリント基板上にきちんと何かを製作するという方法もあるでしょう。すでに設計済みですが、まずプロトタイプでその設計をテストしてからPCBに移行したいと思っています。電気的な環境がより優れたプリント基板上に構築してみたら、もしかしたらうまくいくかもしれない、という気がしているんです。 試作を考えた理由の一つは、ストラップとGPIOの間のストラップピンを多重化してリセット時にブートストラップモードに入る正しいロジックを確保するためでした。リセットとブートストラップ有効化は、一部のMCP2221A GPIOによって提供されており、単独でリセットを行うか、ブートストラップを有効にしたままリセットできます。 私の信号発生器はSiglent SDG2122Xです。私がこれを使用する際は、ピークツーピークを5Vに設定し、オフセットを2.5Vに設定することで、-2.5Vから+2.5Vではなく、0Vから5Vの範囲で動作するようにしています。 私のオシロスコープはKeysight MSOX2024Aで、それを使って信号発生器から送られてくる信号を確認しました。その時点で完全に最適なグラウンドセットアップを使っていたとは言えず、クロック信号にオーバーシュートやアンダーシュートが見られましたが、それはスコーププローブにグループクリップやグラウンドスプリングを使っていなかったからだと思います。チップのピンで見た周波数を測定し、電圧が5Vに達しているかを二重に確認することに興味がありました。何にも引きずり込まれることはない。どれくらいオーバーシュート/アンダーシュートだったかは覚えていないので、もう一度測ってみる必要があるでしょう。 Re: 68LC302 and serial bootstrap feature ワイヤーラッピングには何の問題もありません。それをベースにした非常に高速なシステムをいくつか見たことがあります。必要なのは、電源配線またはグランドプレーンが描かれたユニバーサル基板を用意することです。接地面を設けるのが最善です(そして、反対側には送電網を設置するのも良いでしょう)。次に、アースピンを短いワイヤーで巻き付け、電源プレーンにはんだ付けします。それらの方がPCBよりも信号強度が良いです。 すべてのグランドピンが確実に接地されていること、および基板上に大小のバイパスコンデンサが十分に配置されていることを確認してください。 うまくいくはずだ。もしあなたの持っているチップがダークグレーマーケットで、不良基板から削り取ったものでなければ。私もそれを見たことがあります。 それは優れた信号発生器だ。しかし、ユーザーマニュアルに示されているように「負荷:50オーム」にデフォルト設定にしていて、その終端器を使わなければ、(ドキュメントにも記載されていますが)-2.5Vから7.5Vの信号を50オームのソースインピーダンスで送ります。基板に接続すると、MPU入力保護ダイオードがカットインして50mAをアースや電源レールに導くので、オシロスコープ上ではそれがわからないかもしれません。しかし、50mAは多すぎる。 Tom Re: 68LC302 and serial bootstrap feature 帰宅したら信号発生器の設定を確認しないといけません。何に設定されているかすぐには思い出せません。 ただ、最初に試したチップの信号発生器しか使っていませんが、2つ目は搭載の20MHz発振器しか接続されていません。 Re: 68LC302 and serial bootstrap feature 私たちはワイヤーラップを使って月まで飛んだこともあるんです。 🙂 電源は、チップがはんだ付けされるブレークアウトボードのフットプリントの周囲に私が配線した複数のワイヤーリングによって供給されます。おそらく100%理想的とは言えないだろうが、これまでのところ、この基本的な手法は私にとってはかなりうまくいっている。しかし、チップにできるだけ近いすべての電源ピンにデカップリングキャップを取り付けました。 古いシスコ製モジュールからチップを回収しました。私がそれらを取り外した時点では正常に動作していたことが確認されており、シスコ製であれば偽物である可能性は低いだろう。 今は仕事で出張中ですが、帰国したらROMを配線して、簡単なコードでプログラムしてデータ受信とエコーバックを試みようと考えています。
記事全体を表示
Ubuntu 26.04 LTS での「8MPLUSLPD4-EVK」ビルドの問題 こんにちは、NXPさん。 私は「8MPLUSLPD4-EVK」を使用しています。BSPをビルドしようとしているのですが、ビルドで問題が発生しています。この件についてご協力をお願いします。さらに詳しい情報が必要な場合はお知らせください。 エラーログ: dasmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/project/imx-Yocto-bsp/build$ bitbake core-image-minimal エラー:サーバー環境の設定を試みます:ローカルパラメータでサーバー構成を更新できません:トレースバック(直近の通話履歴): runCommand内のファイル「/ホーム/dasmiddepogu/NXP/project/imx-Yocto-bsp/sources/poky/bitbake/lib/bb/command.py」、runCommandの91行目 結果 = command_method(self、commandline) ファイル「/ホーム/dasmiddepogu/NXP/project/imx-Yocto-bsp/sources/poky/bitbake/lib/bb/command.py」、updateConfigの291行目 command.cooker.updateConfigOpts(options,環境、コマンドライン) ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ ファイル「/home/dasmiddepogu/NXP/project/imx-yocto-bsp/sources/poky/bitbake/lib/bb/cooker.py」、updateConfigOptsの471行目 self.reset() ~~~~~~~~~~^^ ファイル「/home/dasmiddepogu/NXP/project/imx-yocto-bsp/sources/poky/bitbake/lib/bb/cooker.py」、1741行目、リセット中 self.handlePRServ() ~~~~~~~~~~~~~~~~~^^ ファイル「/home/dasmiddepogu/NXP/project/imx-yocto-bsp/sources/poky/bitbake/lib/bb/cooker.py」、337行目、handlePRServ 内 self.hashserv.serve_as_process(log_level=記録。警告) ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~^^^^^^^^^^^^^^^^^^^^^^^^^^^ ファイル「/home/dasmiddepogu/NXP/project/imx-yocto-bsp/sources/poky/bitbake/lib/bb/asyncrpc/serv.py」、402行目、serve_as_process self.process.start() ~~~~~~~~~~~~~~~~~~~^^ ファイル "/usr/lib/python3.14/multiprocessing/process.py",121行目、開始 self._popen= self._Popen(self) ~~~~~~~~~~~^^^^^^ ファイル "/usr/lib/python3.14/multiprocessing/context.py",230行目、_Popen内 return _default_context.get_context().Process._Popen(process_obj) ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~^^^^^^^^^^^^^^^^ ファイル "/usr/lib/python3.14/multiprocessing/context.py",306行目、_Popen内 return Popen(process_obj) ファイル "/usr/lib/python3.14/multiprocessing/popen_forkserver.py",35行目、 __init__ super(). __init__ (process_obj) ~~~~~~~~~~~~~~~~~^^^^^^^^^^^^^^^ ファイル "/usr/lib/python3.14/multiprocessing/popen_fork.py",20行目、 __init__ self._launch(process_obj) ~~~~~~~~~~~~^^^^^^^^^^^^^ ファイル "/usr/lib/python3.14/multiprocessing/popen_forkserver.py",47行目、_launch内 reduction.dump(process_obj,buf) ~~~~~~~~~~~~~~~^^^^^^^^^^^^^^^^^^^^ ファイル "/usr/lib/python3.14/multiprocessing/reduction.py",60行目、ダンプファイル内 ForkingPickler(file, protocol).dump(obj) ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~^^^^^ _pickle。PicklingError: local object .run をpickleできません0x7802f7325380> 辞書項目 '_target' をシリアライズするとき multiprocessing.context.Process の状態をシリアル化する場合 multiprocessing.context.Process オブジェクトをシリアル化する際 リポジトリの詳細: $ mkdir imx-yocto-bsp $ CD IMX-Yocto-BSP $ repo init -u https://github.com/nxp-imx/imx-manifest-b imx-linux-scarthgap -ムimx-6.6.36-2.1.0.xml $ リポジトリ同期 $ DISTRO=fsl-imx-xwayland MACHINE=imx8mp-lpddr4-evk ソース imx-setup-release.sh -b build LinuxホストPCの詳細: PRETTY_NAME="Ubuntu 26.04 LTS" NAME="Ubuntu" VERSION_ID="26.04" VERSION="26.04 (Resolute Racoon)" VERSION_CODENAME=決然 ID=ubuntu ID_LIKE=debian HOME_URL="https://www.ubuntu.com/" サポートURL=" https://help.ubuntu.com/ " バグ報告URL=" https://bugs.launchpad.net/ubuntu/ " PRIVACY_POLICY_URL=" https://www.ubuntu.com/legal/terms-and-policies/privacy-policy " UBUNTU_CODENAME=resolute ロゴ=ubuntuロゴ ホストPCの設定: 建築:x86_64 CPUオペモード:32ビット、64ビット アドレスサイズ:物理42ビット、仮想48ビット バイト順:リトルエンディアン CPU(16) オンラインCPUリスト:0-15 ベンダーID:GenuineIntel モデル名:Intel(R) Core(TM) Ultra 7 255H CPUファミリ:6 モデル:197 スレッド数(コアあたり):1本 ソケットあたりのコア数:16個 ソケット数:1 ステップ数:2 CPUスケーリングMHz:17% CPU最大MHz:5100,0000 CPU最小MHz:400.0000 DDR容量:32GB i.MX8ULP Re: "8MPLUSLPD4-EVK" build issue with Ubuntu 26.04 LTS こんにちは、 @middepogudasさん お元気でお過ごしのことと思います。 imx-linux-scarthgap BSPはUbuntu 22.04およびUbuntu 24.04でサポートされていることが検証されています。 Ubuntu 26.04はデフォルトでPython 3.14を使用していますが、そのBSPに含まれるBitbakeのバージョンはPython 3.14と完全には互換性がないようです。 Ubuntu 26.04 LTSが完全にサポートされるまでは、Ubuntu 24.04 LTSまたはUbuntu 22.04 LTSを使用してコンパイルすることをお勧めします。 また、Python 3.12で仮想環境を使うのも試してみてください。 よろしくお願いいたします。 サラス。 Re: "8MPLUSLPD4-EVK" build issue with Ubuntu 26.04 LTS こんにちは、NXPさん。 Ubuntuを24.04にアップデートしましたが、ビルドの問題が発生しています。ビルドエラーログを添付します。このビルドの問題についてご協力をお願いします。 OS情報: asmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/DOC$ cat /etc/os-release PRETTY_NAME="Ubuntu 24.04.4LTS" 名前="Ubuntu" VERSION_ID="24.04" バージョン="24.04.4 LTS (ノーブル・ナンバット)" バージョンコード名=ノーブル ID=ubuntu ID_LIKE=debian HOME_URL=" https://www.ubuntu.com/ " サポートURL=" https://help.ubuntu.com/ " バグ報告URL=" https://bugs.launchpad.net/ubuntu/ " PRIVACY_POLICY_URL=" https://www.ubuntu.com/legal/terms-and-policies/privacy-policy " UBUNTU_CODENAME=noble ロゴ=ubuntuロゴ dasmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/DOC$ ビルドエラーログ: 今では「bitbake 」を実行できます。 一般的なターゲットは以下の通りです: コアイメージ最小 メタツールチェーン meta-toolchain-sdk ADT-installer meta-IDE-サポート ビルド環境は以下のように構成されています。 MACHINE=imx8mp-lpddr4-evk SDKMACHINE=i686 DISTRO=fsl-imx-xwayland EULA= BSPDIR= BUILD_DIR=。 dasmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/DOC$ DISTRO=fsl-imx-xwayland MACHINE=imx8mp-lpddr4-evk ソース imx-setup-release.sh -b build dasmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/imx-yocto-bsp/build$ bitbake core-image-minimal 注意:あなたのconf/bblayers.confは自動的に更新されました。 警告: ホストディストリビューション「ubuntu-24.04」このバージョンのビルドシステムでは検証されていません。予期しないエラーが発生する可能性があります。テスト済みのディストリビューションを使用することをお勧めします。 キャッシュの読み込み: 100% | | 残り時間: --:--:-- 依存関係キャッシュから0件のエントリを読み込みました。 レシピの解析: 100% |# 3643 .bb の解析ファイル完了(キャッシュ済み0個、解析済み3643個)。ターゲット数5719、スキップ数375、マスク数17、エラー数0。 注:不足しているタスクキューの依存関係を解決します ビルド構成: BB_VERSION = 「2.8.0」 BUILD_SYS = 「x86_64-linux」 NATIVELSBSTRING = "ubuntu-24.04" TARGET_SYS = "aarch64-poky-linux" MACHINE = "imx8mp-lpddr4-evk" ディストリビューション = "fsl-imx-xwayland" DISTRO_VERSION = 「6.6-スカースギャップ」 TUNE_FEATURES = "aarch64 armv8a crc crypto" TARGET_FPU = "" メタ meta-poky = "HEAD:f43f393ef0246b7bee6eed8bcf8271cf2b8cdf40" メタOE メタマルチメディア meta-python = "HEAD:80e01188fa822d87d301ee71973c462d7a865493" meta-freescale = "HEAD:0f8091c63dd8805610c09b08409bc58492a3b16f" meta-freescale-3rdparty = "HEAD:6c063450d464eb2f380443c7d9af1b94ce9b9d75" meta-freescale-distro = "HEAD:b9d6a5d9931922558046d230c1f5f4ef6ee72345" メタ-IMX-BSP meta-imx-sdk メタ-IMX-ML meta-imx-v2x = "HEAD:92ad51ef3cc7f132238f1ae6c8e81432f2a69cc7" meta-nxp-demo-experience = "HEAD:8fd7154c05b716e9635279047f65785399432d88" meta-nxp-マター-baseline meta-nxp-openthread = "HEAD:783becb4b5716d989f50db95b7133d38eae5b47b" meta-Arm meta-arm-toolchain = "HEAD:1b85bbb4cab9658da3cd926c62038b8559c5c64e" meta-clang = "HEAD:fe561f41aef0cff9e6f96730ab59f28dca2eb682" メタノーム メタネットワーキング meta-filesystems = "HEAD:80e01188fa822d87d301ee71973c462d7a865493" meta-qt6 = "HEAD:dc13e1bfda4a4757a08c2d6673bc4bac012c4a80" メタパーセク meta-tpm = "HEAD:11ea91192d43d7c2b0b95a93aa63ca7e73e38034" meta-仮想化 = "HEAD:6a80f140e387621f62964209a2e07d3bcfb125ce" 注: 非ネイティブバイナリ shim を取得していますhttp://downloads.yoctoproject.org/releases/uninative/4.5/x86_64-nativesdk-libc-4.5.tar.xz;sha256sum=43ee6a25bcf5fce16ea87076d6a96e79ead6ced90690a058d07432f902773473(まずPREMIRRORSを確認します) Sstate の概要: 要求 2656 ローカル 0 ミラー 0 見逃した 2656 現在 0 (一致率 0%、完了率 0%)################################################################################################################################### ## | ETA: 0:00:00 Initialising tasks: 100% |## ## 注:タスクの実行 エラー: PermissionError: [Errno 1] 操作が許可されていません 上記の例外処理中に、別の例外が発生しました。 トレースバック(直近の通話): ファイル「/ホーム/dasmiddepogu/NXP/imx-yocto-bsp/sources/poky/bitbake/bin/bitbake-worker」、278行目、子内 bb.utils.disable_network(uid,gid) ファイル「/ホーム/dasmiddepogu/NXP/imx-Yocto-bsp/sources/poky/bitbake/lib/bb/utils.py」、1696行目、disable_network Open("/proc/self/uid_map", "w")をfとして使う: 許可エラー:[Errno 1] 操作は許可されません エラー:タスク(/home/dasmiddepogu/NXP/imx-yocto-bsp/sources/poky/meta/recipes-extended/texinfo-dummy-native/texinfo-dummy-native.bb:do_unpack)が終了コード「1」で失敗しました エラー:許可エラー:[エラー1] 操作は許可されていません 上記の例外処理中に、別の例外が発生しました。 トレースバック(直近の通話): ファイル「/ホーム/dasmiddepogu/NXP/imx-yocto-bsp/sources/poky/bitbake/bin/bitbake-worker」、278行目、子内 bb.utils.disable_network(uid,gid) ファイル「/ホーム/dasmiddepogu/NXP/imx-Yocto-bsp/sources/poky/bitbake/lib/bb/utils.py」、1696行目、disable_network Open("/proc/self/uid_map", "w")をfとして使う: 許可エラー:[Errno 1] 操作は許可されません エラー:タスク(/home/dasmiddepogu/NXP/imx-yocto-bsp/sources/poky/meta/recipes-extended/texinfo-dummy-native/texinfo-dummy-native.bb:do_prepare_recipe_sysroot)が終了コード「1」で失敗しました。 注:タスク概要:34件のタスクを試みましたが、そのうち再実行不要は0件、2件は失敗しました。 概要:2つの課題が失敗: /ホーム/dasmiddepogu/NXP/imx-yocto-bsp/sources/poky/meta/recipes-extended/texinfo-dummy-native/texinfo-dummy-native.bb:do_unpack /home/dasmiddepogu/NXP/imx-yocto-bsp/sources/poky/meta/recipes-extended/texinfo-dummy-native/texinfo-dummy-native.bb:do_prepare_recipe_sysroot 概要:警告メッセージが1件ありました。 概要:2件のエラーメッセージが発生し、ゼロ以外の終了コードが返されました。 dasmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/imx-yocto-bsp/build$ ありがとう、、 ダス・ミッデポグ Re: "8MPLUSLPD4-EVK" build issue with Ubuntu 26.04 LTS こんにちは、NXPさん。 BSPビルドエラーで助けていただけませんか? dasmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/lp_imx-yocto-bsp/build$ python3 --version Python 3.12.3 dasmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/lp_imx-yocto-bsp/build$ cat /etc/os-release PRETTY_NAME="Ubuntu 24.04.4LTS" 名前="Ubuntu" VERSION_ID="24.04" バージョン="24.04.4 LTS (ノーブル・ナンバット)" バージョンコード名=ノーブル ID=ubuntu ID_LIKE=debian HOME_URL=" https://www.ubuntu.com/ " サポートURL=" https://help.ubuntu.com/ " バグ報告URL=" https://bugs.launchpad.net/ubuntu/ " PRIVACY_POLICY_URL=" https://www.ubuntu.com/legal/terms-and-policies/privacy-policy " UBUNTU_CODENAME=noble ロゴ=ubuntuロゴ dasmiddepogu@dasmidde | エラー: 設定に失敗しました 警告: シェルコマンドからの終了コードが 1 です。 エラー:タスク(/home/dasmiddepogu/NXP/lp_imx-yocto-bsp/sources/poky/meta/recipes-core/libxcrypt/libxcrypt_4.4.33.bb:do_configure)が終了コード「1」で失敗しました 注:タスク概要:1539件のタスクを試み、そのうち1519件は再実行不要、2件は失敗しました。 概要:2つの課題が失敗: /home/dasmiddepogu/NXP/lp_imx-yocto-bsp/sources/poky/meta/recipes-kernel/linux-libc-headers/linux-libc-headers_6.1.bb:do_package /home/dasmiddepogu/NXP/lp_imx-yocto-bsp/sources/poky/meta/recipes-core/libxcrypt/libxcrypt_4.4.33.bb:do_configure 概要:警告メッセージが2件ありました。 概要:3件のエラーメッセージが発生し、ゼロ以外の終了コードが返されました。 dasmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/lp_imx-yocto-bsp/build$ bitbake core-image-minimal Re: "8MPLUSLPD4-EVK" build issue with Ubuntu 26.04 LTS こんにちは、NXPさん。 私が使用しているPythonのバージョンを記載してください。以下にビルドエラーログを示しますので、ビルドを正常に完了させるための修正方法をお知らせください。config.log ファイルは添付ファイルをご覧ください。 asmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/lp_imx-yocto-bsp/build$ python3 --version Python 3.12.3 dasmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~ asmiddepogu@dasmiddepogu-ThinkPad-P14s-Gen-6:~/NXP/lp_imx-yocto-bsp/build$ bitbake core-image-minimal 警告:ホストディストリビューション「ubuntu-24.04」はこのビルドシステムのバージョンで検証されていません。予期せぬ失敗に遭遇するかもしれません。テスト済みのディストリビューションを使用することが推奨されます。 キャッシュの読み込み: 100% |# 依存関係キャッシュから5303件のエントリを読み込みました。 注:不足しているタスクキューの依存関係を解決します ビルド構成: BB_VERSION = "2.4.0" BUILD_SYS = 「x86_64-linux」 NATIVELSBSTRING = "ubuntu-24.04" TARGET_SYS = "aarch64-poky-linux" MACHINE = "imx8mp-lpddr4-evk" ディストリビューション = "fsl-imx-xwayland" DISTRO_VERSION = 「6.1-ミックルドア」 TUNE_FEATURES = "aarch64 armv8a crc crypto" TARGET_FPU = "" メタ meta-poky = "HEAD:0a98281d37b0bd8dc1548c390216cb3978e36e0e" メタOE メタマルチメディア meta-python = "HEAD:75cf318cef3b4ee81fad2782cf063ecd69ba8842" meta-freescale = "HEAD:9b00d40b787c2b7105ce209f5635cc1a0cab81ca" meta-freescale-3rdparty = "HEAD:93ba05e3a16a028b770fa1e813b13eb87a59ac63" meta-freescale-distro = "HEAD:b09c18a3f649f0cf1b40432bb39e76ba16fe94e2" メタBSP meta-SDK メタML meta-v2x = "HEAD:6efe87f014c5bdcbda30f06156ee11d8bc3dc7fe" meta-nxp-demo-experience = "HEAD:7f34a32c7877e55e87b6a99e90da4128ed632bf2" meta-Arm meta-arm-toolchain = "HEAD:0e043288fd0b17fbf31cf00ae33045107a991144" メタクロム = "HEAD:e232c2e21b96dc092d9af8bea4b3a528e7a46dd6" meta-clang = "HEAD:af4dcba009ba98250315520f3003fde4ee164cce" メタノーム メタネットワーキング meta-filesystems = "HEAD:75cf318cef3b4ee81fad2782cf063ecd69ba8842" meta-qt6 = "HEAD:1406d0a85525a71fe5d7892d7f915404290a78ad" メタパーセク meta-tpm = "HEAD:d7db0a3bd1a8639df7570483f003ce00cbe274a2" meta-virtualization = "HEAD:56593e277a377157944a6676e57497066b770a35" 警告:ホストのglibcバージョン(2.39)はUninative(2.37)よりも新しいバージョンです。Uniativeを無効にしてステートが破損しないようにします。 タスクの初期化:100% |###############################################################################################################################################################################################################|時間:0:00:01 Sstate概要:指名手配833 ローカル2 ミラーズ 0 欠落 831 現行940(0%一致、53%完了) 注意:タスクの実行 エラー:linux-libc-headers-6.1-r0 do_package: exec_func_python()でpython関数を実行する際のエラーが自動生成: この例外/失敗を引き起こしたPython呼び出しのスタックトレースは以下の通りです: ファイル: 'exec_func_python() autogenerated', lineno: 2, function: 0001: *** 0002:perform_packagecopy(d) 0003: ファイル: '/home/dasmiddepogu/NXP/lp_imx-yocto-bsp/sources/poky/meta/classes-global/package.bbclass', lineno: 355, function: perform_packagecopy 0351: rpath_replace (dvar, d) 0352:} 0353:perform_packagecopy[パッケージ] = "${PKGD}" 0354:perform_packagecopy[パッケージ] = "${PKGD}" *** 0355: 0356:python populate_packages () { 0357: oe.package.populate_packages(d) 0358:} 0359:populate_packages[dirs] = " ${D} " ファイル: '/usr/lib/python3.12/subprocess.py'、行番号: 466、関数: check_output 0462: それ以外の場合: 0463: 空 = b'' 0464: kwargs['input'] = 空 0465: *** 0466: return run(*popenargs, stdout=PIPE, timeout=timeout, check=True, 0467: **kwargs).stdout 0468: 0469: 0470:class CompletedProcess(object): ファイル: '/usr/lib/python3.12/subprocess.py'、行番号: 571、関数: run 0567: # process.wait() は呼び出しません。 __exit__それをやってくれます。 0568: 上げる 0569: retcode = process.poll() 0570: チェックして戻りコードを取得する場合: *** 0571: raise CalledProcessError(retcode, process.args, 0572: output=stdout, stderr=stderr) 0573: return CompletedProcess(process.args, retcode, stdout, stderr) 0574: 0575: 例外:サブプロセス。CalledProcessError: コマンド 'tar --exclude=./sysroot-only -cf - -C /ホーム/dasmiddepogu/NXP/lp_imx-Yocto-bsp/build/tmp/work/armv8a-poky-Linux/Linux-libc-headers/6.1-r0/image -p -S|tar -xf - -C /home/dasmiddepogu/NXP/lp_imx-yocto-bsp/build/tmp/work/armv8a-poky-linux/linux-libc-headers/6.1-r0/package' は非ゼロの終了ステータス2を返しました。 サブプロセスの出力: 不明な di に対して *at() システムコールを取得しました ar: ./usr/include/asm-generic/poll.h: 開けられない:そのようなファイルやディレクトリは存在しません tar:過去のエラーにより故障状態で退出 エラー:故障ログファイルは以下のホームに保存されています:/home/dasmiddepogu/NXP/lp_imx-yocto-bsp/build/tmp/work/armv8a-poky-linux/linux-libc-headers/6.1-r0/temp/log.do_package.75498 エラー:タスク (/ホーム/dasmiddepogu/NXP/lp_imx-yocto-bsp/sources/poky/meta/recipes-kernel/Linux-libc-headers/Linux-libc-headers_6.1.bb:do_package)出口コード「1」で失敗 エラー: libxcrypt-4.4.33-r0 do_configure: configure failed エラー: libxcrypt-4.4.33-r0 do_configure: ExecutionError('/home/dasmiddepogu/NXP/lp_imx-yocto-bsp/build/tmp/work/armv8a-poky-linux/libxcrypt/4.4.33-r0/temp/run.do_configure.75465', 1, None, None) エラー:故障ログファイルは以下のカテゴリに保存されています:/home/dasmiddepogu/NXP/lp_imx-yocto-bsp/build/tmp/work/armv8a-poky-linux/libxcrypt/4.4.33-r0/temp/log.do_configure.75465 ログデータは以下のとおりです。 注:以下のconfig.logファイルには、さらに詳しい情報が記載されている場合があります。 |注意:/ホーム/dasmiddepogu/NXP/lp_imx-yocto-bsp/build/tmp/work/armv8a-poky-linux/libxcrypt/4.4.33-r0/build/config.log |エラー:CONFIGURE fail |警告:シェルコマンドからコード1を終了してください。 エラー:タスク(/home/dasmiddepogu/NXP/lp_imx-yocto-bsp/sources/poky/meta/recipes-core/libxcrypt/libxcrypt_4.4.33.bb:do_configure)が終了コード「1」で失敗しました 注:タスク概要:1546件のタスクを試み、そのうち1537件は再実行不要、2件は失敗しました。 概要:2つの課題が失敗: /home/dasmiddepogu/NXP/lp_imx-yocto-bsp/sources/poky/meta/recipes-kernel/linux-libc-headers/linux-libc-headers_6.1.bb:do_package /home/dasmiddepogu/NXP/lp_imx-yocto-bsp/sources/poky/meta/recipes-core/libxcrypt/libxcrypt_4.4.33.bb:do_configure 概要:警告メッセージが2件ありました。 概要:3件のエラーメッセージが発生し、ゼロ以外の終了コードが返されました。 よろしくお願い申し上げます。 Re: "8MPLUSLPD4-EVK" build issue with Ubuntu 26.04 LTS こんにちは、NXPさん。 上記のビルドエラーについて何か解決策をご存知でしょうか? ダス・ミッデポグ Re: "8MPLUSLPD4-EVK" build issue with Ubuntu 26.04 LTS こんにちは、NXPさん。 以下のビルドエラーを修正する方法について、何かアドバイスをいただけないでしょうか? 私はUbuntu 24.04とPythonバージョン3.8を使用しています。 ビルドコマンド : IMX-Yocto-BSP/Build$ Bitbake core-image-minimal ビルドエラー: 警告:シェルコマンドの終了コードが1です。 エラー:タスク(/home/dasmiddepogu/NXP/imx-yocto-bsp/sources/poky/meta/recipes-core/libxcrypt/libxcrypt_4.4.33.bb:do_configure)が終了コード「1」で失敗しました 注:タスク概要:2891件のタスクを試み、そのうち16件は再実行不要、1件は失敗しました。 概要:1つの課題失敗: /ホーム/dasmiddepogu/NXP/imx-yocto-bsp/sources/poky/meta/recipes-core/libxcrypt/libxcrypt_4.4.33.bb:do_configure 概要:警告メッセージが78件ありました。 概要:2件のエラーメッセージが発生し、ゼロ以外の終了コードが返されました。
記事全体を表示
内部DCDC DCDC_ANA_SENSEおよびVOUT_DCDC_1V8/DCDC_ANAに関する問題 親愛なるNXPサポートチームの皆様、 MX RT1172を搭載したカスタムボードで作業中に、 DCDC_ANA_SENSEの波形をキャプチャしたところ、最初に1.9Vまで上昇し、その後1.51Vで安定することがわかりました。 なぜこうなるのか教えてもらえますか?参考のために波形と回路図を添付しました。 deeporbit_0-1784609948051.png deeporbit_1-1784609973813.jpeg あなたからの返信を楽しみにしています。 よろしくお願いいたします。 深い Re: Issue with internal DCDC DCDC_ANA_SENSE and VOUT_DCDC_1V8/DCDC_ANA こんにちは、 @deeporbit さん。 私たちの製品にご関心を寄せ、コミュニティをご利用いただき、本当にありがとうございます。 提供された波形に基づくと、VOUT_DCDC_1V8 (DCDC_ANA_SENSE) の定常状態電圧は約 1.51 V であり、これは期待される動作と一致しません。MIMXRT1170-EVKBでテストしたところ、DCDC_1V8_OUTレールは約1.8Vに安定化することが分かりました。 以下の点を確認することをお勧めします。 1: DCDC_ANA_SENSEが正しくVOUT_DCDC_1V8に接続されているか確認し、0 Ωフィードバック抵抗R166が正しく埋め込まれてはんだ付けされているか確認してください。 2: 外部の1.8Vレギュレーター、ペリフェラル、レベルシフター、その他の電源領域がVDD_1V8/VOUT_DCDC_1V8レールに接続されていて、レールを引き寄せたり逆動させたりしている可能性があるか確認してください。 3: DCDC_ANA / VOUT_DCDC_1V8に接続された総負荷を確認してください。DCDC_ANAにかかる負荷は、規定の出力能力である150mAを超えてはならない。 mayliu1_1-1784626389774.png 4: 可能であれば、下流の 1.8 V 負荷を分離し、VOUT_DCDC_1V8 を再度測定します。レールが絶縁後に約1.8Vに戻る場合、問題は過剰な負荷か1.8Vレールに接続された外部回路に関連している可能性が高いです。 よろしくお願いします、 5月
記事全体を表示
i.MX93 FRDM: 「imx93-11x11-frdm-waveshare-7inch-c-panel.dtb」はどこにありますか? 「 FRDM-IMX93 ボードユーザーマニュアル 」 UM12181 - Rev 3.0、2026年1月23 日の指示に従っています。 説明書に従って、 i.MX93 FRDMボードをWaveshare LCDに接続しようとしています。 セクション3.1.3「ソフトウェア構成アップデート」 28ページには、以下を実行すると書かれています: $setenv fdtfile imx93-11x11-frdm-waveshare-7inch-c-panel.dtb しかし、この dtb ファイル ( imx93-11x11-frdm-waveshare-7inch-c-panel.dtb ) は私のイメージには含まれておらず、参照イメージ ( LF_v6.6.36-2.1.0_images_FRDM_4.0_IMX93 ) にも含まれていません。 imx93-11x11-frdm-waveshare-7inch-c-panelデバイスツリーのソースはどこで見つけられますか? どうもありがとうございました! FRDM-i.MX93 Re: i.MX93 FRDM: Where is "imx93-11x11-frdm-waveshare-7inch-c-panel.dtb"? こんにちは、 @TomFoy1 さん。 NXPサポートまでご連絡いただきありがとうございます。 このボード向けに最初に公開されたイメージでは、デバイスツリーはimx93-11x11-frdm-dsi.dtbという名前でした。後のリリースでは、 imx93-11x11-frdm-waveshare-7inch-c-panel.dtbに名前が変更されました。 imx93-11x11-frdm-dsi.dtb をお試しください。 よろしくお願いします、 チャビラ  
記事全体を表示
i.MX93 FRDM:'imx93-11x11-frdm-waveshare-7inch-c-panel.dtb'在哪里? 我正在按照UM12181 《 FRDM-IMX93 板用户手册》- Rev 3.0,2026 年 1 月 23 日中的说明进行操作。 我正在尝试按照说明将i.MX93 FRDM板连接到Waveshare LCD 。 第3.1.3节“软件配置更新”(第 28 页)指出,请执行以下操作: $setenv fdtfile imx93-11x11-frdm-waveshare-7inch-c-panel.dtb 然而,我的镜像中缺少这个 dtb 文件( imx93-11x11-frdm-waveshare-7inch-c-panel.dtb ),参考镜像( LF_v6.6.36-2.1.0_images_FRDM_4.0_IMX93 )中也缺少这个文件。 我可以在哪里找到imx93-11x11-frdm-waveshare-7inch-c-panel设备树的源代码? 非常感谢! FRDM-i.MX93 Re: i.MX93 FRDM: Where is "imx93-11x11-frdm-waveshare-7inch-c-panel.dtb"? 嗨@TomFoy1 , 感谢您联系恩智浦技术支持。 在该板最初发布的镜像中,设备树被命名为imx93-11x11-frdm-dsi.dtb在后来的版本中,它被重命名为imx93-11x11-frdm-waveshare-7inch-c-panel.dtb 请尝试使用 imx93-11x11-frdm-dsi.dtb 此致, 查维拉  
記事全体を表示
68LC302 和串行引导功能 大家好。希望到了 2026 年,仍然有人对 LC302 有一些了解。 我一直在做一个涉及 LC302 的小项目,我对使用串行引导功能很感兴趣。我就是弄不好,不知道是不是需要特别注意什么才能让它正常工作。 我已经尝试了我能想到的一切办法,目前正在考虑更换我现有的 LC302,以防它出现故障,但在采取这一措施之前,我想先问问这个问题。仅供参考,包装上的标记是(带有摩托罗拉标志): MC68LC302PU25CT 2J29A QQDJ0316 我用5V电源供电。 基本上,我无法让它回显我发送给它的任何内容。我偶然看到一篇帖子,似乎描述了同样的问题,但我遇到的问题似乎并不相同: https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/We-have-been-using-the-68LC302-for-decades-without-major/mp/612300 我用示波器/逻辑分析仪尝试过/观察到以下现象: 我尝试过使用PLL模式和不使用PLL模式。在 PLL 模式下,我使用了一个 4MHz 的振荡器(4.192MHz 的振荡器很难找到)。在这种模式下,我使用了 9174 波特率(4MHz*4,/109,/16)。如果没有锁相环,我使用了一个 20MHz 的振荡器,波特率为 11467。我使用信号发生器输入 4.192MHz 信号,并使用了数据手册中给出的波特率,但仍然没有成功。 如果我将 PA7 拉高以禁用引导模式,我可以观察到 AS 引脚上有一些短暂的活动,这大概是因为 CPU 尝试从外部存储器读取其复位向量。如果我将 PA7 拉低以启用引导模式,我就不再观察到这种活动了,大概是因为 CPU 处于 RESET 状态。 我很快就发现 PA7 上似乎有一个电流源,并且输出大约 3-4mA 的电流(用万用表电流模式测量),超过了我的外部下拉电阻,导致逻辑高电平。我觉得这电流非常大,有人能解释一下这是为什么吗?这似乎与上述导致 PA7 意外拉高的帖子略有相关。或许是我的零件有问题? Reset 和 HALT 同时钳位(过去几年我在业余项目中积累了丰富的 68k 经验)。 🙂 我已经反复检查了所有接线,包括 TX/RX 信号的极性,甚至为了以防万一,还将 SCC1 的流控制输入拉到了反相状态。我用示波器测量过,我的 USB 转串口适配器确实能产生我请求的波特率,而且将 TX 连接到 RX 可以让 PuTTY 回显我发送的字符,所以我相当确信那里没有什么异常情况发生。 我还没有连接任何内存总线,因为目前我只是想看看能否通过串口加载一些代码并让 LED 闪烁,但是 BUSW 引脚已经绑定为 16 位总线操作,这重要吗? 在开始拆焊之前,大家还有什么其他建议吗? 谢谢您! Re: 68LC302 and serial bootstrap feature 你好,谢谢你的留言。 我已经确认我使用的是与 SCC1 相关的引脚。 我的电路是安装在带绕线的万用板上的,所以除了我绕的线之外,其他任何引脚都不会受到其他因素的影响。我用万用表验证过,复位和停止信号同时钳位,并且电压达到 0V,所有引脚都达到所需的电压电平,没有浮空引脚。 另外,正如我在帖子中提到的,我也尝试过使用信号发生器提供的 4.192MHz 信号和数据手册中规定的波特率,但这并没有帮助。 抱歉,我之前说我把 CD1 连接到了它的否定状态,我只是把术语搞混了,它实际上是接地的(钳位),为了保险起见,CTS1 也接地了。 我尝试发送 576 字节的数据进行测试,看看是不是因为某种原因它没有回显这些数据,但仍然能够正确接收它们。 谢谢! Re: 68LC302 and serial bootstrap feature 你好, 我首先要检查的是 CD1 。对于 LC302 串行引导回显路径,手册中说 SCC 硬件会将接收到的字符回显到 TXD1 上,但 CD1 必须置位;在 SCC1 上,外部 CD1 引脚必须拉低。如果你将 SCC1 调制解调器控制输入拉到“否定”状态,这可能就是你看不到回声的原因。 LC302启动说明中的其他要点: 通过在硬复位期间采样 PA7 = 0 来启用串行引导,其中硬复位意味着 RESET 和 HALT 同时钳位。 PA7 不能悬空;RESET时必须故意将其拉高或拉低。 SCC1 接收到的前 576 个字节存储在双端口 RAM 中,并且接收到的每个字符都会从 TXD1 回显出来;设备只有在接收到所有 576 个字节后才会退出启动模式。 对于内部时钟引导,记录的标称时钟假设为 4.192 MHz 或 32.768 kHz,SCC 编程为大约 9600 波特。 在异步 UART 模式下,使用外部时钟选项时,比特率为 TCLK1/RCLK1 时钟速率的 1/16。 所以在更换零件之前,我会先尝试这种最简化的配置: 同时按住 RESET 和 HALT 键。 将 PA7/启动 低电平拉下,并用足够强的下拉电阻来克服您的板上的任何阻力。 使用 PA5 选择所需的时钟模式: PA5 = 0 :内部启动时钟模式。 PA5 = 1 :外部时钟位于 TCLK1/RCLK1 倍波特率。 将 PA12/MODCLK0 与时钟源保持一致;手动在硬复位期间对其进行采样,以区分标称 EXTAL 频率。 CD1 低。 保持 RXD1 、 TXD1 、 RCLK1 和 TCLK1 接线与 SCC1 一致,而不是与 SCC2 一致。LC302 描述中的 SCC1 启动功能。 发送完整的 576 字节测试流,而不是只发送一个字符,尽管一旦接收正常工作,回显应该逐个字符地出现。 来自 PA7 的 3–4 mA 电流很可疑。根据数据手册,输入漏电流值最大仅为 20 µA,远低于毫安级。由于 PA7 也是一个双向多功能引脚,如果其他东西正在驱动它,或者该器件已经离开复位采样状态,则可能会发生争用,但在复位作为启动期间,读取低电平不应该需要灌入几毫安的电流。我会检查 PA7 上是否存在板级上拉/驱动器/焊接桥,验证封装引脚方向,并在 RESET 和 HALT 同时主动钳位时测量电流。 还有一点需要注意:你尝试的 4 MHz 内部时钟并不等同于 4.192 MHz。如果调整另一侧,对于某些 UART 来说可能足够接近,但文档中记录的内部引导模式假定标称 LC302 时钟值,因此为了消除变量,我会使用 4.192 MHz 和文档中记录的波特率,或者使用外部时钟模式并提供干净的 TCLK1/RCLK1 = 16 × baud 。   此致问候 Re: 68LC302 and serial bootstrap feature 于是,我把原来的 68LC302 换成了另一个,它工作了大约 2 秒钟(回显了我发送的字符),直到我重启了它,从那以后它就再也无法工作了。 最初我没有将 CD1 接地,因为数据手册上说,就串行引导过程而言,这是“无关紧要的”,而且在这种配置下确实可以工作。它停止工作后,我尝试将 CD1 接地,但这并没有解决问题。 近在咫尺,却又远在天边。这个项目简直就是被诅咒了。 😞 这个电路似乎在 PA7 上有某种较大的电流源,需要一个相当大的电阻来将其拉低到足够低的水平,或者需要一个三态驱动器来覆盖它。 Re: 68LC302 and serial bootstrap feature 我觉得你这是在损坏芯片。有几种方法可以做到这一点,阅读你的帖子后,我想到了两种可能性。 你正在(或曾经)使用外部信号发生器来运行时钟。你是否已对信号发生器的电缆进行端接,以避免反射和过冲?如果信号发生器连接一根 50 欧姆的同轴电缆,而电缆末端没有 50 欧姆的电阻,那么在 10V 到 -5V 的电压范围内,信号会出现故障(反射)。那肯定会损坏芯片。 如果你有一台安捷伦信号发生器(其他的可能类似),将其编程为“0 至 5V”,并且没有注意到“端接或非端接”选项,那么将其设置为端接并且不添加任何参数,它将产生 0-10V 的信号,然后该信号会波动到 -10V 至 20V。使用一台性能良好的(高频,例如 100MHz 或更高)示波器检查 CPU 的时钟信号。 你是如何为驱动 CPU 串口的芯片供电的?你是否使用了一个由 CPU 供电的 5V 电源供电的 MAX RS232 收发器(并从 PC 或其他设备获得 12V RS232 电源)?或者您使用的是直接连接到 CPU 的外部 TTL 电平(3.3V 或 5V)串行端口?如果你使用的是后者,那么当你关闭 CPU 电源时,你仍然会将外部电压输入到该 CPU 引脚中。TTL-RS232 空闲电压为 5V,因此这样做可能会损坏引脚,甚至导致致命的闩锁效应。谷歌表示,如果这样做,该芯片可能会发生致命的闩锁效应。请在维基百科上查找“闩锁”。 确保所有部件都牢固连接在一起。但这是使用 CAN 的人总是忘记做的事情。RS-232 也一样。 Tom Re: 68LC302 and serial bootstrap feature 最初我用信号发生器测试时,没有进行端接。在最近的例子中,我使用了一个板载的 20MHz 振荡器,为了简化操作,暂时忽略了 PLL 配置。(不过,这并不是我希望在项目最终版本(如果我能完成的话)中使用的配置,因为我还想使用一个 4MHz 的振荡器来驱动另一个部件。) 整个电路板的电源来自 Mikroe 公司的小型 USB 转串口模块,该模块上有一个 MCP2221A 芯片。不幸的是,该电路在 5V 电源中串联了一个二极管,因此板看到的电压接近 4.7V,但我也使用了一个台式电源来提供稳定的 5V 电压。 [[ ## completed ##]]我想不出 CPU 没有电源但任何引脚上却有 5V 信号的情况——要么所有引脚都有电源,要么就没有。 但如果这种情况会导致闩锁效应并损坏芯片,那么我现在可能就放弃整个项目了,因为我打算把它集成到 Arduino 风格的板上,如果这些部件对奇怪的电源情况过于敏感,那么它们可能非常适合这个项目。 😞 Re: 68LC302 and serial bootstrap feature 我想另一种选择就是在PCB板上好好地制作一个版本。我已经设计好了一个,但我希望先用原型测试一下这个设计,然后再投入到PCB的生产中。我感觉如果我把它构建成一个版本在PCB板上,那里有更好的电气环境,也许它就能正常工作了。 之所以想制作原型,部分原因是想确保我拥有正确的逻辑,以便在 RESET 期间将跳线引脚在其跳线和 GPIO 之间进行多路复用,从而进入引导模式。MCP2221A 的一些 GPIO 可以提供 RESET 和引导使能,这样你既可以单独进行 RESET,也可以在启用引导的情况下进行 RESET。 我的信号发生器是 Siglent SDG2122X。我使用它时,将其设置为峰峰值 5V,偏移量为 2.5V,使其范围从 0 到 5V,而不是 -2.5 到 +2.5。 我的示波器是 Keysight MSOX2024A,我用它来检查来自信号发生器的信号。我当时并没有使用完全最佳的接地设置,所以时钟信号出现了过冲/欠冲,但我认为这是因为我没有在示波器探头上使用分组夹或接地弹簧——我更感兴趣的是测量芯片引脚上的频率,并再次确认电压是否达到 5V,并且没有被任何东西拉低。我不记得射击过度/不足的程度了,我想我得再测量一下。 Re: 68LC302 and serial bootstrap feature 我回家后得检查一下信号发生器的设置,因为我一时想不起来它现在的设置是什么。 不过,我只在尝试的第一块芯片上使用过信号发生器,第二块芯片一直都只连接了板载的 20MHz 振荡器。 Re: 68LC302 and serial bootstrap feature 我们也曾用金属丝缠绕的方式飞到月球上。 🙂 电源由我绕在芯片焊接的扩展板周围一圈的导线形成。虽然可能不是百分之百理想,但到目前为止,这种方法对我来说效果还不错。但我已经尽可能地在所有靠近芯片的电源引脚上添加了去耦电容。 我从一些旧的思科模块中回收了芯片。我把它们取下来的时候,它们都是可以正常工作的,而且很可能不是思科出品的假货。 我目前正在出差,但我打算回来后尝试连接一个 ROM,并用一些简单的代码对其进行编程,看看我是否可以让它接收和回显数据。 Re: 68LC302 and serial bootstrap feature 绕线法没什么问题。我见过一些基于此技术打造的高速设备。你需要做的就是准备一块带有电源走线或接地层的万用板。最好是接地平面(另一侧可能需要电网)。然后,用短导线将接地引脚包裹起来,并焊接到电源层上。用其中一种器件可以获得比用PCB板更好的信号完整性。 确保所有接地引脚都牢固接地,并且电路板上有足够的大小旁路电容。 应该可以。除非你手里的芯片是劣质的灰色市场产品,是从故障电路板上刮下来的。我见过这种情况。 那是个不错的信号发生器。但是,如果您将其默认值设置为“负载:50 欧姆”(如用户手册中所示),但没有该终端电阻,它将(并且有文档记录)发送 -2.5V 至 7.5V 的信号,源阻抗为 50 欧姆。连接到电路板后,MPU 输入保护二极管将启动,将 50mA 电流导入地线和电源轨,因此在示波器上可能不太容易看出发生了什么。但是 50mA 太大了。 Tom
記事全体を表示
68LC302 and serial bootstrap feature Hi all. Hopefully there is still someone around in 2026 that has some knowledge tucked away in the back of their brains regarding the LC302. I've been working on a little project involving an LC302 and I am interested in using the serial bootstrap feature. I just cant seem to get it to work and I wondered if there is anything particularly special that needs to be done to make it work. I've tried everything I can think of, and I'm currently looking at replacing the LC302 that I currently have in case it is somehow faulty, but thought I'd ask the question before I go to that effort. FWIW the markings on the package are (with Motorola logo): MC68LC302PU25CT 2J29A QQDJ0316 I am powering it with 5V. Basically I cannot get it to echo back anything that I am sending to it. I came across the following post which seemed to describe the same problem, but I dont seem to have the same issue: https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/We-have-been-using-the-68LC302-for-decades-without-major/m-p/612300 Things I've tried/I can observe with my scope/logic analyser: I've tried using both PLL mode and not. In PLL mode I used a 4MHz oscillator (4.192 is hard to come across). In this mode I used 9174 baud (4MHz*4, /109, /16). Without the PLL I used a 20MHz oscillator with baud 11467. I've used my signal generator to feed 4.192MHz in and used the baud rate quoted in the datasheet also to no avail. If I pull PA7 high to disable bootstrap mode, I can observe some brief activity on the AS pin, presumably as the CPU tries to read its reset vector from external memory. If I pull PA7 low to enable bootstrap mode I don't observe this activity any more, presumably as the CPU is held in reset. I did early on discover that PA7 seems to have some kind of current source on it, and was sourcing approx 3-4mA of current (measured with my multimeter in current mode), overpowering my external pull down resistor and resulting in a logic high. This feels like an extremely high amount of current to me, and does anyone have an explanation for that? It seems vaguely related to the above thread causing PA7 to be pulled too high unexpectedly. Maybe my part is faulty? Reset and HALT are being asserted simultaneously (I've got lots of 68k experience from hobby projects over the past several years). 🙂 I've double and triple checked all of my wiring including the polarity of the TX/RX signals, and even pulled the flow control inputs for SCC1 to their negated state just in case. I've measured with my oscilloscope that my USB-serial adapter does indeed generate the baud rate that I am requesting, and looping TX to RX allows me to echo back the characters that I send in putty, so I am fairly confident there is nothing odd going on there. I havent wired up any of the memory busses, because for now I am just interested to see if I can load some code in via serial and make an LED blink, but the BUSW pin has been strapped for 16-bit bus operation, if that matters? Does anyone have any other suggestions before I go desoldering stuff? Thanks! Re: 68LC302 and serial bootstrap feature Hi, thanks for the message. I have made sure that I am using SCC1 related pins. My setup is on a perfboard with wire wrap, so there are no other influences on any of the pins other than what I have wire wrapped. I've verified with a multimeter that reset and halt are asserted together and that they reach 0V, and that all strap pins are seeing the required voltage levels with no floating pins. Also, as mentioned in my post, I have also tried using 4.192MHz supplied by my signal generator and the baud rate quoted in the datasheet, but this didn't help. Apologies when I said I had tied CD1 to its negated state, I've just mixed up my terminology and it is indeed tied to ground (asserted), along with CTS1 for good measure. I'll try sending 576 bytes as a test in case it is just not echoing them back for some reason, but is still receiving them correctly. Thanks Re: 68LC302 and serial bootstrap feature Hello, The first thing I would check is CD1 . For the LC302 serial bootstrap echo path, the manual says the SCC hardware echoes received characters back on TXD1 , but CD1 must be asserted; on SCC1 the external CD1 pin must be tied low . If you pulled the SCC1 modem-control inputs to their “negated” state, that may be exactly why you see no echo. Other important points from the LC302 boot description: Serial bootstrap is enabled by sampling PA7 = 0 during hard reset , where hard reset means both RESET and HALT asserted . PA7 must not float; it must be deliberately pulled high or low during reset. The first 576 bytes received on SCC1 are stored in dual-port RAM, and each received character is echoed back out of TXD1 ; the device will not leave boot mode until all 576 bytes are received. For internal-clock bootstrap, the documented nominal clock assumptions are 4.192 MHz or 32.768 kHz , with the SCC programmed to approximately 9600 baud. In asynchronous UART mode, the bit rate is 1/16 of the TCLK1/RCLK1 clock rate when using the external clock option. So before replacing the part, I would try this exact minimal setup: Hold RESET and HALT low together . Strap PA7/BOOT low with a strong enough pulldown to overcome whatever is on your board. Select the intended clock mode with PA5 : PA5 = 0 : internal boot clock mode. PA5 = 1 : external clock on TCLK1/RCLK1 , 16× baud. Strap PA12/MODCLK0 consistently with the clock source; the manual samples it during hard reset to distinguish the nominal EXTAL frequency. Tie CD1 low . Keep RXD1 , TXD1 , RCLK1 , and TCLK1 wiring consistent with SCC1, not SCC2. The boot feature is for SCC1 in the LC302 description. Send a full 576-byte test stream, not just one character, although the echo should appear character-by-character once receive is working. The 3–4 mA sourced from PA7 is suspicious . The datasheet-level input leakage value retrieved is only 20 µA max , far below milliamps. Since PA7 is also a bidirectional multi-function pin, it is possible to get contention if something else is driving it or if the part has already left the reset-sampling state, but during reset-as-boot-strap it should not require sinking several mA just to read a low. I would check for a board-level pullup/driver/solder bridge on PA7 , verify the package pin orientation, and measure the current while both RESET and HALT are actively asserted. One more practical note: your 4 MHz internal-clock attempt is not equivalent to 4.192 MHz . It may be close enough for some UARTs if the other side is adjusted, but the documented internal bootstrap mode assumes the nominal LC302 clock values, so for eliminating variables I would use 4.192 MHz with the documented baud , or use the external-clock mode and provide clean TCLK1/RCLK1 = 16 × baud .   regards Re: 68LC302 and serial bootstrap feature So, I replaced the 68LC302 for another one, and for about 2 seconds it worked (echoed back the characters I was sending it), until I power cycled it, and from then on it wouldnt work any more again. Initially I didnt have CD1 grounded, because the datasheet says this is a "dont care" for the purposes of the serial bootstrap process, and it did indeed work in this configuration. After it stopped working I tried grounding CD1 but this didnt help. So close, and yet so far. This project is just cursed. 😞 This one also seems to have some kind of heavy-ish current source on PA7 that needs a reasonably strong resistor to pull it down sufficiently, or a tri-state driver to override it. Re: 68LC302 and serial bootstrap feature Initially when I tested with the signal generator I didnt have it terminated. In the most recent case I am using an on-board 20MHz oscillator and ignoring the PLL configuration for the time being just to simplify things. (This isn't the configuration I want to run in the final version of my project (if I ever get there) though, becuase I want to use a 4MHz oscillator to drive another part as well.) Power for the whole board is coming from a small USB-serial module from Mikroe which has an MCP2221A on it. This unfortunately has a diode in series with the 5V supply so the board sees closer to 4.7V, but I have also used a bench PSU to supply a solid 5V. I cant think of a case where the CPU would not have power but a 5V signal would be present on any of the pins - power is either there for everything or it isnt. But if that is a situation that could result in latch-up and destroy the chip then I might just ditch the whole project now, because I am looking at building it into an arduino style board, and if these parts are just too overly sensitive to wierd and wacky power situations then they are probably highly unsuitable for this project. 😞 Re: 68LC302 and serial bootstrap feature I think you're killing the chip. There are a few ways to do that, and reading your posts suggests two possibilities. You're running (or have run) the clock from an external signal generator. Have you terminated the cable from the signal generator so as to avoid reflections and overshoots? If you've got a 50 ohm coax from the signal generator without a 50 ohm resistor on the end, it'll glitch (the reflections) up to 10V and down to -5V. That'll kill the chip for sure. If you have an Agilent signal generator (others might be similar), program it to "0 to 5V" and don't notice the "terminated or not" option, then setting it to terminated and not adding one will have it generate 0-10V which will then glitch to -10V to 20V. Check the clock signal at the CPU with a good (high frequency, like 100MHz or better) oscilloscope. How are you powering the chip driving the serial port on the CPU? Do you have a MAX RS232 transceiver powered from the 5V that is powering the CPU (and being fed 12V RS232 from a PC or something)? Or are you using an external TTL-level (3V3 or 5V) serial port connected directly to the CPU? If you're using the latter then when you power the CPU off you'll still be driving that external voltage into that CPU pin. TTL-RS232 idles at 5V, so doing that might damage the pin or even cause fatal latch-up. Google says this chip can suffer fatal latch-up if you do this. Check "latch-up" on Wikipedia. And make sure everything is grounded together. This but this is something people using CAN always forget to do. Ditto RS-232. Tom Re: 68LC302 and serial bootstrap feature I suppose another option is to just build something properly on a PCB. I have one designed already, but I was hoping to test said design with a prototype first, before comitting to PCBs. I sort of get the feeling that if I tried to build it up on a PCB where it has a better electrical environment, maybe it would just work. Part of the reason for wanting to prototype it was to make sure I had the correct logic for multiplexing the strapping pins between their straps and GPIOs to enter bootstrap mode during reset. The reset and bootstrap enable can be provided by some GPIOs of the MCP2221A, such that you can either do a reset on its own, or reset with bootstrap enabled. My signal generator is a Siglent SDG2122X. When I use it I have it set to 5V peak to peak with a 2.5V offset such that it ranges from 0 to 5V, rather than -2.5 to +2.5. My scope is a Keysight MSOX2024A, and I used that to check the signal coming from the signal gen. I wouldnt say I was using a fully optimal ground setup at the time when I did that, so I was seeing over/undershoot on the clock signal, but I'd have put that down to the fact I wasnt using a group clip or ground spring on the scope probe - I was more interested in measuring the frequency seen at the pin of the chip and just double checking the voltage was achieving 5V and not being dragged down by anything. I dont remember to what extent it was over/under shooting, I'd have to measure it again I guess. Re: 68LC302 and serial bootstrap feature We've flown to the moon on wire wrap too. 🙂 Power is formed by some rings of wire that I've run around the perimiter of the footprint for the breakout board that the chip is soldered to. It's probably not 100% ideal, but the general technique has worked pretty well for me to date. But I have added decoupling caps to all power pins as close to the chip as I can get them. I recovered the chips from some old Cisco modules. They were known to be working when I pulled them off, and probably wouldn't be fakes coming from Cisco. I'm travelling for work at the moment but I am thinking to try wiring up a ROM when I get back , and program it with some simple code to see if I can make it receive and echo back data. Re: 68LC302 and serial bootstrap feature I'll have to check the settings of the signal generator when I get back home as I don't recall off the top of my head what that is set to. I've only used the signal generator on the first chip I tried though, the second one has only ever had the on-board 20MHz oscillator connected to it. Re: 68LC302 and serial bootstrap feature There's nothing wrong with wire-wrap. I've seen some very high speed stuff built on that. The thing you need to do is to have a perf-board with power traces or a ground plane on it. A ground plane is best (and maybe a power grid on the other side). Then you wrap the ground pins with a short wire and solder to the power plane. You can get better signal integrity on one of those than you can manage with a PCB. Make sure all ground pins are solidly grounded and that you have plenty of small and large bypass caps on the board. It should work. Unless the chips you have are dark-grey-market and scraped off of faulty boards. I've seen that. That's a good signal generator. But if you have it defaulting to "Load: 50 ohm" like it shows in the User Manual, but don't have that terminator it will (and is documented to) send a -2.5V to 7.5V signal with 50 ohms source impedance. Connected to your board, the MPU input protection diodes will cut in, conducting 50mA into the ground and power rails, so it might not be obvious on the oscilloscope that is happening. But 50mA is way too much. Tom
記事全体を表示
i.MX93 FRDM: Where is "imx93-11x11-frdm-waveshare-7inch-c-panel.dtb"? I'm following the instructions in UM12181 "FRDM-IMX93 Board User Manual" - Rev 3.0, 23 January 2026. I'm trying to connect the i.MX93 FRDM board to a Waveshare LCD, as per the instructions. Section 3.1.3 "Software configuration update", page 28, says perform the following: $setenv fdtfile imx93-11x11-frdm-waveshare-7inch-c-panel.dtb However, this dtb file (imx93-11x11-frdm-waveshare-7inch-c-panel.dtb) is missing from my image, and also missing from the reference images (LF_v6.6.36-2.1.0_images_FRDM_4.0_IMX93). Where can I find the source for the imx93-11x11-frdm-waveshare-7inch-c-panel device tree? Many thanks! FRDM-i.MX93  Re: i.MX93 FRDM: Where is "imx93-11x11-frdm-waveshare-7inch-c-panel.dtb"? HI @TomFoy1, Thank you for contacting NXP Support. In the first images released for this board, the device tree was named imx93-11x11-frdm-dsi.dtb In later releases, it was renamed to imx93-11x11-frdm-waveshare-7inch-c-panel.dtb  Please try with imx93-11x11-frdm-dsi.dtb Best regards, Chavira  
記事全体を表示
iMX95 DRAM speed Hi, The current iMX95 can only support up to 6.4Gbps.  Will NXP release any processor that can support LPDDR5X with speed up to 8.5Gbps? Thanks. Re: iMX95 DRAM speed Hi @pengyong_zhang , Can you provide the model name? What will be the preliminary spec available? Thanks. Re: iMX95 DRAM speed Hi @simonng  Chips after version imx95 will support LPDDR5X 8533MT/s B.R Re: iMX95 DRAM speed hi @simonng  I can't provide you with specific details about the chip because the official website hasn't released any information yet. B.R Re: iMX95 DRAM speed Hi @pengyong_zhang , When will this new version of chip be released? What is the maximum supported speed and density of DRAM? How many CS per channel? Thanks
記事全体を表示
i.MX95でCPU/GPU/VPUを無効にして消費電力を減らす方法 こんにちは、NXPさん。 当社は、i.MX95ベースのシステム全体の消費電力を削減する方法を模索しています。 以下の質問について、教えていただけますか? 不要なときに個々のCPUコアを完全にシャットダウンすることは可能ですか? アプリケーションがGPUやVPUを使わない場合、完全に電源を切ることは可能でしょうか? CPU/GPU/VPUが不要なら、起動後にデフォルトで無効にしてさらに消費電力を減らすことは可能でしょうか?(デバイスツリーによる?) 最低限の電力消費を実現するための推奨ソフトウェア構成や参考資料はありますか? 私たちのBSPはYocto 5.2 / Linux 6.12.xをベースにしています。 ありがとうございます。 よろしくお願いいたします。 ショーン Linux Re: Reducing Power Consumption by Disabling CPU/GPU/VPU on i.MX95 ご質問は下記までお問い合わせください。 不要なときに個々のCPUコアを完全にシャットダウンすることは可能ですか? A: はい、可能です。 アプリケーションがGPUやVPUを使わない場合、完全に電源を切ることは可能でしょうか? A:はい、使わないなら使ってください。 CPU/GPU/VPUが不要なら、起動後にデフォルトで無効にしてさらに消費電力を減らすことは可能でしょうか?(デバイスツリーによる?) A: はい、GPU/VPUスタイルのプラットフォームデバイスの場合、通常は該当デバイスツリーのnode status = "disabled"を設定するのが一般的な方法です。そのためLinuxはそのデバイスをレジスタやプローブにしません。 最低限の電力消費を実現するための推奨ソフトウェア構成や参考資料はありますか? A: AN14449 — i.MX 95 電力消費測定:測定された低消費電力ユースケース、BCU手順、DSM、Linuxサスペンド、BBSMの主要な参考資料です。 ご質問があれば、お気軽にお問い合わせください 素敵な一日をお過ごしください
記事全体を表示
MCXW72のデバッグ認証応答 MCXW72のデバッグポートのロックを解除しようとしています。MCUXpressoのSecure Provisioning Toolでロック解除は正常に動作しますが、Debug Credential(DC)、DCK秘密鍵、デバイスから受け取ったDACに基づいて自分のアプリケーションを使ってポートのロック解除を試みています。 この分野のドキュメントは非常に不明瞭で(場合によっては誤りもあります)。 私の理解では、DARは以下の要素で構成されています。 DAR = DC + AB + UUID (DACより) + 署名 (リファレンス・マニュアルの図50ではUUIDとABフィールドの順序が誤っています。) OpenSSLを使って署名を計算したいのですが、どのデータを署名すべきか正確には判断できません。 a) DC + CV(DACから) b) DC + AB + CV (DACから) c) DC + AB + UUID (DACから) + CV (DACから) それとも全く別の何か? ドキュメントには署名がDARをチャレンジベクトル(CV)に結合すると記載されていますが、ハッシュ化と署名すべき正確なバイトシーケンスは明確に指定されていません。DAR署名を生成するために使われる正確なデータを教えていただけますか? MCXA セキュリティ(EdgeLock | セキュアブート | OTP) Re: Debug authentication Response for MCXW72 こんにちは、 @Surdej Secure Provisioning ToolはSecure Provisioning SDKの上に構築されています。詳細は https://spsdk.readthedocs.io/en/latest/ これはオープンソースなので、そこで答えが見つかります。
記事全体を表示
Authentication of another bootloader while S32K312 MCU SecureBoot is enabled Hello, I would like to inquire if there is a way to re-authenticate when changing the FBL after activating Secureboot. When changing to a different FBL while Secureboot is enabled, the META Data values ​​generated via the HMAC Key change. As the FBL is changed, the HSE needs to recalculate the META Data using the HMAC Key; however, because the HMAC Key is deleted due to the new FBL, recalculating the META Data becomes impossible. Consequently, a reset occurs due to a verification failure at the FBL, making it impossible to launch the application. Is there a way to re-authenticate the changed FBL using the HMAC Key, thereby allowing both the FBL and the application to run normally? FBL_FAIL_scenario.png   Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled Hi @jeongwoo  That is essentially the purpose of Secure Boot: to prevent execution of software that fails authentication. The key question is whether you still have access to the debug interface, or whether the issue must be recovered in the field without debugger access. In the field, if there is no alternate/recovery image that was designed with such functionality in advance (for example, importing an HMAC key, generating a new authentication tag, accepting a new externally generated authentication tag, or reinstalling/reconfiguring the SMR), then recovery is generally not possible. If you have access to the debug interface, the simplest solution is typically to calculate a new authentication tag externally and program the updated tag into flash using a debugger. This approach requires that the HSE_SMR_CFG_FLAG_INSTALL_AUTH flag was set when the SMR was installed. If HSE_SMR_CFG_FLAG_INSTALL_AUTH was not set, HSE uses the internally stored hash for verification. In that case, updating the authentication tag alone is not sufficient and the SMR must be reinstalled with the new image parameters. Regards, Lukas Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled Hello Lukas, In the previous state, our controller does not have HSE_SMR_CFG_FLAG_INSTALL_AUTH set. I'm trying to apply the method you mentioned — reinstalling the SMR with new image parameters. Is the relevant part of Fota_S32k3_SecureBootProcess shown below correct? pSmrEntryInstall->accessMode = HSE_ACCESS_MODE_ONE_PASS; pSmrEntryInstall->entryIndex = 0u; pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry; pSmrEntryInstall->pSmrData = (HOST_ADDR)IVT.pAppImg_addr_0; /* pointing to active partition */ pSmrEntryInstall->smrDataLength = smrEntry.smrSize; pSmrEntryInstall->pAuthTag[0] = (HOST_ADDR)smrEntry.pInstAuthTag[0]; /* pointing to passive partition */ pSmrEntryInstall->pAuthTag[1] = (HOST_ADDR)smrEntry.pInstAuthTag[1]; /* pointing to passive partition */ pSmrEntryInstall->authTagLength[0] = HmacTagLength; pSmrEntryInstall->authTagLength[1] = HmacTagLength; If this is correct, when I run the HSE_SRV_ID_SMR_ENTRY_INSTALL service, the HseResponse is returned as 0xA5AA5317, which corresponds to: #define HSE_SRV_RSP_KEY_EMPTY ((hseSrvResponse_t)0xA5AA5317UL) indicating that the key is empty. (As I asked previously, I suspect this is displayed because that part has been erased.) I would greatly appreciate it if you could guide me on how to inject the key or otherwise resolve this issue. Thank you very much. Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled Hi @jeongwoo  I can see no problem in those parameters. But you shared only hseSmrEntryInstallSrv_t but not hseSmrEntry_t (pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry;). Structure hseSmrEntry_t contains other important parameters needed for installation. To confirm if the key is erased or not, you can use service HSE_SRV_ID_GET_KEY_INFO, structure struct hseGetKeyInfoSrv_t. Using this service, you will get information in hseKeyInfo_t, so you can check the state of key. Regards, Lukas Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled Hello Lukas, Thank you for your reply. I checked the smrEntry values you mentioned. When I set a breakpoint at the point where SecurebootState is 0, I confirmed that smrEntry was entirely 0. And when I set a breakpoint at the return part where Fota_S32k3_SecureBootProcess ends, I confirmed that the values appear. At the time of return, the SecureBootState value is 1. Has this information been helpful in solving the problem? 1) When a breakpoint is set at if(SecureBootState == 0) / Result: smrEntry = 0 jeongwoo_2-1785202546706.png jeongwoo_4-1785202712594.png 2) A breakpoint at return secureBootProcessResult, the last part of the Fota_S32k3_SecureBootProcess function jeongwoo_5-1785202790581.png jeongwoo_6-1785202803402.png Regards, jeongwoo
記事全体を表示
iMX95 DRAM速度 こんにちは、 現在のiMX95は最大6.4Gbpsまでしかサポートできません。 NXPは最大8.5Gbpsの速度でLPDDR5Xをサポートできるプロセッサをリリースするのでしょうか? ありがとうございます。 Re: iMX95 DRAM speed こんにちは@pengyong_zhangさん モデル名を教えてもらえますか?入手可能な暫定仕様書はどのようなものですか? ありがとうございます。 Re: iMX95 DRAM speed こんにちは、 @simonngさん バージョンIMX95以降のチップはLPDDR5X 8533MT/sをサポートします BR Re: iMX95 DRAM speed こんにちは、 @simonngさん 公式サイトでまだ情報が公開されていないため、チップの詳細はお伝えできません。 BR Re: iMX95 DRAM speed こんにちは@pengyong_zhangさん この新しいバージョンのチップはいつ発売されますか?DRAMの最大対応速度と最大密度はどれくらいですか?チャネルごとにCSは何本ですか? よろしくお願いします。
記事全体を表示
MCUのSecureBootが有効S32K312別のブートローダーの認証 こんにちは。セキュアブートを有効にした後、FBLを変更する際に再認証を行う方法があるかどうかお伺いしたいのですが。 Securebootが有効になっている状態で別のFBLに変更すると、HMACキーを介して生成されるMETAデータ値が変更されます。FBLが変更されると、HSEはHMACキーを使用してメタデータを再計算する必要があります。しかし、新しいFBLによってHMACキーが削除されるため、メタデータの再計算が不可能になります。その結果、FBLでの検証失敗によりリセットが発生し、アプリケーションの起動が不可能になります。HMACキーを使って変更されたFBLを再認証し、FBLとアプリケーションの両方が正常に動作できるようにする方法はありますか? FBL_FAIL_scenario.png   Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、 @jeongwoo これがセキュアブートの本質的な目的であり、認証に失敗したソフトウェアの実行を防ぐことです。 重要なのは、まだデバッグインターフェースにアクセスできるか、それともデバッガアクセスなしで現場で問題を回復しなければならないかです。 現場では、事前にそのような機能を備えた代替・復旧イメージ(例:HMAC鍵のインポート、新しい認証タグの生成、外部生成の認証タグの受け入れ、SMRの再インストール・再構成など)がなければ、通常は復旧は不可能です。 デバッグインターフェースにアクセスできる場合、最も簡単な解決策は外部で新しい認証タグを計算し、デバッガを使って更新したタグをフラッシュにプログラムすることです。この方法では、SMRのインストール時にHSE_SMR_CFG_FLAG_INSTALL_AUTHフラグが設定されていることが必要です。 HSE_SMR_CFG_FLAG_INSTALL_AUTHが設定されていない場合、HSEは内部に保存されているハッシュを使用して検証を行います。その場合、認証タグの更新だけでは不十分であり、新しいイメージパラメータでSMRを再インストールする必要があります。 よろしくお願いいたします。 ルーカス Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、ルーカスさん。 前回の状態では、コントローラーにはHSE_SMR_CFG_FLAG_INSTALL_AUTHが設定されていません。あなたが言った方法、つまり新しいイメージパラメータでSMRを再インストールする方法を試そうとしています。以下に示す Fota_S32k3_SecureBootProcess の該当部分は正しいでしょうか? pSmrEntryInstall->accessMode = HSE_ACCESS_MODE_ONE_PASS; pSmrEntryInstall->entryIndex = 0u; pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry; pSmrEntryInstall->pSmrData = (HOST_ADDR)IVT.pAppImg_addr_0;/* アクティブなパーティションを指す */ pSmrEntryInstall->smrDataLength = smrEntry.smrSize; pSmrEntryInstall->pAuthTag[0] = (HOST_ADDR)smrEntry.pInstAuthTag[0];/* パッシブパーティションを指す */ pSmrEntryInstall->pAuthTag[1] = (HOST_ADDR)smrEntry.pInstAuthTag[1];/* パッシブパーティションを指す */ pSmrEntryInstall->authTagLength[0] = HmacTagLength; pSmrEntryInstall->authTagLength[1] = HmacTagLength; これが正しい場合、HSE_SRV_ID_SMR_ENTRY_INSTALL サービスを実行すると、HseResponse は 0xA5AA5317 として返され、これは以下に対応します。 #define HSE_SRV_RSP_KEY_EMPTY ((hseSrvResponse_t)0xA5AA5317UL) キーが空であることを示しています。(以前にも質問したように、この表示は該当部分が削除されたために生じているのではないかと推測しています。) キーの注入方法やこの問題の解決方法について、ぜひご案内いただけると大変ありがたいです。 ご返信よろしくお願いします。 Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、 @jeongwoo そのパラメータに問題は見当たりません。しかし、共有したのは hseSmrEntryInstallSrv_t だけで、hseSmrEntry_t (pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry;) は共有していません。 構造体 hseSmrEntry_t には、インストールに必要なその他の重要なパラメータが含まれています。 キーが消去されているかどうかを確認するには、Service HSE_SRV_ID_GET_KEY_INFO Structure Struct hseGetKeyInfoSrv_t を使うことができます。このサービスを使うと、hseKeyInfo_tの情報が得られ、キーの状態を確認することができます。 よろしくお願いいたします。 ルーカス Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、ルーカスさん。 お返事ありがとうございます。ご指摘いただいたsmrEntryの値を確認しました。SecurebootStateが0になる箇所にブレークポイントを設定したところ、smrEntryが完全に0であることを確認しました。また、Fota_S32k3_SecureBootProcessが終了する戻り値部分にブレークポイントを設定したところ、値が表示されることを確認しました。復帰時のSecureBootStateの値は1です。 この情報は問題解決に役立ちましたか? 1) if(SecureBootState == 0) にブレークポイントが設定された場合 / 結果: smrEntry = 0 jeongwoo_2-1785202546706.png jeongwoo_4-1785202712594.png 2) Fota_S32k3_SecureBootProcess 関数の最後の部分である return secureBootProcessResult にブレークポイントを設定します。 jeongwoo_5-1785202790581.png jeongwoo_6-1785202803402.png よろしくお願いいたします、ジョンウ
記事全体を表示
S32G274 Wake-up abnormality Hi NXP team, Project background: We have two S32G274 chips placed on the same board, referred to as chip1 and chip2. chip2 serves as a backup for chip1 — that is, when chip1 fails, chip2 takes over its functions. Problem description: Both S32G chips enter sleep state according to the command: the MCU enters Standby, and the PMIC enters Standby. They can be woken up via CAN or via KL15. During one particular test, we found that chip1 woke up normally and operated correctly, but chip2 did not work properly. By measuring the PMIC voltages, we found that the PMIC output 3.3V, 1.8V, 1.1V and 5V, so the PMIC supply voltages were normal. However, there was no output on chip2's serial port, meaning it had not entered the A-core. At the time we suspected it was stuck in the bootloader stage. We then measured the chip temperatures: chip1 was 50°C, while chip2 was 40°C. To determine where chip2 was getting stuck, we recovered chip2 by cutting the main power and powering it back on, and performed the following tests: Halting chip2 with a while(1) loop when loading the A-core — the chip temperature was 45°C. Halting chip2 with a while(1) loop before clock initialization — the chip temperature was 42°C. Keeping chip2 permanently in reset state by continuously shorting the reset pin — the chip temperature was 40°C, which matches the temperature observed during the fault. Problem summary: We suspect that chip2's wake-up function is behaving abnormally, causing chip2 to remain stuck in a reset state. However, the exact root cause is still unclear. Could you please help us analyze the possible causes and advise on how to further debug this issue? Looking forward to your reply. Best regards, Chenyin Re: S32G274 Wake-up abnormality Hi Joey, Thank you for your prompt response. Please find our answers to your questions below: Question 1: The issue where Chip2 cannot be woken up is a very low-probability problem. We have been running for nearly a year and have only encountered this single case, so it is difficult to reproduce. Question 2: Both Chip1 and Chip2 are woken up via CAN messages. The code logic for Chip1 and Chip2 is consistent, with possible differences only in the main logic execution and the failover handling part. Question 3: The Standby entry process is as follows: The M-core notifies the A-core via IPCF. The A-core executes the shutdown procedure. The A-core sends a command to the PMIC to enter Standby. The M-core enters Standby mode. Please let us know if you need any additional information or logs for further analysis. Looking forward to your reply. Best regards Re: S32G274 Wake-up abnormality Hi,Jerry_cao Could you please provide more information? 1. The phenomenon that Chip 2 cannot be awakened only occurred in your work. Can it be reproduced? 2. Are both Chip 1 and Chip 2 awakened together through KL15? 3. What are your Standby and wake-up processes? Are both the M core and the A core involved? Does M core turn off A core first, and then M core enters Standby? BR Joey Re: S32G274 Wake-up abnormality Hi,Jerry_cao Thank you for your reply and detail information. 1.Regarding the situation where Chip2 failed to wake up, Has the M core been awakened, and does the A core have any logs? did obtain any useful information on chip?  2.Is failure within the normal operating range of the chip? 3. Is this only the one board that has this problem? Do other boards have this problem? The temperature test might not be sufficient for analyzing the problem. It suggests that you could try implementing an automated testing method to see if the issue can be reproduced again. BR Joey Re: S32G274 Wake-up abnormality Hi Joey, Thank you for your continued support. After further investigation, we have identified the root cause: the issue is related to the external watchdog (GPT driver) feeding operation. Current findings: If the external watchdog is disabled at the very beginning of the code, the Standby entry and wake-up works correctly without any issues. If the external watchdog is disabled only before entering Standby (while it runs normally during the main logic), the problem still reproduces. This indicates that the watchdog feeding operation interferes with the Standby entry timing. Our current hypothesis is that the command sent to the PMIC to enter Standby may be disrupted by the watchdog feeding operation, causing a timing violation that prevents the device from entering Standby correctly. Questions: Could you please help analyze whether the watchdog feeding operation (GPT driver) could affect the timing of the PMIC Standby entry command? Is there a specific sequence or timing requirement for the PMIC Standby entry command that we should follow? Are there any known timing constraints between the watchdog peripheral and the PMIC standby entry sequence on the S32G platform? Looking forward to your reply. Best regards Re: S32G274 Wake-up abnormality Hi,Jerry_cao Do you mean that you suspect that the Chip2 SOC has entered Standby mode, but the PMIC failed to enter Standby mode properly, thus resulting in a failure to wake up?  I will help you to see if there is any time or sequence limit on the Standby command and watchdog, and I will reply to you when there is any progress. Also, you can refer to this AN12880 to check relevant information. https://www.nxp.com.cn/webapp/Download?colCode=AN12880&lang_cd=zh BR Joey
記事全体を表示
S32G274 觉醒异常 您好,NXP团队: 项目背景: 我们有两个 S32G274 芯片放置在同一块板上,分别称为芯片 1 和芯片 2。芯片 2 是芯片 1 的备份——也就是说,当芯片 1 发生故障时,芯片 2 将接管其功能。 问题描述: 两个 S32G 芯片均按照指令进入睡眠状态:MCU 进入待机状态,PMIC 进入待机状态。它们可以通过 CAN 或 KL15 唤醒。在一次测试中,我们发现芯片 1 正常唤醒并正常工作,但芯片 2 无法正常工作。 通过测量 PMIC 电压,我们发现 PMIC 输出 3.3V、1.8V、1.1V 和 5V,因此 PMIC 供电电压正常。但是,芯片 2 的串口没有输出,这意味着它还没有进入 A 核心。当时我们怀疑它卡在了引导加载程序阶段。 然后我们测量了芯片温度:芯片 1 为 50°C,而芯片 2 为 40°C。为了确定芯片 2 卡在哪里,我们通过切断主电源并重新接通电源来恢复芯片 2,并进行了以下测试: 停止芯片2 while(1) 加载 A 核时出现循环——芯片温度为 45°C。 停止芯片2 while(1) 时钟初始化前的循环——芯片温度为 42°C。 通过不断短接复位引脚,使芯片 2 始终处于复位状态——芯片温度为 40°C,与故障期间观察到的温度相符。 问题概述: 我们怀疑芯片 2 的唤醒功能运行异常,导致芯片 2 一直处于复位状态。然而,确切的根本原因仍不清楚。 请您协助我们分析可能的原因,并就如何进一步调试此问题提供建议? 期待你的答复。 此致敬礼,陈寅 Re: S32G274 Wake-up abnormality 嗨,乔伊, 感谢您的及时回复。以下是我们针对您问题的解答: 问题 1:Chip2 无法唤醒的问题是概率非常低的问题。我们已经运行了近一年,只遇到过这一个案例,因此很难重现。 问题 2:芯片 1 和芯片 2 都是通过 CAN 消息唤醒的。Chip1 和 Chip2 的代码逻辑是一致的,可能的区别仅在于主要逻辑执行和故障转移处理部分。 问题 3:备用输入流程如下: M 核通过 IPCF 通知 A 核。 A核心执行关机程序。 A 核心向 PMIC 发送命令,使其进入待机状态。 M核心进入待机模式。 如果您需要任何其他信息或日志以供进一步分析,请告知我们。 期待你的答复。 此致 Re: S32G274 Wake-up abnormality 你好,Jerry_cao 请问您能否提供更多信息? 1.Chip 2 无法唤醒的现象只出现在你的作品中。可以重现吗? 2. 芯片 1 和芯片 2 是否通过 KL15 同时觉醒? 3. 你们的待机和唤醒流程是什么?M核心和A核心都参与其中吗?M 核心是否先关闭 A 核心,然后 M 核心进入待机状态? BR 乔伊 Re: S32G274 Wake-up abnormality 你好, Jerry_cao 感谢您的回复和详细信息。 1.关于 Chip2 无法唤醒的情况,M 核心是否已唤醒,A 核心是否有任何日志?是否获得了任何关于芯片的有用信息? 2.故障是否在芯片的正常工作范围内? 3. 只有这一块电路板存在这个问题吗?其他主板也有这个问题吗?温度测试可能不足以分析问题所在。它建议您尝试实施自动化测试方法,看看是否可以再次重现该问题。 BR 乔伊 Re: S32G274 Wake-up abnormality 嗨,乔伊, 感谢您一直以来的支持。 经过进一步调查,我们找到了根本原因:问题与外部看门狗(GPT 驱动程序)的喂食操作有关。 目前的研究结果: 如果在代码的开头就禁用外部看门狗,则待机状态和唤醒状态都能正常工作,没有任何问题。 如果仅在进入待机状态之前禁用外部看门狗(而它在主逻辑期间正常运行),则问题仍然会重现。 这表明看门狗喂食操作干扰了待机进入时间。我们目前的假设是,发送到 PMIC 以进入待机状态的命令可能会受到看门狗馈电操作的干扰,从而导致时序违例,阻止设备正确进入待机状态。 问题: 请问您能否帮忙分析一下看门狗喂食操作(GPT 驱动程序)是否会影响 PMIC 待机进入命令的时序? PMIC 待机进入命令是否有特定的顺序或时序要求需要遵循? S32G 平台上的看门狗外设和 PMIC 待机进入序列之间是否存在已知的时序限制? 期待你的答复。 此致 Re: S32G274 Wake-up abnormality 你好,Jerry_cao 您的意思是,您怀疑 Chip2 SoC 已进入待机模式,但 PMIC 未能正确进入待机模式,因此导致无法唤醒吗? 我会帮您查看待机命令和看门狗是否存在时间或顺序限制,如有任何进展,我会回复您。 另外,您还可以参考 AN12880 查看相关信息。 https://www.nxp.com.cn/webapp/Download?colCode=AN12880&lang_cd=zh BR 乔伊
記事全体を表示
i.MX8M Plus - Dedicated I2C for Display and Camera Hi Team, Just wanted to confirm if there is any Dedicated I2C for Display and Camera. (like I2C2 for Display and I2C4 for Camera) or there is no restriction on configuring can i use any I2C for Display and camera interfaces? Re: i.MX8M Plus - Dedicated I2C for Display and Camera You can use any available I2C controller for display-related or camera-related devices on i.MX8M Plus. There is no dedicated "camera I2C" or "display I2C" inside the SoC. The choice is determined by your hardware design and device-tree configuration.
記事全体を表示
MFS2323BMBA5EP OTP構成の競合:SPIとI2Cモードの識別 NXPのエンジニアおよびコミュニティの専門家の皆様へ 現在、以下の方法で開発中です MFS2323BMBA5EP セーフティ SBCで、設定ファイルとデータシートレポートの間でOTPの工場出荷時設定に関する大きな矛盾に直面しました。この点についてご説明いただけると大変ありがたいです。 設定の競合: 1. 証拠 .cfg ファイル: 私の FS2320_BA5_CONFIG_Rev_A.cfg ファイルには、直接レジスタ値があります。 0x30 : 0x00 FS23データシート(表229)によると、 OTP_MAIN_SYS_I2C_CFG😞 ビット4( SPI_EN_OTP ) : 0 手段 I2Cは有効、SPIは無効です。 1 SPIが有効になっていることを意味します。 ビット3~0 ( I2CDEVADDR_OTP ) : 0000 意味する I2Cスレーブアドレスは 0x20 。 これは明らかに、このチップが工場出荷時に構成されていることを示唆しています。 I2Cモード。 2. 構成レポートPDFからの証拠: しかし、私の R_MFS2323BMBA5_Rev_A_test.pdf 文書、 表2. デバイスのOTP設定、レポートには明示的に記載されています。 SPI有効化:SPIピンが有効になっています。 これはハードウェアピンがロックされていることを示唆しています SPIモード。 私の実際のハードウェアテスト結果: MCU(S32K344)をSPIマスターとして設定し、このPMICと通信させたとき: MISOピンは一定のままです 0.3V (内部プルダウン抵抗が弱い高インピーダンス状態を示しており、スレーブ側がラインを駆動していないことを意味します。) PMIC側のSCKピンは、実際には独自にクロック信号を出力していた。 チップがOTPエミュレーションモードに固定されているか、I2Cスレーブとして設定されている可能性があり、それが原因でSPI通信が完全に失敗しているのではないかと考えています。 私の具体的な質問: 確認いただけますか MFS2323BMBA5EPの実際の工場出荷時OTP設定ですか?それはSPIですか、それともI2Cですか?  の間に対立が生じたとき。cfg registerファイル(0x30 : 0x00)とPDF設定レポート、どちらが絶対的なハードウェアの真実と考えられるべきでしょうか?PDFレポートにドキュメントの誤りが含まれている可能性はありますか? (添付しました) FS2320_BA5_CONFIG_Rev_A.cfg そして R_MFS2323BMBA5_Rev_A_test.pdf (参考としてこの投稿を参照してください)。 ご協力ありがとうございます! Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification はい、ありがとうございます。 Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification どちらの会社にお勤めですか?現在、お客様はご自身のメールアドレスを使用されていますが、これは優先度の低い(経営幹部レベルの)顧客とみなされます。 これには、回路図とCRCドライバに関連する一連の事項を確認する必要があります。 会社のメールアドレスを使ってチケットを送信することをお勧めします。 家 Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification 現状では不可能です。デバッグモードで通信しています。344ピンのSCK波形とMOSI波形を個別にテストしたところ、書き込んだデータは送信できました。しかし、FS23のSCKピンも信号を送信しているため、この2つを接続すると、MCUから送信されたSCK信号がFS23によってローにプルダウンされてしまいます。FS23に送信する応答はすべて0です。CRCも設定済みです。 紫色の線は、上部の信号以降のSCK信号を表しています。 黄色はデータ信号を示します。 定格電圧は5Vです。 送信されたデータは {0x02, 0x00, 0x00, CRC} です SCK波形を通常の波形として無理やり解釈すると、データが正しいことがわかります。最初のビットは2で、その後に00とCRCが続きます。 Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification SPIを使用して正常に通信できますか? Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification FS23とS32K344がSPIで通信している際に、FS23のSCK信号も送信されている可能性はありますか?というのも、FS23とのSPI通信を設定しない場合、FS23のSCKピンをキャプチャしようとしても波形が取得できないからです。S32K344と通信している場合にのみ、FS23とS32K344の両方のSCKピンから信号が送信され、SCKピンとCSピンの波形が全く同じになります。 Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification guoweisun_0-1784603079866.png GUI経由で.cfgファイルをMirrorにアップロードしました。このレジスタはSPIモードを示します。
記事全体を表示
システムマネージャーのドライバーコードPCAL6524 システムマネージャーのドライバーコードを教えていただけますかPCAL6524HEAZ fsl_pcal6524.c fsl_pcal6524.h Re: system manager driver code for PCAL6524 ビンソン様、 公式のMCUXpresso SDKsやSystem マネージャ ドライバは知りません。 fsl_pcal6524.cfsl_pcal6524.h fやPCAL6524HEAZ。NXP Linux BSPは、標準のLinux GPIOエクスパンダードライバーを通じて、PCA6524デバイスツリー互換文字列を使ってデバイスをサポートしています。i.MX95 19x19 EVK は、I²C GPIO エキスパンダーとして PCAL6524 を使用する公開サンプルです。https ://github.com/torvalds/linux/blob/master/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts   敬具、 ヨゼフ
記事全体を表示