MCUのSecureBootが有効S32K312別のブートローダーの認証 こんにちは。セキュアブートを有効にした後、FBLを変更する際に再認証を行う方法があるかどうかお伺いしたいのですが。 Securebootが有効になっている状態で別のFBLに変更すると、HMACキーを介して生成されるMETAデータ値が変更されます。FBLが変更されると、HSEはHMACキーを使用してメタデータを再計算する必要があります。しかし、新しいFBLによってHMACキーが削除されるため、メタデータの再計算が不可能になります。その結果、FBLでの検証失敗によりリセットが発生し、アプリケーションの起動が不可能になります。HMACキーを使って変更されたFBLを再認証し、FBLとアプリケーションの両方が正常に動作できるようにする方法はありますか?   Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、 @jeongwoo これがセキュアブートの本質的な目的であり、認証に失敗したソフトウェアの実行を防ぐことです。 重要なのは、まだデバッグインターフェースにアクセスできるか、それともデバッガアクセスなしで現場で問題を回復しなければならないかです。 現場では、事前にそのような機能を備えた代替・復旧イメージ(例:HMAC鍵のインポート、新しい認証タグの生成、外部生成の認証タグの受け入れ、SMRの再インストール・再構成など)がなければ、通常は復旧は不可能です。 デバッグインターフェースにアクセスできる場合、最も簡単な解決策は外部で新しい認証タグを計算し、デバッガを使って更新したタグをフラッシュにプログラムすることです。この方法では、SMRのインストール時にHSE_SMR_CFG_FLAG_INSTALL_AUTHフラグが設定されていることが必要です。 HSE_SMR_CFG_FLAG_INSTALL_AUTHが設定されていない場合、HSEは内部に保存されているハッシュを使用して検証を行います。その場合、認証タグの更新だけでは不十分であり、新しいイメージパラメータでSMRを再インストールする必要があります。 よろしくお願いいたします。 ルーカス Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、ルーカスさん。 前回の状態では、コントローラーにはHSE_SMR_CFG_FLAG_INSTALL_AUTHが設定されていません。あなたが言った方法、つまり新しいイメージパラメータでSMRを再インストールする方法を試そうとしています。以下に示す Fota_S32k3_SecureBootProcess の該当部分は正しいでしょうか？ pSmrEntryInstall->accessMode = HSE_ACCESS_MODE_ONE_PASS; pSmrEntryInstall->entryIndex = 0u; pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry; pSmrEntryInstall->pSmrData = (HOST_ADDR)IVT.pAppImg_addr_0;/* アクティブなパーティションを指す */ pSmrEntryInstall->smrDataLength = smrEntry.smrSize; pSmrEntryInstall->pAuthTag[0] = (HOST_ADDR)smrEntry.pInstAuthTag[0];/* パッシブパーティションを指す */ pSmrEntryInstall->pAuthTag[1] = (HOST_ADDR)smrEntry.pInstAuthTag[1];/* パッシブパーティションを指す */ pSmrEntryInstall->authTagLength[0] = HmacTagLength; pSmrEntryInstall->authTagLength[1] = HmacTagLength; これが正しい場合、HSE_SRV_ID_SMR_ENTRY_INSTALL サービスを実行すると、HseResponse は 0xA5AA5317 として返され、これは以下に対応します。 #define HSE_SRV_RSP_KEY_EMPTY ((hseSrvResponse_t)0xA5AA5317UL) キーが空であることを示しています。（以前にも質問したように、この表示は該当部分が削除されたために生じているのではないかと推測しています。） キーの注入方法やこの問題の解決方法について、ぜひご案内いただけると大変ありがたいです。 ご返信よろしくお願いします。 Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、 @jeongwoo そのパラメータに問題は見当たりません。しかし、共有したのは hseSmrEntryInstallSrv_t だけで、hseSmrEntry_t (pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry;) は共有していません。 構造体 hseSmrEntry_t には、インストールに必要なその他の重要なパラメータが含まれています。 キーが消去されているかどうかを確認するには、Service HSE_SRV_ID_GET_KEY_INFO Structure Struct hseGetKeyInfoSrv_t を使うことができます。このサービスを使うと、hseKeyInfo_tの情報が得られ、キーの状態を確認することができます。 よろしくお願いいたします。 ルーカス Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled こんにちは、ルーカスさん。 お返事ありがとうございます。ご指摘いただいたsmrEntryの値を確認しました。SecurebootStateが0になる箇所にブレークポイントを設定したところ、smrEntryが完全に0であることを確認しました。また、Fota_S32k3_SecureBootProcessが終了する戻り値部分にブレークポイントを設定したところ、値が表示されることを確認しました。復帰時のSecureBootStateの値は1です。 この情報は問題解決に役立ちましたか？ 1) if(SecureBootState == 0) にブレークポイントが設定された場合 / 結果: smrEntry = 0 2) Fota_S32k3_SecureBootProcess 関数の最後の部分である return secureBootProcessResult にブレークポイントを設定します。 よろしくお願いいたします、ジョンウ

S32G274 Wake-up abnormality Hi NXP team, Project background: We have two S32G274 chips placed on the same board, referred to as chip1 and chip2. chip2 serves as a backup for chip1 — that is, when chip1 fails, chip2 takes over its functions. Problem description: Both S32G chips enter sleep state according to the command: the MCU enters Standby, and the PMIC enters Standby. They can be woken up via CAN or via KL15. During one particular test, we found that chip1 woke up normally and operated correctly, but chip2 did not work properly. By measuring the PMIC voltages, we found that the PMIC output 3.3V, 1.8V, 1.1V and 5V, so the PMIC supply voltages were normal. However, there was no output on chip2's serial port, meaning it had not entered the A-core. At the time we suspected it was stuck in the bootloader stage. We then measured the chip temperatures: chip1 was 50°C, while chip2 was 40°C. To determine where chip2 was getting stuck, we recovered chip2 by cutting the main power and powering it back on, and performed the following tests: Halting chip2 with a while(1) loop when loading the A-core — the chip temperature was 45°C. Halting chip2 with a while(1) loop before clock initialization — the chip temperature was 42°C. Keeping chip2 permanently in reset state by continuously shorting the reset pin — the chip temperature was 40°C, which matches the temperature observed during the fault. Problem summary: We suspect that chip2's wake-up function is behaving abnormally, causing chip2 to remain stuck in a reset state. However, the exact root cause is still unclear. Could you please help us analyze the possible causes and advise on how to further debug this issue? Looking forward to your reply. Best regards, Chenyin Re: S32G274 Wake-up abnormality Hi Joey, Thank you for your prompt response. Please find our answers to your questions below: Question 1: The issue where Chip2 cannot be woken up is a very low-probability problem. We have been running for nearly a year and have only encountered this single case, so it is difficult to reproduce. Question 2: Both Chip1 and Chip2 are woken up via CAN messages. The code logic for Chip1 and Chip2 is consistent, with possible differences only in the main logic execution and the failover handling part. Question 3: The Standby entry process is as follows: The M-core notifies the A-core via IPCF. The A-core executes the shutdown procedure. The A-core sends a command to the PMIC to enter Standby. The M-core enters Standby mode. Please let us know if you need any additional information or logs for further analysis. Looking forward to your reply. Best regards Re: S32G274 Wake-up abnormality Hi,Jerry_cao Could you please provide more information? 1. The phenomenon that Chip 2 cannot be awakened only occurred in your work. Can it be reproduced? 2. Are both Chip 1 and Chip 2 awakened together through KL15? 3. What are your Standby and wake-up processes? Are both the M core and the A core involved? Does M core turn off A core first, and then M core enters Standby? BR Joey Re: S32G274 Wake-up abnormality Hi,Jerry_cao Thank you for your reply and detail information. 1.Regarding the situation where Chip2 failed to wake up, Has the M core been awakened, and does the A core have any logs? did obtain any useful information on chip?  2.Is failure within the normal operating range of the chip? 3. Is this only the one board that has this problem? Do other boards have this problem? The temperature test might not be sufficient for analyzing the problem. It suggests that you could try implementing an automated testing method to see if the issue can be reproduced again. BR Joey Re: S32G274 Wake-up abnormality Hi Joey, Thank you for your continued support. After further investigation, we have identified the root cause: the issue is related to the external watchdog (GPT driver) feeding operation. Current findings: If the external watchdog is disabled at the very beginning of the code, the Standby entry and wake-up works correctly without any issues. If the external watchdog is disabled only before entering Standby (while it runs normally during the main logic), the problem still reproduces. This indicates that the watchdog feeding operation interferes with the Standby entry timing. Our current hypothesis is that the command sent to the PMIC to enter Standby may be disrupted by the watchdog feeding operation, causing a timing violation that prevents the device from entering Standby correctly. Questions: Could you please help analyze whether the watchdog feeding operation (GPT driver) could affect the timing of the PMIC Standby entry command? Is there a specific sequence or timing requirement for the PMIC Standby entry command that we should follow? Are there any known timing constraints between the watchdog peripheral and the PMIC standby entry sequence on the S32G platform? Looking forward to your reply. Best regards Re: S32G274 Wake-up abnormality Hi,Jerry_cao Do you mean that you suspect that the Chip2 SOC has entered Standby mode, but the PMIC failed to enter Standby mode properly, thus resulting in a failure to wake up?  I will help you to see if there is any time or sequence limit on the Standby command and watchdog, and I will reply to you when there is any progress. Also, you can refer to this AN12880 to check relevant information. https://www.nxp.com.cn/webapp/Download?colCode=AN12880&lang_cd=zh BR Joey

S32G274 觉醒异常 您好，NXP团队： 项目背景： 我们有两个 S32G274 芯片放置在同一块板上，分别称为芯片 1 和芯片 2。芯片 2 是芯片 1 的备份——也就是说，当芯片 1 发生故障时，芯片 2 将接管其功能。 问题描述： 两个 S32G 芯片均按照指令进入睡眠状态：MCU 进入待机状态，PMIC 进入待机状态。它们可以通过 CAN 或 KL15 唤醒。在一次测试中，我们发现芯片 1 正常唤醒并正常工作，但芯片 2 无法正常工作。 通过测量 PMIC 电压，我们发现 PMIC 输出 3.3V、1.8V、1.1V 和 5V，因此 PMIC 供电电压正常。但是，芯片 2 的串口没有输出，这意味着它还没有进入 A 核心。当时我们怀疑它卡在了引导加载程序阶段。 然后我们测量了芯片温度：芯片 1 为 50°C，而芯片 2 为 40°C。为了确定芯片 2 卡在哪里，我们通过切断主电源并重新接通电源来恢复芯片 2，并进行了以下测试： 停止芯片2 while(1) 加载 A 核时出现循环——芯片温度为 45°C。 停止芯片2 while(1) 时钟初始化前的循环——芯片温度为 42°C。 通过不断短接复位引脚，使芯片 2 始终处于复位状态——芯片温度为 40°C，与故障期间观察到的温度相符。 问题概述： 我们怀疑芯片 2 的唤醒功能运行异常，导致芯片 2 一直处于复位状态。然而，确切的根本原因仍不清楚。 请您协助我们分析可能的原因，并就如何进一步调试此问题提供建议？ 期待你的答复。 此致敬礼，陈寅 Re: S32G274 Wake-up abnormality 嗨，乔伊， 感谢您的及时回复。以下是我们针对您问题的解答： 问题 1：Chip2 无法唤醒的问题是概率非常低的问题。我们已经运行了近一年，只遇到过这一个案例，因此很难重现。 问题 2：芯片 1 和芯片 2 都是通过 CAN 消息唤醒的。Chip1 和 Chip2 的代码逻辑是一致的，可能的区别仅在于主要逻辑执行和故障转移处理部分。 问题 3：备用输入流程如下： M 核通过 IPCF 通知 A 核。 A核心执行关机程序。 A 核心向 PMIC 发送命令，使其进入待机状态。 M核心进入待机模式。 如果您需要任何其他信息或日志以供进一步分析，请告知我们。 期待你的答复。 此致 Re: S32G274 Wake-up abnormality 你好，Jerry_cao 请问您能否提供更多信息？ 1.Chip 2 无法唤醒的现象只出现在你的作品中。可以重现吗？ 2. 芯片 1 和芯片 2 是否通过 KL15 同时觉醒？ 3. 你们的待机和唤醒流程是什么？M核心和A核心都参与其中吗？M 核心是否先关闭 A 核心，然后 M 核心进入待机状态？ BR 乔伊 Re: S32G274 Wake-up abnormality 你好， Jerry_cao 感谢您的回复和详细信息。 1.关于 Chip2 无法唤醒的情况，M 核心是否已唤醒，A 核心是否有任何日志？是否获得了任何关于芯片的有用信息？ 2.故障是否在芯片的正常工作范围内？ 3. 只有这一块电路板存在这个问题吗？其他主板也有这个问题吗？温度测试可能不足以分析问题所在。它建议您尝试实施自动化测试方法，看看是否可以再次重现该问题。 BR 乔伊 Re: S32G274 Wake-up abnormality 嗨，乔伊， 感谢您一直以来的支持。 经过进一步调查，我们找到了根本原因：问题与外部看门狗（GPT 驱动程序）的喂食操作有关。 目前的研究结果： 如果在代码的开头就禁用外部看门狗，则待机状态和唤醒状态都能正常工作，没有任何问题。 如果仅在进入待机状态之前禁用外部看门狗（而它在主逻辑期间正常运行），则问题仍然会重现。 这表明看门狗喂食操作干扰了待机进入时间。我们目前的假设是，发送到 PMIC 以进入待机状态的命令可能会受到看门狗馈电操作的干扰，从而导致时序违例，阻止设备正确进入待机状态。 问题： 请问您能否帮忙分析一下看门狗喂食操作（GPT 驱动程序）是否会影响 PMIC 待机进入命令的时序？ PMIC 待机进入命令是否有特定的顺序或时序要求需要遵循？ S32G 平台上的看门狗外设和 PMIC 待机进入序列之间是否存在已知的时序限制？ 期待你的答复。 此致 Re: S32G274 Wake-up abnormality 你好，Jerry_cao 您的意思是，您怀疑 Chip2 SoC 已进入待机模式，但 PMIC 未能正确进入待机模式，因此导致无法唤醒吗？ 我会帮您查看待机命令和看门狗是否存在时间或顺序限制，如有任何进展，我会回复您。 另外，您还可以参考 AN12880 查看相关信息。 https://www.nxp.com.cn/webapp/Download?colCode=AN12880&lang_cd=zh BR 乔伊

i.MX8M Plus - Dedicated I2C for Display and Camera Hi Team, Just wanted to confirm if there is any Dedicated I2C for Display and Camera. (like I2C2 for Display and I2C4 for Camera) or there is no restriction on configuring can i use any I2C for Display and camera interfaces? Re: i.MX8M Plus - Dedicated I2C for Display and Camera You can use any available I2C controller for display-related or camera-related devices on i.MX8M Plus. There is no dedicated "camera I2C" or "display I2C" inside the SoC. The choice is determined by your hardware design and device-tree configuration.

MFS2323BMBA5EP OTP構成の競合:SPIとI2Cモードの識別 NXPのエンジニアおよびコミュニティの専門家の皆様へ 現在、以下の方法で開発中です MFS2323BMBA5EP セーフティ SBCで、設定ファイルとデータシートレポートの間でOTPの工場出荷時設定に関する大きな矛盾に直面しました。この点についてご説明いただけると大変ありがたいです。 設定の競合： 1. 証拠 .cfg ファイル： 私の FS2320_BA5_CONFIG_Rev_A.cfg ファイルには、直接レジスタ値があります。 0x30 : 0x00 FS23データシート（表229）によると、 OTP_MAIN_SYS_I2C_CFG😞 ビット4（ SPI_EN_OTP ） ： 0 手段 I2Cは有効、SPIは無効です。 1 SPIが有効になっていることを意味します。 ビット3~0 ( I2CDEVADDR_OTP ) : 0000 意味する I2Cスレーブアドレスは 0x20 。 これは明らかに、このチップが工場出荷時に構成されていることを示唆しています。 I2Cモード。 2. 構成レポートPDFからの証拠： しかし、私の R_MFS2323BMBA5_Rev_A_test.pdf 文書、 表2. デバイスのOTP設定、レポートには明示的に記載されています。 SPI有効化：SPIピンが有効になっています。 これはハードウェアピンがロックされていることを示唆しています SPIモード。 私の実際のハードウェアテスト結果： MCU(S32K344)をSPIマスターとして設定し、このPMICと通信させたとき: MISOピンは一定のままです 0.3V （内部プルダウン抵抗が弱い高インピーダンス状態を示しており、スレーブ側がラインを駆動していないことを意味します。） PMIC側のSCKピンは、実際には独自にクロック信号を出力していた。 チップがOTPエミュレーションモードに固定されているか、I2Cスレーブとして設定されている可能性があり、それが原因でSPI通信が完全に失敗しているのではないかと考えています。 私の具体的な質問： 確認いただけますか MFS2323BMBA5EPの実際の工場出荷時OTP設定ですか?それはSPIですか、それともI2Cですか?  の間に対立が生じたとき。cfg registerファイル(0x30 : 0x00)とPDF設定レポート、どちらが絶対的なハードウェアの真実と考えられるべきでしょうか?PDFレポートにドキュメントの誤りが含まれている可能性はありますか? （添付しました） FS2320_BA5_CONFIG_Rev_A.cfg そして R_MFS2323BMBA5_Rev_A_test.pdf （参考としてこの投稿を参照してください）。 ご協力ありがとうございます！ Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification はい、ありがとうございます。 Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification どちらの会社にお勤めですか？現在、お客様はご自身のメールアドレスを使用されていますが、これは優先度の低い（経営幹部レベルの）顧客とみなされます。 これには、回路図とCRCドライバに関連する一連の事項を確認する必要があります。 会社のメールアドレスを使ってチケットを送信することをお勧めします。 家 Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification 現状では不可能です。デバッグモードで通信しています。344ピンのSCK波形とMOSI波形を個別にテストしたところ、書き込んだデータは送信できました。しかし、FS23のSCKピンも信号を送信しているため、この2つを接続すると、MCUから送信されたSCK信号がFS23によってローにプルダウンされてしまいます。FS23に送信する応答はすべて0です。CRCも設定済みです。 紫色の線は、上部の信号以降のSCK信号を表しています。 黄色はデータ信号を示します。 定格電圧は5Vです。 送信されたデータは {0x02, 0x00, 0x00, CRC} です SCK波形を通常の波形として無理やり解釈すると、データが正しいことがわかります。最初のビットは2で、その後に00とCRCが続きます。 Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification SPIを使用して正常に通信できますか？ Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification FS23とS32K344がSPIで通信している際に、FS23のSCK信号も送信されている可能性はありますか？というのも、FS23とのSPI通信を設定しない場合、FS23のSCKピンをキャプチャしようとしても波形が取得できないからです。S32K344と通信している場合にのみ、FS23とS32K344の両方のSCKピンから信号が送信され、SCKピンとCSピンの波形が全く同じになります。 Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification GUI経由で.cfgファイルをMirrorにアップロードしました。このレジスタはSPIモードを示します。

システムマネージャーのドライバーコードPCAL6524 システムマネージャーのドライバーコードを教えていただけますかPCAL6524HEAZ fsl_pcal6524.c fsl_pcal6524.h Re: system manager driver code for PCAL6524 ビンソン様、 公式のMCUXpresso SDKsやSystem マネージャ ドライバは知りません。 fsl_pcal6524.cfsl_pcal6524.h fやPCAL6524HEAZ。NXP Linux BSPは、標準のLinux GPIOエクスパンダードライバーを通じて、PCA6524デバイスツリー互換文字列を使ってデバイスをサポートしています。i.MX95 19x19 EVK は、I²C GPIO エキスパンダーとして PCAL6524 を使用する公開サンプルです。https ://github.com/torvalds/linux/blob/master/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts   敬具、 ヨゼフ

在启用 S32K312 MCU SecureBoot 的情况下，对另一个引导加载程序进行身份验证 您好，我想咨询一下，在激活安全启动后更改 FBL 时，是否有办法重新进行身份验证。 当启用安全启动时，切换到不同的 FBL 时，通过 HMAC 密钥生成的 META 数据值会发生变化。由于 FBL 发生更改，HSE 需要使用 HMAC 密钥重新计算 META 数据；但是，由于新的 FBL 删除了 HMAC 密钥，因此无法重新计算 META 数据。因此，由于 FBL 验证失败，发生 RESET，导致应用程序无法启动。是否有办法使用 HMAC 密钥重新验证已更改的 FBL，从而使 FBL 和应用程序都能正常运行？   Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled 嗨@jeongwoo 安全启动的本质目的就是防止执行未通过身份验证的软件。 关键问题是您是否仍然可以访问调试接口，或者是否必须在没有调试器访问权限的情况下在现场恢复该问题。 在现场，如果没有预先设计了此类功能的备用/恢复映像（例如，导入 HMAC 密钥、生成新的身份验证标签、接受新的外部生成的身份验证标签或重新安装/重新配置 SMR），则通常无法进行恢复。 如果您有调试接口，最简单的解决方案通常是在外部计算一个新的认证标签，然后使用调试器将更新后的标签编程到闪存中。此方法要求在安装 SMR 时设置 HSE_SMR_CFG_FLAG_INSTALL_AUTH 标志。 如果未设置 HSE_SMR_CFG_FLAG_INSTALL_AUTH，HSE 将使用内部存储的哈希值进行验证。在这种情况下，仅更新身份验证标签是不够的，必须使用新的映像参数重新安装 SMR。 此致， Lukas Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled 你好，卢卡斯， 在之前的状态中，我们的控制器没有设置 HSE_SMR_CFG_FLAG_INSTALL_AUTH。我正在尝试应用您提到的方法——使用新的图像参数重新安装 SMR。下面显示的 Fota_S32k3_SecureBootProcess 的相关部分是否正确？ pSmrEntryInstall->accessMode = HSE_ACCESS_MODE_ONE_PASS; pSmrEntryInstall->entryIndex = 0u; pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry; pSmrEntryInstall->pSmrData = (HOST_ADDR)IVT.pAppImg_addr_0;/* 指向活动分区 */ pSmrEntryInstall->smrDataLength = smrEntry.smrSize; pSmrEntryInstall->pAuthTag[0] = (HOST_ADDR)smrEntry.pInstAuthTag[0];/* 指向被动分区 */ pSmrEntryInstall->pAuthTag[1] = (HOST_ADDR)smrEntry.pInstAuthTag[1];/* 指向被动分区 */ pSmrEntryInstall->authTagLength[0] = HmacTagLength; pSmrEntryInstall->authTagLength[1] = HmacTagLength; 如果理解正确，当我运行 HSE_SRV_ID_SMR_ENTRY_INSTALL 服务时，返回的 HseResponse 为 0xA5AA5317，这对应于： #define HSE_SRV_RSP_KEY_EMPTY ((hseSrvResponse_t)0xA5AA5317UL) 表明密钥为空。（正如我之前问过的，我怀疑之所以会显示这个图案，是因为那部分内容已被擦除。） 如果您能指导我如何注入密钥或以其他方式解决此问题，我将不胜感激。 非常感谢。 Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled 嗨@jeongwoo 我认为这些参数没有问题。但是您只共享了 hseSmrEntryInstallSrv_t，而没有共享 hseSmrEntry_t（pSmrEntryInstall->pSmrEntry = (HOST_ADDR)&smrEntry;）。 结构体 hseSmrEntry_t 包含安装所需的其他重要参数。 要确认密钥是否已被擦除，可以使用服务 HSE_SRV_ID_GET_KEY_INFO，结构体 struct hseGetKeyInfoSrv_t。使用此服务，您将在 hseKeyInfo_t 中获取信息，以便您可以检查密钥的状态。 此致， Lukas Re: Authentication of another bootloader while S32K312 MCU SecureBoot is enabled 你好，卢卡斯， 感谢你的回复。我检查了您提到的 smrEntry 值。当我在 SecurebootState 为 0 的位置设置断点时，我确认 smrEntry 完全为 0。当我在 Fota_S32k3_SecureBootProcess 结束的返回部分设置断点时，我确认这些值出现了。返回时，SecureBootState 值为 1。 这些信息对解决问题有帮助吗？ 1) 当在 if(SecureBootState == 0) 处设置断点时 / 结果：smrEntry = 0 2) 在返回 secureBootProcessResult 处设置断点，这是 Fota_S32k3_SecureBootProcess 函数的最后一部分。 此致，郑宇

i.MX8M Plus - ディスプレイとカメラ専用のI2Cポート チームの皆さん、こんにちは。 ディスプレイとカメラ専用のI2Cポートがあるかどうか確認したかっただけです。 (例えばディスプレイ用のI2C2やカメラ用のI2C4のような)設定に制限はありませんか?ディスプレイとカメラのインターフェースに任意のI2Cを使えますか? Re: i.MX8M Plus - Dedicated I2C for Display and Camera i.MX8M Plusでは、ディスプレイ関連やカメラ関連デバイス用に利用可能な任意のI2Cコントローラーを使用できます。SoC内部には、専用の「カメラI2C」や「ディスプレイI2C」は搭載されていません。選択はハードウェア設計とデバイスツリー構成によって決まります。

ソフトウェアライセンス延長の期限切れ申請   サポートチームの皆様、 添付画像に示すように、S32DSのライセンスの有効期限が近づいていることを通知するメールを受け取りました。 現在進行中の作業では、引き続きS32DSを使用する必要があります。ソフトウェアを使い続けられるようにライセンスを延長してもらえますか? ご協力ありがとうございます。 よろしくお願いいたします。 Re: Request for Software License Extension Due to Expiration こんにちは、 あなたのアカウントを確認したところ、ライセンスは2028年まで有効です。 Re: Request for Software License Extension Due to Expiration 件名:S32 Design Studioライセンスを自分のNXPアカウントに移管/再登録する方法 こんにちは、 私は元マネージャーから仕事用PCを引き継ぎましたが、S32 Design Studioは私のではなく彼のNXPアカウントでまだ有効化されています。そのため、私のマシンにインストールされているライセンスの有効期限が切れてしまったようです。 自分のライセンスが2028年まで有効であることを確認したので、このPCのS32DSを前の所有者ではなくNXPのアカウントとライセンスに切り替えたいと考えています。 正しい手順を教えてもらえますか?具体的には： 1. 前のアカウントに紐づいた既存のアクティベーションを無効化または解除する方法はありますか? 2. 自分のアカウント認証情報でS32DSを再アクティベートできますか?それとも完全なアンインストールとクリーンインストールが必要ですか? ご協力ありがとうございます。 よろしくお願いいたします。 Re: Request for Software License Extension Due to Expiration こんにちは、 どのデバイスでも新しいインストールには実際のキーを使うことができます。S32DSの場合、デフォルトでは101個のライセンスが利用可能です。PCでインストーラーを起動し、古いコードを使ってアクティベートできます。

S32G274 覚醒異常 こんにちは、NXPチームの皆様、 プロジェクトの背景： 当社では、同じ基板上に2つのS32G274チップを搭載しており、それぞれチップ1とチップ2と呼んでいます。チップ2はチップ1のバックアップとして機能します。つまり、チップ1が故障した場合、チップ2がその機能を引き継ぎます。 問題の説明： 両方のS32Gチップはコマンドに従ってスリープ状態に入ります。MCUはスタンバイに、PMICはスタンバイに入ります。CANやKL15で起こすことができます。ある特定のテストにおいて、チップ1は正常に起動して正しく動作したが、チップ2は正常に動作しなかったことが判明した。 PMIC電圧を測定したところ、PMICの出力は3.3V、1.8V、1.1V、5Vであり、PMICの電源電圧は正常でした。しかし、チップ2のシリアルポートには出力がなかったため、Aコアには入力されていなかった。当時、私たちはそれがブートローダーの段階で停止しているのではないかと疑っていました。 次にチップの温度を測定したところ、チップ1は50℃、チップ2は40℃だった。チップ2がどこで動作停止しているかを特定するために、チップ2の主電源を切断して再度電源を入れることで復旧させ、以下のテストを実施しました。 チップ2を停止 while(1) Aコアをロードした際のループで、チップ温度は45℃でした。 チップ2を停止 while(1) クロック初期化前のループ — チップ温度は42℃でした。 リセットピンを継続的に短絡させることでチップ2を永久的にリセット状態に維持したところ、チップ温度は40℃となり、これは故障発生時に観測された温度と一致した。 問題の概要： チップ2のウェイクアップ機能が異常な動作をしており、チップ2がリセット状態から抜け出せなくなっているのではないかと疑っています。しかし、正確な根本原因は依然として不明である。 原因の分析を手伝っていただき、今後もこの問題をどうやってデバッグできるかアドバイスをいただけませんか? ご返信をお待ちしております。 よろしくお願いいたします、チェンイン Re: S32G274 Wake-up abnormality こんにちは、ジョーイ。 迅速なご対応ありがとうございます。ご質問への回答は以下にご記入ください。 質問1:Chip2を起動できない問題は非常に低い確率の問題です。私たちはほぼ1年かけて運用していますが、このケースは1件しか出会っておらず、再現が難しいです。 質問2:Chip1とChip2の両方がCANメッセージで起動します。Chip1とChip2のコードロジックは一貫しており、違いが生じる可能性があるのはメインロジックの実行とフェイルオーバー処理部分のみです。 質問3：待機入室の手順は以下のとおりです。 MコアはIPCFを介してAコアに通知する。 Aコアはシャットダウン手順を実行します。 AコアはPMICにスタンバイモードに入るようコマンドを送信する。 Mコアはスタンバイモードに入ります。 さらなる分析のために追加の情報やログが必要な場合はお知らせください。 ご返信をお待ちしております。 よろしくお願いします Re: S32G274 Wake-up abnormality こんにちは、Jerry_cao もう少し詳しい情報を教えていただけますか? 1.チップ2を目覚めさせられない現象は、あなたの作品の中でのみ起こったことです。再現は可能でしょうか? 2. チップ1とチップ2はKL15を通じて同時に目覚めているのか? 3. スタンバイおよび起床プロセスは?MコアとAコアの両方が関係しているのでしょうか？MコアはまずAコアをオフにしてから、スタンバイ状態に入るのでしょうか？ BR ジョーイ Re: S32G274 Wake-up abnormality こんにちは、 Jerry_cao ご返信と詳細な情報、ありがとうございます。 1.チップ2が起動しなかった状況について、Mコアは起動しましたか？また、Aコアにはログはありますか？チップに関する有用な情報は得られましたか？ 2. チップの正常な動作範囲内での故障ですか？ 3. この問題が発生しているのは、この基板だけですか？他の掲示板でも同様の問題が発生していますか？温度測定だけでは、問題の分析には不十分かもしれない。自動テスト方法を導入して、問題が再発できるか試してみるのも良いでしょう。 BR ジョーイ Re: S32G274 Wake-up abnormality こんにちは、ジョーイ。 引き続きご支援いただきありがとうございます。 さらに調査を進めた結果、根本原因は外部監視犬(GPTドライバ)のフィーディング操作に関連していることが特定されました。 現在の調査結果： コードの冒頭で外部ウォッチドッグを無効にすれば、スタンバイ状態への移行とウェイクアップは問題なく正しく動作します。 外部ウォッチドッグをスタンバイモードに入る直前にのみ無効化した場合（メインロジック中は正常に動作している）、問題は依然として再現します。 これは、ウォッチドッグの給餌動作がスタンバイモードへの移行タイミングに干渉していることを示しています。現在の仮説では、PMICにスタンバイモードへの移行を指示するコマンドが、ウォッチドッグタイマーのフィード動作によって妨害され、タイミング違反が発生してデバイスが正しくスタンバイモードに移行できない可能性があると考えています。 質問: ウォッチドッグフィーディング操作(GPTドライバー)がPMICスタンバイエントリコマンドのタイミングに影響を与える可能性があるかどうかの分析を手伝ってもらえますか? PMICスタンバイモードへのエントリーコマンドには、従うべき特定のシーケンスやタイミング要件はありますか？ S32Gプラットフォーム上のウォッチドッグ周辺機器とPMICスタンバイエントリシーケンスの間に既知のタイミング制約はありますか? ご返信をお待ちしております。 よろしくお願いします Re: S32G274 Wake-up abnormality こんにちは、Jerry_cao つまり、Chip2 SOCはスタンバイモードに入ったものの、PMICが正しくスタンバイモードに移行できなかったため、ウェイクアップに失敗したということでしょうか？ スタンバイコマンドとウォッチドッグに時間制限やシーケンス制限があるかどうかを確認するお手伝いをします。進展があればご連絡いたします。 また、このAN12880を参照して関連情報を確認できます。 https://www.nxp.com.cn/webapp/Download?colCode=AN12880&lang_cd=zh BR ジョーイ

通过禁用 i.MX95 上的 CPU/GPU/VPU 来降低功耗 您好，NXP， 我们正在寻找降低基于 i.MX95 的系统整体功耗的方法。 请问您能否帮忙解答以下问题？ 是否可以在不需要时完全关闭单个 CPU 核心的电源？ 如果我们的应用程序不使用 GPU 和 VPU，是否可以完全关闭它们？ 如果不需要使用 CPU/GPU/VPU，是否可以在启动后默认禁用它们以进一步降低功耗？（通过设备树？） 是否有推荐的软件配置或参考文档可以实现最低的功耗？ 我们的电路板支持包 基于 Yocto 5.2 / Linux 6.12.x。 谢谢。 顺祝商祺！ 肖恩 Linux Re: Reducing Power Consumption by Disabling CPU/GPU/VPU on i.MX95 关于您的问题： 是否可以在不需要时完全关闭单个 CPU 核心的电源？ A：是的，可以。 如果我们的应用程序不使用 GPU 和 VPU，是否可以完全关闭它们？ A：是的，如果不用它们的话。 如果不需要使用 CPU/GPU/VPU，是否可以在启动后默认禁用它们以进一步降低功耗？（通过设备树？） 答：是的，对于 GPU/VPU 类平台设备，通常的做法是将相关的设备树节点状态设置为“禁用”；这样 Linux 就不会注册/探测该设备。 是否有推荐的软件配置或参考文档可以实现最低的功耗？ A：我们有 AN14449 — i.MX 95 功耗测量：测量低功耗用例、BCU 程序、DSM、Linux 挂起和 BBSM 的主要参考。 如有任何疑问，请随时联系我们。 祝你今天过得愉快

Debug authentication Response for MCXW72 I am trying to unlock the debug port on the MCXW72. Unlocking it with the MCUXpresso Secure Provisioning Tool works correctly, but I am attempting to unlock the port using my own application based on the Debug Credential (DC), the DCK private key, and the DAC received from the device. The documentation is very unclear in this area (and in some places even incorrect). As I understand it, the DAR consists of: DAR = DC + AB + UUID (from DAC) + Signature (Figure 50 in the Reference Manual shows the UUID and AB fields in the wrong order.) I would like to calculate the Signature using OpenSSL, however I cannot determine exactly what data should be signed: a) DC + CV (from DAC) b) DC + AB + CV (from DAC) c) DC + AB + UUID (from DAC) + CV (from DAC) or something else entirely? The documentation states that the signature binds the DAR to the challenge vector (CV), but it does not clearly specify the exact byte sequence that must be hashed and signed. Could you please clarify the precise data that is used to generate the DAR signature? MCXA Security(Edgelock | secure boot | OTP) Re: Debug authentication Response for MCXW72 Hi @Surdej  Secure Provisioning Tool is built on top of Secure Provisioning SDK, see https://spsdk.readthedocs.io/en/latest/ This is open source so you can find the answers there.

因软件许可到期而申请延期   尊敬的技术支持团队： 如附图所示，我收到一封电子邮件通知我，我的 S32DS 许可证即将到期。 我需要继续使用 S32DS 来进行我的工作。请问您能否延长我的软件使用许可，以便我能继续使用该软件？ 感谢您的协助。 顺祝商祺！ Re: Request for Software License Extension Due to Expiration 你好， 我查看了您的账户，您的许可证有效期至2028年。 Re: Request for Software License Extension Due to Expiration 主题：如何将 S32 Design Studio 许可证转移/重新注册到我自己的 NXP 帐户 你好， 我的办公电脑是我从前任经理那里继承来的，S32 Design Studio 仍然是在他的 NXP 账户下激活的，而不是我的。因此，我电脑上安装的许可证似乎已经过期了。 我已经确认我的许可证有效期至 2028 年，因此我想将这台电脑上的 S32DS 切换到我的 NXP 帐户和许可证，而不是前任所有者的帐户和许可证。 请问正确的操作步骤是什么？具体来说： 1. 是否有办法停用或解除与先前帐户关联的现有激活状态？ 2. 我能否使用我自己的帐户凭据重新激活 S32DS，还是需要完全卸载并重新安装？ 感谢您的帮助。 顺祝商祺！ Re: Request for Software License Extension Due to Expiration 你好， 您可以使用您的真实密钥在任何设备上进行任何新安装。S32DS 默认提供 101 个许可证。您可以在电脑上启动安装程序，并使用您之前的激活码进行激活。

iMX95 动态随机存取存储器(DRAM) 速度 您好， 目前的 iMX95 最高只能支持 6.4Gbps 的传输速率。 NXP 是否会发布支持 LPDDR5X 且速度高达 8.5Gbps 的处理器？ 谢谢。 Re: iMX95 DRAM speed 嗨@pengyong_zhang ， 请问可以提供一下型号名称吗？初步规格说明是什么？ 谢谢。 Re: iMX95 DRAM speed 嗨@simonng imx95 之后的芯片将支持 LPDDR5X 8533MT/s 内存。 BR Re: iMX95 DRAM speed 嗨@simonng 我无法提供有关该芯片的具体细节，因为官方网站尚未发布任何信息。 BR Re: iMX95 DRAM speed 嗨@pengyong_zhang ， 这款新版芯片何时发布？动态随机存取存储器\\(DRAM\\)支持的最大速度和密度是多少？每个通道有多少个 CS？ 谢谢！

调试 MCXW72 的身份验证响应 我正在尝试解锁 MCXW72 上的调试端口。使用 MCUXpresso 安全配置工具解锁端口可以正常工作，但我正在尝试使用我自己的应用程序，该应用程序基于从设备接收的调试凭证 (DC)、DCK 私钥和 DAC 来解锁端口。 这方面的文档非常不清楚（有些地方甚至有错误）。 据我了解，DAR 由以下部分组成： DAR = DC + AB + UUID（来自 DAC）+ 签名 （参考手册中的图 50 显示 UUID 和 AB 字段顺序错误。） 我想使用 OpenSSL 计算签名，但我无法确定应该对哪些数据进行签名： a)直流 + 恒压（来自数模转换器） b) DC + AB + CV（来自 DAC） c) DC + AB + UUID（来自 DAC）+ CV（来自 DAC） 或者完全是其他原因？ 文档指出，签名将 DAR 与挑战向量 (CV) 绑定，但并未明确指定必须进行哈希和签名的确切字节序列。请问能否详细说明用于生成DAR特征的具体数据？ MCXA 安全（Edgelock | 安全启动 | OTP） Re: Debug authentication Response for MCXW72 嗨@Surdej 安全配置工具基于安全配置 SDK 构建，请参阅https://spsdk.readthedocs.io/en/latest/ 这是开源软件，所以你可以在那里找到答案。

system manager driver code for PCAL6524 could you please provide the system manager driver code for PCAL6524HEAZ fsl_pcal6524.c fsl_pcal6524.h Re: system manager driver code for PCAL6524 Dear Binson, I am not aware of an official MCUXpresso SDK/System Manager driver named fsl_pcal6524.cfsl_pcal6524.h for the PCAL6524HEAZ. NXP Linux BSPs support the device through the standard Linux GPIO-expander driver using the PCA6524 device-tree compatible string. The i.MX95 19x19 EVK is a public example that uses the PCAL6524 as an I²C GPIO expander: https://github.com/torvalds/linux/blob/master/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts   With Best Regards, Jozef

Request for Software License Extension Due to Expiration   Dear Support Team, As shown in the attached image, I received an email notifying me that my S32DS license is about to expire. I need to continue using S32DS for my ongoing work. Could you please extend my license so that I can keep using the software? Thank you in advance for your assistance. Best regards, Re: Request for Software License Extension Due to Expiration Hi,  I checked your account and your license is valid till 2028.  Re: Request for Software License Extension Due to Expiration Subject: How to transfer/re-register an S32 Design Studio license to my own NXP account Hello, I inherited my work PC from my former manager, and S32 Design Studio is still activated under his NXP account, not mine. Because of this, the installed license appears to have expired on my machine. I have confirmed that my own license is valid until 2028, so I would like to switch S32DS on this PC over to my NXP account and license instead of the previous owner's. Could you let me know the correct procedure for this? Specifically: 1. Is there a way to deactivate or release the existing activation tied to the previous account? 2. Can I simply re-activate S32DS with my own account credentials, or is a full uninstall and clean reinstall required? Thank you for your help. Best regards, Re: Request for Software License Extension Due to Expiration Hi,  You can use your actual key for any new installation on any device. For S32DS is by default 101 licenses available. You can start installer on your PC and use your old code for activation. 

MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification Dear NXP engineers and community experts, I am currently developing with the MFS2323BMBA5EP Safety SBC and have encountered a significant conflict between my configuration files and datasheet reports regarding the OTP factory configuration. I would greatly appreciate your expertise in clarifying this. The Configuration Conflict: 1. Evidence from the .cfg file: In my FS2320_BA5_CONFIG_Rev_A.cfg file, there is a direct register value: 0x30 : 0x00 According to the FS23 datasheet (Table 229, OTP_MAIN_SYS_I2C_CFG😞 Bit 4 (SPI_EN_OTP): 0 means I2C is enabled, SPI is disabled; 1 means SPI is enabled. Bit 3~0 (I2CDEVADDR_OTP): 0000 means the I2C slave address is 0x20. This clearly suggests the chip is factory-configured for I2C mode. 2. Evidence from the Configuration Report PDF: However, in my R_MFS2323BMBA5_Rev_A_test.pdf document, under Table 2. Device OTP configuration, the report explicitly states: SPI Enable: SPI pins are enabled. This suggests the hardware pins are locked to SPI mode. My Actual Hardware Test Results: When I configured my MCU (S32K344) as an SPI Master to communicate with this PMIC: The MISO pin stays at a constant 0.3V (indicating high-impedance with internal weak pull-down, meaning the slave is not driving the line). The SCK pin on the PMIC side was actually outputting clock signals on its own. I suspect the chip might be locked in OTP Emulation mode or configured as an I2C slave, which is causing the SPI communication to completely fail. My Specific Questions: Could you please confirm the actual factory OTP configuration for the MFS2323BMBA5EP? Is it SPI or I2C? When there is a conflict between the .cfg register file (0x30 : 0x00) and the PDF configuration report, which one should be considered the absolute hardware truth? Is there a possibility that the PDF report contains a documentation error? (I have attached the FS2320_BA5_CONFIG_Rev_A.cfg and the R_MFS2323BMBA5_Rev_A_test.pdf to this post for reference). Thank you in advance for your help! Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification Okay, thank you. Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification Which company are you from? Currently, you're using your own email address, which is considered a low-priority (C-level) customer. This requires checking your schematic and a series of things related to the CRC driver. I suggest you submit a ticket using your company email address. Home Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification Currently, it's not possible. I'm communicating in DEBUG mode. I've tested the SCK and MOSI waveforms on the 344 pin separately, and they can transmit the data I write. However, because the FS23's SCK pin is also sending a signal, when these two are connected together, the SCK signal sent by the MCU is pulled low by the FS23. The responses I send to the FS23 are all 0s. I've also configured CRC. The purple line represents the SCK signal after the top. Yellow indicates data signals. The scale is 5V. The data sent is {0x02, 0x00, 0x00, CRC} If you forcefully interpret the SCK waveform as a normal waveform, you can see that the data is correct; the first bit is 2, followed by 00 and CRC. Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification Can you successfully communicate using SPI? Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification Is it possible that the SCK signal of the FS23 is also being sent when communicating with the S32K344 via SPI? Because if I don't configure SPI communication with the FS23, there's no waveform when I try to capture the SCK pin of the FS23. Only when communicating with the S32K344 are both the SCK pins of the FS23 and the S32K344 sending signals, and the waveforms of the SCK and CS pins are exactly the same. Re: MFS2323BMBA5EP OTP Configuration Conflict: SPI vs I2C Mode Identification I uploaded the .cfg file to Mirror via the GUI. The register indicates SPI mode.

PCAL6524 的系统管理器驱动程序代码 请问能否提供PCAL6524HEAZ的系统管理器驱动程序代码？ fsl_pcal6524.c fsl_pcal6524.h Re: system manager driver code for PCAL6524 亲爱的宾森： 我不知道有名为fsl_pcal6524.cfsl_pcal6524.hf或 PCAL6524HEAZ 的官方 MCUXpresso SDK/系统管理器驱动程序。NXP Linux BSP 通过标准的 Linux GPIO 扩展器驱动程序，使用 PCA6524 设备树兼容字符串来支持该设备。i.MX95 19x19 EVK 是一个公开示例，它使用 PCAL6524 作为 I²C GPIO 扩展器： https://github.com/torvalds/linux/blob/master/arch/arm64/boot/dts/freescale/imx95-19x19-evk.dts   最诚挚的问候， 约瑟夫

Reducing Power Consumption by Disabling CPU/GPU/VPU on i.MX95 Hi NXP, We are looking for ways to reduce the overall power consumption of our i.MX95-based system. Could you please help clarify the following questions? Is it possible to completely power down individual CPU cores when they are not required? Is it possible to completely power down the GPU and VPU if our application does not use them? If the CPU/ GPU / VPU is not required, is it possible to keep them disabled by default after boot to further reduce power consumption ? (by device-tree ?) Are there any recommended software configurations or reference documents for achieving the lowest possible power consumption? Our BSP is based on Yocto 5.2 / Linux 6.12.x. Thanks. Best Regards, Sean Linux Re: Reducing Power Consumption by Disabling CPU/GPU/VPU on i.MX95 For your questions: Is it possible to completely power down individual CPU cores when they are not required? A:Yes, you can. Is it possible to completely power down the GPU and VPU if our application does not use them? A:Yes if not use them. If the CPU/ GPU / VPU is not required, is it possible to keep them disabled by default after boot to further reduce power consumption ? (by device-tree ?) A:Yes, For GPU/VPU-style platform devices, yes, the normal approach is to set the relevant device tree node status = "disabled"; so Linux does not register/probe that device. Are there any recommended software configurations or reference documents for achieving the lowest possible power consumption? A:We have the AN14449 — i.MX 95 Power Consumption Measurement : primary reference for measured low-power use cases, BCU procedure, DSM, Linux suspend, and BBSM. Any questions contact us freely Wish you have a nice day