i.MX8M Mini H.264 意外裁剪 坦白说：（很明显）这是人工智能工具编写的。这个问题似乎确实存在，而且我认为这篇文章对这些问题描述得很好。 vpuenc_h264 似乎在 i.MX8M Mini 的 SPS 中写入了一个错误的左侧裁剪区域（14 像素）。 概括 在运行 NXP 版本 imx-6.18.37-2.1.0 的 i.MX8M Mini 上(Yocto wrynose），vpuenc_h264 可以正确编码 1920x1080 输入，但写入 frame_crop_left_offset = 7 进入 SPS。因此，球员们表现出 分辨率为 1906x1080 而不是 1920x1080。使用相同的硬件和 L4.14.98 电路板支持包。 （Yocto sumo）生产出没有左侧作物的SPS收割台。 环境 SoC i.MX8M Mini（Hantro H1编码器） NXP 版本 imx-6.18.37-2.1.0(imx-linux-wrynose 清单) 内核 linux-imx 6.18.37 imx-gst1.0 插件4.11.1，分支 MM_04.11.01_2608_L6.18.37 imx-vpuwrap 4.11.1，分支 MM_04.11.01_2608_L6.18.37 imx-vpu-hantro 1.40 GStreamer 1.28.1 工作参考 L4.14.98 BSP，imx-gst1.0-plugin4.4.5 （MM_04.04.05_1902_L4.14.98_GA），同一块板 生殖 过程中没有使用摄像头： gst-launch-1.0-e videotestsrc num-buffers=10 \ ！video/x-raw,format=NV12,width=1920,height=1080,framerate=60/1 \ ！vpuenc_h264！video/x-h264,stream-format=byte-stream \ ！文件接收器位置=/tmp/raw.h264 检查 SPS（在安装了 FFmpeg 的主机上）： ffmpeg -i raw.h264 -c copy -bsf:v trace_headers -frames:v 1 \ -f null - 2>&1 | grep -E "pic_width|pic_height|frame_crop" 观察到 pic_width_in_mbs_minus1 = 119 (1920 像素) pic_height_in_map_units_minus1 = 67 (1088 像素) frame_cropping_flag = 1 frame_crop_left_offset = 7 (14 px) <-- 意外情况 frame_crop_right_offset = 0 frame_crop_top_offset = 0 frame_crop_bottom_offset = 4 (8 像素) （预期值：1088 - 1080） 解码后的尺寸为 1906x1080。一段录像显示，农田被移除。 SPS 显示的是一张完整的 1920x1088 像素的连续图像。 左侧边缘的内容，因此图片数据占据了整个宽度，并且 只有标题的裁剪有问题。 预期的 frame_crop_left_offset = 0，得到 1920x1080（仅裁剪底部 8 个部分）。 移除填充至 1088）。左侧的裁剪偏移量通常为零。 恰好在宽度已经是 16 的倍数的时候。 我们排除了哪些选项 - 输入数据：GST_DEBUG=vpuenc:6 显示插件正在传递 VPU a 1920x1080帧（“VPU编码宽度：1920，高度：1080，帧率：60”） 它的输出尺寸为宽度=1920，高度=1080。 - 摄像头和捕获驱动程序：使用 videotestsrc 作为测试源时会重现此问题 来源（NV12）。同样的裁剪方式在实际相机拍摄中也会出现。 无论捕获格式是 UYVY 还是 YUY2，也就是像素格式 没关系。 - h264parse / mp4mux：原始编码器输出，不包含任何元素 正在筹备中，作物已经成熟。 - 比特率和 GOP：默认设置下存在，并且 比特率=14000 gop-size=30。 资料审查 我们比较了 imx-gst1.0-plugin 中的 plugins/vpu/gstvpuenc.c 文件。4.4.5 和 4.11.1.Hantro 路径的差异：4.11.1 缓冲池使用 16像素水平对齐，不进行逐平面步长对齐， 并将 nOrigWidth/nOrigHeight 传递给包装器。在 imx-vpuwrap 中 4.11.1，VPU_EncSetPreProcessorDefaults 以左侧 0 的裁剪开始， top 0，并且 VPU_EncSetCommonConfig 设置 origWidth = (Width + 15) & ~15。 我们在插件或封装器中没有找到任何设置左偏移量的地方。 14，因此我们怀疑是 H1 编码器库或内核 VPU 驱动程序的问题。 这是LF6.18.x版本中Hantro H1 H.264编码器的已知问题吗？ 是否有解决方法或设置可以避免这种情况？我们目前通过以下方式来解决这个问题： 编码后重写SPS。 i.MX 8M | i.MX 8M Mini | i.MX 8M Nano

ZSDK BLE主机资质参考似乎已过时 nxp-zsdk 版本说明中提到的 BLE 主机资格认证参考的是一个非常古老的资格认证。 例如nxp-zsdk 4.4状态； BLE主机，DN#: Q305748，链路*:主机资质 BLE 控制器， DN#: Q380314，链接*:控制器资质 *：需要 BLE SIG 帐户。 此主机资质要求支持 BLE 5.4。 控制器明确支持 BLE 6.1。 为了支持控制器的所有功能，主机需要相同或更高的 BLE 级别。 所以我认为版本说明中的参考有误，您能提供正确的参考吗？ 此致，托尼

ZSDK BLE host qualification references seems obsolete The BLE host qualification references in nxp-zsdk release notes refers to a very old qualification. E.g. nxp-zsdk  4.4 states; BLE Host, DN#: Q305748, Link *: Host qualification BLE Controller, DN#: Q380314, Link *: Controller qualification *: Requires BLE SIG account. This host qualification specifies BLE 5.4 support. The controller specifies BLE 6.1 support. To support all the features of the controller, the host would need the same BLE level or higher. So I think that the reference in the release notes are wrong, can you provide the correct references? Regards Tonny

ZSDK BLEホスト認定に関するリファレンスは古くなっているようです nxp-zsdkのリリースノートに記載されているBLEホストの認定情報は、非常に古い認定情報に基づいています。 例:nxp-zsdk 4.4の状態; BLE ホスト、DN#: Q305748、リンク *: ホスト資格 BLEコントローラ、DN#:Q380314、リンク*:コントローラ資格 *: BLE SIGアカウントが必要です。 このホスト資格はBLE 5.4のサポートを指定しています。 コントローラはBLE 6.1サポートを指定しています。 コントローラのすべての機能をサポートするには、ホストは同じBLEレベルまたはそれ以上のレベルが必要です。 SO、リリースノートの参照が間違っていると思いますが、正しい参考文献を教えてもらえますか? 敬具 トニー

TRIGMUX+eMIOSを用いたBLDCモータの方向測定 説明：私はNXPが推奨する6ステップ整流方式を使用してBLDCモーターを駆動しています。 アプリノート「 https://community.nxp.com/t5/S32M-Knowledge-Base/S32M276-Hall-sensor-based-6-step-BLDC-motor-control/ta-p/2035021#jump_PwmAndTriggers 」によると ホールセンサーの出力はTRIGMUXに送られ、その後LCUに送られ、整流や速度信号の計算にも使われます。この記事では運動方向の測定方法については触れていません。 NXP社製のモーター回転方向測定ソリューションはありますか？私の理解では、方向を測るには入力キャプチャユニットを使って3つのホールセンサー出力すべてをキャプチャする必要があるようです。 eMIOSチャネルを以下のように設定することは可能でしょうか? CH0 - TRIGMUXを介してLCUから速度信号を受信する入力キャプチャモード。 CH1 - Hall1を受信するための入力キャプチャモード。 CH2 - Hall2を受信するための入力キャプチャモード。 CH3 - Hall3を受信するための入力キャプチャモード。 もう少し詳しく説明してください。

IMX8QXP OTA 更新：通过 OTA 更新创建和调整分区大小的可行性 大家好， IMX8QXP - 斯卡思间隙 - L 6.6.52   当当前软件目标的分区布局与 OTA 包的分区布局略有不同时，是否可以在软件更新 (OTA) 过程中创建新分区和调整现有分区的大小？ 我们想了解 OTA 更新机制是否可以动态处理分区布局变更，包括分区创建、调整大小和更新相应的分区信息，而无需人工干预。 请分享您对可行性、局限性和推荐方案的看法。 谢谢，此致敬礼！ VKS i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus Linux Yocto Project

S32K328 HyperRAM read write errors at low temperatures Hello NXP Community, we are using an NXP S32K328 with an Infineon S27KL0642DPBHB023 64-Mbit HyperRAM connected through the QuadSPI interface. The interface operates with the following basic configuration:   HyperRAM voltage = 3.3 V   QuadSPI clock = 120 MHz   Interface mode = Octal DDR   Clock mode = Single-ended CK   Read-data strobe = External RWDS   Latency mode = Fixed latency   Normal memory access = Memory-mapped AHB At room temperature, the HyperRAM interface appears to work correctly. At low temperatures, down to −40 °C, we observe read/write comparison errors. The problem appears to be related mainly to the temperature of the S32K328. Cooling the S32K328 can reproduce the errors, while cooling the HyperRAM alone has a much smaller effect. The relevant S32K328 QuadSPI settings are: DDR_EN = 1   DQS_EN = 1   External DQS/RWDS = selected   DQS_OUT_EN = 1   VAR_LAT_EN = 0   FLSHCR.TCSS = 4   FLSHCR.TCSH = 7   FLSHCR.TDH = 1 The current DLL configuration is:   SLV_DLL_BYPASS = 0   SLAVE_AUTO_UPDT = 1   SLV_EN = 1   SLV_DLY_COARSE = 0   FREQEN = 1   DLL_CDL8 = 0   DLLRES = 8   DLL_REFCNTR = 2   SMPR.FSPHS = 0   SMPR.FSDLY = 0   SMPR.DLLFSMPFA = 0 We tested all available combinations of:   SLV_DLY_OFFSET = 0 to 7   SLV_FINE_OFFSET = 0 to 15 At low temperatures, failures occur across all tested DLL configurations. The sweep shows differences between the configurations, but it does not provide a completely error-free operating range or a clearly optimal DLL parameter set. Therefore, we are currently not sure whether the problem is caused by the DLL configuration itself or by another temperature-dependent part of the S32K328 QuadSPI interface. Could you please help us with the following questions? Is the S32K328 QuadSPI configuration shown above suitable for HyperRAM operation at 120 MHz? Are the selected DLL parameters correct for this frequency and the full temperature range? Which values should be used for FREQEN, DLL_CDL8, DLLRES and DLL_REFCNTR at 120 MHz? Which DLL status flags should be monitored to verify correct operation? Should both DLLA_LOCK and SLVA_LOCK be checked before accessing the HyperRAM? How should DLLA_RANGE_ERR or FINE_UNDERFLOW be handled? Could the QuadSPI DLL or external-DQS path operate outside its valid range at low temperatures? Does the DLL configuration affect only read-data sampling, or can it also affect write timing? Are FLSHCR.TCSS = 4, FLSHCR.TCSH = 7 and FLSHCR.TDH = 1 suitable for 120 MHz HyperRAM operation? Which pad settings are recommended for CK, CS#, DQ[7:0] and RWDS at 120 MHz Octal DDR? Are there any known S32K328 errata or RTD issues related to QuadSPI, external DQS or operation at low temperatures? Is there a validated S32K328 HyperRAM initialization example or register configuration for 120 MHz operation? Any guidance on additional S32K328 registers or status information that should be checked would be very helpful. Thank you.

MCAL 需要源代码以进行代码生成。 您好，NXP技术支持， MCAL 版本：SW32K3_S32M27x_RTD_4.4_4.0.0_P24 当我重命名以下 .h 文件时如果文件格式为 .hh，ADC 生成将会失败。 为什么在代码生成过程中需要生成的源代码？ 我问这个问题是因为我的工作场所没有本地源代码策略，我只能在本地电脑上安装 ARXML 等非源代码配置。 BR/熊本熊 Re: MCAL expects source code for code generation 嗨@kumamon 配置生成不一定仅基于 ARXML。在生成过程中，MCAL 配置工具还需要作为已安装的 RTD/MCAL 软件包的一部分提供的文件，包括包含生成器所需的定义或信息的头文件。 因此，如果其中一个预期的 .h 文件存在，则如果文件重命名为 .hh，生成器可能无法再找到或处理该依赖项，这可能会导致代码生成失败。 BR，VaneB

S32K328 HyperRAM 在低温下出现读写错误 NXP社区的各位朋友，大家好！ 我们使用NXP S32K328 ，并通过 QuadSPI 接口连接Infineon S27KL0642DPBHB023 64-Mbit HyperRAM 。 该接口采用以下基本配置运行：   HyperRAM 电压 = 3.3 V   QuadSPI 时钟频率 = 120 MHz   接口模式 = 八进制 DDR   时钟模式 = 单端 CK   读取数据选通 = 外部 RWDS   延迟模式 = 固定延迟   普通内存访问 = 内存映射 AHB 在室温下，HyperRAM 接口似乎工作正常。 在低至-40 °C 的温度下，我们观察到读/写比较错误。问题似乎主要与 S32K328 的温度有关。冷却 S32K328 可以重现这些错误，而单独冷却 HyperRAM 的效果则小得多。 S32K328 QuadSPI 的相关设置如下： DDR_EN = 1   DQS_EN = 1   外部 DQS/RWDS = 已选择   DQS_OUT_EN = 1   VAR_LAT_EN = 0   FLSHCR.TCSS = 4   FLSHCR.TCSH = 7   FLSHCR.TDH = 1 当前 DLL 配置为：   SLV_DLL_BYPASS = 0   SLAVE_AUTO_UPDT = 1   SLV_EN = 1   SLV_DLY_COARSE = 0   频率 = 1   DLL_CDL8 = 0   DLLRES = 8   DLL_REFCNTR = 2   SMPR.FSPHS = 0   SMPR.FSDLY = 0   SMPR.DLLFSMPFA = 0 我们测试了所有可能的组合：   SLV_DLY_OFFSET = 0 到 7   SLV_FINE_OFFSET = 0 到 15 在低温下，所有测试的 DLL 配置都会出现故障。扫描结果显示了不同配置之间的差异，但并未提供完全无错误的运行范围或明显最优的 DLL 参数集。 因此，我们目前还不确定该问题是由 DLL 配置本身引起的，还是由 S32K328 QuadSPI 接口中其他与温度相关的部分引起的。 请问您能否协助我们解答以下问题？ 上述 S32K328 QuadSPI 配置是否适合 120 MHz 的 HyperRAM 运行？ 所选的 DLL 参数是否适用于此频率和整个温度范围？ 在 120 MHz 时，FREQEN、DLL_CDL8、DLLRES 和 DLL_REFCNTR 应该使用哪些值？ 应该监测哪些 DLL 状态标志来验证其运行是否正确？ 访问 HyperRAM 之前是否应该同时检查 DLLA_LOCK 和 SLVA_LOCK？ 应该如何处理 DLLA_RANGE_ERR 或 FINE_UNDERFLOW 错误？ QuadSPI DLL 或外部 DQS 路径在低温下是否会在其有效范围之外运行？ DLL 配置是否仅影响读取数据采样，还是也会影响写入时序？ FLSHCR.TCSS = 4、FLSHCR.TCSH = 7 和 FLSHCR.TDH = 1 是否适用于 120 MHz HyperRAM 运行？ 对于 120 MHz 八进制 DDR，CK、CS#、DQ[7:0] 和 RWDS 的推荐焊盘设置是什么？ 是否存在与 QuadSPI、外部 DQS 或低温运行相关的已知 S32K328 勘误或 RTD 问题？ 是否有经过验证的适用于 120 MHz 运行的 S32K328 HyperRAM 初始化示例或寄存器配置？ 任何关于需要检查的其他 S32K328 寄存器或状态信息的指导都将非常有帮助。 谢谢！

MCALはコード生成のためにソースコードを必要とします。 こんにちは、NXPサポートの皆さん、 MCALバージョン: SW32K3_S32M27x_RTD_4.4_4.0.0_P24 以下の.hファイルの名前を変更するとファイルを.hhに変換すると、ADC生成が失敗します。 コード生成時に生成されたソースコードが必要なのはなぜですか？ 私の職場にはローカルソースポリシーがなく、ARXMLのような非ソースコードの設定しかローカルPCに入れられないので質問しました。 BR/くまモン Re: MCAL expects source code for code generation こんにちは、 @kumamon さん。 構成生成は必ずしもARXMLのみに基づいて行われるわけではない。生成プロセス中、MCAL設定ツールはインストールされたRTD/MCALパッケージの一部として、定義やジェネレーターに必要な情報を含むヘッダーファイルも提供する必要があります。 したがって、期待される .h のいずれかがファイル名が.hhに変更されると、ジェネレーターがその依存関係を特定・処理できなくなる可能性があり、コード生成が失敗することがあります。 BR、VaneB

使用 TRIGMUX+eMIOS 进行 BLDC 电机方向测量 描述：我正在使用 NXP 推荐的 6 步换向解决方案来驱动我的 BLDC 电机。 根据应用笔记“ https://community.nxp.com/t5/S32M-Knowledge-Base/S32M276-Hall-sensor-based-6-step-BLDC-motor-control/ta-p/2035021#jump_PwmAndTriggers ” 霍尔传感器的输出信号送至 TRIGMUX，然后送至 LCU 进行换向，并用于计算速度信号。本文并未提及如何测量电机旋转方向。 NXP是否有测量电机方向的解决方案？我的理解是，要测量方向，我们需要使用输入采集单元捕获所有 3 个霍尔传感器的输出。 我的 eMIOS 通道是否可以按如下方式配置？ CH0 - 输入捕获模式，通过 TRIGMUX 从 LCU 接收速度信号。 CH1 - 输入捕获模式，用于接收 Hall1。 CH2 - 输入捕获模式，用于接收 Hall2。 CH3 - 输入捕获模式，用于接收 Hall3。 请提供一些说明。

S32 Design Studioのライセンスが切れました こんにちは、NXPサポートの皆さん。このメッセージがあなたの元に無事届くことを願っています。私のS32DSライセンスが期限切れになり、現在の開発作業が妨げられています。延長を手伝ってもらえますか? 私の認証ID： 406C-B408-57DB-0C62 製品:ARM v2.2用のS32 Design Studio。 ご返信よろしくお願いします。 SDK

S32 Design Studio License Expired Hello NXP Support, I hope this message finds you well. My S32DS license has expired, and it’s blocking my current development work. Could you kindly help extend it? My Activation ID : 406C-B408-57DB-0C62.  Product : S32 Design Studio for ARM v2.2. Thank you very much. SDKs

S32 设计工作室许可证已过期 您好，NXP技术支持，希望您一切安好。我的 S32DS 许可证已过期，这阻碍了我目前的开发工作。您能否帮忙延长一下？ 我的激活 ID： 406C-B408-57DB-0C62 。 产品：S32 Design Studio for ARM v2.2。 非常感谢。 SDK

NCJ29D5 的供电电压容差 你好， 我想知道 NCJ29D5L 的供电电压及其容差，以及数据手册的链接（我在 NXP 网站上找不到）。 多谢 Re: supply voltage with tolerance for ncj29d5 你好， 希望你一切都好。很抱歉给您带来不便，但由于该产品的信息受保密协议（NDA）约束，因此不对外公开。这不是分享该设备任何信息的安全渠道，出于同样的原因，我也没有相关数据。 因此，我建议您联系我们代理商网络|NXP中的一家代理商。或者，如果您有直接联系人曾帮助您了解该产品的信息或最初帮助您获得集成电路，请直接与他/她联系。 由此给您带来的不便，我深表歉意。 顺祝商祺！ 里卡多

supply voltage with tolerance for ncj29d5 hello, I would like to know the supply voltage, including its tolerances, for NCJ29D5L as well as the link to the datasheet (I could not find it on the NXP website). Thanks a lot  Re: supply voltage with tolerance for ncj29d5 Hello, Hope you are doing well. Sorry for the inconvenience this might cause you but as the information of this product it's under NDA (Non-Disclosure Agreement) the information it's not public, this is not a secure channel to share any information of this device, and I do not have the data as well for the same reason. For this reason, I recommend you contacting one of our distributors available in the Distributor Network|NXP. Or if you have a direct contact who helped you with information about this product or getting the IC in a first place, please communicate directly with him/her. I apologize for the inconveniences this might cause you. Best Regards, Ricardo

ncj29d5の許容範囲付き供給電圧 こんにちは、 NCJ29D5Lの電源電圧とその許容範囲、そしてデータシートのリンク(NXPのウェブサイトでは見つかりませんでした)を知りたいです。 どうもありがとう Re: supply voltage with tolerance for ncj29d5 こんにちは、 あなたの調子が良いといいのですが。ご不便をおかけして申し訳ありませんが、この製品の情報はNDA(秘密保持契約)に基づいており、公開されていません。この情報を共有する安全なチャネルではなく、同じ理由で私もデータを持っていません。 このため、代理店ネットワークに掲載されている当社の代理店のいずれかにご連絡いただくことをお勧めします。NXP。また、この製品やIC取得の際に直接のお問い合わせがいれば、直接連絡を取ってください。 ご迷惑をおかけして申し訳ございません。 よろしくお願いいたします。 リカルド

S32K328 HyperRAMの低温時の読み書きエラー こんにちは、NXPコミュニティの皆さん、 私たちは、QuadSPIインターフェースを通じてコネクテッドされた64Mbit HyperRAMを搭載したNXP S32K328 S27KL0642DPBHB023を使用しています。 インターフェースは以下の基本構成で動作します:   HyperRAMの電圧 = 3.3V   QuadSPIクロック = 120MHz   インターフェースモード = オクタルDDR   クロックモード = シングルエンドCK   読み取りデータストローブ = 外部RWDS   レイテンシモード = 固定レイテンシ   通常メモリアクセス = メモリマッピングされたAHB 室温ではHyperRAMインターフェースは正常に動作しているようです。 低温、具体的には-40℃までの温度では、読み書き比較エラーが発生することが確認されました。この問題は主にS32K328の温度に関連しているようです。S32K328を冷却すれば誤りを再現できますが、HyperRAMを冷却するだけでは効果ははるかに小さいです。 S32K328 QuadSPIの関連設定は以下のとおりです。 DDR_EN = 1   DQS_EN = 1   外部DQS/RWDS = 選択済み   DQS_OUT_EN = 1   VAR_LAT_EN = 0   FLSHCR.TCSS = 4   FLSHCR.TCSH = 7   FLSHCR.TDH = 1 現在のDLL構成は以下のとおりです。   SLV_DLL_BYPASS = 0   SLAVE_AUTO_UPDT = 1   SLV_EN = 1   SLV_DLY_COARSE = 0   頻度 = 1   DLL_CDL8 = 0   DLLRES = 8   DLL_REFCNTR = 2   SMPR.FSPHS = 0   SMPR.FSDLY = 0   SMPR.DLLFSMPFA = 0 以下のすべての組み合わせをテストしました。   SLV_DLY_OFFSET = 0～7   SLV_FINE_OFFSET = 0～15 低温環境では、テストしたすべてのDLL構成において不具合が発生する。このスイープテストでは、構成間の違いは明らかになるものの、完全にエラーのない動作範囲や、明確に最適なDLLパラメータセットが得られるわけではない。 したがって、この問題がDLL構成自体によるものなのか、それともS32K328 QuadSPIインターフェースの温度依存の別の部分によるものかは現時点では確信が持てません。 以下の質問にご協力いただけますか? 上記に示したS32K328 QuadSPI構成は、120MHzでのHyperRAM動作に適していますか？ 選択されたDLLパラメータは、この周波数および全温度範囲に対して適切ですか？ 120 MHz の場合、FREQEN、DLL_CDL8、DLLRES、DLL_REFCNTR にはどの値を使用すべきですか？ DLLの動作が正しいことを確認するために、どのステータスフラグを監視すべきでしょうか？ HyperRAMにアクセスする前にDLLA_LOCKとSLVA_LOCKの両方を確認するべきでしょうか? DLLA_RANGE_ERRまたはFINE_UNDERFLOWはどのように処理すべきですか？ QuadSPI DLLや外部DQS経路は低温時に有効範囲外で動作可能でしょうか? DLLの設定は読み取りデータサンプリングのみに影響を与えるのでしょうか、それとも書き込みタイミングにも影響しますか? FLSHCR.TCSS = 4、FLSHCR.TCSH = 7、FLSHCR.TDH = 1 は、120 MHz HyperRAM の動作に適していますか？ 120MHzオクタルDDRにおいて、CK、CS#、DQ[7:0]、RWDSに推奨されるパッド設定はどれですか？ S32K328に関して、QuadSPI、外部DQS、または低温動作に関連する既知の不具合やRTDの問題はありますか？ 120MHz動作に対応した、検証済みのS32K328 HyperRAM初期化例またはレジスタ構成はありますか？ S32K328のレジスタやステータス情報の中で、他に確認すべき項目があれば、ご教示いただけると大変助かります。 よろしくお願いします。

MCAL expects source code for code generation Hello NXP Support, MCAL Version: SW32K3_S32M27x_RTD_4.4_4.0.0_P24 When I rename the following .h file to .hh, the ADC generation will fail. Why is generated source code needed during code generation? I asked because there is no local source policy in my working place, I can only put non-source code configuration like ARXML in local PC. BR/Kumamon Re: MCAL expects source code for code generation Hi @kumamon  The configuration generation is not necessarily based only on the ARXML. During the generation process, the MCAL configuration tool also require files provided as part of the installed RTD/MCAL package, including header files containing definitions or information required by the generator. Therefore, if one of the expected .h files is renamed to .hh, the generator may no longer be able to locate or process that dependency, which can cause the code generation to fail. BR, VaneB

IMX8QXP OTA update: Feasibility of Partition Creation and Resizing Through OTA Update Hi Team, IMX8QXP - Scarthgap  - L 6.6.52   Is it possible to create new partitions and resize existing partitions as part of the software update (OTA) process when the current software target has a slightly different partition layout compared to the OTA package? We would like to understand whether the OTA update mechanism can handle partition layout changes dynamically, including partition creation, resizing, and updating the corresponding partition information, without requiring manual intervention. Please share your inputs on the feasibility, limitations, and recommended approach. Thanks & regards, VKS i.MX 8 Family | i.MX 8QuadMax (8QM) | 8QuadPlus Linux Yocto Project