Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
TJA1410 アプリケーションノート文書 TJA1410アプリケーションノート文書を共有してください。 Re: TJA1410 Application note document 親愛なるイ・サンジン様、   サポートセンターにご連絡いただきありがとうございます。   ご依頼の文書は機密情報であり、秘密保持契約(NDA)の対象となっているため、セキュアファイルを通じてのみ入手可能です。   アプリケーションノート「AN1098310」は、セキュアファイルからアクセスできます。   アクセスをリクエストするには、こちらからアクセスしてください: https://www.nxp.com/webapp-signup/docstoreReg https://www.nxp.com/products/TJA1410ドキュメント -> セキュアファイル   オンラインフォーム送信時に、有効な秘密保持契約書(NDA)の提出を求められます。 貴社にまだそのようなものがない場合は、ここから始めてください。 https://www.nxp.com/webapp-signup/ndaReqForm     こちらが直接リンクです。 https://www.nxp.com/webapp/sd/collateral/1760046028112732151166?version=1.0   よろしくお願いいたします。
記事全体を表示
S32DS 配置 GMAC RMII 问题 你好,Nxp 专家、 下列配置是 RMII 配置吗? 我还找到了 S32K 的例子 示例 S32K344 EMAC lwIP FreeRTOS miniEVB S32DS 3.6.1 RTD 6.0.0   示例 S32K344 EMAC lwIP FreeRTOS MRCANHUB S32DS 3.6.1 RTD600   但我使用的是 S32DS 3.6.7、RTD S32K3_S32M27X 实时驱动程序 AUTOSAR R23-11 版本 7.0.1。 但我只找到 GMAC,没有 EMAC,所以 EMAC 已经过时了? 谢谢! Re: S32DS configuration GMAC RMII quesion 你好@focusdoit、 是的,您的截图显示了 RMII 设置。 EMAC 是 S32K3 外设的名称,GMAC 是驱动程序的名称。 顺祝商祺! 帕维尔
記事全体を表示
S32DS configuration GMAC RMII quesion Hi Nxp experts, Is the following configuration for RMII?  And I found S32K examples Example S32K344 EMAC lwIP FreeRTOS miniEVB S32DS 3.6.1 RTD 6.0.0   Example S32K344 EMAC lwIP FreeRTOS MRCANHUB S32DS 3.6.1 RTD600   but I am using S32DS 3.6.7, RTD  S32K3_S32M27X Real-Time Drivers AUTOSAR R23-11 Version 7.0.1. but I only can find GMAC, no EMAC, so EMAC is obsolete? Thanks Re: S32DS configuration GMAC RMII quesion Hello @focusdoit , Yes, your screenshot shows RMII setting. EMAC is the name of the S32K3's peripheral, GMAC is the name of the driver. Best regards, Pavel
記事全体を表示
SJA1110A DSA起動:100BASE-TX送信障害およびT1リンクトレーニングの問題 こんにちは、 Microchip Linux 6.12 FPGAツリーに含まれるLinux DSA sja1105ドライバを使用して、SPI経由でMicrochip PolarFire SoCに接続されたSJA1110AELスイッチを起動しています。 https://github.com/linux4microchip/linux/tree/linux-6.12-mchp%2Bfpga/drivers/net/dsa/sja1105 スイッチはSPIブートモード( BOOT_OPTION=11 )に設定されており、静的構成のアップロードは成功したようです。 [ 2.546758] sja1105 spi9.0: Probed switch chip: SJA1110A [ 2.546777] sja1105 spi9.0: max_xfer_len = 256 bytes [ 2.549576] sja1105 spi9.0: Config buffer length: 1776 bytes [ 2.549605] sja1105 spi9.0: Config buffer device_id at offset 0: 0x0f0300b7 [ 2.742531] sja1105 status decoded: CONFIGS=1 CRCCHKL=0 IDS=0 CRCCHKG=0 NSLOT=9 [ 2.742563] sja1105 spi9.0: sja1105_static_config_load done [ 2.742579] sja1105 spi9.0: sja1105_clocking done [ 2.742592] sja1105 spi9.0: sja1105_TAS and flower setup done [ 2.743823] sja1105 spi9.0: sja1105_ptp_clock_register done [ 2.888661] sja1105 spi9.0: sja1105_mdiobus_register done [ 2.888699] sja1105 spi9.0: sja1105_devlink_setup done [ 2.902778] sja1105 spi9.0: dsa_tag_8021q_register and rtnl_unlockdone [ 2.904141] sja1105 spi9.0: configuring for fixed/sgmii link mode [ 2.909745] sja1105 spi9.0: Link is Up - 1Gbps/Full - flow control off [ 2.964511] sja1105 spi9.0 rj45 (uninitialized): PHY [spi9.0-base-tx:01] driver [NXP CBTX (SJA1110)] (irq=POLL) [ 2.973125] sja1105 spi9.0 t1-1 (uninitialized): PHY [spi9.0-base-t1:01] driver [Generic Clause 45 PHY] (irq=POLL) [ 2.976322] sja1105 spi9.0 t1-2 (uninitialized): PHY [spi9.0-base-t1:02] driver [Generic Clause 45 PHY] (irq=POLL) [ 2.979382] sja1105 spi9.0 t1-3 (uninitialized): PHY [spi9.0-base-t1:03] driver [Generic Clause 45 PHY] (irq=POLL) [ 2.982622] sja1105 spi9.0 t1-4 (uninitialized): PHY [spi9.0-base-t1:04] driver [Generic Clause 45 PHY] (irq=POLL) [ 2.985855] sja1105 spi9.0 t1-5 (uninitialized): PHY [spi9.0-base-t1:05] driver [Generic Clause 45 PHY] (irq=POLL) [ 2.989002] sja1105 spi9.0 t1-6 (uninitialized): PHY [spi9.0-base-t1:06] driver [Generic Clause 45 PHY] (irq=POLL) [ 2.991420] macb 20110000.ethernet eth0: entered promiscuous mode [ 2.991540] DSA: tree 0 setup [ 2.993156] clk: Disabling unused clocks ############################################## *************** FSW-PIXXEL *************** *************** IN_xPC *************** ############################################## # ip a 1: lo: mtu 65536 qdisc noqueue state UNKNOWN group default qlen 1000 link/loopback 00:00:00:00:00:00 brd 00:00:00:00:00:00 inet 127.0.0.1/8 scope host lo valid_lft forever preferred_lft forever inet6 ::1/128 scope host proto kernel_lo valid_lft forever preferred_lft forever 2: bond0: mtu 1500 qdisc noop state DOWN group default qlen 1000 link/ether 4e:0a:f0:7b:bc:e0 brd ff:ff:ff:ff:ff:ff 3: can0: mtu 16 qdisc noop state DOWN group default qlen 10 link/can 4: can1: mtu 16 qdisc noop state DOWN group default qlen 10 link/can 5: eth0: mtu 1536 qdisc noop state DOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff 6: eth1: mtu 1500 qdisc noop state DOWN group default qlen 1000 link/ether 00:04:a3:61:cc:6f brd ff:ff:ff:ff:ff:ff 7: sit0@NONE: mtu 1480 qdisc noop state DOWN group default qlen 1000 link/sit 0.0.0.0 brd 0.0.0.0 8: rj45@eth0: mtu 1500 qdisc noop state DOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff 9: interswitch@eth0: mtu 1500 qdisc noop state DOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff 10: epc2-uplink@eth0: mtu 1500 qdisc noop state DOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff 11: t1-1@eth0: mtu 1500 qdisc noop state DOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff 12: t1-2@eth0: mtu 1500 qdisc noop state DOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff 13: t1-3@eth0: mtu 1500 qdisc noop state DOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff 14: t1-4@eth0: mtu 1500 qdisc noop state DOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff 15: t1-5@eth0: mtu 1500 qdisc noop state DOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff 16: t1-6@eth0: mtu 1500 qdisc noop state DOWN group default qlen 1000 現在の観察結果: CPUポート(SGMII)は正常に起動します。 RJ45 100BASE-TXポートに接続されたノートPCからARPパケットを受信できます。 ボード上のtcpdumpで、ノートPCからの受信ARPリクエストを確認しました。 ボードから送信(ping/arping)しても、ノートPCは何も受信しません。 ノートPCのtcpdumpで確認したところ、ボードからの受信パケットは検出されませんでした。 私の質問は以下のとおりです。 SJA1110 DSAポートでTXトラフィックが正しく動作するために、追加のランタイムMAC設定、転送設定、ルーティングテーブル設定が必要ですか? このドライバツリーでは、 100BASE-T1 PHYは汎用条項45 PHYとしてのみ表示されることが想定されていますか?現在のLinux 6.12 Microchipツリーには、専用のBASE-T1 PHYドライバが欠落しているのでしょうか? <->テストのために、TRX_1_P<-> TRX_2_P と TRX_2_P<-> TRX_2_N を接続することで、2 つの T1 ポート ( t1-1 t1-2) 間で直接ループバックを試みました 。 SJA1110 BASE-T1 PHYでは、リンクトレーニングのために明示的なマスター/スレーブ構成が必要ですか? 8: rj45@eth0: mtu 1500 qdisc noqueue state UP group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff inet6 fe80::5c78:8fff:fe24:8653/64 scope link proto kernel_ll valid_lft forever preferred_lft forever 11: t1-1@eth0: mtu 1500 qdisc noqueue state LOWERLAYERDOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff inet 192.168.10.1/24 scope global t1-1 valid_lft forever preferred_lft forever 12: t1-2@eth0: mtu 1500 qdisc noqueue state LOWERLAYERDOWN group default qlen 1000 link/ether 5e:78:8f:24:86:53 brd ff:ff:ff:ff:ff:ff inet 192.168.10.2/24 scope global t1-2 valid_lft forever preferred_lft forever [ 133.739306] macb 20110000.ethernet eth0: configuring for fixed/sgmii link mode [ 133.739364] MACB : HWSTAMP check running [ 133.739414] MACB : HWSTAMP check passed found tsu_clk [ 133.741036] macb 20110000.ethernet: gem-ptp-timer ptp clock registered. [ 133.742794] sja1105 spi9.0 t1-1: configuring for phy/internal link mode [ 149.008075] sja1105 spi9.0 t1-2: configuring for phy/internal link mode [ 543.849763] sja1105 spi9.0 rj45: configuring for phy/internal link mode [ 545.889486] sja1105 spi9.0 rj45: Link is Up - 100Mbps/Full - flow control off   ハードウェアストラップの構成: すべてのPHY_MSピンはLOW(スレーブモード)に接続されています。 PHY_AUTO_MODE = HIGH AUTO_POL_DET = HIGH PHYアドレスは0x09から始まります。 T1リンクが存在しない理由は、両方のPHYがスレーブとして接続されているため、リンクトレーニング用のマスタークロックソースが存在しないことにあるのでしょうか? 以下のような事項に関するガイダンス: 正しいT1起動、 マスター/スレーブ構成、 または期待されるPHYドライバのサポート 大変ありがたく思います。 イーサネット・スイッチに使用されているDTSI規格は以下のとおりです。 /* MAC0 : DSA master into SJA1110A SGMII4 */ &mac0 { /delete-property/ phy-handle; clocks = <&clkcfg CLK_MAC0>, <&clkcfg CLK_AHB>, <&fabric_fic3_clk>; clock-names = "pclk", "hclk", "tsu_clk"; phy-mode = "sgmii"; status = "okay"; dma-noncoherent; fixed-link { speed = <1000>; full-duplex; }; }; /* * SPI9: SJA1110A Host Access Port (HAP) * CS0 (reg=0) -> SS0_N -> Switch AP endpoint (DSA driver) * CS1 (reg=1) -> SS1_N -> Cortex-M7 uC endpoint (unused) * * BOOT_OPTION=11 (serial SPI boot): * SJA1110A waits for host config at power-on. * DSA driver sends static config tables at probe via CS0. * Cortex-M7 is disabled by driver : CS1/SS1 never used. * * SPI mode: CPOL=1 CPHA=0 (mode 2) : as per sja1105.yaml * SPI mode: CPOL=1 CPHA=1 (mode 3) : as per s32gxxxa-rdb.dtsi */ &spi9 { microchip,motorola-mode = <3>; /* mode 3: CPOL=1 CPHA=1 */ num-cs = <2>; status = "okay"; /* * SJA1110A : DSA switch (mainline driver) * reg=0 -> CS0 -> SS0_N -> switch AP endpoint * ethernet-switch@0 uses reg=<0> (SS0 = switch AP) * sja1110-uc@1 uses reg=<1> (SS1 = uC, disabled here) * * Port map * port@0 RevMII Cortex-M7 uC (disabled by driver) * port@1 100BASE-TX RJ45 diagnostic jack * port@2 RGMII2 inter-switch trunk -> SJA port2 * port@3 SGMII3 EPC-2 MAC1 relay uplink * port@4 SGMII4 EPC-1 MAC0 CPU port (this board) * Confirm is actual physical address needs to be added here * port@5 100BASE-T1 TRX_1 (PHY addr 9 on mdio@0) * port@6 100BASE-T1 TRX_2 (PHY addr 10 on mdio@0) * port@7 100BASE-T1 TRX_3 (PHY addr 11 on mdio@0) * port@8 100BASE-T1 TRX_4 (PHY addr 12 on mdio@0) * port@9 100BASE-T1 TRX_5 (PHY addr 13 on mdio@0) * port@a 100BASE-T1 TRX_6 (PHY addr 14 on mdio@0) */ sja1110a: ethernet-switch@0 { compatible = "nxp,sja1110a"; reg = <0>; spi-max-frequency = <1000000>; interrupt-parent = <&gpio8>; interrupts = <9 IRQ_TYPE_LEVEL_LOW>; mdios { #address-cells = <1>; #size-cells = <0>; mdio_t1: mdio@0 { compatible = "nxp,sja1110-base-t1-mdio"; reg = <0>; #address-cells = <1>; #size-cells = <0>; port5_base_t1_phy: ethernet-phy@1 { compatible = "ethernet-phy-ieee802.3-c45"; reg = <0x01>; }; port6_base_t1_phy: ethernet-phy@2 { compatible = "ethernet-phy-ieee802.3-c45"; reg = <0x02>; }; port7_base_t1_phy: ethernet-phy@3 { compatible = "ethernet-phy-ieee802.3-c45"; reg = <0x03>; }; port8_base_t1_phy: ethernet-phy@4 { compatible = "ethernet-phy-ieee802.3-c45"; reg = <0x04>; }; port9_base_t1_phy: ethernet-phy@5 { compatible = "ethernet-phy-ieee802.3-c45"; reg = <0x05>; }; port10_base_t1_phy: ethernet-phy@6 { compatible = "ethernet-phy-ieee802.3-c45"; reg = <0x06>; }; }; mdio_tx: mdio@1 { compatible = "nxp,sja1110-base-tx-mdio"; reg = <1>; #address-cells = <1>; #size-cells = <0>; txphy1: ethernet-phy@1 { reg = <1>; }; }; }; ethernet-ports { #address-cells = <1>; #size-cells = <0>; port@0 { reg = <0>; status = "disabled"; }; /* ------------------------------------- * RJ45 diagnostic port * ------------------------------------- */ port@1 { reg = <1>; label = "rj45"; phy-mode = "internal"; phy-handle = <&txphy1>; }; port@2 { reg = <2>; label = "interswitch"; phy-mode = "rgmii"; rx-internal-delay-ps = <0>; tx-internal-delay-ps = <0>; fixed-link { speed = <1000>; full-duplex; }; }; port@3 { reg = <3>; label = "epc2-uplink"; phy-mode = "sgmii"; fixed-link { speed = <1000>; full-duplex; }; }; /* ------------------------------------- * CPU port * MAC0 <-> SGMII4 <-> port4 * ------------------------------------- */ port@4 { reg = <4>; label = "cpu"; ethernet = <&mac0>; phy-mode = "sgmii"; fixed-link { speed = <1000>; full-duplex; }; }; port@5 { reg = <5>; label = "t1-1"; phy-mode = "internal"; phy-handle = <&port5_base_t1_phy>; }; port@6 { reg = <6>; label = "t1-2"; phy-mode = "internal"; phy-handle = <&port6_base_t1_phy>; }; port@7 { reg = <7>; label = "t1-3"; phy-mode = "internal"; phy-handle = <&port7_base_t1_phy>; }; port@8 { reg = <8>; label = "t1-4"; phy-mode = "internal"; phy-handle = <&port8_base_t1_phy>; }; port@9 { reg = <9>; label = "t1-5"; phy-mode = "internal"; phy-handle = <&port9_base_t1_phy>; }; port@a { reg = <10>; label = "t1-6"; phy-mode = "internal"; phy-handle = <&port10_base_t1_phy>; }; }; }; /* SPIDEV for testing SPI lines using CS1 lines*/ sja110_spidev: spidev@1 { compatible = "microchip,mpfs-spidev"; reg = <1>; status = "okay"; spi-max-frequency = <1000000>; }; }; -- アンクル Re: SJA1110A DSA bring UP : 100BASE-TX TX failure and T1 link training issues こんにちは、 @Ankur_pixl さん、 詳細を一度にすべて共有していただき、ありがとうございます。 ご質問への回答は以下をご覧ください。 Q1.SJA1110 DSAポートでTXトラフィックが正しく動作するために、追加のランタイムMAC設定、転送設定、ルーティングテーブル設定が必要ですか? A1. はい、下記をご覧ください。 Q2.このドライバツリーでは、100BASE-T1 PHYは汎用条項45 PHYとしてのみ表示されることが想定されていますか?現在のLinux 6.12 Microchipツリーには、専用のBASE-T1 PHYドライバが欠落しているのでしょうか? A2. いいえ。 Q3.テストのために、TRX_1_P<->TRX_2_P と TRX_2_P<->TRX_2_N を接続することで、2 つの T1 ポート (t1-1 <-> t1-2) 間で直接ループバックを試みました。 A3:はい、その通りです。 Q4. SJA1110 BASE-T1 PHYでは、リンクトレーニングのために明示的なマスター/スレーブ構成が必要ですか? A4. はい、100BASE-T1ではマスター/スレーブの明示的な設定が必要です。参考までに、ドライバのオプション「AUTO」は通常「ピンストラップに沿って固定する」という意味です。有効なリンクを確立するには、ハードウェアストラップまたはPHY構成のいずれかによって、一方のPHYをマスターとして、もう一方をスレーブとして構成する必要があります。 ログとDTを見る限り、スイッチの初期化とPHYバインディングは正しく行われているようです。 Linuxでブリッジが設定されていない場合、受信はできるが送信はできないという動作は想定されるものです。DSAでは、CPUポートとユーザーポート間でトラフィックは自動的に転送されません。DSAスイッチはハードウェアスイッチのように動作しますが、LinuxではブリッジまたはVLAN構成が明示的に作成されない限り、ポート間の転送は有効になりません。 ブリッジを作成し、CPUポート(eth0)とユーザーポート(rj45)の両方を接続してください。 ip link set eth0 up ip link set rj45 up ip link add br0 type bridge ip link set br0 up ip link set eth0 master br0 ip link set rj45 master br0 ip addr add 192.168.1.2/24dev br0 よろしくお願いいたします。 パベル
記事全体を表示
s32k324 Multi-core FreeRTOS question hello, all Now we have two separated S32K324 projects, one is for core0, another is for core1, and we have already installed FreeRTOS in core0 project, for core1 project, can we also install FreeRTOS? does the os support multicore? Re: s32k324 Multi-core FreeRTOS question Sorry, I don't quite understand your meaning. Do you mean that the S32K3 dual-core chip cannot use FreeRTOS? Or is it necessary to install the Freertos driver separately in each of the two cores if we want to use Freertos in S32K3? Re: s32k324 Multi-core FreeRTOS question You mean is FreeRtos not support muticore of S32K324 ? Re: s32k324 Multi-core FreeRTOS question HELLO I want to know how you use FREERTOS on mutlicore for S32K324,can you help me? Re: s32k324 Multi-core FreeRTOS question My answer is No. The FreeRTOS on K3 does not support multicore.
記事全体を表示
TJA1410 Application note document Please share the TJA1410 Application note document  Re: TJA1410 Application note document Dear Sangjin Lee,   thank you for contacting our support center.   The documents you are asking for are confidential, under NDA and is available through Secured Files only.   Application Note "AN1098310" is accessible under Secure files.   Please request access here: https://www.nxp.com/webapp-signup/docstoreReg https://www.nxp.com/products/TJA1410 Documentation -> Secure files   During the online form submission you will be asked to provide valid NDA. If your company does not have any yet please start here: https://www.nxp.com/webapp-signup/ndaReqForm     Here is direct link:  https://www.nxp.com/webapp/sd/collateral/1760046028112732151166?version=1.0   Best regards
記事全体を表示
mc33771cではTPL通信は動作しません MC33771B の BCC ドライバライブラリを使用して、カスタムボードで完全に動作します。しかし、IC を MC33771C に交換し、C バリアント用の公式 NXP BCC ドライバに切り替えると、 組み込みソフトウェアMC33771C パッケージ) 通信が失敗すると、 BCC_AssignCid CRCエラーが原因です。TPL通信が機能していないのは、常にエコーフレームしか受信できず、データを受信できないためです。同じハードウェアはmc33771bでは動作しますが、ICに合わせてbccライブラリを変更するだけです。 Re: TPL communication is not works in mc33771c これは当社独自の基板回路図で、こちらはTPL通信用のコードです。 特定の実装とBCCライブラリを使用することで、MC33771Bとの通信は正常に動作します。コマンドの送信と有効な応答フレームの受信は正常に行えました。 しかし、同じ通信コードを使用し、MC33771C用のBCCライブラリ/設定のみを置き換えた場合、エコーフレームのみを受信し、デバイスからの有効な応答は得られません。 SPI/TPLのタイミング、フレームフォーマット、およびハードウェア接続は変更ありません。ウェイクアップシーケンスとINITシーケンスも実装されています。 MC33771Cでこの問題が発生した方はいますか? bcc_status_t BCC_MCU_TransferTpl ( uint8_t drvInstance , uint8_t transBuf [] 、 uint8_t recvBuf [] 、 uint16_t recvTrCnt ) { // 受信データの合計サイズ = 6バイト × 転送回数 uint16_t recvSize ; if ( recvTrCnt > 0 ) recvSize = ( recvTrCnt -1 ) * 6 U ; そうでない場合、 recvSize = 6 U ; HAL_SPI_DeInit ( & hspi2 ) ; HAL_Delay ( 2 ) ; HAL_SPI_Init ( & hspi2 ) ; memset ( recvBuf , 0 , sizeof ( & recvBuf )) ; // SPI通信を開始する HAL_GPIO_WritePin ( CS_TX_GPIO_Port , CS_TX_Pin , GPIO_PIN_RESET ) ; HAL_SPI_Receive_IT ( & hspi2 , recvBuf , 6 ) ; rxflag = 0 ; // --- 48ビットフレームを1つ送信する --- if ( HAL_SPI_Transmit_IT ( & hspi1 , transBuf , 6 ) != HAL_OK ) { HAL_GPIO_WritePin ( CS_TX_GPIO_Port , CS_TX_Pin , GPIO_PIN_SET ) ; return BCC_STATUS_PARAM_RANGE ; } BCC_MCU_WaitUs ( 5 ) ; if ( spi2_rx_done == 1 ) { HAL_SPI_Receive_IT ( & hspi2 , recvBuf , recvSize ) ; spi2_rx_done = 0 ; } HAL_GPIO_WritePin ( CS_TX_GPIO_Port , CS_TX_Pin , GPIO_PIN_SET ) ; return BCC_STATUS_SUCCESS ; } int MC33771_Init ( void ) { // まずMC33664 TPLトランシーバを有効にします HAL_GPIO_WritePin ( EN_GPIO_Port , EN_Pin , GPIO_PIN_RESET ) ; HAL_Delay ( 1 ) ; HAL_GPIO_WritePin ( EN_GPIO_Port , EN_Pin , GPIO_PIN_SET ) ; HAL_Delay ( 10 ) ; // MC33664の準備が整うまで待機 // BCCドライバの設定 g_bccConfig.drvInstance = 0 ;​​ g_bccConfig.commMode = BCC_MODE_TPL ;​​ g_bccConfig.devicesCnt = 1 ;​​ g_bccConfig.device [ 0 ]​​= BCC_DEVICE_MC33771C ; g_bccConfig.cellCnt [ 0 ]​​= 14 ; // BCCライブラリを初期化する status = BCC_Init ( & g_bccConfig ) ; if ( status != BCC_STATUS_SUCCESS ) { return ( int ) status ; } } int MC33771_ReadAllCellVoltages ( float cellVoltages [ 14 ]) { uint16_t測定値[ BCC_MEAS_CNT ] ; uint32_t voltage_uv ; uint8_tセル; if ( cellVoltages == NULL ) { -1を返す; } status = BCC_Meas_StartConversion ( & g_bccConfig , BCC_CID_DEV1 , BCC_AVG_1 ) ; if ( status != BCC_STATUS_SUCCESS ) { ステータスを返します。 } HAL_Delay ( 600 ) ; // 測定値を読み取る status = BCC_Meas_GetRawValues ( & g_bccConfig , BCC_CID_DEV1 , measurements ) ; if ( status != BCC_STATUS_SUCCESS ) { ステータスを返します。 } // すべてのセル電圧を抽出します for ( cell = 0 ; cell < 14 ; cell ++ ) { voltage_uv = BCC_GET_VOLT ( measurements [ BCC_MSR_STACK_VOLT + cell ]) ; cellVoltages [ 13 - cell ] = ( float ) voltage_uv / 1000.0 f ; cellVoltages [ 13 - cell ] = ( float ) cellVoltages [ 13 - cell ] / 1000.0 f ; } 0を返す; } int main ( void ) { /* すべてのペリフェラルをリセットし、フラッシュインターフェースとSystickを初期化します。*/ HAL_Init () ; /* システムクロックを設定します */ SystemClock_Config () ; /* ペリフェラルの共通クロックを設定します */ PeriphCommonClock_Config () ; /* 設定済みのペリフェラルをすべて初期化します */ MX_GPIO_Init () ; MX_DMA_Init () ; MX_SPI1_Init () ; MX_SPI2_Init () ; MX_TIM16_Init () ; MX_USART1_UART_Init () ; MC33771_Init () ; ( 1 )​ { temp = MC33771_ReadAllCellVoltages ( voltage ) ; HAL_Delay ( 1000 ) ; } } void HAL_SPI_RxCpltCallback ( SPI_HandleTypeDef * hspi ) { if ( hspi- > Instance == SPI2 ) spi2_rx_done = 1 ; } static void MX_SPI1_Init ( void ) { /* USER CODE BEGIN SPI1_ Init 0 */ /* USER CODE END SPI1_ Init 0 */ /* USER CODE BEGIN SPI1_ Init 1 */ /* USER CODE END SPI1_ Init 1 */ /* SPI1 パラメータ設定 */ hspi1.Instance = SPI1 ;​​ hspi1.Init.Mode = SPI_MODE_MASTER ;​​​​ hspi1.Init.Direction = SPI_DIRECTION_2LINES ;​​​​ hspi1.Init.DataSize = SPI_DATASIZE_8BIT ;​​​​ hspi1.Init.CLKPolarity = SPI_POLARITY_LOW ;​​​​ hspi1.Init.CLKPhase = SPI_PHASE_2EDGE ;​​​​ hspi1.Init.NSS = SPI_NSS_SOFT ;​​​​ hspi1.Init.BaudRatePrescaler = SPI_BAUDRATEPRESCALER_8 ;​​​​ hspi1.Init.FirstBit = SPI_FIRSTBIT_MSB ;​​​​ hspi1.Init.TIMode = SPI_TIMODE_DISABLE ;​​​​ hspi1.Init.CRCCalculation = SPI_CRCCALCULATION_DISABLE ;​​​​ hspi1.Init.CRCPolynomial = 7 ;​​​​ hspi1.Init.CRCLength = SPI_CRC_LENGTH_DATASIZE ;​​​​ hspi1.Init.NSSPMode = SPI_NSS_PULSE_ENABLE ;​​​​ if ( HAL_SPI_Init ( & hspi1 ) != HAL_OK ) { エラーハンドラー() ; } /* USER CODE BEGIN SPI1_ Init 2 */ /* USER CODE END SPI1_ Init 2 */ } /** * @brief SPI2 初期化関数 * @Paramなし * @ retvalなし */ static void MX_SPI2_Init ( void ) { /* USER CODE BEGIN SPI2_ Init 0 */ /* USER CODE END SPI2_ Init 0 */ /* USER CODE BEGIN SPI2_ Init 1 */ /* USER CODE END SPI2_ Init 1 */ /* SPI2 パラメータ設定 */ hspi2.Instance = SPI2 ;​​ hspi2.Init.Mode = SPI_MODE_SLAVE ;​​​​ hspi2.Init.Direction = SPI_DIRECTION_2LINES_RXONLY ;​​​​ hspi2.Init.DataSize = SPI_DATASIZE_8BIT ;​​​​ hspi2.Init.CLKPolarity = SPI_POLARITY_LOW ;​​​​ hspi2.Init.CLKPhase = SPI_PHASE_2EDGE ;​​​​ hspi2.Init.NSS = SPI_NSS_HARD_INPUT ;​​​​ hspi2.Init.FirstBit = SPI_FIRSTBIT_MSB ;​​​​ hspi2.Init.TIMode = SPI_TIMODE_DISABLE ;​​​​ hspi2.Init.CRCCalculation = SPI_CRCCALCULATION_DISABLE ;​​​​ hspi2.Init.CRCPolynomial = 7 ;​​​​ hspi2.Init.CRCLength = SPI_CRC_LENGTH_DATASIZE ;​​​​ hspi2.Init.NSSPMode = SPI_NSS_PULSE_DISABLE ;​​​​ if ( HAL_SPI_Init ( & hspi2 ) != HAL_OK ) { エラーハンドラー() ; } /* USER CODE BEGIN SPI2_ Init 2 */ /* USER CODE END SPI2_ Init 2 */ } Re: TPL communication is not works in mc33771c ミラル様、 MC33771Cに推奨されているソフトウェアを使用している場合、ハードウェアの問題である可能性が高いです。AN12633を参照してください。MC33771BからMC33771Cに切り替える場合は、いくつかの外部部品を変更する必要があります。 例えば、ローパスフィルタのCLPFとCINは異なります。MC33664と最初のMC33771Bおよび/またはMC33771Cノード間の外部コンポーネントについては、それぞれMC33771BのフルデータシートおよびMC33771Cのフルデータシートのセクション13.2.6を参照してください。MC33771Cの完全なデータシートは一般公開されていますが、 MC33771Bの完全なデータシートは機密情報であり、有効なNDA(秘密保持契約)を締結すれば、セキュアセクションからダウンロードできます。 敬具、 ヨゼフ
記事全体を表示
s32k324 多核 FreeRTOS 问题 大家好 现在我们有两个独立的 S32K324 项目,一个是 core0,另一个是 core1,我们已经在 core0 项目中安装了 FreeRTOS,那么在 core1 项目中,我们也能安装 FreeRTOS 吗?操作系统是否支持多核? Re: s32k324 Multi-core FreeRTOS question 对不起,我不太明白你的意思。您的意思是 S32K3 双核芯片不能使用 FreeRTOS?或者,如果我们想在 S32K3 中使用 Freertos,是否有必要在两个内核中分别安装 Freertos 驱动程序? Re: s32k324 Multi-core FreeRTOS question 您的意思是 FreeRtos 不支持 S32K324 的多核处理器? Re: s32k324 Multi-core FreeRTOS question Hello 我想知道如何在 S32K324 的 mutlicore 上使用 FREERTOS,您能帮我吗? Re: s32k324 Multi-core FreeRTOS question K3 上的 FreeRTOS 不支持多核。
記事全体を表示
S32K324 有关 freertos 和 tcpip_stack 配置的问题 你好,我想创建一个基于 RTD3.0 +FreeRTOS 10.5.1+Tcpip_stack1.0.3 的 S32k324 项目,但有一个问题是,如果使用 Freertos 的 TCPIP,在制作文件后会出现错误。但当 TCPIP 不使用 Freertos 时,就不会出现任何问题。但在 S32K344 上使用 FreeRTOS 时,它以同样的方式正常运行。 问: 1.根据上述现象,是否在项目中忽略了一些配置? 2.由于 S32k324 具有双核,而在创建项目时会生成两个内核项目,因此我想知道,如果我想在每个内核项目中使用 FreeRTOS,是否应该分别安装 FreeRTOS?有没有使用 S32k324 双核心的例子? Re: S32K324 Problems with freertos and tcpip_stack configuration 你好@jianghao、 根据您描述的行为,这看起来不像是配置工具中缺少复选框那么简单。更可能的原因是 S32K324 项目无法在不进行调整的情况下使用与 S32K344 相同的 FreeRTOS/lwIP 设置。你可以查看 RTD 6.0.0 中的 freeRTOS_SMP_example_s32k358_2xCores 示例,以获取有关如何将 FreeRTOS 集成到双核上的参考。 对于第二个问题,FreeRTOS 默认不支持多核处理器。如果要在两个内核上运行 FreeRTOS,这意味着需要两个独立的 FreeRTOS 实例,每个内核一个。.这不是 S32K324 支持的开箱即用示例。 请查看以下链接--您可能会发现它们很有用: 已解决:S32K324 上的 LWIP - NXP Community S32K324 : 在多核上运行 freeRTOS - NXP Community 已解决:Re:基于白板的 S32K324 多核示例项目 - NXP Community S32K344/S32K324 TCPIP_STACK 集成 - NXP Community 由 sw32k3_FreeRTOS 生成的 hardFault 问题 - NXP Community 顺祝商祺! 帕维尔
記事全体を表示
FRDM-A-S32K358 何时发售? 我听说 FRDM-A-S32K358 是作为 S32K358 的开发板发布的。这个产品什么时候发布?Digiikey说它将在2026年5月18日发布,但我想知道确切的日期。 Re: when FRDM-A-S32K358 on sale? HI 对不起,但目前我只能看到 FRDM-A-S32K358 将在 2026 年第二季度发布,没有具体日期。 此致敬礼, Robin
記事全体を表示
S32K324 Problems with freertos and tcpip_stack configuration Hi, I want to create a project with S32k324 based on RTD3.0 +FreeRTOS 10.5.1+Tcpip_stack1.0.3, and there is a problem that if the TCPIP use Freertos did lead to errors after making files. But when TCPIP didn't use Freertos, there weren't any problems. But it runs normally with FreeRTOS in the same way on the S32K344 . Q: 1. Based on the above phenomenon, could it be that some configurations were overlooked in the project?And how to solve this problem? 2. Since the S32k324 has dual cores, and there're two core projects generated when I create the project, so I want to know that if I want to use FreeRTOS in each core project, should I intall the freeRTOS separately? And is there any examples of how to use S32k324 dual cores ? Re: S32K324 Problems with freertos and tcpip_stack configuration Hello @jianghao , Based on the behavior you described, this does not look like a simple missing checkbox in the configuration tool. The more likely reason is that the S32K324 project cannot use the same FreeRTOS/lwIP settings as S32K344 without adaptation. You may check example FreeRTOS_SMP_Example_S32K358_2xCores in RTD 6.0.0 , to get reference how FreeRTOS has been integrated on dual core. For your second question, FreeRTOS does not natively support multicore processors by default. If you want to run FreeRTOS on both cores, this would mean two separate FreeRTOS instances, one per core. . This is not an out-of-box supported example on S32K324. Please check links below - you may find them useful: Solved: LWIP on S32K324 - NXP Community S32K324 : running freeRTOS on Multi core - NXP Community Solved: Re: S32K324 Multi-Core Example Project based on Whiteboard - NXP Community S32K344/S32K324 TCPIP_STACK Intergration - NXP Community problem hardFault generated by sw32k3_FreeRTOS - NXP Community Best regards, Pavel
記事全体を表示
TPL communication is not works in mc33771c I have a custom board that functions perfectly with the MC33771B using its BCC driver library. However, when I replace the IC with an MC33771C and switch to the official NXP BCC driver for the C variant (from the EMBEDDED-SW-MC33771C package), communication fails during BCC_AssignCid due to a CRC error. i think TPL communication is not works because all time received only echo frame not able to receive data. same hardware works with mc33771b just change bcc library according to IC. Re: TPL communication is not works in mc33771c This is our custom board schematic and this is our code for tpl communication The communication works correctly with the MC33771B using a specific implementation and BCC library. I can successfully send commands and receive valid response frames. However, when I use the same communication code and only replace the BCC library/configuration for the MC33771C, I receive only the echo frame and no valid response from the device. The SPI/TPL timing, frame format, and hardware connections remain the same. The wake-up sequence and INIT sequence are also implemented. Has anyone experienced this issue with MC33771C? bcc_status_t BCC_MCU_TransferTpl(uint8_t drvInstance, uint8_t transBuf[], uint8_t recvBuf[], uint16_t recvTrCnt) { // Total receive size = 6 bytes * number of transfers uint16_t recvSize; if(recvTrCnt>0) recvSize = (recvTrCnt-1) * 6U; else recvSize = 6U; HAL_SPI_DeInit(&hspi2); HAL_Delay(2); HAL_SPI_Init(&hspi2); memset(recvBuf,0,sizeof(&recvBuf)); // Start SPI communication HAL_GPIO_WritePin(CS_TX_GPIO_Port, CS_TX_Pin, GPIO_PIN_RESET); HAL_SPI_Receive_IT(&hspi2, recvBuf, 6); rxflag = 0; // --- Transmit one 48-bit frame --- if (HAL_SPI_Transmit_IT(&hspi1, transBuf, 6) != HAL_OK) { HAL_GPIO_WritePin(CS_TX_GPIO_Port, CS_TX_Pin, GPIO_PIN_SET); return BCC_STATUS_PARAM_RANGE; } BCC_MCU_WaitUs(5); if(spi2_rx_done == 1) { HAL_SPI_Receive_IT(&hspi2, recvBuf, recvSize); spi2_rx_done = 0; } HAL_GPIO_WritePin(CS_TX_GPIO_Port, CS_TX_Pin, GPIO_PIN_SET); return BCC_STATUS_SUCCESS; } int MC33771_Init(void) { // Enable MC33664 TPL transceiver first HAL_GPIO_WritePin(EN_GPIO_Port, EN_Pin, GPIO_PIN_RESET); HAL_Delay(1); HAL_GPIO_WritePin(EN_GPIO_Port, EN_Pin, GPIO_PIN_SET); HAL_Delay(10); // Wait for MC33664 ready // Configure BCC driver g_bccConfig.drvInstance = 0; g_bccConfig.commMode = BCC_MODE_TPL; g_bccConfig.devicesCnt = 1; g_bccConfig.device[0] = BCC_DEVICE_MC33771C; g_bccConfig.cellCnt[0] = 14; // Initialize BCC library status = BCC_Init(&g_bccConfig); if (status != BCC_STATUS_SUCCESS) { return (int)status; } } int MC33771_ReadAllCellVoltages(float cellVoltages[14]) { uint16_t measurements[BCC_MEAS_CNT]; uint32_t voltage_uv; uint8_t cell; if (cellVoltages == NULL) { return -1; } status = BCC_Meas_StartConversion(&g_bccConfig, BCC_CID_DEV1,BCC_AVG_1); if (status != BCC_STATUS_SUCCESS) { return status; } HAL_Delay(600); // Read measurements status = BCC_Meas_GetRawValues(&g_bccConfig, BCC_CID_DEV1, measurements); if (status != BCC_STATUS_SUCCESS) { return status; } // Extract all cell voltages for (cell = 0; cell < 14; cell++) { voltage_uv = BCC_GET_VOLT(measurements[BCC_MSR_STACK_VOLT + cell]); cellVoltages[13 - cell] = (float)voltage_uv / 1000.0f; cellVoltages[13 - cell] = (float)cellVoltages[13 - cell] / 1000.0f; } return 0; } int main(void) { /* Reset of all peripherals, Initializes the Flash interface and the Systick. */ HAL_Init(); /* Configure the system clock */ SystemClock_Config(); /* Configure the peripherals common clocks */ PeriphCommonClock_Config(); /* Initialize all configured peripherals */ MX_GPIO_Init(); MX_DMA_Init(); MX_SPI1_Init(); MX_SPI2_Init(); MX_TIM16_Init(); MX_USART1_UART_Init(); MC33771_Init(); while (1) { temp = MC33771_ReadAllCellVoltages(voltage); HAL_Delay(1000); } } void HAL_SPI_RxCpltCallback(SPI_HandleTypeDef *hspi) { if (hspi->Instance == SPI2) spi2_rx_done = 1; } static void MX_SPI1_Init(void) { /* USER CODE BEGIN SPI1_Init 0 */ /* USER CODE END SPI1_Init 0 */ /* USER CODE BEGIN SPI1_Init 1 */ /* USER CODE END SPI1_Init 1 */ /* SPI1 parameter configuration*/ hspi1.Instance = SPI1; hspi1.Init.Mode = SPI_MODE_MASTER; hspi1.Init.Direction = SPI_DIRECTION_2LINES; hspi1.Init.DataSize = SPI_DATASIZE_8BIT; hspi1.Init.CLKPolarity = SPI_POLARITY_LOW; hspi1.Init.CLKPhase = SPI_PHASE_2EDGE; hspi1.Init.NSS = SPI_NSS_SOFT; hspi1.Init.BaudRatePrescaler = SPI_BAUDRATEPRESCALER_8; hspi1.Init.FirstBit = SPI_FIRSTBIT_MSB; hspi1.Init.TIMode = SPI_TIMODE_DISABLE; hspi1.Init.CRCCalculation = SPI_CRCCALCULATION_DISABLE; hspi1.Init.CRCPolynomial = 7; hspi1.Init.CRCLength = SPI_CRC_LENGTH_DATASIZE; hspi1.Init.NSSPMode = SPI_NSS_PULSE_ENABLE; if (HAL_SPI_Init(&hspi1) != HAL_OK) { Error_Handler(); } /* USER CODE BEGIN SPI1_Init 2 */ /* USER CODE END SPI1_Init 2 */ } /** * @brief SPI2 Initialization Function * @param None * @retval None */ static void MX_SPI2_Init(void) { /* USER CODE BEGIN SPI2_Init 0 */ /* USER CODE END SPI2_Init 0 */ /* USER CODE BEGIN SPI2_Init 1 */ /* USER CODE END SPI2_Init 1 */ /* SPI2 parameter configuration*/ hspi2.Instance = SPI2; hspi2.Init.Mode = SPI_MODE_SLAVE; hspi2.Init.Direction = SPI_DIRECTION_2LINES_RXONLY; hspi2.Init.DataSize = SPI_DATASIZE_8BIT; hspi2.Init.CLKPolarity = SPI_POLARITY_LOW; hspi2.Init.CLKPhase = SPI_PHASE_2EDGE; hspi2.Init.NSS = SPI_NSS_HARD_INPUT; hspi2.Init.FirstBit = SPI_FIRSTBIT_MSB; hspi2.Init.TIMode = SPI_TIMODE_DISABLE; hspi2.Init.CRCCalculation = SPI_CRCCALCULATION_DISABLE; hspi2.Init.CRCPolynomial = 7; hspi2.Init.CRCLength = SPI_CRC_LENGTH_DATASIZE; hspi2.Init.NSSPMode = SPI_NSS_PULSE_DISABLE; if (HAL_SPI_Init(&hspi2) != HAL_OK) { Error_Handler(); } /* USER CODE BEGIN SPI2_Init 2 */ /* USER CODE END SPI2_Init 2 */ } Re: TPL communication is not works in mc33771c Dear Miral, if you use recommended software for the MC33771C, then it looks to be a hardware issue. Please refer to the AN12633. If you are switching from MC33771B to MC33771C you need to change some external components.  E.g. the CLPF, CIN in the low pass filter are different. For the external components between the MC33664 and first MC33771B and/or MC33771C node please refer to the section 13.2.6 in MC33771B full datasheet and in MC33771C full datasheet respectively. The MC33771C full datasheet is publicly available, while the MC33771B full datasheet is confidential, can be downloaded with valid NDA from the Secure section.  With Best Regards, Jozef
記事全体を表示
FRDM-A-S32K358はいつ発売されますか? FRDM-A-S32K358がS32K358の開発ボードとしてリリースされると聞きました。この製品はいつ発売されますか?Digiikeyによると、発売日は2026年5月18日とのことですが、正確な日付を知りたいです。 Re: when FRDM-A-S32K358 on sale? ハイ 申し訳ありませんが、現時点ではFRDM-A-S32K358は2026年第2四半期に発売予定であることしか分からず、具体的な発売日は未定です。 よろしくお願いいたします ロビン
記事全体を表示
如何使用 S32DS3.5 编译 AN5401SW.zip 中的示例项目 将示例项目从 AN5401 包导入 S32DS 版本 3.5 并尝试编译项目时,该工具会报告以下错误。 请给予建议,谢谢。 Re: How to compile sample project in AN5401SW.zip by S32DS3.5 @Senlent 谢谢您的建议。 Re: How to compile sample project in AN5401SW.zip by S32DS3.5 Hi@Gao_Li 此项目不能直接在 S32 DS V3.5 上运行。 本示例在"S32 Design Studio IDE" & GCC V4.9 中开发。 你可以安装适用于 Arm V2.2 的 S32 Design Studio。 https://www.nxp.com/design/design-center/software/automotive-software-and-tools/s32-design-studio-ide/s32-design-studio-for-arm:S32DS-ARM
記事全体を表示
S32K385ブートローダー こんにちは、 S32K385用のブートローダーはありますか? S32K3 よろしくお願いいたします。 サンドラ Re: S32K385 Bootloader こんにちは@12914A 利用可能なブートローダーの種類をまとめてみましょう。   S32K344 用の非常に基本的な OTA デモ「SW32K3_OTADEMO_0.8.0_D2203」があります。このデモでは、パッシブ ブロックに新しいアプリケーションを書き込み、その後 AB SWAP を要求する方法を示しています (これは HSE ファームウェアの機能です)。このデモでは RTD 1.0.0 を使用しています。 次に紹介するより高度なデモは「S32K396 OTAデモ バージョン0.4.0」で、イーサネット経由でファームウェアをアップデートする方法を示しています。こちらはRTD 3.0.0を使用しています。P07。 どちらのデモもS32K3リファレンスソフトウェアに含まれています。 https://www.nxp.com/webapp/swlicensing/sso/downloadSoftware.sp?catid=SW32K3-REFSW-D リンクをクリックして、「オートモーティブ SW - S32K3 - OTA Demo」を検索してください。   これらは弊社が提供している唯一のバージョンであり、あくまでリファレンスソフトウェアです。他の派生バージョンや新しいRTDパッケージへの移行はユーザー次第です。 次に、統合ブートローダーがあります。 https://community.nxp.com/t5/S32K-Knowledge-Base/Unified-bootloader-Demo/ta-p/1423099 これは非公式のデモであり、コミュニティ内でのみ共有されるもので、現状のまま提供され、いかなる保証もサポートもありません。これは本番環境向けのコードではありません。このブートローダーはHSEファームウェアを使用しないため、 ABスワップ機能は利用されません。S32K312/314/324/344用の例があります。 本番環境用のコードをお探しの場合は、以下のようなサードパーティをご覧ください。 https://www.vector.com/int/en/products/products-az/embedded-software/flash-bootloader/ よろしくお願いいたします。 ルーカス
記事全体を表示
在 S32DS 中使用 PE 调试使用 GHS 编译的 S32K324 多核项目。 您好, 我想咨询一个相对紧迫的问题: 在 S32DS 中通过处理器专家调试 S32K324 多核项目时,如何配置设置以支持多核调试? 谢谢您! Re: Debug S32K324 multi-core projects compiled with GHS using PE in S32DS. 你好,@yin2、 能否告诉我们您使用的是哪个版本的 S32DS + RTD?既然你提到了处理器专家,那么你使用的可能是传统产品。 社区有一些有用的文件: S32K324 双核调试与 P&E multilink 方法:在 S32 Design studio 中调试多核项目 该过程相当简单;创建 2 个(或所需的内核数量)调试配置并将其包含在启动组中。请记住,辅助内核需要由调试器启用,也可以由启动内核启用。 你也可以参考白板示例包:已解决:基于白板的 S32K324 多核示例项目—— 恩智浦社区。 致以最诚挚的问候, Julián
記事全体を表示
Polaris12 SMUファームウェアの起動中にAMDGPUが失敗する チームの皆さん、こんにちは。 弊社ではNXP T1040RBDボードを使用していますが、amdgpuドライバのロード中にPolaris12 SMUファームウェアの起動時にエラーが発生します。 以下にログファイルとカーネル設定ファイル、dtbファイルを示します。 amdgpu: メッセージ100の送信に失敗しました。戻り値は0です。 amdgpu: SMUファームウェアの起動に失敗しました! amdgpu: SMUマイクロコードの読み込みに失敗しました。 amdgpu: ファームウェアのロードに失敗しました amdgpu: smuファームウェアの読み込みに失敗しました amdgpu 0001:01:00.0:amdgpu: amdgpu_device_ip_init が失敗しました amdgpu 0001:01:00.0:amdgpu: GPU初期化中に致命的なエラーが発生しました amdgpu 0001:01:00.0:amdgpu: amdgpu: デバイスの処理を完了します。 [drm:.gfx_v8_0_set_eop_interrupt_state[amdgpu]] 無効 me 2 [drm:.gfx_v8_0_set_eop_interrupt_state[amdgpu]] 無効 me 2 [drm:.gfx_v8_0_set_eop_interrupt_state[amdgpu]] 無効 me 2 [drm:.gfx_v8_0_set_eop_interrupt_state[amdgpu]] 無効 me 2 amdgpu: 0001:01:00.0 のプローブがエラー -22 で失敗しました
記事全体を表示
HX8394-F TFTドライバICの初期化に関する問い合わせ NXPコミュニティチームの皆様へ 現在、当社ではSTM32H747マイクロコントローラとRK055MHD091A0-CTG MIPI DSIディスプレイパネルを使用しています。このディスプレイに使用されているTFTドライバICはHX8394-Fです。 STM32H747のLTDCおよびDSIペリフェラルを設定した後でも、ディスプレイ起動時にMIPI DSIコマンドを使用してHX8394-F TFTドライバICを別途初期化することが必須なのかどうかを知りたいです。 NXP SDKのサンプルでは、HX8394の初期化シーケンスが、ディスプレイを有効にする前にパネルを構成するために、複数のDCS/汎用書き込みコマンドを送信していることが確認されました。 ご確認いただけますでしょうか? HX8394-Fは、電源投入/リセット後に専用の初期化シーケンスを必要とするかどうか。 RK055MHD091A0-CTGディスプレイパネルに関して、推奨される初期化手順や関連ドキュメントが存在するかどうか。 再開まで今しばらくお待ちください。 よろしくお願いします、 シダム。 Re: Query Regarding HX8394-F TFT Driver IC Initialization こんにちは、 @Shivani_Elavena さん。 NXPテクニカルサポートチームにご連絡いただきありがとうございます! まず、メインコントローラとしてNXP RTシリーズのMCUを使用することをお勧めします。これにより、より幅広いサポートを提供できるようになります。次に、ご指摘いただいたディスプレイパネルの問題については、RT MCU SDK をご確認ください。また、こちらのドライバをご確認いただくことをお勧めします: https://github.com/nxp-imx/uboot-imx/blob/lf_v2025.04/drivers/video/rocktech-hx8394f.c - hx8394f_panel_enable_backlight - hx8394f_init_sequence 良い一日をお過ごしください! よろしくお願いします、 ギャビン
記事全体を表示
在 LA9310 和 LA12xx 上实现 LTE 和 NR 低 PHY/ 高 PHY 你好 我正在考虑在定制开发中卸载 4G/5G 协议堆栈的 PHY 层(适用于 UE 和基站)。目前,我们的设置包括使用软件定义无线电作为无线电收发器,使用 COTS 笔记本电脑进行所有协议处理(包括物理层)。PHY 处理是我们架构中的主要瓶颈,我想知道恩智浦的 SoC(我发现的具有类似用途的是 LA9310 和 LA12xx)是否能够在 4G 和 5G 上实现全部/部分 PHY 层。
記事全体を表示
LTE Low-PHY/High-PHY implementation on LA9310 and LA12xx Hello, I was looking in offloading the PHY layer of 4G/5G protocol stack (both for UE and Base Station) on our custom development. Right now, our setup consist in using a Software Defined Radio as radio transceiver and a COTS laptop for all the protocol processing (including PHY). PHY processing is the main bottleneck in our architecture and I was wondering if the SoC of NXP (the one I found with similar purpose are LA9310 and LA12xx) offer the implementation of the whole/part of the PHY layer on 4G and 5G.
記事全体を表示