2411799_ja-JP

是

RGMIIインターフェースの駆動能力LS1021A

こんにちは、

もう一つ質問があります。

私のボードでは、LS1021AのeTSEC1とeTSEC3をドライバPHYのRGMIIモードとして設定します。しかし、私の基板のサイズは非常に大きいため、PCB上のトレースが長すぎる(約200到250mm)ことでRGMIIインターフェースの駆動能力が不足するのではと心配しています(データ信号あたり250Mbps)。RGMIIインターフェースのルート制約、特に一般的なFR-4 PCB(Dk 4.2~4.4)に基づくPCB上のトレース長について教えていただけますか。Df 0.022)?なぜなら、NXPのウェブサイトでPCB設計に関する考慮事項が見つからないからです。また、チェックリストAN4878_Design回路図の設計要件のみを表示します。

よろしくお願いいたします！

ジェイソン

QorIQ LS1デバイス

Re: Drive capability for RGMII interface of LS1021A

はい、100mmは一般的に、RGMII配線における適切かつ保守的な目標値です。

RGMIIのタイミング/スキューとPHY内部遅延の設定も確認してください。

Re: Drive capability for RGMII interface of LS1021A

こんにちは、イーピン:

つまり、通常100mmの長さならRGMIIインターフェースの駆動能力が保証されるということですよね?

よろしくお願いいたします！

ジェイソン

Re: Drive capability for RGMII interface of LS1021A

NXPの証拠はLS1021A特有の最大RGMII長を示していませんが、200–250mmは関連する6インチQorIQガイドラインより長いため、可能な限り≤150mmを使うか、IBISベースのSI/タイミング検証が必要です。

このアプリケーションノートをご参照ください:

https://www.nxp.com/docs/en/application-note/AN13335.pdf

以下はFR-4素材(Dk 4.2–4.4)上のRGMIIインターフェースに一般的に適用される一般的なPCBレイアウトガイドラインです。

トレース長:125 MHzのRGMII(DDR、実質的に1信号あたり250 Mbps)では、標準デザインで推奨される最大トレース長は通常100〜150 mmです。200～250mmの配線長は長めであり、伝搬遅延の増加、反射、セットアップ／ホールドタイミング違反の可能性など、信号品質に関する懸念が生じる可能性がある。

・長い配線によって生じる歪みを補正するために、内部遅延を調整可能なPHY（RGMII-IDモード）の使用を検討してください。

配線長が150mmを超える必要がある場合は、インピーダンス制御（シングルエンド50Ω）とデータバス内での慎重な長さ整合（ペア内スキュー±5mm）を強く推奨します。

インピーダンス制御：FR-4上のすべてのRGMII信号について、シングルエンドで50Ωを目標とする。

クロック・データスキュー：RGMII仕様に従い、クロック・データスキューを±500ps以内に抑えてください。

直列終端:ドライバー出力近くに22–33 Ω直列抵抗を追加すると、長距離のトレースでの反射を減衰させることができます。