Where can I get the S32K5xx RTD? Hello, I am an employee of a programmer manufacturer. I plan to support the S32K566 on our programmers and currently need information for evaluation. On the S32K5 automotive general-purpose MCU | NXP Semiconductor website, I found the datasheet and reference manual and submitted an application, but I couldn't find software design resources such as RTD. Where can I find these materials? Thank you for your support. Re: S32K5xx RTD在哪里可以获取？ S32K5 is a preproduction product. S32K5 silicon and enablement (documentation, software, and boards) are available for approved customers. Please contact your local NXP Distributor Salesperson or FAE for assistance: http://www.nxp.com/support/sales-and-support/distributor-network:DISTRIBUTORS Thanks for understanding

Drive capability for RGMII interface of LS1021A Hi, I have another question: On my board, eTSEC1 and eTSEC3 of LS1021A will be configured as RGMII mode to driver PHY. But the size of my board is very big,  I'm afraid that the too long trace on PCB(about 200到250mm) will cause insufficient drive capability for RGMII interface(250Mbps per data signal) . Could you please provide the route constraint for RGMII interface, especially trace length on PCB based on common FR-4 PCB(Dk 4.2~4.4, Df 0.022)? Cause, I can't find any PCB design consideration on NXP website.  Also AN4878_Design Checklist only show the design requirement of schematic. Thanks in advance! Best regards! Jason QorIQ LS1 Devices Re: Drive capability for RGMII interface of LS1021A Yes, 100 mm is typically a good and conservative RGMII routing target.  Please also verify the RGMII timing/skew and PHY internal-delay configuration. Re: Drive capability for RGMII interface of LS1021A Hi, yiping: so,  typically 100mm length could be guaranteed drive capability for RGMII interface, right? Thanks in advance! Best regards! Jason Re: Drive capability for RGMII interface of LS1021A NXP evidence does not give an LS1021A-specific max RGMII length, but 200–250 mm is longer than the related 6-inch QorIQ guideline, so use ≤150 mm where possible or require IBIS-based SI/timing verification. Please refer to this application note: https://www.nxp.com/docs/en/application-note/AN13335.pdf Here are some general PCB layout guidelines commonly applied to RGMII interfaces on FR-4 material (Dk 4.2–4.4): Trace length: For RGMII at 125 MHz (DDR, effectively 250 Mbps per signal), the recommended maximum trace length is typically 100–150 mm for standard designs. A trace length of 200–250 mm is on the longer side and may introduce signal integrity concerns such as increased propagation delay, reflections, and potential setup/hold timing violations. - Consider using a PHY with adjustable internal delay (RGMII-ID mode) to compensate for skew introduced by long traces. - If trace lengths must exceed 150 mm, controlled impedance (50 Ω single-ended) and careful length matching within the data bus (±5 mm intra-pair skew) are strongly recommended. Impedance control: Target 50 Ω single-ended for all RGMII signals on FR-4. Clock-to-data skew: Keep clock-to-data skew within ±500 ps as per the RGMII specification. Series termination: Adding a 22–33 Ω series resistor near the driver output can help dampen reflections on longer traces.

RGMIIインターフェースの駆動能力LS1021A こんにちは、 もう一つ質問があります。 私のボードでは、LS1021AのeTSEC1とeTSEC3をドライバPHYのRGMIIモードとして設定します。しかし、私の基板のサイズは非常に大きいため、PCB上のトレースが長すぎる(約200到250mm)ことでRGMIIインターフェースの駆動能力が不足するのではと心配しています(データ信号あたり250Mbps)。RGMIIインターフェースのルート制約、特に一般的なFR-4 PCB(Dk 4.2~4.4)に基づくPCB上のトレース長について教えていただけますか。Df 0.022)?なぜなら、NXPのウェブサイトでPCB設計に関する考慮事項が見つからないからです。また、チェックリストAN4878_Design回路図の設計要件のみを表示します。 よろしくお願いいたします！ よろしくお願いいたします！ ジェイソン QorIQ LS1デバイス Re: Drive capability for RGMII interface of LS1021A はい、100mmは一般的に、RGMII配線における適切かつ保守的な目標値です。 RGMIIのタイミング/スキューとPHY内部遅延の設定も確認してください。 Re: Drive capability for RGMII interface of LS1021A こんにちは、イーピン: つまり、 通常100mmの長さならRGMIIインターフェースの駆動能力が保証されるということですよね? よろしくお願いいたします！ よろしくお願いいたします！ ジェイソン Re: Drive capability for RGMII interface of LS1021A NXPの証拠はLS1021A特有の最大RGMII長を示していませんが、200–250mmは関連する6インチQorIQガイドラインより長いため、可能な限り≤150mmを使うか、IBISベースのSI/タイミング検証が必要です。 このアプリケーションノートをご参照ください: https://www.nxp.com/docs/en/application-note/AN13335.pdf 以下はFR-4素材(Dk 4.2–4.4)上のRGMIIインターフェースに一般的に適用される一般的なPCBレイアウトガイドラインです。 トレース長:125 MHzのRGMII(DDR、実質的に1信号あたり250 Mbps)では、標準デザインで推奨される最大トレース長は通常100〜150 mmです。200～250mmの配線長は長めであり、伝搬遅延の増加、反射、セットアップ／ホールドタイミング違反の可能性など、信号品質に関する懸念が生じる可能性がある。 ・長い配線によって生じる歪みを補正するために、内部遅延を調整可能なPHY（RGMII-IDモード）の使用を検討してください。 配線長が150mmを超える必要がある場合は、インピーダンス制御（シングルエンド50Ω）とデータバス内での慎重な長さ整合（ペア内スキュー±5mm）を強く推奨します。 インピーダンス制御：FR-4上のすべてのRGMII信号について、シングルエンドで50Ωを目標とする。 クロック・データスキュー：RGMII仕様に従い、クロック・データスキューを±500ps以内に抑えてください。 直列終端:ドライバー出力近くに22–33 Ω直列抵抗を追加すると、長距離のトレースでの反射を減衰させることができます。

P3H2x4xHN 数据表或用户手册 我正在尝试将评估板 - P3H2440HN-ARD（ I3C Hub Arduino Shield 评估板 | NXP 半导体 ）与我自己的 I3C 控制器一起使用。我没有使用评估板用户手册中描述的MCU。我已经能够与 P3H2440HN 通信，但一直无法成功与板上的两个传感器通信。这可能是因为我不确定需要哪些命令才能正确配置 I3C 集线器以实现此功能。在产品页面（ I3C Hub with 2 Controller Ports and 4/8 Target Ports | NXP 半导体 ）上，有一个产品简介，但我正在寻找更详细的数据手册/用户手册，以便找到 P3H2x4xHN 的寄存器映射列表。哪里可以找到？另外，我还需要一些关于如何成功配置评估板上的传感器并与之通信的命令方面的指导。谢谢。 Re: P3H2x4xHN Data sheet or user manual 你好，杰克·阿诺德 感谢您联系客服中心。 产品数据表和用户手册属于机密文件，受保密协议约束。 如果贵公司已签署保密协议，请直接从产品页面申请额外访问权限： https://www.nxp.com/products/interfaces/ic-spi-i3c-interface-devices/ic-i3c-bus-hubs/i3c-hub-with-2-controller-ports-and-4-8-target-ports:P3H2x4xHN 您可以在下面的安全文件指南中找到更多步骤详情。 https://www.nxp.com/docs/en/user-guide/nxp-secure-files-user-guide.pdf 希望对您有用。   王贝琪  

S32K5xx RTDはどこで入手できますか？ こんにちは。私はプログラマーメーカーの社員です。弊社のプログラマーでS32K566をサポートする予定で、現在評価に必要な情報を探しています。 NXP SemiconductorのS32K5車載用汎用MCUのウェブサイトでデータシートとリファレンスマニュアルを見つけてアプリケーションを送信しましたが、RTDなどのソフトウェア設計リソースが見つかりませんでした。これらの資料はどこで入手できますか？ ご支援ありがとうございます。 Re: S32K5xx RTD在哪里可以获取？ S32K5は試産品です。S32K5シリコンおよびイネーブルメント(ドキュメント、ソフトウェア、基板)は承認されたお客様向けに提供されています。お近くのNXP代理店セールスパーソンまたはFAEにご連絡ください。 http://www.nxp.com/support/sales-and-support/distributor-network:DISTRIBUTORS ご理解いただきありがとうございます。

P3H2x4xHN Data sheet or user manual I'm trying to use the eval board - P3H2440HN-ARD (I3C Hub Arduino Shield Evaluation Board | NXP Semiconductors) with my own I3C controller. I am not using the MCU that is described in the user manual of the eval board. I have been able to talk to the P3H2440HN but have not been able to successfully talk to either of the sensors on the board. This is likely because I'm not sure exactly what commands I need to properly configure the I3C hub to allow that. On the product page (I3C Hub with 2 Controller Ports and 4/8 Target Ports | NXP Semiconductors), there is a product brief, but I am looking for the more detailed datasheet/user manual where I can find a list of the register map of the P3H2x4xHN. Where can I find that? Also, I could use guidance on the commands needed to be able to successfully configure and talk to the sensors on the eval board. Thanks. Re: P3H2x4xHN Data sheet or user manual Hello Jack Arnold Thanks for contacting support center. The datasheet and user manual are confidential and under NDA. If your company has signed an NDA, Please request additional access from the product pages directly: https://www.nxp.com/products/interfaces/ic-spi-i3c-interface-devices/ic-i3c-bus-hubs/i3c-hub-with-2-controller-ports-and-4-8-target-ports:P3H2x4xHN  You can get more details of steps in below secure files guider guide https://www.nxp.com/docs/en/user-guide/nxp-secure-files-user-guide.pdf Hope it's useful for you.   Becky Wang  

ARA2 User Guide for Windows Platform Attached are the instructions for using ARA2 on the Windows platform, along with the following two project packages: factory-test-package-windows.zip qwen2.5_vl_3b_opt_ara_python_win_demo_r2.1.zip If you need any additional information or support, please feel free to contact me by email at [email protected].

#S32K388 增强型 RX FIFO + eDMA：无需 CPU 中断的连续循环缓冲区接收 您好，NXP技术支持， 我正在使用带有FlexCAN 增强型 RX FIFO和 RTD 的S32K388 。我希望实现基于DMA的连续CAN接收，而无需任何CPU中断。 我的要求是： MCU： S32K388 CAN：传统 CAN ，CAN FD 已禁用 CAN 有效载荷： 8 字节 FlexCAN增强型RX FIFO已启用 DMA接收已启用 我需要接收任何 CAN ID的 CAN 消息，无需过滤。 我希望 DMA 将接收到的每个 CAN 帧自动传输到RAM 软件环形缓冲区中。 我不需要 FlexCAN RX 中断。 我也不希望出现 DMA 主循环完成中断。 DMA 应该继续自动运行，而无需 CPU 再次调用 FlexCAN_Ip_RxFifo()。 理想情况下，每个接收到的 FIFO 元素都应该立即触发 DMA 传输，因此我不想等待较大的 FIFO 水印。 我查看了RTD源代码。在 FlexCAN_StartRxMessageEnhancedFifoData() 函数中，我发现驱动程序对 DMA 的配置大致如下： Source address = Enhanced RX FIFO output Source transfer size = 4 bytes Source offset = 4 bytes Destination transfer size = 4 bytes Destination offset = 4 bytes Minor loop size = 80 bytes Major loop count = num_enhanced_watermark EnMajorInt = TRUE DisAutoHwRequest = TRUE 我了解到，当前的 RTD 实现执行有限的 DMA 传输后便停止，需要再次调用 FlexCAN_Ip_RxFifo()。 我的问题是： 在 S32K388 上，是否可以配置 eDMA TCD，使 FlexCAN 增强型 RX FIFO DMA 请求能够连续地将接收到的 FIFO 元素传输到循环 RAM 缓冲区中，而无需任何 CPU 中断或软件重新激活？ 具体来说，能否使用目标模数和/或其他 eDMA TCD 功能来实现这种连续环形缓冲器？ 如果可以的话，能否提供一个配置示例，或者给我推荐一个 NXP 的示例/参考实现？ 如有必要，我愿意修改 RTD FlexCAN 驱动程序或直接配置 eDMA TCD。 谢谢您！ Re: #S32K388 Enhanced RX FIFO + eDMA: Continuous Circular Buffer Reception Without CPU Interrupts 你好@zhangyu5454 ， 该驱动程序的编写方式要求在FLEXCAN_EVENT_DMA_COMPLETE 事件中调用 FlexCAN_Ip_RxFifo() 以重新启用接收。 理论上可以实现从DMA到缓冲区的连续传输；但是，您需要修改RTD或创建自己的驱动程序。很遗憾，这超出了我们的支持范围，如果要进行此操作，则应由您自行测试其验证和功能。 您需要设置 TCDn_CSR[D_REQ] = 0 (DisAutoHwRequest = FALSE) & TCDn_CSR[INTMAJOR] 以保持通道启用并禁用中断，以及配置您的循环数据队列。您可以参考S32K3 产品页面和“安全文件”下的 S32K3 DMA 培训演示文稿。 此致， 朱利安

#S32K388 拡張RX FIFO + eDMA: CPU割り込みなしで連続循環バッファ受信 NXPサポートの皆さん、こんにちは。 私はFlexCAN Enhanced RX FIFOとRTDを搭載したS32K388を使用しています。CPU割り込みなしで連続的なDMAベースのCAN受信を実現したいと考えています。 私の要望は以下の通りです。 MCU: S32K388 CAN: クラシックキャン、CAN FD無効 CANペイロード: 8バイト FlexCAN拡張RX FIFO対応 DMA受信が有効 フィルターなしで 、どのCAN IDでもCANメッセージを受け取る必要があります。 DMAが受信したすべてのCANフレームを自動的に RAMソフトウェアのリングバッファに転送したいのです。 FlexCANの受信割り込みは不要です。 DMAのメジャーループ完了割り込みも不要です。 DMAは、CPUがFlexCAN_Ip_RxFifo()を再度呼び出すことなく、自動的に実行を継続するはずです。 理想的には、受信した各FIFO要素が即座にDMA転送を引き起こすべきなので、大きなFIFOウォーターマークを待ちたくありません。 RTDのソースコードを確認しました。FlexCAN_StartRxMessageEnhancedFifoData()で、ドライバがDMAを次のように設定していることがわかりました。 Source address = Enhanced RX FIFO output Source transfer size = 4 bytes Source offset = 4 bytes Destination transfer size = 4 bytes Destination offset = 4 bytes Minor loop size = 80 bytes Major loop count = num_enhanced_watermark EnMajorInt = TRUE DisAutoHwRequest = TRUE 現在のRTD実装では、有限のDMA転送を実行した後、停止するため、FlexCAN_Ip_RxFifo()を再度呼び出す必要があると理解しています。 私の質問は次のとおりです。 S32K388上で、eDMA TCDを設定して、FlexCAN Enhanced RX FIFO DMA要求が、CPU割り込みやソフトウェアの再武装なしに、受信したFIFO要素を円形RAMバッファに継続的に転送する設定は可能でしょうか? 特に、 Destination Modulo や他のeDMA TCD機能を使えば、この連続リングバッファを実装できますか? もし可能であれば、具体的な構成を教えていただけるか、NXPの例やリファレンス実装を教えていただけませんか? 必要に応じてRTD FlexCANドライバーを修正したり、eDMA TCDを直接設定することも可能です。 よろしくお願いします！ Re: #S32K388 Enhanced RX FIFO + eDMA: Continuous Circular Buffer Reception Without CPU Interrupts こんにちは、 @zhangyu5454 さん、 ドライバーは、 FLEXCAN_EVENT_DMA_COMPLETEイベント内で受信を再アーミングするためにFlexCAN_Ip_RxFifo()を呼び出す必要があるように書かれています。 DMAからバッファへの継続的な転送は可能なはずですが、RTDを修正するか、独自のドライバを作成する必要があります。残念ながら、これは当社のサポート範囲外であり、実施する場合は検証と機能のテストをお客様に行ってください。 チャネルを起動させ、割り込みを無効にし、円形データキューを設定するには、TCDn_CSR[D_REQ] = 0 (DisAutoHwRequest = FALSE) と TCDn_CSR[INTMAJOR] を設定する必要があります。S32K3のDMAトレーニングプレゼンテーションのS32K3製品ページおよび「Secure Files」を参照してください。 よろしくお願いします、 ジュリアン

#S32K388 Enhanced RX FIFO + eDMA: Continuous Circular Buffer Reception Without CPU Interrupts Hi NXP Support, I am using an S32K388 with the FlexCAN Enhanced RX FIFO and RTD. I would like to implement a continuous DMA-based CAN reception without any CPU interrupt. My requirements are: MCU: S32K388 CAN: Classical CAN, CAN FD disabled CAN payload: 8 bytes FlexCAN Enhanced RX FIFO enabled DMA reception enabled I need to receive CAN messages with any CAN ID, without filtering. I want DMA to automatically transfer every received CAN frame into a RAM software ring buffer. I do not want a FlexCAN RX interrupt. I also do not want a DMA major-loop-complete interrupt. DMA should continue running automatically without the CPU having to call FlexCAN_Ip_RxFifo() again. Ideally, each received FIFO element should trigger a DMA transfer immediately, so I do not want to wait for a large FIFO watermark. I checked the RTD source code. In FlexCAN_StartRxMessageEnhancedFifoData(), I found that the driver configures DMA approximately as follows: Source address = Enhanced RX FIFO output Source transfer size = 4 bytes Source offset = 4 bytes Destination transfer size = 4 bytes Destination offset = 4 bytes Minor loop size = 80 bytes Major loop count = num_enhanced_watermark EnMajorInt = TRUE DisAutoHwRequest = TRUE I understand that the current RTD implementation performs a finite DMA transfer and then stops, requiring FlexCAN_Ip_RxFifo() to be called again. My question is: Is it possible on S32K388 to configure the eDMA TCD so that the FlexCAN Enhanced RX FIFO DMA request continuously transfers received FIFO elements into a circular RAM buffer, without any CPU interrupt or software re-arming? In particular, can Destination Modulo and/or another eDMA TCD feature be used to implement this continuous ring buffer? If this is possible, could you please provide an example configuration or point me to an NXP example/reference implementation? I am willing to modify the RTD FlexCAN driver or configure the eDMA TCD directly if necessary. Thanks! Re: #S32K388 Enhanced RX FIFO + eDMA: Continuous Circular Buffer Reception Without CPU Interrupts Hello @zhangyu5454, The driver is written in a way that requires FlexCAN_Ip_RxFifo() to be called in order to re-arm reception inside the FLEXCAN_EVENT_DMA_COMPLETE event. It should be possible to have a continuous transfer from DMA to buffer; however, you will need to modify the RTDs or create your own driver. Unfortunately, this is out of our support scope, and if done, verification and functionality should be tested by you. You would have to set TCDn_CSR[D_REQ] = 0 (DisAutoHwRequest = FALSE) & TCDn_CSR[INTMAJOR] in order to keep the channel armed and disable interrupts, as well as configure your circular data queue. You can refer to S32K3's DMA Training Presentation, under S32K3 Product Page and 'Secure Files'. Best regards, Julián

S32R264 – CLK_OUT0(CLKOUT)60MHzに制限がありますが、80MHzを出力できますか? #S32R2X 私はS32R264を使用しています。CLK_OUT0（図6-3はRMのMCB_CLKOUT_SELによるCLKOUTの選択を示しています）と、このピンでSDPLL_CLK80/AFEPLL_CLK80を80MHzで出力できるかどうかについて質問があります。 しかし、表5-3（「システムレベルのクロック周波数の最大値」）には、CLK_OUT[01]の最大周波数が60MHzと記載されていますが、この制限に関する説明はありません。 出力のうち1つにしかCMUが接続されていないことに気づきました。それが理由かもしれませんが、私はCMUを使用していません。 チャープ信号を生成する外部フロントエンドボードに80MHzのクロックを供給する必要があり、すべてのクロックソースを1つに絞りたいと考えています。 現在、100MHzの発振器を2台(MCU用にCWX813-040.0M、フロントエンド用にCWX813-100.0M)を使っています。良い独立発振器でも位相整列が不十分で信号品質を劣化させる可能性があると疑っています。私の波形生成は100 MHzのクロックから動作し、MCU内のAFEは40(320)MHzから動作しています。波形生成を80MHzに切り替え、そのクロックをMCUから取り入れて、システム全体を同期かつ同位相にしたいと考えています。 CMUが無効になっている場合、CLK_OUT0で80MHzを出力することは可能ですか？ 60MHzという制限の本当の理由は何ですか？ Re: S32R264 – CLK_OUT0 (CLKOUT) limitation to 60 MHz, can I output 80 MHz? こんにちは、 CMUは監視ブロックであり、これを無効にしても許容出力周波数が増加するとは考えられていません。SDPLL_CLK80/AFEPLL_CLK80はCLK_OUTソースとして選択可能ですが、NXPが別途確認しない限り、80MHzのクロックをCLK_OUT0にルーティングすることは、文書化された動作仕様の範囲外となります。60MHzという制限の最も可能性の高い理由は、CMUの存在ではなく、クロック出力パスと出力パッドの特性限界である。 petervlna_0-1788858593730.pngpetervlna_0-1788858593730.png よろしくお願いいたします。 ピーター

S32K314 HSE設置に関する問題 助けてください！公式デモプロジェクトをベースにHSEファームウェアインストーラを作成しましたが、2回リセットした後、HSEインストールアドレス0x007E0000にデータがありません。これはHSEのインストールが失敗したということでしょうか？S32のバージョンは3.6.8で、チップは...S32K314、RTDバージョン7.0.1 1131_0-1788767775138.png1131_0-1788767775138.png1131_0-1788767775138.png これはldファイルです。 1131_1-1788767805874.png1131_1-1788767805874.png1131_1-1788767805874.png これは書き換えられたIVTベクトルです。 1131_2-1788767830677.png1131_2-1788767830677.png1131_2-1788767830677.png 1131_3-1788767849116.png1131_3-1788767849116.png1131_3-1788767849116.png 1131_4-1788767872384.png1131_4-1788767872384.png1131_4-1788767872384.png 最後に、HSEインストールデモプロジェクトを添付しました。 回复： S32K314 HSE 安装问题 @VaneBこんにちは ご提案に従ってリンカー ファイルを修正し、ivt.c ファイルのすべてのエントリをコメントアウトしました。プログラムを 2 回再起動した後、デバッグ モードで status = Hse_Ip_GetHseStatus(0u) の状態を確認しました。ステータス値は 1001 0110 0000 でしたが、9 番目のビットが 0 だったので、HSE が正常にインストールされなかったことを示しています。さらに、バージョン情報も取得できませんでした。srvResponse = Hse_Ip_ServiceRequest(0u, u8MuChannel, &request, &pHseSrvDesc) の戻り値は 0xaa55a11e です。 次のように 1131_1-1788838145743.png1131_1-1788838145743.png1131_1-1788838145743.png 1131_2-1788838165453.png1131_2-1788838165453.png1131_2-1788838165453.png 1131_3-1788838180700.png1131_3-1788838180700.png1131_3-1788838180700.png 1131_4-1788838213520.png1131_4-1788838213520.png1131_4-1788838213520.png Re: S32K314 HSE 安装问题 こんにちは@杨工1131 いくつか気づいた点があります。 リンカファイル内のコメントによると、HSEファームウェアはブロック0に配置されるべきです。しかし、現在HSE_BINARYに割り当てられているアドレスはブロック1に属しています。次のように設定する必要があります HSE_BINARY (R) : ORIGIN = 0x00400000 PFlash領域はブロック1から開始する必要があります。 int_pflash : ORIGIN = 0x00500000, LENGTH = 0x00300000 - __HSE_CODE_SIZE /* 4096KB - __HSE_CODE_SIZE (sBAF + HSE) */ 提案として、ハードコードされたアドレスを使う代わりに、HSE_FW_ADDR を次のように定義することができます。 #define HSE_FW_ADDR (__HSE_BIN_START) 別途ivt.cファイルを作成する必要はありません。画像ベクトルテーブル構造は、 Project_Settings → Startup_Code → startup_cm7.sで既に定義されています。 IVTに関しては、S32K3xxリファレンス・マニュアル改訂版12のセクション32.5.3を参照すると、CM7_2開始住所の後に続く記述は以下の通りです。 .long 0xffffffff /* Offset 0x20: Reserved */ .long LC_CONFIG_ADDR /* Offset 0x24: Lifecycle configuration pointer */ .long CM7_3_VTOR_ADDR /* Offset 0x28: CM7_3 Start address */ .long HSE_FW_ADDR /* Offset 0x2C: Reserved */ コードについては、例と同じ構造を使っているので、その部分で問題はないと思います。 BR、VaneB 回复： S32K314 HSE 安装问题 こんにちは@杨工1131 startup_cm7.sのIVTにHSEファームウェアピンクヘッダーイメージの開始アドレスも追加しましたか？CM7_3の開始アドレスの後ですか？ D-Cacheが有効になっているため、キャッシュ関連の問題を回避するために、サービス記述子、キーハンドル、入出力バッファなどのHSE関連データをすべて、適切なメモリセクションに配置することで、キャッシュ不可能なメモリ領域に強制的に格納します。例えば： hseAttrFwVersion_t __attribute__((section(".mcal_data_no_cacheable"))) gHseFwVersion = {0U}; また、Hse_Ip_Init() を呼び出さないでください。アプリケーションはまずHSEファームウェアの初期化が完了するまで、FSRのステータスビットを確認し、HSE_STATUS_INIT_OKが設定されているか確認して待つべきです。この条件が満たされるまでは、HSE（英国保健安全庁）にいかなる申請も送信してはならない。 最後に、HSEファームウェアの使用を有効にした後にMCUリセットを行いましたか?

Deadtime Correction Hi NXP Community, I am looking for some clarification regarding the PWM-X deadtime correction feature. From the documentation, I understand that PWM-X can modify the PWM pulses based on the current/load condition. However, I am not clear about how the PWM pattern is generated and how the required feedback signal is connected and routed. In my application, the switches and current-sensing circuitry are external to the MCU: Is the sensed current signal expected to be connected directly to an MCU pin? Or should it first go through LPCMP and then be internally routed to PWM-X through TRGMUX or another internal connection? What is the expected signal path and configuration for this feature? I have attached an image from the NXP reference design/documentation showing the slightly decaying output waveform obtained across the load. What I am particularly trying to understand is the PWM pulse pattern used to generate this waveform. The waveform shown in the reference design is the resulting waveform at the load/power stage. However, the PWM signal generated by the MCU will pass through the gate driver and switching stage, so the PWM signal itself will not have the same shape as the waveform shown. PWM-X generated pulses → gate driver/power stage → resulting waveform across the load Specifically, I would like to understand how PWM-X determines the pulse width/duty cycle and timing required to obtain the shown output waveform, including how the deadtime correction is applied. Is there any reference design, application note, example code, or reference software where this PWM-X feature is implemented? An example showing the PWM configuration, pulse pattern, pin configuration, internal signal routing, and required external circuitry would be very helpful. FlexPWM Synchronization I also have a question regarding FlexPWM synchronization. Can the synchronization signal be generated internally by another peripheral, or does it have to originate from an external MCU pin? For example, can a signal generated by eMIOS be internally routed to the FlexPWM synchronization input? Any example or clarification regarding the internal routing/configuration would be very helpful. Thanks in advance. Best regards, Ganesh Re: Deadtime Correction Hi, The waveform shown in the reference manual is the voltage across the load during the deadtime interval. It is not a waveform generated directly by PWM_X. The shape results from the load current continuing to flow through the power-stage devices while both complementary switches are off. For S32K396, the PWM period and duty cycle are still defined by the eFlexPWM counter and VAL registers, while DTCNT0/DTCNT1 control the inserted deadtime. PWM_X is used as a feedback input for deadtime distortion measurement. The sampled PWM_X state is available through the deadtime status mechanism described in Sections 56.3.11.4-56.3.11.7, and the eCapture functionality described in Section 56.3.14 can be used to measure timing information related to these events. The deadtime correction itself is not performed automatically by the eFlexPWM hardware. Instead, the application software is expected to evaluate the PWM_X feedback information and adjust the relevant PWM timing values (VAL registers) as needed. The expected signal path is therefore: Power-stage state or current-direction detection ↓ External signal conditioning / comparator ↓ PWM_X input ↓ Deadtime status bits and/or eCapture measurements ↓ Software correction algorithm ↓ Updated PWM timing values PWM_X expects a digital signal. From the S32K396 routing options, LPCMP outputs cannot be internally connected to PWM_X through TRGMUX, therefore the required feedback signal must ultimately be provided on a pin configured as the corresponding PWM_X input. Regarding synchronization, FlexPWM synchronization is not limited to an external signal source. On S32K396, an eMIOS-generated signal can be routed and used as a FlexPWM synchronization source, allowing synchronization to be implemented entirely internally without an external connection. BR, Petr

S32K314 HSE 安装问题 求助！我参考官方演示项目编写了HSE固件安装程序，但执行两次复位后，HSE安装地址0x007E0000处没有任何数据。这是否意味着HSE安装失败了？S32 版本为 3.6.8，芯片为 S32K314，RTD 版本为 7.0.1 1131_0-1788767775138.png1131_0-1788767775138.png1131_0-1788767775138.png 这是 ld 文件 1131_1-1788767805874.png1131_1-1788767805874.png1131_1-1788767805874.png 这是重写后的IVT向量 1131_2-1788767830677.png1131_2-1788767830677.png1131_2-1788767830677.png 1131_3-1788767849116.png1131_3-1788767849116.png1131_3-1788767849116.png 1131_4-1788767872384.png1131_4-1788767872384.png1131_4-1788767872384.png 最后，我附上我的 HSE 安装的demo项目。 回复： S32K314 HSE 安装问题 @VaneB 你好 我根据你的建议修改修改了链接器文件，并将ivt.c文件全部注释掉，重新启动程序两次过后，通过调试模式观察status = Hse_Ip_GetHseStatus(0u)的状态status的值 1001 0110 0000，但是第9位为0，说明HSE并未安装成功？而且获取不到任何版本信息，srvResponse = Hse_Ip_ServiceRequest(0u, u8MuChannel, &request, &pHseSrvDesc)，srvResponse 的返回值为0xaa55a11e； 如下 1131_1-1788838145743.png1131_1-1788838145743.png1131_1-1788838145743.png 1131_2-1788838165453.png1131_2-1788838165453.png1131_2-1788838165453.png 1131_3-1788838180700.png1131_3-1788838180700.png1131_3-1788838180700.png 1131_4-1788838213520.png1131_4-1788838213520.png1131_4-1788838213520.png Re: S32K314 HSE 安装问题 嗨@杨工1131 我有几点看法： 根据链接器文件中的注释，HSE 固件应该放在 Block 0 中。但是，当前分配给 HSE_BINARY 的地址属于 Block 1。应该配置为 HSE_BINARY (R) : ORIGIN = 0x00400000 PFlash 区域应从 Block 1 开始： int_pflash : ORIGIN = 0x00500000, LENGTH = 0x00300000 - __HSE_CODE_SIZE /* 4096KB - __HSE_CODE_SIZE (sBAF + HSE) */ 建议不要使用硬编码地址，而是将 HSE_FW_ADDR 定义为： #define HSE_FW_ADDR (__HSE_BIN_START) 无需创建单独的 ivt.c 文件。图像矢量表结构已在Project_Settings → Startup_Code → startup_cm7.s中定义。 关于 IVT，如果您参考 S32K3xx 参考手册第 12 版第 32.5.3 节，CM7_2 起始地址之后的条目如下： .long 0xffffffff /* Offset 0x20: Reserved */ .long LC_CONFIG_ADDR /* Offset 0x24: Lifecycle configuration pointer */ .long CM7_3_VTOR_ADDR /* Offset 0x28: CM7_3 Start address */ .long HSE_FW_ADDR /* Offset 0x2C: Reserved */ 关于代码，我看到你使用了与示例相同的结构，所以我认为这部分不会有任何问题。 BR，VaneB 回复： S32K314 HSE 安装问题 嗨@杨工1131 你是否也在 startup_cm7.s 文件中将 HSE 固件粉色头像镜像的起始地址添加到了 IVT 中？在 CM7_3 起始地址之后？ 由于启用了数据缓存，为了避免缓存相关的问题，请将所有 HSE 相关数据（例如服务描述符、键句柄和输入/输出缓冲区）强制放入不可缓存的内存区域，方法是将它们放置在适当的内存区域。例如： hseAttrFwVersion_t __attribute__((section(".mcal_data_no_cacheable"))) gHseFwVersion = {0U}; 另外，不要调用 Hse_Ip_Init()。应用程序应首先等待 HSE 固件完成初始化，方法是检查 FSR 中的状态位，并确认 HSE_STATUS_INIT_OK 已设置。在满足此条件之前，不得向 HSE 发送任何请求。 最后，启用HSE固件后，您是否执行了MCU RESET？

死时间校正 NXP社区的各位好， 我想了解一下PWM-X 死区时间校正功能的相关情况。 根据文档，我了解到 PWM-X 可以根据电流/负载情况修改 PWM 脉冲。但是，我不清楚 PWM 模式是如何生成的，以及所需的反馈信号是如何连接和路由的。 在我的应用中，开关和电流检测电路都位于MCU外部： 感知到的电流信号是否需要直接连接到MCU引脚？ 或者它应该先经过LPCMP ，然后通过TRGMUX或其他内部连接内部路由到 PWM-X？ 此功能的预期信号路径和配置是什么？ 我附上了一张来自 NXP 参考设计/文档的图片，显示了负载上略微衰减的输出波形。 我特别想了解的是用于生成该波形的PWM脉冲模式。 参考设计中所示的波形是负载/功率级产生的波形。但是，MCU 生成的 PWM 信号会经过栅极驱动器和开关级，因此 PWM 信号本身的形状不会与所示波形相同。 PWM-X 生成的脉冲 → 栅极驱动器/功率级 → 负载两端的最终波形 具体来说，我想了解 PWM-X 如何确定获得所示输出波形所需的脉冲宽度/占空比和定时，包括如何应用死区时间校正。 是否有任何参考设计、应用笔记、示例代码或参考软件实现了此 PWM-X 功能？提供一个示例，展示 PWM 配置、脉冲模式、引脚配置、内部信号路由和所需的外部电路，将非常有帮助。 FlexPWM同步 我还有一个关于FlexPWM同步的问题。 同步信号能否由其他外设在内部生成，还是必须来自外部MCU引脚？ 例如， eMIOS生成的信号能否内部路由到 FlexPWM 同步输入？ 任何关于内部路由/配置的示例或说明都将非常有帮助。 先行致谢。 此致， 象头神 Re: Deadtime Correction 您好， 参考手册中显示的波形是死区时间间隔内负载两端的电压。它不是 PWM_X 直接生成的波形。当两个互补开关都关闭时，负载电流仍然流过功率级设备，从而形成了这种形状。 对于 S32K396，PWM 周期和占空比仍然由 eFlexPWM 计数器和 VAL 寄存器定义，而 DTCNT0/DTCNT1 控制插入的死区时间。 PWM_X 用作死区时间失真测量的反馈输入。采样后的 PWM_X 状态可通过第 56.3.11.4-56.3.11.7 节中描述的死区状态机制获得，并且可以使用第 56.3.14 节中描述的 eCapture 功能来测量与这些事件相关的定时信息。 eFlexPWM硬件本身并不自动执行死区时间校正。相反，应用软件需要评估 PWM_X 反馈信息，并根据需要调整相关的 PWM 时序值（VAL 寄存器）。 因此，预期的信号路径为： 功率级状态或电流方向检测 ↓ 外部信号调理/比较器 ↓ PWM_X 输入 ↓ 死区状态位和/或 eCapture 测量 ↓ 软件校正算法 ↓ 更新后的PWM时序值 PWM_X 需要一个数字信号。从 S32K396 的布线选项来看，LPCMP 输出不能通过 TRGMUX 内部连接到 PWM_X，因此所需的反馈信号最终必须在配置为相应 PWM_X 输入的引脚上提供。 关于同步，FlexPWM 同步并不局限于外部信号源。在 S32K396 上，eMIOS 生成的信号可以被路由并用作 FlexPWM 同步源，从而无需外部连接即可完全在内部实现同步。 BR，彼得

デッドタイム補正 こんにちは、NXPコミュニティの皆さん、 PWM-Xのデッドタイム補正機能について、いくつか説明を求めています。 ドキュメントによると、PWM-Xは電流や負荷の状態に基づいてPWMパルスを修正できると理解しています。しかし、PWMパターンがどのように生成され、必要なフィードバック信号がどのように接続・ルーティングされるのかはよくわかりません。 私のアプリケーションでは、スイッチと電流検出回路はMCUの外部にあります: 検出された電流信号は直接MCUのピンに接続される予定ですか? それとも、まずLPCMPを経由してから、 TRGMUXまたは別の内部接続を介してPWM-Xに内部的にルーティングされるべきでしょうか？ この機能における想定される信号経路と構成はどのようなものですか？ 負荷全体でわずか に減衰する出力波形 を示すNXPの**リファレンス・デザイン**/**ドキュメント**の画像を添付しました。 私が特に理解しようとしているのは、この波形を生成するために使用されるPWMパルスパターンです。 リファレンス・デザインに示されている波形は、負荷/電力段階での得られる波形です。しかし、MCUで生成されるPWM信号はゲートドライバとスイッチングステージを通過するため、PWM信号自体は示された波形とは異なる形状になります。 PWM-Xは負荷全体→ゲートドライバー/パワーステージ→パルスを生成し、その結果として波形を生成します 具体的には、PWM-Xが、図示された出力波形を得るために必要なパルス幅／デューティサイクルとタイミングをどのように決定するのか、また、デッドタイム補正がどのように適用されるのかを理解したいと考えています。 このPWM-X機能が実装されている リファレンスデザイン、アプリケーションノート、例コード、リファレンスソフトウェア などはありますか?PWM構成、パルスパターン、ピン配置、内部信号ルーティング、および必要な外部回路を示す例があると非常に役立ちます。 FlexPWM同期 FlexPWMの同期についても質問があります。 同期信号は他のペリフェラルから内部的に生成できるのでしょうか、それとも外部のMCUピンから発信しなければならないのでしょうか? 例えば、 eMIOS で生成された信号を内部的にFlexPWM同期入力にルーティングすることは可能でしょうか? 内部ルーティング／設定に関する例や説明があれば大変助かります。 よろしくお願いいたします。 よろしくお願いします、 ガネーシャ Re: Deadtime Correction こんにちは、 リファレンス・マニュアルに示されている波形は、デッドタイム区間中の負荷両端の電圧です。これはPWM_Xによって直接生成された波形ではありません。この形状は、両方の補完スイッチがオフの状態で負荷電流がパワーステージ装置を流れ続けるために生じます。 S32K396の場合、PWM周期とデューティサイクルは引き続きeFlexPWMカウンタとVALレジスタによって定義され、DTCNT0/DTCNT1は挿入されるデッドタイムを制御します。 PWM_Xは、デッドタイム歪み測定のためのフィードバック入力として使用されます。サンプリングされたPWM_X状態は、セクション56.3.11.4-56.3.11.7で説明されているデッドタイムステータスメカニズムを通じて利用可能であり、セクション56.3.14で説明されているeCapture機能を使ってこれらのイベント情報に関連するタイミング情報を測定できます。 デッドタイム補正自体は、eFlexPWMハードウェアによって自動的に実行されるわけではありません。代わりに、アプリケーションソフトウェアはPWM_Xフィードバック情報を評価し、必要に応じて関連するPWMタイミング値(VALレジスタ)を調整することが期待されます。 したがって、想定される信号経路は以下のとおりです。 パワーステージ状態または電流方向検出 ↓ 外部信号調整/コンパレータ ↓ PWM_X入力 ↓ デッドタイムステータスビットおよび/またはeキャプチャ測定 ↓ ソフトウェア補正アルゴリズム ↓ 更新されたPWMタイミング値 PWM_Xはデジタル信号を必要とします。S32K396ルーティングオプションからは、LPCMPの出力はTRGMUXを介して内部的にPWM_Xに接続できないため、必要なフィードバック信号は最終的に対応するPWM_X入力として設定されたピンで提供されなければなりません。 同期に関して言えば、FlexPWMの同期は外部信号源に限定されません。S32K396では、eMIOSで生成された信号をルーティングしてFlexPWM同期ソースとして使用でき、外部接続なしで完全に内部で同期を実装することが可能です。 BR、ペトル

S32R264 – CLK_OUT0 (CLKOUT) 限制为 60 MHz，我可以输出 80 MHz 吗？ #S32R2X 我使用的是S32R264。我有一个关于 CLK_OUT0 的问题（图 6-3 显示了通过 RM 中的 MCB_CLKOUT_SEL 选择 CLKOUT），以及是否可以在该引脚上以 80 MHz 的频率输出 SDPLL_CLK80/AFEPLL_CLK80。 然而，表 5-3（“最大系统级时钟频率”）指出 CLK_OUT[01] 的最大频率为 60 MHz，但没有解释此限制的原因。 我注意到只有一个输出端连接了 CMU——也许这就是原因，但我不用 CMU。 我需要为产生啁啾信号的外部前端板提供 80 MHz 的时钟信号，并且我希望所有信号都使用同一个时钟源。 目前我有两个独立的 100 MHz 振荡器（CWX813‑040.0M 用于 MCU，CWX813‑100.0M 用于前端）。我怀疑即使是性能优良的独立振荡器，也可能由于相位不一致而降低信号质量。我的波形生成器运行在 100 MHz 时钟频率下，而 MCU 内部的 AFE 运行在 40 (320) MHz 时钟频率下。我想将波形生成频率切换到 80 MHz，并从 MCU 获取该时钟信号，以便整个系统同步且同相。 如果 CMU 被禁用，是否可以在 CLK_OUT0 上输出 80 MHz 信号？ 60 MHz 频率限制的真正原因是什么？ Re: S32R264 – CLK_OUT0 (CLKOUT) limitation to 60 MHz, can I output 80 MHz? 你好， CMU 是一个监控模块，禁用它预计不会增加允许的输出频率。尽管 SDPLL_CLK80/AFEPLL_CLK80 可以选择作为 CLK_OUT 源，但除非 NXP 另有确认，否则将 80 MHz 时钟路由到 CLK_OUT0 将超出已记录的操作规范。60 MHz 限制的最可能原因是时钟输出路径和输出焊盘的特性限制，而不是 CMU 的存在。 petervlna_0-1788858593730.pngpetervlna_0-1788858593730.png 顺祝商祺！ Peter

S32R264 – CLK_OUT0 (CLKOUT) limitation to 60 MHz, can I output 80 MHz? #S32R2X I am using S32R264. I have a question about CLK_OUT0 (Figure 6-3 shows CLKOUT selection via MCB_CLKOUT_SEL in RM) and the possibility to output SDPLL_CLK80/AFEPLL_CLK80 at 80 MHz on this pin. However, Table 5‑3 ("Maximum system level clock frequencies") says the max frequency for CLK_OUT[01] is 60 MHz, with no explanation for this restriction. I noticed only one output has a CMU attached – maybe that's the reason, but I don't use CMU. I need to provide 80 MHz to an external Frontend board that generates Chirp, and I want a single clock source for everything. Currently I have two separate 100 MHz oscillators (CWX813‑040.0M for MCU, CWX813‑100.0M for Frontend). I suspect that even good independent oscillators may degrade signal quality due to lack of phase alignment. My waveform generation runs from the 100 MHz clock, while the AFE inside MCU runs from 40 (320) MHz. I would like to switch waveform generation to 80 MHz and take that clock from MCU, so the whole system is synchronous and in phase. Is it possible to output 80 MHz on CLK_OUT0 if CMU is disabled? What is the real reason for the 60 MHz limit? Re: S32R264 – CLK_OUT0 (CLKOUT) limitation to 60 MHz, can I output 80 MHz? Hello, The CMU is a monitoring block and disabling it is not expected to increase the allowed output frequency. Although SDPLL_CLK80/AFEPLL_CLK80 may be selectable as CLK_OUT sources, routing an 80 MHz clock to CLK_OUT0 would be outside the documented operating specification unless NXP confirms otherwise. The most likely reason for the 60 MHz restriction is the characterization limit of the clock output path and output pad, rather than the presence of the CMU. petervlna_0-1788858593730.pngpetervlna_0-1788858593730.png Best regards, Peter

IMXRT1024でヒューズを焼損させずにHABをテストする 署名のないledのblinkyコードを使ってHAB監査API(報告状況と報告イベント情報)を実装しました。EVKボードは開いており、ヒューズも焼けていません 署名なしイメージ(CSF=0) - HABが4イベント情報で失敗 署名画像 - HAB パス0イベント情報 なので、ボードでもオープンHAB認証が実行されているのでイベント情報が見られると仮定しました。 しかし今回は同じIVT(CSF=0)でプロジェクトファームウェアを使い、同じHAB監査を実施しました 署名なし画像 - 0 イベント情報 のHABパス リードされた点滅ログ(署名なし): RVTヘッダー 0x 2002c0: tag=0xdd len=0x 038 par=0x43 HAB:RVTバージョン=0x 40305 居住区:report_status() = 0x33(HAB_FAILURE) HAB: config = 0xf0(HAB_CFG_OPEN) HAB: state = 0x66(HAB_STATE_NONSECURE) HAB: event[0], 8バイト HAB: hdr: tag=0xdb len=0x 0 8 par=0x43 HAB: status=0x33(HAB_FAILURE) reason=0x22(HAB_INV_ADDRESS) context=0x a(HAB_CTX_AUTHENTICATE) engine=0x 0(HAB_ENG_ANY) HAB: raw: db 0 8 43 33 22 a 0 HAB: event[1], 20バイト HAB: hdr: tag=0xdb len=0x 014 par=0x43 HAB: status=0x33(HAB_FAILURE) reason=0x c(HAB_INV_ASSERTION) コンテキスト=0xa0(HAB_CTX_ASSERT) engine=0x 0(HAB_ENG_ANY) HAB: raw: db 0 14 43 33 c a0 0 0 0 0 0 0 60 0 10 0 0 0 0 20 HAB: event[2], 20バイト HAB: hdr: tag=0xdb len=0x 014 par=0x43 HAB: status=0x33(HAB_FAILURE) reason=0x c(HAB_INV_ASSERTION) context=0xa0(HAB_CTX_ASSERT) engine=0x 0(HAB_ENG_ANY) HAB: raw: db 0 14 43 33 c a0 0 0 0 0 0 60 0 10 20 0 0 0 1 HAB: event[3], 20バイト HAB: hdr: tag=0xdb len=0x 014 par=0x43 HAB: status=0x33(HAB_FAILURE) reason=0x c(HAB_INV_ASSERTION) コンテキスト=0xa0(HAB_CTX_ASSERT) engine=0x 0(HAB_ENG_ANY) HAB: raw: db 0 14 43 33 c a0 0 0 0 0 0 0 60 0 20 0 0 0 4 HAB: VERDICT = 4 イベント情報 記録済み -- 上記のデコード済みフィールドを参照 私のプロジェクトファームウェア(署名なし) HAB: RVTヘッダー 0x002002c0 HAB: tag=0xdd len=0x0038 par=0x43 HAB:RVTが確認され有効 居住区:RVTバージョン=0x00040305 居住区:report_status() = 0xf0 HAB: config = 0xf0 HAB: state = 0x66 HAB: 監査イベント情報やクエリなし... HAB: report_event(idx=0) 0x33返されました(イベント情報やクエリなし) HAB: VERDICT = PASS(監査イベント情報なし) なぜ違いがあるのか Re: Test HAB on IMXRT1024 without burning fuses こんにちは、 @Abhay2080 さん。 ご連絡ありがとうございます！LED点滅コードが入っているSDK版と、画像作成に使われているSPT版の両方をいただけますか? ご辛抱いただきありがとうございます！ すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとうございます! - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 ------------------------------------------------------------------------------- Re: Test HAB on IMXRT1024 without burning fuses これはSDKバージョンです - SDK_25_06_00_MIMXRT1024xxxxx SPTバージョン - 26.06 MCU xpresso - v25.6.136 MCU Xpressoでコンパイルした場合、LED Blinky用の署名なし画像はSPTとCST 4.0の両方で作成されます Re: Test HAB on IMXRT1024 without burning fuses こんにちは、 @Abhay2080 さん。 情報と詳細なログをありがとうございます。これは素晴らしい観察結果で、違いはIVT内のCSFポインタがゼロかゼロでないかという一点に集約されます。 HABv4が認証を決定する方法 i.MX RT10xxでは、ブートROMは認証を試みるかどうかを判断する前にIVTのCSFフィールドを確認します。 CSF = 0x00000000 (null)の場合、HABは認証を完全にスキップし、イベント情報は記録されず report_status() 0xf0 (HAB_SUCCESS)を返します。これはセキュリティ上の「合格」ではありません。認証は一度も試みられていません。 CSF = non-zero (CSF領域を指す場合):HABは認証を試みます。署名が欠落または無効の場合、失敗イベント情報が記録され、 report_status() は 0x33 (HAB_FAILURE)を返します。オープンボードの場合、これはブートを停止させません。 なぜLED点滅(署名なし)が4つの故障イベント情報を示したのか あなたのLED点滅バイナリはMCUXpresso IDEによって構築され、その後SPT(Secure Provisioning Tool)で処理されてブート可能なイメージが作成されました。「署名なし」ビルドタイプの場合でも、SPTのブートイメージパイプラインは、ゼロ以外のCSFポインタをIVTに書き込み、イメージ内にCSF領域を予約します。Boot ROMは非ゼロポインタを発見し、認証を試みましたが有効な署名データは見つからず、4つのイベントを記録しました。 イベント情報0( HAB_INV_ADDRESS / HAB_CTX_AUTHENTICATE 😞 HABは認証のために画像を探しましたが、無効なアドレスに遭遇しました。これは空のCSF領域と一致します。 イベント情報1–3( HAB_INV_ASSERTION / HAB_CTX_ASSERT 😞 HABによる画像領域に対する内部検証は、実際の脳脊髄液データが存在しないため失敗しました。 なぜプロジェクトのファームウェア(署名なし)にイベント情報が0と表示されたのか あなたのプロジェクトファームウェアは、SPTの起動可能なイメージ生成ステップ を経ずに 、MCUXpresso IDEを通じて直接コンパイルされました。結果として得られるバイナリには、IVT内に真のヌルCSFポインタが含まれています。Boot ROMは CSF = 0 を認識し、認証を完全にスキップし、HABはクリーンな報告をします。ログの report_event(idx=0) からの 0x33 リターンは「このインデックスにイベント情報なし」(つまり、クエリ自体が何も保存されていないため返HAB_FAILURE)を意味しており、HABが故障を検出したわけではありません。 確認の簡単な方法 バイトオフセット +0x18 （CSFフィールド）で、両方のバイナリのIVTを調べます。 SPT製LED点滅：ゼロ以外の値（例： 0x60006xxx または類似のフラッシュアドレス） プロジェクトファームウェア: 0x00000000 プロジェクトのファームウェアで HAB 監査を適切にテストするには 起動可能なイメージはSPT(またはelftosb/nxpimage)でビルドし、CSF領域をイメージに埋め込む必要があります。署名なしビルドでも同様です。これにより、Boot ROMが認証を試み、HABイベント情報が生成されます。そうして初めて、HAB監査コードはテスト目的のための有意義なデータを収集できるようになります。 まとめると、HAB認証はオープンボード上で動作するというあなたの最初の仮定は正しいですが、それはIVTに非ゼロのCSFポインタが存在する場合に限られます。プロジェクトのファームウェアで観察された動作は想定どおりであり、正しいものです。 これで少しでも分かりやすくなれば幸いです！他に質問があればお知らせください。   すてきな一日を、 カン ------------------------------------------------------------------------------- 注記： この投稿があなたの質問への回答になっている場合は、「正解としてマーク」ボタンをクリックしてください。ありがとうございます! - 前回の投稿から7週間Threadをフォローしており、その後の返信は無視しています もし後で関連する質問があれば、新しいThreadを開き、閉じたThreadを参照してください。 ------------------------------------------------------------------------------- Re: Test HAB on IMXRT1024 without burning fuses はい、Kan_Liあなたが言った説明は正しいですが、正しいシナリオは私たちにとってです。 LED点滅(署名なし)-> このバイナリiはMCU Xpresso IDEのみで生成(SPT経由は処理していません)。サイズ - 30KB そして、LED点滅（符号なし）と私のプロジェクト（符号なし）の両方のIVTを比較しても、両方ともまったく同じIVT（CSF=0）でした。サイズ 64KB 16進数比較を参照 左側はLED点滅、右側は私のプロジェクトのファームウェアです また、ヒューズを焼損させずにHABを正しくテストする方法についても教えてください。 Abhay2080_0-1788931301704.pngAbhay2080_0-1788931301704.png

CIRサンプル・トゥ・タップ・インデックス・マッピングおよびSR150におけるファーストパス後のセカンダリーピークに関する質問 こんにちは、 私は以下のデバイス、SDK、ファームウェアを使用しています。 ・対象デバイス：村田製作所製 2BP EVK型（NXP Trimension SR150） ・SDKバージョン：v05.11.05 ・ファームウェア：PNP_RhodesV4_SE_v05.11.05.bin SR150から取得したCIRデータに関して、2つ質問があります。 1. CIRサンプルとタップ指数の関係 SR150から取得された16のCIRサンプルと対応するTap Indexとの関係について、説明していただけますか? 私の理解では、16個のCIRサンプル（cir[0]からcir[15]まで）には、それらの絶対タップインデックスを直接示す情報は含まれていません。 cir[0]に対応するタップインデックスを特定する方法、または計算式はありますか？ また、診断情報で利用可能なファーストパスインデックスと配列インデックスcir[0]からcir[15]との関係についても理解したいと思っています。 例えば、CIRサンプリングウィンドウがFirst Path Indexを基準に決定される場合、First Path Index cir[0]の前後に何タップが対応しているかを知りたいです。 2. 第一道の直後に観測された二次峰 CIRを調べる中で、検出された第一経路の約3〜4サンプル後に比較的明確な二次ピークが現れるケースを観察しています。 添付図は、この動作の一例を示しています。 この例では、主要なCIRピークはタップインデックス834付近で観測され、別の局所的なピークは、約3タップ後のタップインデックス837付近で現れます。図中の赤い円で示されているのが、二次ピークである。 20260907.png20260907.png この二次ピークの可能な原因を説明していただけますか? 特に、これはSR150の内部相関器処理による既知または予想される応答、例えば送信・受信パルスの自己相関特性や相関応答のサイドローブなどである可能性はありますか? サポートにあらかじめ感謝いたします。 よろしくお願いいたします。 Re: Questions about CIR Sample-to-Tap Index Mapping and Secondary Peak after First Path on SR150 こんにちは、@Ricardo_Zamora さん。 ご回答とSR150のサポート経路の明確化に感謝します。 詳細な情報はNDAの下で公開できないことを理解しています。 これらの技術的な質問については、適切なモジュールパートナーまたは直接の担当者に連絡します。 改めて、サポートとご指導に感謝いたします。 よろしくお願いいたします。 Re: Questions about CIR Sample-to-Tap Index Mapping and Secondary Peak after First Path on SR150 こんにちは、 あなたの調子が良いといいのですが。ご不便をおかけして申し訳ありませんが、この製品の情報はNDA(秘密保持契約)に基づいており、公開されていません。 チップについての詳細は、代理店ネットワークで利用可能な当社の代理店のいずれかにお問い合わせください。NXPですか?または、このデバイスを手に入れるのを手伝った直接の連絡先がいれば、ぜひ連絡してください。 もし当社のUWB製品に関する情報をお探しの方やこのテクノロジに興味がある方は、パートナー(Trimension UWB Partners)のこれらの開発キットとモジュールをご確認いただくことをお勧めします。 これらのキットやモジュールに興味がある場合は、直接彼らに相談してプロセスやサポートを受けられるかを知る必要があります。なぜなら、このテクノロジのサポートは彼らを通じて行われるからです。 ドキュメントとソフトウェアは対応するUWBモジュールパートナーによって配布されます。モジュールを選択すると、パートナーのページに案内され、データシート、アプリケーションノート、必要なイネーブルメントにアクセスできます よろしくお願いいたします。 リカルド