Is it possible Verify Backdoor using Trace32 in s32k144? HI,  I have question about s32k144 using Trace32. I already check that setting password using Trace32 is possible.  like Data.set SD:400 %Long &pwd_1 Data.set SD:404 %Long &pwd_2 Data.set SD:40C %Byte 0xBF but after that, I don't know is it possible to access debug port after secure setting.  in Reference manual  LGI_0-1781167543918.png 1. I think it means T32 cannot access after security. right?  but the manual mention that "A mass erase via the debugger is allowed even when some memory locations are protected." 2. Is it possible to mass erase using Trace32 after security?  3. So...Is it possible Verify Backdoor using Trace32 in s32k144?  4. And....the reference manual said LGI_1-1781167871961.png Does this mean that inserting code into the firmware is the only way to verify the backdoor key? thank you.  Re: Is it possible Verify Backdoor using Trace32 in s32k144? @lukaszadrapa  Thanks for answer my question.    So, I have some question for your answer.   you said   if it is not disabled by MEEN bits and only if CSEc is not enabled   It is possible mass erase using Trace32.   1. How can I set CSEc not enabled?   2. If Trace32 is only able to access the target via the SWD port,     would it still be possible to perform a mass erase using Trace32? 3. In addition, if Trace32 supports any access methods to the S32K144 other than the SWD port,    I would appreciate it if you could provide some information about those methods as well. thank you for your support.  Re: Is it possible Verify Backdoor using Trace32 in s32k144? Hi @LGI  I think it means T32 cannot access after security. right? but the manual mention that "A mass erase via the debugger is allowed even when some memory locations are protected." If the device is secured, you are allowed only to run boundary scan chain operations and to perform mass erase. And mass erase can be performed only if it is not disabled by MEEN bits and only if CSEc is not enabled (enabled CSEc blocks mass erase command). Is it possible to mass erase using Trace32 after security? Yes but not always – as mentioned above. So...Is it possible Verify Backdoor using Trace32 in s32k144? No. And....the reference manual said Does this mean that inserting code into the firmware is the only way to verify the backdoor key? Yes. You can take a look at this SW example: https://community.nxp.com/t5/S32K-Knowledge-Base/Example-S32K144-Verify-Backdoor-Access-Key-S32DS1-3/ta-p/1102820 Regards, Lukas Re: Is it possible Verify Backdoor using Trace32 in s32k144? How can I set CSEc not enabled? CSEc is disabled by default. It can be enabled by Program Partition command with “CSEc Key Size” parameter different from zero. To be able to mass erase device with CSEc enabled, it would be necessary to erase all keys (reset the device back to factory state) using CMD_DBG_CHAL and CMD_DBG_AUTH commands with knowledge of MASTER_ECU_KEY. If Trace32 is only able to access the target via the SWD port,     would it still be possible to perform a mass erase using Trace32? If mass erase is not disabled by MEEN or CSEc, you can use command flash.UNSECUREerase in Trace32. In addition, if Trace32 supports any access methods to the S32K144 other than the SWD port,    I would appreciate it if you could provide some information about those methods as well. No, there are no other options.   

Urgent - HSE2 Installation Guide and Verification Method for S32K566 Hello, I am writing to urgently request guidance on HSE2 installation for the S32K566, as our project deadline is June 30th. Our project requires implementing security features on the S32K566, specifically installing HSE2 firmware and utilizing HSE2 functionality to enable SMR (Secure Memory Region) operation. However, we are currently unable to successfully install HSE2, and we also do not know how to verify whether the installation has been completed correctly. Based on our understanding, HSE2 installation on the S32K566 involves using SBAF (e.g., setting UTEST flags), but we have been unable to locate any installation guide or verification procedure covering this process. Could you please provide the following: A step-by-step guide for installing HSE2 firmware on the S32K566 A method or procedure to confirm that HSE2 has been successfully installed and is operational Any relevant documentation, application notes, or example code would be greatly appreciated. Thank you for your support. #S32K5 #HSE2 Re: Urgent - HSE2 Installation Guide and Verification Method for S32K566 Hi @HarryJung  S32K5 is still in NPI status, it is not supported by our online support team yet. Please contact your FAE or a person who provided this device to you for further support. Thanks for understanding. Regards, Lukas

Desperately seeking a demo for sending and receiving data via SPI using DMA on the S32K311, RTD 7.0.1, S32 Platform 3.6.7 Re: 跪求S32K311 SPI使用DMA进行发送和接收demo，RTD 7.0.1 S32 Platform 3.6.7 Hi @north Avenue Older Driver Potential King The attached file is based on the S32K344; you can import it and modify it as needed. 

i.MX8MP: CSI0 with TP2860 encoder chip in continous clock mode Hi there, we're trying to integrate a TP2860 video encoder in a IMX8MP based platform, but we're unable to capture any video. It seems the CSIS doesn't sync to incoming MIPI data stream. Platform: Variscite DART-MX8M-PLUS on VAR CustomBoard Kernel: linux-imx 6.6.52 (NXP BSP, imx8-mipi-csi2-sam driver), yocto build Camera: TechPoint TP2860 MIPI encoder (AHD/TVI -> MIPI-CSI2 bridge), output MIPI clock: 297 MHz (measured) Interface: CSI0 (mipi_csi_0 @ 0x32e40000), 2-lane, 500 Mbps/lane, FHD30 (1920x1080@30) Pipeline: TP2860 -> MIPI D-PHY -> CSIS -> (MediaMix Gasket) -> ISI0 -> /dev/video2 The v4l2 pipeline looks ok (see attached pipeline_info.txt) The relevant (flattened) devicetree info is attached in devicetree.txt. DPHYSTATUS reports 0xC2 (all lanes in HS) but the CSIS Frame Start counter is always zero (in fact, all mxc-mipi-csi2.0 counters are zero). We have gone through NXP AN13857 and have a number of questions: The TP2860 keeps its MIPI clock lane in HS between bursts (continuous clock mode). This is confirmed by CSIS DPHYSTATUS = 0xC2 both before and after drivers' s_stream enable: => CSIS register dump (CSIS base 0x32e40000): CSIS_CMN_CTRL [0x04] = 0x00004105 (ENABLE=1, LANE_NR=1->2 lanes, HDR_MODE=0) CSIS_DPHYCTRL [0x24] = 0x13000007 (hs_settle=0x13, D-PHY enabled) CSIS_DPHYSTATUS [0x20] = 0x000000C2 (HSCLK=1, HSDAT1=1, STOPSTATE_CLK=0) CSIS_INTSRC [0x14] = 0x00000000 (no interrupts fired) => CSIS_DPHYSTATUS[0x20] = 0x000000C2 bit 7: HSCLK = 1 (clock lane in HS) bit 6: HSDAT1 = 1 (data lane 1 in HS) bit 1: ULPS_CLK = 0 (not in ULPS) bit 0: STOPSTATE_CLK = 0 (never in LP-11 stop state) This matches the NXP AN13857 warning: "i.MX 8MM, i.MX 8MN, and i.MX 8MP require the connected camera to work in the LP state before enabling the Rx DPHY. But if the camera works in continuous clock mode, the clock lane may always be in the HS mode. In this case, Rx DPHY may not detect the HS mode and wrongly remains in the stop or ULPS state." TP2860 register readback over I2C during streaming: 0x40 -> 0x08 (MIPI page selected by driver after s_stream) 0x02 -> 0x7d (MIPI_EN0=1, all bits set) 0x28 -> 0x00 (STOP_CLK=0, ULPM=0) 0x10 -> 0x20 (MIPI TX enabled, not in reset) 0x29 -> 0x00 (data lane stop/ULPS: none) We tried to enable TP2860 internal BT.1120 test pattern (to rule out the analog encoder path): 0x40 -> 0x08 (MIPI page) 0x22 -> 0x80 (TP_ENA=1: bypass analog decoder, send digital pattern) But that doesn’t improve the situation. We’re setting up the TP2860 like this: Write 0x02=0x3d, 0x03=0x35, 0x04=0x35 <-- MIPI_ENx=0 (lanes off) Timing: 0x2B=0x09 (T_PREP reset default), 0x2C=0x0a Decoder PLL reset: REG 0x06 |= 0x80, msleep(10) MIPI PLL reset: REG 0x14 |= 0x80, msleep(10), deassert msleep(50) (extended settle for PLL lock) 0x02=0x7d, 0x03=0x75, 0x04=0x75 <-- enable lanes (clean LP->HS) Questions: Is there a supported BSP mechanism to use the iMX8MP Rx D-PHY with a camera in continuous clock mode (STOPSTATE_CLK permanently 0)? Does the CSIS / D-PHY have a mode that does not depend on observing LP-11 on the clock lane before asserting HS-RX enable? Are there known errata or application notes beyond AN13857 for the iMX8MP regarding CSIS operation with continuous-clock MIPI-CSI2 sources? The same hardware containing the TP2860 encoder chip works on a Boundary Devices i.MX8MQ setup Any help is greatly appreciated. Graphics & Display i.MX 8 Family | i.MX 8QuadMax (8QM) | 8QuadPlus i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project Re: i.MX8MP: CSI0 with TP2860 encoder chip in continous clock mode Hello, I am facing the similar issue, can you please tell me if you found a solution for it.

紧急 - S32K566 的 HSE2 安装指南和验证方法 你好 我写信是想紧急请教关于 S32K566 平台 HSE2 安装的相关指导，因为我们的项目截止日期是 6 月 30 日。 我们的项目需要在 S32K566 上实现安全功能，特别是安装 HSE2 固件和利用 HSE2 功能来启用 SMR（安全内存区域）操作。 然而，我们目前无法成功安装 HSE2，也不清楚如何验证安装是否已完成。 据我们所知，在 S32K566 上安装 HSE2 需要使用 SBAF（例如设置 UTEST 标志），但我们尚未找到任何涵盖此过程的安装指南或验证流程。 请提供以下内容： 在 S32K566 上安装 HSE2 固件的分步指南 一种用于确认 HSE2 已成功安装并可正常运行的方法或流程 任何相关的文档、应用笔记或示例代码将不胜感激。 感谢您的支持。 #S32K5 #HSE2 Re: Urgent - HSE2 Installation Guide and Verification Method for S32K566 你好@HarryJung S32K5 目前仍处于 NPI 状态，我们的在线支持团队尚不提供相关支持。请联系您的 FAE 或向您提供此设备的人员，以获得进一步支持。感谢您的理解。 此致， Lukas

i.MX8MP：CSI0 接口搭配 TP2860 编码器芯片，运行于连续时钟模式 您好， 我们正在尝试将 TP2860 视频编码器集成到基于 IMX8MP 的平台中，但我们无法捕获任何视频。看来CSIS无法与传入的MIPI数据流同步。 平台：VAR CustomBoard 内核上的 Variscite DART-MX8M-PLUS：linux-imx 6.6.52（恩智浦 电路板支持包，imx8-mipi-csi2-sam 驱动程序），yocto 版本 摄像头：TechPoint TP2860 MIPI 编码器（AHD/TVI-> MIPI-CSI2 桥），输出 MIPI 时钟：297 MHz（测量） 接口：CSI0（mipi_csi_0 @ 0x32e40000），2 车道，500 Mbps/Lane，FHD30 (1920x1080 @30) 管道：TP2860-> MIPI D-PHY-> CSIS-> (MediaMix Gasket)- > ISI0-> /dev/video2 v4l2 管道看起来没问题（参见附件 pipeline_info.txt） 相关的（扁平化）设备树信息已附在 devicetree.txt 文件中。 DPHYSTATUS 报告 0xC2（所有通道均处于 HS 模式），但 CSIS帧起始计数器始终为零（实际上，所有 mxc-mipi-csi2.0 计数器均为零）。 我们已经研读了恩智浦（NXP）的AN13857文档，并有以下几个问题： TP2860 在两次突发传输之间将 MIPI 时钟通道保持在 HS 状态（连续时钟模式）。这通过 CSIS DPHYSTATUS = 0xC2 在驱动程序启用 s_stream 之前和之后均保持该值得到了证实： => CSIS 寄存器转储（CSIS 基址 0x32e40000）： CSIS_CMN_CTRL [0x04] = 0x00004105 (ENABLE=1, LANE_NR=1->2 条通道, HDR_MODE=0) CSIS_DPHYCTRL [0x24] = 0x13000007 (hs_settle=0x13, D-PHY 启用) CSIS_DPHYSTATUS [0x20] = 0x000000C2 (HSCLK=1, HSDAT1=1, STOPSTATE_CLK=0) CSIS_INTSRC [0x14] = 0x00000000 (未触发中断) => CSIS_DPHYSTATUS[0x20] = 0x000000C2 第 7 位：HSCLK = 1（时钟通道处于 HS 模式） 第 6 位：HSDAT1 = 1（数据通道 1 处于 HS 模式） 第 1 位： ULPS_CLK = 0（未处于 ULPS 状态） 第 0 位：STOPSTATE_CLK = 0（从未处于 LP-11 停止状态） 这与 NXP AN13857 中的警告一致： " i.MX 8MM、 i.MX 8MN 和 i.MX 8MP 要求连接的摄像头在启用 Rx DPHY 之前处于 LP 状态 。但如果相机处于连续时钟模式，时钟 通道可能始终处于HS模式。在这种情况下，Rx DPHY 可能无法检测到 HS 模式，导致 错误地保持在停止或 ULPS 状态。" TP2860 在直播期间通过 I2C 进行寄存器回读： 0x40 -> 0x08 (驱动程序在 s_stream 之后选择的 MIPI 页面) 0x02 -> 0x7d (MIPI_EN0=1, 所有位均已设置) 0x28 -> 0x00 (STOP_CLK=0, ULPM=0) 0x10 -> 0x20 (启用 MIPI TX, 未处于 RESET 状态) 0x29 -> 0x00 (数据通道停止/ULPS: 无) 我们尝试启用 TP2860 内部 BT.1120 测试模式（排除模拟编码器路径）： 0x40-> 0x08（MIPI 页面）0x 22-> 0x80（TP_ENA=1：绕过模拟解码器，发送数字图案） 但这并不能改善现状。 我们将按以下方式配置 TP2860： 写入 0x02=0x3d、0x03=0x35、0x04=0x35<-- MIPI_ENx=0（通道关闭） 计时：0x2b=0x09（T_PREP RESET 默认），0x2C=0x0A 解码器 PLL 重置：REG 0x06 |= 0x80，msleep (10) MIPI PLL RESET: REG 0x14 |= 0x80、msleep(10)、deassert msleep(50)（PLL锁定时的扩展稳定时间） 0x02=0x7d, 0x03=0x75, 0x04=0x75HS） 问题： 是否支持将 imx8MP Rx D-PHY 与处于连续时钟模式的摄像机配合使用 BSP 机制（STOPPSTATE_CLK 永久为 0）？CSIS / D-PHY 是否有一种模式，在使能 HS-RX 之前，无需依赖时钟通道上 LP-11 的观测结果？ 除了 AN13857 之外，还有关于使用连续时钟 MIPI-CSI2 源进行 CSIS 操作的 imx8MP 的已知勘误表或应用笔记吗？ 包含 TP2860 编码器芯片的相同硬件适用于边界设备 i.MX8 MQ 设置 任何帮助都将不胜感激。 图形与显示 i.MX 8 系列 | i.MX 8QuadMax (8QM) | 8QuadPlus i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project Re: i.MX8MP: CSI0 with TP2860 encoder chip in continous clock mode 你好， 我也遇到了类似的问题，请问您找到解决方法了吗？

HSE_SRV_ID_IMPORT_KEY returns HSE_SRV_RSP_INVALID_PARAM 0x55A5A399 on S32k314 Hello, I'm currently working with S32K314 microcontroller, using S32K344_0_2_55_0 HSE with AB swap configuration. I'm trying to import a AES CMAC key using service HSE_SRV_ID_IMPORT_KEY and it always return HSE_SRV_RSP_INVALID_PARAM. My current microcontroller state is: - Lifecycle = CUST_DEL (0x04) - INSTALL_OK = 0 I've try to create a custom AES catalogue. This request generates an error error HSE_SRV_RSP_NOT_ALLOWED 0xAA55A21. I've make sure that all the buffers that parsed to HSE are located inside SRAM. I even manage to run the erase service. It respond ok. Given all the above I sill end up in HSE_SRV_RSP_INVALID_PARAM  error. Any idea what I could check next? Thank you in advance! Re: HSE_SRV_ID_IMPORT_KEY returns HSE_SRV_RSP_INVALID_PARAM 0x55A5A399 on S32k314 Hello @lukaszadrapa . Thank you for the quick response.  I've tried to installed the key catalogue with a minimal configuration, but it was not successful. It respond with HSE_SRV_RSP_NOT_ALLOWED. This is my catalogue configuration. CosminSbera_0-1781250627017.png Any tips on what I could check next? Thank you in advance!   Re: HSE_SRV_ID_IMPORT_KEY returns HSE_SRV_RSP_INVALID_PARAM 0x55A5A399 on S32k314 Hi @CosminSbera  If HSE_STATUS_INSTALL_OK is ‘0’, the catalogs are not formatted, so you can’t import a key. How did you configured the catalogs? Take a look at description of hseFormatKeyCatalogsSrv_t structure in HSE Service API reference manual: c:\NXP\HSE_FW_S32K344_0_2_55_0\docs\S32K3X4_HSE_Service_API_Reference_Manual.pdf There’s a list of requirements which need to be met. And take a look at section “6.1.5.3 Key catalog formatting” in HSE firmware reference manual rev. 2.7. There’s a list of reasons why the formatting may fail. Regards, Lukas Re: HSE_SRV_ID_IMPORT_KEY returns HSE_SRV_RSP_INVALID_PARAM 0x55A5A399 on S32k314 Thank you for the quick replay! The problem was indeed the content of the key catalogue! Regards, Cosmin Re: HSE_SRV_ID_IMPORT_KEY returns HSE_SRV_RSP_INVALID_PARAM 0x55A5A399 on S32k314 All groups in RAM catalog must use owner HSE_KEY_OWNER_ANY. You can’t use HSE_KEY_OWNER_CUST here. All groups in NVM catalog must use owner HSE_KEY_OWNER_CUST or HSE_KEY_OWNER_OEM. But HSE_KEY_TYPE_SHE is an exception – this must be HSE_KEY_OWNER_ANY also in NVM catalog. lukaszadrapa_0-1781266224583.png lukaszadrapa_1-1781266231149.png Regards, Lukas

T1040RDB: CodeWarrior TAP経由で接続中に「JTAGチェーンを正しく構成できませんでした」 こんにちは、チームの皆さん、 私たちは新しいT1040RDBボードを使用しており、CodeWarriorを使ってJTAG経由でターゲットに接続し、U-Bootをボードにロード/プログラムしようとしています。 接続処理中に、CodeWarriorは以下のエラーを報告します。 JTAGチェーンの設定が正しく行われませんでした その結果、ボードとのJTAG接続を確立できず、U-Bootのロードに進むことができません。 重要な点として、以前にもCodeWarriorとTAPを含む同じ構成を使用して、他のT1040RDBボードにU-Bootを正常にロードしており、JTAG関連の問題は発生していないことを付け加えておきます。この問題は、この新しいボードでのみ確認されています。 設定の詳細： ボード: T1040RDBプロセッサ: T1040 デバッグプローブ/TAP: CodeWarrior TAP over USB Freescale アプリケーション：CodeWarrior Development Studio For PA バージョン：10.5 ホストOS: Windows 11 Pro 実施されたチェック項目： 基板の電源投入シーケンスを確認しました。 JTAGケーブルの接続と向きを確認しました。 CodeWarriorを再起動し、ボードの電源を入れ直しました。 ホストPCがTAP/デバッグプローブを検出したことを確認しました。 複数回再接続を試みましたが、結果は同じでした。 基板上のスイッチ設定を確認したところ、正しく設定されていました。 参考までに、現在のエラー画面のスクリーンショットと、同じCodeWarriorおよびTAP設定を使用して別のT1040RDBボードで以前に正常に動作したセッションのスクリーンショットを添付しました。以前の基板では同じ手順を問題なく進めることができましたが、新しい基板ではこの段階で「JTAGチェーンを正しく構成できませんでした」というエラーが発生して失敗します。 この問題の考えられる原因と、今後の対応についてご教示いただけますでしょうか？ ご協力をお願いします。 よろしくお願いします、 A.マルティ QorIQ T1デバイス Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code おそらく、ターゲットボード上に有効なRCWが存在しないと思われます。以下のいずれかの方法を選択してください。 1. スイッチ設定を構成して、ターゲットボードをハードコードされたRCWとして設定してください。 2. RCWをオーバーライドするには、CodeWarrior JTAG設定ファイルを使用してください。 セクション「8.4」を参照してください。C:\Freescale\CW_PA_v10.5.1\PA\Help\PDF\Targeting_PA_Processors.pdf 内の「JTAG構成ファイルを使用するためのリモートシステムの設定」を参照してください。 さらに、C:\Freescale\CW_PA_v10.5.1\PA\ccs\bin\ccs.exe から CCS コンソールを開き、以下の CCS コマンドを入力して検証を行ってください。 % すべて削除 % config cc cwtap % ccを表示 % ccs::config_chain t1040 % ccs::reset_to_debug Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code こんにちは @ yipingwang さん ご提案ありがとうございます。 ポイント1については、すでに基板スイッチの設定を確認しており、このプロセス中に正しく設定されています。 ポイント2に関しては、以下のセクション8.4「JTAG構成ファイルを使用するためのリモートシステムの設定」を参照しました。 C:\Freescale\CW_PA_v10.5.1\PA\Help\PDF\Targeting_PA_Processors.pdf ステップ13で述べたように、JTAG初期化ファイルを以下から選択するように指示されています。 \PA\PA_Support\Initialization_Files\jtag_chains しかし、私たちのインストール環境では、このディレクトリには複数のJTAG初期化ファイルが含まれています（添付のスクリーンショットを参照してください）。T1040RDBボードにはどのJTAG初期化ファイルを選択すればよいのか、不明です。 私たちのセットアップに適したJTAG初期化ファイルを教えていただけますか? ご参考までに、以下の資料を添付いたしました。 jtag_chainsディレクトリにあるJTAG初期化ファイルのスクリーンショット。 ボードへの接続を試みた際に発生したエラーのスクリーンショット。 さらに、CCSコマンド(すべて削除、config cc cwtap、show ccなど)を実行しることができませんでした。なぜなら、C:\Freescale\CW_PA_v10.5.1\PA\ccs\bin\ccs.exeに関連付けられたCCSコンソールを特定できなかったからです。これらのコマンドを実行するためにCCSコンソールにアクセスする方法を教えていただけませんか? ご協力をお願いします。 Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code 弊社ではDDR3メモリを搭載したT1040RDBを使用しています。 Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code T1040RDBはDDR3に対応していますか、それともT1040D4RDBはDDR4に対応していますか？ Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code ハードコードされたRCWモードについては以下を参照し、その後CodeWarriorを使用してターゲットボードに接続してください。 ボード上では、ONとOFFはそれぞれ0と1で表されます。 SW1[1:8] SW2[1] 0_1001_1110 (0x9E) 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code いいえ、弊社にはQCVSツールはございません。私たちのセットアップにはCodeWarrior USB TAPとCodeWarrior for Power Architecture v10.5.1のソフトウェアしかありません。 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code QCVSツールはお持ちですか？ 回复： T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code RCWのPBL（問題解決型学習）はどのように作成するのですか？ Re: T1040RDB: "Failed to correctly configure the JTAG chain" while connecting through Code こんにちは、QCVSのオフラインインストールパッケージを送ってもらえますか?

EIS测试评估板功能咨询 关于由EVBMA6x02BMU，EVBMA8420DT，EVBMA7x18DT1三块板构成的EIS测试方案，有以下几个问题： 1. 支持的EIS测试频率范围是多少？ 2. 除了传统扫频测试方法，激励电流可否进行自定义设置，例如采用多频复合激励？ 3. 用户手册里提到单块板可测电芯数为8-18块，电芯数小于8块时，能否完成测试？ 4. 实际使用时，评估板与电芯的连接方式是否有要求或者一个标准规范？ 5. 针对大容量电芯内阻较小时，需要使用到较大的激励电流，是否可控？ Re: EIS测试评估板功能咨询 1:0.1 - 1 kHz 2:可以自己做激励信号 3：BMA7418最少支持8个cell 4：没有涉及到太多你可以参考UG10341 page10 5：比方说BMA8420 + TAA3033 的 EIS 激励方案里也就是UG10341 Figure8，激励电流的“大小/幅度”不是由 BMA8420 单独直接设定，而是由 TAA3033 来调节；其中感测电阻（sense resistor）定义激励电流的幅度。

S32K311 のシリアルは DMA を使用して送受信され、中断はクリーンアップされて送信されます。 S32 Design Studio for S32 Platform バージョン: 3.6.7 RTD 7.0.1 送信が完了すると中断されますが、中断マークに空きがないことがわかります。 要操作レジスタクリア?対応する API に到達していません。また、最下位の Dma_Ip_INtIrqHandler(0,0,7)、没太明白第一パラメータは何ですかRTD では説明はありませんが、DMA を使用した完全な送受信のプロセス、メイン関数の初期化、および中断リダイレクトの後で参照して認識することが望ましいです。 Re: S32K311的串口用DMA发送和接收，中断要怎么清标志，发送完一直进中断。 こんにちは、ノースストリートのオールドドライバーポテンシャルキング 添付ファイルには、RTD 6.0.0で使用したサンプルコードが含まれていますので、ご参照ください。 Re: S32K311的串口用DMA发送和接收，中断要怎么清标志，发送完一直进中断。 こんにちは、ノースストリートのオールドドライバーポテンシャルキング RTD 6.0.0 および RTDバージョン7.0.0では、同じ周辺機器の構成プロセスが完全に統一されています。 何か問題が発生した場合は、プロジェクトを共有していただければ、弊社が確認いたします。周辺機器用のサンプルコードも作成しますが、... すべてのバージョンにルーチンを作成するわけではありません。それは私たちにとって繰り返し作業になってしまうからです。 QQ、163、Gmailなどの汎用メールアカウントを使用して問題を起こすことは避けてください。これらの種類のメールアカウントによる問題解決には、時間と労力を費やすことができません。会社のメールアドレスをご利用ください。 Re: S32K311的串口用DMA发送和接收，中断要怎么清标志，发送完一直进中断。 こんにちは。バージョン7.0.1用の、DMA非対応のシリアルポートのサンプルはIDEにありますか？バージョン6.0.0では動作しません。

关于 AT_NONCACHEABLE_SECTION_INIT() 宏的问题 你好 关于 AT_NONCACHEABLE_SECTION_INIT 及其在 fsl_dcp.c 中的用法，我有几个问题 这会导致一个变量被放入“NonCacheable.init”中章节。本节的名称暗示这是一个未被缓存但已初始化的区域。推测该变量需要由核心以外的主节点进行访问。 我们以 evkmimxrt1020_dcp 为例（适用于 RT1020-EVK） 本示例中的链接器脚本将“NonCacheable.init”放置在 .data 段中（因此在 DTC 中），该区域已初始化，但并非指定的非缓存区域。 mastupristi_0-1781168693287.png 这看起来可能是个问题！ 我们再来看看 AT_NONCACHEABLE_SECTION_INIT() 在 DCP 驱动程序中的用法： mastupristi_1-1781168874641.png 变量 `s_dcpContextSwitchingBuffer` 尚未初始化！ 因此有两种情况： 这是故意未初始化的。但在这种情况下，应使用宏 `AT_NONCACHEABLE_SECTION()` 而不是 `AT_NONCACHEABLE_SECTION_INIT()`。 它实际上需要进行初始化。在这种情况下，问题在于它尚未被初始化。 顺祝商祺！ 最大值 Re: questions about AT_NONCACHEABLE_SECTION_INIT() macro 你好@mastupristi， 感谢您的详细分析。我们已经审阅了您提出的这两点。 1. 将 NonCacheable.init 放置在 DTCM 中——这不是缓存一致性问题 您观察得很对，链接器脚本确实放置了 `NonCacheable.init`写入位于 `SRAM_DTC`（DTCM）中的 `.data` 区域。 不过，这在 RT1020 上不会引发缓存一致性问题。DTCM 是 Cortex-M7 上的紧密耦合内存，其访问路径完全通过硬件设计绕过了 L1 数据缓存。尽管它并未被放置在单独命名的 `NCACHE_REGION` 中，但 DTCM 中的数据本质上不可缓存，且对于 DCP 等支持 DMA 的外设而言，访问这些数据是安全的。 请帮忙检查一下这个AN：https://www.nxp.com/docs/en/application-note/AN12042.pdf 而且，如果您修改链接器脚本以将此部分放在 OCRAM 或 同步动态随机存取存储器(SDRAM) 中，则必须确保相应的 MPU 区域配置为不可缓存，或者驱动程序/应用程序执行适当的缓存维护（清理/失效）。 2. 宏的使用——观察正确，不影响功能 你说的没错，`s_dcpContextSwitchingBuffer` 在调用 `AT_NONCACHEABLE_SECTION_INIT()` 时并未指定显式的初始化函数。根据 SDK 规范，`AT_NONCACHEABLE_SECTION_INIT()` 适用于初始值不为零的变量（`= {xx}`），而 `AT_NONCACHEABLE_SECTION()` 适用于初始化为零的变量。 由于该变量的存储范围为静态，因此 C 语言无论如何都会保证其被初始化为零——这并不存在功能性错误。该缓冲区不依赖于任何特定的初始值；DCP 硬件会在运行时管理其内容。 也就是说，使用 `AT_NONCACHEABLE_SECTION () `在语义上更合适，并且可以节省208字节的闪存。我们认为这是一个提升代码质量的机会。 致以最诚挚的问候， Gavin

Inquiries Regarding EIS Test and Evaluation Board Features I have the following questions regarding the EIS test solution consisting of the EVBMA6x02BMU, EVBMA8420DT, and EVBMA7x18DT1 boards: 1. What is the supported EIS test frequency range? 2. In addition to traditional sweep testing methods, can the excitation current be customized, for example, to use multi-frequency composite excitation? 3. The user manual states that a single board can test 8 to 18 cells. If there are fewer than 8 cells, can the test still be completed? 4. Are there any specific requirements or standard specifications regarding how the evaluation board connects to the battery cell during actual use? 5. When the internal resistance of high-capacity battery cells is low, a higher excitation current is required. Is this controllable? Re: EIS测试评估板功能咨询 1: 0.1 – 1 kHz 2: You can generate the excitation signal yourself 3: The BMA7418 supports a minimum of 8 cells. 4: This doesn't cover much of it; you can refer to UG10341, page 10. 5: For example, in the BMA8420 + TAA3033 EIS excitation scheme (as shown in Figure 8 of UG10341), the "magnitude" of the excitation current is not set directly by the BMA8420 alone, but is adjusted by the TAA3033;The sense resistor defines the amplitude of the excitation current.

LS1027A boot without SD1/SD2 SerDes reference clocks during initial SD-card provisioning phase Hello, I am working on a custom board based on the LS1027A. During manufacturing, the board goes through an initial provisioning phase where the processor boots from an SD card. The only purpose of this boot is to program the eMMC with the final production software image. In this provisioning stage, none of the SerDes interfaces are used. The board provides the mandatory SYSCLK, but the SD1_REF_CLK and SD2_REF_CLK signals are generated by an external PLL that requires software configuration before it can output the proper reference clocks. My question is: Can the LS1027A successfully exit reset and boot from the SD card with only SYSCLK present, while SD1_REF_CLK and SD2_REF_CLK are absent? The idea would be: Power up the board with SYSCLK available. Boot the LS1027A from the SD card. Configure the external PLL from software. Enable the SerDes reference clocks. Program the eMMC. Switch to normal production boot from eMMC, where the PLL configuration and SerDes clocks are already available. Are there any restrictions or boot-time requirements that would prevent the device from starting correctly when the SerDes reference clocks are not present at reset, assuming that no SerDes protocol is used during this initial provisioning phase? Thank you for your help. Best regards, Re: LS1027A boot without SD1/SD2 SerDes reference clocks during initial SD-card provisioning phase Yes, the device can boot from SD with only DIFF_SYSCLK present — but only if your provisioning RCW disables the SerDes PLLs / SerDes protocols so the SoC does not expect those reference clocks during reset. the SerDes lanes are configured as unused, and the SerDes PLLs are configured as powered down in RCW What would prevent boot? A. SerDes PLL left enabled in RCW while its refclk is absent B. Provisioning RCW leaves any SerDes protocol active C. Assuming DIFF_SYSCLK alone can substitute for any SerDes protocol automatically

S32K311的串口用DMA发送和接收，中断要怎么清标志，发送完一直进中断。 S32 Design Studio for S32 Platform Version: 3.6.7 RTD 7.0.1 发送完就一直进中断，明显是中断标志没有清空。 要操作寄存器清？没找到对应的API，还有最下面的Dma_Ip_INtIrqHandler(0,0,7)，没太明白第一个参数是什么意思？RTD里没有进行说明，最好是有完整的发送和接收用DMA的完整工程，main函数里的初始化，和中断回调之后的参考，感谢至极。 Re: S32K311的串口用DMA发送和接收，中断要怎么清标志，发送完一直进中断。 Hi @north Avenue Older Driver Potential King RTD 6.0.0 and RTD 7.0.0; the configuration process is exactly the same for identical peripheral components. If you encounter any issues, feel free to share your project with us, and we’ll take the time to review it for you. We do create example code for peripherals, but Not every version requires the creation of a sample program, which is redundant work for us. I recommend that you avoid using general email accounts, such as QQ, 163, or Gmail, to submit issues. We will not devote significant time or resources to resolving issues submitted from these types of accounts. Please use your company email address. Re: S32K311的串口用DMA发送和接收，中断要怎么清标志，发送完一直进中断。 Hi @north Avenue Older Driver Potential King Attached is a sample routine I previously used in RTD 6.0.0 for your reference. Re: S32K311的串口用DMA发送和接收，中断要怎么清标志，发送完一直进中断。 Hello, do you have the 7.0.1 version of the serial port example in the IDE that doesn't use DMA? The one from 6.0.0 doesn't work.

EISテスト評価委員会機能コンサルティング EVBMA6x02BMU、EVBMA8420DT、EVBMA7x18DT1の3枚のボードで構成されるEISテストソリューションに関して、以下の疑問が生じます。 1. サポートされているEISテストの周波数範囲は？ 2. 従来の周波数掃引試験方法に加えて、例えば多周波数複合励起を用いるなどして、励起電流をカスタマイズすることは可能でしょうか？ 3. ユーザーマニュアルには、1枚の基板で8～18個のセルをテストできると記載されています。セルの数が8個未満の場合でもテストは完了できますか？ 4. 実際の使用において、評価ボードとバッテリーセル間の接続方法に関する要件や標準仕様はありますか？ 5. 大容量電池の内部抵抗が比較的低い場合、大きな励磁電流が必要となります。これは制御可能でしょうか？ Re: EIS测试评估板功能咨询 1: 0.1～1kHz 2：独自の刺激信号を作成できます。 3：BMA7418は少なくとも8個のセルをサポートします。 4：ここではあまり詳しく説明されていません。UG10341の10ページを参照してください。 5: 例えば、BMA8420 + TAA3033のEIS励起方式、すなわちUG10341図8では、励起電流の「大きさ/振幅」はBMA8420単独で直接設定されるのではなく、TAA3033によって調整されます。センス抵抗が励起電流の振幅を定義します。

LS1027Aは、初期SDカードプロビジョニングフェーズ中にSD1/SD2 SerDesリファレンスクロックなしで起動します。 こんにちは、 私はLS1027Aをベースにしたカスタム基板を開発中です。 製造工程において、基板は初期プロビジョニング段階を経て、プロセッサがSDカードから起動する。このブートの唯一の目的は、最終的な製品版ソフトウェアイメージをeMMCに書き込むことです。 このプロビジョニング段階では、SerDesインターフェースはどれも使用されません。このボードは必須のSYSCLK信号を提供しますが、SD1_REF_CLKおよびSD2_REF_CLK信号は外部PLLによって生成され、適切な基準クロックを出力するにはソフトウェアによる設定が必要です。 私の質問は次のとおりです。 SD1_REF_CLKとSD2_REF_CLKが存在しない状態で、SYSCLKのみが存在する場合、LS1027Aはリセット状態から正常に終了し、SDカードから起動できますか？ そのアイデアはこうだ。 SYSCLKが利用可能な状態でボードの電源を入れてください。 LS1027AをSDカードから起動します。 ソフトウェアから外部PLLを設定します。 SerDesリファレンスクロックを有効にします。 eMMCをプログラムします。 PLL構成とSerDesクロックが既に利用可能なeMMCからの通常の生産ブートに切り替えます。 この初期プロビジョニングフェーズではSerDesプロトコルが使用されないと仮定した場合、リセット時にSerDesリファレンスクロックが存在しない場合に、デバイスが正しく起動することを妨げるような制限や起動時の要件はありますか？ ご協力ありがとうございます。 よろしくお願いいたします。 Re: LS1027A boot without SD1/SD2 SerDes reference clocks during initial SD-card provisioning phase はい、デバイスはDIFF_SYSCLKのみが存在する場合でもSDカードから起動できます。ただし、プロビジョニングRCWでSerDes PLL/SerDesプロトコルが無効になっている場合に限ります。これにより、SoCはリセット中にこれらのリファレンスクロックを期待しなくなります。 SerDesレーンは未使用として構成され、 RCWでは、SerDes PLLは電源オフとして構成されています。 起動を妨げる要因は何でしょうか？ A. RCWでSerDes PLLが有効のままで、refclkが存在しない B. RCWのプロビジョニングでは、SerDesプロトコルはアクティブなままになります。 C. DIFF_SYSCLKだけで任意のSerDesプロトコルを自動的に代替できると仮定する

S32K311的串口使用DMA进行发送和接收，中断标志该如何清除？发送完成后一直进入中断。 S32 Design Studio for S32 Platform 版本：3.6.7 RTD 7.0.1 发送完成后一直进入中断，显然是中断标志没有被清零。 需要操作寄存器来清零吗？没找到对应的API，还有最下方的Dma_Ip_INtIrqHandler(0,0,7)，不太明白第一个参数是什么意思？RTD中没有相关说明，最好能提供一个完整的、使用DMA进行发送和接收的工程示例，包括main函数中的初始化代码，以及中断回调后的参考代码，不胜感激。 Re: S32K311的串口用DMA发送和接收，中断要怎么清标志，发送完一直进中断。 Hi@北大街老司机潜在王者 RTD 6.0.0和RTD 7.0.0，对于相同的外设组件的配置流程是完全一致的。 如果你遇到问题，可以将你的工程分享出来，我们会花时间去帮你检查一下，我们会制作外设的例程，但是 并不是所有的版本都会去制作一个例程，这对于我们来说是重复的工作。 我需要建议你，不要使用通用邮箱账户创建问题，例如QQ，163，GMAIL，这类邮箱账户的问题我们不会花太多的时间和精力去解决。请使用公司的邮箱。 Re: S32K311的串口用DMA发送和接收，中断要怎么清标志，发送完一直进中断。 Hi@北大街老司机潜在王者 附件是我之前在RTD 6.0.0使用的例程，供你参考。 Re: S32K311的串口用DMA发送和接收，中断要怎么清标志，发送完一直进中断。 你好，有没有7.0.1的，IDE里的串口例子，没有DMA的，6.0.0的按这个不行。

S32K146 Mcal Can Can't into receive interrupt IIn my test project, I am using the S32K146 mcal CAN and have configured the CAN reception to be interrupt-based. However, it consistently fails to enter the receive interrupt. Could you please take a look and see if there are any configuration errors. binZhang01_0-1781156637825.png binZhang01_1-1781156653799.png binZhang01_2-1781156674592.png binZhang01_3-1781156706397.png binZhang01_4-1781156738032.png Re: S32K146 Mcal Can Can't into receive interrupt Hi@binZhang01 1.delete this Senlent_1-1781250044917.png 2.Note that if you set it up this way, you will need to send an extended frame to trigger an interrupt. Senlent_2-1781250269365.png 回复： S32K146 Mcal Can Can't into receive interrupt When I debugged, it still didn't enter the Can_CommonIrqCallback function. Re: S32K146 Mcal Can Can't into receive interrupt hi,The previous problem has been solved。Now The next question is why do we need to add a delay function when sending data on CAN? I want to send a set of data frames periodically. How should I do? binZhang01_0-1781574633823.png

questions about AT_NONCACHEABLE_SECTION_INIT() macro Hello, I have a few questions about AT_NONCACHEABLE_SECTION_INIT and its use in fsl_dcp.c This causes a variable to be placed in the “NonCacheable.init” section. The name of this section suggests an area that is not cached but is initialized. Presumably, the variable needs to be accessed by a master other than the core. Let's take the example evkmimxrt1020_dcp (for the RT1020-EVK) The linker script in this example places “NonCacheable.init” in .data (and thus in DTC), which is initialized but is not the designated non-cached area. mastupristi_0-1781168693287.png This looks like it could be a problem! Let's also take a look at how AT_NONCACHEABLE_SECTION_INIT() is used in the DCP driver: mastupristi_1-1781168874641.png The variable `s_dcpContextSwitchingBuffer` has not been initialized! So there are two scenarios: It is intentionally left uninitialized. In this case, however, the macro `AT_NONCACHEABLE_SECTION()` should be used instead of `AT_NONCACHEABLE_SECTION_INIT()`. It actually needed to be initialized. In this case, the problem is that it hasn't been initialized. best regards Max Re: questions about AT_NONCACHEABLE_SECTION_INIT() macro Hi @mastupristi , Thank you for your detailed analysis. We have reviewed both points you raised. 1. NonCacheable.init placed in DTCM — Not a cache coherency issue Your observation is correct that the linker script places `NonCacheable.init` into `.data`, which resides in `SRAM_DTC` (DTCM). However, this does not cause a cache coherency problem on RT1020. DTCM is tightly-coupled memory on Cortex-M7 — its access path bypasses the L1 D-Cache entirely by hardware design. Even though it is not placed in a separately named `NCACHE_REGION`, data in DTCM is inherently non-cacheable and safe for DMA-capable peripherals like DCP to access. Please help check this AN: https://www.nxp.com/docs/en/application-note/AN12042.pdf And If you modify the linker script to place this section in OCRAM or SDRAM, you must ensure the corresponding MPU region is configured as non-cacheable, or that the driver/application performs proper cache maintenance (clean/invalidate). 2. Macro usage — Correct observation, no functional impact You are correct that `s_dcpContextSwitchingBuffer` uses `AT_NONCACHEABLE_SECTION_INIT()` without an explicit initializer. Per SDK convention, `AT_NONCACHEABLE_SECTION_INIT()` is intended for variables with non-zero initial values (`= {xx}`), while `AT_NONCACHEABLE_SECTION()` is for zero-initialized variables. Since this variable has static storage duration, C guarantees zero-initialization regardless — there is no functional bug. The buffer does not depend on any specific initial value; the DCP hardware manages its contents at runtime. That said, using `AT_NONCACHEABLE_SECTION()` would be more semantically appropriate and would save 208 bytes of Flash. We acknowledge this as a code quality improvement opportunity. Best regards, Gavin

在初始 SD 卡配置阶段，LS1027A 在没有 SD1/SD2 SerDes 参考时钟的情况下启动 你好 我正在开发基于 LS1027A 的定制主板。 在制造过程中，主板经历了初始配置阶段，处理器从 SD 卡启动。此启动的唯一目的是使用最终的生产软件映像对 eMMC 进行编程。 在此配置阶段，不使用任何 SerDes 接口。该电路板提供必需的 SYSCLK，但是 SD1_REF_CLK 和 SD2_REF_CLK 信号由外部 PLL 生成，需要进行软件配置才能输出正确的参考时钟。 我的问题是 在 SD1_REF_CLK 和 SD2_REF_CLK 不存在的情况下，LS1027A 能否成功退出 RESET 并从 SD 卡启动？ 这个想法是： 在可用 SYSCLK 的情况下为主板加电。 从 SD 卡启动 LS1027A。 通过软件配置外部PLL。 启用 SerDes 参考时钟。 对 eMMC 进行编程。 从 eMMC 切换到正常生产启动，其中 PLL 配置和 SerDes 时钟已经可用。 假设在此初始配置阶段未使用 SerDes 协议，在重置时不存在 SerDes 参考时钟时，是否有任何限制或启动时间要求会阻止设备正确启动？ 感谢您的帮助。 顺祝商祺！ Re: LS1027A boot without SD1/SD2 SerDes reference clocks during initial SD-card provisioning phase 是的，设备可以在仅存在 DIFF_SYSCLK 的情况下从 SD 启动，但前提是您的配置 RCW 禁用了 SerDes PLL/SerDes 协议，这样 SoC 在 RESET 期间预计不会出现这些参考时钟。 SerDes 通道被配置为未使用，并且 在 RCW 模式下，SerDes PLL 被配置为关断状态 什么会阻止启动？ A. 在参考时钟缺失时，RCW 中的 SerDes PLL 仍处于启用状态 B. 配置 RCW 会使任何 SerDes 协议处于活动状态 C. 假设仅靠 DIFF_SYSCLK 就能自动替代任何 SerDes 协议