S32N55: No implementation for getting SGMII PHY link state Hello Team, We’ve encountered an issue when switching from RGMII PHY to SGMII PHY: the gPTP traffic is no longer transmitted in SW32N5_GRAYVIP_1_0_22_0.  Upon investigation, we found that the root cause is the EthTrcv_GetLinkState function, which currently only supports retrieving the link state for RGMII PHY. Could you please confirm if there is a plan to extend this function to support SGMII PHY link status as well? If so, could you share the expected timeline for this update?   Thank you! Best regards, Tangsheng GRAY_VIP Re: S32N55: No implementation for getting SGMII PHY link state Hello @Tangsheng_Zhou , The Gray_VIP team has picked up the case and will provide an answer as soon as possible.  Best regards, Radu 

通过调试 FIFO 绕过 GMAC DMA 发送和接收 我试图绕过 GMAC DMA（在 PFE 上），有没有人能够使用调试 FIFO 接口发送和接收数据包？通过 S32G2 上的 MTL_DBG_CTL、MTL_DBG_STS 和 MTL_FIFO_Debug_Data 寄存器。 我不需要所有 PFE 的东西，我们是裸机运行（我只想要额外的端口）。我发现我们现有的 GMAC 驱动程序无法使用。恩智浦放弃了标准的 GMAC DMA，代之以 HIF DMA，但由于没有文档记录，移植需要一些时间。我只是希望绕过 DMA 实现基本的发送和接收。 亚伦 Re: Send and Receive bypassing the GMAC DMA via the Debug FIFOs 你好，@aaronbaranoff、 我知道您使用 PFE 端口只是为了满足您所需的端口数量。正如您所知道的，我们并不提供大量的文档，供您在自己的实施中使用 PFE。尽管它可能不是您想要的，但您可以使用 SJA1110，这是一款具有以下端口和 PHY 的专用交换机： • 最多六个 IEEE 100BASE-T1 PHY • 一个 IEEE 100BASE-TX PHY • 最多两个 MII/RMII/RGMII 接口 • 最多四个 SGMII 接口 • 一个基于 Arm Cortex-M7 的主机控制器 我希望其他人已经完成了你所需要的实施，并能分享他们的步骤。

PINS_DRV_Init failed Dear NXP Support Team, I am encountering an issue while running the lpuart_echo_s32K144 example on a custom board. I would appreciate your assistance in resolving this problem. Here's a detailed description of my setup and the steps I've taken: Hardware: I have an S32K144evb-q100 evaluation board and a custom board (S32K144, 64-pin). Software: I'm using S32DS 3.5 to create the lpuart_echo_s32K144 example with SDK version 4.0.2. Steps Taken: 1. Step 1: I compiled and flashed the example onto the S32K144evb without any modifications. The example ran successfully on the EVB. 2. Step 2: I modified the project as follows: Changed the package to LQFP64. Remapped LPUART1 pins to PTC9 and PTC8. Set LPUART1_CLK to 24MHz. My custom board does *not* have an external crystal oscillator; it uses FIRC as the clock source. 3. Step 3: After compilation, I attempted to debug the application on the custom board using J-Link. Issue: During debugging, the program enters an infinite loop at the following line of code: `uint32_t regValue = config->base->PCR[config->pinPortIdx];` This leads to the execution of the `DefaultISR` function: Could you please advise on the potential cause of this issue and suggest possible solutions? I suspect the clock configuration or pin mapping might be the source of the problem. Thank you for your time and assistance. Sincerely, Whale Re: PINS_DRV_Init failed Please tell me your chip's maskset and part number. If it's an S32K144H, it only supports a maximum of 80MHz. If it's an S32K144U, it supports a maximum of HSRUN mode (112 MHz). Please reconfigure the HSRUN clock by refer to the discussion in Creating New project : s32DS : Error clock not initializing Re: PINS_DRV_Init failed Hi @Robin_Shen , Following your instructions, I modified the clock initialization function, and I also disabled SOSC in the clock configuration interface. However, when generating the code, the following error occurred: I'm not sure if this is the cause, but even after your modifications, the crash still occurs in the same place within PINS_Init. How should I fix this? Re: PINS_DRV_Init failed Hi I modified the lpuart_echo_s32k144 according to your instructions in S32DS v3.4 + S32K1 SDK 4.0.3, but I didn't encounter this error on my S32K144EVB-Q100. This error seems to indicate that the clock gate of the PORT is not enabled. For your board that doesn't have onboard crystal, I suggest modifying the Clock tool configuration to disable SCG.SOSC. Additionally, for S32K1 SDK 4.0.x, it is recommended to use CLOCK_DRV_Init. For details, please see: SDK problem in S32 Design Studio for ARM 2.2 /* Initialize and configure clocks * - see clock manager component for details */ // CLOCK_SYS_Init(g_clockManConfigsArr, CLOCK_MANAGER_CONFIG_CNT, // g_clockManCallbacksArr, CLOCK_MANAGER_CALLBACK_CNT); // CLOCK_SYS_UpdateConfiguration(0U, CLOCK_MANAGER_POLICY_AGREEMENT); CLOCK_DRV_Init(&clockMan1_InitConfig0); /* Initialize pins * - See PinSettings component for more info */ PINS_DRV_Init(NUM_OF_CONFIGURED_PINS0, g_pin_mux_InitConfigArr0); By the way: It is not recommended to install S32K1 SDK 4.0.x in S32DS v3.5 or v3.6. According to the currently available information, we don’t have any plan to integrate S32SDK S32K1XX 4.0.x into S32DS 3.5 or above version.   But we recommend to use the latest S32K1 RTD. The old SDK will not be updated to fix bugs. Please download it by click Real-Time Drivers for S32K1 -> Automotive SW - S32K1_S32M24x - Real-Time Drivers for Cortex-M -> S32K1_S32M24X Real Time Drivers AUTOSAR R21-11 Version 3.0.0 ->  SW32K1_S32M24x_RTD_R21-11_3.0.0_D2503_DesignStudio_updatesite.zip   Then install it in S32DS v3.6.1 by refer to https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-S32-Design-Studio-Offline-Install-of-Extensions-and/ta-p/1126424 Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

S32k144：FlexCAN，邮箱 ID 更新 你好 我正在研究 s32k144，特别是 FlexCAN 驱动程序。我初始化了控制程序，一切正常。现在，在运行期间，我必须更新 2 个邮箱的 CAN ID。第一个，接待处的邮箱，没问题。其次，一个邮箱在传输时，不可能更改 ID；初始 ID 仍在使用。您能帮帮我吗？ 这是我重新启动代码的摘录 CAN_CHAN->MCR |= CAN_MCR_MDIS_MASK; /* MDIS=1: 在选择时钟前禁用模块 */ CAN_CHAN->MCR |= CAN_MCR_FRZ_MASK; /* MDIS=1: 在选择时钟前禁用模块 */ CAN_CHAN->MCR |= CAN_MCR_HALT_MASK; /* MDIS=1：在选择时钟前禁用模块 */ CAN_CHAN->CTRL1&= ~CAN_CTRL1_CLKSRC_MASK; /* CLKsrc=0: 时钟源 = 振荡器（8 MHz） */ CAN_CHAN->MCR&= ~CAN_MCR_MDIS_MASK; /* MDIS=0; 启用模块配置。(设置 FRZ、HALT）*/ while (!((CAN_CHAN->MCR& CAN_MCR_FRZACK_MASK)>> CAN_MCR_FRZACK_SHIFT)){} CAN_CHAN->RAMn[16] = 0x00000000; CAN_CHAN->RAMn[17] = NewID； CAN_CHAN->MCR&= 0x007FFFFF; while ((CAN_CHAN->MCR&& CAN_MCR_FRZACK_MASK)>> CAN_MCR_FRZACK_SHIFT) {} /* 良好做法：等待 FRZACK 清除（非冻结模式） */ while ((CAN_CHAN->MCR&& CAN_MCR_NOTRDY_MASK)>> CAN_MCR_NOTRDY_SHIFT) {} /* 良好做法：等待 NOTRDY 清除（模块就绪） */ Re: S32k144: FlexCAN, mailbox ID update 你好，@Julien_GIMA、 在尝试配置新 ID 之前，邮箱是否处于活动状态？如果激活了 TX MB（当 CODE 设置为 DATA 时），ID 字段将被锁定。 在配置 TX MB 时，烹饪手册假定 CODE 未激活： 如果已激活，您可以尝试中止传输，将 MB 设置为 INACTIVE，更新 ID 并重新配置用于 TX 的代码。 致以最诚挚的问候， Julián

S32k144: FlexCAN、メールボックスIDの更新 こんにちは、 私は s32k144、特に FlexCAN ドライバに取り組んでいます。コントローラーを初期化しました。すべて正常に動作しています。ここで、実行時に 2 つのメールボックスの CAN ID を更新する必要があります。1 つ目は、受付のメールボックスです。問題ありません。2番目は、送信中のメールボックスで、IDを変更することは不可能であり、初期IDが引き続き使用されます。手伝ってもらえますか ？ これは私の再初期化コードの抜粋です CAN_CHAN->MCR |= CAN_MCR_MDIS_MASK; /* MDIS=1: クロックを選択する前にモジュールを無効にする */ CAN_CHAN->MCR |= CAN_MCR_FRZ_MASK; /* MDIS=1: クロックを選択する前にモジュールを無効にする */ CAN_CHAN->MCR |= CAN_MCR_HALT_MASK; /* MDIS=1: クロックを選択する前にモジュールを無効にする */ CAN_CHAN->CTRL1 &= ~CAN_CTRL1_CLKSRC_MASK; /* CLKsrc=0: クロックソース = 発振器 (8 MHz) */ CAN_CHAN->MCR &= ~CAN_MCR_MDIS_MASK; /* MDIS=0; モジュール構成を有効にします。（FRZ、HALTを設定）*/ while (!((CAN_CHAN->MCR & CAN_MCR_FRZACK_MASK) >> CAN_MCR_FRZACK_SHIFT)) {} CAN_CHAN->RAMn[16] = 0x00000000; CAN_CHAN->RAMn[17] = 新しいID; CAN_CHAN->MCR &= 0x007FFFFF; ((CAN_CHAN->MCR && CAN_MCR_FRZACK_MASK) >> CAN_MCR_FRZACK_SHIFT) の間 {} /* 良い方法: FRZACK がクリアされるまで待つ (フリーズモードではない) */ while ((CAN_CHAN->MCR && CAN_MCR_NOTRDY_MASK) >> CAN_MCR_NOTRDY_SHIFT) {} /* 良い方法: NOTRDY がクリアされるまで待つ (モジュールの準備完了) */ Re: S32k144: FlexCAN, mailbox ID update こんにちは@Julien_GIMAさん、 新しい ID を構成する前に、メールボックスはアクティブでしたか?TX MB がアクティブ化されている場合 (CODE が DATA に設定されている場合)、ID フィールドはロックされます。 クックブックでは、TX MB を構成するときに CODE が非アクティブであると想定しています。 アクティブな場合は送信を中止し、MB を INACTIVE に設定し、ID を更新して、TX のコードを再設定することができます。 よろしくお願いします、 ジュリアン

PINS_DRV_Init 失败 亲爱的恩智浦支持团队 我在自定义板上运行 Lpuart_echo_s32K144 示例时遇到了问题。如果您能协助解决这个问题，我将不胜感激。 下面详细介绍了我的设置和步骤： 硬件：我有一个 S32K144EVB-Q100 评估板和一块定制板（S32K144，64 针）。 软件：我使用 S32DS 3.5 创建了 lpuart_echo_s32K144 示例，SDK 版本为 4.0.2。 采取的措施 1.步骤 1：我将示例编译并闪存到 S32K144evb 上，未作任何修改。 2. 示例在 EVB 上成功运行。步骤 2：我对项目作了如下修改： 已将代码包更改为 LQFP64。 将 LPUART1 引脚重新映射到 PTC9 和 PTC8。 将 LPUART1_CLK 设置为 24MHz。我的定制板*没有*外部晶振；它使用FIRC作为时钟源。 3.第 3 步：编译后，我尝试使用 J-Link 在自定义板上调试应用程序。 问题： 在调试过程中，程序在以下代码行进入了无限循环： `uint32_tregValue = config->base->PCR[config->pinPortIdx];`` 这将导致执行 `DefaultISR` 函数： 请您就这一问题的潜在原因提供建议，并提出可能的解决方案。我怀疑时钟配置或引脚映射可能是问题的根源。 感谢您的时间和帮助。 诚挚的 Whale Re: PINS_DRV_Init failed 请告诉我您的芯片掩膜组和部件号。如果是S32K144H，它最多只能支持80MHz 频率。如果是S32K144U，则最多支持 HSRUN 模式（112MHz）。 请参考 创建新项目：s32DS 中的讨论重新配置 HSRUN 时钟： 时钟未初始化错误 Re: PINS_DRV_Init failed 嗨，@Robin_Shen、 按照您的指示，我修改了时钟初始化功能，并在时钟配置界面禁用了 SOSC。然而，在生成代码时，出现了以下错误： 我不确定这是否是原因，但即使在您修改之后，崩溃仍然发生在 PINS_Init 的相同位置。 我该如何解决这个问题？ Re: PINS_DRV_Init failed HI 我按照您在 S32DS v3.4 + S32K1 SDK4.0.3 中的说明修改了lpuart_echo_s32k144，但在我的 S32K144EVB-Q100 上没有遇到这个错误。 该错误似乎表明端口的时钟栅极未启用。 对于没有板载水晶的板，我建议修改时钟工具配置以禁用 SCG.SOSC。 此外，对于 S32K1 SDK 4.0.x，建议使用CLOCK_DRV_Init。详情请参阅：适用于 ARM 2.2 的 S32 Design Studio 中的 SDK 问题 /* Initialize and configure clocks * - see clock manager component for details */ // CLOCK_SYS_Init(g_clockManConfigsArr, CLOCK_MANAGER_CONFIG_CNT, // g_clockManCallbacksArr, CLOCK_MANAGER_CALLBACK_CNT); // CLOCK_SYS_UpdateConfiguration(0U, CLOCK_MANAGER_POLICY_AGREEMENT); CLOCK_DRV_Init(&clockMan1_InitConfig0); /* Initialize pins * - See PinSettings component for more info */ PINS_DRV_Init(NUM_OF_CONFIGURED_PINS0, g_pin_mux_InitConfigArr0); 顺便说一句 不建议在 S32DS v3.5 或 v3.6 中安装 S32K1 SDK 4.0.x。 根据目前可用的信息，我们没有任何集成 S32SDK S32K1XX 4.0.x 的计划进入 S32DS 3.5 或更高版本。   但我们建议使用最新的 S32K1 RTD。旧 SDK 将不会更新以修复错误。 请点击下载适用于 S32K1 的实时驱动程序-> 汽车软件-s32k1_s32m24x-Cortex-M 的实时驱动程序-> S32K1_S32M24X 实时驱动程序 AUTOSAR R21-11 版本 3.0.0-> SW32K1_S32M24x_RTD_R21-11_3.0.0_D2503_DesignStudio_updatesite.zip   然后通过 https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-S32-Design-Studio-Offline-Install-of-Extensions-and/ta-p/1126424 在 S32DS v3.6.1 中安装。 祝好， Robin ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"ACCEPT AS SOLUTION" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请另开新主题并参考已关闭的主题。 -------------------------------------------------------------------------------

コピー: S32K3xx の RTD リンカー入力セクション この投稿はここからのコピーです RTD (ビルド バージョン: S32K3_RTD_6_0_0_QLP04_D2508_ASR_REL_4_7_REV_0000_20250822) のリンカー入力セクションについて質問があります。 「.mcal_const_no_cacheable」という名前の入力セクションがあり、メモリ領域「int_sram_no_cacheable」に配置されています。 私は少し混乱しています。なぜなら、FLASH には 'const' データがあるはずだし、RAM にはないはずだからです。 RAM にマッピングする理由はありますか? ご協力ありがとうございます。 優先度: 中 RTD S32DS 出典: NXP社内 Re: Copy: RTD Linker Input Sections for S32K3xx こんにちは@Luis_Garabo 、 はい、const は通常 FLASH/ROM に存在しますが、次のように MPU と RTD のリンカー ファイルで読み取り専用を設定することで RAM に配置することができます。 RTD ドライバでは、私の知る限り、実際には const_no_cache は使用されていませんでしたが、お客様がそれを使用したい場合は、そのメモリ領域へのアクセス権を完全に設定していました。 よろしくお願いいたします。 ニ

S32k144: FlexCAN, mailbox ID update Hello, I am working on s32k144 and in particular on FlexCAN driver. I initialized the controler, everything is well working. Now, during run time, I have to update CAN ID of 2 mailboxes. For the first one, a mailbox in reception, no problem. for the second, a mailbox in transmission, impossible to  change the ID ; the initial ID is still use. Can you help me ? this is an extract of my re-init code CAN_CHAN->MCR |= CAN_MCR_MDIS_MASK; /* MDIS=1: Disable module before selecting clock */ CAN_CHAN->MCR |= CAN_MCR_FRZ_MASK; /* MDIS=1: Disable module before selecting clock */ CAN_CHAN->MCR |= CAN_MCR_HALT_MASK; /* MDIS=1: Disable module before selecting clock */ CAN_CHAN->CTRL1 &= ~CAN_CTRL1_CLKSRC_MASK; /* CLKsrc=0: Clock Source = oscillator (8 MHz) */ CAN_CHAN->MCR &= ~CAN_MCR_MDIS_MASK; /* MDIS=0; Enable module config. (Sets FRZ, HALT)*/ while (!((CAN_CHAN->MCR & CAN_MCR_FRZACK_MASK) >> CAN_MCR_FRZACK_SHIFT)) {} CAN_CHAN->RAMn[16] = 0x00000000; CAN_CHAN->RAMn[17] = NewID; CAN_CHAN->MCR &= 0x007FFFFF; while ((CAN_CHAN->MCR && CAN_MCR_FRZACK_MASK) >> CAN_MCR_FRZACK_SHIFT) {} /* Good practice: wait for FRZACK to clear (not in freeze mode) */ while ((CAN_CHAN->MCR && CAN_MCR_NOTRDY_MASK) >> CAN_MCR_NOTRDY_SHIFT) {} /* Good practice: wait for NOTRDY to clear (module ready) */ Re: S32k144: FlexCAN, mailbox ID update Hi @Julien_GIMA, Was the mailbox active before trying to configure a new ID? If a TX MB is activated (when CODE is set to DATA), the ID field is locked. The cookbook assumes CODE is inactive when configuring TX MB: You can try to ABORT transmission if active, set MB to INACTIVE, update the ID and reconfigure code for TX. Best regards, Julián

デバッグFIFOを介してGMAC DMAをバイパスして送受信する 私は GMAC DMA (PFE 上) をバイパスしようとしていますが、デバッグ FIFO インターフェースを使用してパケットを送受信できた人はいますか。S32G2 の MTL_DBG_CTL、MTL_DBG_STS、および MTL_FIFO_Debug_Data レジスタ経由。 ベアメタルで実行しているので、PFE のものはすべて必要ありません (追加のポートだけが必要です)。既存の GMAC ドライバは動作しないことがわかりました。NXP は標準の GMAC DMA を切り離し、HIF DMA に置き換えましたが、文書化されていないため、移植には時間がかかります。私は DMA をバイパスして基本的な送受信が機能することを望んでいました。 アーロン Re: Send and Receive bypassing the GMAC DMA via the Debug FIFOs こんにちは@aaronbaranoff 、 必要なポート数を満たすためだけに PFE ポートを使用していると理解しています。すでにご存知のとおり、独自の実装で PFE を使用するためのドキュメントはあまり提供されていません。探しているものではないかもしれませんが、次のポートと物理層を備えた専用スイッチであるSJA1110を使用することもできます。 • 最大6つのIEEE 100BASE-T1 PHY • 単一のIEEE 100BASE-TX PHY • 最大2つのMII/RMII/RGMIIインターフェース • 最大4つのSGMIIインターフェース • Arm Cortex-M7ベースのホストコントローラ 他の誰かが、あなたが必要としているような実装を行っていて、その手順を共有CANことを願っています。

复制： 用于 S32K3xx 的 RTD 连接器输入部分 本帖复制自 此处 我对 RTD 的链接器输入部分有疑问（内部版本为：S32K3_RTD_6_0_0_QLP04_D2508_ASR_REL_4_7_REV_0000_20250822）。 有一个名为".mcal_const_no_cacheable "的输入部分，它位于内存区域 "int_sram_no_cacheable"。 我有点困惑，因为我以为 "常量 "数据在闪存中，而不是在 RAM 中。 将其映射到 RAM 中是否有什么原因？ 感谢您的帮助。 优先级：中等 RTD S32DS 来源：恩智浦内部来源：恩智浦内部 Re: Copy: RTD Linker Input Sections for S32K3xx 你好@Luis_Garabo、 是的，const 通常位于闪存/ROM 中，但可以通过在 MPU 和 RTD 的链接器文件中设置只读，将其放入 RAM 中，就像这样： 在 RTD 驱动程序中，据我所知，他们并没有真正使用 const_no_cache，但如果客户想使用它，他们会完全设置对该内存区域的访问权限。 顺祝商祺！ Nhi

Copy: RTD Linker Input Sections for S32K3xx This post is a copy from here I have a question about the linker input sections for the RTDs (Build Version: S32K3_RTD_6_0_0_QLP04_D2508_ASR_REL_4_7_REV_0000_20250822). There is an input section named '.mcal_const_no_cacheable' and it is located to the memory region 'int_sram_no_cacheable'. I am a bit confused, because I would expect 'const' data in the FLASH and not in the RAM.  Is there a reason for mapping it into the RAM?  Thanks, in advanced for your help.  Priority: MEDIUM RTD S32DS Source: NXP Internal Re: Copy: RTD Linker Input Sections for S32K3xx Hi @Luis_Garabo , Yes, const normally resides in FLASH/ROM but it can be put in RAM with setting Read-Only in MPU and RTD's linker file, like this: In RTD drivers, as long as I know, they didn't really use const_no_cache, but if the customer want to use it, they completely set access right to that memory region. Best regards, Nhi

Send and Receive bypassing the GMAC DMA via the Debug FIFOs I am trying to bypass the GMAC DMA (on the PFE) has anyone been able to transmit and receive packets using the debug FIFO interface. Via the MTL_DBG_CTL, MTL_DBG_STS and MTL_FIFO_Debug_Data registers on the S32G2. I don't need all the PFE stuff we are run bare metal (I just want the extra ports). I found out our existing GMAC driver will not work. NXP carved of the standard GMAC DMA and replaced in the HIF DMA but, since that will take some time to port since it is not documented. I was just hoping to get basic transmit and receive bypassing the DMA working.  Aaron Re: Send and Receive bypassing the GMAC DMA via the Debug FIFOs Hello @aaronbaranoff,  I understand you are using the PFE ports just to satisfy the number of ports you require. As you already know, we do not offer a much documents to use PFE with your own implementation. Although it may not be what you are looking for, you could use the SJA1110, which is an dedicated switch with the following ports and phys: • Up to six IEEE 100BASE-T1 PHYs • A single IEEE 100BASE-TX PHY • Up to two MII/RMII/RGMII interfaces • Up to four SGMII interfaces • An Arm Cortex-M7 based host controller I hope someone else has done an implementation like the one you need and can share their steps.

PINS_DRV_Init が失敗しました NXPサポートチーム様 カスタム ボードで lpuart_echo_s32K144 サンプルを実行しているときに問題が発生しています。この問題の解決にご協力いただければ幸いです。 私の設定と実行した手順の詳細な説明は次のとおりです。 ハードウェア: S32K144evb-q100 評価ボードとカスタム ボード (S32K144、64 ピン) があります。 ソフトウェア: S32DS 3.5 を使用して、SDKs バージョン 4.0.2 で lpuart_echo_s32K144 の例を作成しています。 実行された手順: 1.ステップ 1:例をコンパイルし、変更を加えずに S32K144evb にフラッシュしました。この例は EVB 上で正常に実行されました。 2.ステップ 2:プロジェクトを次のように変更しました。 パッケージをLQFP64に変更しました。 LPUART1 ピンを PTC9 と PTC8 に再マップしました。 LPUART1_CLKを24MHzに設定します。私のカスタム ボードには外部水晶発振器がなく、クロック ソースとして FIRC を使用します。 3.ステップ 3:コンパイル後、J-Link を使用してカスタム ボード上のアプリケーションのデバッグを試みました。 問題： デバッグ中に、プログラムは次のコード行で無限ループに入ります。 ` uint32_t regValue = config->base->PCR[config->pinPortIdx]; ` これにより、`DefaultISR` 関数が実行されます。 この問題の潜在的な原因についてアドバイスし、可能な解決策を提案していただけますか?クロック構成またはピンマッピングが問題の原因であると思われます。 ご協力ありがとうございました。 心から、 鯨 Re: PINS_DRV_Init failed チップのマスクセットと部品番号を教えてください。S32K144 Hの場合、最大80 MHz までしかサポートされません。S32K144 Uの場合、最大 HSRUN モード ( 112 MHz) をサポートします。 新規プロジェクトの作成に関する説明を参照してHSRUNクロックを再設定してください: s32DS: エラー クロックが初期化されていません Re: PINS_DRV_Init failed こんにちは@Robin_Shen 、 ご指示に従って、クロック初期化機能を変更し、クロック構成インターフェースで SOSC を無効にしました。ただし、コードを生成するときに、次のエラーが発生しました。 これが原因かどうかはわかりませんが、変更後も PINS_Init 内の同じ場所でクラッシュが発生します。 これをどうやって修正すればいいでしょうか? Re: PINS_DRV_Init failed ハイ S32DS v3.4 + S32K1 SDKs 4.0.3の指示に従ってlpuart_echo_s32k144 を変更しましたが、S32K144EVB-Q100 ではこのエラーは発生しませんでした。 このエラーは、ポートのクロック ゲートが有効になっていないことを示しているようです。 オンボード水晶を持たないボードの場合は、クロック ツールの設定を変更してSCG.SOSC を無効にすることをお勧めします。 さらに、S32K1 SDK 4.0.x の場合、 CLOCK_DRV_Init を使用することをお勧めします。詳細については、 「S32 Design Studio for Arm 2.2 の SDKs の問題」を参照してください。 /* Initialize and configure clocks * - see clock manager component for details */ // CLOCK_SYS_Init(g_clockManConfigsArr, CLOCK_MANAGER_CONFIG_CNT, // g_clockManCallbacksArr, CLOCK_MANAGER_CALLBACK_CNT); // CLOCK_SYS_UpdateConfiguration(0U, CLOCK_MANAGER_POLICY_AGREEMENT); CLOCK_DRV_Init(&clockMan1_InitConfig0); /* Initialize pins * - See PinSettings component for more info */ PINS_DRV_Init(NUM_OF_CONFIGURED_PINS0, g_pin_mux_InitConfigArr0); ところで： S32DS v3.5 または v3.6 に S32K1 SDKs 4.0.x をインストールすることはお勧めしません。現在入手可能な情報によると、S32SDK S32K1XX 4.0.xを統合する予定はありません。S32DS 3.5 以上のバージョンに。   ただし、最新の S32K1 RTD を使用することをお勧めします。古い SDK はバグを修正するために更新されません。 クリックしてダウンロードしてください。S32K1用リアルタイム・ドライバ -> オートモーティブ SW - S32K1_S32M24x - Cortex-M用リアルタイム・ドライバ -> S32K1_S32M24X リアルタイム・ドライバ AUTOSAR R21-11 バージョン 3.0.0-> SW32K1_S32M24x_RTD_R21-11_3.0.0_D2503_DesignStudio_updatesite.zip   次に、 https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-S32-Design-Studio-Offline-Install-of-Extensions-and/ta-p/1126424 を参照して、 S32DS v3.6.1 にインストールします。 よろしくお願いします、 ロビン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「解決策として承認」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 ---------------------------------------------------------------------------------

正在实施什么 CRC16 标准？ 我一直在尝试编写软件来设置 ICODE SLIX IC 上的 EAS 标志。根据数据表，SET EAS 和 RESET EAS 标志都需要对命令进行 CRC16 检查，但我似乎找不到使用哪些标准（例如多项式、初始化器等）的一致参考。有人能告诉我正在使用的 CRC16 标准的 NXP 官方来源吗？ 回复：正在实施什么 CRC16 标准？ 谢谢丹尼尔 - ISO 标准满足我的所有需求。

What CRC16 standard is being implemented? I've been trying to write software to set the EAS flag on an ICODE SLIX IC. According to the datasheet, the SET EAS and RESET EAS flags both require a CRC16 check on the command, but I can't seem to find a consistent reference for which standards (e.g., polynomial, initialiser, etc.) is being used. Is anyone able to point me to an NXP official source for the CRC16 standard being used? Re: What CRC16 standard is being implemented? Thanks Daniel - that ISO standard had everything I need. Re: What CRC16 standard is being implemented? Hi  @BenDund : CRC16 is calculated by the VCD once the request is sent to the VICC (in that case the ICODE SLIX) - details on that can be found in the ISO15693 standard. Regards Daniel

どのようなCRC16規格が実装されていますか? 私は、ICODE SLIX ICにEASフラグを設定するソフトウェアを書こうとしてきました。データシートによると、SET EAS フラグと RESET EAS フラグはどちらもコマンドの CRC16 チェックを必要としますが、どの標準 (多項式、初期化子など) が使用されているかについて一貫した参照が見つからないようです。どなたか、使用されているCRC16規格のNXP公式ソースを教えていただけますか? Re:どのCRC16規格が実装されていますか? ダニエルに感謝します-そのISO規格には私が必要とするものがすべて揃っていました。

MC9S12C64 ADC question MC9S12C64, CW V5.9.0, absolute assembler. In my program I want to read 5 channels in 8 bit resolution at different points in my program. When I test it on a test program I set an output when the conversion starts, and clear it when the conversion is finished for each channel in succession. Then I record this on my digital signal analyzer to see how long each channel conversion takes. The conversion on Ch0 takes 7.41uS, which is about what I expected. However, each of the next channels take  6uS longer than the previous one. Ch0 - 7.41uS, Ch1 - 13.42uS, Ch2 - 19.41uS, Ch3 - 25.45uS, ch4 - 31.41uS, Ch5 - 37.41uS. I'm assuming I have done something wrong in my ADC set up but I can't seem to find it. Any suggestions would be appreciated. Regards, Robert  Re: MC9S12C64 ADC question Hi Robert, We don't have any interrupt execution time specification, but you may refer to the reference manual of the core. https://www.nxp.com/webapp/Download?colCode=S12CPUV2 7.5.3 Interrupt Recognition Figure 7-1. Exception Processing Flow Diagram I would recommend that you measure it in your setup. If you use the interrupts, the core will not be blocked in a loop polling the flags, this is the advantage of it. It also depends on other interrupt and their priorities. Regards, Daniel Re: MC9S12C64 ADC question OK. I finally figured out where I was going wrong, (revised code attached), but now I have a question. Depending on how many conversions I want, the processing time varies like this: 2 conversions ~7.42uS, 4 conversions ~8.41uS, 8 conversions ~10.41uS, 16 conversions ~14.41uS. I am assuming that the more conversions I do, the better the accuracy, but I have to balance this with speed of conversion. I am sampling the channels at specific times in the main loop. Every time I sample a channel I have to wait for the conversion to complete. Instead of waiting, I could enable the conversion complete interrupt and read the register and save it to the appropriate variable within the interrupt. So my question is, how much time would it take to service the interrupt and which method would be most efficient, waiting for the conversion completion or servicing conversion complete interrupt? Regards, Robert Re: MC9S12C64 ADC question I've made some progress, but I still have a problem. With my revised code, (attached) All the ADC channels will work, but the processing time per channel is ~37 uS, which is unacceptable. If I change ATDCTL3 to 0x08, only channel 0 will convert at ~7 uS, but I get nothing on the other channels. I've tried about all the different combinations of settings I can think of to solve this but so far no joy. Any suggestions would be appreciated. Regards, Robert Re: MC9S12C64 ADC question Hi Daniel, Oh my, another stupid error on my part. I changed ATDCTL3 to 0x08 but now my program just does the conversion for channel 0 then stalls at line 268, waiting for the conversion complete flag. There must be something else involved as well. Regards, Robert Re: MC9S12C64 ADC question Hi Robert, It should be 0x08 for 1 conversion though. Re: MC9S12C64 ADC question Hi Daniel, Thanks so much for your response. Indeed, that was a typo error on my part. I changed to ATDCTL3 = 0x10. Now the program hangs at line 275. brclr ATDSTAT1,#%00000100*. The conversion complete flag for channel 2 doesn't seem to be setting for some reason. Regards, Robert Re: MC9S12C64 ADC question Hi @roberthiebert, I just briefly checked the code, it seems you selected 8 conversions in a sequence. movb #$00,ATDCTL3 ; %00010000, 1 conversion ATDCTL3 = 0x00

S32K3_UART_IDLE_EVENT_BUG_RTD400 Hi,all It's nice to find that NXP has added code to handle UART idle interrupts in RTD4.0.0. But when I tested it, I found that this feature has BUG: in the callback function of the underlying driver, Uart_Ipw_LpuartCallback is called. In the Uart_Ipw_LpuartCallback function, the event is converted into an event that can be recognized by the upper layer, which means that the converted event does not contain UART_EVENT_IDLE_STATE. The version of the software I use is RTD4.0.0HF. May I ask which version has corrected this problem? I need modify and add code. Best  Regards, xianlong Re: S32K3_UART_IDLE_EVENT_BUG_RTD400 Hi@wuxianglong I got the reply from our internal . Yes you are right, I have confirmed with the RTD developer this is a bug and will be fixed in next version. In current version please add the below code manually as workaround. I have tested both the HLD and LLD(IP level) of the RTD4.0.0 with S32K3 Low cost EVB(LPUART6, PTA15,PTA16). The idle interrupt works fine. simple tips for enable the idle function: Check the Uart Timeout Enable. Then you can got the actual RX data length in the idle interrupt callback function and abort the RECEIVE transfer. Re: S32K3_UART_IDLE_EVENT_BUG_RTD400 Hi@wuxainglong I have escalated your question ,it will take some time to get a reply. Thanks for your patience.

lx2160 usb over-current condition 我在尝试将读卡器插入2160板子时发现没有识别到我的设备，使用dmesg | grep "usb"，发现有以下打印： usbcore : registered new interface driver usb-storage usb usb1-port : over-current condition usb usb2-port : over-current condition usb usb3-port : over-current condition usb usb4-port : over-current condition 作为一个新手，我该如何解决这个问题？请帮忙给出解决步骤 Re: lx2160 usb over-current condition 问题已经明确了，原因是硬件电路不合理导致的过电流问题，感谢您的帮助 回复：lx2160 usb过流情况 如果电路板作为 OTG 工作，请将 USB 部分原理图与 LX2160ARDB 原理图（第 49 页，USB2）进行比较。

中断 interrupt IVOR10_handler       ​ 这个IVOR10改成IVOR11是这样改吗 ？ 因为我需要四组中断​。 Is this IVOR10 changed to IVOR11? Because I need four sets of interrupts. Re: 中断 interrupt IVOR10_handler 非常谢谢您！  我找到方法了，  我想用4个中断判断四组每组两个引脚电压变高的时间差，我还是用的IVOR10 1us中断  , 然后写了几个SwIrq0ISR SwIrq1ISR SwIrq2ISR SwIrq3ISR每间隔1us 进入SwIrqxISR同时去判断时间差. Thank you very much! I found a way. I want to use four interrupts to determine the time difference between four sets of two pin voltages each, I still use IVOR10 1us interrupt, and then write several SwIrq0ISR SwIrq1ISR SwIrq2ISR SwIrq3ISR into SwIrqxISR every 1us to determine the time difference.