提问关于窗体图标的问题 lv_drivers\display\monitor.c创建窗体的函数window_create中有段代码 iconSurface = SDL_CreateRGBSurfaceFrom(simulator_icon, 32, 32, 16, 32 * 2, 0xf000, 0x0f00, 0x00f0, 0x000f); SDL_SetWindowIcon(m->window, iconSurface); SDL_FreeSurface(iconSurface); 它们的作用应该是显示SDL窗体的图标，但是整个软件找下来也没找到设置这个图标的地方，请问是否固化为 这个图标了？能否修改？怎么修改？ PS：我的工作是使用GuiGuider设计在图形化Linux下的可执行程序。 Re: 提问关于窗体图标的问题 Hello @cabbage. Thank you for your post. The code is indeed used to set the SDL window icon, which is the default logo for GuiGuider, and the related image data has been written directly in the source code. The compiled software cannot be modified. The software source code is not provided, so it does not support users to make changes. Just the application code generated by the software can be viewed in the code editor. I hope to help you. BRs. Celeste

LS1017 - XSPI_B読み取りエラー NXPサポートチームの皆様、こんにちは。 LS1017 デバイスの XSPI_B インターフェースで読み取りの問題があります。 ハードウェア情報/セットアップ: CPU XSPI_BはマイクロセミFPGAにコネクテッド CPU プラットフォーム周波数 = 400 MHz、CPU 速度 = 1500 MHz --> XSPI Errata A-050568 は適用されません 単一のポイントツーポイント接続（トレース長約70mm、±2mmに一致） DDRモード 50 MHz (100Mbit) LS1017ではIPモードコマンドのみが使用されます DQSはFPGAによって駆動されます - 読み取りストローブ(MCR0[RXCLKSRC]==3) DQS サンプリング ポイントの DLL は次のように設定されます: SLVDLYTARGET=0xF; DLLEN=0x1; OVRDEN=0x0; DLLxCR の他のフィールドはリセット値 (すべてゼロ) として保持されます CS-Signalのみが4.75kのプルアップ抵抗を持っています PCBレベルでの信号整合性のシミュレーションは良好に見える エラー/テスト関数: 最初に、LS1017 (VxWorks オペレーティング システム) 上のテスト機能がランダム パターンを生成し、それを FPGA 内のテスト メモリに 1 回書き込みます。 書き込みトランザクションが完了すると、関数は FPGA テスト メモリからパターンを定期的に読み取り、それを元の値 (読み取りループあたり 512 バイト) と比較します。 添付されているのは、エラーを示すテスト関数のコンソール出力の例です。 テストメモリの内容を5000回読み取って検証してみました。このCASE、最初の 1207 回の実行ではエラーは発生しませんでした。実行 1208 にエラーが含まれていました。 エラーパターンには顕著な特徴があります。 エラーは64バイト整列（=IPコマンド長）で発生します --> （添付の例：オフセット384/64=6） エラーはちょうど64バイト長です（=IPコマンド長） -->（添付の例：オフセット448-384=63 64 個のエラー バイトのうち、2 バイトごとにのみエラーがあります --> DQS の立ち下がりエッジですか? 2番目のバイトが64バイト全体でシフトされているようです オフセット384-391が予想されます: 0x d5 79 23 80 52 56 5e 4d オフセット384-391実際: 0x d5 8a 23 79 52 80 5e 56 他のテスト関数の実行では、エラーは同じ特徴を持ちますが、実行とオフセットが異なります。 私の質問: 過去に同様の読み取り問題を経験したことがありますか リファレンスマニュアルの図 187。DQS は A_SCLK/B_SCLK と位相を合わせて描画されますが、実際には DQS の立ち上がり/立ち下がりエッジはラウンドトリップ時間 + FPGA リードタイムによってシフトされます。（CASEでは8〜10 nsの大きさ）。内部の DQS サンプリング メカニズム / DLL 遅延ラインがどのように機能しているかについて、詳しい情報を提供していただけますか?(例: DLL のタイムベース) データシート表49。パラメータ T/2 を使用したCS 出力ホールド時間/CS 出力遅延の式が含まれています。Tは同じ表で前述したFSCKの期間ですか?FSCK = シリアル ルート クロック?--> このCASE、T=10ns でしょうか? データシート図32.: FlexSPI DDRモード2 = (MCR0[RXCLKSRC]=0x3)? 表48のTFSIDVW値はMCR0[RXCLKSRC]=0x3のDDRモードにも適用されます。 よろしくお願いいたします。 SL QorIQ LS1デバイス Re: LS1017 - XSPI_B read errors こんにちは@Stefan_L このメールがあなたのお元気を願っています。 これは同期の問題かもしれません。 いくつか質問させてください。 セクションの注記を考慮しましたか? 18.5.14.4 サンプリング用のDLL構成: シリアルルートクロックが100MHz未満の場合、DLLは遅延のためシリアルルートクロックの半サイクルにロックすることができません。 遅延チェーンではセル数が制限されます。代わりに、DLL を次のように構成する必要があります。 — オーバーデン=0x1 — OVRDVAL=N; DLL 内の各遅延セルは約 75 ps ～ 225 ps です。DLL遅延チェーンの遅延は(N * Delay_cell_delay)、N は最大値に基づいて設定する必要があります。現在のプロジェクトがサポートしているDDR周波数、N = 17、これは推奨値であることに注意してください。実際のアプリケーションで障害が発生した場合は調整が必要になることがあります。 — DLLxCRの他のフィールドはリセット値（すべてゼロ）のままにしておく必要があります LS1017 からのルート クロック信号の波形を提供していただけますか? QorIQ LS1028A リファレンス マニュアル、Rev. 0、12/2019 のセクション「18.6.6 FPGA デバイスでのアプリケーション」の情報を考慮しましたか? 素晴らしい一日をお過ごしください。 BR、 ヘクトル5世

nxp s32k312のHSEファームウェアに問題が発生 当社は NXP S32K312 MCU を使用しており、現在 HSE ファームウェアに問題が発生しています。 1.HSE ステータス レジスタ値が破損しているようです (0x4038C107)。 2.このステータス破損のため、HSE API にアクセスできません。 3.HSE ファームウェアの消去または再フラッシュの試みが失敗しました。 4.MU0_TR1 レジスタまたはメモリに書き込んで消去/リセット コマンドをトリガーすることはできません。 5. デバッガーがコネクテッドされているときに、単一の外部リセット中に複数のソフトウェア リセットが観察されました。 支援の要請: 1.S32K312 の HSE ファームウェアを消去して再フラッシュするための正しい推奨手順を教えてください。 2. 現在の破損状態のために HSE ファームウェアの再フラッシュが不可能な場合、HSE を回復したり、ステータス レジスタの破損を解決したりするには、どのような手順を実行すればよいですか。 3. デバッガーを接続した状態でハードリセットを実行すると、複数のリセットが発生することが知られていますが、これに関する既知の問題や回避策はありますか? 4.破損した HSE ステータス レジスタの問題を解決し、HSE API へのアクセスを回復するにはどうすればよいですか? 私たちが従ったHSEファームウェアのフラッシュのプロセス。 ステップ 1: 提供された PINK ファイルを、IVT なしで、デモ アプリケーションおよびセキュア ブート アプリケーションの ELF ファイルとともにフラッシュしました。 ステップ2:リセット完了 ステップ3: HSE位置0x005d4000とDCMレジスタに??マークが観測される ステップ4: アドレス0x00400000のブートローダーとアドレス0x00442000のアプリケーションを再フラッシュしました。 ステップ5:デバッガをコネクテッドした状態でハードリセットを実行すると、外部リセットコマンドを1つだけ発行したにもかかわらず、ソフトウェア側から複数のリセットがトリガーされることが観察されました。 スクリーンショットは参考としてご覧ください @lukaszadrapaこれらの問題を解決するのを手伝ってください Re: Facing issues with HSE Firmware on nxp s32k312 まあ、こんなことは起こるはずはない。いくつか質問があります。 SBAFのバージョンは何ですか?0x4039_C020 で CAN 読み取ることができます。説明は、HSE FW リファレンス・マニュアル rev. の表 141 に記載されています。2.5. どのバージョンの HSE FW をインストールしましたか?それは AB_SWAP バージョンですか、それとも FULL_MEM バージョンですか? どのようなインストール方法を使用しましたか?フラッシュにアプリケーションがロードされていますか?もしSOなら、クロックはどのように設定されていますか? また、UTEST の HSE 機能フラグがプログラムされると、HSE ファームウェアのフラッシュ内の対応する領域がメモリ マップから永久に削除されることに注意してください。HSE ファームウェアが消去されると、この領域に再度アクセスできなくなります。AB_SWAP バージョンがインストールされているCASEも同様です。このCASE、HSE ファームウェア用に 2 つの領域が予約されており、1 つはアクティブ ブロックに、もう 1 つはパッシブ ブロックにあります。AB_SWAP がインストールされると、HSE OTA フラグが UTEST にプログラムされる。SO、両方の領域が HSE ファームウェア用に永久に予約されます。 Facing issues with HSE Firmware on nxp s32k312 こんにちは、 新しいハードウェア プラットフォームに HSE ファームウェアを再インストールしようとしました。最初、HSE ステータス レジスタには、ビット「0」(HSE ファームウェアの存在を示す) が正しく設定されていることが示されます。ただし、機能リセットを実行すると、このビットはクリアされ、割り当てられたメモリはそのままのように見えても、HSE ファームウェアにアクセスできなくなります。 機能リセット後の HSE ステータス レジスタの予想される動作を明確にしていただけますか?さらに、リセット後も HSE ファームウェアにアクセスできるようにするために推奨されるリセット処理手順は何ですか? Re: Facing issues with HSE Firmware on nxp s32k312 HSE ファームウェア リファレンス マニュアルは、このページの [ドキュメント] -> [セキュア ファイル] セクションからダウンロードできます。 https://www.nxp.com/products/S32K3#ドキュメント 表示されない場合は、アクセス権を要求する必要がある可能性があります。 https://www.nxp.com/support/support/secure-access-rights:SEC-ACCESS MU FSR レジスタ (0x4038C107) の内容に基づくと、HSE ファームウェアは存在しません。つまり、HSE サービスを実行できないということです。最初の回答で書いたように、0x4039_C028 の HSE GPR レジスタを確認してください。ビット 0 がクリアされている場合、HSE ファームウェアはインストールされていません。 ファームウェアをインストールするには、デフォルトの場所、IVT 経由、または MU 経由の 3 つの方法があります。これらはすべて、HSE ファームウェア リファレンス マニュアルに記載されています。 よろしくお願いいたします。 ルーカス Re: Facing issues with HSE Firmware on nxp s32k312 こんにちは、 返信ありがとうございます。 現在、HSEファームウェアを消去できません。以前提案された方法（RAMに0x57を書き込み、TR[1]メカニズムを使用する方法）を試しましたが、メモリの消去は成功しませんでした。さらに、HSEファームウェアAPIが応答せず、期待どおりに動作しません。図に示すように、HSEファームウェアの再インストールで問題が発生しています。 HSE ファームウェアを強制的に消去またはリセットするための代替方法または更新された方法を提供していただけますか? HSEファームウェアリファレンスマニュアルのダウンロード方法 Re: Facing issues with HSE Firmware on nxp s32k312 こんにちは、 返信ありがとうございます。 現在、HSEファームウェアを消去できません。以前提案された方法（0x57をRAMに書き込み、TR[1]メカニズムを使用する）を試しましたが、メモリを消去することはできませんでした。さらに、HSE ファームウェア API が期待どおりに応答または機能しません。HSE ファームウェアの再インストール問題が発生しています。 HSE ファームウェアを強制的に消去またはリセットするための代替方法または更新された方法を提供していただけますか? Re: Facing issues with HSE Firmware on nxp s32k312 こんにちは@Anitha7 これが重要なポイントのようです: 「ステップ 1: 提供された PINK ファイルを、IVT なしで、デモ アプリケーションおよびセキュア ブート アプリケーションの ELF ファイルとともにフラッシュしました。」 「デフォルトのアプリケーション NVM の場所」経由のインストール方法 (IVT でピンク色のファイルへのポインターが定義されていない) は、フラッシュに有効な IVT がない場合にのみ機能します。ピンク色のファイルを 0x400000 にロードし、有効な IVT を持つ他のアプリケーションをフラッシュにロードした場合、HSE ファームウェアはインストールされません。 スクリーンショットによると、0x5D_4000 の領域は HSE ファームウェア用に予約されているため、0x1B00_0000 の HSE 機能フラグはすでにプログラムされています。最も簡単な解決策 - フラッシュ全体 (データ フラッシュを含む) を消去し、0x40_0000 のピンク色のファイルのみをロードします。デバイスをリセットすると、HSE ファームウェアがインストールされます。 次に、0x4039_C028 の HSE GRP レジスタを CAN します。ビット 0 が設定されている場合、HSE ファームウェアがインストールされています。 よろしくお願いいたします。 ルーカス

How can TJA1465 determine that the current wake-up cause is a specific frame wake-up I would like to ask the experts, TJA1465 is only configured with WUF. When I perform a specific frame wake-up, how can I determine the current wake-up cause? I can be sure that the CW bit will be set to 1, but there are other messages being sent on the bus, and CW will also be set to 1, which will cause interference. Are there any other ways or registers to determine the wake-up cause Re: How can TJA1465 determine that the current wake-up cause is a specific frame wake-up The two wake-up distinctions are set in advance via CPNC / PNCOK, and he has a wake pin for local wake-ups. The TJA1465 supports remote wake-up via a CAN wake-up pattern (WUP) or selective wake-up via a CAN wake-up frame (WUF). --- So it's wake up with wake pin, configured with CPNC / PNCOK that is selected to wake up, do not configure CPNC / PNCOK to wake up is WUP wake up, explain clearly? Re: How can TJA1465 determine that the current wake-up cause is a specific frame wake-up Thank you very much for your answer. Maybe I didn't describe it clearly. I have already implemented Specific Frame Wake-up (WUF). When the ECU is awakened, I would like to know if there is a way to determine through register setting or other methods that the reason for the wake-up is due to this specific frame, because there are other wake-up sources in the entire network that need to be distinguished Re: How can TJA1465 determine that the current wake-up cause is a specific frame wake-up These two wakeups are still fundamentally different see below, as well as the settings before the wakeup: CAN wake-up pattern (WUP) The CAN wake-up pattern (WUP) is used for two purposes. To activate CAN biasing in CAN Offline mode (transition from CAN offline to CAN OfflineBias) To trigger a CAN wake-up event The following conditions must be met to trigger a wake-up event via a CAN WUP. The CAN transceiver is in CAN Offline or CAN OfflineBias mode CAN wake-up enabled (CWE = 1) CAN wake-up frame detection (WUF) deactivated (CPNC = 0 or PNCOK = 0)   CAN wake-up frame (WUF) CAN partial networking through selective wake-up detection allows a device in a CAN network to be selectively woken up in response to a wake-up frame (WUF) on the CAN bus. Selective wake-up detection uses one of two filtering methods. Identifier-only filtering (PNDM = 0) Identifier + data length code + data mask filtering (PNDM = 1) The following conditions must be met to enable CAN WUF functionality. CAN biasing needs to be activated (CAN OfflineBias, CAN ListenOnly or CAN Active mode). CAN wake-up enabled (CWE = 1) CAN partial networking configuration completed (PNCOK = 1) CAN partial networking enabled (CPNC = 1) No CAN partial networking error detected (CPNERRS = 0)

s32k3 uart hello dear NXP team... I have configured the UART0 interrupt receive for s32k311...… I am trying to receive data in callback function but i am not Receiving any data...i dont know whats the issue....please resolve the issue....i have uploaded my project here below. Re: s32k3 uart Hi @leoCR7, The AsyncReceive function enables reception and immediately leaves function. The application has to get the receive status to know when the receive is complete. You can either repeatedly call GetReceiveStatus or use interrupt callback function and use callback events in it. After receiving is completed (defined number of bytes received), you need to call AsyncReceive again to start new reception. However, inside the callback, instead of calling AsyncReceive again, use the Lpuart_Uart_Ip_SetRxBuffer function for continuous reception. You can use AsyncReceive in the end transfer event. You can refer to this example routine: [RTD600 IP] S32K312-EVB Lpuart interrupt echo - NXP Community. It is based on the S32K312, but you can simply copy over the configuration. Best regards, Julián 

S32K146 - MBDT - 运行时数据存储& 在电源循环期间保留。 亲爱的恩智浦支持团队 希望这条信息能找到您，祝您一切安好。 我目前正在做一个涉及 S32K146 MCU 的项目，我正在使用 Simulink 来处理 EEPROM 操作。我在数据保留方面遇到了一些问题，一直无法解决，非常希望得到您的指导。 在我的设置中，我试图使用"Flash_EEEWrite" 块将数值存储到 EEPROM 中。我正在轮换重复序列块中的值，并在初始化"Flash_Config" 后写入这些值。为确保正确初始化，我还在执行任何写入操作前添加了 100 毫秒的延迟。 不过，在电源循环后，我写入的值不会被保留。以下是我的观察结果： 当 FLASH_EEEWrite 块的数据类型设置为 uint32_t 时，读回的值始终为 7fff（十六进制）。 当设置为 uint8_t 时，返回值为 82（十六进制）。 无论输入什么，这些值都是恒定的，并不反映我编写的值。 我不确定问题是出在 EEPROM 的配置上，还是出在我使用 Simulink 模块的方式上，又或者是对 FLASH_EEEWrite 模块在这种情况下如何工作的误解上。 我附上了我正在使用的 Simulink 模型，以帮助更清楚地说明设置。 您能否深入了解可能出现的问题，或者我应该遵循的任何建议步骤，以确保在电源循环期间可靠地进行EEPROM写入和保留？ 非常感谢你们的时间和支持。如果您能提供任何帮助或建议，我将不胜感激。

LS1017 - XSPI_B read errors Hello NXP Support Team, I have a read issue with the XSPI_B interface of the LS1017 device. Hardware Info/Setup: CPU XSPI_B is connected to a microsemi FPGA CPU platform frequency = 400 MHz, CPU speed = 1500 MHz --> XSPI Errata A-050568 is not applicable Single point-to-point connection (tracelength around 70mm, matched to +-2mm) DDR Mode 50 MHz (100Mbit) Only IP-Mode Commands are used for LS1017 DQS is driven by FPGA - provided read strobe(MCR0[RXCLKSRC]==3) DLL for DQS sampling point set to: SLVDLYTARGET=0xF ; DLLEN=0x1 ; OVRDEN=0x0 ; Other fields in DLLxCR kept as reset value (all zero) Only CS-Signal has a 4.75k pullup resistor The simulated signal integrity on PCB level looks fine Error/Test-Funcion: Initially a testfuction on the LS1017 (VxWorks operating system) generates a random pattern and writes it once to the a test memory within the FPGA. After the write transaction has finished the funcion reads the pattern periodically from the FPGA test memory an compares it to the original values (512 Bytes per read loop). Attached you can find an example console output of my test funcion showing the error. I tried to read and verify the test memory content 5000 times. In this case the first 1207 runs showed no errors. Run 1208 contained errors. The error pattern has conspicuous features: Errors occure 64 Byte aligned (=IP-Command length) --> (attached example: offset 384/64=6) Error is exactly 64 Byte long (=IP-Command length) --> (attached example: offset 448-384=63 Within the 64 error bytes only every second byte has errors --> falling edge of DQS? It appers that the second bytes are shifted for the whole 64 bytes Offset 384-391 expected: 0x d5 79 23 80 52 56 5e 4d Offset 384-391 actual: 0x d5 8a 23 79 52 80 5e 56 For other testfuncion runs the errors have the same features, but at different runs + offsets. My Questions: Have you seen similar read issues in the past  In the Reference Manual Figure 187. DQS is drawn in phase with A_SCLK/B_SCLK, but in reality DQS rising/falling edge is shifted by round-trip-time + FPGA lead time. (in our case in the magnitude of 8 to 10 ns). Can you provide more information on how internal DQS sampling mechanism / DLL delay line is working? (e. g. timebase for DLL) Datasheet Table 49. contains a formula for CS output hold time/ CS output delay with the parameter T/2. T is the period of FSCK previous mentioned in the same table? FSCK = serial root clock? --> in our case T=10ns? Datasheet Figure 32.: FlexSPI DDR mode 2 = (MCR0[RXCLKSRC]=0x3)? TFSIDVW Value from Table 48 ist also applicable to DDR mode with MCR0[RXCLKSRC]=0x3 Best regards SL QorIQ LS1 Devices Re: LS1017 - XSPI_B read errors Hello @Stefan_L  Hope this email finds you well, This may be a synchronization issue, I would like to ask you a few questions, Did you consider the note from the section?: 18.5.14.4 DLL configuration for sampling: If serial root clock is lower than 100 MHz, DLL is unable to lock on half cycle of serial root clock because the delay cell number is limited in delay chain. Then DLL should be configured as following instead: — OVRDEN=0x1 — OVRDVAL=N; Each delay cell in DLL is about 75 ps~225 ps. The delay of DLL delay chain is (N * Delay_cell_delay), N should be set based on max. DDR frequency that current project supported, N = 17,please notice this is a recommended value. May need to adjust in real application if facing failure. — Other fields in DLLxCR should be kept as reset value (all zero) Could you please provide us with the root clock signals waveforms from the LS1017? Did you consider the information from the section "18.6.6 Application on FPGA device " from the QorIQ LS1028A Reference Manual, Rev. 0, 12/2019?  Have a great day. BR, Hector V

K32W0xx voltage ripple problems We now have problems with two issues with K32W041: Voltage ripple at Vbat Voltage ripple at Vbat We have followed up the power design for the K21W041 according AN12893, Using the DC-DC Feature. So the correct decoupling capacitors, the PCB design rules.  No concessions on that. We measure upto 40mVpp ripple on Vbat.  This is caused by the DCDC of the chip. We need extra information to reduce this ripple. What type of DCDC regulator is used? What is the value of the switching current? How is the switching current controlled? What type of feedback controller is used? Provide an block diagram / architecture of the DCDC We need to reduce the ripple and switching current HW-Open-Source Re: K32W0xx voltage ripple problems Hello, Could you please help us check if this issue is also present on the EVK? Let me know your findings. Best Regards, Ana Sofia, Re: K32W0xx voltage ripple problems Hi Sofia,  thanks for your response. The hints you give, were already studied by me.  Thats the reason, I started this post. Sorry to say,  but that information does not answere any of my questions in this post. I need expert information to optimse the DCDC implementation to improve our application. Answeres to the first questions will help for that.. 🙂 Re: K32W0xx voltage ripple problems Hello, Hope you are doing well. The internal DCDC module in K32W061/41 is a buck converter which converts an input supply voltage to a fixed output voltage. I would recommend checking the K32W Hardware Design User Guide, which can be found under the K32W061/41 Product Page > Design Resources > K32W061 Manufacturing package The DCDC load current configuration depends on the inductance value in reference design and can be optimized to suit the load current of the application, the DC-DC inductor for K32W041A/AM-based schematics is 2.2 μH, see K32W Hardware Design User Guide section 4.1 Schematics design. You could also check sections 4.9 "DC-DC components" and 4.11.2 "VDD (radio), FB, VDD_PMU, VDDE, and VBAT decoupling", which have relevant information. On the User Manual section 4.2.1 you will find the DCDC system diagram. On the Data Sheet section 9.2 Schematic diagram you will find the Application diagram – battery powered solution. Could you help us review the schematics of your board following these recommendations? The best way to build a PCB the first time right with K32W061, QN9090 or JN5189 Best Regards, Sofia.

S32K146 - MBDT - Runtime data store & retention during power cycle. Dear NXP Support Team, I hope this message finds you well. I’m currently working on a project involving the S32K146 MCU, and I’m using Simulink to handle EEPROM operations. I’ve encountered some issues with data retention that I haven’t been able to resolve, and I’d really appreciate your guidance. In my setup, I’m trying to store values to EEPROM using the "Flash_EEEWrite" block. I’m rotating values from a Repeating Sequence block and writing them after initializing the "Flash_Config". To ensure proper initialization, I’ve also added a 100ms delay before performing any write operations. However, after a power cycle, the values I’ve written are not retained. Here’s what I’ve observed: When the data type of the FLASH_EEEWrite block is set to  uint32_t, the value read back is consistently 7fff(Hex) When set to uint8_t, the value returned is 82(hex). These values are constant regardless of the input, and do not reflect the values I’m writing. I’m not sure if the issue lies in the configuration of EEPROM, the way I’m using the Simulink blocks, or perhaps a misunderstanding of how the FLASH_EEEWrite block works in this context. I’ve attached the Simulink model I’m working with, in case it helps illustrate the setup more clearly. Would you be able to provide any insight into what might be going wrong, or any recommended steps I should follow to ensure reliable EEPROM writes and retention across power cycles? Thank you very much in advance for your time and support. I really appreciate any help or suggestions you can provide.

ボディ図に関する問題点の指摘 lv_drivers\display\monitor.c 作成本体の関数window_create 中の有段代コード iconSurface = SDL_CreateRGBSurfaceFrom(simulator_icon, 32, 32, 16, 32 * 2, 0xf000, 0x0f00, 0x00f0, 0x000f); SDL_SetWindowIcon(m->window, iconSurface); SDL_FreeSurface(アイコンサーフェス); これらの機能は SDL ボディのピクチャを表示することですが、パッケージ全体ではこのピクチャが配置される場所にも到達せず、許可が固定されているかどうかもわかりません。 これは修正できますか？ 追伸：私たちの仕事は、GuiGuider を使用して、Linux 上で実行可能なプログラムを構築することです。 Re: 提问关于窗体图标的问题 こんにちは、 @water spinach 、 ご投稿ありがとうございます。このコードは、GuiGuiderのデフォルトロゴであるSDLウィンドウアイコンの設定に使用されています。関連する画像データはソースコードに直接書き込まれています。コンパイルされたソフトウェアは変更できません。 ソフトウェアのソースコードは提供されていないため、ユーザーは変更できません。コードエディターで表示できるのは、ソフトウェアによって生成されたアプリケーションコードのみです。 これが役に立つことを願います。 BR、 セレステ

Facing issues with HSE Firmware on nxp s32k312 We are using the NXP S32K312 MCU and currently facing issues with the HSE firmware: 1.The HSE status register value appears corrupted (0x4038C107). 2.Unable to access HSE APIs due to this status corruption. 3.Attempts to erase or reflash the HSE firmware have failed. 4.Writing to MU0_TR1 register or memory to trigger erase/reset commands does not work. 5.Observed multiple software resets during a single external reset when debugger is connected. Request for Assistance: 1.Could you please provide the correct and recommended procedure to erase and reflash the HSE firmware on the S32K312? 2.If reflashing the HSE firmware is not possible due to the current corrupted state, what steps can be taken to recover the HSE or resolve the status register corruption? 3.Any known issues or workarounds for the multiple resets observed during hard reset with debugger attached? 4.How can I resolve the corrupted HSE status register issue and regain access to the HSE APIs? Process we followed HSE firmware flashing. step 1:We flashed the provided PINK file without IVT along with the demo application and the secure boot application ELF files. step2:Reset done Step3:Observed ?? marks at HSE locations 0x005d4000 and DCM registers Step4: We reflashed our bootloader at address 0x00400000 and the application at address 0x00442000 Step5:When performing a hard reset with the debugger connected, we observed multiple resets triggered from the software side, despite issuing only a single external reset command  Please find Screenshots for reference @lukaszadrapa Please help me to resolve these issues Re: Facing issues with HSE Firmware on nxp s32k312 Well, this is not supposed to happen. I have a couple of questions: What is version of your SBAF? You can read it at 0x4039_C020. Description can be found in Table 141 in HSE FW reference manual rev. 2.5. Which version of HSE FW did you installed? And was that AB_SWAP or FULL_MEM version? Which installation method did you use? Is there any application loaded in the flash? If so, how are the clocks configured? And notice that once HSE feature flag in UTEST is programmed, corresponding area in flash for HSE firmware is removed from memory map permanently. If HSE firmware is erased, this area won't be accessible again. The same is valid when AB_SWAP version is installed - in this case, there are two areas reserved for HSE firmware, one in active block, one in passive block. When AB_SWAP is installed, HSE OTA flag is programmed in UTEST, so both areas will be reserved for HSE firmware forever. Facing issues with HSE Firmware on nxp s32k312 Hi, I attempted to reinstall the HSE firmware on a new hardware platform. Initially, the HSE status register shows the bit '0' (indicating the presence of HSE firmware) correctly set. However, after performing a functional reset, this bit is cleared, and I am no longer able to access the HSE firmware — even though the memory allocated for it appears to be intact. Could you please clarify the expected behavior of the HSE status register after a functional reset? Additionally, what are the recommended reset handling steps to ensure the HSE firmware remains accessible post-reset? Re: Facing issues with HSE Firmware on nxp s32k312 The HSE firmware reference manual can be downloaded from this page from Documentation -> Secure files section: https://www.nxp.com/products/S32K3#documentation If it is not visible for your, it may be necessary to request the access rights: https://www.nxp.com/support/support/secure-access-rights:SEC-ACCESS Based on content of MU FSR register (0x4038C107), the HSE firmware is not present. That means you cannot run any HSE services. As I wrote in my first response, check HSE GPR register at 0x4039_C028. If bit 0 is cleared, there's no HSE firmware installed.  There are three methods how to install the firmware - by default location, via IVT or via MU. All of them are described in the HSE firmware reference manual.  Regards, Lukas Re: Facing issues with HSE Firmware on nxp s32k312 Hi, Thanks for the reply. I am currently unable to erase the HSE firmware. I attempted the method suggested previously—writing 0x57 into RAM and using the TR[1] mechanism—but it did not succeed in erasing the memory. Additionally, the HSE firmware APIs are not responding or functioning as expected. I am facing HSE firmware reinstallation issue as shown in figure. Could you please provide an alternative or updated method to forcefully erase or reset the HSE firmware? How to download HSE Firmware Reference Manual Re: Facing issues with HSE Firmware on nxp s32k312 Hi, Thanks for the reply. I am currently unable to erase the HSE firmware. I attempted the method suggested previously—writing 0x57 into RAM and using the TR[1] mechanism—but it did not succeed in erasing the memory. Additionally, the HSE firmware APIs are not responding or functioning as expected. I am facing HSE firmware reinstallation issue. Could you please provide an alternative or updated method to forcefully erase or reset the HSE firmware? Re: Facing issues with HSE Firmware on nxp s32k312 Hi @Anitha7  This seems to be the key point: "step 1:We flashed the provided PINK file without IVT along with the demo application and the secure boot application ELF files." Installation method via "default application NVM location" (no pointer to the pink file is defined in IVT) works only when there's no valid IVT in the flash. If you loaded the pink file to 0x400000 and some other applications with valid IVT to the flash, HSE firmware will not be installed.  According to your screenshots, HSE feature flag at 0x1B00_0000 has been already programmed because area at 0x5D_4000 is reserved for HSE firmware. Easiest solution - erase whole flash (including data flash) and load only the pink file at 0x40_0000. Reset the device and HSE firmware will be installed.  Then you can check HSE GRP register at 0x4039_C028. If bit 0 is set, HSE firmware is installed.  Regards, Lukas

K32W0xx 电压纹波问题 我们现在遇到了两个与 K32W041 有关的问题： Vbat 时的电压纹波 Vbat 时的电压纹波 我们根据 AN12893（使用 DC-DC 功能）跟进了 K21W041 的电源设计。因此，正确的去耦电容，PCB设计规则。在这一点上没有让步。 我们在 Vbat 上测量到高达 40mVpp 的纹波。 这是芯片的 DCDC 造成的。 我们需要额外的信息来减少这种涟漪。 使用哪种类型的 DCDC 稳压器？ 开关电流的值是多少？ 如何控制开关电流？ 使用哪种类型的反馈控制器？ 提供 DCDC 的方框图/结构图 我们需要降低纹波和开关电流 HW-开源 Re: K32W0xx voltage ripple problems 你好 能否请您帮助我们检查一下 EVK 是否也存在这个问题？ 让我知道你的发现。 顺祝商祺！ 安娜-索菲亚 Re: K32W0xx voltage ripple problems 你好，索菲亚，感谢您的回复。 你给出的提示，我已经研究过了。 这就是我写这篇文章的原因。 很抱歉，这些信息并没有回答我在本帖中提出的任何问题。 我需要专家信息来优化 DCDC 的实施，以改进我们的应用。 对第一个问题的回答将对此有所帮助。 🙂 Re: K32W0xx voltage ripple problems 你好 希望你一切顺利。 K32W061/41 中的内部直流/直流模块是一个降压变流器，可将输入电源电压转换为固定输出电压。 我建议查看 K32W 硬件设计用户指南，该指南可在 K32W061/41 产品页面 > 设计资源 > K32W061 制造代码包，软件包下找到 DC-DC 负载电流配置取决于参考设计中的电感值，可以进行优化以适应应用的负载电流，基于 K32W041A/AM 的示意图的 DC-DC 电感器为 2.2 μH，参见 K32W 硬件设计用户指南第 4.1 节原理图设计。 你也可以查看第 4.9 节 " DC-DC 元器件 " 和 4.11.2 " VDD（电台）、FB、VDD_PMU、VDD_PMU、VDDE 和 VBAT 解耦 "，其中包含相关信息。 在《用户手册》第 4.2.1 节中，您可以找到 DCDC 系统图。在数据表第 9.2 节的原理图中，您可以找到应用图 - 电池供电解决方案。 你能帮我们根据这些建议审查你的板的原理图吗？使用 K32W061、QN9090 或 JN5189 首次版本 PCB 的最佳方式 顺祝商祺！ 索菲亚

LS1017 - XSPI_B 读取错误 您好，恩智浦支持团队、 我在 LS1017 设备的 XSPI_B 接口上遇到了读取问题 。 硬件信息/设置： CPU XSPI_B 连接到 microsemi FPGA CPU 平台频率 = 400 MHz，CPU 速度 = 1500 MHz --> XSPI 勘误表 A-050568 不适用 单点对单点连接（线长约 70 毫米，匹配度 +-2 毫米） DDR 模式 50 MHz（100Mbit） LS1017 仅使用 IP 模式命令 DQS 由 FPGA 驱动 - 提供读取选通（MCR0[RXCLKSRC]==3） DQS 采样点的 DLL 设置为：slvdlyTarget=0xF；dllen=0x1；ovrden=0x0；dllxCR 中的其他字段保留为 RESET 值（全部为零） 只有 CS 信号有一个 4.75k 上拉电阻器 印刷电路板上的模拟信号完整性看起来很好 错误/测试信号： 首先，在 LS1017（VxWorks 操作系统）上进行测试，生成一个随机图案，并将其写入 FPGA 内的测试存储器一次。 写入事务完成后，该函数定期从 FPGA 测试存储器读取图案，并将其与原始值（每个读取循环 512 字节）进行比较。 请参阅附件中显示错误的测试功能控制台输出示例。 我尝试读取和验证测试内存内容 5000 次。在这种情况下，前 1207 次运行没有出现错误。运行 1208 包含错误。 错误模式具有明显的特征： 错误发生在 64 字节对齐（=IP 命令长度）-->（随附示例：偏移量 384/64=6） 错误正好是 64 字节长（=IP 命令长度）-->（随附示例：偏移量 448-384=63） 在 64 个错误字节内只有每一个字节都有错误——--> > DQS 的下降边缘？ 看来整个 64 字节的第二个字节被转移了 预计偏移 384-391： 0x d5 7923 8052 565e 4d 实际偏移 384-391： 0x d5 8a 23 7952 805e 56 在其他测试运行中，误差具有相同的特征，但运行和偏移量不同。 我的问题 您过去是否遇到过类似的阅读问题 在参考手册中，图 187。DQS 与 A_SCLK/B_SCLK 相位一致，但实际上 DQS 的上升/下降沿会受到往返时间 + FPGA 前置时间的影响。(我们的情况是 8 至 10 毫微秒）。能否提供更多信息，说明内部 DQS 采样机制/DLL 延迟线是如何工作的？(例如，DLL 的时基） 数据表 49.包含CS 输出保持时间/CS 输出延迟的公式，参数为 T/2。同表中提到的前 FSCK 周期是多少？FSCK = 串行根时钟？--> 在我们的情况下，T=10ns？ 图 32：FlexSPI DDR 模式 2 = (MCR0[RXCLKSRC]=0x3)?表 48 中的 TFSIDVW 值也适用于 MCR0[RXCLKSRC]=0x3 的 DDR 模式 顺祝商祺！ SL QorIQ LS1设备 Re: LS1017 - XSPI_B read errors 你好@Stefan_L 希望这封邮件能给你带来好运、 这可能是同步问题、 我想问你几个问题、 你是否考虑过该科的说明？ 18.5.14.4 DLL 采样配置： 如果串行根时钟低于 100 MHz，DLL 就无法锁定串行根时钟的半周期，因为延迟链中的延迟 单元数量有限。那么 DLL 的配置应改为： - OVRDEN=0x1 - OVRDVAL=N；DLL 中的每个延迟单元约为 75 ps~225 ps。DLL 延迟链的延迟为 (N * Delay_cell_delay)，N 应根据最大值设置。当前项目支持的 DDR 频率，N = 17，请注意这是推荐值。如果遇到故障，可能需要在实际应用中进行调整。 — DllxCR 中的其他字段应保留为 RESET 值（全部为零） 能否提供 LS1017 的根时钟信号波形？ 你是否考虑过 QorIQ LS1028A 参考手册 2019 年 12 月 0 修订版 " 18.6.6 FPGA 设备上的应用程序 " 部分中的信息？ 祝您有美好的一天。 BR、 赫克托五世

IMX8M MiniのMIPI-CSIプレスリリース、製品ニュースパイプラインが動作しない こんにちは、チームの皆さん メディア パイプラインを構成しようとしたときに、どうしても /dev/media0 ノードをユーザー空間に表示できません。私たちのユース CASEでは、Yoctoビルドを備えたカスタム統合ボードで Compulab IMX8M Mini SOM を使用しています。Allied ビジョン カメラを同社の Alvium CSI2 ドライバと統合しようとしています。 主な基本的な質問: カーネルとデバイス ツリーが正しく設定されていれば、パイプラインが正しく構成されていれば /dev/media0 ノードは引き続き表示されますか?または、パイプラインを正常に開始するには、ドライバをロードする必要がありますか?いずれにしても、何をしても media0 ノードは表示されCANません。 起動時には、ボードのセットアップによりカメラがまだ使用可能になっていません。ユーザー空間に入ったら（電源レギュレータが設定され、カメラの準備が整った後）、ドライバをこの出力に再バインドします。 root@b2qt-imx8mm-lpddr4-evk:/usr/share/BoardSetup-scripts# ./RebindCamera.sh AVT カメラ ドライバを再バインドしています... ./RebindCamera.sh:7行目: echo: 書き込みエラー: そのようなデバイスはありません [ 43.335322] avt_csi2 0-003c: avt_probe[5107]: /usr/src/debug/avt-csi2/1.2.0+git/avt-csi2.c [ 43.344799] avt_csi2 0-003c: avt_probe[5147]: パワーダウンGPIOが定義されていません [ 43.351676] avt_csi2 0-003c: avt_probe[5164]: devm_gpiod_get_optional(dev, "reset-gpios" が成功しました [ 43.360713] avt_csi2 0-003c: avt_probe[5171]: fwnode_property_present が mipi_csi を見つけられませんでした [ 43.369373] avt_csi2 0-003c: avt_probe[5188]: bcrm_wait_timeoutが見つかりません。デフォルト値を使用してください [ 43.377842] avt_csi2 0-003c: avt_probe[5191]: bcrm_wait_timeout が 3000ms に設定されました [ 43.385046] avt_csi2 0-003c: avt_csi2_check_mipicfg[4586]: ep_cfg.bus.mipi_csi2.num_data_lanes1 [ 43.393965] avt_csi2 0-003c: avt_csi2_check_mipicfg[4588]: v4l2_fwnode_ep.nr_of_link_frequencies2 [ 43.402965] avt_csi2 0-003c: avt_csi2_check_mipicfg[4593]: v4l2_fwnode_ep.link-frequencies0 値 445500000 [ 43.412824] avt_csi2 0-003c: avt_csi2_check_mipicfg[4593]: v4l2_fwnode_ep.link-frequencies 1 値 891000000 [ 43.422688] avt_csi2 0-003c: avt_probe[5213]: powerdown-gpios powerdownが定義されていません [ 43.430332] avt_csi2 0-003c: avt_probe[5228]: reset-gpios が定義されていません [ 43.436726] avt_csi2 0-003c: avt_reset[2080] [ 43.443043] avt_csi2 0-003c: wait_camera_available[2025]: カメラのシャットダウンを待機しています... [ 44.648643] avt_csi2 0-003c: wait_camera_available[2033]: カメラがI2C転送に応答するのを待っています... [ 45.269281] kauditd_printk_skb: 15 個のコールバックが抑制されました [ 45.269292] 監査: タイプ=1334 監査(1723754849.880:26):プログラムID=21 オペレーション=UNLOAD [ 46.664540] avt_csi2 0-003c: wait_camera_available[2054]: ハートビートがサポートされています。ハートビートがアクティブになるのを待っています。 [ 49.878985] avt_csi2 0-003c: wait_camera_available[2064]: ハートビートがアクティブ [ 49.949573] avt_csi2 0-003c: read_cci_registers[748]: regmap_bulk_read(camera->regmap8, cci_cmd_tbl[CCI_REGISTER_LAYOUT_VERSION ].アドレス ret 540 [ 49.969505] avt_csi2 0-003c: cciレイアウトバージョンb: 0x00000100 [ 49.975362] avt_csi2 0-003c: cciレイアウトバージョンa: 0x00010000 [ 49.981170] avt_csi2 0-003c: avt_probe[5285]: read_cci_registers が成功しました [ 49.989267] avt_csi2 0-003c: avt_probe[5302]: bcrm_version_check が成功しました [ 49.996951] avt_csi2 0-003c: bcrm_get_write_handshake_availibility[704]: BCRM書き込みハンドシェイクがサポートされました! [ 49.996975] avt_csi2 0-003c: カメラALVIUM 1500 C-501c NIRを発見 [ 50.014014] avt_csi2 0-003c: avt_probe[5315]: ファームウェアバージョン: 0.6.0.8c98 ret = 0 [ 50.024773] avt_csi2 0-003c: gcprmのバージョンを修正 [ 50.029887] avt_csi2 0-003c: avt_probe[5353]: INIT_WORK(&camera->bcrm_wrhs_work, bcrm_wrhs_work_func); [ 50.046953] avt_csi2 0-003c: avt_get_sensor_capabilities[4409]: csiクロック [ 50.046953] カメラ範囲: 40000000:750000000 Hz [ 50.046953] dts リンク周波数数 2 [ 50.046953] dts link_frequencies[0] 445500000 Hz [ 50.103673] avt_csi2 0-003c: avt_get_sensor_capabilities[4450]: カメラから読み取ったCSIクロック: 443750000 Hz [ 50.113207] avt_csi2 0-003c: avt_get_sensor_capabilities[4454]: 最小解像度と最大解像度を取得する [ 50.128752] avt_csi2 0-003c: avt_init_avail_formats[1840]: MEDIA_BUS_FMT_UYVY8_2X8/V4L2_PIX_FMT_UYVY/MIPI_CSI2_DT_YUV422_8Bを追加 利用可能な形式のリスト -1 - 1 [ 50.152546] avt_csi2 0-003c: avt_init_avail_formats[1841]: MEDIA_BUS_FMT_UYVY8_1X16/V4L2_PIX_FMT_UYVY/MIPI_CSI2_DT_YUV422_8を追加 B 利用可能な形式のリスト -1 - 1 [ 50.167322] avt_csi2 0-003c: avt_init_avail_formats[1842]: MEDIA_BUS_FMT_YUYV8_1X16/V4L2_PIX_FMT_YUV422P/MIPI_CSI2_DT_YUV42を追加 2_8B 利用可能な形式のリスト -1 - 1 [ 50.182333] avt_csi2 0-003c: avt_init_avail_formats[1843]: MEDIA_BUS_FMT_YUYV8_2X8/V4L2_PIX_FMT_YUYV/MIPI_CSI2_DT_YUV422_8Bを追加 利用可能な形式のリスト -1 - 1 [ 50.197003] avt_csi2 0-003c: avt_init_avail_formats[1844]: MEDIA_BUS_FMT_VYUY8_2X8/V4L2_PIX_FMT_VYUY/MIPI_CSI2_DT_YUV422_8Bを追加 利用可能な形式のリスト -1 - 1 [ 50.211670] avt_csi2 0-003c: avt_init_avail_formats[1849]: MEDIA_BUS_FMT_RGB888_1X24/V4L2_PIX_FMT_RGB24/MIPI_CSI2_DT_RGB888を追加 利用可能な形式のリスト -1 - 1 [ 50.226343] avt_csi2 0-003c: avt_init_avail_formats[1850]: MEDIA_BUS_FMT_RBG888_1X24/V4L2_PIX_FMT_RGB24/MIPI_CSI2_DT_RGB888を追加 利用可能な形式のリスト -1 - 1 [ 50.241008] avt_csi2 0-003c: avt_init_avail_formats[1851]: MEDIA_BUS_FMT_BGR888_1X24/V4L2_PIX_FMT_RGB24/MIPI_CSI2_DT_RGB888を追加 利用可能な形式のリスト -1 - 1 [ 50.255682] avt_csi2 0-003c: avt_init_avail_formats[1852]: MEDIA_BUS_FMT_RGB888_3X8/V4L2_PIX_FMT_RGB24/MIPI_CSI2_DT_RGB888を追加 利用可能な形式のリスト -1 - 1 [ 50.270271] avt_csi2 0-003c: avt_init_avail_formats[1856]: MEDIA_BUS_FMT_SGRBG8_1X8/V4L2_PIX_FMT_SGRBG8/MIPI_CSI2_DT_RAW8 t を追加 o 利用可能な形式のリスト 1 - 1 [ 50.284685] avt_csi2 0-003c: avt_init_avail_formats[1863]: MEDIA_BUS_FMT_SGRBG10_1X10/V4L2_PIX_FMT_SGRBG10/MIPI_CSI2_DT_RAWを追加 10 利用可能な形式のリスト 1 - 1 [ 50.320636] avt_csi2 0-003c: avt_init_controls[3359]: コントラストコントロール (0x980901) はカメラでサポートされていません [ 50.357183] avt_csi2 0-003c: avt_init_controls[3359]: シャープネスコントロール (0x98091b) はカメラでサポートされていません [ 50.367712] avt_csi2 0-003c: avt_update_sw_ctrl_state[2840]: ソフトウェアトリガーコントロールが見つかりません! [ 50.369213] avt_csi2 0-003c: avt_update_sw_ctrl_state[2840]: ソフトウェアトリガーコントロールが見つかりません! [ 50.378025] avt_csi2 0-003c: avt_update_sw_ctrl_state[2840]: ソフトウェアトリガーコントロールが見つかりません! [ 50.412857] mxc_mipi-csi 32e30000.mipi_csi:登録されたセンササブデバイス: avt_csi2 0-003c [ 50.429900] avt_csi2 0-003c: カメラ avt_csi2 0-003c が登録されました [ 50.435940] avt_csi2 0-003c: -> avt_probe[5420]: sysfsグループが作成されました!（0） [ 50.446676] avt_csi2 0-003c: avt_probe[5442]: プローブ成功! [ 50.378025] avt_csi2 0-003c: avt_update_sw_ctrl_state[2840]: ソフトウェアトリガーコントロールが見つかりません! [ 50.412857] mxc_mipi-csi 32e30000.mipi_csi:登録されたセンササブデバイス: avt_csi2 0-003c [ 50.429900] avt_csi2 0-003c: カメラ avt_csi2 0-003c が登録されました [ 50.435940] avt_csi2 0-003c: -> avt_probe[5420]: sysfsグループが作成されました!（0） [ 50.446676] avt_csi2 0-003c: avt_probe[5442]: プローブ成功! root@b2qt-imx8mm-lpddr4-evk:/usr/share/BoardSetup-scripts# この時点では、カメラはセットアップされ、ストリーミングの準備ができていると想定されますが、フレームやデータをユーザー空間に取り込むことはできません。添付の TestStream.sh スクリプトを使用します。 root@b2qt-imx8mm-lpddr4-evk:/usr/share/BoardSetup-scripts# ./TestStream.sh ./TestStream.sh:1行目: amera: コマンドが見つかりません === カメラストリーミングコントロール === 1. 現在のカメラの状態を確認します。 [ 76.502724] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 ビデオキャプチャのフォーマット:[ 76.511315] mxc_mipi-csi 32e30000.mipi_csi:フォーマットが一致しません 幅/高さ: 0/0 [ 76.519017] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 ピクセル形式: '' 分野: 任意 1行あたりのバイト数: 0 画像サイズ: 0 カラースペース: デフォルト Tra[ 76.537857] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 nsfer関数: デフォルト（[76.548706] avt_csi2 0-003cにマップ: avt_core_ops_s_power[2156]+: on 0、camera->power_count 1 記録。709） YCbCr/HSVエンコーディング: デフォルト（ITU-R 601にマップ） 量子化: デフォルト (フルレンジにマップ) フラグ: 2. 利用可能なco[ 76.570719] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: on 1, camera->power_count 0をリストします コントロール: 3. 利用可能なフォームをリストします[ 76.581151] mxc_mipi-csi 32e30000.mipi_csi:フォーマットが一致しません ats: ioctl: VIDIOC_ENUM_FMT Ty[ 76.589396] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 pe: ビデオキャプチャ 4. 基本的なフォーマットを設定する: [ 76.611180] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.619262] mxc_mipi-csi 32e30000.mipi_csi:フォーマットが一致しません ピクセルフォーマット「UYVY」が無効です[76.625042] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: on 0、camera->power_count 1 5. ストリーミング コントロールがあるかどうかを確認します。 [ 76.647122] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.655283] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 6. ストリーミングを有効にしてみます（コントロールが存在する場合）。 [ 76.672441] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.682040] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 ストリーミング V4L2 コントロールが見つかりません [ 76.699454] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.708214] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 stream_enable コントロールが見つかりません 7. 取得開始を試みます（AVT 固有）: [ 76.724226] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.733618] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 取得開始コントロールが見つかりません 8. 露出とゲインをチェックします（適切であることを確認します）。 [ 76.749702] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.759271] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 露出制御なし [ 76.775975] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.784748] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 ゲインコントロールなし 9. コントロールが存在する場合は、適切な露出/ゲインを設定します。 [ 76.801835] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.810768] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 露出を設定できません [ 76.827415] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.837494] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 ゲインを設定できません 10. 設定後にフレームをキャプチャしてみます。 ./TestStream.sh:47行目: タイムアウト: コマンドが見つかりません ❌ ストリーミング設定後もデータがありません 11. カーネル メッセージでストリーミング ステータスを確認します。 [ 76.784748] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 [ 76.801835] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.810768] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 [ 76.827415] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン1、カメラ->power_count 0 [ 76.837494] avt_csi2 0-003c: avt_core_ops_s_power[2156]+: オン0、カメラ->power_count 1 root@b2qt-imx8mm-lpddr4-evk:/usr/share/BoardSetup-scripts# 現在、フォーマットが一致しないため、/dev/media0 ノードのプレスリリース、製品ニュース-ctl を介してリセットして変更するつもりです。しかし、それは表示されません。 以下は、DTS の関連する中核部分です。 // I2Cバス上でカメラを定義する &i2c1 { /* * I2C アドレス 0x21 に PCAL6416A GPIO エクスパンダーを定義します。 * 参照できるように、「gpio_expander」というラベルを付けます。 */ gpio_expander: pcal6416a@21 { 互換性 = "nxp、pcal6416"; <0x21> レジスタ <2> = !; gpio コントローラ; #gpioセル =; }; アルビウム: アルビウム@3c { 互換性 = "alliedvision、avt_csi2"; レジスタ =<0x3c> �; ステータス = "正常"; pinctrl-names = "デフォルト"; pinctrl-0 = <&pinctrl_alvium_clk>、<&pinctrl_alvium_gpio>; // Attollo デイカメラ用ハードウェア設定 電源 = <&dayCam_step2>; リセットgpios = <&gpio1 15 GPIO_ACTIVE_LOW>; クロック = <&clk IMX8MM_CLK_CLKO1>; クロック名 = "csi_mclk"; 割り当てられたクロック = <&clk IMX8MM_CLK_CLKO1>; 割り当てられたクロックの親 = <&clk IMX8MM_CLK_24M>; 割り当てられたクロックレート = <24000000>; ポート { レジスタ = <0>; alvium_mipi_ep: エンドポイント { リモートエンドポイント = <&mipi1_sensor_ep>; データレーン = <2>; リンク周波数 = /ビット/ 64 <445500000 891000000>; mipi-csi; }; }; }; }; &mipi_csi_1 { ステータス = "正常"; /delete-node/ ポート; ポート { mipi1_sensor_ep: エンドポイント@1 { レジスタ = <1>; リモートエンドポイント = <&alvium_mipi_ep>; データレーン = <2>; csis-hs-settle = <13>; csis-clk-settle = <2>; csis-wclk; }; csi1_mipi_ep: エンドポイント@2 { レジスタ = <2>; リモートエンドポイント = <&csi1_bridge_in>; }; }; }; &csi1_bridge { ステータス = "正常"; fsl、mipi モード; /delete-node/ ポート; ポート { csi1_bridge_in: エンドポイント { リモートエンドポイント = <&csi1_mipi_ep>; }; }; }; / { dayCam_step1: camPowerEnable { compatible = "レギュレータ固定"; レギュレータ名 = "dayCam-Power-Enable"; gpio = <&gpio_expander 5 GPIO_ACTIVE_HIGH>; アクティブハイを有効にする; レギュレータ常時オン; }; dayCam_step2: dayCamI2cEnable { compatible = "レギュレータ固定"; レギュレータ名 = "dayCam-i2c-Power-Enable"; vin-supply = <&dayCam_step1>; gpio = <&gpio4 26 GPIO_ACTIVE_HIGH>; アクティブハイを有効にする; レギュレータ常時オン; // startup-delay-us = <2600000>; // 100ms待つ }; }; ご協力やアイデアをいただければ大変助かります。

S32K3xx UART Baud Rate Tolerance We are using an S32K310 with an external 16MHz crystal. Crystal is feeding the PLL for 120MHz out to CORE_CLK. The AIPS_PLAT_CLK is running at 60MHz. I'm trying to determine how much tolerance the UART (for LIN) baud rate will have from this arrangement. I have 50ppm of error from the crystal. I need to add jitter from the PLL to get full tolerance of the 60MHz AIP_PLAT_CLK. How do we include jitter in this AIPS_PLAT_CLK tolerance?  From there, do I use the equation below to find a baud rate tolerance % for my UART? I see in the UART section of the S32K3xx RM how to calculate baud error using SBR and OSR values. Would I simply use this equation for both Fmin / Fmax of the module clock to find my min / max baud rate?   Re: S32K3xx UART Baud Rate Tolerance Hi @jmnemer, 1. The formulas in 77.3.1 should be used to calculate actual baud rate, and chapter 77.3.3 should be used to estimate tolerance to baud rate mismatch. SLOW refers to when the receiver is slower than the transmitter and FAST refers to the opposite. 2. This 840ps represents the worst-case (max) jitter value. I think it is better to use the RMS value, rather than pk-pk jitter value, unless you are designing for the absolute worst-case scenario. The RMS jitter value can be calculated as such (with +/- 7 sigma considered): 840ps/14 = 60ps.  Now, the clock at 120MHz gives a period of 8.333ns or 8333ps; meaning the jitter % can be calculated: 60ps/8333ps = 0.72%. Adding the 50ppm tolerance (0.005%, or in your case, calculated 0.0068) gives us of 0.7268% of total tolerance, which can be used to calculate Fmin and Fmax for the AIPS_PLAT_CLK (60 MHz). However, I don't know if this can be considered as the PLL overall tolerance, so I'm going to raise a support ticket to the SW to confirm this. I will get back with a response as soon as I get some information from the internal team. Best regards, Julián Re: S32K3xx UART Baud Rate Tolerance Hello Julián,  Thank you for your support! I do have a few follow up questions: 1. When are the equations in 77.3.1 vs 77.3.3 expected to be used? I get quite a different value when I calculate using all 3 equations. What is significance of FAST vs SLOW?  2. How do you properly add the PLL jitter into the AIPS_PLAT_CLK tolerance? I see in the S32K3xx DS that for integer mode at 120MHz we have 353ps cycle jitter and 840ps accumulated jitter. DS states that these figures are 7sigma from RMS. How do I use these to find my actual Fmin / Fmax. I have the crystal's ~50ppm calculated to about +/-0.0068%. How do I add the jitter into this? If I simply add/subtract the 840ps to the period, I end up with poor tolerance error (> 10%). That doesn't seem correct to me. Are we expected to use the RMS value on this parameter?  Thanks! Re: S32K3xx UART Baud Rate Tolerance Hi @jmnemer, Yes. I believe your implementation is correct. Since chapter 77.3.2 & 77.3.3 does not include clock uncertainty or jitter from the clock source, you can use the baud rate formula with Fmin and Fmax values to determine the range of your baud rate, and from that, calculate the baud error %. You must estimate the total frequency variation of the clock with crystal tolerance + PLL jitter. However, keep in mind that in the LIN driver, calculations are performed automatically assuming a fixed OSR = 16U by default. Best regards, Julián

S32K3xx UART 波特率公差 我们使用的是带有外置 16MHz 晶振的 S32K310。晶体为 PLL 供电，120MHz 输出至 CORE_CLK。AIPS_PLAT_CLK 的运行频率为 60MHz。我正试图确定 UART（用于 LIN）波特率对这种安排的容差有多大。晶体的误差为 50ppm。我需要增加 PLL 的抖动，以获得 60MHz AIP_PLAT_CLK 的完全容差。如何将抖动纳入 AIPS_PLAT_CLK 容差？ 在此基础上，我是否要使用下面的公式找出 UART 的波特率容差% ？我在 S32K3xx RM 的 UART 部分看到如何使用 SBR 和 OSR 值计算波特误差。我是否只需将此公式用于模块时钟的 Fmin / Fmax，就能找到最小/最大波特率？ Re: S32K3xx UART Baud Rate Tolerance 嗨，@jmnemer、 1.应使用77.3.1中的公式计算实际波特率，并使用77.3.3章估算波特率不匹配的容差。慢速是指接收机比发射器慢时，FAST 指的是相反的情况。 2.840ps 代表最坏情况下的最大抖动值。我认为最好使用有效值，而不是 pk-pk 抖动值，除非您在设计时考虑到绝对最坏的情况。 均方根抖动值可以这样计算（考虑 +/- 7 sigma）：840ps/14 = 60ps。 现在，120MHz 的时钟周期为 8.333ns 或 8333ps，这意味着可以计算出抖动% ：60ps/8333ps = 0.72% 。 加上 50ppm 的公差（0.005% ，或在您的情况下计算出的 0.0068），我们就得到了 0.7268% 的总公差，可用来计算 AIPS_PLAT_CLK (60 MHz) 的 Fmin 和 Fmax。 不过，我不知道这是否可以被视为 PLL 的总体容差，所以我打算向 SW 提出支持票据，以确认这一点。 一旦我从内部团队获得一些信息，我将尽快回复。 致以最诚挚的问候， Julián Re: S32K3xx UART Baud Rate Tolerance 你好，胡利安 、 感谢您的支持！我有几个后续问题： 1.77.3.1 与 77.3.3 中的公式预计何时使用？当我使用所有 3 个等式进行计算时，得到的数值大相径庭。快与慢的意义何在？ 2.如何将 PLL 抖动正确加入 AIPS_PLAT_CLK 容差？我在 S32K3xx DS 中看到，在 120MHz 的整数模式下，周期抖动为 353ps，累积抖动为 840ps。DS 指出，这些数字与 RMS 相差 7sigma。如何使用这些数据来找到实际的 Fmin / Fmax？我计算出晶体的 ~50ppm 值约为 +/-0.0068% 。如何将抖动加入其中？如果我简单地将 840ps 加/减去周期，最终会产生较差的公差误差 (> 10%)。我觉得这不对。我们是否应该使用该参数的有效值？ 谢谢您！ Re: S32K3xx UART Baud Rate Tolerance 嗨，@jmnemer、 是的。我相信你的实施是正确的。由于第77.3.2 & 77.3.3章不包括来自时钟源的时钟不确定性或抖动，因此可以使用波特率公式中的 Fmin 和 Fmax 值来确定波特率范围，并由此计算波特误差% 。 您必须估算出晶体容差 + PLL 抖动的时钟总频率变化。不过，请记住，在 LIN 驱动程序中，计算是自动进行的，默认情况下假定固定 OSR = 16U。 致以最诚挚的问候， Julián

s32k3 uart 你好，亲爱的恩智浦团队...... ，我已经为 s32k311 配置了 UART0 中断接收......，我正试图在回调函数中接收数据，但我没有接收到任何数据。我不知道问题出在哪里....，请解决这个问题....，我已将我的项目上传到下面。 Re: s32k3 uart 你好，@leoCR7、 AsyncReceive 功能启用接收功能，并立即离开功能。 应用程序必须获取接收状态，才能知道接收何时完成。您可以反复调用 GetReceiveStatus 或使用中断回调函数，并在其中使用回调事件。接收完成后（已定义的接收字节数），您需要再次调用 AsyncreCeive 以开始新的接收。 不过，在回调内部，不要再次调用 AsyncReceive，而是使用 Lpuart_Uart_Ip_SetRxBuffer 函数进行连续接收。您可以在传输结束事件中使用 AsyncReceive。 您可以参考此示例例程：[RTD600 IP] S32K312-EVB Lpuart 中断回声 - NXP Community.它以 S32K312 为基础，但只需复制其配置即可。 致以最诚挚的问候， Julián

在 nxp s32k312 上遇到 HSE 固件问题 我们使用的是 NXP S32K312 MCU，目前在 HSE 固件方面遇到了问题： 1.HSE 状态寄存器值出现损坏 (0x4038C107)。 2.由于状态损坏，无法访问 HSE API。 3.尝试清除或重新刷新 HSE 固件失败。 4. 写入 MU0_TR1 寄存器或内存以触发擦除/RESET 命令不起作用。 5. 连接调试器后，观察到在一次外部 RESET 期间进行了多次软件 RESET。 请求援助： 1.请提供在 S32K312 上清除和重新刷新 HSE 固件的正确和推荐程序？ 2.如果由于当前损坏状态而无法重新刷新 HSE 固件，可以采取哪些步骤恢复 HSE 或解决状态寄存器损坏问题？ 3.在连接调试器的情况下进行硬 RESET 时观察到的多次 RESET 是否有任何已知问题或变通方法？ 4.如何解决 HSE 状态寄存器损坏问题，并重新获得对 HSE API 的访问权限？ 我们遵循了 HSE 固件闪存的流程。 第 1 步：我们刷新了提供的没有 IVT 的 PINK 文件以及演示应用程序和安全启动应用程序 ELF 文件。 第 2 步：RESET 完成第 3 步：观察到？在 HSE 位置 0x005d4000 和 DCM 寄存器处进行标记 第 4 步：我们在地址 0x00400000 处重新刷新了引导加载程序，在地址为 0x00442000 步骤5：在连接调试器的情况下执行硬 RESET 时，尽管只发出一个外部 RESET 命令，但我们观察到从软件端触发了多次 RESET 请查找屏幕截图以供参考 @lukaszadrapa请帮我解决这些问题 Re: Facing issues with HSE Firmware on nxp s32k312 这是不应该发生的。我有几个问题： 你们的 SBAF 是什么版本？您可以在 0x4039_C020 读取它。描述可以在 HSE FW 参考手册修订版的表 141 中找到。2.5. 您安装的是哪个版本的 HSE FW？是 AB_SWAP 还是 FULL_MEM 版本？ 您使用了哪种安装方法？闪存中是否加载了任何应用程序？如果是，时钟是如何配置的？ 请注意，一旦UTEST 中的 HSE 功能标志被编程，闪存中用于 HSE 固件的相应区域就会从内存映射中永久删除。如果删除了 HSE 固件，就无法再访问该区域。安装 AB_SWAP 版本时也是如此 - 在这种情况下，为 HSE 固件预留了两个区域，一个在活动块中，另一个在被动块中。安装 AB_SWAP 后，HSE OTA 标志被编程到 UTEST 中，因此这两个区域将永远保留给 HSE 固件。 Facing issues with HSE Firmware on nxp s32k312 您好， 我尝试在新的硬件平台上重新安装 HSE 固件。最初，HSE 状态寄存器正确设置了位 "0"（表示存在 HSE 固件）。但是，在执行功能RESET后，该位被清除，我无法再访问 HSE 固件——尽管分配给它的内存似乎完好无损。 能否请您澄清一下功能 RESET 后 HSE 状态寄存器的预期行为？此外，为确保 HSE 固件在 RESET 后仍可访问，推荐的 RESET 处理步骤有哪些？ Re: Facing issues with HSE Firmware on nxp s32k312 HSE 固件参考手册可从此页面的 “文档-> 安全文件” 部分下载： https://www.nxp.com/products/S32K3#documentation 如果您看不到，可能需要申请访问权限： https://www.nxp.com/support/support/secure-access-rights:SEC-ACCESS 根据 MU FSR 寄存器（0x4038C107）的内容，HSE 固件不存在。这意味着您不能运行任何 HSE 服务。正如我在第一个回复中所写，请检查 0x4039_C028 的 HSE GPR 寄存器。如果第 0 位清零，则没有安装 HSE 固件。 安装固件有三种方法：默认位置、通过 IVT 或通过 MU。所有这些都在 HSE 固件参考手册中进行了描述。 此致， Lukas Re: Facing issues with HSE Firmware on nxp s32k312 你好、 感谢您的回复。 我目前无法擦除 HSE 固件。我尝试了之前建议的方法--将 0x57 写入 RAM 并使用 TR[1] 机制--但未能成功擦除内存。此外，HSE 固件 API 也未按预期响应或运行。如图所示，我遇到了重新安装 HSE 固件的问题。 你能否提供一种替代或更新的方法来强制删除或 RESET HSE 固件？ 如何下载 HSE 固件参考手册 Re: Facing issues with HSE Firmware on nxp s32k312 你好， 感谢您的答复。 我目前无法清除 HSE 固件。我尝试了之前建议的方法--将 0x57 写入 RAM 并使用 TR[1] 机制--但没有成功擦除内存。此外，HSE 固件应用程序接口未按预期响应或运行。我遇到了重新安装 HSE 固件的问题。 你能否提供一种替代或更新的方法来强制删除或 RESET HSE 固件？ Re: Facing issues with HSE Firmware on nxp s32k312 你好@Anitha7 这似乎是关键所在： " 步骤 1：我们刷新了提供的没有 IVT 的 PINK 文件以及演示应用程序和安全启动应用程序 ELF 文件。" 通过"默认应用程序 NVM 位置" （IVT 中没有定义指向粉色文件的指针）的安装方法仅在闪存中没有有效的 IVT 时有效。如果将粉色文件加载到 0x400000，并将其他具有有效 IVT 的应用程序加载到闪存，则无法安装 HSE 固件。 根据您的截图，0x1B00_0000 位置的 HSE 功能标志已被编程，因为 0x5D_4000 位置的区域为 HSE 固件预留。最简单的解决方案是擦除整个闪存（包括数据闪存），只加载 0x40_0000 位置的粉色文件。RESET 设备，将安装 HSE 固件。 然后检查 HSE GRP 寄存器 0x4039_C028。如果第 0 位被设置，则安装了 HSE 固件。 此致， Lukas

S32K3xx UARTボーレート許容範囲 外部 16MHz 水晶を備えた S32K310 を使用しています。クリスタルは 120 MHz の PLL を CORE_CLK に供給しています。AIPS_PLAT_CLK は 60MHz で動作しています。この配置から、UART (LIN 用) ボー レートの許容範囲がどの程度になるかを判断しようとしています。水晶からの誤差は 50ppm です。60MHz AIP_PLAT_CLK の許容範囲を完全に得るには、PLL からジッターを追加する必要があります。この AIPS_PLAT_CLK 許容値にジッターを含めるにはどうすればよいでしょうか? そこから、以下の式を使用して UART のボーレート許容値 % を見つければよいのでしょうか?S32K3xx RM の UART セクションで、SBR と OSR 値を使用してボー エラーを計算する方法を確認します。最小/最大ボーレートを見つけるには、モジュール クロックの Fmin / Fmax の両方にこの式を使用するだけでよいのでしょうか? Re: S32K3xx UART Baud Rate Tolerance こんにちは@jmnemerさん、 1.実際のボー レートを計算するには77.3.1の式を使用し、ボー レートの不一致に対する許容範囲を見積もるには77.3.3章を使用する必要があります。SLOW はレシーバがトランスミッタより遅い場合を指し、 FAST はその逆の場合を指します。 2. この 840ps は最悪 CASE (最大) のジッタ値を表します。絶対的に最悪のCASEを想定して設計している場合を除き、pk-pk ジッター値ではなく RMS 値を使用する方が良いと思います。 RMS ジッタ値は次のようにCAN計算されます (+/- 7 シグマを考慮)：840ps/14 = 60ps。 ここで、120MHz のクロックは 8.333ns または 8333ps の周期を示します。つまり、ジッター % は 60ps/8333ps = 0.72% と CAN 計算できます。 50ppm の許容誤差 (0.005%、またはこのCASE、計算された0.0068) を追加すると、合計許容誤差の 0.7268% が得られ、これを使用して AIPS_PLAT_CLK (60 MHz) の Fmin と Fmax を計算CAN。ただし、これが PLL 全体の許容範囲と見なせるかどうかはわかりませんので、これを確認するため、ソフトウェアにサポートチケットを発行します。 社内チームから情報が入り次第、返答させていただきます。 よろしくお願いします、 ジュリアン Re: S32K3xx UART Baud Rate Tolerance こんにちは、ジュリアン。 サポートありがとうございます！いくつか追加の質問があります。 1.77.3.1 と 77.3.3 の式はいつ使用される予定ですか?3 つの方程式すべてを使用して計算すると、まったく異なる値が得られます。FAST と SLOW の違いは何ですか? 2. PLL ジッターを AIPS_PLAT_CLK 許容値に適切に追加するにはどうすればよいですか?S32K3xx DS では、120MHz の整数モードで 353ps のサイクル ジッタと 840ps の累積ジッタがあることがわかります。DS は、これらの数値は RMS からの 7 シグマであると述べています。これらを使用して実際の Fmin / Fmax を見つけるにはどうすればよいですか。水晶の約 50 ppm を約 +/- 0.0068% と計算しました。これにジッターを追加するにはどうすればいいでしょうか?単純に 840 ps を周期に加算/減算すると、許容誤差が小さくなってしまいます (> 10%)。それは正しいとは思えません。このパラメータでは RMS 値を使用する必要があるのでしょうか? よろしくお願いします！ Re: S32K3xx UART Baud Rate Tolerance こんにちは@jmnemerさん、 はい。あなたの実装は正しいと思います。77.3.2章と77.3.3章にはクロックの不確実性やクロック ソースからのジッターは含まれていないため、Fmin 値と Fmax 値を使用したボー レートの式を使用してボー レートの範囲を決定し、そこからボー エラー % を計算できます。 水晶の許容誤差 + PLL ジッタを考慮してクロックの合計周波数変動を見積もる必要があります。ただし、 LIN ドライバでは、デフォルトで OSR = 16U が固定であると想定して計算が自動的に実行されることに注意してください。 よろしくお願いします、 ジュリアン

MC9S12 MEMORY QUESTION I’m working with firmware designed for the MC9S12GC16CPBE and encountered usage of address 0x0F1C in control logic. I noticed this address isn’t documented in the datasheet or reference manual. Can anybody clarify if this is tied to the mask set 1M34C, or if there’s supplemental documentation available detailing special diagnostic or status registers for this variant? THANKS   Re: MC9S12 MEMORY QUESTION Hi,  the memory map says... After reset the map is: 0x0000–0x03FF: Register Space    ...... 1K Register Space mappable to any 2K Boundary 0x0C00–0x0FFF: 1K RAM          ...... 1K Bytes RAM Space mappable to any 2K Boundary So, your address is defined as RAM after reset by default. Best regards, Ladislav