EB29怎么都激活不了 Re: EB29怎么都激活不了 Hi 请参考S32K3 工具篇3：如何安装EB Tresos RTD4_0_0 MCAL的 章节 1.2 EB Tresos Studio 29.0.0下载。 EB Client License Administrator 1.5.1 界面左下角 DNS name注意别带中文字符。 activation code每隔一段时间会在下载EB的网页上更新。点击S32K3 Standard Software -> Automotive SW - EB tresos Studio / AUTOSAR Configuration Tool -> EB tresos Studio 29.0.0 如果还是不行，请把错误截图发一下 Best Regards, Robin ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "ACCEPT AS SOLUTION" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

IMX RT1170 EVKB - XRDC を使用して eDMA 転送をブロックしようとしたときのアクセス ポリシーの動作の問題 NXPサポートチーム様 XRDC2 を使用して、特定のメモリ アドレスへの書き込みを許可または禁止する eDMA メモリ間転送を行っています。 問題は、アクセス ポリシーを正しく機能させることができないことです。 eDMA バス・マスタにドメイン ID を割り当てる方法は次のとおりです。 xrdc2_master_domain_assignment_t 割り当て; XRDC2_GetDefaultMasterDomainAssignment(&割り当て); /* EDMAへの権限の定義 */ assignment.lock = false; 割り当て権限属性= kXRDC2_ForcePrivilege; assignment.secureAttr = kXRDC2_ForceNonSecure; 割り当て.ドメインID = 3; XRDC2_SetMasterDomainAssignment(DEMO_XRDC2、kXRDC2_Master_M7_EDMA、0、&assignment); XRDC2_SetMasterDomainAssignment(DEMO_XRDC2、kXRDC2_Master_M4_EDMA、0、&assignment); XRDC で管理したいメモリにアクセス権を割り当てる方法は次のとおりです。 xrdc2_mem_access_config_t memAccessConfig; XRDC2_GetMemAccessDefaultConfig(&memAccessConfig); memAccessConfig.startAddr = DEMO_XRDC2_MEM_START_ADDR; memAccessConfig.endAddr = DEMO_XRDC2_MEM_END_ADDR; memAccessConfig.ポリシー[3]= kXRDC2_アクセスポリシーAlt6; しかし、この構成では EDMA 転送がブロックされます。通常、転送は、eDMA が NonSecurePriv 属性を持つドメイン ID 3 に割り当てられ、XRDC2 で管理するメモリに対して kXRDC2_AccessPolicyAlt6 ポリシー (NonSecurePriv 転送に読み取りおよび書き込み権限を与える) を使用しているため、実行されるはずです。 eDMA をドメイン ID 0 (デフォルト) に割り当てる場合と、kXRDC2_AccessPolicyAll および kXRDC2_AccessPolicyNone アクセス ポリシーを使用する場合にのみ、eDMA 転送をブロックまたは許可できます。ドメイン ID 0 を使用しているときに、他のアクセス ポリシーが意図したとおりに機能しない理由が実際にはわかりません。たとえば、kXRDC2_AccessPolicyAlt3 を使用すると転送は行われますが、行われるべきではありません。 eDMA バス・マスタをドメインに正しく割り当てていないように感じます。そのため、eDMA 転送の動作は期待どおりに機能しません。 CASEもっと詳しい情報やコードの一部が必要な場合は、お気軽にご連絡ください！ありがとうございます！ i.MX RT Re: IMX RT1170 EVKB - Access policy behavior issue when trying to block an eDMA transfer using XRDC こんにちは@mneroda 、 M7 DMAの一致はMATCH[14:0] = {CHANNEL_ID[4:0]、HMASTER[3:0]、XID[5:0]}です。XID部分をマスクし、アプリケーションに応じてCHANNEL_IDとHMASTERを設定できます。詳細は下記をご参照ください。 CHANNEL_ID: EDMAからのチャネルID。DMAチャネルインデックスを示す。 • HMASTER: EDMAからのマスターID。 アクティブなDMAチャネルをプログラムした すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 --------------------------------------------------------------------------------- Re: IMX RT1170 EVKB - Access policy behavior issue when trying to block an eDMA transfer using XRDC こんにちは@Kan_Liさん ご回答ありがとうございます。 はい、あなたのように割り当てを設定し、希望どおりに XRDC による eDMA 転送をブロックすることができました。その割り当てをどのように行っているかを示す別の投稿をしました: https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs/IMX-RT1170-EVKB-How-to-configure-XRDC2-domain-as... 。 ただし、MASK フィールドと MATCH フィールドを微調整できるかどうかを知りたいです。示されているようにフィールドを設定すると、すべての eDMA 転送に対してヒットが生成されるように見えるためです (DMA0 転送のみをブロックしたい)。私が共有した前のリンクは、このトピックに関する投稿です。 すてきな一日を、 ミカエル Re: IMX RT1170 EVKB - Access policy behavior issue when trying to block an eDMA transfer using XRDC こんにちは@mneroda 、 課題も以下のように設定しましたか？ご説明をよろしくお願いいたします。 assignment.mask = 0xFFFFFFFFUL; assignment.match = 0UL; すてきな一日を、 カン --------------------------------------------------------------------------------- 注記： - この投稿があなたの質問への回答である場合は、「正解としてマーク」ボタンをクリックしてください。ありがとう！ - Threadは最後の投稿から7週間フォローされます。それ以降の返信は無視されます。 後ほど関連する質問がある場合は、新しいThreadを開いて、閉じたThreadを参照してください。 ---------------------------------------------------------------------------------

Config Tools for i.MX and DDR4 tuning. We are designing a new card around the  https://www.nxp.com/part/MIMX8QM6AVUFEAB And I found the Config Tools for imx software. i have the June 2025 release -  I am not clear on the h/w requirements needed to run the DDR4 training tool.  The config tools will generate some boiler plate code which I can then integrate into the tool - is there any documentation on that. Also can I run this on a specific core - we plan to only power the A72 processor cores. Also the DDR4 needs 2 serial ports connected (AP and SCU) and another tool I saw mentioned OTG USB , I presume for loading images.  If there is documentation available which I can study to get a better feel for the h/w and s/w requirements perhaps somebody can tell me ? Many thanks  Boris. i.MX 8 Family | i.MX 8QuadMax (8QM) | 8QuadPlus Re: Config Tools for i.MX and DDR4 tuning. Hi @BF2025  Please see the attachment file about Config Tool user guide for i.MX. B.R

iMX93 use CSI Pattern Generator error hello:       I use iMX93 evk lf6.12.20-gdfaf2136deb2 version, I use command  v4l2-ctl -d /dev/v4l-subdev2 --set-ctrl=test_pattern=1  test ,and use  media-ctl -d /dev/media0 -l "'ar0521 2-0036':0 -> 'csidev-4ae00000.csi':0 [1]" media-ctl -V "'ar0521 2-0036':0 [fmt:BGR888_1X24/2592x1944 field:none colorspace:raw]" media-ctl -V "'csidev-4ae00000.csi':0 [fmt:BGR888_1X24/2592x1944 field:none colorspace:raw]" media-ctl -V "'csidev-4ae00000.csi':1 [fmt:BGR888_1X24/2592x1944 field:none colorspace:raw]" media-ctl -V "'crossbar':0 [fmt:BGR888_1X24/2592x1944 field:none colorspace:raw]" media-ctl -V "'crossbar':2 [fmt:BGR888_1X24/2592x1944 field:none colorspace:raw]" media-ctl -V '"mxc_isi.0":0 [fmt:BGR888_1X24/2592x1944 field:none colorspace:raw]' media-ctl -V '"mxc_isi.0":1 [fmt:BGR888_1X24/2592x1944 field:none colorspace:raw]' and use  v4l2-ctl -d /dev/video0 --set-fmt-video=width=2592,height=1944,pixelformat=RGB3 --stream-mmap --stream-count=1  Collect video streams  and is block. The attachment is log print, thank you.   Re: iMX93 use CSI Pattern Generator error hello:        Without sensor access, test the driver file interface for simulating CSI data streams Re: iMX93 use CSI Pattern Generator error Hello, Per your log it looke like the ar0521 does not support the format you are try to evaluate, please check it. Regards

IMX RT1170 EVKB - 尝试使用 XRDC 阻止 eDMA 传输时的访问策略行为问题 亲爱的恩智浦支持团队 我正在使用 XRDC2 进行 eDMA 存储器到存储器的传输，我希望允许或不允许写入特定的存储器地址。 问题是我无法使访问策略正常工作。 以下是我向 eDMA 总线主站分配功能域 ID 的方法： xrdc2_master_domain_assignment_t 分配； XRDC2_GetDefaultMasterDomainAssignment(&assignment)； /* 定义 EDMA 的权限 */ assignment.lock = false; assignment.privilegeAttr= kXRDC2_ForcePrivilege; assignment.secureAttr = kXRDC2_ForceNonSecure; assignment.domainId = 3； XRDC2_SetMasterDomainAssignment(DEMO_XRDC2, kXRDC2_Master_M7_EDMA, 0,&assignment)； XRDC2_SetMasterDomainAssignment(DEMO_XRDC2, kXRDC2_Master_M4_EDMA, 0,&assignment)； 以下是我如何为要用 XRDC 管理的存储器分配访问权限： xrdc2_mem_access_config_t memAccessConfig； XRDC2_GetMemAccessDefaultConfig(&memAccessConfig)； memAccessConfig.startAddr = DEMO_XRDC2_MEM_START_ADDR; memAccessConfig.endAddr = DEMO_XRDC2_MEM_END_ADDR; memAccessConfig.policy[3].= kXRDC2_AccessPolicyAlt6； 但这种配置会阻止 EDMA 传输。通常，传输应该在 eDMA 分配给具有非 SecurePriv 属性的功能域 ID 3 时进行，并且我在我想用 XRDC2 管理的内存上使用 KxRDC2_AccessPolicyAlt6 策略（赋予非 SecurePriv 传输的读写权限）。 我只有在将 eDMA 分配给功能域 ID 0（默认功能域）以及使用 kxrdc2_accessPolicyAll 和 kxrdc2_accessPolicyAll 和 kxrdc2_accessPolicyNone 访问策略时，才能设法屏蔽或允许 eDMA 转移。实际上，我不明白为什么在使用功能域 ID 0 时其他访问策略无法按预期运行。例如，当使用 kxrdc2_accessPolicyAlt3 时，传输正在进行，但事实并非如此。 我觉得我没有正确地将 eDMA 总线主服务器分配给功能域。这就是 eDMA 传输行为无法如我所愿的原因。 如果您需要更多细节或我的代码，请随时联系我！谢谢！ i.MXRT Re: IMX RT1170 EVKB - Access policy behavior issue when trying to block an eDMA transfer using XRDC 你好@mneroda、 M7 DMA 的匹配项是 MATCH [14:0] = {CHANNEL_ID [4:0]、HMASTER [3:0]、XID [5:0]}，你可以屏蔽 XID 部分，然后根据你的应用程序设置 CHANNEL_ID 和 HMASTER。详情请参见下文。 CHANNEL_ID：来自 EDMA 的通道 ID，表示 DMA 通道索引 - HMASTER：来自 EDMA 的主站 ID，表示 已对活动 DMA 通道编程的主站 ID 祝您愉快， Kan ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"标记正确" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请另开新主题，并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: IMX RT1170 EVKB - Access policy behavior issue when trying to block an eDMA transfer using XRDC 你好@Kan_Li、 非常感谢你的回答。 是的，我已经像你一样安装了任务，我设法按自己的意愿屏蔽了 XRDC 的 eDMA 转账。我在另一篇文章中介绍了我是如何完成这项任务的：https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs/IMX-RT1170-EVKB-How-to-configure-XRDC2-domain-as.... 不过，我想知道是否有可能对 MASK 和 MATCH 字段进行微调，因为按照您所显示的方式设置这些字段，似乎所有 eDMA 传输都会产生命中（我只想阻止 DMA0 传输）。我之前分享的链接是一篇关于这个主题的文章。 祝您愉快， Mickaël Re: IMX RT1170 EVKB - Access policy behavior issue when trying to block an eDMA transfer using XRDC 你好@mneroda、 你还设置了如下任务吗？请予以澄清。 assignment.mask = 0xFFFFFFFFUL; assignment.match = 0UL; 祝您愉快， Kan ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"标记正确" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请另开新主题，并参考已关闭的主题。 -------------------------------------------------------------------------------

VR5510 OTP設定の変更 こんにちは、 VR5510を使用してOTP設定を変更する際に問題が発生しました。テストモードに入ることができず、ご助力いただけないでしょうか。 手順は次のとおりです。 文書 AN13182 に従ってテストします。 5.1 デバッグモード/テストモードに入るに従って、VDDOTP電圧を設定すると、FS_STATES(0x18h)データは0x20、0x03として読み取られます。 表 1.FS_STATES によると、DBG_MODE ビットは 1 であり、デバッグ モードに正常に入ったことを示しています。 • デバッグモードに入った後、テストモードに入るには、I2C経由でテストモードキーのセットを送信する必要があります。これは、OTPレジスタにアクセスし、必要な設定に変更するために必要です。テストモードキーが受け入れられるまで、VDDOTPピンはハイレベルに保持する必要があります。 • 同じテストモードキーセットを、メインテストモードエントリレジスタ（M_TM_ENTRY、0x1Fh）とセキュリティテストモードエントリレジスタ（FS_TM_ENTRY、0x26h）の両方に同時に書き込む必要があります。以下のキーは、各レジスタに順番に書き込む必要があります。 – キー1: 11010101_10100111 – キー2: 10111000_11101110 – キー3: 00001111_00110111 3つのキーを16進数データに変換すると、次のようになります: key1: 0xD5, 0xA7 – キー2: 0xB8、0xEE – キー3: 0x0F、0x37 CRCはルックアップテーブル方式を用いて計算を行います。以下にCRCテーブルとルックアップテーブル関数を示します。 静的const uint8_t crc8_lookup[256] = { 0x00,0x1D,0x3A,0x27,0x74,0x69,0x4E,0x53,0xE8,0xF5,0xD2,0xCF,0x9C,0x81,0xA6,0xBB, 0xCD、0xD0、0xF7、0xEA、0xB9、0xA4、0x83、0x9E、0x25、0x38、0x1F、0x02、0x51、0x4C、0x6B、0x76、 0x87,0x9A,0xBD,0xA0,0xF3,0xEE,0xC9,0xD4,0x6F,0x72,0x55,0x48,0x1B,0x06,0x21,0x3C, 0x4A,0x57,0x70,0x6D,0x3E,0x23,0x04,0x19,0xA2,0xBF,0x98,0x85,0xD6,0xCB,0xEC,0xF1, 0x13,0x0E,0x29,0x34,0x67,0x7A,0x5D,0x40,0xFB,0xE6,0xC1,0xDC,0x8F,0x92,0xB5,0xA8, 0xDE,0xC3,0xE4,0xF9,0xAA,0xB7,0x90,0x8D,0x36,0x2B,0x0C,0x11,0x42,0x5F,0x78,0x65, 0x94,0x89,0xAE,0xB3,0xE0,0xFD,0xDA,0xC7,0x7C,0x61,0x46,0x5B,0x08,0x15,0x32,0x2F, 0x59,0x44,0x63,0x7E,0x2D,0x30,0x17,0x0A,0xB1,0xAC,0x8B,0x96,0xC5,0xD8,0xFF,0xE2, 0x26,0x3B,0x1C,0x01,0x52,0x4F,0x68,0x75,0xCE,0xD3,0xF4,0xE9,0xBA,0xA7,0x80,0x9D, 0xEB、0xF6、0xD1、0xCC、0x9F、0x82、0xA5、0xB8、0x03、0x1E、0x39、0x24、0x77、0x6A、0x4D、0x50、 0xA1,0xBC,0x9B,0x86,0xD5,0xC8,0xEF,0xF2,0x49,0x54,0x73,0x6E,0x3D,0x20,0x07,0x1A, 0x6C,0x71,0x56,0x4B,0x18,0x05,0x22,0x3F,0x84,0x99,0xBE,0xA3,0xF0,0xED,0xCA,0xD7, 0x35,0x28,0x0F,0x12,0x41,0x5C,0x7B,0x66,0xDD,0xC0,0xE7,0xFA,0xA9,0xB4,0x93,0x8E, 0xF8,0xE5,0xC2,0xDF,0x8C,0x91,0xB6,0xAB,0x10,0x0D,0x2A,0x37,0x64,0x79,0x5E,0x43, 0xB2,0xAF,0x88,0x95,0xC6,0xDB,0xFC,0xE1,0x5A,0x47,0x60,0x7D,0x2E,0x33,0x14,0x09, 0x7F,0x62,0x45,0x58,0x0B,0x16,0x31,0x2C,0x97,0x8A,0xAD,0xB0,0xE3,0xFE,0xD9,0xC4 }; uint8_t crc8_table(const uint8_t *データ, uint32_t 長さ) { uint8_t crc = 0xFF; while(len--) { crc = crc8_lookup[crc ^ *data++]; } crc を返します。 } データシート 23.I2C のデータ形式に従って、データと CRC チェック結果を配列にカプセル化します。 uint8_t key20_1[5] = {0x40, 0x1F, 0xD5, 0xA7, 0xA8}; uint8_t key21_1[5] = {0x42, 0x26, 0xD5, 0xA7, 0x24}; uint8_t key20_2[5] = {0x40, 0x1F, 0xB8, 0xEE, 0xEA}; uint8_t key21_2[5] = {0x42, 0x26, 0xB8, 0xEE, 0x66}; uint8_t key20_3[5] = {0x40, 0x1F, 0x0F, 0x37, 0x16}; uint8_t key21_3[5] = {0x42, 0x26, 0x0F, 0x37, 0x9A}; 3 つのキーをそれぞれ 2 つのレジスタに書き込みます。 VR5510_Write(key20_1);// W:0x20, 0x1F, (0xD5, 0xA7) VR5510_Write(key21_1);// W:0x21, 0x26, (0xD5, 0xA7) VR5510_Write(key20_2);// W:0x20, 0x1F, (0xB8, 0xEE) VR5510_Write(key21_2);// W:0x21, 0x26, (0xB8, 0xEE) VR5510_Write(key20_3);// W:0x20, 0x1F, (0x0F, 0x37) VR5510_Write(key21_3);// W:0x21, 0x26, (0x0F, 0x37) • テストモードエントリキーの送信に成功した後、M_TM_STATUS1（0x25h）レジスタのビット6とFS_STATES（0x18h）レジスタのビット15を読み出してテストモードステータスを確認します。両方のビットが1に設定されている場合、テストモードエントリ操作は成功です。 さらに2つのレジスタからデータを読み取る VR5510_Read(state_buf1, データ);// R:0x20, 0x25, (0x00, 0x0C) VR5510_Read(state_buf2, データ);// R:0x21, 0x18, (0x20, 0x03) FS_STATES（0x18h）のデータは0x20、0x03です。（表1に基づく）FS_STATES チェックでは、15 番目のビットが 0 であることが示されています。 M_TM_STATUS1（0x25h）のデータは0x00、0x0Cです。表2によると、M_TM_STATUS1の6番目のビットは0です。 テストモードに入ることができませんでした。 入力に失敗した場合、「5.2 デバッグモードでプログラム済みOTPを変更する」の手順に従ってOTP設定を変更しようとしました。まずレジスタを読み取り、次に新しいデータを書き込み、最後に再度読み取りました。しかし、データは変更されず、変更は失敗しました。 VR5510_書き込み(OTP1_R1_W); VR5510_Read(OTP1_R2_R、データ); VR5510_書き込み(OTP2_W1_W); VR5510_書き込み(OTP2_W2_W); VR5510_書き込み(OTP3_R1_W); VR5510_Read(OTP3_R2_R、データ); テスト モードに入ることができなかったのはなぜですか? また、どうすれば修正できますか? Re: VR5510 OTP 修改配置 ご質問がございましたら、以下のリンクからチケットを送信してください。このリンクはあなただけに表示されます。 家 Re: VR5510 OTP 修改配置 電話番号を残す Re: VR5510 OTP 修改配置 現在のチップはもう変更できないのでしょうか？AN13182ドキュメントに従ってテストと設定ができるのは空のチップだけです。テスト後、テスト時に使用した設定に従ってOTPが実行されます。OTP後は、それ以上の変更はできないということですか？ Re: VR5510 OTP 修改配置 OTP がすでに実行されている場合、この出力は OTP 中に決定され、電源投入後に IIC 経由でレジスタを変更することはできません (これは無駄になります)。 OTPを自分で再作成するには、ソケットボードから空のチップ（A0バージョン）を取り出すしかありません。これが最も効果的な方法です。そうでなければ、非常に面倒な作業になります。 Re: VR5510 OTP 修改配置 購入したチップ（モデル：MVR5510AMDAHES）には、OTPが既にプログラムされています。BUCK3の電圧を変更する必要があります。I2Cを使って設定を変更することは可能ですか？ Re: VR5510 OTP 修改配置 こんにちは： VR5510 用に独自の OTP を作成する予定ですか? こんにちは。現在お持ちの VR5510 の具体的なモデルを教えていただけますか? KITVR5510SKTEVM | VR5510 PMICプログラミングボード | NXPセミコンダクターズ 上記はOTPソケット用に特別に設計されたVR5510ボードです。これをOTPに使用すると便利だと思いますか？

iMX93 使用 CSI パターン ジェネレータ エラー こんにちは： 私はiMX93 evk lf6.12.20-gdfaf2136deb2バージョンを使用しています。コマンド v4l2-ctl -d /dev/v4l-subdev2 --set-ctrl=test_pattern=1 テストして使用する プレスリリース、製品ニュース-ctl -d /dev/media0 -l "'ar0521 2-0036':0 -> 'csidev-4ae00000.csi':0[1] プレスリリース、製品ニュース-ctl -V "'ar0521 2-0036':0 [fmt:BGR888_1X24/2592x1944 フィールド:なし カラースペース:raw]" プレスリリース、製品ニュース-ctl -V "'csidev-4ae00000.csi':0 [fmt:BGR888_1X24/2592x1944 フィールド:なし カラースペース:raw]" プレスリリース、製品ニュース-ctl -V "'csidev-4ae00000.csi':1 [fmt:BGR888_1X24/2592x1944 フィールド:なし カラースペース:raw]" プレスリリース、製品ニュース-ctl -V "'クロスバー':0 [fmt:BGR888_1X24/2592x1944 フィールド:なし カラースペース:raw]" プレスリリース、製品ニュース-ctl -V "'クロスバー':2 [fmt:BGR888_1X24/2592x1944 フィールド:なし カラースペース:raw]" プレスリリース、製品ニュース-ctl -V '"mxc_isi.0":0[fmt:BGR888_1X24/2592x1944 フィールド:なし カラースペース:raw]' プレスリリース、製品ニュース-ctl -V '"mxc_isi.0":1[fmt:BGR888_1X24/2592x1944 フィールド:なし カラースペース:raw]' そして使用する v4l2-ctl -d /dev/video0 --set-fmt-video=width=2592,height=1944,pixelformat=RGB3 --stream-mmap --stream-count=1 ビデオストリームを収集し、ブロックします。添付はログプリントです、よろしくお願いします。   Re: iMX93 use CSI Pattern Generator error こんにちは： センサにアクセスせずに、CSIデータストリームをシミュレートするためのドライバファイルインターフェースをテストします。 Re: iMX93 use CSI Pattern Generator error こんにちは、 ログによると、ar0521 は評価しようとしている形式をサポートしていないようですので、確認してください。 よろしくお願いします。

IMX RT1170 EVKB - Access policy behavior issue when trying to block an eDMA transfer using XRDC Dear NXP Support Team, I am making eDMA memory to memory transfer that I want to allow or not from writing in a specific memory address by using the XRDC2. The issue is that I can't manage to make the access policy work right. Here is how I assign a Domain ID to the eDMA Bus Master : xrdc2_master_domain_assignment_t assignment; XRDC2_GetDefaultMasterDomainAssignment(&assignment); /* Defining privileges to the EDMA */ assignment.lock = false; assignment.privilegeAttr = kXRDC2_ForcePrivilege; assignment.secureAttr = kXRDC2_ForceNonSecure; assignment.domainId = 3; XRDC2_SetMasterDomainAssignment(DEMO_XRDC2, kXRDC2_Master_M7_EDMA, 0, &assignment); XRDC2_SetMasterDomainAssignment(DEMO_XRDC2, kXRDC2_Master_M4_EDMA, 0, &assignment); Here is how I assign the access rights to the memory that I want to manage with the XRDC : xrdc2_mem_access_config_t memAccessConfig; XRDC2_GetMemAccessDefaultConfig(&memAccessConfig); memAccessConfig.startAddr = DEMO_XRDC2_MEM_START_ADDR; memAccessConfig.endAddr = DEMO_XRDC2_MEM_END_ADDR; memAccessConfig.policy[3] = kXRDC2_AccessPolicyAlt6; But this configuration blocks the EDMA transfer from happening. Normally the transfer should happen as eDMA is assigned to the Domain ID 3 that has the NonSecurePriv attributes and as I am using the kXRDC2_AccessPolicyAlt6 policy (which gives NonSecurePriv transfers read and write rights) over the memory I want to manage with the XRDC2. I only manage to block or allow that eDMA transfer when assigning the eDMA to the Domain ID 0 (which is the default one) and when I use the kXRDC2_AccessPolicyAll and kXRDC2_AccessPolicyNone access policy. I don't understand actually why the other access policies does not work as intended when using the Domain ID 0. For example when using kXRDC2_AccessPolicyAlt3 the transfer is happening but it should not. I feel like I am not not assigning the eDMA Bus Master to the Domains correctly. That is why the behaviors of the eDMA transfers are not working like I want. In case you need more details or bites of my code feel free to reach out ! Thanks ! i.MXRT Re: IMX RT1170 EVKB - Access policy behavior issue when trying to block an eDMA transfer using XRDC Hi @mneroda , The match for M7 DMA is MATCH[14:0]= {CHANNEL_ID[4:0],HMASTER[3:0],XID[5:0]}  , you may mask the XID part, and set up CHANNEL_ID and HMASTER according to your application. Please kindly refer to the following for details. CHANNEL_ID: channel id from EDMA, indicates DMA channel index • HMASTER: Master id from EDMA, indicates the master id of master that programmed the DMA channel that is active Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. ------------------------------------------------------------------------------- Re: IMX RT1170 EVKB - Access policy behavior issue when trying to block an eDMA transfer using XRDC Hi @Kan_Li , Thanks a lot for your answer. Yes I've set up the assignment as you did and I managed to block the eDMA transfer with the XRDC as I wanted. I did another post that shows how I am making that assignment : https://community.nxp.com/t5/i-MX-RT-Crossover-MCUs/IMX-RT1170-EVKB-How-to-configure-XRDC2-domain-as.... However, I would like to know if it is possible to fine tune the MASK and MATCH field because by setting the fields as you show it seems like a hit is generated for all the eDMA transfers (I only want to block the DMA0 transfers). The previous link I have shared is a post about this topic. Have a great day, Mickaël Re: IMX RT1170 EVKB - Access policy behavior issue when trying to block an eDMA transfer using XRDC  Hi @mneroda , Did you also set up assignment as below? Please kindly clarify. assignment.mask = 0xFFFFFFFFUL; assignment.match = 0UL; Have a great day, Kan ------------------------------------------------------------------------------- Note: - If this post answers your question, please click the "Mark Correct" button. Thank you! - We are following threads for 7 weeks after the last post, later replies are ignored Please open a new thread and refer to the closed one, if you have a related question at a later point in time. -------------------------------------------------------------------------------

imx93 - Restart after key pressed Hello, Sometimes we need to halt a board to perform specific operation on other boards. And often is the person in charge of that remotely located. Therefore we developped a feature on the previous set of board (based on x86 architecture) to allow administrators to halt (/sbin/halt) and restart the board after a key pressed. We implemented and called a hook within the linux kernel machine_restart() function:    unsigned char key;    printk( KERN_ERR "Press any key to reboot\n");    key = inb(0x3f8);    while (inb(0x3f8) == key); Now I wish to do the same on imx93-based board. I tried following, but we do not stay in the while loop and restart the board immadiately. We use LPUART1 as serial console.     unsigned char key; #define REGBASE 0x44380000     void __iomem *io = ioremap(REGBASE, SZ_4K);     printk( KERN_ERR "Press any key to reboot\n");     key = readl(io + 0x1C) & 0x3FF;     while ( (readl(io + 0x1C) & 0x3FF) == key );   Note: documentation relates also the presence of the DATA_RO register (offset 0x30) but the behavior is the same.   Has anyone a suggestion how to fiw this ? Thanks. Best regards, Patrick Agrain

imx93 - 按键后重新启动 你好 有时我们需要暂停一个板才能在其他板上执行特定操作。 而负责这项工作的人往往在遥远的地方。 因此，我们在前一组板（基于 x86 架构）上开发了一项功能，允许管理员在按下按键后停止（/sbin/halt）并重新启动板。 我们在 linux 内核 machine_restart() 函数中实施并调用了一个钩子： unsigned char key; printk(KERN_ERR "Press any key to reboot\n"); key = inb(0x3f8); while (inb(0x3f8) == key)； 现在我希望在基于 imx93 的板上做同样的事情。 我试过关注，但我们没有停留在 while 循环中并立即重启板。我们使用 LPUART1 作为串行控制台。 无符号 字符串key； #define REGBASE 0x44380000 void__iomem *io = ioremap(regbase,sz_4k)； printk( KERN_ERR "按任意键重新启动"); 键 = 读取(io + 0x1C)& 0x3FF; 虽然( (readl(io + 0x1C)& 0x3FF) == key ）；   注：文件还涉及 DATA_RO 寄存器（偏移量 0x30）的存在，但行为相同。   有没有人建议如何解决这个问题？ 谢谢。 顺祝商祺！ 帕特里克-阿格莱恩

S32DS3.5 GBK S32DS3.6.2UTF-8 S32DS3.5を使用する場合、GBK エンコーディングを使用しました。しかし、S32DS3.6.2でファイルを開くと、中国語のコメントが文字化けしていることに気づきました。S32DS3.6.2 は GBK エンコードをサポートしていないことが判明しました。SO、ここで問題が発生します。中国語のコメントの文字化けの問題をどうやって解決すればよいのでしょうか?そしてなぜ最新のIDEs 3.6.2ではGBKをサポートしていませんか? Re: S32DS3.5 GBK S32DS3.6.2 UTF-8 こんにちは、 テスト用に影響を受けるファイルをいくつか共有していただけますか?

MIMXRT1024 と ERR011164 - DMA 付き ADC_ETC こんにちは。ERR011164 の回避策は、1 つ以上のトリガー チェーンを使用する場合にも使用できますか?ADC_ETC の DMA_CTRL でどの DMA 要求をクリアするかを判断するにはどうすればよいでしょうか? DMA で ADC と ADC_ETC を使用する他の方法はありますか? PIT + ADC_ETC を使用し、ADC DMA 要求に基づいて ADC1 と ADC2 の ADC 結果を DMA で読み取るようにしました。ADC_ETC は、COCO ビットをクリアするときに、ADC の DMA 要求をクリアしているようです。これにより、ADC1 と ADC2 の変換が同時に完了すると、一部の ADC 結果が失われます。1 つの DMA は実行されますが、他の DMA 要求は失われます。 PIT に基づいて電圧と電流のサンプリングを実現するために、ADC1 と ADC2 を ADC_ETC トリガー 0 と 4 で同期させています。 これを解決する方法はありますか? i.MXRT 102x Re: MIMXRT1024 and ERR011164 - ADC_ETC with DMA こんにちは、 上記の回答のとおり、この問題が発生した場合は、実行可能な解決策を参照してください。また、NXP は、前述のErrataのような SDK または提案されたソリューションを提供することはできません。 参考までに同様のCASEを挙げておきます。 Re: MIMXRT1024 and ERR011164 - ADC_ETC with DMA これは質問への本当の答えではないと思います。ERR011164の回避策は、複数のトリガーチェーンを使用する場合にも使用できますか？もし使用できる場合、どのように使用できますか？ ADC_ETCのDMA_CTRLでどのDMA要求をクリアするかをどのように判断すればよいですか？ Re: MIMXRT1024 and ERR011164 - ADC_ETC with DMA こんにちは、 はい、RT1024CE のこのErrataでは、この ERR が次のように表示されます。 ERR011164 ADC : ADC_ETC fails to clear DMA ack を受信した後、ADC_ETC 要求信号 automatically が送信されます。 説明： ADC_ETC を有効にして DMA 転送をトリガーすると、DMA 転送データは ACK を送信します。リクエスト信号は自動的にクリアされず、DMA のトリガーは継続されます。 予測される影響: この問題により、ADC_ETC を操作するときに DMA 障害が発生する可能性があります。 回避策: ADC_ETCデータ転送用に2つのDMAチャネルを設定します。最初のDMAチャネルは low です。 ADC_ETC要求によってトリガーされる優先度は、ADC_ETCデータの転送です。最初のチャネルにリンクする high priority を持つ2番目のDMAチャネルは、 DMA_CTRLレジスタへの書き込みによってADC_ETCの要求をクリアします。両方のチャネルの優先度は、他のペリフェラルが使用するチャネルよりも高くする必要があります。この解決策では、DMAは1つの要求信号に対してADC_ETCデータを2回転送することになり、アプリケーションは冗長データを適切に処理する必要があります。 提案された解決策: 修正予定なし ソフトウェア ステータス: ソフトウェアの回避策は SDKs にありません。

在 ios 上读取 mifare plus EV2 卡 你好，日安。 我正在开发一个使用网络安全级别为3的MIFARE Plus EV2卡进行读写操作的项目。对于安卓系统，我可以使用 TapLinx 库成功执行验证和读取。不过，对于 iOS，我还没有找到是否存在这样的库。我看到开发中心的文档中提到了这一点，但我找不到。 此外，我不确定是否可以使用APDU开发自己的实现，因为据我了解，此类卡和网络安全级别的CMAC计算尚未公开。 代码示例 示例代码 离线版本 Re: Read mifare plus EV2 cards on ios 你好@KennethBarrera 希望你一切顺利。 对于 iOS，您可以参考 UG10045 Starting development with TapLinx iOS SDK 和 TapLinx Software Development Kit ( TLLIBSDK)，它们可以从 TapLinx SDK > Downloads 部分下载。 MIFARE Plus EV2 需要支持其原生命令集或 ISO/IEC 7816-4 封装。正如你所提到的，有关命令集和结构的文档受保密协议，必须通过安全文件索取。 Eduardo。

S32K3 MBDT Simulink External Mode ADC configuration I am trying to configure ADC using S32K3 MBDT toolbox on Simulink. Kindly suggest the simplest way to configure this based on PWM trigger, and to be able to view results in Simulink scope using external mode. The examples included in the MBDT toolbox library use external Freemaster for display. Also they seem to use multiple buffers, configuration blocks to enable freemaster.  I wish to understand the basic workflow to configure ADC blocks with least external environment interaction. Re: S32K3 MBDT Simulink External Mode ADC configuration Hi, @shashwats, Thank you for your interest into Model-Based Design Toolbox for S32K3. I strongly recommend this article (Controlling LED intensity with ADC and PWM) as an excellent introduction to ADC and PWM configuration. It walks you through the process step by step, with clear explanations, detailed visuals, and practical guidance—perfect as a starting point for setting up a basic ADC configuration.  Feel free to explore the other articles in the MRCANHUB series as well—they offer a great general overview of peripheral configurations and can broaden your understanding of the topic: - Interacting with Digital Inputs/Outputs on MR-CANHUBK344 - Sending data via UART and monitoring signals with FreeMASTER - Communicating over the CAN Bus Let us know about your progress, Best regards, Dragos

AndroidはAndroidディレクトリパスを作成したくない こんにちは、皆さん。 Android 移植にあたって、以下の理由を質問させていただきます。 OS: Android 13 CPU:imx8mini AndroidにSDカードまたはUSBメモリを挿入すると、以下のディレクトリが自動的に作成されます • Environment.DIRECTORY_ALARMS: アラーム用のオーディオファイルを保存する (/mnt/sdcard/Alarms) • Environment.DIRECTORY_DCIM : カメラで撮影した写真を保存します (/mnt/sdcard/DCIM) • Environment.DIRECTORY_DOWNLOADS: ダウンロードしたファイルを保存します（/mnt/sdcard/Download） • 環境.DIRECTORY_MUSIC : 음악 일 저장 (/mnt/sdcard/Music) • 環境.DIRECTORY_MOVIES : 영상 일 저장 (/mnt/sdcard/Movies) • Environment.DIRECTORY_NOTIFICATORS: 通知音として使用するオーディオファイルを保存します (/mnt/sdcard/Notifications) • 環境.DIRECTORY_PICTURES : 그림 일 저장 (/mnt/sdcard/Pictures) • Environment.DIRECTORY_PODCASTS: ポッドキャストファイルを保存する (/mnt/sdcard/Podcasts) このディレクトリの発生を防ぐ方法はありますか？ Re: android want not create Android Directory Path こんにちは、 ディレクトリは Android によって作成されますが、必要ですが、Android Studio で変更したり、権限やローダーを変更したりCAN。 よろしくお願いします。

IMX8M Plus: SAI MCLKをI2S伝送の入力として設定する こんにちは、みんな、 I2S 出力伝送信号にクロックを提供するために、SAI MCLK を SAI モジュールへの入力として構成しようとしています。 IMX8M plus のリファレンスマニュアルの 14.1.1.1 章には、これが可能であると記載されています。しかし、IMX8M miniではGPRを介して外部マスタークロックを有効にCANますが、この機能を有効にするにはどのようなレジスタを設定する必要があるかは明確ではありません（例：GPR_SAI2_EXT_MCLK_EN)。私の理解では、IMX8M plus ではオーディオ ブロック制御レジスタを使用するため、これが異なります。 同僚の NXP 技術者は、次のように設定することを提案しました。 1. 「14.2.3.1.10」を設定しますSAI2 MCLK SELECTレジスタをSPDIF.EXTCLKとして設定します。 2.「8.2.4.115」を設定しますSW_MUX_CTL_PAD_SPDIF_EXT_CLK" を ALT0_AUDIOMIX_SPDIF1_EXT_CLK として設定します。 3. 「14.4.4.1.30」を設定しますMCLK信号ピンは入力であるため、「MCLK制御」 SPDIF1_EXT_CLK ピンを通じて mclk を提供するためです。 しかし、yocto Linux で audio_blk_ctrl の SAI2 MCLK SELECT レジスタをどこに設定すればよいのか、また SPDIF.EXTCLK が I2S 信号の生成に機能するかどうかはまだわかりません。 よろしくお願い申し上げます。 i.MX 8M | i.MX 8M ミニ | i.MX 8M ナノ Linux Yocto Project Re: IMX8M Plus: Configure SAI MCLK as input for I2S transmission サポートありがとうございます。SAI ドライバ経由で入力として設定できました。 Re: IMX8M Plus: Configure SAI MCLK as input for I2S transmission こんにちは@coulomz 以下のドライバコードでは、 regmap APIを使用して関連するレジスタ値を変更できます。 https://github.com/nxp-imx/linux-imx/blob/fb0f25c8fe6d8ae45bfb24f869ea8c41d35e979a/sound/soc/fsl/fsl_sai.c BR

同じIDを使用すると確認応答を受信できません 現在、セットアップで同じ ID を使用していますが、確認応答が受信されません。ID が正しく構成され、意図したとおりに再利用されていることを確認しましたが、応答/ACK が届きません。

S32G3 SAF - eMCEM Reaction Timeout Period Hello Team, I am currently working on Safety Framework for S32G3 by NXP. While mapping the NMI faults for eMCEM I had a query related to TimeOut Period for Local Recovery. I am working on ASIL-C automotive system having an FTTI of 50 ms. The default timeout mentioned in SAF manual is: NCF Recovery Timeout Register = 65535 [48MHz IRC ticks] (1365 [us]). What should be TImeout Period in this case? On what parameters does it need to be decided? Could you please suggest and help me decide the Timeout Period. Thanks in advance! Re: S32G3 SAF - eMCEM Reaction Timeout Period Hello @SHIVRAJ, This is only a personal recommendation, you will need to validate the performance of your product under the correct conditions. Considering anything less than 50ms to be correct, I would use 2,000,000 ticks, this is, with a 48MHz clock, a little over 41ms for the recovery timeout.  Please considere that this value will depend on how you decide to handle the faults and how to recover them.  Let me know if this information was useful. Re: S32G3 SAF - eMCEM Reaction Timeout Period Hello @alejandro_e, Highly appreciate your help in this. Yes, we have already derived product-specific safety requirements like the FTTI, fault handling mechanisms, operating modes, safe states, maximum voltage and current ratings, and other stuff. The defined FTTI is 50 ms, and the FHTI we have decided is anywhere less than FTTI (<50 ms). Looking forward to your response on the Timeout period. Thanks in advance! Re: S32G3 SAF - eMCEM Reaction Timeout Period Hello @SHIVRAJ, Thanks for reaching out to us and sorry for the late reply. About your question, my area of expertise is not the safety topics, however I may be able to help you. But first I need to know if you have Safety requirements for your product, specifically regarding the recovery time for non-critical faults. Thanks for the information

ECSPI_SCLK信号整合性 こんにちは、 i.MX8M miniを使用しています。 i.MX側でSCLKとMISOの波形を測定しました。 SCLKはi.MXをマスターとして出力しますが、立ち上がりエッジにグリッチなどの歪みが生じます。 MISO からデータをキャプチャする場合、i.MX8 はこの SCLK 波形を使用しますか? データ取得を駆動する内部回路は、バッファによって分離されたクリーンな信号を使用し、外部反射の影響を受けないという私の理解は正しいでしょうか? CH1（黄）: SCLK CH2（青）：味噌 ありがとうございます Re: ECSPI_SCLK signal integrity 親愛なるジャンシーさん、 お返事ありがとうございます。 現時点では内部デザイン図がないため、私の質問に現時点では答えることはできないと理解しています。 よろしくお願いします、 Re: ECSPI_SCLK signal integrity RMを参照してください。この図しか見つかりませんが、内部設計図はありません。しかし、ECSPIデザインはSCLKにクリーンな信号を提供できます。すべてのボードでジッタが発生する場合は、ハードウェアデザインまたは測定ツールを確認してください。1つまたは2つのボードでのみこの問題が発生する場合は、ABテストを実行して、この問題がチップに関連しているかどうかを確認できます。 Re: ECSPI_SCLK signal integrity 親愛なるジャンシーさん、 お返事ありがとうございます。 ECSPI はシフト レジスタに SCLK 信号を使用することを理解しています。 また、SCLK 波形はスレーブ デバイスにとって重要です。 i.MXの内部図を知りたいです。 図1.それが私の理解です。 図2は正しいということですか？ <図1. シフトレジスタは外部の影響を受けない> <図2. シフトレジスタは外部からの影響を受ける> ありがとう、 Re: ECSPI_SCLK signal integrity 1)MISO からデータをキャプチャする場合、i.MX8 はこの SCLK 波形を使用しますか? >はい、リファレンス マニュアルを参照してください。ECSPI マスターは、チップ セレクト (SS) 信号を使用して外部 SPI デバイスを有効にし、SCLK 信号を使用してシフト レジスタとの間でデータを転送します。 2)データ取得を駆動する内部回路は、バッファによって分離されたクリーンな信号を使用し、外部反射の影響を受けないという私の理解は正しいでしょうか? > ピンの信号整合性の問題は外部の影響を受けるため、ハードウェアデザインを再確認する必要があります。

Parameter differences between the new SPC5675KFK0MMS2R and the replacement SPC5675KFF0VMS2R. The old product SPC5675KFF0VMS2R has been discontinued, the official website provides a letter to replace the model SPC5675KFK0MMS2R and the specific differences between the original product, but also seek to provide instructions, thank you! Re: 求新产品SPC5675KFK0MMS2R与替代原产品SPC5675KFF0VMS2R的参数区别 Hello, The old SPC5675KFF0VMS2R has been discontinued. I'd appreciate a detailed explanation of the differences between the replacement model SPC5675KFK0MMS2R and the original model, as provided on the official website. Thank you. I'd like to know the differences in parameters between the new SPC5675KFK0MMS2R and the original SPC5675KFF0VMS2R. Here are the differences: K0 vs F0 - different factory but same device cut (revision) M vs V - different temperature range You can find these information in datasheet rev 9. Best regards, Peter