a53_sys_scst_loadstore_test7 こんにちは、 A53ランタイムテストには、SCST_A53_S32G_RFP_2.0.2ライブラリを使用しています。 現在、テスト a53_sys_scst_loadstore_test7 の実行中に問題が発生しており、エラーコードERR_SCST_FAILED_A53_C3が返されます。 ユーザーマニュアルには、MMUによる特定のアクセス権限が必要であると記載されています。 MMUはセクション名ではなく「アドレス範囲」のみを受け入れるため、テストまたはMMU構成において、このマッピングがどのように想定されているかを示す例を提供していただけますか？また、現在テストが失敗している理由を詳しく教えていただけますか？ サポートありがとうございます。 Re: a53_sys_scst_loadstore_test7 こんにちは、 @nmansour さん。 お問い合わせいただきありがとうございます。ご質問についてですが、MMU選択の設定方法に関するサンプルをご用意しております。 「A53 SCST Linux Integration Demo」 というデモファイルです。インストール後、 C:\NXP\SCST_FW_A53_S32G_1.0\scst_fw\src\mmu_config.c にある mmu_init() 関数をご確認ください。この関数内で、メモリ範囲の初期化方法が確認できます。ご覧のとおり、明示的な値ではなくセクション名を使用していますが、それらの名前はコンパイル時に値に解決されます。 結果が失敗した可能性のある理由については、 C:\NXP\SCST_A53_S32G_RFP_2.0.2\SCST_SYS\src\h\a53_sys_scst_configuration.h にある A53_SYS_SCST_RAM_DATA_TARGET0_VADDR の 定義について記載されている内容を確認してください。 先ほどご紹介したデモ版は、以下の手順でダウンロードできます。 - https://www.nxp.com/にアクセスしてアカウントにログインしてください。 「マイNXPアカウント」にアクセスし、「ソフトウェアライセンスとサポート」を選択してください。 - 次に「アカウントを表示」をクリックしてください。これによりFlexNetポータルに移動し、利用可能なすべての製品を確認できます。 - 次に、 オートモーティブ SW – S32G Reference ソフトウェアに移動し、次にオートモーティブ SW - S32G A53 SCST Linux Integration Demo に移動します。実行ファイルをダウンロードして そのファイルを実行すると、私が上で述べた例を見つけることができます。 他に質問があれば教えてください。 Re: a53_sys_scst_loadstore_test7 こんにちは、 @alさん、返信ありがとうございます。 提供されたデモを確認しましたが、いくつか質問がありますので、ご説明いただけると幸いです。 - デモでは、リンカーファイル内のリンカーセクションの割り当てに依存します。 このオプションは使用できません。なぜなら、ランタイムテストはPHアプリケーション内でコンパイルおよびリンクされ、リンクはQNXによって行われるからです。 では、これを回避する方法はありますか？ - チェックするように言われたファイル A53_SYS_SCST_RAM_DATA_TARGET0_VADDR については、現在定義されていません。私の理解では、仮想アドレス マクロまたはリンカ セクションを使用します。これは代替品になり得るでしょうか？ ユーザーマニュアルで「適切なMMUマッピング」とは具体的にどういう意味ですか？属性だけを指すのでしょうか、それとも他に何か不足しているものがあるのでしょうか？EL1のMMU構成については、QNXによって処理されるため、こちらで変更することはできません。   Re: a53_sys_scst_loadstore_test7 こんにちは、 @nmansour さん。 SCST トピックについてさらに調査したところ、QNX Integration Example of S32G A53 SCST Library というドキュメントを見つけることができました。それはまさにあなたが探しているものを見つけるのに役立つはずです。 ご質問の内容についてですが、QNXに関するサポートは当コミュニティで提供しているサポート範囲外となりますので、QNXのベンダーに直接お問い合わせいただくことをお勧めします。 他に何かお手伝いできることがあれば、遠慮なくお申し付けください。 Re: a53_sys_scst_loadstore_test7 迅速なご返信ありがとうございます。 リンカーセクションの代わりにVADDRを使用することについて、何かご意見をいただけますでしょうか？ これについて説明されている資料はどこで見つけられますか？ A53_SYS_SCST_RAM_DATA_TARGET0_VADDR 特に以下の2点について： - チェックするように言われたファイル A53_SYS_SCST_RAM_DATA_TARGET0_VADDR については、現在定義されていません。私の理解では、仮想アドレス マクロまたはリンカ セクションを使用します。これは代替品になり得るでしょうか？ ユーザーマニュアルで「適切なMMUマッピング」とは具体的にどういう意味ですか？属性だけを指すのでしょうか、それとも他に何か不足しているものがあるのでしょうか？ Re: a53_sys_scst_loadstore_test7 こんにちは、 @nmansour さん。 回答は、お送りしたプライベートメッセージに記載されています。 よろしくお願いします。 Re: a53_sys_scst_loadstore_test7 Yi Yangからの情報： これは既知の問題です。テストID=59はQNX環境では実行できません。実行できるテストの範囲は0～58のみです。詳細については、アプリケーションノートを参照してください。AN13294 チケットをクローズできます。

i.MX95 EVK（19x19）：M7 内核上的 CAN1 不工作 我正试图在 i.MX95 19x19 EVK的M7 内核上使用CAN1来接收/发送 CAN 报文。 我使用的是带有 M7 内核的 i.MX95 EVK (19x19)，Yocto Linux 在 A 内核上运行，CAN 路由SW9:3 设置为 ON。 我在 M7 内核上使用了 FlexCAN SDK 示例。通过系统管理器，我使用"mm 0x443c01e0 0x6"和"mm 0x443c01e4 0x6"授予 M7 访问这些引脚的权限，但仍然不起作用。 如何在 i.MX95 的 M7 内核上正确启用 FlexCAN1？是否需要其他配置？ Re: i.MX95 EVK (19x19): CAN1 on M7 core not working 确保 M7 真正拥有 FlexCAN1 外设 在 i.MX95 上，每个外设默认都归 SCMI/System Manager 所有。 您必须明确授予 FlexCAN1 寄存器 PER：CAN1（AIPSTZ/外设 ID） FlexCAN1 信息 RAM CAN1_MR（独立外设范围） CAN1 I/O 焊盘 与CAN1_TX和CAN1_RX相对应的 GPIO_IOxx 引脚 您的命令 毫米 0x443c01e0 0x6 毫米 0x443c01e4 0x6 只能修改引脚模式， 不能授予 M7权限。 您必须通过 SCFW（系统控制器固件）申请所有权。 在 Cortex-M7 SDK 示例中，可通过以下方式实现： sc_err_t err； err = sc_rm_get_partition(&ptn)； err = sc_rm_assign_resource(ptn, SC_R_CAN_1)； err = sc_rm_assign_resource(ptn, SC_R_CAN_1_MEM)； 显示更多线条 如果缺少这一步，CAN1 寄存器看似 "工作"，但实际上什么也没发生。

CAAM 演出 你好 我有一个项目示例（源于 SDK 25.06.00 CAAM 示例），附在后面，我想测量仅计算 CRC 的 CAAM 性能。事实上，当我运行这个示例时，我立刻感觉它太慢了。为此，我使用了DWT->CYCCNT 寄存器。 我还将其与软件实施进行了比较。 我在 RT1170-EVKB 上运行它，得到的结果是这样的：   如果说第一项计算对于 CAAM 这样的加速器来说已经显得太慢（甚至比软件实现还要慢），那么第二项计算就太疯狂了。 有什么问题？也许是 SDK 中的一个错误？ 顺祝商祺！ 最大值 Re: CAAM performaces 你好@Kan_Li 感谢您的回复。 不幸的是，你的回答恰恰证实了我的担忧：在回复之前，所附项目显然根本没有打开过。 我这样说的原因很简单，也很客观： 该项目已经使用了 CAAM_CRC()。这不是我忽视的理论可能性，也不是我忘记尝试的替代途径。在随附的示例中，它@@ 已经存在了，而这正是我的测量中表现最差的路径。 因此，我想再次澄清，我并没有发布关于如何使用驱动程序的通用问题。我花时间准备并附上了一个源自SDK示例的完整项目，特别是为了让恩智浦的支持人员可以直接构建、运行和验证行为。 我比较了相同 CRC 的计算结果： 软件中 与 CAAM 结果与我报告的问题如出一辙：对于硬件加速器来说，测得的性能出乎意料地差，在其中一个测试案例中，性能比软件实现要差得多。 这就是问题所在。 而不是 "也许可以试试 CAAM_CRC()"。 这已经完成了。 当客户附加一个可随时运行的项目时，通常不会浪费论坛存储空间、网络带宽或任何人的时间。这是因为客户希望支持人员能亲手重现问题，尤其是在项目已经为此最小化的情况下。 也许是我太相信附带的复制项目会在回答之前得到真正的审查。如果是这样，那就是我的责任了。 但如果这就是对附带完整复制器的技术帖子的关注程度，那么坦率地说，许多用户抱怨他们得到的支持质量不高也就不足为奇了。 因此，让我以一种现在不可能被误解的方式来重述这个问题： 所附项目已经使用了 CAAM_CRC()。 我使用 DWT->CYCCNT 测量了周期计数。 我比较了同一目标上的软件 CRC 和 CAAM CRC。 CAAM 的性能比预期的要差，有一次甚至比软件差了一大截。 鉴于这些事实，恩智浦能否采取以下措施之一： 使用所附项目重现结果、 解释管理费用的来源、 说明这是否是 SDK/驱动程序的问题、 或明确说明这些性能指标是预期的。 如果能提供具体的技术分析，我们将非常感激，而不是那些与所附例子本身已经相矛盾的建议。 致以最诚挚的问候， Max Re: CAAM performaces 你好@mastupristi、 SDK 示例使用了单独的 CRC 初始、更新和结束函数。驱动程序确实有一个一次性使用的 CAAM_CRC()函数，可以用来替代它，速度应该会更快。请尝试使用 CAAM_CRC()，并检查是否有任何不同。 祝您愉快， Kan ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"标记正确" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请打开一个新主题并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: CAAM performaces 你好@mastupristi、 对不起，是我不好！我正在查看您与我们分享的另一个 CRCendianess 项目。你们的项目在我的项目视图中靠得太近了，而且它们的 main() 几乎是一样的，......。很抱歉我忽略了这一点！   我刚刚使用不同的 CRC 输入数据长度对您的项目进行了测试，当要 CRC 的数据足够长时，例如您在测试中使用的数据长度的两倍，基于 CRC 初始、更新和结束的硬件计算比软件实现要好，但 CAAM_CRC() 在测试中总是最差的情况。 感谢您的耐心等待！ 祝您愉快， Kan ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"标记正确" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请打开一个新主题并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: CAAM performaces 你好@mastupristi、 看来我的主板出了点问题，我刚刚使用另一个 RT1170EVKB 主板得出了以下结果。 你还有其他板可以再试一次吗？ 祝您愉快， Kan ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"标记正确" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请打开一个新主题并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: CAAM performaces 你好@Kan_Li 令我担忧的是，在3个板和总共4次测试中，我们看到的行为截然不同，数字也截然不同。 让我们牢记一点：CAAM 是 MCU 的内部外设，它与 MCU 内部的 RAM 相互影响。实际上，板上的哪些外部元器件会以如此显著且不一致的方式影响 CAAM？ 在这一阶段，似乎有理由考虑关键问题实际上是否可能在 MCU 方面。 这是我的 EVK 上的照片 另外，能否请您说明一下，您是在什么确切条件下从 3 次测试中得出这些数字的？特别是 使用了哪个板， 安装了哪个 MCU、 以及在设置或条件方面是否存在其他相关差异。 最重要的是，你如何解释我和你的数字之间的差异？ 目前我没有其他板可供进一步测试。 此致问候 最大值   Re: CAAM performaces 你好@mastupristi， 我这边的设备是 MIMXRT1176DVMAA/0P94B/CTAS2152A，和你的设备一样，在我的测试中，为了避免任何程序在调试你的代码之前在闪存启动，我将启动模式设置为串行下载模式并在SRAM中运行你的代码。你也这样做了吗？有可能从你这边跨板分享你的结果吗？ 顺祝商祺！ 坎 Re: CAAM performaces 你好@Kan_Li 我尝试了 "将应用程序链接到 RAM"（项目附后） 通过这种设置，我得到了以下结果： 如您所见，情况有了明显改善，但真正令人惊讶的是，使用 CAAM 进行首次 CRC 计算所需的时间与 SW 版本相同。 使用 CAAM（CAAM_CRC()）进行最新的 CRC 计算需要耗费 3.37 亿个周期（以前需要 14.22 亿个周期，因此只减少了 4 倍）。 我设法借到了另一个 EVKB，上面有这个微控制器 结果如下 因此，软件实现在这两个板上的行为完全相同。这并不奇怪，事实上，这正是我所期待的。 第一个 CAAM 所需的时间稍长，而第二个 CAAM 所需的时间要短得多（2.52 亿个周期）。 以下是摘要： SW CRC32 iSCSI SW CRC16 CCITT 硬件 (CAAM) CRC32 iSCSI（分别调用 init、update 和 finalize） 硬件 (CAAM) CRC16 CCITT（调用 CAAM_CRC() 这给我提出了很多问题 这种表现上的不一致性，尤其是第 4 号，令人十分担忧。是什么原因造成的？ 与软件实现相比，这种加速器似乎根本没有加快速度。真的是这样吗，还是我遗漏了什么？ 此致问候 最大值 Re: CAAM performaces 你好@mastupristi、 我仍在对 4 号检测结果进行内部核查，有更多信息时会通知你们。 对于其他测试，您是否按 SW/HW 计算了更多数据？ 在核心上运行的 SW 确实能从缓存中获得一些好处，但当你放入更多数据时，你就会发现其中的差别。 顺祝商祺！ 坎 Re: CAAM performaces 你好@mastupristi、 内部之后。经过讨论，我们发现问题是由 DCACHE 失效引起的： DCACHE invalidate 函数会降低函数的性能，因为项目使用了写入缓存 ("CACHE_MODE_WRITE_THROUGH=1") 配置，这也启用了宏 ("CAAM_OUT_INVALIDATE") 。这是在 SDK 示例中实现的，以避免数据一致性问题，主要是在中间件中。由于出现 ERR050396（如下），TCM 无法用于写入。 以下是该功能的测量结果： 在本例中，"输出" 位于非缓存区域，因此无需在该特定函数中进行无效处理。 /*!@brief CRC 的输出缓冲区。*/ uint8_t AT_NONCACHEABLE_SECTION(crc_output[4U])； 因此，当 DCACHE 失效被取消时： 最高优化 -O3 已启用： 考虑到数据访问的限制以及 CAAM 配置结构的处理，在这种情况下，从 ITCM 执行的优化 SW 实现（数据在 DTCM 中，频率为 @800 MHz）可能比 CAAM 更快。我认为，这取决于有效载荷的大小以及 SW 计算是否经常中断的整体应用概念。 顺祝商祺！ 坎

S32K314のLINマスターモードではスレーブ応答フレームを受信できません。 こんにちは。現在、LIN開発にS32K314を使用しています。MCU をマスター モードに設定すると、正常に完全なフレームをバスに送信できますが、スレーブ デバイスからの応答を受信しようとすると失敗します。原因を特定するためにデバッグを使用しようとしました。図に示すように、完全なフレームを送信する場合はボックス内の関数をCAN呼び出すことができますが、応答を受信する場合は、ここでブレークポイントを設定し、この関数を実行できませんでした。変数では、if (LinCurrentState->IsBusBusy) の結果が true であることが確認できます。バスが混雑状態に入ったと暫定的に判断されます。完全なフレームが送信されるとバスは正常であるのに、スレーブ ノードからの応答を受信するとビジー状態と表示されるのはなぜですか?また、これら 2 つの方法を個別にテストし、完全なフレームの送信とスレーブ ノード応答の受信を同時に実行しませんでした。問題の原因がわかっている場合は、解決にご協力ください。これは私にとってとても重要です。ありがとう。 Re: In the LIN master mode of S32K314, the slave response frame cannot be received. メインモードでスレーブデバイスからの応答を受信するための私の関数をご覧ください。問題がなければ、スレーブデバイスから問題のトラブルシューティングに進みます。 Re: In the LIN master mode of S32K314, the slave response frame cannot be received. こんにちは@Aoyng 、 マスターノードの構成に問題は見当たりません。 オシロスコープ上でスレーブ ノードからの応答が表示されない場合、問題はマスターではなくスレーブ ノードにあります。 BR、ダニエル Re: In the LIN master mode of S32K314, the slave response frame cannot be received. こんにちは。オシロスコープを使用してバスを表示すると、波形が表示されません。ただし、メインモードを使用してデータを送信CAN。私の設定を見て、問題がないか確認してください。 定数 Lpuart_Lin_Ip_UserConfigType Lpuart_Lin_Ip_Sa_pHwConfigPB_0_BOARD_INITPERIPHERALS = { 1U、/*!< ハードウェアインスタンス */ 0x82, /*!< ボーレート除数 */ 16U, /*!< ボーレート OSR */ (ブール値)LPUART_LIN_IP_MASTER, /*!< マスターノード */ LPUART_LIN_IP_BREAK_CHAR_13_BIT_MINIMUM_U8, /*!< ブレーク文字の長さが送信されます */ (uint8)1U, /*!< ブレーク文字の長さを検出CAN */ #if (LPUART_LIN_IP_AUTO_BAUD == STD_ON) (boolean)FALSE, /*!< 自動ボーレート機能 */ #endif (Lpuart_Lin_Ip_CallbackType)Lin_Callback、/*!< バイトを受信または送信した後に呼び出すコールバック関数。*/ &Lpuart_Lin_Ip_axStateStructure[0U], /*!< ランタイム状態構造体参照 */ #if (LPUART_LIN_IP_FRAME_TIMEOUT_DISABLE == STD_OFF) #ifdef LPUART_LIN_IP_START_TIMER_NOTIFICATION 2292U, /*!< HeaderTimeoutValue（マイクロ秒単位）*/ 73U, /*!< 1バイトのResponseTimeoutValue（マイクロ秒）*/ #endif #endif /* (LPUART_LIN_IP_START_TIMER_NOTIFICATION == STD_OFF) */ (uint8)0, /*!< ウェイクアップパルス468.75usを生成するためのウェイクアップバイト */ (uint8)1, /*!< ウェイクアップパルス104.16666666666667us検出をチェックするために使用するバイト */ 40000000U /*!< チャネルクロック */ }; Re: In the LIN master mode of S32K314, the slave response frame cannot be received. こんにちは@Aoyng 、 フレームが実際に送信されていることを確認するために、オシロスコープでスレーブの応答をチェックできますか? また、タイミングの不一致によりマスターが応答を検出できなくなることが多いため、スレーブの LIN ボーレートがマスターと一致していることも確認してください。 信号とボーレートが正しいように見える場合、問題は割り込み処理に関連している可能性があります。そのCASEは、LPUART 割り込み構成と対応する NVIC 設定 (レジスタ内も) の両方を確認して、割り込みが適切に有効になっていることを確認してください。 よろしくお願いいたします。 ダニエル Re: In the LIN master mode of S32K314, the slave response frame cannot be received. こんにちは@Aoyng 、 SduPtrは有効である必要があります。 BR、ダニエル

HSE_IP核无法添加 Hello nxp的技术支持， 我在使用S32DS IDE3.6.2版本，RTD6.0.0版本，我无法在外设配置的界面添加HSE的IP核，可能会导致配置文件无法自动生成hse_mu的driver，请问一下这个问题该怎么解决？ BR/chenyuhang Re: HSE_IP核无法添加 Hi @lukaszadrapa , 感谢您的回复，我目前已经安装了6.0.0 QLP01的包并且已经可以在外设中添加HSE的IP核了。我还有一个疑问想问您，就是我在使用HSE的时候，已经将 C:\NXP\HSE_FW_S32K344_0_2_55_0\hse_full_mem\interface 下的全部文件添加到工程中了，那么 Framework 和 services 文件夹应该如何添加？（附录的图中展示的工程结构是C:\NXP\S32K3_HSE_DemoExamples_1_0_0\S32K3_HSE_DemoExamples\Key Management\S32K344_DemoApp_SessionKeys 的示例工程），是否可以通过外设配置界面添加到工程中？还是说需要手动将这两个文件夹粘贴到我自己的工程中？另外我有查阅到nxp的中国团队有做过HSE_Lib2.0的内容，这些资料我应该如何获取？ BR/chenyuhang Re: HSE_IP核无法添加 你好@chenyuhang 可能会出现并非所有模块都包含在 RTD 软件包中的情况。RTD 6.0.0 就是这种情况，当时还没有 Crypto 驱动程序。它后来在 6.0.0 QLP01 软件包中提供： 在版本说明文件中，您可以发现该软件包仅提供 Crypto 驱动程序，因此您可以将其安装在 6.0.0 软件包之上： 此致， Lukas Re: HSE_IP核无法添加 该框架只是纯 C 代码，不能通过外设配置界面添加。应手动将其添加到项目中。 让我分享一下我之前写给另一位客户的答案--可能是数据缓存出了问题： "我可以看到，该框架尚未完全准备好无缝实施 RTD 项目。我刚刚发现，我在这里的所有项目实际上都禁用了缓存。 该框架使用一个描述符数组，在运行时根据需要选择这些描述符。有一个定义 HSE_ENABLE_SHARED_MEM，可用于将数组强制转入共享区域。但是，默认情况下并不使用这个地址，而且我可以看到，它可能因为使用了一些奇怪的地址而无法工作。 那么，看看 hse_host.c 中的实现吧并将描述符数组也强制设置为 no_cachable 区域"。 关于 HSE_Lib，这是中国应用程序团队的一个项目，目前尚未公开。请与当地的恩智浦 FAE 或分销 FAE 讨论。 此致， Lukas

RT685 Zephyr の J-Link 経由のフラッシュ障害 (FlexSPI A、カスタム AT25SL321) NXPサポートチームの皆様、こんにちは。 私は MIMXRT685 EVK を使用しており、SEGGER J-Link プローブを介してフラッシュしながら Zephyr (MCUXpresso for VS Code 経由) を使用しようとしています。 現在の設定: ボード: RT685 EVK FlexSPI ポート: A (SRAM が削除され、カスタム フラッシュが接続されています) 外部フラッシュ: AT25SL321 ツールチェーン: Zephyr + MCUXpresso for VS Code デバッグプローブ: SEGGER J-Link 他にも利用可能: MCU-Link (正常に動作しますが、J-Link の方が適しています) 私は次の NXP ナレッジベースの記事のガイダンスに従いました。 i.MX RT FlexSPI ブートガイド: https://community.nxp.com/t5/i-MX-RT-クロスオーバーMCUs-Knowledge/i-MX-RT-FLEXSPI-ブートガイド/ta-p/1669262?profile.language=en RT600 MCUXpresso J-LinkデバッグQSPIフラッシュガイド: https://community.nxp.com/t5/i-MX-RT-クロスオーバー-MCUs-Knowledge/RT600-MCUXpresso-JLINK-debug-QSPI-flash/ta-p/1345484 これらのガイドを使用して、FCB ブロックを更新し、MCU-Link + MCUXpresso IDE を使用してプログラムしたときに正しく動作することを確認しました。 効果的なもの: MCU-Link を搭載した MCUXpresso IDE を使用して、正常にフラッシュおよびデバッグできます。 FCB は、MCU-Link を使用してプログラムすると動作することが確認されています。 有効な FCB が存在する場合、次のことが可能です。 J-Link Commanderを使用して接続する Erase FLASH J-Flashを使用して正常にプログラムする 失敗するもの: J-Link を使用して MCUXpresso for VS Code (Zephyr ワークフロー) からフラッシュすると失敗します。 有効な FCB が存在しない場合は、J-Link コマンダーのメモリ読み取りと J-Flash プログラミングの両方が失敗します。 セットアップでは、推奨どおり、J-Link の RT600 UFL_L0 デバイス構成を使用します。 観察: システムは、J-Link が FlexSPI に適切にアクセスするために、有効な FCB の存在に大きく依存しているようです。 J-Link Commander は、有効な FCB が以前に MCU-Link を使用してプログラムされている場合にのみ接続できます。 FCB が存在すると、J-Flash は独立して動作します。 この失敗は、J-Link 経由の VS Code + Zephyr フラッシュ フローに特有のようです。 質問: デフォルト設定の代わりに FlexSPI A を使用する場合、J-Link に追加の設定が必要ですか? Zephyr のフラッシュ フローには、外部 FlexSPI A メモリを備えた RT685 用の特定の J-Link デバイス スクリプトまたはカスタム フラッシュ ローダーが必要ですか? 有効な FCB が存在しない場合に J-Link を堅牢にするための推奨される方法はありますか? MCU-Link と J-Link が RT685 上で FlexSPI を初期化する方法に既知の違いはありますか? Zephyr + J-Link フラッシュ フローをカスタム FlexSPI A 構成に合わせるためのガイダンスがあれば、大変助かります。 追加のログや構成ファイルが役立つかどうかお知らせください。ありがとう Re: RT685 Zephyr Flashing Failure via J-Link (FlexSPI A, Custom AT25SL321) VScodeでフラッシュを動作させるには、以下を追加してください。 board_runner_args ( jlink "--device=MIMXRT685SFAWBR" "--reset-after-load" ) で、UFLアルゴリズムではなくMIMXRT685SFAWBRを使用しています。なぜそうなるのかは不明ですが… Re: RT685 Zephyr Flashing Failure via J-Link (FlexSPI A, Custom AT25SL321) VSCode からフラッシュを消去すると、次の画面が表示されます。 J-Link 接続はまだ確立されていませんが、コマンドには必要です。 USB経由でJ-Linkに接続しています... OK 。 ファームウェア: J- Trace PRO V3 コンパイル日: 2026年2月11日12:15:28 ハードウェアバージョン: V3.00 シリアル番号: 1223000056 ライセンス: RDI、FlashBP、FlashDL、JFlash、GDB IP アドレス: DHCP (アドレスなし)まだ受け取っていません） エミュレータにはRAWTRACE機能がある VTref = 1.760V ターゲット接続はまだ確立されていませんが、コマンドには必要です。 デバイス「MIMXRT600_UFL_L0」が選択されました。 SWD経由でターゲットに接続する InitTarget() 開始 ****************************************************** J-Link スクリプト: i.MXRT6xx Cortex-M33 コア J-Link スクリプト ****************************************************** DAP-IDコード: 0x002A0000 InitTarget() 終了 ID 0x6BA02477の SW-DP が見つかりました DPIDR: 0x6BA02477 APマップをスキャンして利用可能なすべてのAPを見つける AP[ 1 ]: APマップの終端に達したため、APスキャンを停止しました AP[ 0 ]: AHB-AP (IDR: 0x84770001 ) APマップを反復処理して使用するAHB-APを見つける AP[ 0 ]: コア発見 AP[ 0 ]: AHB-AP ROM ベース: 0xE00FE000 CPUIDレジスタ: 0x410FD213 。実装者コード: 0x41 (ARM) 機能セット: メインライン Cortex-M33 r0p3、リトルエンディアンが見つかりました。 FPUnit: 8 つのコード (BP) スロットと0 つのリテラル スロット セキュリティ拡張: 実装済み セキュアデバッグ:有効 CoreSight コンポーネント: ROMTbl[ 0 ] @ E00FE000 [ 0 ][ 0 ]: E00FF000 CID B105100D PID 000BB4C9 ROMテーブル ROMTbl[ 1 ] @ E00FF000 [ 1 ][ 0 ]: E000E000 CID B105900D PID 000BBD21 DEVARCH 47702A04 DEVTYPE 00 Cortex-M33 [ 1 ][ 1 ]: E0001000 CID B105900D PID 000BBD21 DEVARCH 47701A02 DEVTYPE 00 DWT [ 1 ][ 2 ]: E0002000 CID B105900D PID 000BBD21 DEVARCH 47701A03 DEVTYPE 00 FPB [ 1 ][ 3 ]: E0000000 CID B105900D PID 000BBD21 DEVARCH 47701A01 DEVTYPE 43 ITM [ 1 ][ 5 ]: E0041000 CID B105900D PID 002BBD21 DEVARCH 47724A13 DEVTYPE 13 ETM [ 1 ][ 6 ]: E0042000 CID B105900D PID 000BBD21 DEVARCH 47701A14 DEVTYPE 14 CSS600-CTI [ 0 ][ 1 ]: E0040000 CID B105900D PID 000BBD21 DEVARCH 00000000 DEVTYPE 11 Cortex-M33 Cortex-M33 が特定されました。 リセット遅延: 0ミリ秒 リセット タイプ NORMAL: SYSRESETREQ および VECTRESET ビットを介してコアとペリフェラルをリセットします。 ResetTarget() 開始 外部フラッシュをリセットする 監視ポイントを設定する AIRCR経由でSYSRESETREQを実行する クリアウォッチポイント ResetTarget() 終了 アドレス範囲が指定されていない場合は、Erase Chipが実行されます。 デバイスを消去しています... J-Link: フラッシュ ダウンロード: 合計所要時間: 0.703秒 (準備: 0.501秒、比較: 0.000秒、消去: 0.201秒、プログラム: 0.000秒、検証: 0.000秒、復元: 0.000秒) ******エラー: チップの消去中にタイムアウトが発生しましたが、コアは停止しません。(PC = 0x1300B84A 、XPSR = 0xA1000000 、SP = 0x000097C8 )! エラー: エラー コード - 5で消去が返されました。 スクリプトのプロセッシングが完了しました。 そして点滅するには... [ 2026-02-13T12:17:05.672 ] [proc] [info]コマンド: C:\PEMicro\gdbserver\pegdbserver_console.exe -showhardware [ 2026-02-13T12:17:05.676 ] [proc] [info]コマンド: C ":\Program Files\SEGGER\JLink\JLinkGDBServerCL.exe" -listprobes USB [ 2026-02-13T12:17:05.679 ] [proc] [info]コマンド: C:\NXP\LinkServer_25. 12 . 83 \LinkServer.exe プローブ --json [ 2026-02-13T12:17:07.195 ] [proc] [info]コマンド: C:\Users\mark.scheble\.mcuxpressotools\arm- gnu-toolchain-14.2.rel1-mingw-w64-x86_64-arm-none -eabi\bin\arm- none-eabi-gcc.exe --version [ 2026-02-13T12:17:07.200 ] [proc] [info]コマンド: C:\NXP\MCUXpressoIDE_24. 12 . 148 \ide\tools\bin\arm- none-eabi-gcc.exe --version [ 2026-02-13T12:17:07.246 ] [proc] [info]コマンド: cmake -DFORMAT=json -P verify-toolchain.cmake [ 2026-02-13T12:17:07.861 ] [proc] [情報] { "ZEPHYR_TOOLCHAIN_VARIANT" : "zephyr" , "SDK_VERSION" : "0.17.4" , "ZEPHYR_SDK_INSTALL_DIR" : "C:/Users/mark.scheble/zephyr-sdk-0.17.4" } [ 2026-02-13T12:17:07.862 ] [proc] [info]コマンド: C:\Users\mark.scheble\zephyr- sdk-0.17 . 4 \arm-zephyr-eabi\bin\arm- zephyr-eabi-objcopy.exe -I elf32-littlearm -O ihex C:/Users/mark.scheble/git_repos/mimxrt685_hi_res/build/zephyr/zephyr.elf zephyr.hex [ 2026-02-13T12:17:07.896 ] [proc] [info] Cmd: C ":\Program Files\SEGGER\JLink\JLink.exe" -if SWD -speed auto -commanderscript c:\Users\mark.scheble\git_repos\mimxrt685_hi_res\script.jlink -device MIMXRT600_UFL_L0 -SelectEmuBySN 1223000056 [ 2026-02-13T12:17:12.992 ] [proc] [error] C:\Program Files\SEGGER\JLink\JLink.exe がコード1で終了しました [ 2026-02-13T12:17:12.992 ] [proc] [error] SEGGER J-Link Commander V7.54b ( 2021年9月14日16:13:05にコンパイル) DLLバージョンV7.54b 、 2021年9月14日16:11:46にコンパイル J-Link コマンド ファイルが正常に読み取られました。 スクリプト ファイルをプロセッシングしています... J-Link Commanderはエラー時に終了するようになりました J-Link 接続はまだ確立されていませんが、コマンドには必要です。 USB 経由で J-Link に接続しています...同期されていません、再同期しています... 同期されていません。再同期しています... 同期されていません。再同期しています... 失敗: J-Linkに接続できません スクリプトのプロセッシングが完了しました。

IBIS Model of MWCT2016 Hi NXP Team,    We need the IBIS model for MWCT2016 MCU. We want to check for cross coupling in I2C line. For this we need IBIS model  for  simulation purposes. Re: IBIS Model of MWCT2016 Hi @diwakar1307  MWCT2016 is equivalent of S32K312 MCU, so you can refer to this hardware design package: https://www.nxp.com/webapp/Download?colCode=S32K3_HW-DesignPackage Use following IBIS files: Regards, Lukas

Kinara ARA-SDK 许可 恩智浦团队（以及所有熟悉 Ara-2 / Kinara 工具的人员）你们好、 我想了解为 Ara-2 (Kinara) 计算模块编译模型的正确许可/访问路径，尤其是现在 Kinara 已被恩智浦收购，而且恩智浦的公开资料描述了 SDK 与恩智浦软件生态系统的集成。 我的设置/目标 硬件Geniatech Ara-2 计算模块 SDK：Geniatech 提供的 Kinara Ara-2 SDK r1.3 使用情况：个人、非商业（研究/学习/测试） 模型目标：Qwen/Qwen2.5-7B-Instruct (GPTQ Int4) 目前有效的方法 我可以完成模式 1 流程，将模型转换为 ONNX。 我的结局是 model.onnx（小图形文件） 同一目录下的 model.onnx.data（大型外部张量数据/权重）。 什么失败了 模式 2（生成可部署 .dvm 的编译阶段）因 SDK 版本工具中的许可证签出/验证错误而失败。 据我所知，这将阻止生成 .dvm即使 ONNX 导出成功。 我的困惑 我没有 Kinara 许可证密钥。 Geniatech 的文档指出，必须通过 Kinara 获取 SDK 许可证密钥。 Kinara客户支持门户网站似乎拒绝使用常见的个人电子邮件功能域（例如gmail.com）进行注册，所以我无法在那里提交申请。 我为什么要在这里提问（恩智浦/Kinara 集成混淆） ，恩智浦的公开资料显示，Kinara 的 SDK 和模型工具正在集成到恩智浦的生态系统（包括 eIQ）中，Ara-2 现在作为恩智浦的产品提供，并提供相关的 "Ara 软件开发包 "下载。 然而，在实践中，这一点并不明确： 开发人员应在其中获取用于编译的许可证密钥，以及 现在是否支持 "Ara SDK / eIQ 集成 "路径。 问题 编译 ONNX → .dvm 是否需要许可证密钥使用 Ara-2 SDK 工具链（r1.3 / ARA-SDK），甚至用于个人/非商业用途？ 如果是，个人/业余爱好者用户获得评估/开发者访问权限（尤其是在没有公司电子邮件域的情况下）的官方流程是什么？ 有了现有的恩智浦账户，Ara-2 用户应该从哪里获取： “官方” Ara SDK 二进制文件/工具链（编译器），和/或 编译所需的许可机制？ 如果编译需要许可证密钥，而许可证密钥又不容易获得，那么是否有任何预编译的 .dvm模型软件包（例如，用于 Qwen 7B/Qwen2.5恩智浦/Kinara/合作伙伴提供给 Ara-2 用户运行的 7B）？ 如果恩智浦/Kinara 的相关人员能说明计划的路径（恩智浦门户网站与传统 Kinara 门户网站的对比，以及现在如何处理许可问题），那将大有帮助。 Re: Kinara ARA-SDK Licensing 我也有同样的问题！我拿到了设备，驱动程序。但没有 SDK，我猜也没有许可证（如果需要的话）。该设备只是静默地坐在我的联想 ThinkCentre Ultra neo 电脑里什么也没做。联想从未将其整合到 Windows 11 作为 NPU。我想至少用它来运行一些模型或进行学习。现在，它已经成为我电脑中一块完全闲置的硅片。我想，如果有更多的人开始使用这项技术，将有助于技术的普及。 Re: Kinara ARA-SDK Licensing @kratafila在我通过 Geniatech 获得 Linux SDK 软件包之前，我的硅片基本上也是闲置的。老实说，它仍然是未使用的硅，因为我无法让模型编译和运行。 值得一提的是，Geniatech（我的 Kinara Ara-2 M.2 模块的供应商）与我分享了这些 SDK/runtime 下载。它们以 Linux 为重点，我不确定它们是否适用于你的 ThinkCentre 中的 Ara-2 硬件（或者在 Windows 11 上提供帮助，里面有 Windows 二进制文件，但我在 Linux 软件方面取得了更大的成功），但是如果你能在 Linux 下测试/确认你的设备能正常运行，它们可能仍然有用： 1) 驱动程序/运行时间 + .dvm 示例型号（Geniatech"客户就绪" 捆绑）： hxxps://mega[.]nz/file/nJcF0K5a#W-Ote-fp59hXoq4T0GGsaQmwGTRphWz0JATowyWjQpg 2) " 模型编译 " 文件夹 Geniatech 最初寄给我（注意：仅此一项就不包括编译器二进制文件）： hxxps://mega[.]nz/file/KoclFQrJ#ifNOX7w2Y1qgLM6rnm7xPnUprwZZqhuRvelFG5p0MJQ 3) Geniatech 随后提供的完整 Ara-2 SDK 压缩包（此压缩包应包含实际的工具链/编译器，例如dvrun）： hxxps: //文件 [.] geniatech [.] com/down-eng/bsp/kinara_sdk_20251120 [.] tar [.] bz2 如果你尝试了上述任何一种方法并取得了进展（即使只是安装了SDK并看到设备被识别），请在这里发回去，这不仅是为了我们，也是因为多个社区似乎对于 " 官方 " 的工作路径、SDK/许可的实际来源以及如何编译和运行其他模型存在更广泛的困惑。

在 imx8mp 上使用 rproc 希望你一切都好。这可能是一组零星的问题，但我是 Yocto 和异构芯片的新手。如有任何帮助，我们将不胜感激。 我使用的是使用 imx8mp 的Kontron 底板。我可以通过 SD 卡在 A 核上构建并运行 Yocto，同样，我也可以在 M 核上运行代码。但是后者是使用 U-启动 完成的，现在我想将其移到使用 rpmsg 功能进行 rproc 控制。 我用 menuconfig 启用了驱动程序，现在加载 Linux 时，我在 sys/class/ 中看到了 remoteproc 文件夹。然而，它是空的。我相信这意味着它没有在设备树中启用。如果我的理解有误，请纠正我，我想按以下步骤操作： 修改设备树以为 TCM 保留内存（并启用邮箱？）。 用叠加法来完成，而不是修改调入的 dtb 文件。 使用配方/层将其添加到内核版本中。 我找到了这份imx linux rproc 支持文档，但它没有告诉我如何像上面描述的那样加载覆盖层，也没有告诉我不同的加载方法。 我的模糊问题是 我朝着设备树的方向冲错树了吗？"的" 方式是什么？ 我的最终目标是我用 Yocto 构建所有东西，将图像闪存到板上，无需进一步的板互动。这可能吗？ 更尖锐的问题： 如何在 Yocto 版本时应用叠加层？ imx linux rproc 支持文档提到了rproc DTS 节点和使用的内存节点。只需要做这些改动吗？ 提前感谢！ i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project Re: Using rproc on the imx8mp 嗨，@waker、 我用设备树冲错树了吗？什么是 “完成” 的方式？ 你说得对：完成的方法是在 DT 中启用 i.MX remoteproc 节点，保留固件和 RPMsg 使用的内存区域（ITCM/DTCM 或 DDR、vrings、vdev 缓冲区、可选资源表），然后连接 rpmsg‑virtio 使用的邮箱（MU）。i.MX 的内核 rproc 驱动程序（imx-rproc）需要这些 DT 节点；如果存在，你会在 /sys/class/remoteproc/ 下看到 remoteproc0。 如何在 Yocto 版本时应用叠加层？ 您可以按照以下指南实现这一目标： https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/How-to-use-Devshell-to-compile-device-tree-files/ta-p/1727428 https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/How-to-compile-Linux-Kernel-Image-and-device-tree-using-Yocto/ta-p/2022759 我的最终目标是我用 Yocto 版本所有东西，将图像闪存到板上，无需进一步的板互动。这可能吗？ 是的，你可以根据需要生成合适的补丁并将补丁应用到Yocto Project。 imx linux rproc 支持文档是否提到了 rproc DTS 节点和使用的内存节点。只需要做这些改动吗？ 是的。 你可以查看我们的 imx8MP-EVK 板的演示和设备树作为参考。 要启用虚拟通道，必须在系统中安装一个内核模块，如我们在示例中所述。 https://github.com/nxp-mcuxpresso/legacy-mcux-sdk-examples/tree/main/evkmimx8mp/multicore_examples/rpmsg_lite_str_echo_rtos https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm64/boot/dts/freescale/imx8mp-evk-rpmsg.dts 敬上， Chavira Re: Using rproc on the imx8mp 感谢您的回复，我已经将设备树加载到系统上（附上了经过修改的 Kontron 提供的设备树）。我可以看到这是预留内存目录： root@kontron-mx8mp:~# ls /proc/device-tree/reserved-memory/ '#address-cells' m4@0x10000000 m4@0x800000 name '#size-cells' vdev0vring1@55008000 dsp@92400000 m4@0x7E0000 m4@80000000 ranges vdev0vring0@55000000 vdevbuffer@55400000 但是，远程程序目录（/sys/class/remoteproc/）是空的，我读过这是设备树中的内存问题。知道我哪里出错了吗？ 可能还值得一提的是，我在启动时看到了以下内容： [ 13.286497] remoteproc remoteproc0: releasing imx-rproc 我还使用您提到的evk rpmsg dts 进行了校准，但没有成功。我也遇到了同样的问题。 Re: Using rproc on the imx8mp 我在启动时也看到了这个： `[13.289371] 平台 imx8mp-cm7：延迟探测等待中`

如何安装"S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 您好， 我从 GreenVIP 安装了"S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite" ，但在下面的截图中找不到它。 如果我再次安装，就会出现错误提示。 请帮帮我。 谢谢！ Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 你好，Lvyang508 感谢您的回复。 您是否安装了 SW32ZE_RTD_R21-11_2.0.1_D2505_？ 在 S32DS IDE 中使用 DesignStudio_updatesite.zip？ BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" S32DS IDE：S32DS for Platform 3.6.5 我下载了相应的软件包并根据 UG_S32ZE_GreenVIP.pdf 进行了安装 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 你好，Lvyang508 请检查您的 RTD 版本，RTD 和 RTOS 软件包之间似乎存在冲突。 另外，您使用的是什么版本的 S32DS 集成开发环境？ BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 嗨，乔伊、 我已经安装了 SW32ZE_RTD_R21-11_2.0.1_D2505_。 S32DS 集成开发环境中的 DesignStudio_updatesite.zip 文件。 谢谢您！ Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 你好，Lvyang508 感谢您的回复。 这个问题可能是由版本冲突引起的。请尝试使用 S32DS IDE 3.6.1 参考 UG_S32ZE_GreenVIP.pdf。 BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 嗨，乔伊、    感谢您的回复。 我已经安装了 S32IDE 3.6.1、但问题依然存在。 BR、

What is the meaning of FLEXIO_CTRL[DBGE] The reference manual wording on DBGE is a bit short with only "Enables the FLEXIO operation in Debug mode" What happens if it is disabled and you debug code? Trying to figure out what debug operations are safe when using FLEXIO and debugging FLEXIO drivers. I guess it is NOT safe to let the debugger read SHIFTBUFn in receive mode or any other hardware register with read sideeffect, not even by accidently howering over it in the debugger. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  If the "Enable FLEXIO operation in debug mode" is disabled, the FLEXIO module stops when the debugger stops the CPU. All FIexIO activity is freeze until execution resumes. This topic has also been discussed in the following thread: Does it means that flexio can't work in debug mode? BR, VaneB Re: What is the meaning of FLEXIO_CTRL[DBGE] Does that also mean that it is safe to access the FLEXIO registers using the debugger if DBGE is disabled, or will reading SHIFTBUFn with the debugger disturb the Shift Status Flag SHIFTSTAT[SSF] Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  As stated in the S32K3 reference manual, the SHIFTBUFn register must be read only when the corresponding SHIFTSTAT[SSF] flag is set. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  Could you please clarify what this will be used for or what kind of analysis you are trying to achieve? Re: What is the meaning of FLEXIO_CTRL[DBGE] Can I somehow block S32DS from attempting to access registers? Only briefly howering over a pointer to SHIFTBUFn makes the debugger access the value which disturbs the FLEXIO state by clearing SHIFTSTAT[SSF] Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  The IDE itself does not block access to registers. That kind of protection can be implemented using the MPU or XRDC; however, I do think that approach aligns with what you are trying to achieve. Instead, you could monitor when SHIFTSTAT[SSF] is set and then verify whether the corresponding SHIFTBUFn register contains the expected value. Re: What is the meaning of FLEXIO_CTRL[DBGE] I am exploring, writing and debugging a custom low level FLEXIO driver. Experienced odd results while debugging which I suspect is due to S32DS fetching SHIFTBUFn register values while stepping thru the driver, disturbing the SHIFTSTAT[SSF] state and resulting in lost events. Re: What is the meaning of FLEXIO_CTRL[DBGE] The driver obviously monitors SHIFTSTAT and access SHIFTBUFn accordingly. My issue is that it that stepping over the driver code with S32DS can trigger a debug read of SHIFTSTAT, which seems to disturb the state held in that register. For example when howering with the mouse over a pointer to SHIFTSTAT. If I carefully avoid touching any such pointers with the debugger then the driver works. I had hope that disabling DBGE would allow the debugger to access SHIFTSTAT without disturbing the **bleep**FSTAT register state, but from your response this is not the case. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  Disabling the DBGE bit does not prevent the debugger from disturbing registers such as SHIFTSTAT, because DBGE does not control debug read behavior. Instead, DBGE controls whether the peripheral keeps running when the core is halted.

溦【xins4698】腾龙新公司注册游戏账号网址是多少 溦【xins4698】腾龙新公司注册游戏账号网址是多少 LPC Marketing LPC51Uxx LPC546xx LPC54xxx LPC55xx LPC800

如何：使用 NXP Vision SDK 示例项目中的现有代码在 S32DS 中创建新的 Makefile 项目 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 本文档详细介绍了如何在 S32 Design Studio 中创建新项目，以及如何使用 NXP Vision SDK 示例项目中提供的现有代码和 makefile 进行构建。如果您使用来自任何其他来源的代码创建新的 makefile 项目，则过程可能会有所不同。 在从现有代码创建新的 makefile 项目之前，我们需要向环境变量 PATH 添加一些路径和几个新的环境变量。添加这些路径和变量主要有 3 种方法。哪种方法取决于您的需要。 方法 1 路径和变量可以单独添加到每个项目。如果您只希望这些更改影响少数项目，这将很有用。或者如果您的项目需要不同的路径和变量。注意：这些更改将在项目创建后进行（如下面的步骤 15 - 17 所示） 方法 2 路径和变量可以添加到 S32DS 内的整个工作区。这些在 S32DS 之外是不可见的，因此不会影响整个 Windows 环境。如果您有大量对路径和变量有共同要求的项目，并且不希望它们在 S32DS 之外的任何工具中可见，这将非常有用。 方法 3 路径和变量可以全局添加到 Windows 环境中，并将影响所有已安装的工具。不推荐使用这种方法。 选择方法后，将以下路径添加到 PATH 变量（使用 S32DS 的默认安装设置显示的路径）： C:\NXP\S32DS.3.1\S32DS\build_tools\gcc-6.3-arm32-eabi\bin C:\NXP\S32DS.3.1\S32DS\build_tools\gcc-6.3-arm64-eabi\bin C:\NXP\S32DS.3.1\S32DS\build_tools\gcc-6.3-arm64-linux\bin C:\NXP\S32DS.3.1\S32DS\build_tools\msys32\mingw32\bin 或者在 Eclipse 中（可以使用变量，如果 S32DS 安装布局在未来版本中发生变化，则无需更新这些变量） ${S32DS_ARM32_TOOLCHAIN_DIR} ${S32DS_ARM64_LINUX_TOOLCHAIN_DIR} ${S32DS_ARM64_TOOLCHAIN_DIR} ${S32DS_GCC_TOOCHAIN_DIR} 还需要添加以下 Windows 系统变量： 变量名称：S32V234_SDK_ROOT 变量值：C:\NXP\S32DS_Vision_v2018.R1\S32DS\s32v234_sdk 变量名称：APU_TOOLS 变量值：C:\NXP\S32DS_Vision_v2018.R1\S32DS\APUC 以下步骤演示了基于上述方法 1 的过程。 1）启动S32DS for Vision 2）点击“新建” 3）选择“使用现有代码的 Makefile 项目” 4）选择下一步 5）输入项目名称。 6）对于“现有代码位置”， a）选择“浏览… ”，然后选择目录C:\NXP\S32DS.3.1\S32DS\software\VSDK_S32V2_RTM_1_3_0\s32v234_sdk\demos\isp\isp_sonyimx224_rgb_yuv_gs8    b) Click OK 7）对于“索引器设置工具链”，选择与您所需的构建配置相匹配的选项。对于我们这里的示例，我们将选择“ ARM Linux 64 位目标二进制工具链”。有关工具链选项的更多详细信息，请参阅 Vision 扩展包用户指南。这设置了一些工具链路径，但稍后我们将根据 VSDK 示例的特定需求设置更多路径。 8）点击完成 9) 在项目资源管理器中右键单击该项目。选择“属性” 10) 转到“C/C++ 构建”部分 11）转到“行为”选项卡，在“构建”旁边的字段中输入： ISP 示例：' allsub ' APEX 示例：' APU_COMP=nxp allsub ' 12）转到“构建器设置”选项卡，在“构建位置”部分更改“构建目录”的路径。点击“工作区... ”按钮 13) 在文件夹选择菜单中，选择子文件夹“ build-v234ce-gnu-linux-d ”，然后单击“确定” 14）转到“环境”部分 15）选择环境变量“ PATH ”，然后单击“编辑... ” 16）将路径变量添加到值字段，每个变量用逗号“；”分隔 ${S32DS_ARM32_TOOLCHAIN_DIR} ${S32DS_ARM64_LINUX_TOOLCHAIN_DIR} ${S32DS_ARM64_TOOLCHAIN_DIR} ${S32DS_GCC_TOOCHAIN_DIR} 单击OK。 17) Click 'Add...' 18) 单击“添加... ”，然后输入变量名称“ APU_TOOLS ”和值“ ${S32DS_APU_TOOLCHAIN_DIR} ” 单击OK。 19）单击“确定”关闭“属性”菜单。 20）点击“构建” 21) 构建完成后，将创建二进制文件（ELF）

弗劳恩霍夫 IIS 将主办 2014 年飞思卡尔®杯欧洲、中东和非洲地区面向有志工程师的决赛 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 位于德国埃尔兰根的弗劳恩霍夫集成电路研究所（与汤姆逊合作）发明了我们目前在智能手机和媒体播放器中广泛使用的 MP3 文件。他们拥有超过 20,000 名研究人员，是德国乃至全球研发界的一支力量。 该学院将于2014年4月29日至30日举办飞思卡尔杯2014年欧洲、中东和非洲地区决赛。 对于参加活动的学生团队来说，这是一个绝佳的机会，可以一睹工程研发的最佳成果，并与塑造未来世界的弗劳恩霍夫研究所的优秀工程师进行交流。 请参阅新闻稿20130715_Freescale_2014 - 弗劳恩霍夫集成电路研究所 IIS 飞思卡尔杯内容

NicheLite 用于 LPC <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> InterNiche 的 NicheLite for LPC 是其 NicheLite ™产品的一个变体，它是一个针对嵌入式系统优化的全功能 TCP/IP 堆栈，只需要 12 KB 的代码。NicheLite for LPC 是符合 RFC 标准的 TCP/IP 协议套件实现，它包括 TCP/IP 协议系列综合子集的 ANSI C 源代码、“Mini”Sockets API 以及高效的系统优化和调整工具。NicheLite for LPC 的 IP 层可以支持一个硬件接口，并且完全支持 SNMP 代理的 MIB-II 访问。MIB-II 表包括：接口、IP、ICMP、TCP 和 UDP 信息。 数据包数据（包括标头）位于连续的缓冲区中，以简化内存管理并避免数据复制。很少使用宏来保护代码的关键部分，以提高吞吐量并减少内存需求。可调参数（如 MSS（最大段大小）和 TCP 窗口大小）可以留给运行时逻辑，也可以根据您的应用程序进行定制。 NicheLite for LPC 支持以下协议： 地址解析协议(ARP) 互联网协议(IP) 互联网控制消息协议(ICMP) 用户数据报协议(UDP) 传输控制协议(TCP) 动态主机配置协议 (DHCP) 客户端 域名系统 (DNS) 客户端 引导程序协议(BOOTP) 简单文件传输协议(TFTP) NicheLite for LPC宣传单（附件） 软件 获取软件 NicheLite for LPC 源代码免费提供给恩智浦客户，且仅限在恩智浦 LPC1000、LPC2000 和 LPC3000 系列微控制器上使用。获取和使用 NicheLite for LPC 的前提是接受详细的软件许可协议 (SLA)。如果您尚未下载并仔细阅读 SLA，请下载并仔细阅读： NicheLite V1.02 修订历史（2007 年 7 月 17 日）（附件） 目录 NicheLite for LPC软件包包括： NicheTask ™协作式多任务调度程序 TCP 支持 InterNiche 的轻量级 API，并带有零拷贝选项 无需分片/重组的 IPv4 地址解析协议 ICMP Ping TFTP NicheTool™ NicheFile VFS Mini-Sockets API 单个以太网接口，配备针对 LPC17xx、LPC23xx/LPC24xx 和 LPC32x0 优化的设备驱动程序 TFTP客户端 TFTP服务器 示例应用程序（TFTP 客户端、TFTP 服务器、HTTP 侦听器） NicheLite 参考手册（不得重新分发） HTML 格式的用户指南（旨在分发给最终客户） 清晰书写、注释丰富的 ANSI-“C”源代码 编译时所需的头文件阐明了源许可证的细节，该许可证禁止最终客户分发 NicheLite for LPC 的源代码。 最终客户选项和升级 InterNiche 为 NXP 的 NicheLite LPC 客户提供的选项和升级包括： 技术支持 专业服务 HTTP Server PPP SNMP v1, v2c, v3 SMTP 客户端（电子邮件警报器） NicheStack SSL POP3 客户端 FTP 服务器和客户端 升级到完整的 NicheStack IPv4、IPv6、双重产品   NicheStack HTTPServer ™ （已附加） NicheStack SSL ™ （附件） NicheStack IPv4 ™ （附件） 联系InterNiche了解详情 详细信息 Cortex-M0 微控制器 Cortex-M3 微控制器 Cortex-M4 微控制器 ARM7 微控制器 ARM9 微控制器 InterNiche Technologies, Inc. 概况介绍（附件） InterNiche 技术公司 NicheTask开源操作系统

Kinetis Design Studioのビデオ、パート3:Kinetis Design Studioによるデバッグ <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> これは、4 つの KDS v3.0.0 ビデオの 3 番目のビデオです。このビデオでは、Kinetis SDKとFRDMボードのインストールと使用について説明します。   Overview: デバッグ構成 デバッグのためのビルド ソースコードのステップ実行 変数の検査 ブレークポイントの設定 逆アセンブル、メモリ、レジスタ   全4つのビデオのリスト: Kinetis Design Studioビデオ、パート1:KDSとKinetis SDKのインストール Kinetis Design Studioビデオ、パート2:Freedom BoardへのOpenSDAファームウェアのインストール Kinetis Design Studioのビデオ、パート3:Kinetis Design Studioによるデバッグ Kinetis Design Studioビデオ、第4回:KDSでのProcessor Expertの使用 (マイビデオで視聴) 全般

关于 MX 处理器知识库的问题 我对以下主题有疑问。   我想构建一个内核，然后将其集成到 bitbake 映像中，但我不知道该怎么做。   https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/How-to-compile-Linux-Kernel-Image-and-device-tree-using-Yocto/ta-p/2022759 ------------------------------------------------------------------------ 8. 编译内核 最后，使用以下命令编译内核镜像： $ make -j $(nproc) 生成的内核镜像将位于： iMX8 和 iMX9： arch/arm64/boot/ iMX6 和 iMX7： arch/arm/boot/ 回复：关于 MX 处理器知识库的问题 谢谢你的回答。 回复：关于 MX 处理器知识库的问题 我对你那边的情况有点困惑，你那边使用 Yocto 吗？ 如果是，您无需使用独立构建，只需使用 Yocto 修改所有需要的代码即可。编译完成后，它会在 /tmp/deploy/images 文件夹中生成 wic.zst 文件。因此，您无需再将 uboot 和内核构建镜像以及内核模块添加到 wic.zst 文件中。这是最简单的方法。这是第一种方法。 如果你已经生成并下载了 wic.zst 文件到你的开发板，这里只编译 u-boot 和 kernel 文件，你只需要下载 u-boot 和 kernel 到你的开发板，无需再次下载 wic.zst 文件。这是第二种方法。 关于你的问题： 此外，我想知道如何将 uboot 和内核构建映像和内核模块添加到 /tmp/deploy/images 文件夹中的 wic.zst 文件中，这是 yocto 构建结果。 你不需要这样做。 如有任何问题请随时联系我。 回复：关于 MX 处理器知识库的问题 成功，Uboot和内核构建完成。我将在 yocto wic 中包含 Uboot 映像、内核映像、dtb、内核模块结果。 我想将独立构建结果集成到Yocto官方内核构建过程中。 此外，我想知道如何将 uboot 和内核构建映像和内核模块添加到 /tmp/deploy/images 文件夹中的 wic.zst 文件中，这是 yocto 构建结果。 回复：关于 MX 处理器知识库的问题 您对此感到困惑吗？你有什么问题？     回复：关于 MX 处理器知识库的问题 我正在使用FRDM i.MX 93 开发板。 我指的是文档https://docs.nxp.com/bundle/UG10195/page/topics/customization.html 。 在下一章中 -如何在独立环境中构建 U-Boot 和内核， 1. 生成一个包含必要工具、工具链和小型 rootfs 的 SDK，以便在主机上进行编译。 要从 Yocto 项目构建环境生成 SDK，请运行以下命令： $ bitbake core-image-minimal -c populate_sdk populate_sdk 生成一个脚本文件，用于设置没有 Yocto Project 的独立环境。 2. 要继续构建，请将 sh 文件从 tmp/deploy/sdk 中的构建目录复制到主机并执行脚本以安装 SDK。默认位置在 /opt，但可以放在主机上的任何位置。 3. 在主机上，要构建 U-Boot 和内核，请执行以下步骤 我很好奇接下来的程序。 我想将独立生成的内核、Uboot 镜像集成到 bitbake 镜像中。     回复：关于 MX 处理器知识库的问题 您使用哪款产品？以我们最新的 BSP 为例，您可以参考我们的i.MX Yocto 项目用户指南。 如有任何疑问或疑问，请随时联系我

LS1046 RESET_REQ 和 RSTRQSR 我们看到 RESET_REQ_B 在我们的定制 LS1046 硬件上被断言。当我们读取 RSTRQSR 时，我们得到以下内容： md 1ee00C8 01ee00c8: 00480000 00000000 00000000 00000000 如果我正确排序字节，则意味着： MBEE_RR（多位 ECC 重置请求）和 SRDS_RST_RR（SerDes 复位事件。如果任何启用的 SerDes PLL 未锁定，则会发生这种情况。） 有人能确认我的解码是否正确，并指出可能导致 MBEE_RR 的原因吗？我不确定从哪里开始寻找这个。 谢谢！ 回复：LS1046 RESET_REQ 和 RSTRQSR 我们修复了这个问题 - 我们的 SRDS_PLL_PD_S1 和 SRDS_PLL_PD_S2 的值是错误的 - 参考手册对这些值有点令人困惑。一旦我们解决了这个问题，错误就消失了。 回复：LS1046 RESET_REQ 和 RSTRQSR 亲爱的@SimonRo ， 您能否指出在“4.4.1 开机复位序列”的哪一步中遇到了这个问题？ 还是启动结束后才会发生？ 我需要更多信息才能了解可能发生的情况。 回复：LS1046 RESET_REQ 和 RSTRQSR 我通过将 SRDS_PLL_PD_S1 和 SRDS_PLL_PD_S2 设置为 0 来关闭 SERDES。 我的 RCW 现在看起来像这样： 00000000: 0c150010 10000000 00000000 00000000 00000010: 11330559 40000012 60040000 c1000000 00000020: 00000000 00000000 00000000 10038ffe 00000030: 20124000 04261301 00000096 00000001 但RESET_REQ_B 仍然有效： => md 1ee0000 01ee0000: 7f7f7720 0000004f 00000000 00000000 w..O........... 01ee0010: 00000000 00000000 00000000 00000000 ................ 01ee0020: 00000000 00000000 00000000 00000000 ................ 01ee0030: 00000000 00000000 00000000 00000000 ................ 01ee0040: 00000000 00000000 00000000 00000000 ................ 01ee0050: 00000000 00000000 00000000 00000000 ................ 01ee0060: 00000000 00000000 00000000 00000000 ................ 01ee0070: 00000000 00000000 00000000 00000000 ................ 01ee0080: 00000000 00000000 00000000 00000000 ................ 01ee0090: 00000000 00000000 00000000 00000000 ................ 01ee00a0: 00000000 10010787 40000000 00000000 ...........@.... 01ee00b0: 00000000 00000000 00000000 00000000 ................ 01ee00c0: 00400000 00000000 00480000 00000000 [email protected]..... 01ee00d0: 00000000 00000000 00000000 00000000 ................ 01ee00e0: 00000000 00000000 00000000 00000000 ................ 01ee00f0: 00000000 00000000 00000000 00000000 ................ 我认为是： SRDS_RST_RR（SerDes 重置事件。如果任何启用的 SerDes PLL 未锁定，则会发生。） 我想知道如果 SERDES 断电为什么会看到这个？ 谢谢！

Single channel ABS SB0401 Monitoring Module Issue Hello @nxp , I’m using the SB0401 Single-Channel ABS module IC with an NXP S32K31xEVB-Q48 MCU as the SPI master. I transmit the monitoring/module data once every 10 ms, but the SB0401 monitoring module appears to reset/restart repeatedly (about once every 50 ms). Along with this, my SPI “error count” increases on every SPI transfer. Below are the setup and my specific questions. HW/SW setup MCU (SPI Master): S32K31xEVB-Q48 (S32K31x family) Device: SB0401 (Single-Channel ABS module IC) Interface: SPI (LPSPI) (DMA based transfers) Periodic transmission: every 10 ms Observed issue: SB0401 monitoring module reset/restart every ~50 ms (see attached logs) Observed behavior The error counter increments for every SPI byte/word transfer. I read AR (seed) from SB0401 message 18 and calculate MR based on that AR. Despite sending frames periodically, the SB0401 monitoring module resets/restarts. Questions MR calculation vs AR (Message 18) My error count increases on every SPI transfer. I calculate MR using the AR value received from SB0401 message 18. Is it expected that an error counter would increment on every transfer in this condition, or does it indicate MR/AR logic is incorrect? Please confirm the correct MR computation flow/timing relative to AR (message 18) and any common pitfalls (e.g., using stale AR, wrong byte/bit extraction, timing window, counter alignment). ACK position when writing Message 0 If I write data into Message 0 at TxBuf[0], where should I check the acknowledgement? Example: For a write in TxBuf[0], does the ACK appear in RxBuf[0] (same word) or in RxBuf[1] (next word)? If there is a defined “ACK occurs in the following SPI word/frame” rule, please share the exact mapping. Reference SW / CDD driver Is there any reference CDD / example driver for SB0401 (C source or AUTOSAR-style CDD integration) that can be shared for guidance? If not shareable, can you recommend the official SB0401 software package / app note / reference implementation details to follow? Re: Single channel ABS SB0401 Monitoring Module Issue Hi Is possible to show your company and project information here? Re: Single channel ABS SB0401 Monitoring Module Issue Hi @guoweisun     yeah ok.     Company:  Ettiksoft technologies Pvt ltd.     project:  Two-wheeler single channel ABS.  Re: Single channel ABS SB0401 Monitoring Module Issue This part doesn't have CDD or other software drive and the reference schematic also need customer sign NDA then share. Re: Single channel ABS SB0401 Monitoring Module Issue Let me check again for the reference code about this special part. Re: Single channel ABS SB0401 Monitoring Module Issue For the example code I can't post here, could you please submit ticket from case port? Home Re: Single channel ABS SB0401 Monitoring Module Issue hello @guoweisun    ok.  Any other reference code is there, like this module behaviour. 

LS1028A 2.5G SGMII 以太网无法与 QCA8081 配合使用 我们在 LS1028A 的 Serdes Lane A 上使用 QCA8081 PHY 实现 2.5G SGMII。 我们启用了 QCA8081 驱动程序 (CONFIG_QCA808X_PHY=y)，并更新了 rcw(rcw_1500_sdboot.rcw) 和 dts(ls1028a-rdb.dts)如下图所示。 rcw： SRDS_PRTCL_S1_L0=1 SRDS_PRTCL_S1_L1=5 SRDS_PRTCL_S1_L2=11 SRDS_PRTCL_S1_L3=11 dts： &enetc_mdio_pf3 { sgmii_phy0: ethernet-phy@24 { reg =<0x18>; }； }; &enetc_port0 { phy-handle =<& sgmii_phy0>; phy-mode ="2500base-x"; status ="okay"; }; 观察结果： Ping 在 2.5G 模式下不起作用。但 1G 模式正常。 2.5G 的 Ethtool 输出： root@ls1028ardb:/home/user# ethtool eno0 eno0 的设置： 支持的端口：[ ] 支持的链接模式： 10baseT/Half 10baseT/Full 100baseT/Half 100baseT/Full 1000baseT/Full 2500baseT/Full 支持暂停帧使用：对称只接收 支持自动协商：是 支持 FEC 模式：未报告 广告链接模式： 10baseT/Half 10baseT/Full 100baseT/Half 100baseT/Full 1000baseT/Full 2500baseT/Full 广告暂停帧使用：对称只接收 广告自动协商：是 宣传的 FEC 模式：未报告 链接伙伴宣传的链接模式： 10baseT/Half 10baseT/Full 100baseT/Half 100baseT/Full 1000baseT/Full 2500baseT/Full 链接伙伴宣传的暂停帧使用：对称只接收 链路合作伙伴宣传的自动协商：是 链路合作伙伴宣传的 FEC 模式：未报告 速度：2500Mb/s 双工：全 自动协商：开 主从配置文件：首选从 主从状态：从 端口：双绞线 PHYAD：24 收发器：外部 MDI-X：关（自动） 支持唤醒：g 唤醒：d 检测到链接：是 Dmesg 日志： root@ls1028ardb:/home/user# dmesg | grep eno0 [ 13.165970] fsl_enetc 0000:00:00.0 eno0: 从 eth0 重命名 [ 13.721100] fsl_enetc 0000:00:00.0 eno0: PHY [0000:00:00.3:18]驱动程序 [Qualcomm QCA8081] (irq=POLL) [ 13.722673] fsl_enetc 0000:00:00.0 eno0: configuring for phy/2500base-x link mode [ 17.813736] fsl_enetc 0000:00:00.0 eno0: Link is Up - 2.5Gbps/Full - flow control rx/tx 如有遗漏，请提出宝贵意见。 Re: LS1028A 2.5G SGMII ethernet not working with QCA8081 感谢您的答复。 是的，我们还尝试了 SRDS_PRTCL_S1_L0 的 1 和 6 请参见所附 RCW 文件： /* * SerDes 协议 - 0x85bb * * 频率： * 内核 -- 1500 MHz * 平台 -- 400 MHz * DDR -- 1600 MHz * DDR 数据速率 -- 1.600 GT/s */ #include<../ls1028asi/ls1028a.rcwi> SYS_PLL_RAT=4 MEM_PLL_RAT=16 CGA_PLL1_RAT=15 CGA_PLL2_RAT=12 HWA_CGA_M1_CLK_SEL=1 HWA_CGA_M2_CLK_SEL=7 HWA_CGA_M3_CLK_SEL=6 HWA_CGA_M4_CLK_SEL=3 DDR_REFCLK_SEL=2 DRAM_LAT=1 BOOT_LOC=21 FLASH_CFG1=3 SYSCLK_FREQ=600 IIC2_PMUX=6 IIC3_PMUX=2 IIC4_PMUX=2 IIC5_PMUX=2 IIC6_PMUX=3 CLK_OUT_PMUX=2 EC1_SAI4_5_PMUX=5 EC1_SAI3_6_PMUX=5 USB3_CLK_FSEL=39 ENETC_RCW=3 GTX_CLK125_PMUX=2 SRDS /* PCIe 控制器的勘误表 */ #include<../ls1028asi/a008851.rcw> #include<../ls1028asi/a010477.rcw> #include<../ls1028asi/a009531.rcw> /* 增加 FSPI 时钟频率 */ #include<../ls1028asi/fspi_speed.rcw 我们为 Serdes 接口使用 100MHz 的参考时钟。 用于 QSGMII（2.5G）的 Serdes 通道 B分布式 4 端口）正在工作。 Re: LS1028A 2.5G SGMII ethernet not working with QCA8081 SRDS_PRTCL_S1_L0=1 SRDS_PRTCL_S1_L1=5 SRDS_PRTCL_S1_L2=11 SRDS_PRTCL_S1_L3=11 配置是否 srds_prtcl_s1_l0=0x1 srds_prtcl_s1_l1=0x5 srds_prtcl_s1_l2=0xb srds_prtcl_s1_l3=0xb   能否请您提供输入和 RCW 设置的 PLL 频率信息？ 谢谢！ Re: LS1028A 2.5G SGMII ethernet not working with QCA8081 我们还使用125MHz的参考时钟进行了测试，并观察到了相同的结果。 Re: LS1028A 2.5G SGMII ethernet not working with QCA8081 亲爱的 June-Lu 我们计划对 SerDes 配置进行以下修改，以支持 SerDes 通道 A 上的 2.5G SGMII 操作： 按照 2.5G SGMII 操作的要求，将 SD1_REF_CLK1_P/N 和 SD1_REF_CLK2_P/N 的 SerD es 参考时钟更改 为 156.25 MHz 。 （目前我们使用的时钟发生器相同的时钟频率，仅测试 SerDes Lane A ） 将 SerDes PLL 参考时钟选择位[945:944] 从现有值 “00” 更新 为“10”。 你能帮我们做这个改变吗？ 更改 协议选择至 "65BB用于所需的 SerDes 通道配置。 请确认是否需要进行其他更改（PLL 设置、SerDes 寄存器、RCW/DTS 更新或 PHY 相关配置）以支持这一更改？ 期待您的支持。 同时附上我们的框图，供您参考。 谢谢 谨致问候 Re: LS1028A 2.5G SGMII ethernet not working with QCA8081 1.如果 SerDes 将 SD1_REF_CLK1_P/N 和 SD1_REF_CLK2_P /N 的参考时钟均设置为 156.25 MHz，那么如何实现 Q SGMII 和 PCIe。 2.SRDs_pll_ref_clk_sel_s1=2，请参阅 https://github.com/nxp-qoriq/rcw/blob/LSDK-21.08/ls1028asi/ls1028a.rcwi 由于这不是官方配置，您可以尝试一下。 谢谢！