在 imx8mp 上使用 rproc 希望你一切都好。这可能是一组零星的问题，但我是 Yocto 和异构芯片的新手。如有任何帮助，我们将不胜感激。 我使用的是使用 imx8mp 的Kontron 底板。我可以通过 SD 卡在 A 核上构建并运行 Yocto，同样，我也可以在 M 核上运行代码。但是后者是使用 U-启动 完成的，现在我想将其移到使用 rpmsg 功能进行 rproc 控制。 我用 menuconfig 启用了驱动程序，现在加载 Linux 时，我在 sys/class/ 中看到了 remoteproc 文件夹。然而，它是空的。我相信这意味着它没有在设备树中启用。如果我的理解有误，请纠正我，我想按以下步骤操作： 修改设备树以为 TCM 保留内存（并启用邮箱？）。 用叠加法来完成，而不是修改调入的 dtb 文件。 使用配方/层将其添加到内核版本中。 我找到了这份imx linux rproc 支持文档，但它没有告诉我如何像上面描述的那样加载覆盖层，也没有告诉我不同的加载方法。 我的模糊问题是 我朝着设备树的方向冲错树了吗？"的" 方式是什么？ 我的最终目标是我用 Yocto 构建所有东西，将图像闪存到板上，无需进一步的板互动。这可能吗？ 更尖锐的问题： 如何在 Yocto 版本时应用叠加层？ imx linux rproc 支持文档提到了rproc DTS 节点和使用的内存节点。只需要做这些改动吗？ 提前感谢！ i.MX 8M | i.MX 8M Mini | i.MX 8M Nano Linux Yocto Project Re: Using rproc on the imx8mp 嗨，@waker、 我用设备树冲错树了吗？什么是 “完成” 的方式？ 你说得对：完成的方法是在 DT 中启用 i.MX remoteproc 节点，保留固件和 RPMsg 使用的内存区域（ITCM/DTCM 或 DDR、vrings、vdev 缓冲区、可选资源表），然后连接 rpmsg‑virtio 使用的邮箱（MU）。i.MX 的内核 rproc 驱动程序（imx-rproc）需要这些 DT 节点；如果存在，你会在 /sys/class/remoteproc/ 下看到 remoteproc0。 如何在 Yocto 版本时应用叠加层？ 您可以按照以下指南实现这一目标： https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/How-to-use-Devshell-to-compile-device-tree-files/ta-p/1727428 https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/How-to-compile-Linux-Kernel-Image-and-device-tree-using-Yocto/ta-p/2022759 我的最终目标是我用 Yocto 版本所有东西，将图像闪存到板上，无需进一步的板互动。这可能吗？ 是的，你可以根据需要生成合适的补丁并将补丁应用到Yocto Project。 imx linux rproc 支持文档是否提到了 rproc DTS 节点和使用的内存节点。只需要做这些改动吗？ 是的。 你可以查看我们的 imx8MP-EVK 板的演示和设备树作为参考。 要启用虚拟通道，必须在系统中安装一个内核模块，如我们在示例中所述。 https://github.com/nxp-mcuxpresso/legacy-mcux-sdk-examples/tree/main/evkmimx8mp/multicore_examples/rpmsg_lite_str_echo_rtos https://github.com/nxp-imx/linux-imx/blob/lf-6.12.y/arch/arm64/boot/dts/freescale/imx8mp-evk-rpmsg.dts 敬上， Chavira Re: Using rproc on the imx8mp 感谢您的回复，我已经将设备树加载到系统上（附上了经过修改的 Kontron 提供的设备树）。我可以看到这是预留内存目录： root@kontron-mx8mp:~# ls /proc/device-tree/reserved-memory/ '#address-cells' m4@0x10000000 m4@0x800000 name '#size-cells' vdev0vring1@55008000 dsp@92400000 m4@0x7E0000 m4@80000000 ranges vdev0vring0@55000000 vdevbuffer@55400000 但是，远程程序目录（/sys/class/remoteproc/）是空的，我读过这是设备树中的内存问题。知道我哪里出错了吗？ 可能还值得一提的是，我在启动时看到了以下内容： [ 13.286497] remoteproc remoteproc0: releasing imx-rproc 我还使用您提到的evk rpmsg dts 进行了校准，但没有成功。我也遇到了同样的问题。 Re: Using rproc on the imx8mp 我在启动时也看到了这个： `[13.289371] 平台 imx8mp-cm7：延迟探测等待中`

如何安装"S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 您好， 我从 GreenVIP 安装了"S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite" ，但在下面的截图中找不到它。 如果我再次安装，就会出现错误提示。 请帮帮我。 谢谢！ Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 你好，Lvyang508 感谢您的回复。 您是否安装了 SW32ZE_RTD_R21-11_2.0.1_D2505_？ 在 S32DS IDE 中使用 DesignStudio_updatesite.zip？ BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" S32DS IDE：S32DS for Platform 3.6.5 我下载了相应的软件包并根据 UG_S32ZE_GreenVIP.pdf 进行了安装 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 你好，Lvyang508 请检查您的 RTD 版本，RTD 和 RTOS 软件包之间似乎存在冲突。 另外，您使用的是什么版本的 S32DS 集成开发环境？ BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 嗨，乔伊、 我已经安装了 SW32ZE_RTD_R21-11_2.0.1_D2505_。 S32DS 集成开发环境中的 DesignStudio_updatesite.zip 文件。 谢谢您！ Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 你好，Lvyang508 感谢您的回复。 这个问题可能是由版本冲突引起的。请尝试使用 S32DS IDE 3.6.1 参考 UG_S32ZE_GreenVIP.pdf。 BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 嗨，乔伊、    感谢您的回复。 我已经安装了 S32IDE 3.6.1、但问题依然存在。 BR、

What is the meaning of FLEXIO_CTRL[DBGE] The reference manual wording on DBGE is a bit short with only "Enables the FLEXIO operation in Debug mode" What happens if it is disabled and you debug code? Trying to figure out what debug operations are safe when using FLEXIO and debugging FLEXIO drivers. I guess it is NOT safe to let the debugger read SHIFTBUFn in receive mode or any other hardware register with read sideeffect, not even by accidently howering over it in the debugger. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  If the "Enable FLEXIO operation in debug mode" is disabled, the FLEXIO module stops when the debugger stops the CPU. All FIexIO activity is freeze until execution resumes. This topic has also been discussed in the following thread: Does it means that flexio can't work in debug mode? BR, VaneB Re: What is the meaning of FLEXIO_CTRL[DBGE] Does that also mean that it is safe to access the FLEXIO registers using the debugger if DBGE is disabled, or will reading SHIFTBUFn with the debugger disturb the Shift Status Flag SHIFTSTAT[SSF] Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  As stated in the S32K3 reference manual, the SHIFTBUFn register must be read only when the corresponding SHIFTSTAT[SSF] flag is set. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  Could you please clarify what this will be used for or what kind of analysis you are trying to achieve? Re: What is the meaning of FLEXIO_CTRL[DBGE] Can I somehow block S32DS from attempting to access registers? Only briefly howering over a pointer to SHIFTBUFn makes the debugger access the value which disturbs the FLEXIO state by clearing SHIFTSTAT[SSF] Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  The IDE itself does not block access to registers. That kind of protection can be implemented using the MPU or XRDC; however, I do think that approach aligns with what you are trying to achieve. Instead, you could monitor when SHIFTSTAT[SSF] is set and then verify whether the corresponding SHIFTBUFn register contains the expected value. Re: What is the meaning of FLEXIO_CTRL[DBGE] I am exploring, writing and debugging a custom low level FLEXIO driver. Experienced odd results while debugging which I suspect is due to S32DS fetching SHIFTBUFn register values while stepping thru the driver, disturbing the SHIFTSTAT[SSF] state and resulting in lost events. Re: What is the meaning of FLEXIO_CTRL[DBGE] The driver obviously monitors SHIFTSTAT and access SHIFTBUFn accordingly. My issue is that it that stepping over the driver code with S32DS can trigger a debug read of SHIFTSTAT, which seems to disturb the state held in that register. For example when howering with the mouse over a pointer to SHIFTSTAT. If I carefully avoid touching any such pointers with the debugger then the driver works. I had hope that disabling DBGE would allow the debugger to access SHIFTSTAT without disturbing the **bleep**FSTAT register state, but from your response this is not the case. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  Disabling the DBGE bit does not prevent the debugger from disturbing registers such as SHIFTSTAT, because DBGE does not control debug read behavior. Instead, DBGE controls whether the peripheral keeps running when the core is halted.

溦【xins4698】腾龙新公司注册游戏账号网址是多少 溦【xins4698】腾龙新公司注册游戏账号网址是多少 LPC Marketing LPC51Uxx LPC546xx LPC54xxx LPC55xx LPC800

如何：使用 NXP Vision SDK 示例项目中的现有代码在 S32DS 中创建新的 Makefile 项目 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 本文档详细介绍了如何在 S32 Design Studio 中创建新项目，以及如何使用 NXP Vision SDK 示例项目中提供的现有代码和 makefile 进行构建。如果您使用来自任何其他来源的代码创建新的 makefile 项目，则过程可能会有所不同。 在从现有代码创建新的 makefile 项目之前，我们需要向环境变量 PATH 添加一些路径和几个新的环境变量。添加这些路径和变量主要有 3 种方法。哪种方法取决于您的需要。 方法 1 路径和变量可以单独添加到每个项目。如果您只希望这些更改影响少数项目，这将很有用。或者如果您的项目需要不同的路径和变量。注意：这些更改将在项目创建后进行（如下面的步骤 15 - 17 所示） 方法 2 路径和变量可以添加到 S32DS 内的整个工作区。这些在 S32DS 之外是不可见的，因此不会影响整个 Windows 环境。如果您有大量对路径和变量有共同要求的项目，并且不希望它们在 S32DS 之外的任何工具中可见，这将非常有用。 方法 3 路径和变量可以全局添加到 Windows 环境中，并将影响所有已安装的工具。不推荐使用这种方法。 选择方法后，将以下路径添加到 PATH 变量（使用 S32DS 的默认安装设置显示的路径）： C:\NXP\S32DS.3.1\S32DS\build_tools\gcc-6.3-arm32-eabi\bin C:\NXP\S32DS.3.1\S32DS\build_tools\gcc-6.3-arm64-eabi\bin C:\NXP\S32DS.3.1\S32DS\build_tools\gcc-6.3-arm64-linux\bin C:\NXP\S32DS.3.1\S32DS\build_tools\msys32\mingw32\bin 或者在 Eclipse 中（可以使用变量，如果 S32DS 安装布局在未来版本中发生变化，则无需更新这些变量） ${S32DS_ARM32_TOOLCHAIN_DIR} ${S32DS_ARM64_LINUX_TOOLCHAIN_DIR} ${S32DS_ARM64_TOOLCHAIN_DIR} ${S32DS_GCC_TOOCHAIN_DIR} 还需要添加以下 Windows 系统变量： 变量名称：S32V234_SDK_ROOT 变量值：C:\NXP\S32DS_Vision_v2018.R1\S32DS\s32v234_sdk 变量名称：APU_TOOLS 变量值：C:\NXP\S32DS_Vision_v2018.R1\S32DS\APUC 以下步骤演示了基于上述方法 1 的过程。 1）启动S32DS for Vision 2）点击“新建” 3）选择“使用现有代码的 Makefile 项目” 4）选择下一步 5）输入项目名称。 6）对于“现有代码位置”， a）选择“浏览… ”，然后选择目录C:\NXP\S32DS.3.1\S32DS\software\VSDK_S32V2_RTM_1_3_0\s32v234_sdk\demos\isp\isp_sonyimx224_rgb_yuv_gs8    b) Click OK 7）对于“索引器设置工具链”，选择与您所需的构建配置相匹配的选项。对于我们这里的示例，我们将选择“ ARM Linux 64 位目标二进制工具链”。有关工具链选项的更多详细信息，请参阅 Vision 扩展包用户指南。这设置了一些工具链路径，但稍后我们将根据 VSDK 示例的特定需求设置更多路径。 8）点击完成 9) 在项目资源管理器中右键单击该项目。选择“属性” 10) 转到“C/C++ 构建”部分 11）转到“行为”选项卡，在“构建”旁边的字段中输入： ISP 示例：' allsub ' APEX 示例：' APU_COMP=nxp allsub ' 12）转到“构建器设置”选项卡，在“构建位置”部分更改“构建目录”的路径。点击“工作区... ”按钮 13) 在文件夹选择菜单中，选择子文件夹“ build-v234ce-gnu-linux-d ”，然后单击“确定” 14）转到“环境”部分 15）选择环境变量“ PATH ”，然后单击“编辑... ” 16）将路径变量添加到值字段，每个变量用逗号“；”分隔 ${S32DS_ARM32_TOOLCHAIN_DIR} ${S32DS_ARM64_LINUX_TOOLCHAIN_DIR} ${S32DS_ARM64_TOOLCHAIN_DIR} ${S32DS_GCC_TOOCHAIN_DIR} 单击OK。 17) Click 'Add...' 18) 单击“添加... ”，然后输入变量名称“ APU_TOOLS ”和值“ ${S32DS_APU_TOOLCHAIN_DIR} ” 单击OK。 19）单击“确定”关闭“属性”菜单。 20）点击“构建” 21) 构建完成后，将创建二进制文件（ELF）

A/B スワップ OTA アップデートを備えたデュアルアプリケーション ブートローダ - S32K3XX Hi, 私はS32K312と協力して、A / BスワップOTA更新機能を備えたデュアルアプリケーションブートローダーを実装しています。 私は理解したいと思います: ブートローダは、リセット後にブートするイメージ (A または B) をどのように正確に決定しますか? DUALバンキングアプリケーションとブートローダーのメモリ構成は? A/B スワップの動作に関する設計、アプリケーション ノート、メモリ レイアウトの詳細な説明があれば、どなたでもお役に立ちます。 NXPから紹介した Unified bootloader Demo - NXP Community あなたの助けをよろしくお願いいたします! 日時:A / BスワップOTAアップデートを備えたデュアルアプリケーションブートローダ - S32K3XX Hi @DiaDev  ABスワップ機能は、HSEファームウェアがインストールされている場合に使用できるHW機能です。 したがって、最初のステップはHSEファームウェア(AB Swapバージョン)をインストールすることです。 HSEファームウェアパッケージは、S32K3標準ソフトウェアからダウンロードできます。 https://www.nxp.com/webapp/swlicensing/sso/downloadSoftware.sp?catid=SW32K3-STDSW-D リンクをクリックして、「Automotive SW - S32K3 - HSE Firmware 」を選択するだけです。ここで、派生物の最新バージョンを検索します。 ファームウェアのインストール方法を説明するアプリケーションノートを提供します。また、 Documentation -> 安全なファイル: https://www.nxp.com/products/S32K3 「HSE FW install for S32K3xx」のドキュメント。 また、HSE-B Firmware Reference Manual rev. にも記載されています。2.4 「3 HSE ファームウェアのインストール」のセクション。   HSEファームウェアをインストールするには、3つの方法があります。HSE-B ファームウェアリファレンスマニュアル v2.4 の「3 HSE ファームウェアのインストール」をご覧ください。 最も便利な方法は、おそらくIVTによるインストールです。次の手順が必要です。 - 0x1B000000でのプログラムHSE機能フラグ。これは、いつでもどこでも、コードまたはデバッガーで実行できます。かまいません。 - ピンクのファイルをどこにでもロードしてフラッシュします(アプリケーションと一緒に)。HSE用に予約されたエリアは使用しないでください。 - 次に、ピンクのファイルのアドレスをIVTに入れます。HSE FW RM v2.4の「14.2.2 IVT構造」を参照してください。   これについては、HSE DemoExamples で例を見つけることができます。 https://www.nxp.com/webapp/Download?colCode=S32K3_HSE_DemoExamples 次に、以下を検索します。 c:\NXP\S32K3_HSE_DemoExamples_1_0_0\S32K3_HSE_DemoExamples\Device_Configuration\S32K344_HSE_FW_INSTALL\  このデモでは、すべての手順を示しています。 その後、S32K3のドキュメンテーション>セキュアファイルページにも掲載されている「S32K3XX HSEおよびOTAアドバンストレーニング」を学習できます。 ここでは、パーティション(パッシブブロックとアクティブブロック)を交換する方法を見つけることができます。 https://community.nxp.com/t5/S32K/s32k3-flash-swap-requirements/m-p/1920123/highlight/true#M38475 または、S32K3リファレンスソフトウェアパッケージに含まれているOTAデモを提供しています。 https://www.nxp.com/webapp/swlicensing/sso/downloadSoftware.sp?catid=SW32K3-REFSW-D したがって、新しいアプリケーションをフラッシュにロードするときは、常にパッシブブロックにロードします。また、アプリケーションは常にアクティブなブロックから実行されます。アドレスは常に同じです。ハードウェアによって再マップされます。 Unified ブートローダは HSE を使用しないため、AB スワップ機能を使用しないことに注意してください。 よろしくお願いします。 Lukas Re: Dual-application bootloader with A/B swap OTA update - S32K3XX @DiaDevこのプロジェクトは完了できましたか?

弗劳恩霍夫 IIS 将主办 2014 年飞思卡尔®杯欧洲、中东和非洲地区面向有志工程师的决赛 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 位于德国埃尔兰根的弗劳恩霍夫集成电路研究所（与汤姆逊合作）发明了我们目前在智能手机和媒体播放器中广泛使用的 MP3 文件。他们拥有超过 20,000 名研究人员，是德国乃至全球研发界的一支力量。 该学院将于2014年4月29日至30日举办飞思卡尔杯2014年欧洲、中东和非洲地区决赛。 对于参加活动的学生团队来说，这是一个绝佳的机会，可以一睹工程研发的最佳成果，并与塑造未来世界的弗劳恩霍夫研究所的优秀工程师进行交流。 请参阅新闻稿20130715_Freescale_2014 - 弗劳恩霍夫集成电路研究所 IIS 飞思卡尔杯内容

NicheLite 用于 LPC <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> InterNiche 的 NicheLite for LPC 是其 NicheLite ™产品的一个变体，它是一个针对嵌入式系统优化的全功能 TCP/IP 堆栈，只需要 12 KB 的代码。NicheLite for LPC 是符合 RFC 标准的 TCP/IP 协议套件实现，它包括 TCP/IP 协议系列综合子集的 ANSI C 源代码、“Mini”Sockets API 以及高效的系统优化和调整工具。NicheLite for LPC 的 IP 层可以支持一个硬件接口，并且完全支持 SNMP 代理的 MIB-II 访问。MIB-II 表包括：接口、IP、ICMP、TCP 和 UDP 信息。 数据包数据（包括标头）位于连续的缓冲区中，以简化内存管理并避免数据复制。很少使用宏来保护代码的关键部分，以提高吞吐量并减少内存需求。可调参数（如 MSS（最大段大小）和 TCP 窗口大小）可以留给运行时逻辑，也可以根据您的应用程序进行定制。 NicheLite for LPC 支持以下协议： 地址解析协议(ARP) 互联网协议(IP) 互联网控制消息协议(ICMP) 用户数据报协议(UDP) 传输控制协议(TCP) 动态主机配置协议 (DHCP) 客户端 域名系统 (DNS) 客户端 引导程序协议(BOOTP) 简单文件传输协议(TFTP) NicheLite for LPC宣传单（附件） 软件 获取软件 NicheLite for LPC 源代码免费提供给恩智浦客户，且仅限在恩智浦 LPC1000、LPC2000 和 LPC3000 系列微控制器上使用。获取和使用 NicheLite for LPC 的前提是接受详细的软件许可协议 (SLA)。如果您尚未下载并仔细阅读 SLA，请下载并仔细阅读： NicheLite V1.02 修订历史（2007 年 7 月 17 日）（附件） 目录 NicheLite for LPC软件包包括： NicheTask ™协作式多任务调度程序 TCP 支持 InterNiche 的轻量级 API，并带有零拷贝选项 无需分片/重组的 IPv4 地址解析协议 ICMP Ping TFTP NicheTool™ NicheFile VFS Mini-Sockets API 单个以太网接口，配备针对 LPC17xx、LPC23xx/LPC24xx 和 LPC32x0 优化的设备驱动程序 TFTP客户端 TFTP服务器 示例应用程序（TFTP 客户端、TFTP 服务器、HTTP 侦听器） NicheLite 参考手册（不得重新分发） HTML 格式的用户指南（旨在分发给最终客户） 清晰书写、注释丰富的 ANSI-“C”源代码 编译时所需的头文件阐明了源许可证的细节，该许可证禁止最终客户分发 NicheLite for LPC 的源代码。 最终客户选项和升级 InterNiche 为 NXP 的 NicheLite LPC 客户提供的选项和升级包括： 技术支持 专业服务 HTTP Server PPP SNMP v1, v2c, v3 SMTP 客户端（电子邮件警报器） NicheStack SSL POP3 客户端 FTP 服务器和客户端 升级到完整的 NicheStack IPv4、IPv6、双重产品   NicheStack HTTPServer ™ （已附加） NicheStack SSL ™ （附件） NicheStack IPv4 ™ （附件） 联系InterNiche了解详情 详细信息 Cortex-M0 微控制器 Cortex-M3 微控制器 Cortex-M4 微控制器 ARM7 微控制器 ARM9 微控制器 InterNiche Technologies, Inc. 概况介绍（附件） InterNiche 技术公司 NicheTask开源操作系统

关于 MX 处理器知识库的问题 我对以下主题有疑问。   我想构建一个内核，然后将其集成到 bitbake 映像中，但我不知道该怎么做。   https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/How-to-compile-Linux-Kernel-Image-and-device-tree-using-Yocto/ta-p/2022759 ------------------------------------------------------------------------ 8. 编译内核 最后，使用以下命令编译内核镜像： $ make -j $(nproc) 生成的内核镜像将位于： iMX8 和 iMX9： arch/arm64/boot/ iMX6 和 iMX7： arch/arm/boot/ 回复：关于 MX 处理器知识库的问题 谢谢你的回答。 回复：关于 MX 处理器知识库的问题 我对你那边的情况有点困惑，你那边使用 Yocto 吗？ 如果是，您无需使用独立构建，只需使用 Yocto 修改所有需要的代码即可。编译完成后，它会在 /tmp/deploy/images 文件夹中生成 wic.zst 文件。因此，您无需再将 uboot 和内核构建镜像以及内核模块添加到 wic.zst 文件中。这是最简单的方法。这是第一种方法。 如果你已经生成并下载了 wic.zst 文件到你的开发板，这里只编译 u-boot 和 kernel 文件，你只需要下载 u-boot 和 kernel 到你的开发板，无需再次下载 wic.zst 文件。这是第二种方法。 关于你的问题： 此外，我想知道如何将 uboot 和内核构建映像和内核模块添加到 /tmp/deploy/images 文件夹中的 wic.zst 文件中，这是 yocto 构建结果。 你不需要这样做。 如有任何问题请随时联系我。 回复：关于 MX 处理器知识库的问题 成功，Uboot和内核构建完成。我将在 yocto wic 中包含 Uboot 映像、内核映像、dtb、内核模块结果。 我想将独立构建结果集成到Yocto官方内核构建过程中。 此外，我想知道如何将 uboot 和内核构建映像和内核模块添加到 /tmp/deploy/images 文件夹中的 wic.zst 文件中，这是 yocto 构建结果。 回复：关于 MX 处理器知识库的问题 您对此感到困惑吗？你有什么问题？     回复：关于 MX 处理器知识库的问题 我正在使用FRDM i.MX 93 开发板。 我指的是文档https://docs.nxp.com/bundle/UG10195/page/topics/customization.html 。 在下一章中 -如何在独立环境中构建 U-Boot 和内核， 1. 生成一个包含必要工具、工具链和小型 rootfs 的 SDK，以便在主机上进行编译。 要从 Yocto 项目构建环境生成 SDK，请运行以下命令： $ bitbake core-image-minimal -c populate_sdk populate_sdk 生成一个脚本文件，用于设置没有 Yocto Project 的独立环境。 2. 要继续构建，请将 sh 文件从 tmp/deploy/sdk 中的构建目录复制到主机并执行脚本以安装 SDK。默认位置在 /opt，但可以放在主机上的任何位置。 3. 在主机上，要构建 U-Boot 和内核，请执行以下步骤 我很好奇接下来的程序。 我想将独立生成的内核、Uboot 镜像集成到 bitbake 镜像中。     回复：关于 MX 处理器知识库的问题 您使用哪款产品？以我们最新的 BSP 为例，您可以参考我们的i.MX Yocto 项目用户指南。 如有任何疑问或疑问，请随时联系我

LS1046 RESET_REQ 和 RSTRQSR 我们看到 RESET_REQ_B 在我们的定制 LS1046 硬件上被断言。当我们读取 RSTRQSR 时，我们得到以下内容： md 1ee00C8 01ee00c8: 00480000 00000000 00000000 00000000 如果我正确排序字节，则意味着： MBEE_RR（多位 ECC 重置请求）和 SRDS_RST_RR（SerDes 复位事件。如果任何启用的 SerDes PLL 未锁定，则会发生这种情况。） 有人能确认我的解码是否正确，并指出可能导致 MBEE_RR 的原因吗？我不确定从哪里开始寻找这个。 谢谢！ 回复：LS1046 RESET_REQ 和 RSTRQSR 我们修复了这个问题 - 我们的 SRDS_PLL_PD_S1 和 SRDS_PLL_PD_S2 的值是错误的 - 参考手册对这些值有点令人困惑。一旦我们解决了这个问题，错误就消失了。 回复：LS1046 RESET_REQ 和 RSTRQSR 亲爱的@SimonRo ， 您能否指出在“4.4.1 开机复位序列”的哪一步中遇到了这个问题？ 还是启动结束后才会发生？ 我需要更多信息才能了解可能发生的情况。 回复：LS1046 RESET_REQ 和 RSTRQSR 我通过将 SRDS_PLL_PD_S1 和 SRDS_PLL_PD_S2 设置为 0 来关闭 SERDES。 我的 RCW 现在看起来像这样： 00000000: 0c150010 10000000 00000000 00000000 00000010: 11330559 40000012 60040000 c1000000 00000020: 00000000 00000000 00000000 10038ffe 00000030: 20124000 04261301 00000096 00000001 但RESET_REQ_B 仍然有效： => md 1ee0000 01ee0000: 7f7f7720 0000004f 00000000 00000000 w..O........... 01ee0010: 00000000 00000000 00000000 00000000 ................ 01ee0020: 00000000 00000000 00000000 00000000 ................ 01ee0030: 00000000 00000000 00000000 00000000 ................ 01ee0040: 00000000 00000000 00000000 00000000 ................ 01ee0050: 00000000 00000000 00000000 00000000 ................ 01ee0060: 00000000 00000000 00000000 00000000 ................ 01ee0070: 00000000 00000000 00000000 00000000 ................ 01ee0080: 00000000 00000000 00000000 00000000 ................ 01ee0090: 00000000 00000000 00000000 00000000 ................ 01ee00a0: 00000000 10010787 40000000 00000000 ...........@.... 01ee00b0: 00000000 00000000 00000000 00000000 ................ 01ee00c0: 00400000 00000000 00480000 00000000 [email protected]..... 01ee00d0: 00000000 00000000 00000000 00000000 ................ 01ee00e0: 00000000 00000000 00000000 00000000 ................ 01ee00f0: 00000000 00000000 00000000 00000000 ................ 我认为是： SRDS_RST_RR（SerDes 重置事件。如果任何启用的 SerDes PLL 未锁定，则会发生。） 我想知道如果 SERDES 断电为什么会看到这个？ 谢谢！

Single channel ABS SB0401 Monitoring Module Issue Hello @nxp , I’m using the SB0401 Single-Channel ABS module IC with an NXP S32K31xEVB-Q48 MCU as the SPI master. I transmit the monitoring/module data once every 10 ms, but the SB0401 monitoring module appears to reset/restart repeatedly (about once every 50 ms). Along with this, my SPI “error count” increases on every SPI transfer. Below are the setup and my specific questions. HW/SW setup MCU (SPI Master): S32K31xEVB-Q48 (S32K31x family) Device: SB0401 (Single-Channel ABS module IC) Interface: SPI (LPSPI) (DMA based transfers) Periodic transmission: every 10 ms Observed issue: SB0401 monitoring module reset/restart every ~50 ms (see attached logs) Observed behavior The error counter increments for every SPI byte/word transfer. I read AR (seed) from SB0401 message 18 and calculate MR based on that AR. Despite sending frames periodically, the SB0401 monitoring module resets/restarts. Questions MR calculation vs AR (Message 18) My error count increases on every SPI transfer. I calculate MR using the AR value received from SB0401 message 18. Is it expected that an error counter would increment on every transfer in this condition, or does it indicate MR/AR logic is incorrect? Please confirm the correct MR computation flow/timing relative to AR (message 18) and any common pitfalls (e.g., using stale AR, wrong byte/bit extraction, timing window, counter alignment). ACK position when writing Message 0 If I write data into Message 0 at TxBuf[0], where should I check the acknowledgement? Example: For a write in TxBuf[0], does the ACK appear in RxBuf[0] (same word) or in RxBuf[1] (next word)? If there is a defined “ACK occurs in the following SPI word/frame” rule, please share the exact mapping. Reference SW / CDD driver Is there any reference CDD / example driver for SB0401 (C source or AUTOSAR-style CDD integration) that can be shared for guidance? If not shareable, can you recommend the official SB0401 software package / app note / reference implementation details to follow? Re: Single channel ABS SB0401 Monitoring Module Issue Hi Is possible to show your company and project information here? Re: Single channel ABS SB0401 Monitoring Module Issue Hi @guoweisun     yeah ok.     Company:  Ettiksoft technologies Pvt ltd.     project:  Two-wheeler single channel ABS.  Re: Single channel ABS SB0401 Monitoring Module Issue This part doesn't have CDD or other software drive and the reference schematic also need customer sign NDA then share. Re: Single channel ABS SB0401 Monitoring Module Issue Let me check again for the reference code about this special part. Re: Single channel ABS SB0401 Monitoring Module Issue For the example code I can't post here, could you please submit ticket from case port? Home Re: Single channel ABS SB0401 Monitoring Module Issue hello @guoweisun    ok.  Any other reference code is there, like this module behaviour. 

LS1028A 2.5G SGMII 以太网无法与 QCA8081 配合使用 我们在 LS1028A 的 Serdes Lane A 上使用 QCA8081 PHY 实现 2.5G SGMII。 我们启用了 QCA8081 驱动程序 (CONFIG_QCA808X_PHY=y)，并更新了 rcw(rcw_1500_sdboot.rcw) 和 dts(ls1028a-rdb.dts)如下图所示。 rcw： SRDS_PRTCL_S1_L0=1 SRDS_PRTCL_S1_L1=5 SRDS_PRTCL_S1_L2=11 SRDS_PRTCL_S1_L3=11 dts： &enetc_mdio_pf3 { sgmii_phy0: ethernet-phy@24 { reg =<0x18>; }； }; &enetc_port0 { phy-handle =<& sgmii_phy0>; phy-mode ="2500base-x"; status ="okay"; }; 观察结果： Ping 在 2.5G 模式下不起作用。但 1G 模式正常。 2.5G 的 Ethtool 输出： root@ls1028ardb:/home/user# ethtool eno0 eno0 的设置： 支持的端口：[ ] 支持的链接模式： 10baseT/Half 10baseT/Full 100baseT/Half 100baseT/Full 1000baseT/Full 2500baseT/Full 支持暂停帧使用：对称只接收 支持自动协商：是 支持 FEC 模式：未报告 广告链接模式： 10baseT/Half 10baseT/Full 100baseT/Half 100baseT/Full 1000baseT/Full 2500baseT/Full 广告暂停帧使用：对称只接收 广告自动协商：是 宣传的 FEC 模式：未报告 链接伙伴宣传的链接模式： 10baseT/Half 10baseT/Full 100baseT/Half 100baseT/Full 1000baseT/Full 2500baseT/Full 链接伙伴宣传的暂停帧使用：对称只接收 链路合作伙伴宣传的自动协商：是 链路合作伙伴宣传的 FEC 模式：未报告 速度：2500Mb/s 双工：全 自动协商：开 主从配置文件：首选从 主从状态：从 端口：双绞线 PHYAD：24 收发器：外部 MDI-X：关（自动） 支持唤醒：g 唤醒：d 检测到链接：是 Dmesg 日志： root@ls1028ardb:/home/user# dmesg | grep eno0 [ 13.165970] fsl_enetc 0000:00:00.0 eno0: 从 eth0 重命名 [ 13.721100] fsl_enetc 0000:00:00.0 eno0: PHY [0000:00:00.3:18]驱动程序 [Qualcomm QCA8081] (irq=POLL) [ 13.722673] fsl_enetc 0000:00:00.0 eno0: configuring for phy/2500base-x link mode [ 17.813736] fsl_enetc 0000:00:00.0 eno0: Link is Up - 2.5Gbps/Full - flow control rx/tx 如有遗漏，请提出宝贵意见。 Re: LS1028A 2.5G SGMII ethernet not working with QCA8081 感谢您的答复。 是的，我们还尝试了 SRDS_PRTCL_S1_L0 的 1 和 6 请参见所附 RCW 文件： /* * SerDes 协议 - 0x85bb * * 频率： * 内核 -- 1500 MHz * 平台 -- 400 MHz * DDR -- 1600 MHz * DDR 数据速率 -- 1.600 GT/s */ #include<../ls1028asi/ls1028a.rcwi> SYS_PLL_RAT=4 MEM_PLL_RAT=16 CGA_PLL1_RAT=15 CGA_PLL2_RAT=12 HWA_CGA_M1_CLK_SEL=1 HWA_CGA_M2_CLK_SEL=7 HWA_CGA_M3_CLK_SEL=6 HWA_CGA_M4_CLK_SEL=3 DDR_REFCLK_SEL=2 DRAM_LAT=1 BOOT_LOC=21 FLASH_CFG1=3 SYSCLK_FREQ=600 IIC2_PMUX=6 IIC3_PMUX=2 IIC4_PMUX=2 IIC5_PMUX=2 IIC6_PMUX=3 CLK_OUT_PMUX=2 EC1_SAI4_5_PMUX=5 EC1_SAI3_6_PMUX=5 USB3_CLK_FSEL=39 ENETC_RCW=3 GTX_CLK125_PMUX=2 SRDS /* PCIe 控制器的勘误表 */ #include<../ls1028asi/a008851.rcw> #include<../ls1028asi/a010477.rcw> #include<../ls1028asi/a009531.rcw> /* 增加 FSPI 时钟频率 */ #include<../ls1028asi/fspi_speed.rcw 我们为 Serdes 接口使用 100MHz 的参考时钟。 用于 QSGMII（2.5G）的 Serdes 通道 B分布式 4 端口）正在工作。 Re: LS1028A 2.5G SGMII ethernet not working with QCA8081 SRDS_PRTCL_S1_L0=1 SRDS_PRTCL_S1_L1=5 SRDS_PRTCL_S1_L2=11 SRDS_PRTCL_S1_L3=11 配置是否 srds_prtcl_s1_l0=0x1 srds_prtcl_s1_l1=0x5 srds_prtcl_s1_l2=0xb srds_prtcl_s1_l3=0xb   能否请您提供输入和 RCW 设置的 PLL 频率信息？ 谢谢！ Re: LS1028A 2.5G SGMII ethernet not working with QCA8081 我们还使用125MHz的参考时钟进行了测试，并观察到了相同的结果。 Re: LS1028A 2.5G SGMII ethernet not working with QCA8081 亲爱的 June-Lu 我们计划对 SerDes 配置进行以下修改，以支持 SerDes 通道 A 上的 2.5G SGMII 操作： 按照 2.5G SGMII 操作的要求，将 SD1_REF_CLK1_P/N 和 SD1_REF_CLK2_P/N 的 SerD es 参考时钟更改 为 156.25 MHz 。 （目前我们使用的时钟发生器相同的时钟频率，仅测试 SerDes Lane A ） 将 SerDes PLL 参考时钟选择位[945:944] 从现有值 “00” 更新 为“10”。 你能帮我们做这个改变吗？ 更改 协议选择至 "65BB用于所需的 SerDes 通道配置。 请确认是否需要进行其他更改（PLL 设置、SerDes 寄存器、RCW/DTS 更新或 PHY 相关配置）以支持这一更改？ 期待您的支持。 同时附上我们的框图，供您参考。 谢谢 谨致问候 Re: LS1028A 2.5G SGMII ethernet not working with QCA8081 1.如果 SerDes 将 SD1_REF_CLK1_P/N 和 SD1_REF_CLK2_P /N 的参考时钟均设置为 156.25 MHz，那么如何实现 Q SGMII 和 PCIe。 2.SRDs_pll_ref_clk_sel_s1=2，请参阅 https://github.com/nxp-qoriq/rcw/blob/LSDK-21.08/ls1028asi/ls1028a.rcwi 由于这不是官方配置，您可以尝试一下。 谢谢！

安装和更新 S32K144 MCU 的 SDK 我安装了 S32 Design Studio 是为了从 S32K144 MCU 的 SDK 示例中创建项目我找不到用于配置示例项目的 SDK 文件夹我已经安装了下面 S32 K144 设备的 SDK 我已经分享了我关于图像的问题请提前参考 谢谢 Re: install and updating the SDK for the S32K144 MCU HI 请安装另外两个软件包，然后你会找到 S32K1 RTD。 我记得以前，我只需要选择其中一个，与 S32K1 RTD 相关的依赖软件包就会自动安装。 请注意，在圣诞假期期间，我们的支持响应时间可能会比平时长。在某些情况下，您的请求可能会在新年后得到处理。感谢您的理解。 祝好， Robin ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"ACCEPT AS SOLUTION" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请另开新主题，并参考已关闭的主题。 -------------------------------------------------------------------------------

ADC DMA 示例不起作用 您好， 我正在使用 MBDT v1.5 在 S32K3X8EVB-Q289 上开发一个项目 我正在尝试使用 DMA 实现 ADC，经过一番努力后，我在网上找到了这张票： https://community.nxp.com/t5/Model-Based-Design-Toolbox-MBDT/DMA-enabling-in-MBDT/m-p/1819674 在此基础上，我尝试执行@Irina_Costachescu给出的所有指示。 当我尝试版本时出现问题... matlab 给我这个错误： 我不知道如何解决这个问题......谁能告诉我如何解决这个问题，或者我是否遗漏了什么？ 谢谢！ 西蒙 Re: ADC DMA Example doesn't work 你好，@simon98、 最新的恩智浦 S32K3 基于模型的设计工具箱 1.8.0 版 包含一个使用 ADC 和 DMA 的更新模型示例：adc文件夹中的s32k344_pwm_adc_dma_s32ct 。 您可以将此模型用作应用程序的参考。 希望这能帮到您， 德拉古 Re: ADC DMA Example doesn't work 我从提供的示例中导入了配置，但还是遇到了这个问题： https://community.nxp.com/t5/Model-Based-Design-Toolbox-MBDT/ADC-DMA-Example-doesn-t-work-with-my-S32CT-Configuration/m-p/2124851#M10317 Re: ADC DMA Example doesn't work 嗨，@dragostoma、 我现在才能测试 MBDT 1.8 版本中带有 DMA 的 ADC 示例。 起初，我遇到了同样的问题：回调已执行，但在 FreeMASTER 中却看不到变量ADC_POT0的值在更新（与 1.6 版中的情况相同）。 经过多次尝试，我试着添加了以下 MCL 块，以检查 DMA 是否真正正常工作： 为了进一步调查，我用S32DS 3.6 打开了该项目。在调试时，我可以看到ADC_POT0根据电位器的位置发生变化，即使 Simulink 中的 MCL 块被注释掉也是如此。但是，在 FreeMASTER 中，ADC_POT0不会更新。 因此，我想知道造成这种行为的原因是什么，以及是否有可能以某种方式修复 FreeMASTER 的行为。 附件中是我用于这些测试的项目。 我期待您的反馈。 谢谢， Simon

重金求A1006UK 开发工程师，有做过的工程师联系我， I am requesting a development engineer for A1006UK at a high cost. Engineers who have worked before have contacted me. Thank you very much, vx jesssaid 重金求A1006UK 开发工程师，有做过的工程师联系我，重谢，vx jesssaid Facebook 13922881086 回复： 重金求A1006UK 开发工程师，有做过的工程师联系我， There is an old project that uses this ic, if you have done this project contact me, thank you!

使用CLRC66303HN 在16-slots模式无法读取15693标签 我使用的SDK版本是 NxpNfcRdLib_RC663_v07.14.00_Pub.zip  使用one slot  读取标签速度非常快，但是改成16 slots后，经常报错0x201或者0x203        我的修改逻辑是把所有的 |  PHPAL_SLI15693_FLAG_NBSLOTS替换为 /* | PHPAL_SLI15693_FLAG_NBSLOTS */ 还有哪里漏改了吗？ 具体修改如下：   diff --git a/Middlewares/Third_Party/nxp/NxpNfcRdLib/comps/phacDiscLoop/src/Sw/phacDiscLoop_Sw_Int_V.c b/Middlewares/Third_Party/nxp/NxpNfcRdLib/comps/phacDiscLoop/src/Sw/phacDiscLoop_Sw_Int_V.c index a2b1dd9..317b4b2 100644 --- a/Middlewares/Third_Party/nxp/NxpNfcRdLib/comps/phacDiscLoop/src/Sw/phacDiscLoop_Sw_Int_V.c +++ b/Middlewares/Third_Party/nxp/NxpNfcRdLib/comps/phacDiscLoop/src/Sw/phacDiscLoop_Sw_Int_V.c @@ -47,7 +47,7 @@ phStatus_t phacDiscLoop_Sw_DetTechTypeV( /* Inventory request with one slot */ status = phpalSli15693_Inventory( pDataParams->pPalSli15693DataParams, - pDataParams->sTypeVTargetInfo.bFlag | PHPAL_SLI15693_FLAG_NBSLOTS | PHPAL_SLI15693_FLAG_INVENTORY, + pDataParams->sTypeVTargetInfo.bFlag /*| PHPAL_SLI15693_FLAG_NBSLOTS*/ | PHPAL_SLI15693_FLAG_INVENTORY, 0, NULL, 0, @@ -106,7 +106,7 @@ phStatus_t phacDiscLoop_Sw_Int_CollisionResolutionV( /* Symbol 0 */ status = phpalSli15693_Inventory( pDataParams->pPalSli15693DataParams, - pDataParams->sTypeVTargetInfo.bFlag | PHPAL_SLI15693_FLAG_NBSLOTS | PHPAL_SLI15693_FLAG_INVENTORY, + pDataParams->sTypeVTargetInfo.bFlag /*| PHPAL_SLI15693_FLAG_NBSLOTS*/ | PHPAL_SLI15693_FLAG_INVENTORY, 0, aMaskBuffer, bMaskBitLength, diff --git a/Middlewares/Third_Party/nxp/NxpNfcRdLib/comps/phpalSli15693/src/Sw/phpalSli15693_Sw.c b/Middlewares/Third_Party/nxp/NxpNfcRdLib/comps/phpalSli15693/src/Sw/phpalSli15693_Sw.c index a99ad24..d507f8e 100644 --- a/Middlewares/Third_Party/nxp/NxpNfcRdLib/comps/phpalSli15693/src/Sw/phpalSli15693_Sw.c +++ b/Middlewares/Third_Party/nxp/NxpNfcRdLib/comps/phpalSli15693/src/Sw/phpalSli15693_Sw.c @@ -1839,7 +1839,7 @@ phStatus_t phpalSli15693_Sw_InventoryExt( /* Clear INVENTORY, AFI and NBSLOTS flag */ if((status & PH_ERR_MASK) != PH_ERR_SUCCESS) { - pDataParams->bFlags &= (uint8_t)~(uint8_t)(PHPAL_SLI15693_FLAG_INVENTORY | PHPAL_SLI15693_FLAG_AFI | PHPAL_SLI15693_FLAG_NBSLOTS); + pDataParams->bFlags &= (uint8_t)~(uint8_t)(PHPAL_SLI15693_FLAG_INVENTORY | PHPAL_SLI15693_FLAG_AFI /*| PHPAL_SLI15693_FLAG_NBSLOTS*/); } /* Verify the exchange status. */ @@ -1967,7 +1967,7 @@ phStatus_t phpalSli15693_Sw_InventoryExt( }while(bAllBlocksRead == 0U); /* Clear INVENTORY, AFI and NBSLOTS flag */ - pDataParams->bFlags &= (uint8_t)~(uint8_t)(PHPAL_SLI15693_FLAG_INVENTORY | PHPAL_SLI15693_FLAG_AFI | PHPAL_SLI15693_FLAG_NBSLOTS); + pDataParams->bFlags &= (uint8_t)~(uint8_t)(PHPAL_SLI15693_FLAG_INVENTORY | PHPAL_SLI15693_FLAG_AFI /*| PHPAL_SLI15693_FLAG_NBSLOTS*/); pDataParams->bExplicitlyAddressed = 0; Re: 使用CLRC66303HN 在16-slots模式无法读取15693标签 你好@a751116023 请尝试以下步骤： 1.初始化阅读器。 将协议设置为 ISO15693。 启用避免碰撞功能。 选择时间段 = 16（用于多标记方案）。 2。启动存货命令。 读取器发送存货命令，标签随机选择一个时段进行响应。 读者收集回复： 如果一个时隙内只有一个标签 → 获取 UID。 如果碰撞发生在一个时隙 → 无法识别，标记为"不完整" 。 3.记录识别的标签。 将成功读取的 UID 储存到列表中。 向识别到的标签发送选择命令，将其从随后的防碰撞中移除。 4.循环直至完成。 重复步骤 2-4，直到 所有标签 UID 均已识别，或重试次数已达上限。 Re: 使用CLRC66303HN 在16-slots模式无法读取15693标签 我把 Middlewares\Third_Party\nxpNfcRdLib\intfs\phacDiscLoop.h 里的 PHAC_DISCLOOP_CFG_MAX_VICINITY_CARDS_SUPPORTED 改成0x10后 好像是执入16 SLOTS了。现在还有个问题 Examples\NfcrdlibEx4_MIFAREClassic\NfcrdlibEx4_MIFAREClassic.c 一次只能读取一张卡 给这张卡休眠之后继续读取 还是只读取到这一张卡 怎么解决？

mimxrt1176 中的 SD 卡启动和读写问题 队员们好 我们生成了用于引脚切换的 s19 文件，并将该文件转存到 SD 卡中。接通电源后，该引脚没有被拨动。因此，我们以 SD 卡轮询为例进行读取和写入，但是 SD 初始化失败。附上我们的 SD 卡相关信息和示例代码。请指导查找问题。 Re: SD Card Booting and read write issue in mimxrt1176 你好@mayliu1、 好的，我们正在尝试您所提到的方法，但我们以 sdcard_polling_cm7 为例，在调试过程中，执行会在 SD Probe 电压 处停止 ， SD 卡初始化也会失败，您能告诉我为什么会发生这种情况吗？ 在mcuxpresso 控制台中，我们得到了以下日志： 已执行 SetRestartOnClose=1 [用于 "evkbmimxrt1170_sdcard_polling_cm7 JLink Debug "的 MCUXpresso Semihosting Telnet 控制台已在 59089 @ 127.0.0.1 端口启动。］ SEGGER J-Link GDB Server V8.10 - 终端输出通道 SDCARD 轮询示例。 请将卡片插入板。 已插卡。 SD 卡启动失败。 [关闭 Telnet 会话] Re: SD Card Booting and read write issue in mimxrt1176 你好@Harishnamala、 感谢您提供的最新信息。 1：如果你使用 MCUXpresso IDE，启动模式应为内部启动。 2: 不能简单地复制 .s19启动文件到 SD 卡。相反，你应该使用高效密码学标准(SEC)工具或 McubootUtility 工具，并将启动模式配置为串行下载器。 3：如果不确定硬件设计是否正确，可以使用 MCUXpresso IDE 导入 SD 卡 SDK 演示，将链接选项设置为将应用程序链接到 RAM，然后尝试调试。 顺祝商祺！ MayLiu Re: SD Card Booting and read write issue in mimxrt1176 你好@mayliu1 感谢您的回复。 我们使用 MIMXRT1176AVM8A IC 设计了一款定制板。在此板上，SD 卡用于启动和数据存储。 目前，我们无法从 SD 卡启动设备。即使在调试过程中，执行也会在SD Probe 电压下停止，SD 卡初始化也会失败。 在此阶段，我们对CLK和CMD引脚进行了探测。CLK 信号出现在约 340 kHz 的 3.3V 电平上，同时还能观察到 CMD 信号。不过，用示波器检查时，在 DATA 引脚上检测不到任何活动。 软件工具：MCUXpresso IDE v24.9 调试器：J-Link Plus SD 卡：uSDHC，32 GB 我们将 .s19 启动文件复制到 SD 卡，但它没有加载。你能告诉我应该使用哪种文件格式启动 SD 卡吗？ 启动模式如下所示 BT cfg 0 : 0 BT cfg 1 : 0 BT cfg 2 : 0 BT cfg 3 : 0 BT cfg 4 : 0 BT cfg 5 : 0 BT cfg 6 : 1 BT cfg 7 : 0 BT cfg 8 : 0 BT cfg 9 : 0 BT cfg 10 : 0 BT cfg 11 : 0 启动模式 0:1 启动模式 1:0 注：我们使用的是 SD 卡，而不是 Micro SD 卡 ，请对此问题提供一些支持。 Re: SD Card Booting and read write issue in mimxrt1176 你好@Harishnamala、 非常感谢您关注我们的产品并使用我们的社区。 请说明你想实现什么。 你使用什么工具，高效密码学标准(SEC)还是MCUBootUtility？你的板是定制的还是 MIMXRT1176-EVKB 板？ 你想让你的镜像在内部 RAM 中运行吗，这个镜像在 SD 卡上，它将被复制到内部 RAM 中，并在启动期间从那里执行。 如果是这样，我认为您的 IDE 项目不正确，请尝试以下配置。 我对你的问题进行了测试，我使用了高效密码学标准(SEC)，它起作用了。 https://docs.mcuxpresso.nxp.com/secure/latest/06_processor_specific_workflow.html#rt10xx-rt116x-rt117x-device-workflow 请注意 启动 CFG 引脚设置，我建议你试试总线宽度：4 位 顺祝商祺！ MayLiu Re: SD Card Booting and read write issue in mimxrt1176 你好@mayliu1、 现在 SD 卡轮询示例可以正常工作了。我们可以在其中读写数据。现在我们在启动SD卡时遇到了问题。 安装了 mcu-boot-Utility 工具，运行 exe 然后按下 connect to rom 后我们连接到 flash loader，如下图所示 当我试着浏览文件时，系统没有响应，并出现以下错误 为什么会出现上述错误？ 你能告诉我如何生成 .bin 文件吗？手动从 s19 生成文件，并更改项目设置，为 SD 卡生成 s19 文件。 Re: SD Card Booting and read write issue in mimxrt1176 你好@Harishnamala、 感谢您提供的最新信息。 根据您的描述，"在 SD 探头电压时停止执行、" 我建议检查你的 NVCC_SD 硬件设计。 请参阅 MIMXRT1170-EVKB 板设计。默认电压为 3.3 伏，而 SD1_VSELECT 信号控制电压等级，可以在 1.8V 和 3.3V 之间切换。 如果可能，请在 MIMXRT1170-EVKB 板上进行同样的测试，以检查问题是与硬件有关还是与软件有关。   顺祝商祺！ MayLiu Re: SD Card Booting and read write issue in mimxrt1176 你好@Harishnamala、 请参考以下链接。 特定处理器的工作流程 — 安全配置工具 25.12 BR

使用 FLEXIO_SPI 从站进行奇数数据传输 我正试图让 MBDT 示例 s32k3xx_spi_async_interr_s32ct 在 s32k396_bga_dc1 + MB 上工作，使用 lpspi2（主设备）+ flexio_spi_0（从设备），但得到的结果非常奇怪。 lpspi2 配置为带外部缓冲器的异步模式。无 DMA。 flexio_spi_0 配置为在带 DMA 的异步模式下使用 IB。 尝试模仿默认 K344 我的 SPI 配置与 S32 DS 示例 Spi_Transfer_S32K396 相结合。 lpspi2 运行正常。如果我将 sout 循环到 sin，那么就会像预期的那样循环回完全相同的值。 但从属模式下的 flexio_spi_0 表现非常糟糕，只能随机更新。输入和输出表现都很奇怪。在两次更新之间，它会不断重复相同的值，直到突然更新。有时，它甚至表现得很好。我找不到任何一致的模式，也不知道是什么原因导致了这种行为。 在修正 LPSPI2 引脚布局并调整缓冲区大小以匹配后，同样的配置在 S32DS 示例 Spi_Transfer_S32K396 中也能正常工作。 I/O 完成时的回调在两者上都会像时钟一样被调用。但是，当定期运行仅传输 1 字节时，进出/传出 flexio_spi_0 的数据表现不佳。 附上我正在使用的 mex 文件。 板的接线方式就像 通道 CLK DI do CS LPSPI2 P23-15 P23-13 P27-8 P23-9 FLEXIO_SPI_0 P13-7 P18-12 P10-8 P17-4 P23-15<-> P13-7 P23-13<-> P10-8 P27-8<-> P18-12 P23-9<-> P17-4 如果我调整模型优先级，以便在主传送之前触发信号从属传输，那么它的效果会好一些，但远非可靠。 最终目标是在flexio_spi上自动定期重复主交易，从计时串行设备收集测量值。每次传输少于 13 位，因此除了 flexio 硬件模块提供的缓冲区外，根本不需要任何缓冲区。但首要目标是理解数据并让数据可靠地流动起来。

电路板支持包有解决 ERR051037 的解决方法吗？ 嗨，团队、 UAES 客户询问我们是否会发布一些用于变通方案 ERR051037 的软件。我发现 Jira 机票 ALB-7352 中提到了这一点。是否包括 ERR051037？ https://community.nxp.com/t5/S32G-Internal-Community/UAES-S32G-errata-review-and-found-1-item-ERR051037-PCIe/td-p/2253619 此致， 莱德 HPC_BSP Linux BSP Re: Does BSP have a workaround for resolving ERR051037? 您好， 目前还没有实施勘误的计划，因为实施勘误需要很大的努力。 最佳问候、 安卡

SAF sBoot CMU_FC チェック sBoot で CMU_FC チェックを構成するときにパラメータを設定する方法がわかりません。自分の理解に基づいていくつかの値を設定し、コードを生成しましたが、生成された LFREF 値と HFREF 値は設定した値に基づいてどのように導出されるのでしょうか?計算過程を見せていただけますか？ 私の意見では、上記で設定したパラメータは、RCCR.REF_CNT/HTCR.HFREF/LTCR.LFREF と比較する必要があります。FXOSC=40Mの場合、CMU_FC0チェックをどのように設定すればよいですか?RCCR.REF_CNT/HTCR.HFREF/LTCR.LFREF はいつ設定すればよいですか?値は何ですか? Re: SAF sBoot CMU_FC Checks こんにちは@ziwu 、 すべての計算はS32K3xx RM rev.11に記載されています。 セクション56.5.2 HFREFとLFREFのプログラミング。 よろしくお願いいたします。 ダニエル Re: SAF sBoot CMU_FC Checks 1.RM Rev.11 をチェックしましたが、まだ結果が得られません。バス クロックは何ですか? システム クロックですか? 2.EB tresos をチェックしたところ、「Mcu レジスタ値の最適化」を有効にすると RCCR が 0x50 に設定され、CMU_FC0/3/4 のすべての RCCR が 0x50 になっています。なぜ同じ値になっているのでしょうか?次の式では 0x50 を CAN で取得できません。0x50 を取得するにはどうすればいいですか? Re: SAF sBoot CMU_FC Checks こんにちは@ziwuさん 遅くなって申し訳ありません。現在不在のため、早く返信することができませんでした。 システムクロックは、RMにリストされているクロックオプションのいずれかに正確に設定する必要があります。例：表157.オプション A - 高性能モード (CORE_CLK @ 160 MHz)。 そして、バスクロック = レジスタインターフェースクロック = AIPS_SLOW_CLK 現在、SAF sBoost ドライバをテストできません。 ただし、CMU が有効になっている場合は、しきい値も MCAL MCU ドライバによって計算され、設定されます。 S32DS IDE と RTD 6.0.0 の例を次に示します。 https://community.nxp.com/t5/S32K-Knowledge-Base/Example-S32K344-MCAL-MCU-ClockMonitor-v1-0-S32DS36-RTD600/ta-p/2179976 よろしくお願いいたします。 ダニエル Re: SAF sBoot CMU_FC Checks 分かりました、ありがとうございます