使用 Yocto Scarthgap iMX8M Mini 实现 gltransformation 我想在 imx8M Mini Yocto 版本上将 " gltransformation " 添加到我的 gstreamer 中。我的 gst-inspect 中有其他"opengl" 库，但没有看到 gltransformation。 Re: gltransformation with Yocto Scarthgap iMX8M Mini 为了进一步澄清我的问题，我正在尝试在最小的 Yocto 版本中做到这一点（没有 X11/Wayloand）。这是一个无头 RTSP 服务器，我想使用 gltransformation 来校正视频。 我能够通过修补 gstreamer 配方来启用 gltransformation 来添加 " 石墨烯 "，但是在无头使用它时遇到了问题。 Re: gltransformation with Yocto Scarthgap iMX8M Mini 你好@cjcdev 希望你一切都好。 能否请您详细介绍一下您提到的问题？ "在使用它时遇到问题，无头" 。 顺祝商祺！ 萨拉斯 Re: gltransformation with Yocto Scarthgap iMX8M Mini @Manuel_Salas 我正在尝试在 Headless（没有 X11/Wayland）的 Yocto 版本上使用 gltransformation。我可以使用测试启动进行普通的 rtsp 直播。但是，当我尝试使用 gltransformation 管道时，却出现了故障。 我通过创建 gstreamer1.0-plugins-base_%.bbappend 启用了石墨烯： PACKAGECONFIG:append =" 石墨烯" 这允许将 gltransformation 作为 gstreamer 插件的一部分进行构建，我可以在 gst-inspect 中看到它。 然而，当我尝试创建管道时，却遇到了问题。我试过几种不同的方法： # viv_egl_platform=GBM\ gst_gl_platform=EGL\ gst_gl_api=gles2\ gst_gl _window=GBM\ test-launch-p 8554-m /camera " (v4l2src 设备=/dev/video2 do-timestamp=true！ image/jpeg,width=2560,height=1440,framerate=30/1！jpegdec ！glupload ！gltransformation rotation-x=45 ！gldownload ！jpegenc ！rtpjpegpay name=pay0 )" （测试发布：8012）：gstreamer-GL-Critical **：21:16:47.035：gst_gl_display_egl_from_gl_display: 断言 'native_display != 0' 失败 （测试发布：8012）：gstreamer-gl-Critical **：21:16:49.201：gst_gl_display_egl_from_gl_display: 断言 'native_display != 0' 失败 # EGL_PLATFORM=设备 \ GST_GL_PLATFORM=egl \ GST_GL_API=gles2 \ test-launch -p 8554 -m /camera "( v4l2src device=/dev/video2 do-timestamp=true ! image/jpeg,width=2560,height=1440,framerate=30/1！jpegdec ！glupload ！gltransformation rotation-x=45 ！gldownload ！jpegenc ！rtpjpegpay name=pay0 )" EGL: 警告：wayland 上不支持默认显示 EGL: [ 2128.886314] audit: type=1701 audit(1777670225.965:17)：auid=4294967295 uid=0 gid=0 ses=4294967295 subj=uncredined pid=8095 comm= " gstglcontext " exe= " /usr/bin/test-launch " sig=11 re s=1 警告：Wayland 分段故障（核心已转储）不支持默认显示器 # EGL_PLATFORM=设备 \ GST_GL_PLATFORM=egl \ GST_GL_API=gles2 \ GST_GL_WINDOW=surfaceless \ test-launch -p 8554 -m /camera "( v4l2src device=/dev/video2 do-timestamp=true ! image/jpeg,width=2560,height=1440,framerate=30/1！jpegdec ！glupload ！gltransformation rotation-x=45 ！gldownload ！jpegenc ！rtpjpegpay name=pay0 )" EGL: 警告：wayland 上不支持默认显示 （测试发布：8193）：gstreamer-gl-Critical **：21:17:34.954：gst_gl_display_egl_from_gl_display: assertion 'native_display != 0' failed EGL: Warning：wayland 上不支持默认显示 （测试发布：8193）：gstreamer-gl-Critical **：21:17:37.004：gst_gl_display_egl_from_gl_display: 断言 'native_display != 0' 失败 Re: gltransformation with Yocto Scarthgap iMX8M Mini 仅供参考--除非 Weston 正在运行（且 LCDIF 已启用），否则 gstreamer 中的 GPU 加速似乎无法工作。

i.MX95/i.MX952 - LPDDR5/LPDDR4X memory compatibility guide The purpose of this document is to provide extended guidance for selection of compatible LPDDR5 and LPDDR4x memory devices that are supported by the i.MX 95 and i.MX 952 processors. In all cases, it is strongly recommended to follow the DRAM layout guidelines outlined in the NXP Hardware Developer's Guides for the specific SoCs. Please note that some of the LPDDR4x devices may not support operation at low speeds and in addition, DQ ODT may not be active, which can impact signal integrity at these speeds. If low speed operation is planned in the use case, please consult with the memory vendor the configuration aspects and possible customization of the memory device so correct functionality is ensured. LPDDR5 - maximum supported densities SoC Max Data bus width Maximum density Assumed memory organization Notes i.MX 95 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses and x8 (byte mode) organization 1, 3, 7 i.MX 952 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses and x8 (byte mode) organization 1, 3, 7, 9   LPDDR5 - list of validated memories Note: The memory vendors often list their devices as LPDDR5x in their high-level product information while in fact, they are in most cases backward compatible with the LPDDR5 mode. This may lead to the false impression that there are not so many LPDDR5 devices on the market. In such cases, it is strongly recommended to check the full datasheet to confirm if the device is in fact LPDDR5/LPDDR5x or LPDDR5x only. The SoC cannot be used with devices that only support the LPDDR5X mode. The validation process is an ongoing effort - regular updates of the table are expected. SoC Density Memory Vendor  Validated Memory Part#  Notes i.MX 95 128Gb/16GB Micron MT62F4G32D8DV-023 FAAT:C - 64Gb/8GB  Samsung K3KL9L90QM-MHCT - 32Gb/4GB  Samsung K3KL8L80QM-MHCT 2 32Gb/4GB  Samsung K3KL8L80EM-MUCV 2        64Gb/8GB  SK HYNIX H58G66DK9VX067N 2 64Gb/8GB Micron MT62F2G32D4DS-023 FAAT:C 2, 6 32Gb/4GB Micron MT62F1G32D2DS-020 WT:D 2 16Gb/2GB Micron MT62F1G16D1DS-023 IT:B 2 64Gb / 8GB Rayson RS2G32LO5D24DB-31BT 2 64Gb / 8GB CXMT CXDB6CCBM-MA-A 2 i.MX 952 128Gb/16GB Micron MT62F4G32D8DV-023 FAAT:C 9 32Gb/4GB Micron MT62F1G32D2DS-020 WT:D 2   LPDDR5 - list of incompatible devices The SoC cannot be used with memory devices that only support the LPDDR5x mode. LPDDR4x - maximum supported densities SoC Max Data bus width Maximum density Assumed memory organization Notes i.MX 95 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses 1 i.MX 952 32-bit 128Gb/16GB dual rank, dual channel device with 17-row addresses 1, 9   LPDDR4x - list of validated memories The validation process is an ongoing effort - regular updates of the table are expected. SoC Density Memory Vendor Validated Memory Part# Notes i.MX 95 64Gb/8GB Micron   MT53E2G32D4DE-046 AUT:C  5 8Gb/1GB Micron MT53E256M32D1KS-046 IT:L 2 128Gb/16GB Micron MT53E4G32D8GS-046 2 64Gb/8GB SK Hynix H54G66BYYVPX104 2 32Gb/4GB Intelligent Memory IMBG32L4KBB_V10 2 48Gb/6GB Micron MT53E1536M32D4DT-046 WT:A 3, 8 24Gb/3GB Micron MT53E768M32D4DT-053 AIT:E 3, 8 8Gb/1GB Samsung K4U8E3S4ADGHCL  2 32Gb/4GB Intelligent Memory IMBG32LK4BBG-046I 2 32Gb/4GB Alliance Memory AS4C1G32MD4V-046BIN 2 64Gb/8GB Rayson ATL4X8G32M2D-46IT 2 64Gb/8GB Rayson ATL4X8G32M2D-46AIT 2 64Gb/8GB DW DWCTB36HLC0 2 8Gb/1GB Alliance Memory AS4C256M32MD4V-062BAN 2 32Gb/4GB ISSI IS46LQ32K01S2A-046BLA2 2 32Gb/4GB Nanya NT6AT1024T32AV-J1 2 i.MX 952 64Gb/8GB Micron   MT53E2G32D4DE-046 AUT:C  9   LPDDR4/4X - list of incompatible devices Note: This SoC supports LPDDR4x memory devices. This SoC is not compatible with memories that only support LPDDR4. Combo Devices that support both LPDDR4x and LPDDR4 are compatible with the SoC. Note 1: The numbers are based purely on the IP documentation for the DDR Controller and the DDR PHY, on the settings of the implementation parameters chosen for their integration into the SoC, SoC reference manual and on the JEDEC standards JESD209-5 (LPDDR5) and JESD209-4C/JESD209-4-1 (LPDDR4/4X). Therefore, they are not backed by validation, unless said otherwise and there is no guarantee that an SoC with the specific density and/or desired internal organization is offered by the memory vendors. Should the customers choose to use the maximum density and assume it in the intended use case, they do it at their own risk. Note 2: The memory part number did not undergo full JEDEC verification however, it passed all functional testing items. Note 3: Memory devices with binary densities (e.g., 1 GB, 2 GB, 4 GB) are preferred because they simplify memory management by aligning with system addressing schemes and reducing software complexity. Note 4: All memory parts are available at vendors unless stated otherwise. Checked Q2 2026 Note 5: Memory device supports both LPDDR4x and LPDDR4, however can only be used in LPDDR4x mode Note 6: Not validated by NXP but confirmed working on a non NXP Board Note 7: The maximum density supported may change in the future when DRAM vendors make higher density options available Note 8: This DRAM part number is not recommended for new designs Note 9: This SoC is in Pre-Production IMX95EVK

使用 Simulink 模型模块异常的 MBDT 工具箱 现在使用 S32k3 的 MBDT 工具，顶层模型包含 MBDT 工具箱模块，顶层模块包含 Simulink 模型模块。使用子系统是正常的。该模型加载了包含纯算法的 SLX 模型，但有两个问题： (1) 在每个算法模型下，都会生成 MBDT 工具箱驱动的 *. c *. h *. o，但理论上讲，纯算法模块没有这些？ (2) 在 S32 ds 中编译一次所有生成的代码，并报告图中所示的错误（make：* * No rule to make target'D:/Work/APP.Merge/test260409/s32k3xx_dious32ct_Cnfig/../slprj/ert/_stharedutils/rtwshare d ', needed by' s32k3xx_dious32ct.精灵停止) " make-j8 all " 以退出代码 2 终止。版本可能不完整。），原因何在？

I2CスイッチングアプリケーションでP3S0200を使用する場合、OEをGNDに接続すると、Sを介してスイッチングを行うことはできません。 P3S0200をI2Cスイッチングアプリケーションで使用する場合、OE端子がGNDに接続されているとスイッチングはできません。スイッチングは、電源を一度オフにしてから再度オンにすることでのみ可能です。 Re: P3S0200做I2C切换应用时，OE接GND，S不能实现切换 以下は概略図です。   Re: P3S0200做I2C切换应用时，OE接GND，S不能实现切换 回路図を共有していただけますか？ 回复： P3S0200做I2C切换应用时，OE接GND，S不能实现切换 回路図をお送りしました。状況をご確認いただけますでしょうか？よろしくお願いいたします。 回复： P3S0200做I2C切换应用时，OE接GND，S不能实现切换 申し訳ありませんが、フォーラムの更新情報に問題があるようです。あなたの返信の通知が表示されません。 OE/S/A/Anを含む波形をキャプチャして、具体的な問題点を確認していただけますか？ 例えば、切り替えるとき

获取 TapLinx 许可证密钥时遇到的问题 我正在尝试使用 TapLinx SDK，需要离线 TapLinx 许可证密钥。 项目模式： 11823812 在 "我的项目 "页面，我刚刚创建了一个项目，但忘记将项目名称与应用程序 ID 应用程序 ID。 我把名称改回来了，但还是看不到许可证密钥。然后，我尝试删除文件并创建一个新文件。即使我是单独开发者，它也会提示："You do not have access to delete the owner's detail record" 。 如何解决这些问题？ 我需要什么？ 1.验证我的账户为所有者 2. 给我基于项目模式： 11823812 的离线 TapLinx 许可密钥；或帮我删除项目模式： 11823812，让我创建一个新项目 谢谢！

如何使用安全元件 SE05x：在树莓派上设置即插即用中间件（日文博客） 介绍 许多人对安全元件感兴趣，但或许他们觉得这些元件“使用起来有些困难”。 NXP 的安全元件SE05x附带名为 Plug and Trust Middleware 的中间件。该中间件包含一个专用于 SE05x 的 API，以及 OpenSSL 和 mbed-TLS 等常用库的插件。因此，使用这些库的应用程序（例如 Eclipse Mosquitto ™等）几乎无需修改即可利用安全元件的功能。 该中间件的参考操作系统环境支持“Windows PC”和“各种 NXP MCU/MPU（Linux）”，但也支持现成的“Raspberry Pi”。 Windows 和 Linux 环境下都提供了命令行工具，使得验证各种操作变得容易。 本文介绍了如何在树莓派上设置 Plug and Trust 中间件。 本文撰写过程中使用的硬件、软件及其版本 硬件： 树莓派 3 B+ 型 EdgeLock ® SE050 开发套件( OM-SE050ARD-E ) 五根跳线（公对母或母对母）或一个 Arduino 转 Raspberry Pi 适配器板（ OM-SE050RPI ） 软件： 树莓派操作系统 12 64 位 SE-PLUG-TRUST-MW_04.07.01 *访问文档的方法如下所述。 下载 Plug and Trust 中间件软件包。 首先，请从这里下载Plug and Trust 中间件软件包 (SE05x-PLUG-TRUST-MW) 。 * 下载需要 MyNXP账户 。注册免费且简单。 * 解压缩后，您可以从 simw-top/doc/index.html 访问文档（以下，“文档”指的是此 HTML 文件）。 有关将 Plug and Trust 中间件与 Raspberry Pi 一起使用的信息，另请参阅AN12570 。 硬件准备 使用跳线连接 Raspberry Pi 和 OM-SE050ARD-E（或 OM-SE050RPI）。 对于使用跳线进行的连接，请参阅文档中的第 4.5 节。请参考下图了解树莓派的组装方法。 然而，截至撰写本文时，由于树莓派操作系统的 GPIO 控制规范发生了变化，按照上述方式连接的 GPIO22 无法正常工作。 虽然原因和解决方法已经明确，但目前本文将介绍如何通过更改跳线设置来禁用 GPIO22 控制。 要不使用 GPIO22 进行操作，请更改 OM-SE050ARD-E 上的以下两个跳线设置。 J13：1-2 J14：1-2 将 J13 设置为 1-2 可将 SE050 的 ENA 连接到 GND，将 J14 设置为 1-2 可将 SE050 的 VCC 连接到 VIN。 ENA 是 DPD（深度掉电）模式的控制引脚。使用 DPD 模式时，连接 VOUT 和 VCC，并使用 ENA 通过 VOUT 控制电源，以降低电流消耗。 由于本次 ENA 控制功能出现故障，我们将暂时禁用 DPD 设置。 如果不使用 DPD，请保持 VOUT 开路并将 VCC 连接到 VIN，以确保持续供电。 虽然从评估的角度来看，将 ENA 连接到 GND 似乎是可以接受的，但数据手册建议，如果 ENA 未使用，则将其连接到 VCC。 施工前准备 使用 Raspberry Pi Imager 刷写 Raspberry Pi OS 并启动后，打开终端。 启用 I2C 如果运行以下命令后未显示 i2c-1，则表示 I2C 未启用，请启用它。 ls /sys/bus/i2c/devices 执行以下命令后，转到接口选项 -> I2C 并启用 I2C。 sudo raspi-config - 安装其他构建工具 执行以下操作： sudo apt-get install cmake cmake-curses-gui cmake-gui libssl-dev libsystemd-dev 中间件设置和运行示例应用程序 将下载的 Plug and Trust 中间件软件包复制到您的 Raspberry Pi 中。 导航到您复制 Plug and Trust 中间件的目录，然后执行以下操作： cd simw-top python scripts/create_cmake_projects.py cd ../simw-top_build/raspberrypi_native_se050_t1oi2c cmake --build . sudo make install sudo ldconfig /usr/local/lib 构建好的应用程序位于 simw-top_build/raspbian_native_se050_t1oi2c/bin 中。 由于在前面描述的安装过程中，文件被复制到了 /usr/local/bin/ 目录，因此您可以运行该程序而无需指定该位置的文件。 运行 se05x_GetInfo 以验证操作，将显示设备信息。 shinji@raspberrypi:~/SE-PLUG-TRUST-MW_04.07.01/simw-top_build/raspbian_native_se050_t1oi2c $ se05x_GetInfo Failed to export Enable pin : Invalid argument Failed to open GPIO value file : No such file or directory Failed to unexport GPIO : Invalid argument App :INFO :Running se05x_GetInfo App :INFO :If you want to over-ride the selection, use ENV=EX_SSS_BOOT_SSS_PORT or pass in command line arguments. App :INFO :PlugAndTrust_v04.07.01_20250519 sss :INFO :atr (Len=35) 01 A0 00 00 03 96 04 03 E8 00 FE 02 0B 03 E8 00 01 00 00 00 00 64 13 88 0A 00 65 53 45 30 35 31 00 00 00 App :WARN :No SemsLite Applet Available. App :INFO :Running se05x_GetInfo App :INFO :If you want to over-ride the selection, use ENV=EX_SSS_BOOT_SSS_PORT or pass in command line arguments. sss :INFO :atr (Len=35) 01 A0 00 00 03 96 04 03 E8 00 FE 02 0B 03 E8 00 01 00 00 00 00 64 13 88 0A 00 65 53 45 30 35 31 00 00 00 sss :WARN :Communication channel is Plain. sss :WARN :!!!Not recommended for production use.!!! App :WARN :##################################################### App :INFO :uid (Len=18) 04 00 50 01 6A 17 2A E0 43 2E 7C 04 27 6A D2 9C 1D 90 App :WARN :##################################################### App :INFO :Applet Major = 7 App :INFO :Applet Minor = 2 App :INFO :Applet patch = 0 App :INFO :AppletConfig = 3F9F App :INFO :With ECDSA_ECDH_ECDHE App :INFO :With EDDSA App :INFO :With DH_MONT App :INFO :With HMAC App :INFO :WithOut RSA_PLAIN App :INFO :WithOut RSA_CRT App :INFO :With AES App :INFO :With DES App :INFO :With PBKDF App :INFO :With TLS App :INFO :With MIFARE App :INFO :With I2CM App :INFO :Internal = FFFF App :WARN :##################################################### App :INFO :Tag value - proprietary data 0xFE = 0xFE App :INFO :Length of following data 0x45 = 0x45 App :INFO :Tag card identification data (Len=2) DF 28 App :INFO :Length of card identification data = 0x42 App :INFO :Tag configuration ID (Must be 0x01) = 0x01 App :INFO :Configuration ID (Len=12) 00 01 A9 21 89 0A 6F 56 4A 23 9C 41 App :INFO :OEF ID (Len=2) A9 21 App :INFO :Tag patch ID (Must be 0x02) = 0x02 App :INFO :Patch ID (Len=8) 00 00 00 00 00 00 00 01 App :INFO :Tag platform build ID1 (Must be 0x03) = 0x03 App :INFO :Platform build ID (Len=24) 4A 33 52 33 35 31 30 32 39 42 34 31 31 31 30 30 1A 08 FA 50 67 B5 F2 56 App :INFO :JCOP Platform ID = J3R351029B411100 App :INFO :Tag FIPS mode (Must be 0x05) = 0x05 App :INFO :FIPS mode var = 0x00 App :INFO :Tag pre-perso state (Must be 0x07) = 0x07 App :INFO :Bit mask of pre-perso state var = 0x00 App :INFO :Tag ROM ID (Must be 0x08) = 0x08 App :INFO :ROM ID (Len=8) 2E 5A D8 84 09 C9 BA DB App :INFO :Status Word (SW) (Len=2) 90 00 App :INFO :se05x_GetInfoPlainApplet Example Success !!!... App :WARN :##################################################### App :INFO :cplc_data.IC_fabricator (Len=2) 47 90 App :INFO :cplc_data.IC_type1 (Len=2) D3 21 App :INFO :cplc_data.Operating_system_identifier (Len=2) 47 00 App :INFO :cplc_data.Operating_system_release_date (Len=2) 00 00 App :INFO :cplc_data.Operating_system_release_level (Len=2) 00 00 App :INFO :cplc_data.IC_fabrication_date (Len=2) 41 50 App :INFO :cplc_data.IC_Serial_number (Len=4) 13 93 77 21 App :INFO :cplc_data.IC_Batch_identifier (Len=2) 05 57 App :INFO :cplc_data.IC_module_fabricator (Len=2) 00 00 App :INFO :cplc_data.IC_module_packaging_date (Len=2) 00 00 App :INFO :cplc_data.ICC_manufacturer (Len=2) 00 00 App :INFO :cplc_data.IC_embedding_date (Len=2) 00 00 App :INFO :cplc_data.IC_OS_initializer (Len=2) 07 27 App :INFO :cplc_data.IC_OS_initialization_date (Len=2) 6A 33 App :INFO :cplc_data.IC_OS_initialization_equipment (Len=4) 39 33 37 37 App :INFO :cplc_data.IC_personalizer (Len=2) 00 00 App :INFO :cplc_data.IC_personalization_date (Len=2) 00 00 App :INFO :cplc_data.IC_personalization_equipment_ID (Len=4) 00 00 00 00 App :INFO :cplc_data.SW (Len=2) 90 00 App :INFO :ex_sss Finished Failed to open GPIO value file : No such file or directory Failed to unexport GPIO : Invalid argument Failed to unexport GPIO : Invalid argument 如前所述，GPIO 控制存在问题，因此消息的开头和结尾将显示与 GPIO 相关的错误，但这不会影响操作。 如果您看到如下所示的读取 uid（唯一标识符）的部分，则说明它工作正常。由于每个设备的 uid 值都不同，因此应根据所使用的开发板读取不同的值。 App :INFO :uid (Len=18) 04 00 50 01 6A 17 2A E0 43 2E 7C 04 27 6A D2 9C 1D 90 还会显示以下消息，表明主机与 SE050 之间的通信保护（消息认证和加密）未启用。 在批量生产期间，我们强烈建议更改中间件构建设置以启用保护功能。 sss :WARN :Communication channel is Plain. sss :WARN :!!!Not recommended for production use.!!! 设置命令行工具 (ssscli) ssscli 是一个基于 Python 的命令行工具，用于控制 SE05X。 文件 9.3.1.3。我们将按照树莓派的说明书进行设置。 以下说明将在 simw-top/pycli 中创建一个虚拟环境，但您可以根据自己的喜好进行更改。 cd simw-top/pycli sudo apt-get install python3-pip python3-dev libffi-dev sudo apt install python3-virtualenv virtualenv venv source venv/bin/activate pip install -r requirements.txt cd src pip install --editable . 完成上述步骤后，尝试使用 ssscli 获取 uid。 (venv) shinji@raspberrypi:~/SE-PLUG-TRUST-MW_04.07.01/simw-top/pycli $ ssscli connect se05x t1oi2c none (venv) shinji@raspberrypi:~/SE-PLUG-TRUST-MW_04.07.01/simw-top/pycli $ ssscli se05x uid sss :INFO :atr (Len=35) 01 A0 00 00 03 96 04 03 E8 00 FE 02 0B 03 E8 00 01 00 00 00 00 64 13 88 0A 00 65 53 45 30 35 31 00 00 00 sss :WARN :Communication channel is Plain. sss :WARN :!!!Not recommended for production use.!!! 040050016a172ae0432e7c04276ad29c1d90 Unique ID: 040050016a172ae0432e7c04276ad29c1d90 (venv) shinji@raspberrypi:~/SE-PLUG-TRUST-MW_04.07.01/simw-top/pycli $ ssscli disconnect 得到的 ID 与之前执行 se05x_GetInfo 时得到的 ID 相同，表明该函数运行正常。 至此，Plug and Trust 中间件的设置完成。 具体使用示例将在另一篇文章中介绍。 ========================= 我们目前无法 回复 此帖子“ 评论”部分留下的评论。 对于由此造成的不便，我们深表歉意，但 在进行咨询时， 请 参考“ NXP 技术问题 - 如何联系我们 （ 日语博客 ） ” 。 （如果您已经是 恩智浦的 分销商或 与 恩智浦 有合作关系 ，您可以直接咨询您的代表。） 许多人对安全元件感兴趣，但或许他们觉得这些元件“使用起来有些困难”。 NXP 的安全元件SE05x附带名为 Plug and Trust Middleware 的中间件。该中间件包含一个专用于 SE05x 的 API，以及适用于 OpenSSL 和 mbed-TLS 等常用库的插件。因此，使用这些库的应用程序（例如 Eclipse Mosquitto ™等）几乎无需修改即可利用安全元件的功能。 该中间件的参考操作系统环境支持 Windows PC 和各种 NXP MCU/MPU（Linux），但也支持现成的 Raspberry Pi。 Windows 和 Linux 环境下均有命令行工具可用，使得验证各种操作变得容易。 本文介绍了如何在树莓派上设置 Plug and Trust 中间件。 （操作时间：20分钟） 安全 技术聚焦 日本博客

KeilとIARデュアルコアによるMCXN 947の設定とデバッグ こんにちは、NXPさん。 KeilとIARにおけるMCXN947のデュアルコア構成とデバッグに関するアプリケーションノートが見つかりません。 この資料を提供していただくことで、私たちを支援していただけると幸いです。 ありがとうございました。 MCX N Re: Keil and IAR dual core configure and debug for MCXN 947 こんにちは、 @jimmyli さん、 申し訳ありませんが、KeilまたはIARにおけるMCXN947のデュアルコア構成およびデバッグに関するANは提供しておりません。 ただし、NXPは、KeilおよびIARでデュアルコアMCXN947プロジェクトをセットアップ、構成、デバッグするのに役立つ公式リソースをいくつか提供しています。 1. NXPのMCUXpresso SDKには、MCXN9xxプラットフォーム上でアプリケーションを構築およびデバッグする方法を示すIARプロジェクトの例（hello_world、TrustZoneなど）が含まれています。 これらの例は、IAR Embedded Workbench の正しいプロジェクト構造、ビルド設定、およびデバッグ手順を示しています。 IARを使用したデモアプリケーションの実行 — MCUXpresso SDKドキュメント 2. デュアルコアのリファレンスコードはGitHubで公開されています NXPは、MCXN947向けのオープンソースのデュアルコア通信サンプルをGitHubで提供しています。 これらのリポジトリには、core0とcore1の両方の構成、およびIARとKeilのコンパイラサポートが含まれており、デュアルコアプロジェクトの設定の参考として役立ちます。 dm-dual-core-i2c-communication-on-mcxn947/dm_dual_core_i2c_MASTER/device/system_MCXN947_cm33_core0.h at main · nxp-appcodehub/dm-dual-core-i2c-communication-on-mcxn947 · GitHub Keil/IAR 用の SDK zip パッケージは、 SDK Builderからも入手できます。お客様参考資料として、デュアルコアの例を多数掲載しています。 SDK Builderの使用方法、およびデモプロジェクトをIAR/KEILにインポートする方法については、以下のドキュメントを参照してください。 SDK Builder — MCUXpresso SDK ドキュメント お役に立てれば幸いです。 BR セレステ Re: Keil and IAR dual core configure and debug for MCXN 947 こんにちは、セレステさん。 それを得る。 どうもありがとうございました。 ところで、KeilとIARでデュアルコアプロジェクトを開発する方法について説明したドキュメントがあればいいなと思っています。プロジェクト構成の詳細、コンパイル方法、デバッグ方法、結合バイナリの生成とダウンロード方法などを示すドキュメントです。これは、mcxn947 によってお客様がプロジェクトを理解し、開発するのに非常に役立ちます。 再度、感謝します。              Re: Keil and IAR dual core configure and debug for MCXN 947 こんにちは、 @jimmyli さん、 ご提案ありがとうございます。社内チームに伝え、そのようなドキュメントを公開することを検討します。 BR セレステ Re: Keil and IAR dual core configure and debug for MCXN 947 こんにちは、セレステさん。 ありがとう。

i.MX95 EVK（19x19）：M7 内核上的 CAN1 不工作 我正试图在 i.MX95 19x19 EVK的M7 内核上使用CAN1来接收/发送 CAN 报文。 我使用的是带有 M7 内核的 i.MX95 EVK (19x19)，Yocto Linux 在 A 内核上运行，CAN 路由SW9:3 设置为 ON。 我在 M7 内核上使用了 FlexCAN SDK 示例。通过系统管理器，我使用"mm 0x443c01e0 0x6"和"mm 0x443c01e4 0x6"授予 M7 访问这些引脚的权限，但仍然不起作用。 如何在 i.MX95 的 M7 内核上正确启用 FlexCAN1？是否需要其他配置？ Re: i.MX95 EVK (19x19): CAN1 on M7 core not working 确保 M7 真正拥有 FlexCAN1 外设 在 i.MX95 上，每个外设默认都归 SCMI/System Manager 所有。 您必须明确授予 FlexCAN1 寄存器 PER：CAN1（AIPSTZ/外设 ID） FlexCAN1 信息 RAM CAN1_MR（独立外设范围） CAN1 I/O 焊盘 与CAN1_TX和CAN1_RX相对应的 GPIO_IOxx 引脚 您的命令 毫米 0x443c01e0 0x6 毫米 0x443c01e4 0x6 只能修改引脚模式， 不能授予 M7权限。 您必须通过 SCFW（系统控制器固件）申请所有权。 在 Cortex-M7 SDK 示例中，可通过以下方式实现： sc_err_t err； err = sc_rm_get_partition(&ptn)； err = sc_rm_assign_resource(ptn, SC_R_CAN_1)； err = sc_rm_assign_resource(ptn, SC_R_CAN_1_MEM)； 显示更多线条 如果缺少这一步，CAN1 寄存器看似 "工作"，但实际上什么也没发生。

CAAM 演出 你好 我有一个项目示例（源于 SDK 25.06.00 CAAM 示例），附在后面，我想测量仅计算 CRC 的 CAAM 性能。事实上，当我运行这个示例时，我立刻感觉它太慢了。为此，我使用了DWT->CYCCNT 寄存器。 我还将其与软件实施进行了比较。 我在 RT1170-EVKB 上运行它，得到的结果是这样的：   如果说第一项计算对于 CAAM 这样的加速器来说已经显得太慢（甚至比软件实现还要慢），那么第二项计算就太疯狂了。 有什么问题？也许是 SDK 中的一个错误？ 顺祝商祺！ 最大值 Re: CAAM performaces 你好@Kan_Li 感谢您的回复。 不幸的是，你的回答恰恰证实了我的担忧：在回复之前，所附项目显然根本没有打开过。 我这样说的原因很简单，也很客观： 该项目已经使用了 CAAM_CRC()。这不是我忽视的理论可能性，也不是我忘记尝试的替代途径。在随附的示例中，它@@ 已经存在了，而这正是我的测量中表现最差的路径。 因此，我想再次澄清，我并没有发布关于如何使用驱动程序的通用问题。我花时间准备并附上了一个源自SDK示例的完整项目，特别是为了让恩智浦的支持人员可以直接构建、运行和验证行为。 我比较了相同 CRC 的计算结果： 软件中 与 CAAM 结果与我报告的问题如出一辙：对于硬件加速器来说，测得的性能出乎意料地差，在其中一个测试案例中，性能比软件实现要差得多。 这就是问题所在。 而不是 "也许可以试试 CAAM_CRC()"。 这已经完成了。 当客户附加一个可随时运行的项目时，通常不会浪费论坛存储空间、网络带宽或任何人的时间。这是因为客户希望支持人员能亲手重现问题，尤其是在项目已经为此最小化的情况下。 也许是我太相信附带的复制项目会在回答之前得到真正的审查。如果是这样，那就是我的责任了。 但如果这就是对附带完整复制器的技术帖子的关注程度，那么坦率地说，许多用户抱怨他们得到的支持质量不高也就不足为奇了。 因此，让我以一种现在不可能被误解的方式来重述这个问题： 所附项目已经使用了 CAAM_CRC()。 我使用 DWT->CYCCNT 测量了周期计数。 我比较了同一目标上的软件 CRC 和 CAAM CRC。 CAAM 的性能比预期的要差，有一次甚至比软件差了一大截。 鉴于这些事实，恩智浦能否采取以下措施之一： 使用所附项目重现结果、 解释管理费用的来源、 说明这是否是 SDK/驱动程序的问题、 或明确说明这些性能指标是预期的。 如果能提供具体的技术分析，我们将非常感激，而不是那些与所附例子本身已经相矛盾的建议。 致以最诚挚的问候， Max Re: CAAM performaces 你好@mastupristi、 SDK 示例使用了单独的 CRC 初始、更新和结束函数。驱动程序确实有一个一次性使用的 CAAM_CRC()函数，可以用来替代它，速度应该会更快。请尝试使用 CAAM_CRC()，并检查是否有任何不同。 祝您愉快， Kan ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"标记正确" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请打开一个新主题并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: CAAM performaces 你好@mastupristi、 对不起，是我不好！我正在查看您与我们分享的另一个 CRCendianess 项目。你们的项目在我的项目视图中靠得太近了，而且它们的 main() 几乎是一样的，......。很抱歉我忽略了这一点！   我刚刚使用不同的 CRC 输入数据长度对您的项目进行了测试，当要 CRC 的数据足够长时，例如您在测试中使用的数据长度的两倍，基于 CRC 初始、更新和结束的硬件计算比软件实现要好，但 CAAM_CRC() 在测试中总是最差的情况。 感谢您的耐心等待！ 祝您愉快， Kan ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"标记正确" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请打开一个新主题并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: CAAM performaces 你好@mastupristi、 看来我的主板出了点问题，我刚刚使用另一个 RT1170EVKB 主板得出了以下结果。 你还有其他板可以再试一次吗？ 祝您愉快， Kan ------------------------------------------------------------------------------- 注： - 如果本帖回答了您的问题，请点击"标记正确" 按钮。谢谢！ - 我们会在最后一次发帖后的 7 周内跟踪主题，之后的回复将被忽略 如果您以后有相关问题，请打开一个新主题并参考已关闭的主题。 ------------------------------------------------------------------------------- Re: CAAM performaces 你好@Kan_Li 令我担忧的是，在3个板和总共4次测试中，我们看到的行为截然不同，数字也截然不同。 让我们牢记一点：CAAM 是 MCU 的内部外设，它与 MCU 内部的 RAM 相互影响。实际上，板上的哪些外部元器件会以如此显著且不一致的方式影响 CAAM？ 在这一阶段，似乎有理由考虑关键问题实际上是否可能在 MCU 方面。 这是我的 EVK 上的照片 另外，能否请您说明一下，您是在什么确切条件下从 3 次测试中得出这些数字的？特别是 使用了哪个板， 安装了哪个 MCU、 以及在设置或条件方面是否存在其他相关差异。 最重要的是，你如何解释我和你的数字之间的差异？ 目前我没有其他板可供进一步测试。 此致问候 最大值   Re: CAAM performaces 你好@mastupristi， 我这边的设备是 MIMXRT1176DVMAA/0P94B/CTAS2152A，和你的设备一样，在我的测试中，为了避免任何程序在调试你的代码之前在闪存启动，我将启动模式设置为串行下载模式并在SRAM中运行你的代码。你也这样做了吗？有可能从你这边跨板分享你的结果吗？ 顺祝商祺！ 坎 Re: CAAM performaces 你好@Kan_Li 我尝试了 "将应用程序链接到 RAM"（项目附后） 通过这种设置，我得到了以下结果： 如您所见，情况有了明显改善，但真正令人惊讶的是，使用 CAAM 进行首次 CRC 计算所需的时间与 SW 版本相同。 使用 CAAM（CAAM_CRC()）进行最新的 CRC 计算需要耗费 3.37 亿个周期（以前需要 14.22 亿个周期，因此只减少了 4 倍）。 我设法借到了另一个 EVKB，上面有这个微控制器 结果如下 因此，软件实现在这两个板上的行为完全相同。这并不奇怪，事实上，这正是我所期待的。 第一个 CAAM 所需的时间稍长，而第二个 CAAM 所需的时间要短得多（2.52 亿个周期）。 以下是摘要： SW CRC32 iSCSI SW CRC16 CCITT 硬件 (CAAM) CRC32 iSCSI（分别调用 init、update 和 finalize） 硬件 (CAAM) CRC16 CCITT（调用 CAAM_CRC() 这给我提出了很多问题 这种表现上的不一致性，尤其是第 4 号，令人十分担忧。是什么原因造成的？ 与软件实现相比，这种加速器似乎根本没有加快速度。真的是这样吗，还是我遗漏了什么？ 此致问候 最大值 Re: CAAM performaces 你好@mastupristi、 我仍在对 4 号检测结果进行内部核查，有更多信息时会通知你们。 对于其他测试，您是否按 SW/HW 计算了更多数据？ 在核心上运行的 SW 确实能从缓存中获得一些好处，但当你放入更多数据时，你就会发现其中的差别。 顺祝商祺！ 坎 Re: CAAM performaces 你好@mastupristi、 内部之后。经过讨论，我们发现问题是由 DCACHE 失效引起的： DCACHE invalidate 函数会降低函数的性能，因为项目使用了写入缓存 ("CACHE_MODE_WRITE_THROUGH=1") 配置，这也启用了宏 ("CAAM_OUT_INVALIDATE") 。这是在 SDK 示例中实现的，以避免数据一致性问题，主要是在中间件中。由于出现 ERR050396（如下），TCM 无法用于写入。 以下是该功能的测量结果： 在本例中，"输出" 位于非缓存区域，因此无需在该特定函数中进行无效处理。 /*!@brief CRC 的输出缓冲区。*/ uint8_t AT_NONCACHEABLE_SECTION(crc_output[4U])； 因此，当 DCACHE 失效被取消时： 最高优化 -O3 已启用： 考虑到数据访问的限制以及 CAAM 配置结构的处理，在这种情况下，从 ITCM 执行的优化 SW 实现（数据在 DTCM 中，频率为 @800 MHz）可能比 CAAM 更快。我认为，这取决于有效载荷的大小以及 SW 计算是否经常中断的整体应用概念。 顺祝商祺！ 坎

ADC-DMAはS32K358では動作しません。例 こんにちは、 現在、MBDT 1.8上でXS32K3X8EVB-Q289を使用しており、提供されているADC-DMAのサンプルを試しています。 私が抱えている問題は、以前のチケットで述べたものと同じです。 https://community.nxp.com/t5/Model-Based-Design-Toolbox-MBDT/ADC-DMA-Example-doesn-t-work/mp/2117066#M10292 アプリケーションの動作をFreemaster上で確認したところ、ADC_POT0の値はADCによって一度だけ更新されることがわかりました。ポテンショメータの位置を変更してボードをリセットすると、ADC_POT0の新しい値が設定されますが、それ以上更新されません。 S32DSでデバッグモードに入り、Adc_StartGroupConversion呼び出しにブレークポイントを設定すると、式タブでADC_POT0の値がポテンショメータの位置に応じて変化することが確認できます。 プログラムをブレークポイントなしで実行すると、freemaster の ADC_POT0 の値が更新されません。 この動作は、何らかの理由で ADC_POT0 の値を更新できない freemaster に関連していると考えましたが、ハードウェア割り込みコールバックの最初の行にブレークポイントを設定しても、デバッグモードで Resume を実行しても ADC_POT0 の値が更新されません。 また、ADC値が10000より大きい場合にRGBLED0_BLUEを反転させるという単純なIf文をSimulinkに追加しようとしました。これは、想定されるフリーマスターの問題を回避するためのものですが、この場合はどちらも機能しませんでした...つまり、フリーマスターが問題の原因ではありません。 アイデアが尽きてしまいました。どなたかこの問題について助けていただけませんか？ 更新済みのプロジェクトファイルを添付します。 ありがとうございます サイモン  

HSE_IP核无法添加 Hello nxp的技术支持， 我在使用S32DS IDE3.6.2版本，RTD6.0.0版本，我无法在外设配置的界面添加HSE的IP核，可能会导致配置文件无法自动生成hse_mu的driver，请问一下这个问题该怎么解决？ BR/chenyuhang Re: HSE_IP核无法添加 Hi @lukaszadrapa , 感谢您的回复，我目前已经安装了6.0.0 QLP01的包并且已经可以在外设中添加HSE的IP核了。我还有一个疑问想问您，就是我在使用HSE的时候，已经将 C:\NXP\HSE_FW_S32K344_0_2_55_0\hse_full_mem\interface 下的全部文件添加到工程中了，那么 Framework 和 services 文件夹应该如何添加？（附录的图中展示的工程结构是C:\NXP\S32K3_HSE_DemoExamples_1_0_0\S32K3_HSE_DemoExamples\Key Management\S32K344_DemoApp_SessionKeys 的示例工程），是否可以通过外设配置界面添加到工程中？还是说需要手动将这两个文件夹粘贴到我自己的工程中？另外我有查阅到nxp的中国团队有做过HSE_Lib2.0的内容，这些资料我应该如何获取？ BR/chenyuhang Re: HSE_IP核无法添加 你好@chenyuhang 可能会出现并非所有模块都包含在 RTD 软件包中的情况。RTD 6.0.0 就是这种情况，当时还没有 Crypto 驱动程序。它后来在 6.0.0 QLP01 软件包中提供： 在版本说明文件中，您可以发现该软件包仅提供 Crypto 驱动程序，因此您可以将其安装在 6.0.0 软件包之上： 此致， Lukas Re: HSE_IP核无法添加 该框架只是纯 C 代码，不能通过外设配置界面添加。应手动将其添加到项目中。 让我分享一下我之前写给另一位客户的答案--可能是数据缓存出了问题： "我可以看到，该框架尚未完全准备好无缝实施 RTD 项目。我刚刚发现，我在这里的所有项目实际上都禁用了缓存。 该框架使用一个描述符数组，在运行时根据需要选择这些描述符。有一个定义 HSE_ENABLE_SHARED_MEM，可用于将数组强制转入共享区域。但是，默认情况下并不使用这个地址，而且我可以看到，它可能因为使用了一些奇怪的地址而无法工作。 那么，看看 hse_host.c 中的实现吧并将描述符数组也强制设置为 no_cachable 区域"。 关于 HSE_Lib，这是中国应用程序团队的一个项目，目前尚未公开。请与当地的恩智浦 FAE 或分销 FAE 讨论。 此致， Lukas

RAM上のECCエラーのフォールトインジェクション 実際のハードウェア上の異なるタイプの RAM に ECC エラーを挿入する必要があります。 また、利用可能なすべてのタイプの RAM でそれらを読み取る必要があります。 これを実行するための正確な方法が必要です。 また、S32K3GHS マイクロコントローラを使用しています。 これを実行する方法に関する何らかのドキュメントまたは方法論を提供してください。 Re: Fault Injection of ECC error on RAM こんにちは@Bhumika_NL 、 NXP は、S32K3xx ファミリ向けに Safety ペリフェラル Driver (SPD) を提供しています。 eMCEM ドライバーは、ECC エラーを挿入するために使用される EIM モジュールを制御します。 SPD ドライバは、S32K3xx 標準ソフトウェア パッケージの一部として無料で入手できます。 https://www.nxp.com/webapp/swlicensing/sso/downloadSoftware.sp?catid=SW32K3-STDSW-D NXP は、SPD をパッケージの一部として含む、有料のプレミアム ソリューションとして セーフティ ソフトウェア Framework (SAF) も提供しています。 完全な SAF バージョンも、NDA に基づいて評価および開発目的に限り無料で利用できるようになりました。 ご興味がございましたら、担当の NXP FAE (会社に FAE がある場合) にお問い合わせいただくか、お近くの NXP 販売代理店を通じてご連絡ください。 https://www.nxp.com/design/design-center/software/functional-safety-software/s32-safety-software-framework-saf-and-safety-peripheral-drivers-spd:SAF BR、ダニエル Re: Fault Injection of ECC error on RAM 独自の関数と、参照用の疑似コードまたはサンプルコードを使用して、RAM に ECC エラーを挿入したいと考えています。 また、モジュールやドライバを使用せずに障害を注入する方法について詳しく教えていただけますか。または、それが実行可能な方法であるかどうかをお知らせください。 Re: Fault Injection of ECC error on RAM こんにちは@Bhumika_NL 、 次の例をご覧ください。 https://community.nxp.com/t5/S32K-Knowledge-Base/Example-S32K344-EIM-ERM-DTCM-SRAM-ベアメタル-v3-0-S32DS36/ta-p/2193534 よろしくお願いいたします。 ダニエル Re: Fault Injection of ECC error on RAM こんにちは@Bhumika_NL 、 残念ながら、そのような擬似コードは存在しません。 BR、ダニエル Re: Fault Injection of ECC error on RAM こんにちは、ダニエルさん。 ご回答いただき、誠にありがとうございます。 🙂 返信内容を確認しなかったことをお詫び申し上げます。 あなたの例を確認しましたが、ECCエラーを検出するための独自の関数を開発するために使用できる擬似コードのようなものを期待していました。 Re: Fault Injection of ECC error on RAM こんにちは、danielmartynekさん、 リファレンスマニュアルのモジュールの1つに、さまざまな種類のメモリにECCエラーを注入できると記載されているのを見つけました。   45.2 概要 エラー注入モジュール（EIM）は、主に診断目的で使用されます。これは、現場でエラーを注入することによって診断機能（メモリECC、相互接続パリティ）をテストする方法を提供する。この方法でサポートされている機能安全機能を確認するには、チップ固有のEIM情報を参照してください。 EIMを使用すると、RAM読み出しデータやパリティビットのECCなど、システムのエラーチェック機構に人工的なエラーを注入できます。EIMがチップ上でサポートする各メカニズムについて、EIMは該当するターゲットバス内のデータに、シングルビットおよびマルチビットの反転を挿入することができる。メモリアクセス時に意図的に障害を注入することで、関連システムのSEC-DED ECC機能を検証することができる。 45.2.1 特徴 EIMには以下の機能が含まれています。 • 19種類のエラー注入チャネルをサポートします。チャネル割り当ての詳細については、チップ固有のEIM情報を参照してください。 • 2段階有効化メカニズムによる、偶発的な有効化および再構成エラー注入機能に対する保護 EIMモジュールを使用してエラーを注入できるチャネルと方法について、もう少し詳しい情報が必要です。 また、S32K3のリファレンスマニュアルで見たERMモジュールには、メモリ1、メモリ1など、さまざまなメモリがあります。 しかし、どのメモリがメモリ0で、どのメモリがメモリ1であるかなどはどこにも記載されていません。 これらについても情報を提供していただけますか？ エンシエ0 エンシエ0 メモリ0の非訂正可能割り込み通知を有効にする このフィールドは、すべての場合でサポートされているわけではありません。以下の表には、サポートされているレジスタのみが記載されています。 注記 実例 サポートされている分野 フィールドはサポートされていません ERM_0 CR0 — ERM_1 — CR0 0b - メモリ0の訂正不可能なエラーイベント情報の割り込み通知は無効になっています。 1b - メモリ0の訂正不可能なエラーイベント情報の割り込み通知が有効になっています。 29-28 — 予約済み 27 ESCIE1 ESCIE1 メモリ1の単一修正割り込み通知を有効にする このフィールドは、すべての場合でサポートされているわけではありません。以下の表には、サポートされているレジスタのみが記載されています。 注記 実例 サポートされている分野 フィールドはサポートされていません ERM_0 CR0 — ERM_1 — CR0 0b - メモリ1のシングルビット修正イベント情報通知が無効になっています。                     Re: Fault Injection of ECC error on RAM こんにちは、 @danielmartynek さん、 この件についてご協力いただけますか？ Re: Fault Injection of ECC error on RAM こんにちは@Bhumika_NL 、 EIMチャネルの割り当てに関する詳細は、リファレンスマニュアル改訂版12に記載されています。 表273 – EIMチャネルマッピング – S32K3x1、S32K3x2、S32K344/S32K324/S32K314 ERMモジュールの場合、メモリとチャネルのマッピングは以下のように提供されます。 表291 – S32K389を除くすべてのデバイスのERM_0チャネルマッピング よろしくお願いいたします。 ダニエル Re: Fault Injection of ECC error on RAM 改訂版12のリファレンスマニュアルを見つけるのは非常に難しいと感じています。 しかし、現在私が使用しているのはリビジョン4で、表273と表291にはメモリへのチャネル割り当てに関する情報が見つかりませんでした。そこには他にもいくつか情報が見えました。 この件に関して何かご提案いただけますでしょうか？ Re: Fault Injection of ECC error on RAM 本当にありがとうございます。それでは、このマニュアルを一度確認してみます。 🙂 Re: Fault Injection of ECC error on RAM 最新のマニュアルはこちらです (改訂版)。12): https://www.nxp.com/webapp/Download?colCode=S32K3XXRM BR、ダニエル Re: Fault Injection of ECC error on RAM 現在、NXP社のS32K394マイクロコントローラに取り組んでおり、これをターゲットデバイスとして確定しました。 しかし、以前使用していたリファレンス・マニュアルには、この特定のコントローラに関する記述はありませんでした。つきましては、S32K394シリーズの適切なリファレンスマニュアルをご提供いただけますでしょうか。特に以下の詳細を含めていただけると幸いです。 異なるメモリ領域へのチャネル割り当て EIM（エラー注入モジュール）に関連するマッピング ERM（エラー報告モジュール）に関連するマッピング この情報は、デバッガーを使用した検証とテストを進める上で役立ちます。 Re: Fault Injection of ECC error on RAM ありがとうございます。S32K394をお使いだとは知りませんでした。 S32K39、S32K37、S32K36リファレンスマニュアル、改訂版4、2024年11月 表210。ACP_EIM_0 表211。ACP_EIM_1 表212。ACP_EIM_2 表219。ACP_ERM_0 チャネルマッピング 表220。ACP_ERM_1チャネルマッピング よろしくお願いいたします。 ダニエル Re: Fault Injection of ECC error on RAM 私は上記のEIMモジュールのレジスタを使用して、SRAM0メモリ位置に対してs32k3（シングルビットとマルチビットの両方）にECCエラーを正常に注入することができました。 しかし、他のメモリ位置では、同じ方法で ECC エラーを注入することはできません。 参考のためにコードを添付します typedef enum {     EIM_MEM_SRAM_L = 0 、     EIM_MEM_SRAM_U = 1 } EIM_メモリタイプ; typedef enum {     EIM_ERROR_SINGLE_BIT = 1 、     EIM_ERROR_DOUBLE_BIT = 2 } EIM_ErrorType ; #define IP_EIM_0_BASE  0x4050C000 #define IP_EIM_1_BASE 0x40510000 #define IP_EIM_2_BASE 0x40514000 #define EIMCR_BASE_ADDR ( IP_EIM_2_BASE + 0x0 ) #define EICHEN_BASE_ADDR ( IP_EIM_2_BASE + 0x4 ) #define EICHD0_WORD0_ADDR ( IP_EIM_2_BASE + 0x100 ) #define EICHD0_WORD1_ADDR ( IP_EIM_2_BASE + 0x104 ) void EIM_InjectSramEccError ( EIM_MemoryType mem , EIM_ErrorType errType , volatile uint32 * testAddr ) {     uint8チャネル= ( uint8 ) mem ; * ( volatile uint32 * ) EICHEN_BASE_ADDR = 0x80000000 ; * ( volatile uint32 * ) EIMCR_BASE_ADDR = 0x00000001 ; //(void)*(volatile uint32 *) EIMCR_BASE_ADDR; /* ステップ 1: 以前の設定をクリアする */   * ( volatile uint32 * ) EICHD0_WORD0_ADDR = 0x00000000 ;   * ( volatile uint32 * ) EICHD0_WORD1_ADDR =  0x00000000 ; /* ステップ 2: ECC インジェクションの設定 */     if ( errType == EIM_ERROR_SINGLE_BIT )     {         /* 1ビットのデータビットを反転 → 訂正可能 */         * ( volatile uint32 * ) EICHD0_WORD1_ADDR = 0x00000001 ;    }     それ以外     { /* 2ビットのデータ反転 → 訂正不能なエラー */        * ( volatile uint32 * ) EICHD0_WORD1_ADDR = 0x00000003 ;    } /* ステップ 3: ダミー書き込み (有効な ECC が存在することを確認) */     * testAddr = 0xA5A5A5A5 ; /* ステップ 4: 読み戻し → ECC エラーが発生する */     volatile uint32 readVal = * testAddr ;     ( void ) readVal ; /*最適化*/    * ( volatile uint32 * ) EICHEN_BASE_ADDR = 0x80000000 ; } void test_ecc () {     volatile uint32 * addr = ( uint32 * ) 0x20400000 ; // SRAM_L アドレスの例 /* シングルビットエラー（訂正可能）のテスト */     EIM_InjectSramEccError ( EIM_MEM_SRAM_L , EIM_ERROR_SINGLE_BIT , addr ); /* ダブルビットエラー（訂正不能）のテスト */     EIM_InjectSramEccError ( EIM_MEM_SRAM_L , EIM_ERROR_DOUBLE_BIT , addr ); } 手順や理解に誤りがあれば、ご指摘いただけますでしょうか。 他に何か追加すべきことがあれば、お知らせください。 しかし、SRAM0については、ECCに障害を注入することができ、ERMレジスタに障害が設定されていることを観測できます。 前もって感謝します ！ Re: Fault Injection of ECC error on RAM こんにちは@Bhumika_NL 、 新しいスレッドを作成していただけますか？ こちらは既に主要な品質保証体制が整っています。 ありがとうございました。 BR、ダニエル

Field oriented control : ADC sample delay Hello, I work on the example design MBDT AN13902. This motor algorithm works at 10kHz, so ADC and PWM are synchronous. The AN13767 is the same SW without MBDT. And in this application note, we can see the ADC samples are processed directly during the ""FOC calculation". So, during the same 100µs time.   I added a comparator on the same ADC input to trig a GPIO when the signal is above its middle value. And see a delay of 224µs between the theoretical trigger (the physical signal) and the output GPIO signal, so more than 2 loop times. (We know a GPIO can rise and fall multiple times in the same 100µs, so its rise time is almost negligible) This time is the minimal time achievable, because the input ADC signal is not synchronous to the ADC, the real delay varies from 224µs to 324µs. But keep in mind 224µs is the real delay. Do you know a reason which could explain this ? Best regards Jérémy Re: Field oriented control : ADC sample delay Hi, from the description I am not fully sure how your measurement is done, which signals are used. According AN13767 and its project setting, The BCTU list contains 4 items, 2 parallel conversions are done on ADC0/ADC1. This is triggered by eMIOS0 ch4 flag, at falling edge of ch4 output signal. The Bctu_FIFO1_WatermarkNotification is called after those 4 conversions are done and result stored onto FIFO1. So you can add some GPIO setting/toggling into this notification and measure this with respect of eMIOS0 ch4 output. This should be within 100us period and notification delay much less. BR, Petr

Kinara ARA-SDK 许可 恩智浦团队（以及所有熟悉 Ara-2 / Kinara 工具的人员）你们好、 我想了解为 Ara-2 (Kinara) 计算模块编译模型的正确许可/访问路径，尤其是现在 Kinara 已被恩智浦收购，而且恩智浦的公开资料描述了 SDK 与恩智浦软件生态系统的集成。 我的设置/目标 硬件Geniatech Ara-2 计算模块 SDK：Geniatech 提供的 Kinara Ara-2 SDK r1.3 使用情况：个人、非商业（研究/学习/测试） 模型目标：Qwen/Qwen2.5-7B-Instruct (GPTQ Int4) 目前有效的方法 我可以完成模式 1 流程，将模型转换为 ONNX。 我的结局是 model.onnx（小图形文件） 同一目录下的 model.onnx.data（大型外部张量数据/权重）。 什么失败了 模式 2（生成可部署 .dvm 的编译阶段）因 SDK 版本工具中的许可证签出/验证错误而失败。 据我所知，这将阻止生成 .dvm即使 ONNX 导出成功。 我的困惑 我没有 Kinara 许可证密钥。 Geniatech 的文档指出，必须通过 Kinara 获取 SDK 许可证密钥。 Kinara客户支持门户网站似乎拒绝使用常见的个人电子邮件功能域（例如gmail.com）进行注册，所以我无法在那里提交申请。 我为什么要在这里提问（恩智浦/Kinara 集成混淆） ，恩智浦的公开资料显示，Kinara 的 SDK 和模型工具正在集成到恩智浦的生态系统（包括 eIQ）中，Ara-2 现在作为恩智浦的产品提供，并提供相关的 "Ara 软件开发包 "下载。 然而，在实践中，这一点并不明确： 开发人员应在其中获取用于编译的许可证密钥，以及 现在是否支持 "Ara SDK / eIQ 集成 "路径。 问题 编译 ONNX → .dvm 是否需要许可证密钥使用 Ara-2 SDK 工具链（r1.3 / ARA-SDK），甚至用于个人/非商业用途？ 如果是，个人/业余爱好者用户获得评估/开发者访问权限（尤其是在没有公司电子邮件域的情况下）的官方流程是什么？ 有了现有的恩智浦账户，Ara-2 用户应该从哪里获取： “官方” Ara SDK 二进制文件/工具链（编译器），和/或 编译所需的许可机制？ 如果编译需要许可证密钥，而许可证密钥又不容易获得，那么是否有任何预编译的 .dvm模型软件包（例如，用于 Qwen 7B/Qwen2.5恩智浦/Kinara/合作伙伴提供给 Ara-2 用户运行的 7B）？ 如果恩智浦/Kinara 的相关人员能说明计划的路径（恩智浦门户网站与传统 Kinara 门户网站的对比，以及现在如何处理许可问题），那将大有帮助。 Re: Kinara ARA-SDK Licensing 我也有同样的问题！我拿到了设备，驱动程序。但没有 SDK，我猜也没有许可证（如果需要的话）。该设备只是静默地坐在我的联想 ThinkCentre Ultra neo 电脑里什么也没做。联想从未将其整合到 Windows 11 作为 NPU。我想至少用它来运行一些模型或进行学习。现在，它已经成为我电脑中一块完全闲置的硅片。我想，如果有更多的人开始使用这项技术，将有助于技术的普及。 Re: Kinara ARA-SDK Licensing @kratafila在我通过 Geniatech 获得 Linux SDK 软件包之前，我的硅片基本上也是闲置的。老实说，它仍然是未使用的硅，因为我无法让模型编译和运行。 值得一提的是，Geniatech（我的 Kinara Ara-2 M.2 模块的供应商）与我分享了这些 SDK/runtime 下载。它们以 Linux 为重点，我不确定它们是否适用于你的 ThinkCentre 中的 Ara-2 硬件（或者在 Windows 11 上提供帮助，里面有 Windows 二进制文件，但我在 Linux 软件方面取得了更大的成功），但是如果你能在 Linux 下测试/确认你的设备能正常运行，它们可能仍然有用： 1) 驱动程序/运行时间 + .dvm 示例型号（Geniatech"客户就绪" 捆绑）： hxxps://mega[.]nz/file/nJcF0K5a#W-Ote-fp59hXoq4T0GGsaQmwGTRphWz0JATowyWjQpg 2) " 模型编译 " 文件夹 Geniatech 最初寄给我（注意：仅此一项就不包括编译器二进制文件）： hxxps://mega[.]nz/file/KoclFQrJ#ifNOX7w2Y1qgLM6rnm7xPnUprwZZqhuRvelFG5p0MJQ 3) Geniatech 随后提供的完整 Ara-2 SDK 压缩包（此压缩包应包含实际的工具链/编译器，例如dvrun）： hxxps: //文件 [.] geniatech [.] com/down-eng/bsp/kinara_sdk_20251120 [.] tar [.] bz2 如果你尝试了上述任何一种方法并取得了进展（即使只是安装了SDK并看到设备被识别），请在这里发回去，这不仅是为了我们，也是因为多个社区似乎对于 " 官方 " 的工作路径、SDK/许可的实际来源以及如何编译和运行其他模型存在更广泛的困惑。

RT1170 以太网中的自由缓冲区超出范围问题 您好， 我正在尝试从自定义板上的自定义项目中执行基本的以太网测试。作为该项目（该项目集成了不同的模块，如SD卡、CAN、GPIO、ADC、以太网和EEPROM）的一部分，基本的以太网发送和接收有待验证。但我在 ping 发送前遇到"freed buffer out of range 错误" 。我已经完成了与以太网有关的所有基本初始化和配置。我看到出现错误的原因是函数"ethernetif_rx_free" (enet_ethernetif_kinetis.c) 中的 LWIP_ASSERT("Freed buffer out of range", ((idx>= 0)&& (idx< ENET_RXBUFF_NUM))); 其中的 idx 值为负数。这一完整的功能可在 EVK 套件上使用。 还能缺少什么？请提出建议。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 大家好 这个问题也发生在我的 RT1024 客户板上，当我在某个地方放了一个断点然后它就停止了，然后恢复正常运行更有可能导致这个错误。 此致敬礼！ Ping Re: Freed Buffer out of Range Issue in Ethernet for RT1170 如果示例项目在您的自定义板中运行良好，则问题似乎出在软件方面。 您使用的不是 FreeRTOS 对吗？ 似乎有什么东西干扰了示例的行为，可能是缺少某些配置，或者只是示例流程受到应用程序其他部分的影响。 我建议你尝试使用最新的软件开发工具包版本，即2.15.000。如果您的问题在此版本中仍然出现，那么恐怕您的应用程序流程出现了问题。 此致， 丹尼尔 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好， 是的，在自定义板中实现合并的源代码时会出现问题。但是，没有与其他接口合并的 Ethernet_PING 的单个来源在自定义板中运行良好。当以太网的单个源与其余接口合并时，就会出现问题。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 如果我没有理解错的话，当您运行 SDK 示例时，它是可以工作的。但当您添加自定义应用程序时，问题就出现了。你能确认吗？ 此致， 丹尼尔 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好， 实际上，以太网的各个源代码在自定义板中运行良好。当我尝试集成代码时，以太网无法正常工作。我观察到EIR 寄存器的第 25 (RXF)、26 (TXB) 和 27 (TXF) 位被设置为 0，RDAR 寄存器的第 24 位被更新为 0，但在以太网的工作代码中，这些寄存器被设置为 "1"。 我怀疑这些寄存器更新是由中断处理的，但我无法在自定义项目代码库中找到负责这些更新的特定处理程序。请帮帮我。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 请仔细检查是否有任何外围更改（例如：......）。为了让 EVK 示例在您的定制硬件中运行，您的项目中需要哪些外围实例？ 如果您已经验证了这一点，看来问题出在硬件方面。 您是否已经用 HDG 验证了您的设计？ 此致， 丹尼尔 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好， 我使用的是 SDK 11.6.1 版。我正在尝试测试 lwip_ping_bm_cm7 示例。在 EVK 中运行正常。 但是，当尝试将所有源代码与以太网连接时，它在自定义板上不起作用。如果我们面临"Freed Buffer out of range" ，可能会出现什么问题？请帮我解决这个问题。 Re: Freed Buffer out of Range Issue in Ethernet for RT1170 您好， 您使用的是哪个版本的 SDK？ 您用来测试的 SDK 示例是什么？ 如果我理解正确，应用程序在 EVK 中运行正常，对吗？ 此致， 丹尼尔

PCIe: i.MX 95: 複数の MSI IRQ ベクトルを割り当てる こんにちは、 PCIe2 インスタンス経由でコネクテッドされた i.MX95 ベースのシステムで ATH12K Wi-Fi モジュールを使用しています。 linux-imx lf‑6.12.y ベースのカーネルではこのセットアップは失敗しますが、lf‑6.6.y ベースのカーネルでは期待どおりに動作します。 カーネル ドライバは 16 個の MSI 割り込みを正常に要求し、受信します。しかし、その後、Wi-Fi モジュールの起動に失敗します。 [ 5.888139] ath12k_pci 0001:01:00.0:iommuグループ5に追加 [ 5.888506] ath12k_pci 0001:01:00.0:BAR 0 [mem 0xa10000000-0xa101fffff 64bit]: 割り当て済み [ 5.888553] ath12k_pci 0001:01:00.0:有効化デバイス (0000 -> 0002) [ 5.889315] ath12k_pci 0001:01:00.0:MSIベクター: 16 [ 5.889334] ath12k_pci 0001:01:00.0:ハードウェア名: wcn7850 hw2.0 [ 6.475718] ath12k_pci 0001:01:00.0:チップID 0x2 チップファミリー 0x4 ボードID 0xff soc_id 0x40170200 [ 6.475743] ath12k_pci 0001:01:00.0:fw_version 0x110cffff fw_build_timestamp 2025-06-25 09:26 fw_build_id QC_IMAGE_VERSION_STRING=WLAN.HMT.1.1.c5-00302-QCAHMTSWPL_V1.0_V2.0_SILICONZ-1.115823.3 [ 7.647106] ath12k_pci 0001:01:00.0:制御応答完了、ポーリングを受信できませんでした。 [ 8.675241] ath12k_pci 0001:01:00.0:サービス接続タイムアウト [ 8.681002] ath12k_pci 0001:01:00.0:HTTへの接続に失敗しました: -110 [ 8.692180] ath12k_pci 0001:01:00.0:コアの起動に失敗しました: -110 カーネルメーリングリスト[1]では別のPCIeデバイスに関する関連した議論がありましたが、まだ私たちのシステムで動作する構成には至っていません。 どうすれば最善の進め方でしょうか? 再開まで今しばらくお待ちください。 最大 [1] https://lore.kernel.org/all/1819305.VLH7GnMWUR@steina-w/ Re: PCIe: i.MX 95: Allocate Multiple MSI IRQ Vectors こんにちは、 i,MX95 はまだ初期段階であり、一部の構成はデザインされていません。しかし、PCIe2経由でATH12Kを搭載したi.MX95は lf-6.12.y ですが、 lf-6.6.y で作業中ですこれは、新しいカーネルの PCIe または Wi-Fi スタックにおける回帰またはドライバー相互作用の変更を示唆しており、PCIe パワーマネージメント (ASPM)、MSI マッピング、または ATH12K の特定の PCIe エンドポイントの癖に関係している可能性があります。多くの場合、カーネル パッチを適用するか、新しいカーネルのブート引数で ASPM を無効にすることで解決できます。dmesg で PCIe エラーを確認し、デバイスツリーを比較し、NXP/Linux カーネル メーリング リストで関連するコミットを探します。  考えられる原因とトラブルシューティングの手順を次に示します。 1. カーネルログを確認する ( dmesg ) PCIe エラーを探す: 障害が発生した lf-6.12.y カーネルの dmesg で、「PCI」、「MSI」、「ATH12K」、「Error」、「Firmware」、または「Timeout」メッセージを検索します。 ファームウェアのロード: ath12k ファームウェアが正しくロードされているかどうか、および初期化中にエラーが発生していないかどうかを確認します。  2. PCIe電源管理（ASPM） 一般的な問題:新しいカーネルでは、多くの場合、Active State パワーマネージメント (ASPM) がデフォルトで有効になっています。これにより、組み込みシステム上の ATH12K などの PCIe デバイス、特に古いファームウェア/ハードウェアで問題が発生する可能性があります。 ASPM を無効にしてみてください:カーネル ブート引数 (U-Boot または GRUB など) に pcie_aspm=off を追加して、再度テストします。  3. Devicetree/DTBの違い DTB の比較:両方のカーネル ( .dtb ファイル) で使用されるデバイス ツリー BLOB (DTB) を生成して比較します。特に割り込み、電源ドメイン、または互換性プロパティに関連する、 pci2 の PCIe ノードの変更を探します。  4. カーネルドライバー/ファームウェアの回帰 特定のコミット: ATH12K ドライバ ( ath12k )、 mac80211 、または lf-6.12.y のコア PCIe/Arm コードによって、セットアップを壊す変更が導入された可能性があります。 メーリング リストを検索: ath12k 、 i.MX95 、およびそれ以降のカーネル (6.12+) に関するパッチやディスカッションについては、Linux カーネル メーリング リスト (LKML) および NXP のリストを確認してください。  5. MSIの取り扱い 割り込み再マッピング:割り込みを受信すると、その処理方法 (MSI-X と MSI、割り込み再マッピング) が微妙に変わる場合があります。 proc/interrupts で割り込みをチェックします。カーネル間で割り込みの分布またはカウントが異なるかどうかを確認します。  6. ファームウェアブロブ ファームウェア バージョン:新しいカーネルのドライバと互換性のある、ATH12K 用の正しいファームウェアを使用していることを確認します。新しいドライバには新しいファームウェアが必要になる場合があります。  要約すると、 dmesg から始めてASPMを無効にしてみてください。これらは、組み込みプラットフォームの新しいカーネルでPCIe Wi-Fiの障害が発生する最も一般的な原因です。   よろしくお願いします。 Re: PCIe: i.MX 95: Allocate Multiple MSI IRQ Vectors 提案は問題をデバッグするための良い指針でしたが、解決策を見つけることができませんでした。つまり、すべての MSI IRQ ベクトルがドライバ内の IRQ ルーチンをトリガーしたわけではありません。 最終的には、ath12k ドライバーを変更して、1 つの MSI IRQ のみを要求するようにすることで、この問題を回避しました。 現在の Linux マスターにはこの問題は発生しないことに注意してください。 よろしくお願いします。 最大

如何安装"S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 您好， 我从 GreenVIP 安装了"S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite" ，但在下面的截图中找不到它。 如果我再次安装，就会出现错误提示。 请帮帮我。 谢谢！ Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 你好，Lvyang508 感谢您的回复。 您是否安装了 SW32ZE_RTD_R21-11_2.0.1_D2505_？ 在 S32DS IDE 中使用 DesignStudio_updatesite.zip？ BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" S32DS IDE：S32DS for Platform 3.6.5 我下载了相应的软件包并根据 UG_S32ZE_GreenVIP.pdf 进行了安装 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip" 你好，Lvyang508 请检查您的 RTD 版本，RTD 和 RTOS 软件包之间似乎存在冲突。 另外，您使用的是什么版本的 S32DS 集成开发环境？ BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 嗨，乔伊、 我已经安装了 SW32ZE_RTD_R21-11_2.0.1_D2505_。 S32DS 集成开发环境中的 DesignStudio_updatesite.zip 文件。 谢谢您！ Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 你好，Lvyang508 感谢您的回复。 这个问题可能是由版本冲突引起的。请尝试使用 S32DS IDE 3.6.1 参考 UG_S32ZE_GreenVIP.pdf。 BR 乔伊 Re: How to install "S32ZE_R52_NXP_RTOS_4_7_181_RTM_1_1_0_D2412_DesignStudio_updatesite.zip&&&& 嗨，乔伊、    感谢您的回复。 我已经安装了 S32IDE 3.6.1、但问题依然存在。 BR、

What is the meaning of FLEXIO_CTRL[DBGE] The reference manual wording on DBGE is a bit short with only "Enables the FLEXIO operation in Debug mode" What happens if it is disabled and you debug code? Trying to figure out what debug operations are safe when using FLEXIO and debugging FLEXIO drivers. I guess it is NOT safe to let the debugger read SHIFTBUFn in receive mode or any other hardware register with read sideeffect, not even by accidently howering over it in the debugger. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  If the "Enable FLEXIO operation in debug mode" is disabled, the FLEXIO module stops when the debugger stops the CPU. All FIexIO activity is freeze until execution resumes. This topic has also been discussed in the following thread: Does it means that flexio can't work in debug mode? BR, VaneB Re: What is the meaning of FLEXIO_CTRL[DBGE] Does that also mean that it is safe to access the FLEXIO registers using the debugger if DBGE is disabled, or will reading SHIFTBUFn with the debugger disturb the Shift Status Flag SHIFTSTAT[SSF] Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  As stated in the S32K3 reference manual, the SHIFTBUFn register must be read only when the corresponding SHIFTSTAT[SSF] flag is set. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  Could you please clarify what this will be used for or what kind of analysis you are trying to achieve? Re: What is the meaning of FLEXIO_CTRL[DBGE] Can I somehow block S32DS from attempting to access registers? Only briefly howering over a pointer to SHIFTBUFn makes the debugger access the value which disturbs the FLEXIO state by clearing SHIFTSTAT[SSF] Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  The IDE itself does not block access to registers. That kind of protection can be implemented using the MPU or XRDC; however, I do think that approach aligns with what you are trying to achieve. Instead, you could monitor when SHIFTSTAT[SSF] is set and then verify whether the corresponding SHIFTBUFn register contains the expected value. Re: What is the meaning of FLEXIO_CTRL[DBGE] I am exploring, writing and debugging a custom low level FLEXIO driver. Experienced odd results while debugging which I suspect is due to S32DS fetching SHIFTBUFn register values while stepping thru the driver, disturbing the SHIFTSTAT[SSF] state and resulting in lost events. Re: What is the meaning of FLEXIO_CTRL[DBGE] The driver obviously monitors SHIFTSTAT and access SHIFTBUFn accordingly. My issue is that it that stepping over the driver code with S32DS can trigger a debug read of SHIFTSTAT, which seems to disturb the state held in that register. For example when howering with the mouse over a pointer to SHIFTSTAT. If I carefully avoid touching any such pointers with the debugger then the driver works. I had hope that disabling DBGE would allow the debugger to access SHIFTSTAT without disturbing the **bleep**FSTAT register state, but from your response this is not the case. Re: What is the meaning of FLEXIO_CTRL[DBGE] Hi @Henrik-Wires  Disabling the DBGE bit does not prevent the debugger from disturbing registers such as SHIFTSTAT, because DBGE does not control debug read behavior. Instead, DBGE controls whether the peripheral keeps running when the core is halted.

S32DS3.5 デバッグ s32g274 PEMicro を使用 S32g274 M7 コア用の S32DS3.5 デバッグ ツールを使用して、CAN などの外部ペリフェラルのレジスタの値を表示するにはどうすればよいですか? Re: S32DS3.5 debug s32g274 use PEMicro こんにちは、 @sdx111 ご投稿ありがとうございます。 次の方法を試してみることをお勧めします。 私の側でテストしたところ、問題なく動作しました お役に立てれば幸いです。 BR チェイン Re: S32DS3.5 debug s32g274 use PEMicro こんにちは、 @sdx111 ご返信ありがとうございます。 これは新しい質問であり、このトピックのタイトルとは直接関係がないため、他のユーザーが検索/参照しやすいように、次回は新しい投稿を作成することをお勧めします。ご理解のほどよろしくお願いいたします。 この問題に関しては、私の意見では、最初の elf (ブートローダーなど) をロードし、第 2 段階にジャンプする前にブレークポイントを挿入し、さらに image2 (アプリケーションなど) のシンボルもロードして、デバッグをさらに続行することができます。 BR チェイン Re: S32DS3.5 debug s32g274 use PEMicro ブートローダの実行後に APP プログラムにジャンプし、APP プログラムにブレークポイントを追加したいと考えています。デバッグの設定方法を知りたいです。 Re: S32DS3.5 debug s32g274 use PEMicro もう一つ問題があります。S32G274 の M コア用のブートローダーと APP プログラムを持っています。S32DS コンパイラを使用して、ブートローダの APP へのジャンプとその後の動作をデバッグおよびテストするにはどうすればよいですか? Re: S32DS3.5 debug s32g274 use PEMicro こんにちは、 @sdx111 ご返信ありがとうございます。 あなたが言及したようなケースでは、たとえば、通常はブートローダを QSPI にフラッシュし、M コア アプリケーションの先頭に無限ループを追加し、QSPI 経由でボードを起動してデバッガ経由でボードを接続し、最後に M コア elf をロードしてさらにデバッグします。このようなCASEをデバッグするには、他にもいくつかの方法があるはずですが、これは単なる例です。 BR チェイン

オンラインカスタマーサービスWeChat：xins4698。ポイントの入出金申請やゲーム手続きに関するお問い合わせは、マルボロ社の現地管理事務所まで直接ご連絡ください。 オンラインカスタマーサービスWeChat：xins4698。ポイントの入出金申請やゲーム手続きに関するお問い合わせは、マルボロ社の現地管理事務所まで直接ご連絡ください。 LPCマーケティング LPC11xx LPC12xx lpc13xx lpc15xx LPC51Uxx LPC546xx LPC54xxx LPC55xx LPC800