GD3160 SPI 構成 データシートによると、GD3160を設定するには、まずMODE_2のCONFIG_ENビットを1に設定する必要があります。その場合、MODE_2の最初のビットであるRb/Wは0であるべきか、それとも1であるべきか？ Re: GD3160 SPI 配置 理解済み请次を参照: 正しい解釈は確かに次の通りです。 0 = 読み取り 1 = 書く   Re: GD3160 SPI 配置 はい、下の図に示されているCONFIG1～7レジスタ、MODE1およびMODE2レジスタ、RMSK1およびRMSK2レジスタ、MSK1およびMSK2レジスタ（これらの書き込みはMODE_2のCONFIG_ENによって制御されます）に加えて、ビット23が1である限り、他のレジスタも設定されますか？ Re: GD3160 SPI 配置 23番目のビットのことですか？

S32K311におけるECUコア構成の明確化 こんにちは、 @danielmartynek さん、そしてチームの皆さん。 コア構成に関して質問が1つあります。S32K311（シングルコア）では、生成されたコードで以下のように定義されます。 DET_NO_ECU_CORES = 4 コア数 = 4 RAMの制約に直面しているため： これらを安全に1に減らすことは可能でしょうか？ MCAL/DETに副作用はありますか？ また、生成されたファイルを手動で編集するのではなく、NXPの設定ツールやその他の設定ツールでこれを設定する方法はありますか？ よろしくお願いいたします。 ユスプ・カーンS32K3 S32DS-ARM S32K31XEVB-Q100 Re: ECU Core Configuration Clarification on S32K311 こんにちは、@yusupkhan241 さん。 RTDソフトウェア開発チームが提供したこちらの回答を参照してください。 https://community.nxp.com/t5/S32K/RTD-memory-occupation/td-p/2148479 このパラメータは設定ツールでは設定できず、現時点ではそのような機能をサポートする予定もありません。 よろしくお願いいたします。 ダニエル

Matlab2023a Envokes S32DS3.5 Encountered Error Dear MBDT Team. We are using MATLAB2023a scripts to generate code after compiling Simulink models, then call eclipsec.exe to perform headless background compilation. Once the build is completed, a hyperlink is created in the Simulink Diagnostic Viewer to directly open the workspace corresponding to the compiled project. This workflow worked perfectly with S32DS 3.4. However, after upgrading to S32DS 3.5.8, two issues have occurred: Issue 1: Clicking the hyperlink that's created by Simulink will launch the background process s32ds.exe, which then pops up and exits immediately. We have tried several solutions like adding the parameter "-vm \bin\javaw.exe" to s32ds.ini (this has no effect on s32ds.exe), and prioritizing the JDK 11 path in system environment variables. None of these attempts resolved the problem. Issue 2: As previous described, calling eclipsec.exe via MATLAB scripts triggers the error shown in the screenshot: Java was started but returned exit code=1. We set "\bin\javaw.exe" and JDK 11 path at the top of system environment variables. The Command Prompt correctly displays Java 11 (64-bit), yet Simulink compilation still attempts to load jvm.dll. After deleting "client\jvm.dll" or "server\jvm.dll", the program will locate java.exe instead, but still reports an error with exit code=4. In addition, manual compilation remains successful in all cases. All the related files and settings will be uploaded for your reference. Please help give your advice to fix this. Thank you.

Power consumption management Given that the energy prices are now through the roof and in the next few months they are aiming to reach the Sun, there is a question what can be done to minimise the impact. I am sure many of you are also in the same position as I am where at the company the "policy" or rather custom was so far to keep everything switched on all the time, for system maintenance, remote access or for any other reasons. Today morning, after reading an article about "High percentage of companies may not make it due to the energy prices" it occurred to me we can proactively do something about it by setting strict power management policies across the company. So now I wonder, what are you all doing about this, and if you did manage this before, what did you find the best way of going with this? Power settings group policies? A third party application/system? Ask the users nicely to turn everything off when they leave for the day and then enforce it with regular beatings? Any insights from those who are already doing this for a long time? Power solution Re: Power consumption management This topic is outside the scope of NXP product support. I recommend discussing this in a general IT or facilities management forum.

Clarification on Enhanced RX FIFO Support in S32K312 FlexCAN Hi, Here it says it supportsHere it says it supports And here it says only for CAN FDAnd here it says only for CAN FDI am currently working with the S32K312 and would like some clarification regarding FlexCAN Enhanced RX FIFO support. From my understanding, the S32K312 FlexCAN module supports the Legacy RX FIFO. However, while reviewing the reference manual, I found some sections indicating that Classical CAN supports the Enhanced RX FIFO, whereas other sections seem to suggest that Enhanced RX FIFO is not supported. Could you please clarify whether the FlexCAN module in the S32K312 supports the Enhanced RX FIFO feature? If it is supported, are there any specific limitations or conditions that apply when using Classical CAN frames? Any clarification or references to the relevant documentation would be greatly appreciated. Thank you. Re: Clarification on Enhanced RX FIFO Support in S32K312 FlexCAN Hi, Q: If the MCR[FDEN] bit is disabled (FlexCAN operating in Classical CAN mode), can the controller still support the Enhanced RX FIFO for receiving Classical CAN messages? A: yes, even if FDEN=0 the enhanced RXFIFO can be enabled and FlexCAN accepts just classical CAN messages, either to regular MBs or this enhance RXFIFO, depending on filtering criteria set. Q: If Enhanced RX FIFO is supported in this configuration, is there any reference application, example project, or documentation that demonstrates its usage? A: you can refer to below example, it sets FlexCAN with FDEN=1, but you can easily disable it in config tool, if needed, together with payload and bit timing modification. https://community.nxp.com/t5/S32K-Knowledge-Base/Example-S32K344-FlexCAN-Ip-TX-RX-EnhanceRXFIFO-test-S32DS3-4/ta-p/1536225 Q: Is it possible to configure the Enhanced RX FIFO directly through the MEX configuration tool, or does it require manual configuration in the application code? A: There is only few configuration option within Config tool - enable/disable enhanced RXFIFO - number of standard and extended filter elements - watermark setting The filter table must be configured within code. Refer to above demo. BR, Petr Re: Clarification on Enhanced RX FIFO Support in S32K312 FlexCAN Hi Peter, Thank you for the response , had a few more queries regarding the same. If the MCR[FDEN] bit is disabled (FlexCAN operating in Classical CAN mode), can the controller still support the Enhanced RX FIFO for receiving Classical CAN messages? If Enhanced RX FIFO is supported in this configuration, is there any reference application, example project, or documentation that demonstrates its usage? Is it possible to configure the Enhanced RX FIFO directly through the MEX configuration tool, or does it require manual configuration in the application code? Thank you Re: Clarification on Enhanced RX FIFO Support in S32K312 FlexCAN Hi, Table 493 just say that legacy RXFIFO cannot be enabled and used if CAN FD feature (MCR[FDEN]) is enabled in FlexCAN module. Legacy RXFIFO is available on each FlexCAN instance, but it is not able to accept CAN FD messages, just classic CAN messages. That's why enhance RXFIFO was introduced, which can handle both.   Generally each FlexCAN instance supports CAN FD. Instances differs in number of available MBs and enhanced RXFIFO support. Enhance RXFIFO is necessary if user want to enable both the RXFIFO and CAN FD options. Enhance RXFIFO is able to store up to 20 messages (both classic CAN and CAN FD). But it is available only on single module (FlexCAN 0) on most S32K3 devices.  For more info read chapters 73.3.8 Enhanced RX FIFO and 73.3.9 Legacy RX FIFO of the device RM. BR, Petr

Integrating ERIKA RTOS on SPC563 (e200Z3)- Compilation Error While When Converting Assembly (.S) to Hello All,, I am currently using CodeWarrior 2.9 for the SPC563XX(Power Architecture e200Z3), which is equivalent to the MCP563xx microcontroller. While attempting to integrate the ERIKA RTOS for the MCP56xx family, I am encountering the following Compilation  errors: mwldeppc: undefined: 'EE_hal_terminate_savestk'  mwldeppc: Referenced from 'EE_oo_thread_stub' in ee_tstub.o Upon investigation, I found that the function EE_hal_terminate_savestk() is defined in an assembly (.S) file, which does not seem to be included in the compilation process. My toolchain is able to compile .c files, so I attempted to work around the issue by renaming the .S file to a .c file and wrapping the assembly code inside a C-style function (e.g., asm void Fun(){}). My original intention was to reuse the same assembly implementation, only adapting the function definition to match C syntax, so that I could avoid modifying the makefile. However, this approach is resulting in multiple compilation errors, which I find unexpected. Below are some of the errors I am encountering: illegal function definition  undefined identifier 'rlwinm'  undefined identifier 'addis'  undefined identifier 'stw'  undefined identifier 'stmw'  undefined identifier 'mtlr'  undefined identifier 'bl'  undefined identifier 'lwz'  undefined identifier 'addi'  declaration syntax error  ';' expected It appears that the CodeWarrior compiler is not recognizing several PowerPC assembly instructions within the C file. Could you please help me understand: Why these assembly instructions are not being recognized by the compiler? Whether this approach (embedding assembly in a .c file) is valid for this toolchain? How I can properly resolve these compilation errors? Thank you for your support. Best regards, Nagendra Pothula SW Architect AVL ITC India Re: Integrating ERIKA RTOS on SPC563 (e200Z3)- Compilation Error While When Converting Assembly (.S) The compilation errors you are seeing are caused by the fact that PowerPC assembly code is being compiled as C code. By renaming the original .S file to .c and embedding the assembly inside a C function, the compiler attempts to interpret assembly instructions such as rlwinm, addis, stw, etc. as C syntax, which results in errors like “undefined identifier” and “illegal function definition.” This approach is not valid for CodeWarrior, as these instructions are only recognized when processed by the assembler. The correct solution is to keep the original .S file and ensure it is properly included in the build system so that it is compiled by the assembler and linked with the rest of the project. Inline assembly in this form cannot replace a full assembly module used by the RTOS. Please note that ERIKA Enterprise is a third-party open-source RTOS (OSEK/AUTOSAR-like) and is not an NXP product, so its integration and build configuration are outside of NXP’s scope and need to be handled on your side. For reference, you may find the following documentation helpful: Freescale PPC e200 (MPC56xx) support page: https://erika.tuxfamily.org/wiki/index.php?title=Freescale_PPC_e200_%28MPC_56xx%29 Thank you for your understanding. Re: Integrating ERIKA RTOS on SPC563 (e200Z3)- Compilation Error While When Converting Assembly (.S) Thanks for reply, Could you please let me know where can i find the Start-Up code for NXP MPC5634M ??? Re: Integrating ERIKA RTOS on SPC563 (e200Z3)- Compilation Error While When Converting Assembly (.S) Hello team, You are right. After posting my question, I realized that I had made a mistake by simply changing the file from *.s to *.c. I then implemented the same functionality using inline assembly as shown below, and this resolved all compiler and linker errors: void Func(void) {     asm     {        /* Assembly code here */     } }  

カスタムRAMタイミングの失敗と、完全なブラインドデバッグ NXPコミュニティの皆様、こんにちは。 i.MX 8M Plus EVKをベースにしたカスタムボードを開発中です。デザインはほぼ同じだが、2つの大きな問題点がある。 RAM：当社では、B3221XM3BDGVI-Uという別のLPDDR4 ICを使用しています。 可視性ゼロ：このボードにはUART/デバッグコンソールは公開されておらず、GPIOに接続されたステータスLEDもありません。私は完全に盲目です。 私はYocto core-image-minimal（U-Boot 2025.04）を起動し、SDカード（usdhc2）を3.3Vに強制的に設定しようとしています。 私がやったことと結果： SDカード改造：デバイスツリーにno-1-8-v;とmax-frequency = <25000000>;を追加しました。（公式EVKで動作し、3.3Vを強制的に供給します。） RAMの変更：i.MX設定ツールを使用してlpddr4_timing.cを生成し、U-Boot内のファイルを置き換えました。 問題点：カスタムRAMタイミングをフラッシュするとすぐに、公式EVKが起動しなくなります。どちらの改造を施しても、カスタム基板は全く動作しない。 私の質問： 公式のEVKは新しいlpddr4_timing.cを注入するとすぐに起動しなくなるので、私のRAM構成、もしくはそれをU-Bootに統合する方法に問題がある可能性が非常に高いです。i.MX Config Toolの出力結果をU-Boot 2025.04に適用する際に、特に注意すべき点はありますか？lpddr4_timing.c を交換する以外に、RAM サイズ/マッピングに関して spl.c やヘッダーファイルを変更する必要がありますか？ カスタムボードではデバッグコンソールへのアクセスが一切できない状況で、ブートループやハングアップが発生する箇所を特定するための最適な診断方法は何でしょうか？ i.MX 8ファミリ | i.MX 8QuadMax (8QM) | 8QuadPlus Yocto Project Re: Custom RAM Timing Fails & Absolute Blind Debugging こんにちは、 ご回答ありがとうございます。ようやくこれが問題の原因だと分かり、NXPが提供したリストからW66DP2RQQAHJというRAMを注文しました。これで全てが解決するかどうか、様子を見てみよう。このRAMに関して、またはカスタムマザーボードで別のRAMを使用した経験のある方がいらっしゃいましたら、ぜひお話を聞かせてください。何かコツや裏技はありますか？ Re: Custom RAM Timing Fails & Absolute Blind Debugging こんにちは、 お使いのDDRメモリはLPDDR4xですか？i.mx8mPlusはLPDDR4のみをサポートし、LPDDR4xはサポートしません

How to use the compilation script for S32K? Hi, NXP experts:   Now i use the IDE ("S32 Design Studio for S32 Platform 3.4" ) for project compile by manual. Can I achieve operations such as cleaning, refreshing, building, and switching link files in the project through scripts? This way, I can achieve some automated compilation without having to open the IDE for operation. Re: How to use the compilation script for S32K? Thank you petervlna  !  I will have a try, thank you very much! Re: How to use the compilation script for S32K? Hello, Yes — you can automate S32 Design Studio builds without opening the IDE GUI. S32 Design Studio is Eclipse-based, you can utilize the Eclipse headless build mechanism for command-line compilation. You can find tutorial on this link: https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/S32DS-list-of-HOWTOs/ta-p/1113475 For command line interface: https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/HOWTO-S32-Design-Studio-Command-Line-Interface/ta-p/1112410 Best regards, Peter

S32K146 LPI2C MCFGR1レジスタのPINCFGフィールド構成に関する問い合わせ こんにちは、みんな、 S32K146のLPI2Cモジュールを使用しているのですが、MCFGR1（マスターコンフィギュレーションレジスタ1）レジスタのPINCFGフィールドについていくつか質問があります。 リファレンスマニュアルによると、PINCFGフィールドはI2Cピンの動作モードを設定するために使用されます。しかし、私は以下の具体的な情報について理解する必要があります。 8種類のPINCFG設定値（000～111）それぞれに対応するアプリケーションシナリオは何ですか？ 各設定値におけるピン出力タイプは何ですか？出力方式はオープンドレインですか、それともプッシュプルですか？ アプリケーションノート、リファレンスコード、または実務経験など、共有していただけるものがあれば大変ありがたいです。 ご回答をお待ちしています。 Re: Inquiry about PINCFG Field Configuration in S32K146 LPI2C MCFGR1 Register こんにちは、 @GXYさん。 PINCFGフィールドは、標準的な2ピンI2Cバスが必要か、独立した4ピン構成が必要かに応じて、LPI2Cピンの電気的駆動方法と使用方法を定義します。 000 – 標準モード：双方向オープンドレイン 001 – 両方の信号は出力専用のオープンドレインとして構成されている 010 – 双方向プッシュプル 011 – SCL/SDAを入力として使用。SCLS/SDASをプッシュプル出力として使用。 100 – SCL/SDA: マスター用双方向オープンドレイン; SCLS/SDAS: スレーブ用双方向オープンドレイン 101 – SCL/SDA: マスター用出力専用オープンドレイン; SCLS/SDAS: スレーブ用出力専用オープンドレイン 110 – SCL/SDA: マスター用双方向プッシュプル、SCLS/SDAS: スレーブ用双方向プッシュプル 111 – SCL/SDA: 入力専用オープンドレイン; SCLS/SDAS: 反転出力専用プッシュプル 詳細については、 UM10204 ：I2Cバス仕様書およびユーザーマニュアルを参照してください。 さらに、S32K1ソフトウェアパッケージには、標準的なI2Cピン構成を示すサンプルコードが含まれています。 BR、VaneB Re: Inquiry about PINCFG Field Configuration in S32K146 LPI2C MCFGR1 Register こんにちは、 @GXYさん。 前述のとおり、LPI2CペリフェラルのPINCFGフィールドは、使用されるピンの数とその電気的動作を定義します。これはI2Cの速度モードを直接決定するものではありません。 動作モードに関して言えば、LPI2Cモジュールは論理的に様々なモードをサポートできる。ただし、実際に達成できるボーレートは、パッドの実装、外部負荷、バスで使用されるプルアップなど、いくつかの要因にも左右されます。 S32K1デバイスの場合、SCL信号とSDA信号はハイドライブパッドではなく標準のGPIOパッドを使用するため、達成可能な最大ボーレートは多少制限されます。 また、表52-9はレジスタ設定の例のみを示しています。これらの設定は参考例であり、実際のアプリケーションで対応するボーレートが実現できることを保証するものではありません。 Re: Inquiry about PINCFG Field Configuration in S32K146 LPI2C MCFGR1 Register このフィールドの意味は理解していますが、私の質問はこれらのフィールドの応用シナリオについてです。例えば、000は標準の2線式I2C伝送に使用され、001はウルトラモードでの2線式伝送に使用され、010はHSモードでの通信に使用され、011と111は4線式通信に使用されます。他の3つの構成を柔軟に使用する方法がわかりません。もし私の理解が間違っていたら、訂正してください。さらに、マニュアルにはS32K146はHSモードとULTRAモードをサポートしていないと記載されていますが、PINCFGレジスタを変更することで、HSモード3.4M（低速が先で高速）とULTRA測定4M（マスターとスレーブの両方がS32K146）間の相互通信を実現できます。訂正事項があるかどうか、あるいは私のテストが間違っているかどうかを知りたいです。 Re: Inquiry about PINCFG Field Configuration in S32K146 LPI2C MCFGR1 Register ますます困惑してきた。今一番心配しているのは、PINCFGを変更することで、S32K146がCANのFASTPLUS、HS、ULTRAFASTモードの速度で直接通信してしまうことです。しかし実際には、マニュアルに記載されている通り、S32K146これら3つのモードで他の標準的なI2Cデバイスと通信することはできません。まず、2台の146（マスター1台とスレーブ1台）を次の3つのモードで通信させる方法を説明します。1. FASTPLUS（1M）では、マスターとスレーブのPINCFGを010に調整します。2. HSMODE（2M搭載、測定2M）では、マスターとスレーブのPINCFGを010に調整します。3. ULTRAFAST（5M搭載、テスト4M）では、マスターのPINCFGを001、スレーブのPINCFGを000に調整します。 FASTPLUS（1M）、HS（3.4M）、およびULTRAFAST（5M）モードの標準装備には、プッシュプル出力とオープンドレイン出力のどちらが搭載されているか知りたいです。

S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 程序运行时没有进入中断，没调用pit_notifaction 软件环境 S32DS 3.6.0  RTD 6.0.0 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 有在函数内部增加断点进行测试，函数没有被调用，可能的原因有哪些呢？计数器在正常计数，没有进中断。 不同软件版本会有影响吗？ Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  目前，我无法访问 S32K311 主板。不过，我在 FRDM-A-S32K312 上测试了相同的配置和代码，并确认 PitNotification 函数被调用，且计数器如预期般递增。 您能否在通知函数内部设置一个断点，以验证该函数是否被调用？ BR、VaneB Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 全速运行时没有进入pit_notifaction，PitCount值一直为0，暂停时寄存器的参数如图所示。 是否和时钟配置有关，配置如下： Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  我已经使用 S32K311EVB 在本地测试了您的代码，一切运行正常。 为了排除与您的自定义硬件相关的任何问题，请尝试将时钟源切换为 FIRC，并观察行为是否有所变化。 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  如您代码中所示，计数器仅在调用 PitNotification 时才会递增。这表明 PIT 中断已正确触发。 为了获得更简单、更可见的测试，可以使用 printf 在 PITNotification 函数中输出计数器值。如果您能看到打印出的数值，这将进一步证实中断正在按预期执行。 例如，我是这样实现的： 此外，如果您在配置 printf 时需要帮助，请参考主题“如何在 S32DS 3.5 中使用 printf 函数？”。 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  看来问题可能与软件无关；相反，它可能与您的定制板有关。您是否有其他搭载 S32K311 设备的板可以用来进行相同的测试以作比较？ Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 使用内部时钟时也无法进入pit_notifaction，此外通讯中断及其他中断也没办法正常运行，我用S32K312测试相同的程序及配置，是可以正常运行的 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 暂时没有其他搭载 S32K311 设备的板，同一块板试了几块都是相同的问题。其他只有S32K312芯片测试相同的程序及配置，是可以正常运行。未找到K311异常原因 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  由于代码在我这边使用 FRDM-A-S32K312 和 S32K31XEVB-Q100 都能按预期运行，而且在你那边使用 S32K312 也能正常运行，因此问题可能与软件无关。 根据你描述的情况，这可能与硬件有关。然而，如果没有进一步分析，很难确定确切的根本原因。参考 S32K31XEVB-Q100 原理图和 S32K3xx 微控制器硬件设计指南文件（包含在 S32K3 通用硬件设计包中）可能会有所帮助，以便将您的定制板与推荐的设计实践进行比较。 如果您认为问题可能与 MCU 本身有关，请联系您的 NXP 代表或您购买零件的代理商以获得进一步帮助。 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 在测试的时候，在Pit_notifaction函数中增加LED反转，发现程序下载完成后，需给板子重新上电，LED灯会闪烁，说明进入了中断，但是每次下载完成后都需要重新上电才能正常运行，没办法进入debug调试 Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 你好@Finnc  你试过使用其他调试器吗？另外，您还在使用最初分享的那段代码吗？ Re: S32K311 芯片 pit无法进入中断 软件环境 S32DS 3.6.0  RTD 6.0.0 是用最初的程序，在中断中加入了led闪烁。目前问题已经解决，是因为j-link下载器的复位引脚接到了NTRST，换成SRST后程序正常运行，这两个引脚有什么不同，必须要接到SRST吗，是所有芯片都要接这个引脚吗

S32 Design Studio のライセンス更新 こんにちは、私のS32 Design Studioももうすぐ期限切れになります。延長を手伝ってください。 詳細は以下の通りです。 Arm向けS32 Design Studio アクティベーションID: 5D87-991A-4C45-DD49 評価期間：11日間 機能バージョン: 2.2 機能ステータス：評価中（11日間） よろしくお願いします。 Re: S32 Design Studio License Renewal こんにちは、 お客様のS32DSライセンスが延長されました。

Asking about SPI master loopback mode on S32K148 Hello everyone, I am looking for the maximum baudrate of SPI running in RUN/HSRUN mode, and I'm curious about the SPI master loopback mode, as it could reach the higher maximum baudrate of SPI, compares to the SPI master. What is master loopback mode? Does it indeed have a higher maximum baudrate than spi mode? Any restriction to run it compares to the master mode?  Many thanks, Nam Re: Asking about SPI master loopback mode on S32K148 Hi @namnguyenviet_001  In standard single-bit SPI operation, the bit rate (in Mbps) is numerically equal to the SPI clock frequency (in MHz), since one bit is transferred per clock cycle. Regarding Master Loopback mode (available only for LPSPI0), as described in notes 5 and 6 below Table 46 of the S32K1xx Data Sheet, Rev. 15, the LPSPI_SCK clock can be delayed for input data sampling by enabling the LPSPI_CFGR1[SAMPLE] bit. This feature improves the setup time of the received data path, allowing operation at higher baud rates. The following simplified diagram of how the CFGR1[SAMPLE] feature works: BR, VaneB

询问有关 S32K148 的 SPI 主站环回模式的问题 大家好 我想知道 SPI 在 RUN/HSRUN 模式下运行时的最大波特率，我对 SPI 主站环回模式也很好奇，因为与 SPI 主站相比，它可以达到更高的 SPI 最大波特率。 什么是主环回模式？它的最大波特率真的比 spi 模式高吗？与主模式相比，运行它有什么限制吗？ 非常感谢、 南 Re: Asking about SPI master loopback mode on S32K148 你好@namnguyenviet_001 在标准单比特 SPI 操作中，比特率（Mbps）在数值上等于 SPI 时钟频率（MHz），因为每个时钟周期传输一个比特。 关于主环回模式（仅适用于 LPSPI0），如 S32K1xx 数据表修订版 15 表 46 下注 5 和 6 所述，可通过启用 LPSPI_CFGR1[SAMPLE]位来延迟 LPSPI_SCK 时钟，以便进行输入数据采样。这一功能缩短了接收数据路径的设置时间，允许以更高的波特率运行。 CFGR1[SAMPLE] 功能的工作原理简图如下： BR、VaneB

S32K328 微型控制器的 CPU / 热负荷 我们需要帮助在项目中实现 S32K328 微控制器的 CPU/热负载。请告诉我测试 CPU/热负荷的 API。请说明在多核中运行的所有步骤。 Re: CPU /Thermal load for S32K328 micro controller 你好， 对于 S32K3，没有用于 “CPU/热负载测试” 的专用单个 RTD API。通常这是通过以下方式实现的： - 利用应用程序忙循环或 RTOS 任务在每个内核上产生 CPU 负载 - 通过 ADC API，通过内部 TempSense 路径监测芯片温度 有关温度监测，请查看 ADC TempSense API： Adc_Sar_Ip_TempSenseEnable() Adc_Sar_Ip_GetConvData() Adc_Sar_Ip_TempSenseCalculateTemp() 更多信息，如https://community.nxp.com/t5/S32K/Internal-Temperature-sensor/m-p/1688673 用于在 S32K328 上多核执行： - 创建/使用 S32K3 多核 RTD 项目 - 使用 NXP 多核启动流程启动次核心 - 在每个核心上运行 CPU 压力任务 - 定期读取 TempSense 并记录温度与负载的关系 多核项目生成指南见以下链接 https://community.nxp.com/t5/S32K/Multicore-applications-on-the-S32K3-series-processors/m-p/2050051 BR, Petr Re: CPU /Thermal load for S32K328 micro controller 根据 S32K UM，内部有温度传感器（TempSense）。S32 DESIGN STUDIO sdk 中可能有一些例程

MC33879 initialization voltage abnormality and slow initialization After supplying power to mc33879, enable the en pin and connect a 12V power to the D1 pin of mc33879. Without giving the command, measure the voltage at the S1 pin, which is 12.45V, slightly higher than 12V. Is this normal? Similarly, D1 is connected to a 12V power supply, and S1 is connected to a CAB 500-C current sensor. After I power it on, I control the EN pin high level. According to the manual, after stabilizing at 100us, the command can be issued. However, I need to issue the command 10ms later for the function to be turned on properly because my SPI command has an open/short circuit command detection. The second time I issue the same command every 10ms, the SPI data will display the current channel fault. The third time I issue the same command every 10ms, and the fault will disappear. What's going on? Re: MC33879 initialization voltage abnormality and slow initialization VDD is 5V Re: MC33879 initialization voltage abnormality and slow initialization It seems there are fault for open or short circuit. You may need to double check your schematics with mc33879 application diagram Does VDD connect with 5V instead of 12V? Re: MC33879 initialization voltage abnormality and slow initialization Please share your schematic.

Edgelock RW612 Zephyr Hello, I would like to store cetificates and private key in the edge lock secure enclave of the RW612. My application is developed using zephyr and I need to be able to provision those certificates and read them at run time. Is this supported ? Could you provide documents / guides on how to do that. I am currently using upstream Zephyr 4.2.0 Thanks. Re: Edgelock RW612 Zephyr Hello @benjaminaxiles, hope you are doing well. Would you please provide more details on your expected application functionality to provision the certificates/private key? Are you expecting the provisioning to be done with an specific transport? In the meantime, I suggest referring to the examples "zephyr/samples/tfm_integration/psa_crypto" and "modules/lib/nxp_iot_agent/zephyr/samples/el2go_agent", as these implement different approaches to key storage and provisioning, in particular, the "el2go_agent" example is meant to demonstrate how to use the Edgelock 2GO service to provision keys and certificates. As a side note, I would suggest migrating to latest Zephyr downstream/upstream versions, as the support for RW612's security features has been modified since version 4.2.0. Please let me know if this information is helpful.

mcxn947 smartdma のコード領域はどれくらいありますか? SmartDMAでアセンブリコードを実行する場合、最大コードサイズはどれくらいですか？ Re: how much code space does mcxn947 smartdma has こんにちは、 @justdomyself さん。 投稿ありがとうございます！ SmartDMAには、明確なコードサイズ仕様がありません。SmartDMAの各機能モジュールを正しく動作させるには、それぞれを固定のメモリアドレスに配置する必要があります。 SmartDMAファームウェアのインストールは、基本的にSmartDMA機能モジュールのコード配列を指定されたRAMアドレスにコピーすることから成ります。 RAMX（最大96KB）はCortex-M33コードバスに接続されており、SmartDMA機能モジュールを含むコード格納に最適なRAM領域です。 この情報がお役に立てば幸いです。

S32 Design Studio License Renewal Hi NXP, My S32 Design Studio License will expire in 20 days and I would like to renew the license.  Below is the information I think you need for renewal. ActivationId: 1DF1-047B-B6E1-B256 Evaluation Days: 20 Feature Version: 2.2 Feature Status: Evaluation (20 days) Regards and thank you, Rob

i.MX8MPLUS 寄存器 uSDHC 中的无记录位 我需要为 INTEGRITY 操作系统优化我们的 uSDHC 驱动程序。在这项工作中，我观察到，在繁忙状态下发送命令时，" Transfer complete " (TC) 中断不会被触发。处理器参考手册（Rev.3）对于 TC 中断说： "对于带 busy 的命令，当 busy 取消时，该字段将被置位。" 我看到 Linux 驱动程序使用 VEND_SPEC2 寄存器中一个未注明的位来激活此类命令的 TC 中断。 它位于"sdhci-esdhc-imx.c。"锉刀 104 #define ESDHC_VEND_SPEC2_EN_BUSY_IRQ (1)<< 😎 当我使用我们的驱动程序在 VEND_SPEC2 寄存器中设置第 8 位时，TC 中断也会被触发。 是否建议使用这个未注明的位呢？ Re: i.MX8MPLUS Undocumented bit in uSDHC register 你好 没错，这个功能虽然没有文档说明，但你可以参考以下补丁：https://patchwork.kernel.org/project/linux-mmc/patch/[email protected]/如果该命令包含忙状态阶段，Linux 会在执行该命令之前将 VEND_SPEC2 的第 8 位（EN_BUSY_IRQ）设置为 1。这会导致控制器在“忙”信号失效时触发 TC 中断，如有需要，您可以实现该功能。 

ESFWU Maker Utility Hi All, I'm trying to flash a FW in a PN7642 via I2C. I've the correct HW setup (LPC EVK board and PN7642 EVK connected), and I can flash supplied firmwares. My problem now is I cannot find the ESFWU Maker Utility (sw810311) mentioned to create suitable binaries myself. Step by Step Guide to update user firmware through host interface for PN7642  Cannot find it in secure resources for PN7642. Regards, Re: ESFWU Maker Utility Hi Eduardo, I found it under other name. HOST CRYPTO SCRIPTS. I'm pending my NDA reactivation. Thanks and Regards, Re: ESFWU Maker Utility Hello @V_Palacio, Hope you are doing well. I apologize for the inconvenience, this software is secured under NDA (Non-Disclosure Agreement) and must be requested through the Secure Access Rights. For further information on how to request Secure Resources, I would recommend checking the Secure Access Rights FAQs | NXP Semiconductors. Regards, Eduardo.