Multi Source Translation Content

キャンセル
次の結果を表示 
表示  限定  | 次の代わりに検索 
もしかして: 

Multi Source Translation Content

ディスカッション

ソート順:
S32DS V2.2 ライセンスの有効期限が切れます S32 Design Studio for ARM v2.2 ライセンスの有効期限が切れました。延長を手伝っていただけますか?ありがとう! ID: 1A99-90A8-2F06-339B 回复: S32DS V2.2 License expiring S32DSの有効期限は155日後と表示されています。有効期限を事前に延長することは可能でしょうか?ありがとうございます!
記事全体を表示
SPI Driver - Slave mode only supports 1 bit mode Hi, A customer found the following limitation in the SPI MCAL RTD driver. Could you please help explain this limitation? According to the RM, slave mode does support more than 1-bit mode. I checked this in S32K3_S32M27x Real-Time Drivers AUTOSAR R23-11 Version 7.0.0. Best regards, Felipe Priority: MEDIUM RTD Source: Direct Customer Re: SPI Driver - Slave mode only supports 1 bit mode Hi @FelipeGarcia , I didn't find any limitation that indicates slave just can operate in 1 bit mode from RM or the configuration. SW team said that they will try to verify to see if have any limitation. If not, maybe they will remove this note in UM. You can follow this topic via the ticket: ARTDCC2-1387. Best regards, Nhi
記事全体を表示
LPC5411x PLL settings Hi  In my current project, I am using the PLL module of the LPC5411x. According to Section 6.5.49.6 of the datasheet, the N, M, and P values of the PLL must be calculated before being written into the corresponding registers. However, in SDK_2_9_0_LPCXpresso54114, the calculation code for NDEC, MDEC, and PDEC is not implemented; instead, the SDK directly writes manually pre‑calculated values into the syspllndec register, as shown below. (I want set M=75, so I need to calculate MDEC=9637 manually and set it to SYSCON_SYSPLLSSCTRL0_MDEC) May I ask whether there are plans to add the calculation functions in SDK for NDEC, MDEC, and PDEC in future SDK releases? Currently, setting NDEC, MDEC, and PDEC is not intuitive and is difficult to maintain, as every change to M, N, or P requires recalculating the corresponding NDEC, MDEC, and PDEC values manually. Thanks LPC54xxx Re: LPC5411x PLL settings Hi @yhc123  Thanks for your post. Currently, there are no plans to release a new SDK version for the LPC5411. Any required calculation would need to be implemented on your side. We apologize for the inconvenience this may cause.
記事全体を表示
A53側からHSEにアクセス中に再起動の問題が観察されました こんにちは、 顧客: ボッシュ HSE FW バージョン - HSE_FW_S32G3XX_9_2_63_0 A53 側から HSE にアクセスすると、再起動の問題が発生しています。MU 割り当ての詳細は次のとおりです。 • MU0とMU3 に割り当てられている M7側 • MU1とMU2 に割り当てられている A53側 M7側手順: 1. MUをアクティブに設定して有効にし、ドメインを0に割り当てました 2. mu0経由で送信される他のMUをアクティブ化する要求 テスト結果: M7 側からすべての MU に問題なくアクセスできます。 A53側の手順: 1. ホストVMでMU2、ゲストVMでMU1を使用してHSEドライバを有効にする s32-hse -v -i200 -m1 -o16 -c16 & -> A53 ゲストVM s32-hse -v -i200 -m2 -o32 -c16 & -> A53 ホストVM 2. MU2チャネル/dev/hse/32経由でHSE fwバージョンを読み取るためのサンプルテストアプリケーションをホストVMに作成しました。 テスト結果: サンプル アプリケーションから hse インターフェイス (/dev/hse/32) を開こうとするたびに、ボードが再起動されます。 sharedMemChunkSize が 0 に設定されていないことを確認しました (すべての MU インターフェイスの sharedMemChunkSize フィールドが 0 に等しい場合、XRDC は無効になります)。sharedMemChunkSize = 0 で再テストしたところ、前述の変更で同じ結果が見られました。 参考までにログを添付します: BSSM: 有効 HSE_FW 優先度: 重要 Re: Restart issue observed while accessing HSE from A53 side とりあえずこの問題は解決しました。これは、Bosch を代表して QNX チームに提起されたものです。しかし、チームはこの問題がHSEファームウェアに関連していると指摘しました。
記事全体を表示
Unable to install SECRDR S32K1 in S32DS 3.6.6 I installed S32DS 3.6.6, and noticed there were no project examples for S32K1 devices.   So I went to install new software, and I used the jar file DesignStudio_updatesite.zip: Then I selected the applicable items: When I proceed, there is a message at the bottom about "Cannot perform operation": Followed by a "Remediation Page": In the end, one of the packages is installed, but I do not find the project examples for S32K1xx in New | S32DS Project from Example. Is something wrong with 3.6.6, or with the Designupdate archive? Re: Unable to install SECRDR S32K1 in S32DS 3.6.6 Thank you Peter. 3.6.0 was released November 2024.  Is it really true that RTD is unsupported in 3.6.1 through 3.6.6??? I'm not sure how users are supposed to know based on what you underlined that RTD is not supported by later versions of S32DS, as that is not explicit.  From a user perspective, 3.6.1 - 3.6.6 are therefore useless if you need RTD.  That is hard because there are really a lot of needed updates through 3.6.6. Thanks, Matt Re: Unable to install SECRDR S32K1 in S32DS 3.6.6 Hello, I installed S32DS 3.6.6, and noticed there were no project examples for S32K1 devices. The examples are part of RTDs or SDKs and will become available once you install the driver package. Before you install the RTD, check the requirements for particular driver package. Use extension and updates for install of updatesite zip packages: Here is the guide: https://community.nxp.com/t5/S32-Design-Studio-Knowledge-Base/S32DS-Extensions-amp-Updates-Explanation-and-How-To-Use/ta-p/1128543 I do not have S32DS installed so I cant confirm if QLP3 is not working on S32DS 3.6.6. But always refer to the release notes on each package you are going to install to prevent issues. Best regards, Peter Re: Unable to install SECRDR S32K1 in S32DS 3.6.6 In desperation I tried the older 3.0.0 QLP02 RTD drivers, and they worked!  3.0.0 QLP03 is BROKEN. Re: Unable to install SECRDR S32K1 in S32DS 3.6.6 Here is a more detailed error: Re: Unable to install SECRDR S32K1 in S32DS 3.6.6 Not sure if this is related -  Re: Unable to install SECRDR S32K1 in S32DS 3.6.6 Hello, I really cannot speak for SW team, but from my experience the compatibility is always the main issue between RTD and S32DS. 3.6.0 was released November 2024. Is it really true that RTD is unsupported in 3.6.1 through 3.6.6??? I never tied it so I cannot confirm this. But it should be possible to run it also on 3.6.6. @jiri_kral can you comment here? Also project examples are usually part of basic major version of RTD,. Best regards, Peter Re: Unable to install SECRDR S32K1 in S32DS 3.6.6 We are really stuck.  We are unable to install a working combination of S32DS, GCC, and RTD.   If there is a magic combination of versions that is known good, please advise. Re: Unable to install SECRDR S32K1 in S32DS 3.6.6 Hello, I was speaking with S32DS team. “It is necessary to use the base version without any patches. You currently has Patch 03 installed, but this patch is intended to be applied only on top of the official release. Furthermore, these patch versions have not been formally tested.” Best regards, Peter
記事全体を表示
S32K146 の CAN-FD 5 Mbps サポート NXPチームの皆様、こんにちは。 私はS32K146 MCU を使用しており、達成可能な最大 CAN-FD データ フェーズ ビット レートを確認したいと思います。 私の設定: MCU: NXP S32K146 (CAN-FD対応FlexCAN) CANソースクロック: 80 MHz PLL出力 CAN-FDデータフェーズビットレートを5Mbpsに設定しようとしています Re: CAN‑FD 5 Mbps Support on S32K146 こんにちは、 章 55.3.11.1 クロック ドメインとデバイス RM の制限では、達成可能な最大データ フェーズ ビット レートを計算するための式を示します。あなたがおっしゃった 5Mbps は可能です。 ビットレートパラメータの計算には以下のカリキュレータを使用することができます。 https://community.nxp.com/t5/MPC5xxx-Knowledge-Base/MPC5xxx-S32Kxx-LPCxxxx-CAN-CAN-FD-ビットタイミング計算/ta-p/1119319 BR、ペトル
記事全体を表示
S32K312 BCTU FIFO/loop switch (non AUTOSAR prj) Hello, I've read so many posts regarding BCTU topic and examples too, but I'm a bit confused about best configuration for my purpose. Into my project I have 2 system statuses: 1- (DC brushed motor PWM active) ADC acquisitions triggered by Emios_1_12 PWM in order to read motor current and other channels synchronized with PWM frequency (and duty) 2- (no actuation) I'd like to acquire same channels from ADC continously without interruptions and then I'll read via SW only the channel that I need for a particular task. My analysis: Mode 1: BCTU HW triggered and list with all needed channels Mode 2: BCTU triggered started once via SW and with loop mode active, in order to let conversions run continously. I need to switch between these two modes (by disabling HW trigger or stopping loop mode), so I'd like to know which is the best solution and maybe alternatives. My question is related also to which destination to use for results: for mode 2 I'd use ADC registers and then read with Adc_Sar_Ip_GetConvResultsToArray() API. For mode 1 I haven't found a way to specify an interrupt callback when all acquisistions of the channel list is done (independently from ADC instance) because I noted that it is possible to specify a "List last conversion notification" into "Bctu ADC Notifications" (NXP Configuration tool - MEX file) but I'll have an interrupt for each ADC (2 in my case), instead I'd like to have a single interrupt for all conversions of the list finished: for this reason I'm thinking to use FIFO and watermark.  For internal policy, I can't share my entire project at the moment. Channels added into screenshots are both on ADC1 just for testing, but then I'll have to add other channels from ADC0. Thanks Re: S32K312 BCTU FIFO/loop switch (non AUTOSAR prj) Hi @Drifter22, I think both modes are fairly common applications, and I see no issue with applying them to your routine.  For Mode 1, I recommend configuring FIFO + Watermark, as this would enable you to raise an interrupt for a completed "set" of ADC channels. Just keep in mind that notifications are done in a N + 1 logic, meaning that if you have watermark set to 3, notification is called when there are 4 entries in the FIFO and you can do 4 readings of FIFO. For Mode 2, I think you have two choices. Either SW-triggered BCTU as you've mentioned or continuous ADC scanning (if you do not need various ADC instances). You can use either Adc_Sar_Ip_GetConvData or Adc_Sar_Ip_GetConvResultsToArray to extract the channel result, There are various BCTU + ADC examples in our community, which may prove useful: S32M27x/S32K3 – eMIOS/BTCU/ADC/DMA – [RTD600] [RTD400 LLD]K344 Center Aligned PWM Trigger ADC BCTU S32K3 Motor control SW examples Example S32K312 PIT BTCU ADC-1 BCTU_ADC_DATA_REG DMA DS3.5 RTD300 Best regards, Julián
記事全体を表示
Flexcomm I2Sによる同期DSD(PDM)再生 LPC5528 を使用して Hi-Fi USB オーディオ インターフェースを実装することを計画しました。このようなアプリケーションには、いわゆる「DSD ネイティブ」出力が必要です。 基本的に、これは I2S SCK に類似したビットクロックを備えた 2 つの同期 PDM オーディオ出力 DSDA/DSDB です。 リファレンス・マニュアルに記載されているように、LPC5528 には I2S 信号共有と呼ばれる機能があり、異なる Flexcomm I2S インターフェースが同じ SCK/WS/DATAIN などを共有できるようになります。 2 つの Flexcomm インターフェイスを I2S Tx として設定し、そのうちの 1 つをマスターとして設定し、同じ SCK を共有すると、それらは完全に同期され、DSD オーディオ インターフェイスのタイミング要件を満たすことができますか? ヒント: DSD オーディオ インターフェイスの一般的なタイミング要件については、 CS43198 データシートの23 ページを参照してください。 全般 LPC55xx ペリフェラル USB 用户论坛 Re: Synchronized DSD(PDM) Playback with Flexcomm I2S こんにちは@nonameC_さん、 可能であれば、RM の 35.3 章「基本構成」をこの機能の構成ガイドとして使用できます。ただし、次の点に注意してください。 注: 信号共有接続はレジスタ値が変更されると行われ、 同期はデータ ストリームの開始前に行う必要があります。 両方のモジュールを同期させたままにするには、この投稿に記載されている提案に従うことができます。この投稿では、この目的のために DATAPAUSE メカニズムを使用しています。 また、データシートのセクション 11.10 に記載されている I2S ペリフェラルの動的制限にも留意してください。 他にご質問がございましたらお知らせください。 BR ハビブ
記事全体を表示
[フィルター: smut] mprt42 の投稿本文が「damn」、ボード「imx-processors」に一致しました。 [フィルター: smut] mprt42 の投稿本文が「damn」、ボード「imx-プロセッサ」に一致しました。 投稿件名: Re: AN4581 の最新バージョン 投稿本文: まったく、HABv4 は 15 年前のテクノロジです。 とにかくファイルを公開してください。それを秘密にしておくのは意味がない。これらは何年も流通しており、NDA で閉じ込めておくことは、すべての人の生活をさらに困難にするだけです。   本文のテキスト「damn」がフィルター パターン「damn」と一致しました。 ユーザー[id=211908,login=mprt42]による投稿には、メッセージuid 2317077があります。 投稿へのリンク: Re: AN4581 の最新バージョン
記事全体を表示
[Filter: smut] mprt42's post body matched "damn", board "imx-processors". [Filter: smut] mprt42's post body matched "damn", board "imx-processors". Post Subject: Re: Latest version of AN4581 Post Body: Jesus Christ, HABv4 is 15 years old technology. Just release the damn files. There is no point in keeping them confidential. They are circulating around for years and locking them away under NDA is just making everyone's life harder.   Body text "damn" matched filter pattern "damn". Post by User[id=211908,login=mprt42] has message uid 2317077. Link to post: Re: Latest version of AN4581
記事全体を表示
Activation key for S32DS.3.4 need activation key for S32DS.3.4 as the current key are expired Re: Activation key for S32DS.3.4 Hi,  I checked your account and there is no S32DS v3.4 present. Do you have an old activation key? 
記事全体を表示
PN5190B1 ピンレイアウト設定 こんにちは、 私は PN5190B1 の回路図とレイアウトを作成していますが、超低消費電力の要求により、DC-DC ではなく TXLDO を使用します。 したがって、データシートの 9.5.3.6 章の構成例 3 に従う必要があると想定します。 私の疑問は、BOOST_LX、VDDBOOTS、VUP、VSS PWR、および VDDPA のピンをどうすればよいかということです。いくつかはオープンのままにして、何にも接続しないようにする必要があると思いますが、それに関する明確なアドバイスが見つかりません。データシートの図では、それらはコネクテッドされているように見えます... 助けていただけますか? よろしくお願いします。 イグナシオ Re: PN5190B1 pin layout setup こんにちは@ignacioS あなたの調子が良いといいのですが。 私の理解では、TXLDO も DC-DC も使用しないデザインを検討しているということですが、これは正しいですか?PN5190 データシートに示されている構成例 3 では、DC-DC コンバータは使用せずに TXLDO を使用しています。VBAT = VUP は TXLDO を駆動し、TXLDO は VDDPA を提供します。 要件に応じて、必要な接続の参考として構成例 5 の使用を検討してください。 よろしくお願いいたします エドゥアルド。 Re: PN5190B1 pin layout setup こんにちは、エドゥアルドさん。 早速のご返信ありがとうございます。 先に進む前に、まず利用可能なオプションをよりよく理解する必要があると思います。デバイスはポーリングを使用して超低電力モードで動作します。だから、DC/DC は使わないほうがいいとすでに読んだんです。 ただし、LDO に関しては、原則として、追加の消費を避けるため、これを使用する予定はなく、電源の 3.3 V レールからすべてに直接電力を供給するつもりです。これが私の最初の質問につながります。「LDO を使用しない」ことは「LDO を接続しない」ことと同じですか?両方のオプションが可能な場合、消費量は同じですか?接続しないままにしておく方が効率的だと思います。 2 番目の質問は、DCDC ピンと LDO ピンについてです。データシートの図を見ると、BOOST_LX、VDDBOOST、VUP などが VBATPWR にコネクテッドされていることがわかります。これが私には理解できないのです。ブースト コンバータを使用しない場合は、インダクタをスキップして、そのラインを VBATPWR に直接接続すればよいのでしょうか?使用していない場合、これらのピンをどうすればよいかわかりません。 ご協力誠にありがとうございました。 よろしくお願いいたします。 Re: PN5190B1 pin layout setup こんにちは、 ULPCD を使用する場合は、「TX_LDO トランスミッタ電源」または「直接トランスミッタ電源」接続のいずれかが推奨されます。PN5190デザインイン推奨事項、セクション2.1.4によると、TXLDO を使用しない場合 (DPC は廃止されます)、TX ドライバ電源で数 mV 節約できます。 TXLDO を使用していない場合は、TXLDO をオフに設定し、VUP_TX と VDDPA を VBAT/VBATPWR にコネクテッドする直接トランスミッタ電源構成を検討する必要があります。 ブーストインダクタは DC-DC 動作にのみ必要です。要件に応じて、次の接続を必要とする構成例 5 を参照してください。 よろしくお願いいたします エドゥアルド。 Re: PN5190B1 pin layout setup こんにちは、 低電力リーダーデバイスの場合、DC-DC の使用は意味がありません。ULPCD は DC-DC 機能と併用できません。また、DC-DC を使用できないようにする特定のハードウェア構成 (「TX_LDO トランスミッタ電源」または「直接トランスミッタ電源」) も必要です。 DC-DC コンバータを使用しない場合、TXLDO に対して考慮する必要がある設定がいくつかあります。PN5190 の質問と回答の第 9 章を参照してください。 よろしくお願いいたします エドゥアルド。 Re: PN5190B1 pin layout setup こんにちは、エドゥアルドさん。 メッセージをありがとうございます。あなたの意見では、NXP での経験を考慮すると、TXLDO を有効にする価値はあると思いますか? 私の理解では (間違っていたら訂正してください)、デバイスが ULPCD/ULP モードの間は TXLDO を無効にしておく必要がありますが、デバイスが起動して通信する必要がある場合は、TXLDO を有効にして TX パスを供給できるということです。 私の設計では、NXP モジュール/IC は、別のボード (バッテリー + レギュレータ) からの単一の 3.3 V レールからのみ電力を供給されます。デバイスの周囲や前面の一部に金属があるため、環境は厳しいものになりますが、RF パフォーマンスの改善は非常に役立ちます。 ULPCDでTXLDOを無効にしておくと、余分な電流消費は発生しないと思いますが、正しいでしょうか?通信中は、1日に数回しか送信しないので、多少の損失やオーバーヘッドは許容できます。 どう思いますか? 一方、DC/DC に戻ると、これを使用しない場合は、やはり VBATPWR に直接接続する必要があることに驚きましたが、いずれにせよそうすることにします。データシートの構成 3 に従います。 回路図が完成したらここに貼り付けますので、ご覧になって何か異常な点があれば教えてください。 よろしくお願いいたします。 Re: PN5190B1 pin layout setup こんにちは、エドゥアルドさん。 ありがとう!もう一度すべてを読み直してみたところ、自分はこのことについて正しく考えているのかどうかわからなくなってしまいました。 デバイスは常に ULPCD モードのままで、カードまたはモバイル電話を検出すると起動します。当初、消費電力を可能な限り低く抑えるには、DC/DC ブーストと LDO を使用せずに動作させる必要があると理解していました。しかし、私の解釈が間違っている可能性があり、実際に必要なのは ULPCD に入るときに単にそれらを無効にすることですが、デバイスがアクティブで通信しているときはそれらを有効にしておくと便利な場合があると考えています。 それは正しいですか? 再度、感謝します! Re: PN5190B1 pin layout setup わあ、エドゥアルド、私の大きなミスをとてもうまくキャッチしてくれてありがとう。 全て調整し、VDDIOを3V3に接続し、VENのプルアップもそれに合わせて修正しました。これでこのトピックは終了と考えてよろしいでしょうか? トピックの混乱を避けるため、さまざまなモデルとそのファームウェア バージョンに関する別のThreadを開設しました。 ご協力に改めて感謝申し上げます。 Re: PN5190B1 pin layout setup こんにちは、 回路図を調べたところ、VDDIO 電源が見つかりませんでした。この電圧はホスト インターフェースと GPIO に必要です。また、VEN ピンのプルアップ抵抗を VDDIO に接続する必要があります。それ以外では、他のすべての電源接続とコンデンサは正常であるはずです。 レイアウトについては、 PN5190 アンテナ設計ガイドのセクション 3.4 を参照してください。VBATPWR、VDDBOOST、BOOST_LX に関する推奨事項は次のとおりです。 1. コンポーネントを可能な限り近づけて配置します。 2. VBATPWR、BOOSTLX、VDDBOOST をできるだけ短く配線します。 3. Cuの形状を提供します。形状が不可能な場合は、幅の広いトレース (150 ミル) で配線します。 4. ビアは許可されません。 よろしくお願いいたします エドゥアルド。 Re: PN5190B1 pin layout setup ありがとう、エドゥアルド。いくつかの詳細を確認するのを手伝ってもらえれば、これで完了だと思います。 私の質問は、ピン BOOST_LX、VDDBOOST、および VSS_PWR に関するものです。構成例3では、最初の2つが入力電源に接続され、VSS_PWRがGNDに接続されています。これが私の最大の疑問です: 1. - これは正しいですか? それとも、DCDC ブーストを使用しない場合は、これらの 3 つのピンは未接続 (フローティング) のままにしておく必要がありますか?データシートに何が表示されているかはわかりますが、確信はありません。本当にそうなのかどうか疑問に思っており、明確な確認をいただければ幸いです。 これは私の現在の回路図で、疑問が生じている 3 つの接続を追加しました。これら以外に、 2.回路図は私の製品に適していますか? 製品の全範囲をこのチップに移行する予定であり、プロトタイプが最初の実行で正しく動作することを緊急に必要としているため、再確認していただけると幸いです。 これらがコネクテッドである必要があると仮定すると、図では入力コンデンサの前にコネクテッドであることもわかります。3 .- ピン 1 と 2 をチップの下のピン 39 に接続するレイアウト (0.2 mm のトレースを使用) は許容されますか? または、接続をパッケージの外側に配線する方がよいでしょうか?4.-コンデンサの前にあることは重要ですか、それとも重要ではありませんか? ご協力ありがとうございました。 よろしくお願いいたします。
記事全体を表示
PN7642 - 休眠模式 你们好 我试图使用PN76_Sys_PCRM_EnterStandby(); 函数进入休眠状态。 当尝试使用 WUC 时,出现了一些问题。 进入睡眠状态时没有出错,但集成电路直接唤醒,我无法找出原因。 使用情况是多次进入睡眠状态,例如睡眠 5 分钟。 逻辑 如果(calc_sleep_en_b == FALSE) { dwWakeUpCntValue= calcul_sleep_time(new_lock_values.public_timer_value); calculated_public_counter_value_ui = dwWakeUpCntValue; timer_counter_value_ui = 0; 选择唤醒原因 = e_pn76_pcrm_wakeup_source_gpio3_low| e_pn76_pcrm_wakeup_source_timer; max_sleep_time_li = MAX_SLEEP_TIME; pcrm_clearbitn(pcrm_gpreg6、 phhal_hw_pn76xx_gpreg_6_lpcd_enabled_pos); status_pn7642 = PN76_Sys_PCRM_EnterStandby(select_wake_up_reason,max_sleep_time_li); } else { pcrm_clearbitn(pcrm_gpreg6、 phhal_hw_pn76xx_gpreg_6_lpcd_enabled_pos); PN76_Sys_PCRM_ReEnterStandby(); } 睡觉之后 -检查 启动 注册表 - RESET 启动 REG 2 和 3 -如果计数器值不等于预期的计算值,则使用 pn76_sys_p crm_reenterStandby () 再次进入睡眠状态 ; 所有用于检查唤醒原因的变量和计数器都在 AO-RAM 中定义: __attribute__((节("..$RAM2.$RAM2"))) 易失性 uint8_tmagic_num; __attribute__((节("..$RAM2.$RAM2"))) 易失性 uint8_tsleep_reason_uc; __attribute__((节("..$RAM2.$RAM2"))) 易失性 uint32_ttimer_counter_value_ui; __attribute__((节("..$RAM2.$RAM2"))) 易失性 uint32_tcalculated_public_counter_value_ui; 是什么导致了这个问题? 我错过了什么吗? 我还需要从这些规则中RESET一点吗?: pcrm_sys_boot1_sts pcrm_sys_boot2_sts pcrm_sys_boot3_sts pcrm_sys_stby_cfg_reg pcrm_sys_stby_cfg_reg pcrm_sys_lp_clk_en_reg pcrm_int_set_status_reg pcrm_int_clr_status_reg 感谢您的帮助。 顺祝商祺! 奥利弗 Re: PN7642 - Sleep Mode 嘿,爱德华多 PN7642 FW 为 02.06,SDK 版本为 2.15.004。 唤醒计数器值为 1023,持续 2690 毫秒。 没有必要进行低功耗电源卡检测。只需休眠、比较并遍历 AO-RAM 计数器(如果不是>=),然后再次休眠。 再次进入待机状态时,我必须处理(重置)启动规则、中断标志(来自PCRM寄存器)还是内部完成? 进入休眠状态时,BOOT_2 寄存器是否应为 0x00000000? 我知道这个 pdf,但没有更多相关信息。 顺祝商祺! 奥利弗 Re: PN7642 - Sleep Mode 你好@MPEngineering 希望你一切顺利。 您使用的 PN7642 固件和 SDK 版本是什么? 如果你正在评估 PN7642 的低功耗特性,请考虑使用 nfc_examples > nfc_low_power_mode 作为参考。此外,如果你想实现低功耗电源卡检测,PN7642 SDK 还提供 nfcrdlib_ex6_LPCD 项目示例,该示例演示了所有不同的 LPCD 选项。 你能否确认一下你正在使用的时间(或唤醒计数器)值?请考虑最大唤醒时间为 2690 毫秒。 我还建议你参考如何使用 PN76 系列 NFC 控制器的低功耗功能。 Eduardo。 Re: PN7642 - Sleep Mode 您好, 你是在使用我们的 PN7642 开发套件,还是定制板? 我可以看到,您将 GPIO3 和定时器 OR 连接为唤醒源。请确认仅将定时器配置为唤醒源 (E_PN76_PCRM_WAKEUP_SOURCE_TIMER) 是否正常工作? 请尝试使用 PN7642 SDK 中的 nfc_low_power_mode 演示,选择选项 1 -> 进入待机状态,唤醒时使用计数器,然后选择选项 2 -> 2690ms(低功耗待机最大时间间隔),并告诉我是否达到预期效果。 Eduardo。 Re: PN7642 - Sleep Mode 您好, 我知道您已经提交了有关此主题的支持单。为了只保留一个沟通渠道,请在内部票据中继续讨论。 Eduardo。 Re: PN7642 - Sleep Mode 嘿、 1。是的,我可以在我的自定义板上运行 nfc_low_power_mode 演示版并且可以正常运行。 2。我将 PN7642 用作没有主机的独立组网 \\(SA\\) uC。它没有真正的 RTC,所以我必须定期让它进入休眠状态。例如,我想睡眠 5 分钟,最大睡眠时间为 2650 毫秒 -> 重复睡眠周期:113.所以:唤醒,检查 AO-RAM 计数器变量。如果计数器变量小于 113,则向上计数并再次睡眠。 3.当我使用项目中的 API 函数(如 PN76_Sys_PCRM_EnterStandby())时,集成电路从未休眠过最长时间(2,65 秒),而是达到 AO-RAM 计数器,然后按预期运行代码。调用 API 时不会出错。速度太快了 4.是,MAX_SLEEP_TIME 为 1023。 5.我不想使用 LPCD 模式。应该可以单独使用 WUC 和 GPIO3。 除了 API 问题,我还尝试不使用 API 函数。相反,我直接使用 PCRM 条例。现在 uC 休眠一次(2,65 秒),但没有第二次。我想是因为有什么东西阻止它再次进入睡眠状态。 我将 - BOOT1 (0x00000000) - BOOT2 (0x00022000 -> GPIO3 和 WUC)、 - BOOT3(0x00000000)、 - PCRM_INT_ENABLE(0x4060010)、 - PCRM_INT_STATUS (0x00000104) 保存在 EEPROM 中。 我尝试通过PCRM_SYS_STBY1_CTRL_CLR_BOOT_REGS_MASK 和 PCRM_SYS_STBY1_CTRL_CLR_RST_STS_MASK清除 BOOT2,但没有效果。PCRM_INT_STATUS 是一个谜,因为 GPIO2_ZIF 没有启用? 如何删除预防标志? 敬上, Oliver Re: PN7642 - Sleep Mode 您好, 这是一块定制板。 仅使用定时器 (E_PN76_PCRM_WAKEUP_SOURCE_TIMER) 也不起作用。 因此,逻辑上是可行的,但集成电路从未休眠过 2650 毫秒。最后,计数器等于预期的睡眠周期,并打开 LED 指示灯。 我把这个例子刷到自定义板上,它起作用了。 00 > 1 PCRM_SYS_STBY_CFG:0x00000001 00 > 00 > 启动 1 REG:0x00000010 00 > 启动 2 REG:0x00000000 > 启动 3 REG:0x 00000020 00 >---PN7642 IC 配置详情--- 00 > ****************************************************************************************************************************************************************************************** > *****警告*****:PN7642 IC 配置了以下设置。 00 > *****警告*****:IC 设置必须与板设置相匹配。如果出现错配,可能会导致 PN7642 集成电路损坏。 00 > POWER/DCDC 配置: 00 > DC-DC 在卡模式下的使用情况:DC-DC 已通电,未绕过 00 > DC-DC 在读卡器模式下使用:DC-DC 已通电,未绕过 00 > VUP 输入电压:使用自动旁路和可变升压 w.r.t VDDPA 00 > LCD 的直流对直流电使用:禁用 LPCD 时使用 DC-DC 00 > RCD FLD/NFCLD 校准状态:未校准 00 > DPC 相关配置:在主动目标模式下启用 00 > DPC:在主动启动器模式下启用 00 > DPC:在读取器/被动启动器模式下启用 00 > DPC:已启用 00 > Autocoll 配置: 00 > 随机 UID 启用:禁用。 使用存储在 EEPROM 中的 UID 00 > ************************************************************************ 00 > 00 > test_A 变量:0 00 > 00 > 低功耗模式示例:00 > 待机后启动,唤醒计数器到期 00 > Boot 2 REG:0x00000000 00 > Boot 3 REG:0x00000020 00 > test_A 变量:0 00 > 选择模式: 00 > 1-> 使用计数器作为唤醒进入待机状态: 00 > 2-> 使用外部射频作为唤醒:00 > 3-> 进入超低功耗待机模式 计数器即唤醒: 00 > 4-> 进入超低功耗待机状态,外部射频作为唤醒: 00 > 5-> 输入 ULPCD 校准: 00 > 6-> 输入 ULPCD 检测: 00 > 7-> 输入 LPCD 校准:00 > 8- > 输入 LPCD 检测: < 1 00 > 1 00 > 从下方选择唤醒间隔选项: 00 > 0-> 500 毫秒: 00 > 1-> 1000ms: 00 > 2-> 2690ms(低功耗待机最大间隔):00 > 3- 4095ms(超低功耗最大间隔): < 2 00 > 2 PCRM_SYS_STBY_CFG:0x00000001 00 > 00 > Boot 1 REG:0x00000010 00 > Boot 2 REG:0x00000000 > Boot 3 REG:0x00000020 你能确认一下吗,我不必操纵启动规则,PCRM INT Regs 等等? 我认为这是内部完成的(恩智浦FW/FSM),您的示例没有显示任何处理方法。 你有其他想法吗? 顺祝商祺! 奥利弗 Re: PN7642 - Sleep Mode 您好, 据我所知,当使用计数器作为唤醒源时,您可以成功运行 PN7642 SDK 中的 nfc_low_power_mode 演示,待机模式的表现也符合预期,对吗? 此外,您的定制实现旨在在一定时间内定期将 PN7642 置于待机模式(例如,在某段时间内将 PN7642 置于待机模式)。设备进入待机状态 2690 毫秒。"唤醒 -> 待机" 过程在 5 分钟内重复进行),这样做对吗?能否请您描述一下需要这种应用的情况? 当你提到 " IC 永不休眠 2650 毫秒 " 时,这是否意味着有什么东西阻止了设备进入待机状态?还是设备在完成唤醒间隔之前就醒了? 在您的实现中,我看到您计算了 dwWakeUpCntValue = calculate_sleep_time(new_lock_values.public_timer_value)。不过, 您可以设置 max_sleep_time_li = MAX_SLEEP_TIME,并将此变量作为 PN76_Sys_PCRM_EnterStandby(select_wake_up_reason, max_sleep_time_li) 的参数。请确认 MAX_SLEEP_TIME 值是否对 N76_Sys_PCRM_EnterStandby 的参数 dwWakeUpCntValue 有效? 这是待机模式下的 LPCD 模式的一般顺序,可能是一个很好的参考: Eduardo。
記事全体を表示
CAAM issue in Variscite iMX8m mini EVK Hi, I am currently working on the Secure Boot implementation for the Variscite VAR-SOM i.MX8M Mini EVK. I have generated the private and public keys using OpenSSL and successfully signed the FIT image. However, when I stop the boot process in U-Boot and manually load the FIT image, I encounter errors indicating that CAAM (Cryptographic Acceleration and Assurance Module) is not initialized/configured properly. I have attached the relevant error logs below for reference. Could you please review them and suggest possible solutions to resolve this issue at the earliest? Log: u-boot=> ext4ls mmc 1:1 /boot 1024 . 1024 .. 30843306 fitImage.signed u-boot=> ext4load mmc 1:1 ${loadaddr} /boot/fitImage.signed 30843306 bytes read in 1282 ms (22.9 MiB/s) u-boot=> iminfo ${loadaddr} ## Checking Image at 40480000 ... FIT image found FIT description: Signed FIT Image Created: 2026-02-11 10:13:37 UTC Image 0 (kernel) Description: Linux kernel Created: 2026-02-11 10:13:37 UTC Type: Kernel Image Compression: uncompressed Data Start: 0x404800c0 Data Size: 30792192 Bytes = 29.4 MiB Architecture: AArch64 OS: Linux Load Address: 0x40200000 Entry Point: 0x40200000 Hash algo: sha256 Hash value: 6c93585fae1f9fa935271aef6c32e7c908a1127cc1a973c2b9d085092bbaf0fb Image 1 (fdt) Description: Device Tree Blob Created: 2026-02-11 10:13:37 UTC Type: Flat Device Tree Compression: uncompressed Data Start: 0x421ddbb8 Data Size: 49293 Bytes = 48.1 KiB Architecture: AArch64 Hash algo: sha256 Hash value: 7e517bd42c9792e66532d20497e503e4bb490f3ac54f4a4f3edeee6cd8d8c8d9 Default Configuration: 'conf' Configuration 0 (conf) Description: unavailable Kernel: kernel FDT: fdt Sign algo: sha256,rsa2048:dev Sign value: 019c2d9cbeead8b464936f7cd32f8a845e06f3dde00ee376f4ebbdcdcade94a01463af9eb087ab942bb5ca6b022377e43e1890ef56e79d02d7e19ba8b30d411960cd48e1f1b420c8f4a93f3cb0266dc0c5163aea566 Timestamp: 2026-02-11 10:13:37 UTC ## Checking hash(es) for FIT Image at 40480000 ... Hash(es) for Image 0 (kernel): sha256Error: Address arguments are not aligned CAAM was not setup properly or it is faulty error! Bad hash value for 'hash' hash node in 'kernel' image node Bad hash in FIT image! u-boot=> bootm ${loadaddr} ## Loading kernel from FIT Image at 40480000 ... Using 'conf' configuration Verifying Hash Integrity ... OK Trying 'kernel' kernel subimage Description: Linux kernel Created: 2026-02-11 10:13:37 UTC Type: Kernel Image Compression: uncompressed Data Start: 0x404800c0 Data Size: 30792192 Bytes = 29.4 MiB Architecture: AArch64 OS: Linux Load Address: 0x40200000 Entry Point: 0x40200000 Hash algo: sha256 Hash value: 6c93585fae1f9fa935271aef6c32e7c908a1127cc1a973c2b9d085092bbaf0fb Verifying Hash Integrity ... sha256Error: Address arguments are not aligned CAAM was not setup properly or it is faulty error! Bad hash value for 'hash' hash node in 'kernel' image node Bad Data Hash ERROR: can't get kernel image Re: CAAM issue in Variscite iMX8m mini EVK Hello, I don't know which uboot version you are running, but could you check if you have the following enabled in your uboot defconfig CONFIG_ARCH_MISC_INIT=y Best regards/Saludos, Aldo.
記事全体を表示
Activate S32DS 2018 for Arm Hello, S32DS 2018 for Arm is expired,  its activation code is 0D63-4EE6-DD1B-E596 please tell me how to reactivate it, thanks! Re: Activate S32DS 2018 for Arm Hi,  your S32DS license has been extended. 
記事全体を表示
i.mx93 M33 使用远程处理器加载到 动态随机存取存储器(DRAM) 我正试图按照 @AldoG 在这里发布的说明: i.MX93 Cortex-M33 DDR 示例 ,用远程进程运行 DDR 中的代码,但要做一些更改,以便启动代码在 DDR 中。 我遇到了一个问题,当系统从 0x8F000000 启动时,系统会崩溃(我已经验证了 REG_SRC_GLOBAL_GPR9 在启动 M33 时被更新到了这个地址)。我更改了 ATF 和设备树,但不确定还需要更改哪些地方才能让 M33 从 DDR 开始执行。 我看到在i.MX93 M33 代码内存使用情况汇总表中,可以使用 uboot 在 DDR 中启动代码,但我不知道为什么在远程进程中无法运行。 另外,我想知道为什么设备树是 动态随机存取存储器(DRAM): 动态随机存取存储器(DRAM)@20480000 { reg = <0 0x8f000000 0 0x20000>; no-map; }; 而不是 动态随机存取存储器(DRAM): 动态随机存取存储器(DRAM)@8F000000 { reg = <0 0x8f000000 0 0x20000>; no-map; }; Re: i.MX93 M33 load into DRAM with Remote Proc 你好 ,你可能已经注意到两个线程都运行来自 TCM 的代码,然后在某个时候切换到动态随机存取存储器(DRAM),理论上可以从 Uboot 在 DDR 中运行,但现在我们没有可用的示例。 关于我的帖子,那里的设备树节点在 OCRAM 创建了一个部分,我在其中定义了在 DDR 中运行的代码的位置,仅此而已,就是 2048_0000。 另外,请注意,在我使用的链接器文件中,它没有经过优化,无法在 uboot 上使用,因为二进制文件会创建 0 来填补正在使用的 TCM 和 DDR 之间的空白,这就是我使用 RPROC 代替精灵文件的原因。 致以最崇高的敬意/问候, Aldo。
記事全体を表示
RTD Half Duplex SPI Hi @VaneB  As you mentioned before I try to RTD for half duplex SPI. When I send to data with using Lpspi_Ip_SyncTransmitHalfDuplex function how could I get data from slave. Lpspi_Ip_AsyncTransmitHalfDuplex(&SLAVE_EXTERNAL_DEVICE, RxSlaveBuffer, NUMBER_OF_BYTES, LPSPI_IP_HALF_DUPLEX_RECEIVE, NULL_PTR); /* Master transmits data in half-duplex mode by sync method */ Lpspi_Ip_SyncTransmitHalfDuplex(&MASTER_EXTERNAL_DEVICE, TxMasterBuffer, NUMBER_OF_BYTES, LPSPI_IP_HALF_DUPLEX_TRANSMIT, TIMEOUT); after that should I write this function  Lpspi_Ip_AsyncTransmitHalfDuplex(&SLAVE_EXTERNAL_DEVICE, RxSlaveBuffer, NUMBER_OF_BYTES, LPSPI_IP_HALF_DUPLEX_TRANSMIT, NULL_PTR); /* Master transmits data in half-duplex mode by sync method */ Lpspi_Ip_SyncTransmitHalfDuplex(&MASTER_EXTERNAL_DEVICE, TxMasterBuffer, NUMBER_OF_BYTES, LPSPI_IP_HALF_DUPLEX_RECEIVE, TIMEOUT); Re: RTD Half Duplex SPI Hi everybody, can somebody share an example to try tx and rx in half mode using 3-wire with registers? I have the same problem and i can't communicate with a SPI half duplex 3-wire sensor. Regards, DP Re: RTD Half Duplex SPI Hi @danielmartynek  I will keep the discussion on the opened case for not duplicating the thread. I guess you can also see the ticket.  Re: RTD Half Duplex SPI Hi @JosephJ, I see the ticket, a colleague of mine is working on this. As I already mentioned in this thread, there is an option to send one frame of 80bits, instead of 10 8bit frames. That means that you can use the RTD without the continous mode. Or you could send 10 8bit frames and use GPIO as the CS, again with the continuous mode disabled. Regards, Daniel Re: RTD Half Duplex SPI Hi @danielmartynek  I opened a case because community support do not provide us the RTD update that supports the 3wire spi communication at continuous mode. You provided us some details how to the update the SDK to support that feature. But it will be a hard task to accomplish that since sdk is provided by RTD team. Even you think that updating the sdk based on that information will not be an easy task. That's why I opened this case. Can you please get in touch with RTD team once again if they can fix this issue in scheduled plan? https://support.nxp.com/s/case/5002p00002vTPqsAAG/3-wire-spi-driver-with-continuous-mode Re: RTD Half Duplex SPI Hi @maximillion, I don't think the SDK can be easily modified. These are SW limitations, it should work in HW, there are these errata though: ERR011097 ERR011089 https://www.nxp.com/docs/en/errata/S32K148_0N20V.pdf To receive 4 8byte frames in half-duplex continous mode, you need these commands: while(LPSPI1->FSR & LPSPI_FSR_TXCOUNT_MASK){} LPSPI1->TCR = LPSPI_TCR_CPHA_MASK |LPSPI_TCR_TXMSK_MASK |LPSPI_TCR_CONT_MASK |LPSPI_TCR_PRESCALE(2) |LPSPI_TCR_PCS(0) |LPSPI_TCR_FRAMESZ(7); while(LPSPI1->FSR & LPSPI_FSR_TXCOUNT_MASK){} LPSPI1->TCR = LPSPI_TCR_CPHA_MASK |LPSPI_TCR_TXMSK_MASK |LPSPI_TCR_CONT_MASK |LPSPI_TCR_CONTC_MASK |LPSPI_TCR_PRESCALE(2) |LPSPI_TCR_PCS(0) |LPSPI_TCR_FRAMESZ(7); while(LPSPI1->FSR & LPSPI_FSR_TXCOUNT_MASK){} LPSPI1->TCR = LPSPI_TCR_CPHA_MASK |LPSPI_TCR_TXMSK_MASK |LPSPI_TCR_CONT_MASK |LPSPI_TCR_CONTC_MASK |LPSPI_TCR_PRESCALE(2) |LPSPI_TCR_PCS(0) |LPSPI_TCR_FRAMESZ(7); while(LPSPI1->FSR & LPSPI_FSR_TXCOUNT_MASK){} LPSPI1->TCR = LPSPI_TCR_CPHA_MASK |LPSPI_TCR_TXMSK_MASK |LPSPI_TCR_CONT_MASK |LPSPI_TCR_CONTC_MASK |LPSPI_TCR_PRESCALE(2) |LPSPI_TCR_PCS(0) |LPSPI_TCR_FRAMESZ(7); /* terminate the transfer */ while(LPSPI1->FSR & LPSPI_FSR_TXCOUNT_MASK){} LPSPI1->TCR = LPSPI_TCR_CPHA_MASK |LPSPI_TCR_PRESCALE(2) |LPSPI_TCR_PCS(0) |LPSPI_TCR_FRAMESZ(7); And you have to read the RX data in the meantime. To transmit data, change TXMSK for RXMASK. Regards, Daniel Re: RTD Half Duplex SPI @danielmartynek Also, is the limitation you are talking about hardware or software? Re: RTD Half Duplex SPI Hi @danielmartynek  "Functions implemented in SDK for LPSPI (RTM 3.0.0 S32 Design Studio 2.2) do not have "native support" for 3-wire. So can we implement 3-wire SPI in continuous mode by making necessary changes at the driver level for RTM3.0.0? Re: RTD Half Duplex SPI Hi @maximillion, Unfortunately, I have been informed that there is not going to be any patch. It will be just listed as a limitation in the User Manual. I'm not sure what the reasons are. Regards, Daniel Re: RTD Half Duplex SPI Hi @danielmartynek, Can't we use TXMSK CONT function in LPSPI driver? I need this in my project won't a new update or patch come out? Re: RTD Half Duplex SPI Hi @maximillion, The RTD team has found some limitations that do not allow the TXMSK CONT function in the LPSPI driver. They will update the UM with a note mentioning that. Regards, Daniel Re: RTD Half Duplex SPI Hi @maximillion, Yes, it looks like it is a bug in RTD. Have you consider using one 80bit frame instead? BR, Daniel Re: RTD Half Duplex SPI How should I handle this issue? Is this issue related to RTD driver isn't it? Re: RTD Half Duplex SPI Hi @maximillion, I don't see any issue with the 3wire mode, but with the Continues mode. I have created the attached simple test project (Master only). 1. CONT = 0 2. CONT = 1 The issue is clearly in the Continuous mode. Regards, Daniel Re: RTD Half Duplex SPI Hi Actually, this project is valid and I worked on this project. I'm not sure why you couldn't test the project. Anyway, I'm in trouble with the 3-wire SPI. I'm waiting for your answer. Re: RTD Half Duplex SPI Hello @maximillion, I'm sorry for the delay, I couldn't get to the testing. You example had a few issues, like both modules have to have one pin selected for both MOSI/MISO and the pin must be set as Input/Output. Anyway, I think there is a bug in the RTD driver. It has been reported to the RTD development team. Once I have sone new information, I will update the thread. Best regards, Daniel Re: RTD Half Duplex SPI Hello @danielmartynek  In the project I uploaded, LPSPI1 was used as master and LPSPI0 as slave. In my project, S32K148 will be master and it will communicate with TFT display, so you can think of LPSPI0 module as TFT display. I need to configure the display with 3 wire spi. Below I have attached a photo of the SPI communication specified in the datashette. Also I attached my logic analyzer screnshoot. Could you please tell me how to read data from slave correctly from master?     Re: RTD Half Duplex SPI I only have 3 Wire Clock, Chip Select, Data. Your project is not 3-wire. I've written so much that your community always suggests another answer. I have attached the project. I only have to use 3 wires. I need to send and receive at MOSI pin. In the example project, I sent and received data between two SPI modules, but in my own project I cannot read data from the slave because the master does not keep the chip select pin continuous while receiving data. Why chip select did not keep continuos? Below picture master send data (LPSPI0) and slave receive data (LPSPI1) after that receive send data and master receive. Why doesn't the pcs pin keep the pin continuous while the master is receiving data? Please review the project.   Re: RTD Half Duplex SPI Hi @maximillion, A simple test project is in this thread: https://community.nxp.com/t5/S32K/S32K314-SPI-flash-implementation/m-p/1617504#M21457 It sends one 8bit frame to the Slave device and reads 3 frames from the Slave device. Regards, Daniel Re: RTD Half Duplex SPI Actually my question is, how can I read the register from the slave. I am sending data as master and how can I receive data from slave. What function should I use to get the data as master from slave
記事全体を表示
Arm用S32DS 2018をアクティベートする こんにちは、 Arm用のS32DS 2018は期限切れです。アクティベーションコードは0D63-4EE6-DD1B-E596です。 再アクティブ化する方法を教えてください。ありがとうございます! Re: Activate S32DS 2018 for Arm こんにちは、 S32DS ライセンスが延長されました。
記事全体を表示
低電力モード imx8mn、M7 が RUN モード、A53 がディープスリープ可能 こんにちは、 低電力モードに関する AN13400 アプリケーション ノートを確認しましたが、以下の実装にまだ問題があります。 私は imx8mn nano ddr3l ボードを持っています。現在の目標は、ddr3 と m7 コアをオンのままにして、a53 をスリープ モードにすることです。これは可能ですか、カーネルまたは ATF にパッチを適用する必要がありますか。正しい方向を指し示してもらいたい よろしくお願いします。 i.MX 8M | i.MX 8M ミニ | i.MX 8M ナノ Re: Low power mode imx8mn, M7 in RUN mode while A53 in deep sleep possible いくつかのテストを行った後、TCM から m7 を実行する場合にのみ、a53 のディープ スリープ モードに入り、m7 を実行できるようになりました。ただし、m7 を XIP から実行する必要はなく、echo mem > /sys/power/state を実行しようとすると、a53 dsm に入ることができません。 何か解決策はありますか。 Re: Low power mode imx8mn, M7 in RUN mode while A53 in deep sleep possible こんにちは@adevnani 、 NXP サポートにお問い合わせいただきありがとうございます。 あなたが達成しようとしていることは可能であるはずです。ただし、現時点では i.MX8MN に適切なパッチは提供されていません。 アプリケーションノートAN12195は i.MX8MQ 用に書かれていますが、一般的なアプローチと概念は同様であり、実装のガイドとして使用できます。 i.MX8MQ のパッチはここからダウンロードできます。 必要な変更はATFで行う必要があることに注意してください。 この段階では、必要な電源ドメインが有効なままであることを確認するために、リファレンス マニュアルを用意しておくことを強くお勧めします。 よろしくお願いします、 チャビラ
記事全体を表示
How to Confirm Successful Key Write for S32K142 Hi, during the production process, I need to partition and write the key in RAM via CSEC module first, and then burn the program in Flash, how should I confirm that the key is written successfully? Can it be confirmed by reading a certain register? Re: S32K142如何确认写入密钥成功 Hi @minsky, Crypto KEYs location is unaddressable, and there's no such status bit. You can try to perform some operation (like encryption, decryption, CMAC generation…). If a key slot is empty, you will get ERC_KEY_EMPTY error. For production, recommended path was described by my colleague in this other thread: S32K14xx security boot production programming solution - NXP Community. Best regards, Julián
記事全体を表示