OTP mirror register map Subject: Request for PF5020 OTP Mirror Register Map Documentation Hi, We are currently working on communication between the PF5020 PMIC and an NXP controller. During our review of the PF5020 datasheet, we could not find detailed information regarding the OTP mirror register map, including register addresses and pin-level descriptions related to OTP configuration. The output voltages we need are 1.1v,1.8v and3.3v Could you please advise if this information is available in a separate document? This is essential for us to correctly interpret and configure the OTP-related settings in our system. We would appreciate your guidance or any relevant documentation you can share. Thank you in advance! Shivani  Re: OTP mirror register map Hi, Section 16.1 of the PF5020 datasheet provides a complete OTP mirror register map, including: - Register addresses  - Configuration fields such as:    OTP_VSWx for buck output voltages    OTP_VLDOx for LDO output voltages    OTP_SWx_SEQ for power-up sequencing    OTP_SWx_PDGRP for power-down grouping    OTP_SWxILIM for current limit settings    OTP_SWxUV_TH and OTP_SWxOV_TH for UV/OV thresholds The VDDOTP pin determines whether the device loads configuration from: - OTP fuses (when VDDOTP = GND) - Hardwired defaults (when VDDOTP = V1P5D) The TBBEN pin enables Try-Before-Buy (TBB) mode, allowing temporary configuration and testing of OTP settings before committing to fuse programming. Keep in mind that OTP programming is not allowed in production by the customer. Only NXP or authorized partners (lower volume) should perform this. During development you can use the KITPF502xSKTEVM. To configure the PF5020 for 1.1V, 1.8V and 3.3V, you would: - Set OTP_VSWx or OTP_VSWND1 to the appropriate values for 1.1V and 1.8V - Set OTP_VLDO1 or OTP_VSWND1 to 3.3V, depending on current requirements These values are programmable in the OTP mirror registers and can be tested in TBB mode before committing. BRs, Tomas

PBRIDGE accessed by two resources at the same time Please, in MPC5777C what happens if SPI is sending data through the PBRIDGE at the same time another resource is sending data as well, for example the temperature sensor. What data will be processed first? How bridge chooses the data to be processed first? Re: PBRIDGE accessed by two resources at the same time Yes, this is managed by XBAR (if it is the same PBRIDGE as some devices has two or more). Re: PBRIDGE accessed by two resources at the same time If two cores try to simultaneously access resources connected in PBRIDGE, will these accesses be arbitrated by XBAR or there is another arbitration mechanism in bridge? Re: PBRIDGE accessed by two resources at the same time SPI does not initiate any data transfer over PBRIDGE as it is XBAR slave port. XBAR master initiates (core, eDMA, ..) data transfers (but it can be according interrupt or trigger signal from XBAR slave). However transfers over XBAR are processed according XBAR priority.

MIPI-CSI-2 とベイヤーパターンカメラ (RAW10) を使用した i.MX93 こんにちは、 カスタムの i.MX93 ベースのボードを持っています。提供されている CSI-2 インターフェースを使用して、ベイヤーパターン カメラ (IMX327) で RAW10 データを転送したいと考えています。 デバイスツリーの設定とプレスリリース、製品ニュース-ctlの設定はSO far正しいのですが、パイプラインを開始するとdwc-mipi-csi2からIRQストームが発生し、「 IPIインターフェース致命的イベント情報」カウンタが増加します。INT_ST_IPI_FATALレジスタの値は0x2aで、IPI FIFOオーバーフローを示しています。IPIがIRQを1つも持っていないため、ISIにデータをプッシュしていないのではないかと考えています。 https://community.nxp.com/t5/i-MX-Processors/About-settings-to-operate-ov5640camera-on-i-MX93EVK/mp/1716885/highlight/true#M212016を参照何らかの特別な設定があるようです。これらの値をRAW10に適合させようとしましたが、CAMERA_MUX[DATA_TYPE]の値0x31（ユーザー定義16）について疑問がありました。CSI-2 データ型 RAW10 の場合、これが 0x2b ではなくユーザー定義であるのはなぜですか? IPI エラーの原因は何でしょうか?この問題をさらにデバッグするにはどうすればよいでしょうか? 感謝と敬意を表します。 アレクサンダー Re: i.MX93 using MIPI-CSI-2 with a Bayer Pattern camera (RAW10) アップデートはありますか？Omnivision 9732でも同じ問題が発生しています Re: i.MX93 using MIPI-CSI-2 with a Bayer Pattern camera (RAW10) こんにちは@brian14さん、 i.MX93 と RAW10/12 Bayer データを出力するカメラ センサでも同じ問題が発生しています。 何かアイデアや提案はありますか? よろしくお願いします。 Re: i.MX93 using MIPI-CSI-2 with a Bayer Pattern camera (RAW10) こんにちは、 連絡あった？もう1ヶ月が経ちました。 ありがとう、アレクサンダー Re: i.MX93 using MIPI-CSI-2 with a Bayer Pattern camera (RAW10) こんにちは、 このトピックに関して何かニュースはありますか? ありがとう、そしてよろしく。 アレクサンダー Re: i.MX93 using MIPI-CSI-2 with a Bayer Pattern camera (RAW10) こんにちは@steinaさん、 NXP サポートにお問い合わせいただきありがとうございます。 このCASEについては社内チームで検討し、できるだけ早くお問い合わせいたします。 すてきな一日を！

S32K144: Integration of FlexCAN inside lin_master_s32k144 (S32DS.ARM2.2) Good morning: Currently using the S32K144EVB board to prepare a system demo, where we must manage 1 classical CAN-HS network (500k) and 3 LINs. (19200, multiple slaves in each LIN)  k144EVB board will behave as LIN master for the 3 LINs, that's why as starting point I've selected the LIN_master_S32K144 example. LINStACK is working fine and now I've started to check the integration of the CAN communication into the project. Reviewing S32K144 documentation and examples, i see that the K144 has 2 different ways to manage the CAN communication... either via FIFO or either via MBs... Unclear the benefits of one over the other...  for a system where i must receive 4-5 CAN messages, process some of the content data and transmit periodically 1 or 2 CAN messages: 1) which configuration is easier/better to use, considering that my LIN master will operate at full capacity?FIFO or MB? 2) do we expect any registers/clock/interrupts conflicts between NXP linstack and the FlexCAN integration? 3) is there any example available already with such an integration (LIN-MASTER + CAN-HS)? Re: S32K144: Integration of FlexCAN inside lin_master_s32k144 (S32DS.ARM2.2) Hi@rricart There's no relationship between LIN and CAN; they are two independent peripheral modules. For the S32K1 FlexCAN, the CAN FIFO does not support CAN FD, so you need to consider whether need to support CAN FD or not. If your project doesn't require CAN FD feature, either the MB or the FIFO will fine. You can refer to the demo provided in this link, which categorizes the different ways to use FlexCan and provides a simple test demo. https://community.nxp.com/t5/S32K-Knowledge-Base/S32K1xx-FlexCAN-Mask-Setting-Demo/ta-p/1519753

LPC1115 Rev A 驱动程序与 Windows11 的通信问题 需要在 PC 上安装 massDfu64.sys 驱动程序才能进行通信。但是，由于 Windows 11 的内存完整性问题，该驱动程序无法安装。请问，在不关闭内存完整性功能的情况下，我该如何解决这个问题？ 谢谢 Re: LPC1115 Rev A Driver communication issue with Windows11 您好， 当 LPC1115 与电脑连接时，它通常会尝试安装驱动程序，但却不起作用。此外，我也没有 LinkServer.exe。 此致， 卡斯滕 Re: LPC1115 Rev A Driver communication issue with Windows11 你好，@CKGrech、 您可以通过以下链接找到链接服务器安装可执行文件：适用于微控制器的LinkServer | 恩智浦半导体 请下载并以管理员权限打开。 如果安装后仍有问题，请告诉我。 Re: LPC1115 Rev A Driver communication issue with Windows11 您好， 我安装了 Link Server，当我打开它时它启动了 LinkFlash，当我按下探测时它会告诉我 " 未连接任何设备 "。 此致， 卡斯滕 Re: LPC1115 Rev A Driver communication issue with Windows11 你好，@CKGrech、 您在 MCUXpresso IDE 上看到相同的行为吗？或者，你最初使用的是什么集成开发环境？

Traffic bifurcation using VSP on LS1046ARDB 1. FMan VSP Hardware Overview 2. The usage of Virtual Storage Profiles 3. FMan VSP Driver 4. Traffic bifurcation using VSP on LS1046ARDB

Linux Embedded Challengeプロジェクト - 2014 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 1.歩行者用スポットライト機能付きアダプティブダイナミックヘッドライト-eVisionによる チームメンバー: バラバン・ヴァレリウ - マスター、アドバンスト・マイクロエレクトロニクス、エレクトロニクス、UPB Voicu Tudor Alexandru - 学士、応用電子工学、電子工学、UPB Stanescu Sebastian - 学士、テレコムネットワーキングおよびソフトウェア、UPB 簡単な説明: 夜間の事故と夜間の事故の間の死亡率が高いため、技術開発のために多くの研究が行われています。 夜間にドライバーの視界を広げ、これが避けられなかった場合の事故による損傷を減らすため。ザ アダプティブヘッドライト機能は、暗い場所、特に曲がり角でさらに見るのに役立ちます:コーナリングライト ヘッドライトを進行方向に回転させ、CPUによって計算された回転角度で、できるだけ多くの道路を照らします 可能な限りの面積 興味深い解決策は、潜在的な危険を具体的に照らすLEDビームであるスポットライト照明機能です。 近赤外線カメラが道端の鹿や道路上の歩行者を検出した場合、それらを短時間照らすことができます メインビームで覆われた通常の領域を超えて、スポットライトによってドライバーに危険の可能性に注意を向けます。 プレゼンテーション： eVisionPresentation.pdfご相談ください。 ドキュメンテーション： eVisionDoc.pdfご相談ください。 コードソース https://github.com/izzi/app-evision https://github.com/izzi/meta-evision 2. DriverVehicleインタラクションのための音声コマンドインターフェース - by She# チームメンバー: ユリア・ネアゴエ - コンピュータサイエンスと軍事情報システム、軍事技術アカデミー Mihaela-Anca Sorostinean - コンピュータサイエンスと軍事情報システム、軍事技術アカデミー 簡単な説明:     自動車および通信領域における継続的な技術進歩の文脈では、ドライバー 責任は、単に車を制御することから、によって提供される多数のガジェットとの相互作用に変わりました。 生産者。このプロジェクトの目的は、ドライバーが制御する可能性を提供するインターフェイスを設計することです ドライバーが彼の注意を集中することを可能にするために、音声コマンドによる車の非重要な機能の一部 道路上では、車との快適なコミュニケーション手段も備えています。     私たちは、ラジオ、窓、気候、電話などのいくつかの基本的な機能の音声認識システムを開発しました それをワンドボードに実装しました。また、認識されたグラフィカルインターフェイスをユーザーに提供します 彼の車両との相互作用を強化するためのコマンド。 プレゼンテーション： ShePresentation.pdfご相談ください。 ドキュメンテーション： SheDoc.pdfご相談ください。 コードソース She#_Project_Source.zipをご覧ください 。 3. 運転制御ソフトウェア - by FreeSoftwares チームメンバー: Petrosanu Adrian-Sabin - コンピュータサイエンス、UPB Birsan Nicoleta Cosmina - コンピュータサイエンス、UPB Radoi Ioana Gabriela - コンピュータサイエンス、UPB 簡単な説明: 「ドライビングコントロールソフトウェア」は、オートマチックギアボックスを制御するためのソフトウェアです。このプロジェクトは、動作のシミュレーションで構成されています ワンドボードのオートマチックギアボックスの。オートマチックギアボックスは、自動車のトランスミッションの一種です。 車両の動きに合わせてギア比を自動的に変更します。 プレゼンテーション： FreeSoftwaresPresentation.pdfご相談ください。 ドキュメンテーション： FreeSoftwaresDoc.pdfご相談ください。 コードソース Freesoftwares_Project_Source.zipをご覧ください 。 4. 自動駐車場 - ATM利用 チームメンバー: Mihai Coca - コンピュータサイエンスと軍事情報システム、軍事技術アカデミー グルジアのアンドレイ - コンピュータサイエンスと軍事情報システム、軍事技術アカデミー Hiji Iulian - コンピュータサイエンスと軍事情報システム、軍事技術アカデミー Shortの説明: 多くの企業が、 その分野での作業を 特定の使用例:駐車場。この目的 プロジェクトは、ドロップオフできるコンセプトカーを設計することです その所有者によって縁石で 、スポットパークに入るために独自のデバイスに残されました。このプロセスを逆にすることさえできます 所有者が行く準備ができているとき、車はスポット公園を離れて、そのを満たすために自分自身で 縁石に再びキーホルダー。 ドキュメンテーション： ATMにご相談くださいDoc.pdf コードソース ATM_Project_Source.zipをご覧ください 。 5.衝突検出-Beer2.0による チームメンバー: Nitu Adrian - コンピュータサイエンス、UPB 簡単な説明: 私たちのプロジェクトの目的は、車に前方の道路の感覚を提供し、予防策を講じることができるようにすることです 衝突;このようにして、道路での事故を減らしたいと考えています。さまざまなハードウェアから信号と情報を収集します ドライバーに警告するか、ドライバーを保護するために重要な操作を行うために車を即座に制御します 生命を脅かす出来事から。 フリースケールのカップカーには、ワンドボードと2台のUSBカメラが装備され、環境を追跡できます。初期処理後 オブジェクトトラッキングは、リモートコントロールによるヒューマンインタラクションを組み込みます。このプロジェクトでは、単純な警告システムを信じています および/またはブレーキングは、概念の証明として十分です。 プレゼンテーション： ご相談くださいBeer20Presentation.pdf ドキュメンテーション： ご相談くださいBeer20Doc.pdf コードソース https://bitbucket.org/adriannitu92/freechallenge 6.サブバンド正規化filtered-X LMSアルゴリズムを使用したフィードフォワード適応型ノイズキャンセリング - Brainiacsによる チームメンバー: Cristian Monea - 電気通信および情報技術、エレクトロニクス、UPB Madalin Zaharia - 電気通信および情報技術、エレクトロニクス、UPB 簡単な説明 このプロジェクトでは、サブバンド正規化フィルタリングX LMS(NFXLMS)に基づくフィードフォワード適応型ノイズキャンセレーション(ANC)アルゴリズムを提案します。 適応アルゴリズムの使用には、固定FIRやIIRフィルターなどの単純なフィルタリングアルゴリズムよりも利点があります。また、ノイズは 車の環境は、スペクトル分布、平均、分散など、その特性の一部を保持するため、静止していると見なすことができます。 車の騒音キャンセリングアプリケーションで適応フィルターを使用できるようにします。 フィードフォワードシステムは、フィードバックシステムよりも効率的である必要があります。この場合、コヒーレントなリファレンスノイズ入力がその前に検出されます キャンセルスピーカーを通過して伝播します。 したがって、アルゴリズムは2つのセンサー(マイク)をシミュレートします:キャンセルされる一次ノイズを測定する基準センサー。 とエラーセンサー。 プレゼンテーション： ご相談くださいBrainiacsPresentation.pdf ドキュメンテーション： ご相談くださいBrainiacsDoc.pdf Linux Embedded Challenge 2014 (英語)

低功耗模式，带 USB 唤醒 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> Kinetis系列具有丰富的低功耗模式。客户可能会感到困惑，不知道如何从低功耗模式唤醒。 1) 在 VLPR、VLPW 中：NVIC 仍然对中断敏感，因此任何中断都会得到服务。 2）在停止、VLPS 状态下：设备只能通过USB唤醒中断唤醒。 3) 在LLS、VLLSx中：设备将无法从任何 USB 源 唤醒 。 4) LLWU 用于 唤醒 ，因此客户可以从任何可用的 LLWU 唤醒 源 唤醒 。 至于 USB模块，对于USB恢复事件有两种不同的中断。一个异步可以从低功耗模式 唤醒 ，由 USB 线路状态 的 变化触发。另一个是同步的，仅在检测到 K 状态（D+ = 0、D- = 1，表示全速）后 2.5 微秒触发。应用程序负责在需要时转换到低功耗模式，为此，它必须检查USB堆栈报告的设备状态。当在总线中检测到挂起条件时，将触发 SLEEP 中断并且堆栈将其状态更改为挂起；然后应用程序将转换到低功耗模式。当发生此 SLEEP 中断时，异步唤醒中断被启用，并在触发时被禁用（这是模块清除中断所必需的）。在正常情况下，同步恢复中断或复位中断将会随后被触发，导致堆栈状态转换为非挂起状态。然后应用程序就可以知道通信再次处于活动状态，并避免再次进入低功耗模式。

实践研讨会：使用全新 LPC54114 节能 MCU 为 Always-On 市场设计嵌入式解决方案 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 本次会议将以 LPC54000 低功耗系列的最新版本 LPC54114 MCU 为特色，演示如何在始终在线的应用中利用双核架构。通过本次实践课程优化产品设计以延长电池寿命并快速将其推向市场。主题涵盖系统架构、软件设计和调试、功率优化、声音检测和语音触发。 <meta http-equiv="Content-Type" content="text/html; charset=utf-8" /> 本次会议将以 LPC54000 低功耗系列的最新版本 LPC54114 MCU 为特色，演示如何在始终在线的应用中利用双核架构。通过本次实践课程优化产品设计以延长电池寿命并快速将其推向市场。主题涵盖系统架构、软件设计和调试、功率优化、声音检测和语音触发。

【緊急】S32N55 セキュアデバッグCR - LCからOEM_CLOSEDへの移行後にデバイスのロック解除が失敗 こんにちは、 T32デモフォルダにある以下のスクリプトを使用して、S32N55のセキュアデバッグ用のチャレンジレスポンス値を生成しようとしています。 C:\T32_S32N55\demo\arm\hardware\s32n55\s32n55-evb\s32n55-evb-fss\s32n55-evb_sieve_sram_challenge_response_smartcard.cmm &UID0=FORMAT.HEX(16.,CHIP.SecureChallenge(0)) &UID1=FORMAT.HEX(16.,CHIP.SecureChallenge(1)) &CHAL0=FORMAT.HEX(8.,CHIP.SecureChallenge(2)&0xFFFFFFFF) 現在の状況: ADKP注射：正常に完了しました HSE_LC_OEM_CLOSEDへのライフサイクル移行：完了 しかし、デバイスのロック解除失敗は依然として発生します。 質問: S32N55 上で 256 ビットのチャレンジ/レスポンス (C/R) セキュア デバッグを行うには、ADKP の注入と LC の OEM_CLOSED への遷移以外に、追加の前提条件はありますか？ S32K3では、チャレンジ値は以下に示すようにSDAPレジスタを介して直接取得できます。S32N55にも同様のレジスタベースのアプローチはありますか？ &SDAP_BASE_ADDRESS=0x40000700 &SDAP_AUTHSTTS = &SDAP_BASE_ADDRESS &SDAP_AUTHCTL = &SDAP_BASE_ADDRESS+0x4 &SDAP_KEYCHAL_0 = &SDAP_BASE_ADDRESS+0x10 &SDAP_KEYCHAL_1 = &SDAP_BASE_ADDRESS+0x14 &SDAP_KEYCHAL_2 = &SDAP_BASE_ADDRESS+0x18 &SDAP_KEYCHAL_3 = &SDAP_BASE_ADDRESS+0x1C &SDAP_KEYCHAL_4 = &SDAP_BASE_ADDRESS+0x20 &SDAP_KEYCHAL_5 = &SDAP_BASE_ADDRESS+0x24 &SDAP_KEYCHAL_6 = &SDAP_BASE_ADDRESS+0x28 &SDAP_KEYCHAL_7 = &SDAP_BASE_ADDRESS+0x2C CHIP.SecureChallenge(2)はS32N55 256ビットチャレンジの正しいコマンドですか、それとも別のT32コマンドが必要ですか？ プロジェクトの締め切りは6月19日ですので、迅速なご回答をいただけると大変助かります。 何かご助言いただければ大変ありがたいです。 Re: [URGENT] S32N55 Secure Debug CR - Device Unlock Fail after LC transition to OEM_CLOSED こんにちは、 @EddiePark さらに、デバッグポートのロックを解除するスクリプトを使用する前に、ADKPをVolcanoデータベースに登録する必要があることに注意してください。 詳細については、C:\T32\demo\tools\nxp\sdaf\user_guide.pdf を参照してください。 BR チェイン Re: [URGENT] S32N55 Secure Debug CR - Device Unlock Fail after LC transition to OEM_CLOSED こんにちは、 @EddiePark 投稿ありがとうございます。 1.ご状況は承知いたしました。ご質問内容を確認するため、担当チームに問い合わせました。回答には少々お時間をいただく場合がございますが、できる限りお手伝いさせていただきます。 貴社のテスト環境は、現在も以下の構成に基づいているのでしょうか？ - プラットフォーム: S32N55 EVB - HSE FW バージョン: HSE_FW_S32N5_1_0_24_0 - GrayVIP バージョン: SW32N5_GRAYVIP_1_0_22_0 2. S32K3はHSE1を使用し、S32N55はHSE2を使用するため、プロセスは翻訳できない可能性があります。S32K3のチャレンジレスポンスの動作の詳細についてはわかりませんが、私の知る限り、HSE2はアーキテクチャが大きく異なります。 3. 以前の投稿でもお伝えしたように、S32N55はまだ試作段階にあるため、弊社のルールに従ってコミュニティ投稿へのサポートが限られることを申し訳なく思います。 4. お客様のご事情が緊急であることは承知しております。可能であれば、販売代理店またはNXPの担当者にご連絡いただき、試作シリコンに関するご質問について直接サポートを受ける方が効率的です。 BR チェイン

S32K3 上的 LDREX/STREX/CLREX——似乎在 SRAM 中也能正常工作？ 我之前问过一个问题——https://community.nxp.com/t5/S32K/Understanding-Atomics-i-e-STREX-LDREX-on-S32K3/m-p/2356118 ——而回答似乎暗示，即使我仅在单核上使用 LDREX/STREX/CLREX，也无法依赖其行为来防止中断服务程序（ISRs）或中断请求（IRQs）与主线程发生冲突，尤其是当被检查的内存位于 SRAM 中时。 不过经过一些测试，结果似乎与我的预期一致——能否请设计团队确认，LDREX/STREX/CLREX 并不负责解决来自单个内核的访问冲突？我知道这无法阻止DMA与Cortex-M7内核之间的独占访问，但内核自身之间的访问又如何呢？ Re: LDREX/STREX/CLREX on S32K3 - seems to work in SRAM? 你好 @kscz， 我也进行了测试，根据测试结果，我重新开启了这项讨论。 一旦有最新消息，我会尽快回复您。 此致， 丹尼尔 Re: LDREX/STREX/CLREX on S32K3 - seems to work in SRAM? 你好@kscz ， 我已经确认，SRAM 中的行为与 TCM 中的行为相同。我已经据此更新了之前的回答。谢谢你指出这一点。 BR，丹尼尔

i.MX 8M Plus（Scarthgap）上的 HDMI EDID 4 块读取失败 您好， 我正在 Yocto Scarthgap 电路板支持包 上使用 i.MX 8M Plus，在尝试读取 4 个 HDMI EDID 块（块 0 到 3）时遇到了问题。 [环境] SoC:i.MX 8M Plus 电路板支持包/操作系统：Yocto Project Scarthgap（内核版本：lf-6.6.52） [问题描述]尝试读取所有 4 个 EDID 块时，系统无法从块 2 开始读取（段 1）。区块 0 和区块 1（0 段）读取成功，但读取操作随即失败。 [根本原因/分析]经过调试，我发现问题与段切换命令后使用的 DDC 地址有关： 要读取区块 2 和 3，必须正确执行区段切换命令。 切换网段后，驱动程序应使用标准 DDC 地址0xA0/0xA1（I2C 地址 0x50）读取实际 EDID 数据。 但是，驱动程序错误地尝试使用地址0x60/0x61（即段指针地址）读取数据，导致读取错误。 看来驱动程序错误地在随后的数据读取序列中重复使用了分段指针地址。 [问题] 这是 i.MX 8M Plus Scarthgap BSP 上的 HDMI/DDC 驱动程序中的已知问题吗？ 是否有任何现有的修补程序或变通方法来修复这种地址不匹配问题？ 如能提供需要修改的相关驱动程序代码的指导或指点，将不胜感激。 先行致谢。 Re: HDMI EDID 4-block read failure on i.MX 8M Plus (Scarthgap) 这是一个已知的问题吗？ 实际上是的。恩智浦社区上至少有一份先前的 i.MX8MP 报告指出，i.MX8MP 无法正确读取块 1 / 段 0 以外的 E-EDID，该报告特别指出用户应访问 drivers/gpu/drm/bridge/synopsys/dw-hdmi.c 进行调查。 是否有现成的变通办法？ 是的。据报道，一种解决方法是绕过 HDMI 内部 DDC 引擎，通过在设备树中设置 ddc-i2c-bus 来使用普通的 SoC I2C 控制器进行 DDC。恩智浦社区线程报告称，将 HDMI DDC 引脚重新复用到 I2C5 并使用 ddc-i2c-bus = <&i2c5>; 解决了 i.MX8MP 上的多块 E-EDID 读取问题。 是否已经有公共补丁？ 我在搜索结果中没有找到上游或 NXP 发布的公开补丁来专门修复你的 BSP 行的 dw-hdmi 中的这个 0x30 / 0x50 从属地址处理问题。公开可见的 dw-hdmi.c 代码仍然显示可以触发这种行为的 “从属地址取自第一条 I2C 消息” 逻辑。   如果你的主板布线允许，风险最低且已经报告的解决方法是将 HDMI DDC 从内部 dw-hdmi I2C 引擎移出常规 SoC I2C 控制器上。在 i.MX8MP 上，报告了一种解决方案 &i2c5 { 时钟频率 =<100000> ； pinctrl-names ="默认" ； pinctrl-0 =<& pinctrl_i2c5> ； status ="okay" ； };   &hdmi { ddc-i2c-bus = < & i2c5 >; status ="okay" ； }; HDMI DDC 引脚与 I2C5_SCL / I2C5_SDA 复用。恩智浦社区线程中的用户报告说，这一变更解决了 i.MX8MP 上的多块 E-EDID 读取问题。

在基于 NXP 的 SoM（Layerscape SoC）上调用 DDR 在我公司的几个月内，我们将准备好推出新的SoM（建立在恩智浦 LS1028 SoC 之上）。因此，我想向您--更有经验的开发人员--请教一些知识，您是如何进行 DDR 更新的？使用什么工具？如何进行 DDR 初始化？您要执行哪些步骤？关于 DDR 有哪些常见误区？我应该注意什么？ Re: DDR bring-up on NXP based SoM (Layerscape SoC) 关于 DDR 验证，请遵循《QCVS_DDR_用户指南》。 成功完成 QCVS 验证后，点击"Generate processor expert code" 的图标，在 \ \Generated_Code\ddr_init1.c,then将优化的计时参数集成到 ATF ddr_init.c 中。   QCVS DDR 是 codewarrior Developer Suite Level 的一个工具。 您还可以从以下链接下载 codewarrior Developer Suite Level Evaluation Edition。 https://www.nxp.com/design/software/development-software/codewarrior-development-tools/codewarrior-network-applications/codewarrior-development-suites-for-networked-applications:CW-DS-NETAPPS 评估版可免费使用，但有时间限制。   调试工具用于连接 LS1028A 客户板和 codewarrior 开发者套件级别，请在以下链接中找到该工具： https://www.nxp.com/design/design-center/development-boards-and-designs/CW_TAP CodeWarrior TAP 高性能探针基础单元，支持以太网和 USB（单独订购提示）。 cwh-ctp-base-he CWH-CTP-CTX10-YE Layerscape 处理器（Coretex 10 引脚）   DDR 布局应遵循 AN5097 AN5097，DDR4 同步动态随机存取存储器(SDRAM) 内存接口的硬件和布局设计注意事项

Is Fatal Blackout Worth Trying in 2026 My Honest Fatal Blackout Review After Researching It Fatal Blackout is gaining major attention in 2026 as more families search for practical ways to prepare for power outages, grid failures, and emergency situations without relying on extreme survival tactics. Created by combat veteran Teddy Daniels, the program focuses on realistic blackout preparedness strategies using simple step-by-step guidance designed for everyday households. Check the official Fatal Blackout guide and latest details here: What makes Fatal Blackout stand out is its beginner-friendly approach. Rather than promoting expensive bunkers or extreme “doomsday prepper” tactics, the guide focuses on affordable preparedness methods like backup power planning, water storage, food security, EMP protection, and home readiness. Many people appreciate that the information is broken down into simple actions that can realistically be implemented over time. See how Fatal Blackout works and what’s included in the system: In 2026, concerns around grid instability, cyber attacks, inflation, and supply chain disruptions have pushed preparedness into the mainstream. Fatal Blackout taps into this growing interest by offering a structured survival roadmap for people who want to feel more prepared without completely changing their lifestyle. So, is Fatal Blackout worth trying? For people looking for a practical preparedness blueprint with a realistic focus, the program may provide useful insights and organization. However, like any survival system, its value depends entirely on whether users actually apply the strategies consistently in real life.   Re: Is Fatal Blackout Worth Trying in 2026 My Honest Fatal Blackout Review After Researching It Fatal Blackout has been attracting considerable attention in 2026 as more households look for realistic ways to prepare for emergencies such as power outages, grid disruptions, and unexpected crisis situations without adopting extreme survivalist methods. Created by combat veteran Teddy Daniels, the program is built around practical blackout preparedness strategies presented in a clear, step-by-step format intended for everyday families. Explore the official Fatal Blackout website and view the latest details here: One of the main reasons Fatal Blackout stands out is its beginner-friendly structure. Instead of encouraging expensive bunkers or intense “doomsday prepper” lifestyles, the guide emphasizes affordable and achievable preparedness steps. These include backup power planning, water storage solutions, food security basics, EMP awareness, and general home readiness measures. Users often value how the information is broken down into simple, manageable actions that can be implemented gradually over time. Discover how Fatal Blackout works and what the system includes:  In 2026, preparedness has become a mainstream topic due to growing concerns about grid reliability, cyber threats, rising living costs, and ongoing supply chain uncertainties. Fatal Blackout aligns with this shift by offering a structured framework that helps individuals and families feel more confident about handling potential disruptions while still maintaining a normal lifestyle. Yes, Fatal Blackout can be a useful option for those looking for a straightforward, well-structured preparedness guide focused on real-world scenarios. It offers clear direction and practical insights, and its value is best realized through consistent use of the strategies in everyday life, helping users gradually build stronger home readiness and preparedness confidence over time.

RW612 TF-M NS：Flexcomm UART 无功能 - 时钟驱动器使用安全 CLKCTL1 地址 您好， 我发现了一个 Bug，当出现以下情况时，任何 Flexcomm UART 都会完全失效 为启用 TF-M 的 frdm_rw612/rw612/ns 构建。 根本原因：时钟驱动器使用安全 CLKCTL1 地址 (0x50021000) 启用 Flexcomm 时钟时。从 NS 世界中默默地写下这些文字 被忽视了，让外围没有了防护罩。所有 USART 寄存器的读数均为 0x00000000。 解决方法是在 UART 启动前通过 NS 别名手动启用时钟： volatile uint32_t *clkctl1_ns = (volatile uint32_t *)0x40021000UL； clkctl1_ns[0x508/4] = 0x01； clkctl1_ns[0x40/4] = (1UL<< 8)； 我已经在 nxp-zephyr GitHub 上提交了一份错误报告： https://github.com/nxp-zephyr/nxp-zephyr/issues/35 有人遇到过这种情况吗？是否正在进行适当的修复？ 谢谢！ Re: RW612 TF-M NS: Flexcomm UART non-functional — clock driver uses secure CLKCTL1 address 你好，@chofmeister。 请与我们分享您复制这种行为的步骤。我无法通过 MCUXpresso for VS Code 使用 psa_protected_storage 示例来重现这种行为，该示例使用 TF-M 和 UART 控制台，信息正在打印，因此 UART 外设的时钟是正确的。 此外，对于 FRDM-RW612，时钟初始化是在 soc.c 文件的 clock_init 函数中完成的。 Re: RW612 TF-M NS: Flexcomm UART non-functional — clock driver uses secure CLKCTL1 address 感谢您提供的链接。确认一下 - 我运行的是 4.3.0 版来自 nxp-zephyr 下游仓库，那里存在错误。 我阅读了《时钟配置》一文。据我所知，外设 时钟应在 init.c 或 soc.c 中的 board_early_init_hook() 中启用。 查看 frdm_rw612 init.c、我可以看到 Board_early_init_hook() 已在 上实现，但并未启用任何 Flexcomm 时钟。 根本原因特定于 TF-M NS 版本：HAL 时钟函数 (fsl_clock.c)使用安全 CLKCTL1 地址（0x50021000）。在 NS 世界中，对该地址的写入将被静默忽略，从而使 Flexcomm0 完全处于无时钟状态 - 所有 USART 寄存器的读数均为 0x00000000。 我目前的解决方法是在 UART 启动之前，在应用代码中直接写入 CLKCTL1 NS 别名 (0x40021000)，这虽然有效，但 显然不是正确的长期解决方案。 根据这篇文章，修复可能属于 init.c 中的 board_early_init_hook() 。在 CONFIG_TRUSTED_EXECUTION_NONSECURE 保护下，使用 NS 别名地址。不过，在尝试公关之前，我想确保这与 团队的方法一致。 这是基于 RW612 的 TF-M NS 版本 的已知差距吗，是否有 建议的修复正在进行中？ Re: RW612 TF-M NS: Flexcomm UART non-functional — clock driver uses secure CLKCTL1 address 你好，@chofmeister，希望你一切都好。 我看到您在我们的下游存储库中提交的报告是您在 Zephyr 4.1.0 版本中发现的一个错误、能否请您确认一下，在我们最新的下游版本库（目前为 4.3.0）中是否仍然存在这种行为？ 另外，我还建议查看Zephyr 中的时钟配置，因为 Zephyr 时钟管理子系统尚未支持时钟配置和启用。 Re: RW612 TF-M NS: Flexcomm UART non-functional — clock driver uses secure CLKCTL1 address 你好，RomanVR、 感谢您的回复。我可以在 soc.c 中看到时钟启动代码： #if (DT_NODE_HAS_COMPAT_STATUS(DT_NODELABEL(flexcomm0), nxp_lpc_usart, okay))&& CONFIG_SERIAL CLOCK_SetFRGClock(&(const clock_frg_clk_config_t){0, kCLOCK_FrgPllDiv, 255, 0})； CLOCK_AttachClk(kFRG_to_FLEXCOMM0); #endif 代码是正确的，但底层 HAL 函数 （CLOCK_AttachClk、CLOCK_SetFRGClock）使用的是安全的 CLKCTL1 地址 (0x50021000)。在 NS 世界中，对该地址的写入会被 默默忽略，从而使 Flexcomm0 处于无时钟状态。所有 USART 寄存器的读数均为 0x00000000。 我还在 nxp-zephyr GitHub 仓库（问题 #35）上提交了一个错误， 贡献者 waqar-tahir 证实了这个问题，并指出这个问题已经在即将发布的 4.4 下游版本中得到解决。 目前，我的解决方法是在 UART 启动之前，在应用代码中直接写入 CLKCTL1 NS 别名 (0x40021000)。 希望这有助于澄清根本原因。

如何转换数字信号的电压？（日语博客） 0. 目录 0. 目录 1. 什么是电压电平转换器？ 2. 数字信号 2.1 各种数字信号 2.2 CMOS 和 TTL：使用简单的电压高电平和低电平表示逻辑电平信号 2.3 输入/输出电压规格：VOH/VOL 和 VIH/VIL 2.3.1 输出电压规格：VOH 和 VOL 2.3.2 输入电压规格：VIH 和 VIL 2.3.3VOH/VOL 与 VIH/VIL 之间的关系 3. 基本电压电平转换方法：单向信号转换 3.1 即使芯片的电源电压不同，也不需要进行转换的示例。 列：TTL 值 VIH(min) = 2.0V 和 VIL(max) = 0.8V 是如何确定的？ 3.2 需要转换的示例 3.2.1 利用开漏输出进行转换 3.2.2使用标准逻辑（通用逻辑）芯片进行转换 4. 需要自动方向切换的双向信号转换。 4.1 使用单个MOS晶体管的双向转换 4.2 使用专用设备的双向转换 4.2.1 I²C信号电压转换芯片 4.2.2 高速双向开漏信号电压转换芯片 4.2.3 双向推挽式信号电压转换器芯片 4.2.4I3C信号电压转换器芯片 4.2.5 基于缓冲区的转换 5. 总结 5.1 博客中介绍的方法/零件编号的比较 6. 参考资料 1. 什么是电压电平转换器？ 连接数字电路时，可以直接连接信号线…… 事实并非如此；如果“逻辑电平电压”不匹配，它可能无法工作、变得不稳定，或者在最坏的情况下，损坏芯片。 这时，电压电平转换器（也称电压电平移位器）就派上用场了。 电压电平转换器是一种允许不同电源电压的数字电路之间交换信号的电路。 例如，在以下情况下需要用到它： 3.3V 微控制器 ↔ 5V 传感器连接 将 1.8V FPGA 连接到 3.3V 外围设备 图 1：信号电压差异   本博客解释了数字电路中使用的各种逻辑电路类型（*TTL、*LVTTL、*CMOS）之间的电压电平差异，以及 VOH / VOL / VIH / VIL 在确定这些差异时的重要含义。此外，它还解释了在各种转换方法中如何选择合适的电压电平转换器。 此外，本博客将探讨电压电平转换器的具体示例，这些转换器可以自动检测和转换信号的方向。 NXP 还提供用于 SD 卡/SIM 卡的电压电平转换器和特定应用转换器，例如 GTL↔TTL 电平转换，但本博客将重点介绍面向通用或串行总线应用的产品。 *TTL（晶体管-晶体管逻辑） *LVTTL（低压晶体管-晶体管逻辑） *CMOS（互补金属氧化物半导体） *GTL（Gunning Transceiver Logic） 2. 数字信号   2.1 各种数字信号 所谓的“数字信号”是逻辑电平 1 和 0 的电信号表示。历史上，处理逻辑电平 1 和 0 有多种电路设计方法。这些方法包括用简单的电压高低来表示逻辑电平的方法，以及使用电压差来表示高低电平的方法。 TTL简单地用 5V/0V 表示高电平/低电平。进一步将 TTL 电压降低到 3.3V/0V，例如LVTTL ，这类系统的电压电平是根据双极型晶体管电路确定的。 类似地，ECL（电子分类）也使用双极型晶体管，但采用负电源来实现低幅度差分逻辑电平，从而获得更高的速度。GTL（全局晶体管叠层）则使用参考电压来传输高/低信号，以及低幅度单端信号等等。 此外，即使采用简单的高/低表示法，为降低功耗而开发的 4000 系列CMOS通用逻辑电路也允许使用 3V 至 18V 作为高电平。 https://en.wikipedia.org/wiki/Logic_family 本博客将解释如何处理 TTL (LVTTL) 和 CMOS 中的电压电平，它们使用简单的高电平和低电平来表示逻辑，以及上面提到的各种逻辑电平。 其他信号转换使用专用芯片，因此本文不予赘述。 此外，近年来半导体技术变得更小、更快、更节能，电源电压也随之降低。因此，用于桥接信号电压差的电压电平转换器变得尤为重要。 图 2：信号波形 - 电压电平（高/低）表示逻辑电平。   2.2 CMOS 和 TTL：使用简单的电压高电平和低电平表示逻辑电平信号 在数字电路中，简单的基于电压的逻辑电平信号通常使用高电平（HIGH）和低电平（LOW），高电平通常使用电源电压，低电平通常使用0V。只要高低电平的电压值相同，即使电源电压不同，信号也能传输。 例如，TTL（LVTTL）将2.0V或更高的输入信号解读为高电平，0.8V或更低的输入信号解读为低电平。由于这种约定，即使电源电压不同，TTL信号的高/低电平也不会改变。 另一方面，CMOS电路以电源电压的一半作为高/低电平的定义依据。因此，当电源电压变化时，CMOS电路的高/低电平电平也会发生变化。 图 3：输入信号电压规格   2.3 输入/输出电压规格：V OH /V OL 和 V IH /V IL 在数字电路中，高电平和低电平的输出电压以及用于判断输入信号是高电平还是低电平的电压都是有明确规定的。这些规定在每个芯片的规格书中都有明确说明，因此您需要查阅数据手册。 V OH ：高电平输出电压 VOL ： 低电平输出电压 V IH ：高电平输入电压 VIL ： 低电平 输入电压 2.3.1 输出电压规格：V OH 和 V OL 考虑输出时，必须考虑输出高/低信号所需的电流。电流会根据负载的变化而增大或减小。 在最大流出电流下，高输出时可保证的电压称为 VOH （最小值） ；在最大流入电流下，低输出时可保证的电压称为 VOL （最大值） 。 V OH (min) 是电路输出级中上方晶体管导通时的输出电压。该晶体管具有一个称为“导通电阻”的电阻。 当大电流流过晶体管时，会产生一个等于“晶体管电阻乘以流过电流”的电压。这会导致输出电压比电源电压低相应的数值，从而导致 VOH 值降低。因此， VOH (min)是指在达到预期最大输出电流时能够保证的最小电压。 图 4：数字信号输出电路（推挽式）   图 5：高输出电压随负载而变化。   VOL 则相反。当电路输出级中的低电平晶体管导通时，如果输入电流较大，由于晶体管导通电阻产生的电压，输出电压将高于 0V，如上所述。考虑到这一点， VOL (max) 是在预期输入电流最大时能够保证的最大电压。 图 6：低输出电压也会根据负载而变化。   2.3.2 输入电压规格：V IH 和 V IL 输入端有两个电压电平，用于判断高电平和低电平： V IH （最小值）和V IL （最大值） 。如果电压高于 V IH （最小值），则判定为高电平；如果电压低于 V IL （最大值），则判定为低电平。 在CMOS输入中，电源电压的一半用作高电平和低电平的参考电压，但这并不直接用作V IH (min) 和V IL (max) 。这是因为不同芯片之间的差异会导致阈值波动。此外，为了减轻输出端缓慢上升沿信号噪声引起的毛刺，通常会在输入端引入迟滞。基于这些原因，V IH (min) 和V IL (max) 被定义为具有一定的电压差。 2.3.3 VOH / VOL 与 VIH / VIL 之间的关系 要实现正常的信号交换，输出和输入之间的关系必须满足以下等式。 高水平：V OH （分钟）> V IH （分钟） 低水平： VOL （最大值）< VIIL （最大值） 如果保持这种关系，输出电路就能正确地将高/低信号传输到下一个输入电路。此外，它们之间的电压差“V OH (min) - V IH (min)”和“V IL(max) - V OL (max)”就成为“ 噪声容限”，并作为保持高抗噪性的指导原则。 图 7：V OH (min) / V OL (max) 和 V IH (min) / V IL (max) 3. 基本电压电平转换方法：单向信号转换   3.1 即使芯片的电源电压不同，也不需要进行转换的示例。 当“V OH (min) > V IH (min)”和“V OL (max) < V IL (max)”满足关系式时，通常不需要进行电压电平转换。例如，尽管TTL和LVTTL芯片使用的电源电压不同，但它们的输入和输出电压规格相同。 在 TTL (5V) 和 LVTTL (3.3V) 模式下， VOH (最小值) 为 2.4V， VOL (最大值) 为 0.4V。由于在两种情况下 VIH (最小值)/ VIL (最大值) 也均为 2.0V/0.8V，因此它们可以毫无问题地相互连接。 但是，如果输出电压高于输入芯片的电源电压，则需要格外小心。如果输出芯片使用 5V 电源，而输入芯片使用 3.3V 电源，则输入芯片必须支持“ 5V 耐受输入”。 5V 耐压输入是指即使将 5V 高电平信号连接到工作电压为 3.3V 的芯片的输入端，也能正常工作的输入端。虽然典型的芯片输入端都配备了静电放电 (ESD) 保护电路来防止静电损坏，但如果该 ESD 保护电路的配置如下图所示，5V 输入可能会导致电流从输入端反向流回 3.3V 电源，从而可能损坏芯片。5V 耐压输入的设计正是为了避免此类问题。耐压输入并非缺少 ESD 保护；它们内置了 ESD 保护电路，该电路能够处理高于电源电压的信号而不会造成任何问题。 如图 7 所示的 ESD 保护二极管，即使输入芯片断电，也可能导致问题。在独立控制每个芯片电源的系统中，即使输入芯片已关闭，输出信号也可能反馈到电源，导致输入芯片继续工作。 图 7：ESD 保护二极管 - 非容错输入 列：对于 TTL 电路，如何确定 V IH (min) = 2.0V 和 V IL (max) = 0.8V？ CMOS的输入阈值基于电源电压的中点(VCC/2)，而TTL的V IH (min) /V IL (max) 为2.0V/0.8V，相对于电源电压(5V)而言，这个比例并不十分理想。这与TTL的输入级由双极型晶体管构成有关。 标准 TTL 逻辑 IC 的内部电路示例：SN7400（2 输入 NAND）。 该信息包含在《1988 年最新通用逻辑器件规格表》（CQ 出版社）中。 典型的TTL门电路的输入级由一个多发射极输入晶体管和一个串联的相位分离晶体管组成。门电路开始响应的“开关阈值”由这两级中PN结的正向电压决定。由于单个硅PN结的正向电压约为0.6至0.7V，因此两级的总正向电压约为1.3至1.5V，这就是TTL门电路的有效开关阈值。 然而，约 1.4V 的值仅仅是一个“典型值”， 由于个体差异和温度变化，它会因批次和工况的不同而有所波动。 因此，数据手册中指定的 V IH (min) 和 V IL (max) 值被定义为保证值，在约 1.4V 的典型值上下留有足够的裕量，这意味着“如果电压降至此值，则可以可靠地判断为低电平 (V IL (max) = 0.8V)”，“如果电压升至此值，则可以可靠地判断为高电平 (V IH(min) = 2.0V)”。 此外，该值并非孤立地确定，而是根据 VOH 和 VOL 之间的关系设计而成，如第 2.3.3 节所述。在标准 TTL 电路中，由于输出级配置，高电平输出并非电源电压，而是略低的电压（比上述电路示例中的 130Ω 电阻、晶体管和二极管产生的电压低 2.4V）。当与 VOL(max)=0.4V 结合时， 高噪声容限：V OH （最小值）− V IH （最小值）= 2.4 − 2.0 = 0.4V 低侧噪声容限：V IL (max) − V OL (max) = 0.8 − 0.4 = 0.4V 如图所示，其设计旨在确保上下对称地提供 0.4V 的噪声容限。换句话说，TTL 的 2.0V/0.8V 数值相对于电源电压而言可能看起来“奇怪”，但实际上是合理的数值，其计算基于两个要求：双极型晶体管结电压的物理特性和噪声容限设计。 此图显示的是一个 SN7420（4 输入 NAND），其中三个输入引脚设置为高电平，一个引脚接收 100kHz 三角波（通道 1）。 当高电平 (Vcc=5V) 时，空载 (ch2) 输出小于 4V。 本专栏介绍的电路是一个没有指定型号的标准 TTL 电路示例（例如 74 LS 00 或 74 HC 00，没有 LS/HC 前缀；有时在英语中被称为“vanilla TTL”），但 V IH /V IL 规格相同的原因（输入级的双极结特性）与其他 TTL 系列（例如 74LS）相同。   3.2 需要转换的示例   虽然 TTL 和 LVTTL 连接由于电压电平匹配而可行，但当连接电源电压不同的 CMOS 芯片，或将 CMOS 芯片连接到 TTL 芯片时，逻辑电平不匹配的情况时有发生。这是因为上述关系“V OH (min) > V IH (min)”和“V OL (max) < V IL (max)”不成立，或者电平差过小，导致噪声容限不足。 电压电平转换器可以解决这个问题。 图 9：逻辑电平不匹配示例 (1)：高电平输入电压不足   图 10：逻辑电平不匹配示例（2）：输入的低电压不足。     3.2.1 利用开漏输出进行转换 无需使用电压转换芯片，也有简便的方法可以调节电压。 如果信号方向从输出芯片到输入芯片是固定的且不会切换，那么这种方法需要将高电平输出设置为开漏输出，以匹配输入电压。开漏输出是指数字电路输出级的上部晶体管缺失，高电平电压是通过连接到输入芯片电源电压的上拉电阻获得的。 图 11：数字信号输出电路（开漏）   明渠排水是一种简单且廉价的方法，但有几点需要注意。 首先，输出端必须能够实现开漏输出。许多微控制器的GPIO引脚可以通过配置提供这种类型的输出。 首先，输出端必须能够实现开漏输出。许多微控制器的GPIO引脚可以通过配置提供这种输出。如果输出固定为推挽输出且无法配置为开漏输出，则需要外部晶体管或类似器件将其转换为开漏输出。 此外，上拉电阻的选择也很重要。 为了获得高电压，需要使用上拉电阻，但如果电阻值太小，输出为低时流过的电流就会很大（类似于重负载），这将增加功耗，导致 电压 升高。 相反，如果该值过大，则会受到线路和引脚电容的影响，导致从低电平到高电平的上升时间变慢，从而降低通信速度。 3.2.2使用标准逻辑（通用逻辑）芯片进行转换 对于简单的电压电平转换，您也可以使用标准逻辑电路。例如， Nexperia 的 74AVCH4T245是一款通用 CMOS 逻辑芯片，可以执行 4 位双向电平转换。 该芯片可转换0.8V至3.6V的信号，并可通过DIR引脚切换信号方向。信号传输速度取决于转换电压，但可支持约100Mbps至380Mbps的速度。 图 12：标准逻辑示例 - 74AVCH4T245 该芯片能够实现高速双向电压信号转换，但转换方向必须由外部信号控制。虽然在并行总线上可以通过读/写等信号实现这种控制，但在串行总线等通信系统中，由于通信方向会根据协议而切换，因此难以应用这种控制方式。 图 13：标准逻辑示例。信号方向必须由外部指定。 4. 需要自动方向切换的双向信号转换。 迄今为止介绍的“开漏输出”和“使用标准逻辑芯片的电压转换方法”主要只能在一个方向上进行转换，或者需要通过外部信号来切换方向。 像I²C和I3C这样的通信方式，由于信号方向会动态变化，需要“双向电压电平转换”来自动检测并切换信号方向。外部控制这类信号的方向非常困难，而且使用上述缓冲芯片实现起来也很有挑战性。 此外，由于 I²C 是开漏信号，因此无法将标准的开漏逻辑缓冲器反向连接。图 14 展示了一个示例，其中开漏缓冲器反向连接。当缓冲器的两端均为高电平时，不会出现问题；但一旦其中一端变为低电平，缓冲器就会持续将另一端的输入拉低，并且无法恢复到高电平。 图 14：典型的开漏缓冲器不能自动在双向通信之间切换。   4.1 使用单个MOS晶体管的双向转换   迄今为止，I²C信号到电压的转换一直采用简单的电路。我们将以MOS晶体管为例，介绍一种最简单的方法。 图 15：使用 MOS 晶体管进行转换的示例   图 15 取自 I²C 规范 2.1 版（2000 年），展示了一个使用两个 MOS 晶体管（TR1、TR2）分别转换 3.3V 和 5V 信号的示例。尽管由于后文所述的问题，这种仅使用晶体管的简单转换示例已从当前的 I²C 规范中移除，但此处仍将其保留以帮助理解其原理。 I²C信号线，分别称为SDA和SCL，均为开漏双向信号。上拉电阻分别连接到3.3V和5V端。 在这个电路中，当3.3V和5V信号均为高电平时，该晶体管的栅极(g)和源极(s)处于同一电位，因此源极(s)和漏极(d)截止，它们之间的连接断开。当3.3V信号在此状态下变为低电平时，3.3V侧的晶体管（位于s和d之间）导通， 5V侧的信号也变为低电平。 当3.3V侧变为高电平，5V侧变为低电平时，连接3.3V侧和5V侧的寄生二极管（体二极管）首先导通。二极管导通后，电源电压下降。因此，晶体管导通， 3.3V侧的信号也变为低电平。 虽然这种使用晶体管作为开关的简单机制可以实现电压电平转换，但它也存在一些问题。晶体管的差异会影响信号转换的阈值电压。此外，随着处理更低信号电压的需求日益增长，例如在1V左右的信号电压下，这种电路无法工作，因为它无法获得足够的栅源电压（Vgs）。 附录： 与图 15 相同的电路仍以应用笔记 AN10441“I²C 总线设计中的电平转换技术” 的形式公开提供，该笔记由 Nexperia 公司发布。Nexperia 是一家由恩智浦半导体 (NXP) 分拆出半导体分立/逻辑产品业务后成立的公司。该应用笔记最初于 2007 年（版本 01）发布，与 I²C 规范分开，并于 2020 年以 Nexperia 品牌进行了修订（版本 2）。 4.2 使用专用设备的双向转换   通过使用 专用电压电平转换器 IC ， 可以轻松实现 I²C 和 I3C 等双向通信总线的电压电平转换。 4.2.1 I²C信号电压转换芯片 PCA9306和NVT20xx系列（ NVT2001/02 、 NVT2003/06 、 NVT2008/10 ）是专为双向信号转换而设计的电压电平转换器。这些芯片可以同时处理多条信号线（多位信号线）。虽然它们被指定为 I²C 信号电压转换芯片，但如果信号规格匹配，它们也可以用于其他用途（例如 SPI 和其他推挽信号） 。 PCA9306 和 NVT20xx 系列具有相同的内部结构，只有当要转换的电压差为 1V 或更大时，才需要将上拉电阻连接到较高的电压侧。 图 16 显示了其内部结构以及与外部芯片的连接（摘自应用笔记AN11127的图 2：“双向电压电平转换器 NVT20xx 和 PCA9306” ）。该芯片包含信号线（比特）数 + 1 个 MOS 晶体管。每个晶体管的源极和漏极可以互换。 信号传输路径中的晶体管称为传输晶体管，其余的晶体管称为参考晶体管。 图 16：NVT20xx (PCA9306) - 芯片工作原理示意图。   观察电路图，参考晶体管的栅极和漏极短接，并通过一个200kΩ的电阻连接到高压电源。参考晶体管的源极连接到低压电源。在这种连接方式下，参考晶体管相当于一个二极管，其栅极电压比低压电源高一个二极管电压。 剩余的传输晶体管的漏极连接到高压信号线和一个1kΩ的上拉电阻，其源极连接到低压信号线，其栅极连接到参考晶体管的栅极。当传输晶体管的高电平和低电平信号均为高电平时，高压侧的电压由1kΩ电阻上拉至高电平。 一个传输晶体管构成一个称为“源极跟随器”的电路。低压侧（源极）的电压比施加在栅极上的电压低，低的电压值等于晶体管导通所需的Vgs值。换句话说，源极的电压与低压电源的电压相同。此时晶体管处于半导通状态（工作在线性区），既非完全导通也非完全截止。 在这种状态下，当高电平或低电平信号变为低电平时，栅极和信号端之间的电压差会使晶体管导通（工作在完全导通的饱和区），另一个端也变为低电平。 该系列芯片可处理的信号速率受上拉电阻和信号线电容的影响。数据手册显示，PCA9306 最高可处理 2MHz 的信号速率。NVT20xx 系列芯片在上拉电阻为 192Ω、电容为 50pF 时，最高可处理 33MHz 的信号速率。对于 1MHz 左右的信号，即使不太在意上拉电阻和电容（假设其在 I²C 的常用范围内），也能正常工作。但是，如果要将该芯片用于推挽电路以处理更高速率的信号，则必须充分了解其特性并仔细选择合适的元件。 此类电压电平转换器的运行细节在文章“ PCA9306 的内部结构和运行”中进行了描述。 4.2.2 高速双向开漏信号电压转换芯片 我们推出NTS030x系列（ NTS0302JK 、 NTS0304E ）高速双向开漏信号转换芯片。 该芯片可执行 2 位或 4 位双向信号转换，可处理高达 2Mbps (1MHz) 的开漏信号和 20Mbps (10MHz) 的推挽信号。   图 17：NTS030x - 芯片内部框图   图 17 显示了 NTS030x 中一个信号比特的内部结构。 在图中，晶体管T3是一个直通晶体管，并对其施加了栅极偏置电压，因此当信号 A 或 B 变为低电平时，它会导通。 当 A 和 B 都为高电平时，T3 关闭，由于 A 和 B 通过相对较大的上拉电阻 (10kΩ) 连接到各自的电源，因此它们将具有各自的电压。 这款芯片包含T3以及T1和T2 。其中T1和T2用于一种名为“边沿速率加速器”的功能。我们将重点介绍其中一个T1，并解释其工作原理。 T1位于 A 侧，其源极连接到 A 信号，漏极连接到 A 侧电源。栅极连接到标有“单稳态和转换速率控制”的模块，该模块控制 T1。 “单次触发和转换速率控制”模块连接到另一端的 B 信号，用于检测 B 信号从低电平到高电平的变化。检测到此变化时，晶体管 T1 暂时导通，绕过 10kΩ 上拉电阻，允许电流通过，从而加速 A 信号从低电平到高电平的变化。通过这种方式加快信号的上升时间，可以处理更快的信号。 顺便一提，当 T1 打开时，其转换速率受到控制，以抑制电流突然增加引起的振铃。 另一个T2使用相同的机制，但方向相反，也应用于 B 面信号。 NTS系列还有另一个方便用户使用的功能。 对于前面提到的MOS晶体管和PCA9306/NVT20xx，存在一个问题：如果一个电源关闭，另一个电源的信号会被置为低电平。为了解决这个问题，NTS030x的设计使得当两个电源都未开启时，信号引脚会被置为高阻抗状态，从而避免相互影响。利用此功能，可以对系统的电源进行部分控制，使其处于开启/关闭状态。 NTS010x 系列（ NTS0102 、 NTS0104 ）与 NTS030x 系列等效，但缺乏处理高速信号的转换速率控制功能。 NTS0304E 配有评估板NTS0304EUK-ARD，可进行快速简便的运行验证。有关 NTS0304EUK-ARD 评估板的概述和操作方法，请参阅视频“如何操作 NTS0304EUK-ARD” 。 4.2.3 双向推挽式信号电压转换器芯片 此外，对于仅用于推挽信号的器件，还有NTB010x系列（ NTB0102 、 NTB0104 ），它提供了一种更快的选择。 当信号稳定处于高电平或低电平状态时，信号会通过一个 4kΩ 电阻。与 NTS030x 系列类似，它在高电平和低电平两端都具有单稳态功能，并且具有一种机制，当任一端的信号发生变化时，该机制会改变另一端的信号。 该机制能够以 70-80 Mbps 的速度实现信号到电压的转换，同时还具有自动信号方向检测功能。   图 17：NTB010x - 内部芯片框图 4.2.4I3C信号电压转换器芯片 I3C规范允许在开漏和推挽通信模式之间切换。在开漏模式下，它与 I²C 兼容，工作频率最高可达4MHz 。在推挽模式下，则使用12.5MHz 的时钟频率。由于信号电压通常在 1V 到 3.3V 的范围内，因此当存在电压差时，需要一个符合信号规范的电压电平转换器。 图 18 显示了P3A1604一位的内部框图。如图所示，该芯片集成了一种机制，不仅可以加速低电平到高电平的转换，还可以加速高电平到低电平的转换，并且还集成了一个可以开关的上拉电阻。   图 18：P3A1604 - 芯片内部框图 P3A1604是一款 4 位 I3C 电压电平转换器。另有 2 位版本P3A9606可供选择。   4.2.5 基于缓冲区的转换 转换双向信号的另一种方法是使用专用缓冲区。 缓冲器的主要目的是增强驱动能力并隔离连接信号线的电容，但也有一些产品支持电压转换。 正如这篇博客中所述，简单的缓冲器无法相互缓冲双向开漏信号。因此，市面上出现了各种具有双向开漏信号专用功能的缓冲器产品。 我会在以后的场合详细解释缓冲区的问题。 5. 总结 电压电平转换器是安全可靠地在不同电源电压的数字电路之间交换信号的关键组件。了解 TTL、LVTTL 和 CMOS 等逻辑电平的定义，以及 VOH/VOL/VIH/VIL 之间的关系，有助于选择合适的连接和转换方法。 对于单向转换，可以使用开漏输出或标准逻辑集成电路；而对于双向转换，可以使用MOS晶体管或专用集成电路（例如PCA9306/NVT/NTS/NTB/P3A系列）。 具有自动信号方向检测功能的电压电平转换器对于需要双向通信的总线（例如 I²C 和 I3C）特别有用。 此外，半导体技术的最新进展带来了更低的电压和更高的速度，这就对电压电平控制提出了更高的要求。虽然电压电平转换的方法和方案有很多，但根据应用需求，并考虑信号规格、速度和系统电源管理等因素，选择最佳的方法和元件至关重要。 5.1 博客中介绍的方法/零件编号的比较 方法/部件编号 目的 位数 方向改变 开放式布线兼容 低压侧 [V] 高压侧 [V] 比特率 [bps] 具有开漏输出的转换器 通用 1 单向 - - - - 标准逻辑（例如，74AVCH4T245） 通用型（并行总线等） 4 + 4 外部控制 不支持 0.8 ~ 3.6 0.8 ~ 3.6 1亿~3.8亿 使用单个MOS晶体管进行双向转换 I²C，通用 1 自动的 一致 根据晶体管规格而定 约100万 PCA9306 I²C，通用 2 自动的 一致 1.0 ~ 3.6 1.8 ~ 5.5 4M（2MHz，视情况而定） NVT2001 I²C，通用 1 自动的 一致 1.0 ~ 3.6 1.8 ~ 5.5 4M（2MHz @ 开漏），66M（33MHz @ 优化条件） NVT2002 I²C，通用 2 自动的 一致 1.0 ~ 3.6 1.8 ~ 5.5 4M（2MHz @ 开漏），66M（33MHz @ 优化条件） NVT2003 I²C，通用 3 自动的 一致 1.0 ~ 3.6 1.8 ~ 5.5 4M（2MHz @ 开漏），66M（33MHz @ 优化条件） NVT2006 I²C，通用 6 自动的 一致 1.0 ~ 3.6 1.8 ~ 5.5 4M（2MHz @ 开漏），66M（33MHz @ 优化条件） NVT2008 I²C，通用 8 自动的 一致 1.0 ~ 3.6 1.8 ~ 5.5 4M（2MHz @ 开漏），66M（33MHz @ 优化条件） NVT2010 I²C，通用 10 自动的 一致 1.0 ~ 3.6 1.8 ~ 5.5 4M（2MHz @ 开漏），66M（33MHz @ 优化条件） NTS0302JK I²C、SPI、通用 2 自动的 一致 0.95 ~ 3.6 1.65 ~ 5.5 2米@明排水口，20米@推拉式排水口 NTS0304E I²C、SPI、通用 4 自动的 一致 0.95 ~ 3.6 1.65 ~ 5.5 2米@明排水口，20米@推拉式排水口 NTS0102 I²C、SPI、通用 2 自动的 一致 1.65 ~ 3.6 2.3 ~ 5.5 50米 @ 推拉 NTS0104 I²C、SPI、通用 4 自动的 一致 1.65 ~ 3.6 2.3 ~ 5.5 50米 @ 推拉 NTB0102 SPI，通用 2 自动的 不支持 1.2 ~ 3.6 1.65 ~ 5.5 7000万~8000万 NTB0104 SPI，通用 4 自动的 不支持 1.2 ~ 3.6 1.65 ~ 5.5 7000万~8000万 P3A9606 I3C、I²C、SPI、通用 2 自动的 一致 0.72 ~ 1.98 0.72 ~ 1.98 （12.5MHz） P3A1604 I3C、I²C、SPI、通用 4 自动的 一致 0.72 ~ 1.98 1.62 ~ 3.63 6.8米（明排水），40米（推拉式排水） 表 1：博客中介绍的方法/零件编号对比   6. 参考资料 产品介绍页：电压电平转换器 NXP系统管理I2C、I3C、SPI选型指南 I2C总线规范和用户手册（版本5.0）（日语版） I2C总线规范和用户手册（版本7.0）英文版） NXP社区博客： I3C总线概述——下一代串行总线 日本网络研讨会视频： “您现在需要了解的下一代接口‘I3C’基础知识” Qiita @teddokano： PCA9306 的内部运作和运行 变更历史记录： 2025年8月28日：第一版 2025-08-28：添加了有关 NTS0304EUK-ARD 的信息以及包含视频的博客链接。 2026-04-10：修正表 1 中的低压侧 [V] 和高压侧 [V]。 2026-06-20：第 3.1 节“列：TTL 的 VIH（最小值）”新增“如何确定 VIL(max) = 2.0V 和 VIL(max) = 0.8V？”。新增标准 TTL 逻辑 IC 的内部电路示例：SN7400（2 输入 NAND 门）和 SN7420 的输出波形。 2026-07-10：在第 4.1 节中添加了图 15 中的电路也作为 Nexperia 应用笔记 AN10441 发布。 ========================= 即使您在本文的“评论”栏留言，我们目前也无法回复。 给您带来不便，我们深感抱歉。请在询问时参阅“NXP技术问题-联系方式(日本博客)”。 （如果您已经是NXP的代理商或与其有合作关系，可以直接向负责人咨询。） 本博客解释了数字电路中使用的各种逻辑电路（*TTL、*LVTTL、*CMOS）之间的电压电平差异，以及 VOH 、 VOL 、 VIH 和 VIL 对于识别它们的重要含义。 此外，我们将解释在各种转换方法中应该选择哪种电压电平转换器。 我们将仔细研究双向开漏信号的转换，这需要特殊的处理方法。 界面 介绍 日本博客

S32 平台的 S32 Design Studio 版本：3.5 你好，恩智浦团队。 希望你收到这条信息时一切安好。我想安装 S32DS 示例项目。由于内部网络安全策略，无法进行自动更新，因此我需要将其离线安装。 我查看了恩智浦网站，但未能找到必要的信息。能否提供网站链接和安装说明？ 以下是我的系统详细信息： -SDK 版本：适用于 S32 平台的 S32 Design Studio 版本：3.5 -内核：Cortex M0 -目标板：S32K118 感谢您的帮助，我期待您的指导。 Re: S32 Design Studio for S32 Platform Version: 3.5 你好@宋俊 你已经安装了 S32K1 开发软件包吗？如果没有，可以从下面的链接下载，并通过 S32 扩展和更新 → 添加更新站点将其安装到 S32DS 中。 下载链接： https://www.nxp.com/webapp/swlicensing/sso/downloadSoftware.sp?catid=S32DS-3-6 导航到 S32 Design Studio IDE → 适用于 S32 平台的 S32 Design Studio v.3.5 → S32 Design Studio 3.5 开发软件包可供离线使用，支持 S32K1 (sw32k1_s32ds_3.5.4_d2307.zi p) 另请注意，S32K1_S32M24x 实时驱动程序 ASR R21-11 版本 2.0.0 QLP1 仅提供加密驱动程序。要获得全套驱动程序，请先安装 S32K1_S32M24X 实时驱动程序 AUTOSAR 4.4 & R21-11 版本 2.0.0，然后安装版本 2.0.0 QLP1。 BR、VaneB Re: S32 Design Studio for S32 Platform Version: 3.5 我使用 S32K118 MCU 创建了一个应用程序项目，但未应用设备设置（配置）。您能告诉我为什么会出现这种情况吗？ 错误信息 :无数据。请确保已安装所有必需的依赖项。 我安装了以下版本来使用 RTD。 安装：SW32K1_S32M24x_RTD_R21-11_2.0.0_QLP1_D2408

speed I am using rw612, is it possible to send udp packet every 1ms? after about 20 seconds i cannot send and should wait. I increased all buffers but it did not work. I receive MEM Error after that Re: speed /*  *  Copyright 2020-2022 NXP  *  All rights reserved.  *  *  SPDX-License-Identifier: BSD-3-Clause  */ #ifndef _WIFI_CONFIG_H_ #define _WIFI_CONFIG_H_ #include "wifi_bt_module_config.h" #define OVERRIDE_CALIBRATION_DATA "wifi_cal_data_override.h" #define CONFIG_IPV6 0 #define CONFIG_MAX_IPV6_ADDRESSES 0 #define CONFIG_RF_TEST_MODE 0 #define CONFIG_MAX_RESCAN_LIMIT 30 #define CONFIG_WIFI_AUTO_POWER_SAVE 0 #define CONFIG_TURBO_MODE 0 #define CONFIG_WIFI_TX_PER_TRACK 1 #define CONFIG_WIFI_TX_BUFF 1 #define CONFIG_WIFI_FEATURES 1 // #define CONFIG_HOST_SLEEP 0 #define CONFIG_POWER_MANAGER 0 // #define CONFIG_MEF_CFG 0 /** If define CONFIG_TX_RX_ZERO_COPY 1, please make sure  *  #define PBUF_POOL_BUFSIZE 1752  *  in lwipopts.h  */ #define CONFIG_TX_RX_ZERO_COPY 1 // #define CONFIG_ANT_DETECT 1 #define CONFIG_11AX 0 // #define CONFIG_11AC 0 /* WLCMGR debug */ #define CONFIG_WLCMGR_DEBUG 0 /*  * Wifi extra debug options  */ #define CONFIG_WIFI_EXTRA_DEBUG 0 #define CONFIG_WIFI_EVENTS_DEBUG 0 #define CONFIG_WIFI_CMD_RESP_DEBUG 0 #define CONFIG_WIFI_PKT_DEBUG 0 #define CONFIG_WIFI_SCAN_DEBUG 0 #define CONFIG_WIFI_IO_INFO_DUMP 0 #define CONFIG_WIFI_IO_DEBUG 0 #define CONFIG_WIFI_IO_DUMP 0 #define CONFIG_WIFI_MEM_DEBUG 0 #define CONFIG_WIFI_AMPDU_DEBUG 0 #define CONFIG_WIFI_TIMER_DEBUG 0 #define CONFIG_WIFI_SDIO_DEBUG 0 #define CONFIG_WIFI_FW_DEBUG 0 #define CONFIG_WIFI_UAP_DEBUG 0 #define CONFIG_WPS_DEBUG 0 #define CONFIG_FW_VDLL_DEBUG 0 #define CONFIG_DHCP_SERVER_DEBUG 0 #define CONFIG_FWDNLD_IO_DEBUG 0 /*  * Heap debug options  */ #define CONFIG_HEAP_DEBUG 0 #define CONFIG_HEAP_STAT 0 #endif /* _WIFI_CONFIG_H_ */ Re: speed Thanks for your answer. VS code, SDK 25.09. Freertos. I want to send every 1ms a udp packet to an AP, (rw612 to rw612) on receiver side (AP), i fixed the problem, it seems can receive. but on transmitter after ~20 second, i got error -1 from udp_send function and after a second it works again for some seconds and again. I increased many values on TCP/IP config library but no effect. Re: speed Hello @gtecaskari, hope you are doing well. To better analyze the issue, could you please share more details about your test scenario? Information such as the board you are using, the IDE (MCUXpresso or MCUXpresso for Visual Studio Code), SDK version, whether you are working with FreeRTOS or Zephyr, and the specific example you are running would be very helpful. Re: speed Hi @gtecaskari. Thanks for sharing your environment, although it would be very helpful if you could provide more details on your application and clarify if it is an example from the SDK or a custom project. If it is an example from the SDK please share with me the example and the steps that you are following so I can be able to replicate your issue and try to get to the root cause. Re: speed Hi.a custom project.  and i have another question. when we are using freertos, why the wifi interrupt priority still 0, it should be bigger than 2 ( freertos config). judt i want to know is it possible send continues udp packet every 1 ms? when i am sending every 2 ms it is working. and another problem, when i am using wifi6, i have many packet loss by shaking my device. ( also without shaking but less).  when i disable AX, it is working much better, maybe 1 packet loss every 1 hour.  Re: speed Hello @gtecaskari. Is your custom project based on any of our SDK demos? If so, could you please specify which example it is derived from? Additionally, could you clarify where you are viewing the priority configuration? The FreeRTOS configuration file only defines general OS parameters such as the tick rate and the maximum number of available priorities. Any task‑specific priority values (or changes to them) must be configured within the application itself. Re: speed Hi, I have selected httpsrv example and changed.  my last configs: priorities: in "lwipopts.h", #define TCPIP_THREAD_PRIO      (configMAX_PRIORITIES - 1) in "wifi_config.h" #define CONFIG_WIFI_MAX_PRIO (configMAX_PRIORITIES - 2) And please answer why when wifi6 (11AX) is enabled, when I shake the board, a lot of packets are lost? when i use "#define CONFIG_11AX 0" , it is working. And I could not find any document about TURBO MODE. What is the parameter 0~3. Why you dont have a good document for your product.  and my last result, I can send 128 byte packet every 1 ms, but cannot send 256 bytes (error after a while) Re: speed Hello @gtecaskari. Could you please confirm that the "CONFIG_WIFI_MAX_PRIO" macro has been added by you as a part of your custom modifications? Also please clarify on what are you referring on the turbo mode issue? Re: speed Hello @gtecaskari. I'm checking internally the issue about the turbo mode documentation, I will let you know upon any update on this regard. Regarding your Wi-Fi 6 data loss, since this might be related to your setup, therefore I'm not able to replicate your issue as I cannot replicate your exact test scenario. Re: speed dear @RomanVR , I fixed speed problem, Please answer these 2 questions. what it does wlan_set_turbo_mode function, the input is 0 to 3. and why when I am using wifi6, i have data loss when shaking the board, but it is working with WIFI5 and 4 Re: speed Hello @gtecaskari, sorry for the late response. The wlan_set_turbo_mode function allows the user to configure WMM performance optimization levels for a Wi-Fi connection. Regarding the parameters that this function receives: - 0: Standard mode (required for WFA certification) - 3: Enhanced performance. The usage of the function would be "int wlan_set_turbo_mode(t_u8 mode);" and it would return WM_SUCCESS on success setup and WM_FAILURE on failure. Please let me know if this information clears out your doubts.

S32K344 ハングアップ問題 MCU: S32K344 OS: FreeRTOS S32 Design Studio: 3.4.3 問題: I2C 書き込みブロッキングによる MCU のハング (タイムアウトなし) こんにちは、チーム S32K344 MCU をベースにしたカスタム ボードを使用しています。特定の I2C エラー条件下では実行時に MCU がハングするという問題が発生しています。 I2C インターフェースを介して接続された IMU スレーブ デバイスがあります。時々、次のようなとき: IMUに電源が入っていない、または I2C書き込み操作が失敗する（例：ACKなし/バススタック） I2C 書き込み API はタイムアウト状態を返さないか、タイムアウト状態になりません。その結果、 I2C トランザクションを実行する FreeRTOS タスクが無期限に停止し、最終的にアプリケーションがハングすることになります。 観察: この問題は、スレーブが応答しないか、バスが低く保持されている場合に発生します。 I2C ドライバは転送の完了を待機してブロックしているように見えます。 RTOS またはドライバ レベルではタイムアウトまたは回復メカニズムはトリガーされません。 サポートのリクエスト: S32K344 上の I2C トランザクションにタイムアウトを追加または強制するにはどうすればよいですか? スタックした I2C バス (SDA/SCL が低く保持される) を回復するための推奨される方法はありますか? S32K3 デバイス上のFreeRTOS で I2C を安全に使用するベスト プラクティスは何ですか? このシナリオを堅牢に処理する NXP のドライバ構成または例はありますか? あらゆるガイダンスや参考資料をいただければ幸いです。 ありがとう、よろしく。 ヴィナイ Re: S32K344 Hanging issue こんにちは@vinaykl 、 非常に古い RTD をお持ちです。 何か理由があるのでしょうか？ RTD 2.0.0 と現在の RTD 7.0.0 の間では多くのバグが修正されています。 I2C ドライバのブロッキング API を使用すると想定しています。 代わりに、GetStatus() とタイムアウトとともに非同期転送 API を使用してください。 スレーブデバイスが SDA を低く保持し続ける場合は回復できます。I2C ユーザーマニュアルを参照してください。 セクション3.1.16バスはクリア https://www.nxp.com/docs/en/ユーザーガイド/UM10204.pdf   RTD ドライバには回復用の API がありません。 例としてはAN4803があります I2C復元関数の定義 https://www.nxp.com/docs/en/application-note/AN4803.pdf よろしくお願いいたします。 ダニエル

Zephyr SDK install error in Windows: setup.cmd Toolchain download failed Recently some Windows users started reporting issues installing the Zephyr SDK, required for building Zephyr applications.  Users first ran into this issue using NXP's MCUXpresso Installer, but had the same issue trying to manually install the Zephyr SDK. The root cause is that setup.cmd and these other tools use wget to download the individual toolchain packages.  And apparently recent changes in Windows or security settings interpret this wget download as unsecure, and wget is blocked. Context The Zephyr SDK is a package of multiple toolchains that support all the hardware platforms and CPU architectures available in Zephyr.  The binary bundle releases for download are available in two options: Minimal and Full.  For example, these bundles can be downloaded here for v0.17.4, currently the latest release. The Full bundle is a large download and includes all the toolchains and other tools in that download package.  The Minimal bundle is much smaller and does not contain any toolchains and allows users to choose the toolchains to download and install.  Minimal has an extra step after download to run the setup script and the user selects the tools to download.  In Windows, this script is setup.cmd. If installing the Minimal bundle and wget downloads are blocked for setup.cmd, then the Zephyr SDK install fails.  MCUXpresso Installer v25.12 and other install options use the Minimal bundle, and can be blocked by this issue. Workaround NXP is working on improving the MCUXpresso Installer to address this issue.  But in the meantime, downloading and installing the Full bundle avoids using wget and avoids this issue.   Download the Full bundle, here for v0.17.4, and extract the bundle in your user folder.  After extracting, the full Windows path will be  C:\Users\ \zephyr-sdk-0.17.4 .  West and other build tools will find this folder during the build.  The Zephyr SDK can also be installed elsewhere using an environment variable, see the Zephyr SDK documentation.  After extracting, run the setup.cmd to finish setup.  But with the Full install, setup.cmd will not need to download with wget. Be aware, this article was written when v0.17.4 was the latest release of the Zephyr SDK.  Check here for the latest release. Return to Zephyr Knowledge Hub