Multi Source Translation Content

取消
显示结果 
显示  仅  | 搜索替代 
您的意思是: 

Multi Source Translation Content

讨论

排序依据:
1080p RTSP IPカメラ用のNXP i.MX プロセッサの推奨 こんにちは、皆さん 1080p RTSP IPカメラストリームを処理できる、最も安価なNXP i.MX プロセッサーを誰か教えてもらえますか? 私の要望は以下の通りです。 1つのRTSP IPカメラ入力 2 1080p解像度 3 約25~30 FPS 4 この問題を安定して扱える、最も低コストで i.MX プロセッサ/ボードを探しています 主な目的は、可能な限り低いハードウェアコストで1080pのRTSPカメラストリームを受信し、処理/表示することです。 もし同じようなケースで低コストの i.MX プロセッサを試したことがある方がいれば、ぜひおすすめや体験を共有してください。 よろしくお願いします! Re: Recommendation for NXP i.MX Processor for 1080p RTSP IP Camera こんにちは、 IPカメラを使った純粋な受信・表示アプリケーションとしては、i.MX8MMを検討してください。なぜなら、1080p60デコード対応の専用ハードウェアVPUが含まれているからです。 よろしくお願いいたします。
查看全文
MCXN947 DLL auto-adjusted function not working Hello, I'm using the MCXN947 via FlexSPI with an OctalRAM (IS66WVO32M8DALL-200BLI). The FlexSPI root clock is supplied at 150 MHz via PLL1, and since the RAM operates in DDR mode, I have an output clock rate of 75 MHz. The `flexspi_device_config_t` has the following parameters: flexspi_device_config_t psram_config = { .flexspiRootClk = 150000000U, .isSck2Enabled = false, .flashSize = OCTALRAM_ISSI_SIZE, .CSIntervalUnit = kFLEXSPI_CsIntervalUnit1SckCycle, .CSInterval = 2, .CSHoldTime = 2, .CSSetupTime = 2, .dataValidTime = 2, .columnspace = 4, .enableWordAddress = false, .AWRSeqIndex = HYPERRAM_CMD_LUT_SEQ_IDX_WRITEDATA, .AWRSeqNumber = 1, .ARDSeqIndex = HYPERRAM_CMD_LUT_SEQ_IDX_READDATA, .ARDSeqNumber = 1, .AHBWriteWaitUnit = kFLEXSPI_AhbWriteWaitUnit2AhbCycle, .AHBWriteWaitInterval = 0, .enableWriteMask = true, }; To initialize FlexSpi, I use the SDK FLEXSPI_DRIVER, version 2.6.0. When I configure the delay cells using the auto-adjusted function (as described in the manual under section 10.3.15.6, “DLL configuration for sampling”) with the following values: • SLVDLYTARGET=0x0F (divider 16/32 * root_clock = 3.33 ns) • REFPHASEGAP=0x02 • DLLEN=0x01 • OVRDEN=0x01 After waiting for the ASLVLOCK and AREFLOCK lock bits, I get 0x01 for ASLVSEL and 0x00 for AREFSEL. Consequently, the RAM's read and write functions do not work, since the set delay time is approximately 120 ps! /* Configure DLL. */ configValue = FLEXSPI_CalculateDll(base, config); base->DLLCR[index] = configValue; /* DLL neu kalibrieren */ base->DLLCR[0] |= FLEXSPI_DLLCR_DLLRESET_MASK; base->DLLCR[0] &= ~FLEXSPI_DLLCR_DLLRESET_MASK; /* Exit stop mode. */ base->MCR0 &= ~FLEXSPI_MCR0_MDIS_MASK; /* Lock abwarten */ while ((base->STS2 & (FLEXSPI_STS2_AREFLOCK_MASK | FLEXSPI_STS2_ASLVLOCK_MASK)) != (FLEXSPI_STS2_AREFLOCK_MASK | FLEXSPI_STS2_ASLVLOCK_MASK)) { } SDK_DelayAtLeastUs(10U, CLOCK_GetCoreSysClkFreq()); Even if I use different values for SLVDLYTARGET, the output of ASLVLOCK and AREFLOCK does not change. However, if I set the delay time to a fixed value using the registers OVRDEN=0x01 and OVRDVAL=0x1b (corresponding to a delay time of approximately 3.36 ns), reading from and writing to RAM works without any problems. However, since the root clock is greater than 100 MHz, NXP recommends using the DLL's auto-adjustment feature. Unfortunately, it doesn't seem to be able to determine the correct delay time! Communication & Control(I3C | I2C | SPI | FlexCAN | Ethernet | FlexIO) Core and Memory MCXN Re: MCXN947 DLL auto-adjusted function not working Hi @IbhDaniel  Thank you for the post! The MCXNx4 Reference Manual indicates that the serial root clock is the FlexSPI core clock (see Table 79. Clock Usage). In your case, this clock is configured to 150 MHz. I also see that you have implemented the DLL sampling configuration, and the auto-calibration path appears to be the correct approach. The settings SLVDLYTARGET = 0x0F and DLLEN = 0x01 were configured correctly. The only issue identified was OVRDEN = 0x01 instead of 0x00, which disables the auto-calibration output path and causes ASLVSEL = 0x01 and AREFSEL = 0x00 regardless of the SLVDLYTARGET value. I would just like to confirm that the above analysis applies to your implementation. Could you please verify that: MCR0[RXCLKSRC] = 3h (Flash-memory-provided read strobe and input from DQS pad) is being used in your configuration? Re: MCXN947 DLL auto-adjusted function not working Hi Carlos, Thanks for your reply. Sorry, that was a typo on my part, I set the OVRDEN bit to 0. In the screenshot of the MCU register, you can also see that OVRDEN was set to value 0. I’m using the OctalRam IS66WVO32M8DALL-200BLI, if I understand correctly, this module sends the DQS signal to the MCU. Re: MCXN947 DLL auto-adjusted function not working I checked it again, and the MCR0[RXCLKSRC] bit is set to 3h in the MCU. Re: MCXN947 DLL auto-adjusted function not working Hi @IbhDaniel, Could you please verify that MCR0[RXCLKSRC] = 3h (Flash-memory-provided read strobe input from the DQS pad) is being used in your configuration? This point is important because auto-adjustment/calibration is only supported when the DQS signal is sourced from the external DQS pad. If a different RXCLKSRC setting is selected, the automatic delay adjustment mechanism will not operate as expected. Re: MCXN947 DLL auto-adjusted function not working Hi @IbhDaniel  Thank you for the confirmation, I'll review this with the internal team. This may take some time. We appreciate your patience.  In the meanwhile, please use the workaround you find doing the manual calibration.  Apologize the inconvenience this may cause. 
查看全文
关于 imx6q DDR 压力测试 我正在对 i.mX6Q 进行 DDR 压力测试,需要知道应该使用哪个 Excel 文件。 我已获取到 `MX6Q_SabreSD_DDR3_register_programming_aid_v2.5.xlsx` 文件;请问这是否是正确的文件? 我目前使用的是三星 K4B4G16 256M×16 芯片(4 颗芯片共 2GB),但测试未能完成,并返回错误“未启用芯片选择”。 我该如何解决这个问题? 谢谢。 Re: about imx6q ddr stresstest 嗨@GavinChen 此 RPA 表适用于 i.MX6Q。 请分享您的RPA能力。 B.R
查看全文
Migrating custom model from S32K3xx MBDT 1.5.0 to 1.8.0, Hardware Settings error Hi NXP Support Team, We need your assistance migrating an existing Simulink model from Model-Based Design Toolbox for S32K3xx version 1.5.0 to version 1.8.0. Our model incorporates our custom IOC toolbox and previously worked with MBDT 1.5.0. After upgrading to 1.8.0 while using MATLAB/Simulink R2024b, our engineer encounters an error when opening the model’s Hardware Settings. The steps to reproduce are: 1. Install MBDT for S32K3xx version 1.8.0. 2. Open our existing demo model, IOC_DemoPrj.slx. 3. Select HARDWARE → Hardware Settings. The Configuration Parameters dialog fails to open and displays this error: Output argument "out" (and possibly others) not assigned a value in the execution with "mbd_s32k3.nxp.target.get_target_memory_entries" function. The dialog also references getTargetHardwareDetailWidgets.p. Please see the attached screenshot for the full message. We contacted MathWorks Technical Support under case #09014041. They advised us to consult NXP because the MBDT add-on is developed by NXP; the root cause has not yet been confirmed. Could you please help us with the following? 1. Migration procedure: What is the supported process for migrating a model from MBDT 1.5.0 to 1.8.0? Is a migration guide or conversion utility available, and can we upgrade directly? 2. Error diagnosis: Is this get_target_memory_entries error a known issue? Are there any applicable patches or workarounds? 3. Existing configuration: Does the model’s hardware, target memory, or peripheral configuration need conversion or regeneration? If so, how should we perform this when Hardware Settings cannot open? 4. Custom IOC toolbox: Which changes between these versions could require updates to our custom blocks, model callbacks, or build integration? Please identify the relevant interfaces and recommended changes. 5. Diagnostic information: What model files, configuration files, logs, and installation details would you need to determine whether this is a migration, installation/path, or custom toolbox integration issue? Our goal is to retain the existing IOC functionality and make the changes necessary to configure, build, and run the model successfully with MBDT 1.8.0. Thanks.
查看全文
i.MX8DXL EVK (J20) の TAMPER_OUT0/TAMPER_IN4 アクティブタンパーループ用の正しい snvs_cfg 値 こんにちは、 U-Boot を介して、i.MX8DXL EVK (MCIMX8DXL-WEVK) 上の外部アクティブタンパーループを検証しています。 基板の回路図から、J20(TAMPERヘッダー、1x3)の配線が以下のようになっていることを確認しました。 - ピン 1 = TAMPER_IN4 (ネット SNVS.TAMPER_IN4、ボール AJ13) - ピン2 = GND - ピン3 = TAMPER_OUT0 (ネットSNVS.TAMPER_OUT0、ボールAP22) これらは専用のSNVSピンであり、TAMPER_OUT1-4/IN0-3のようにSAI2/SAI3と共有されていません。 使用可能な U-Boot コマンド: tamper_pin_cfg、snvs_cfg (サブレジスタ hp.lock、hp.secvio_intcfg、hp.secvio_ctl、lp.lock、lp.secvio_ctl、lp.tamper_filt_cfg、lp.tamper_det_cfg、lp.tamper_det_cfg2、lp.tamper_filt1_cfg、lp.tamper_filt2_cfg、lp.act_tamper1_cfg ~ lp.act_tamper5_cfg、lp.act_tamper_ctl、lp.act_tamper_clk_ctl、lp.act_tamper_routing_ctl1、lp.act_tamper_routing_ctl2 を含む)、snvs_sec_status、snvs_clear_status。 TAMPER_OUT0/TAMPER_IN4はアクティブなタンパーペアを形成するため、私の質問は次のとおりです。 1. どのlp.act_tamperN_cfgチャネル(1-5)がTAMPER_OUT0に対応しているか? 2. lp.act_tamper_routing_ctl1/routing_ctl2ルートTAMPER_OUT0のパターンの値をTAMPER_IN4と比較してチェックする価値は? 3. このチャネルのパターンクロックを可能にするlp.act_tamper_clk_ctlの値は何? 4. このチャネルのアクティブ改ざん検出を可能にするグローバルなlp.act_tamper_ctl価値は何でしょうか? 目標:J20ピン1~3間のジャンパーを閉じるとsnvs_sec_statusでセキュアと表示され、ジャンパーを開くと違反が発生するようにする。 i.MX8DXLにおける外部アクティブタンパー検証に関するリファレンステスト手順またはアプリケーションノートはありますか? よろしくお願いします!
查看全文
MCXN947 DLL 自动调整功能无法正常工作 你好, 我正在使用 FlexSPI 连接 MCXN947,并搭配 OctalRAM (IS66WVO32M8DALL-200BLI)。 FlexSPI 根时钟通过 PLL1 以 150 MHz 的频率提供,由于 RAM 以 DDR 模式运行,因此我的输出时钟频率为 75 MHz。 `flexspi_device_config_t` 具有以下参数: flexspi_device_config_t psram_config = { .flexspiRootClk = 150000000U, .isSck2Enabled = false, .flashSize = OCTALRAM_ISSI_SIZE, .CSIntervalUnit = kFLEXSPI_CsIntervalUnit1SckCycle, .CSInterval = 2, .CSHoldTime = 2, .CSSetupTime = 2, .dataValidTime = 2, .columnspace = 4, .enableWordAddress = false, .AWRSeqIndex = HYPERRAM_CMD_LUT_SEQ_IDX_WRITEDATA, .AWRSeqNumber = 1, .ARDSeqIndex = HYPERRAM_CMD_LUT_SEQ_IDX_READDATA, .ARDSeqNumber = 1, .AHBWriteWaitUnit = kFLEXSPI_AhbWriteWaitUnit2AhbCycle, .AHBWriteWaitInterval = 0, .enableWriteMask = true, }; 为了初始化 FlexSpi,我使用了 SDK FLEXSPI_DRIVER,版本 2.6.0。 当我使用自动调整功能(如手册第 10.3.15.6 节“采样 DLL 配置”中所述)配置延迟单元时,使用以下值: • SLVDLYTARGET=0x0F(分频器 16/32 * 根时钟 = 3.33 ns) • REFPHASEGAP=0x02 • DLLEN=0x01 • OVRDEN=0x01 在等待 ASLVLOCK 和 AREFLOCK 锁定位之后,我得到 ASLVSEL 为 0x01,AREFSEL 为 0x00。因此,RAM 的读取和写入功能无法工作,因为设置的延迟时间约为 120 ps! /* Configure DLL. */ configValue = FLEXSPI_CalculateDll(base, config); base->DLLCR[index] = configValue; /* DLL neu kalibrieren */ base->DLLCR[0] |= FLEXSPI_DLLCR_DLLRESET_MASK; base->DLLCR[0] &= ~FLEXSPI_DLLCR_DLLRESET_MASK; /* Exit stop mode. */ base->MCR0 &= ~FLEXSPI_MCR0_MDIS_MASK; /* Lock abwarten */ while ((base->STS2 & (FLEXSPI_STS2_AREFLOCK_MASK | FLEXSPI_STS2_ASLVLOCK_MASK)) != (FLEXSPI_STS2_AREFLOCK_MASK | FLEXSPI_STS2_ASLVLOCK_MASK)) { } SDK_DelayAtLeastUs(10U, CLOCK_GetCoreSysClkFreq()); 即使我使用不同的 SLVDLYTARGET 值,ASLVLOCK 和 AREFLOCK 的输出也不会改变。 但是,如果我使用寄存器 OVRDEN=0x01 和 OVRDVAL=0x1b 将延迟时间设置为固定值(对应于大约 3.36 ns 的延迟时间),则从 RAM 读取和写入数据都不会出现任何问题。 但是,由于根时钟大于 100 MHz,NXP 建议使用 DLL 的自动调整功能。 很遗憾,它似乎无法确定正确的延迟时间! 通信与控制(I3C | I2C | SPI | FlexCAN | 以太网 | FlexIO) 核心与内存 MCX N Re: MCXN947 DLL auto-adjusted function not working 嗨@IbhDaniel 谢谢你的帖子! MCXNx4 参考手册指出,串行根时钟是 FlexSPI 内核时钟(见表 79)。时钟使用情况)。就你的情况而言,这个时钟配置为 150 MHz。 我还看到您已经实现了 DLL 采样配置,自动校准路径似乎是正确的方法。设置 SLVDLYTARGET = 0x0F 和 DLLEN = 0x01 配置正确。唯一发现的问题是 OVRDEN = 0x01 而不是 0x00,这会禁用自动校准输出路径,并导致 ASLVSEL = 0x01 和 AREFSEL = 0x00,而不管 SLVDLYTARGET 值如何。 我只想确认以上分析是否适用于您的实现。请您确认一下,您的配置中是否使用了以下设置:MCR0[RXCLKSRC] = 3h(闪存提供的读取选通信号和来自 DQS 焊盘的输入)? Re: MCXN947 DLL auto-adjusted function not working 嗨,卡洛斯, 谢谢你的回复。 抱歉,这是我的笔误,我把 OVRDEN 位设置为 0 了。在 MCU 寄存器的截图中,您也可以看到 OVRDEN 的值被设置为 0。 我正在使用 OctalRam IS66WVO32M8DALL-200BLI,如果我理解正确的话,这个模块会将 DQS 信号发送到 MCU。 Re: MCXN947 DLL auto-adjusted function not working 嗨@IbhDaniel , 请您确认一下,您的配置中是否使用了 MCR0[RXCLKSRC] = 3h(从 DQS 焊盘读取闪存提供的选通输入)? 这一点很重要,因为只有当 DQS 信号来自外部 DQS 垫时,才支持自动调整/校准。如果选择了不同的 RXCLKSRC 设置,则自动延迟调整机制将无法按预期运行。 Re: MCXN947 DLL auto-adjusted function not working 我再次检查了一下,MCU 中的 MCR0[RXCLKSRC] 位设置为 3h。 Re: MCXN947 DLL auto-adjusted function not working 嗨@IbhDaniel 感谢您的确认,我会和内部团队一起审核。这可能需要一些时间。感谢您的耐心等待。 在此期间,请使用您找到的手动校准变通方法。 由此造成的不便,我们深表歉意。
查看全文
RT685 DSP image uses cached binary instead of newly built in Zephyr sysbuild on MacOS Platform: MacOS 15.6.1 (24G90) VS Code (Version: 1.112.0 (Universal)) MCUXpresso for VS Code: 26.8.29 Zephyr toolchain: zephyr-sdk-1.0.1, zsdk nxp-v4.4.1.1 Application: amp_blinky imported as zephyr-freestanding Board: MIMXRT685-EVK Description: I am setting up dev environment on MacOS, same steps were working fine on my Linux machine. While build and flash threw no critical warning/error with MCUXpresso, application was running fine on both Arm and DSP cores. Then I edited the code under remote/src and remote/prj.conf, and flash it after a pristine build. However, the DSP core still ran the previous image before editing. Below are some of the interesting behaviors: I tried to edit the Arm core code too, but that change was applied successfully. Changes in the DSP core code can trigger a non-pristine build instead of showing "no work to do." Disabling CCACHE in cmake seems to solve the issue So far to me, it looks like a cahce-related issue that the compiler ignores the changes in the DSP image while running sysbuild, and uses the cached binary, regardless it has been rebuilt. It is probably caused by nxp_zephyr/zephyr/samples/boards/nxp/adsp/rtxxx/common/src/dspimgs.S isn't updated. Also, it might be a MacOS-only issue since I didn't notice it on my Linux machine. Is this a known issue? Is there an elegant solution instead of disabling CCACHE? Best Regards, Yue ZEPHYR-OS-EDGE  i.MXRT 600 Re: RT685 DSP image uses cached binary instead of newly built in Zephyr sysbuild on MacOS Dear @YueZ , Thank you for your questions. So far, this is not a known issue on our side. To help identify the root cause, could you please check whether the following outputs are updated consistently? The DSP BIN generated by the remote build process. The object file generated from dspimgs.S. The final Arm BIN that is actually programmed onto the device. If the DSP BIN has been updated, but the object file generated from dspimgs.S has not, one possible reason is that the build system did not update the DSP BIN timestamp. As a result, the dependency check may have skipped recompiling dspimgs.S. We recommend adding the following content to the CMake configuration responsible for dspimgs.S to ensure changes in the DSP BIN trigger a rebuild: set(DSP_BIN_DIR ${CMAKE_BINARY_DIR}/../remote/zephyr) set_property(SOURCE ${CMAKE_CURRENT_SOURCE_DIR}/src/dspimgs.S PROPERTY OBJECT_DEPENDS ${DSP_BIN_DIR}/zephyr_reset.bin ${DSP_BIN_DIR}/zephyr_text.bin ${DSP_BIN_DIR}/zephyr_data.bin ) (Please also verify that the actual file path is correct.) Please let us know if you have any questions.   Best Regards, Shelly Re: RT685 DSP image uses cached binary instead of newly built in Zephyr sysbuild on MacOS Hello Shelly, Thanks for your reply! I checked the timestamps of the three DSP BINs under build/remote/zephy, the final Arm BIN, and the dspimgs.S.obj under build/amp_blinky/CMakeFiles/app.dir/.../adsp/rtxxx/common/src/, they were all updated by either pristine or non-pristine build. I also tried the recommended CMake configuration by replacing  set_source_files_properties( "${CMAKE_CURRENT_LIST_DIR}/src/dspimgs.S" OBJECT_DEPENDS ${HIFI4_BUILD_DIR}/zephyr.elf )   with   set(HIFI4_BIN_DEPS "${HIFI4_BUILD_DIR}/zephyr.elf" "${HIFI4_BUILD_DIR}/zephyr.reset.bin" "${HIFI4_BUILD_DIR}/zephyr.text.bin" "${HIFI4_BUILD_DIR}/zephyr.data.bin" ) set_source_files_properties( "${CMAKE_CURRENT_LIST_DIR}/src/dspimgs.S" PROPERTIES OBJECT_DEPENDS "${HIFI4_BIN_DEPS}" ) in dsp-load.cmake, and verified the change by `ninja -C build/amp_blinky -t query build/.../dspimgs.S.obj`   But unfortunately, the issue persists. Then I did another test as below: add `printk("TESTCCACHE");` to remote/src/main.c build call `strings build/.../dspimgs.S.obj | grep TESTCCACHE` call `strings build/remote/zephyr/zephyr.text.bin build/remote/zephyr/zephyr.data.bin | grep TESTCCACHE` Step 3 returned nothing while step 4 found the string. Then, I ran the test again with CCACHE disabled, and TESTCCACHE was found in both. It looks like dspimgs.S.obj did get its timestamp updated without loading the correct binaries when CCACHE is enabled. I would appreciate any thoughts on this. Best Regards, Yue Re: RT685 DSP image uses cached binary instead of newly built in Zephyr sysbuild on MacOS Hello Shelly, Yes, CCACHE_RECACHE=1 works. BTW, I disable CCACHE by setting USE_CCACHE to 0 in CMakeLists. As for CCACHE_DISABLE, I have to explicitly set it in a west workspace terminal to make it work, which isn't quite ideal for using MCUXpresso for VS Code. The same thing goes for CCACHE_RECACHE, that I cannot use it by adding to CMakeLists. Best Regards, Yue Re: RT685 DSP image uses cached binary instead of newly built in Zephyr sysbuild on MacOS Dear @YueZ , Could you please try: CCACHE_RECACHE=1 ?   Unlike CCACHE_DISABLE, which completely bypasses ccache and performs a full rebuild without reading or writing any cache entries, CCACHE_RECACHE=1 forces regeneration of all outputs and updates the cache with the newly built results. If the issue disappears with CCACHE_RECACHE=1, it would indicate that the root cause is likely old cache contents. If the problem persists, it would suggest that the issue is related to ccache itself rather than a specific cached entry. Best Regards, Shelly  
查看全文
针对1080p RTSP IP摄像机,推荐使用NXP i.MX处理器 大家好, 请问哪位可以推荐一款价格最低、能够处理 1080p RTSP IP 摄像头视频流的 NXP i.MX 处理器? 我的要求是: 1 个 RTSP IP 摄像头输入 2. 1080p分辨率 3. 大约 25–30 帧/秒 4. 寻找能够可靠处理此任务的最低成本 i.MX 处理器/主板 主要目标是以尽可能低的硬件成本接收和处理/显示 1080p RTSP 摄像头流。 如果有人针对类似用途测试过低成本的 i.MX 处理器,请分享您的推荐和经验。 谢谢您! Re: Recommendation for NXP i.MX Processor for 1080p RTSP IP Camera 你好, 对于使用 IP 摄像机的纯粹接收/显示应用,您可以考虑 i.MX8MM,因为它包含一个专用的硬件 VPU,能够解码 1080p60。 顺祝商祺!
查看全文
imx6q DDRストレステストについて i.mX6QでDDRストレステストを実行しているのですが、どのExcelファイルを使用すればよいか知りたいです。 `MX6Q_SabreSD_DDR3_register_programming_aid_v2.5.xlsx`というファイルを入手しましたが、これは正しいファイルでしょうか? 現在、Samsung K4B4G16 256M×16チップ(合計2GBのチップ4個)を使用していますが、テストが完了しず、「チップセレクトが有効になっていません」というエラーが表示されます。 この問題をどう解決すればいいでしょうか? ありがとう。 Re: about imx6q ddr stresstest こんにちは、 @GavinChen さん。 このRPAテーブルはi.MX6Qに適しています。 あなたのRPAに関するご意見をお聞かせください。 B.R
查看全文
FlexIO BiSS-C 主设备:MA 时钟计数无法适应 ACK 周期,CRC 在 2.5 MHz 时校验失败 我正在使用 MIMXRT1186 和 SDK 的flexio_biss_polling_transfer示例与 BiSS-C 绝对编码器(24 位 ST + 16 位 MT)进行通信。 问题: 在500 kHz时,CRC 校验通过,位置数据正确。 在2.5 MHz 频率下,CRC 校验总是失败。编码器的 ACK 周期约为11.8 µs ,这在 2.5 MHz 频率下大约相当于30 个 MA 时钟周期。 示波器观察显示,FlexIO 主设备从帧的开头就发送固定数量的 MA 时钟,而没有根据 ACK 周期进行调整。这 30 个 ACK 低电平位被采样到 64 位接收移位器中,从而将实际的 START + SCD 数据推出了移位窗口。FLEXIO_BISS_CalFrameHeadLen()返回值介于 12 和 34 之间,并且BISS_VerifyFrame()校准失败。 我对BiSS-C的理解是: 该协议要求 MA 在 ACK 期间继续运行,因为编码器需要这些时钟来推进其内部状态机,最终结束 ACK 并发送 START 位。因此,正确的主控行为是: MA 从帧的开始就持续发送时钟信号,包括在 ACK 期间。 主监视器 SL。 主控器持续统计已发送的 MA 时钟数。当 SL 变为高电平(ACK 结束,START 位到达)时,主设备会记录 ACK 消耗了多少个时钟周期,然后计算完成帧还需要多少个时钟周期。 我的问题: FlexIO 的定时器使用固定的timerCompare值一次性发送预定义数量的时钟信号。FlexIO 是否有任何机制支持上述自适应行为,即根据帧期间的 SL 边沿动态调整剩余的 MA 时钟信号数量? 具体来说: FlexIO 的定时器能否使用 SL 边沿作为触发信号来停止、RESET 或重新加载定时器,以便主设备能够确定 ACK 何时结束,然后发送剩余的时钟信号? 如果 FlexIO 无法做到这一点,NXP 建议采用什么方案来实现支持长 ACK 周期的 BiSS-C 主设备(例如,eFlexPWM、LPSPI 或基于 FPGA 的解决方案)? 设置: MCUXpresso SDK for MIMXRT1186 驱动程序: fsl_flexio_biss.c / .h 示波器监测 MA (D02) 和 SL (D00) 谢谢您的指导。 回复: FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz 亲爱的@rejust , 感谢您的回复。这对其他面临同样问题的人会非常有帮助。   顺祝商祺! 雪莉     回复: FlexIO BiSS-C master: MA clock count cannot adapt to ACK period, CRC fails at 2.5 MHz 更新:NXP 已发布官方示例来解决此问题。 AN15161 — MCX A366 上 FlexIO 实现的 BiSS-C 接口 项目:an-mcxa366-bissc-interface-using-flexio(NXP 应用代码中心)
查看全文
OTP_CFG_ASIL.WD_DIS = 1 の場合、FS85 が INIT_FS で永久に停止してしまうのですが、これは想定される動作でしょうか? こんにちは、 FS85(フェイルセーフSBC)を搭載したボードを起動しており、フェイルセーフの状態マシンは決してINIT_FSを離れません(FS_STATES)。FSM_STATEは6/INIT_FSのままで、MCUが設定されたウィンドウ期間に連続的なウォッチドッグリフレッシュを送信します。 データシート(Rev 9、§14.3、p.18)によると、 「最初の正常なウォッチドッグ更新でINIT_FSが閉じられます。」弊社側では、OTP_CFG_ASIL.WD_DIS = 1(OTPによってウォッチドッグ監視が無効になっている)となっています。 スタック状態にある間もレジスタ読み取りをサポートする(ウォッチドッグ評価ロジックがそもそも実行されないことと完全に一致する): FS_I_WD_CFG.WD_ERR_CNT = 0、 WD_RFR_CNT = 0(決して動かない) FS_DIAG_SAFETY.BAD_WD_DATA = 0、 WDタイミング不良 = 0 (ラッチしない) FS_STATES.REG_CORRUPT = 0、 OTP_破損 = 0(INIT_FSレジスタ/register_NOTの不一致を除外) 質問: WD_DIS = 1が構造的にINIT_FSを離れられないのは予想・文書化されているのでしょうか(WDがOTP無効になっていると閉じる「良いウォッチドッグ更新」イベントがINIT_FS生成されないため)?あるいは、OTPによってウォッチドッグが無効になっている場合に、INIT_FSを閉じてNORMAL_FSにアクセスするための、文書化された別の手順はありますか? データシート セクション 14.1/14.3VALID_WD = 0 は OTP によって WD が無効になっているときに発生すると記述されていますが、INIT_FS -> WAIT_ABIST2 遷移の結果については明示的に述べられていません。何かご説明や、関連するアプリケーションノートの参考になることを教えていただけると助かります。 ありがとう、ソフィー FS85&FS84 Re: FS85 stuck in INIT_FS forever when OTP_CFG_ASIL.WD_DIS = 1 — is this expected? こんにちは、ソボ 良い一日! 調査の過程で似たような事件に関する情報を見つけ、その調査を担当した同僚と共に検討しています。ただし、事件の性質上、より自由かつ安全に情報を共有するためには、公式ウェブサイトでチケットを提出していただく必要があります。 ご理解いただきありがとうございます。 良い一日をお過ごしください。幸運を祈ります。
查看全文
S32K344 Kicad symbols and footprints Hello, Is there a KiCad library available for the S32K344 MCU family, including schematic symbols, footprints and 3D models (STEP)? Thank you. Re: S32K344 Kicad symbols and footprints Thanks. So I figure that I have to design the kicad symbol, footprint and 3D models by myself. Re: S32K344 Kicad symbols and footprints Hi @manu_fenixecu  In case of S32K3, we provide 3D STEP files and symbols and footprints for CADENCE Allegro. It can be found in Hardware Design Package: https://www.nxp.com/webapp/Download?colCode=S32K3_HW-DesignPackage Regards, Lukas
查看全文
请问LS1021A的IFC接口的ip_clk频率范围是多少? 你好, 我在规格书(例如数据手册、ARM 文档和检查清单)中找不到 LS1021A 的 IFC 接口的 ip_clk 频率范围。请问您能告诉我吗? 提前感谢! 顺祝商祺! 杰森 QorIQ LS1设备 Re: Could you please tell me the ip_clk frequency range for IFC interface of LS1021A? LS1021A 上 IFC ip_clk 没有单独指定的最小/最大频率范围。ip_clk 是内部 IFC 模块时钟,等于处理器的平台时钟;它不是接口引脚时钟。数据手册明确指出 IP_CLK 是内部信号,不能通过接口引脚使用。 对于标准的LS1021A时钟配置: 参考手册将平台 PLL 描述为生成 300 MHz 平台时钟,并且有记录的 RCW 示例使用 SYSCLK = 100 MHz 和 SYS_PLL_RAT = 3,产生 ip_clk = 300 MHz。
查看全文
Could you please tell me the ip_clk frequency range for IFC interface of LS1021A? Hi, I can't find the  ip_clk frequency range for IFC interface of LS1021A in the spec such as datasheet, ARM and checklist. Could you please tell me it? Thanks in advance! Best regards! Jason QorIQ LS1 Devices Re: Could you please tell me the ip_clk frequency range for IFC interface of LS1021A? There is no separately specified minimum/maximum frequency range for IFC ip_clk on LS1021A . ip_clk is the internal IFC module clock , equal to the processor’s platform clock ; it is not an interface pin clock. The datasheet explicitly says that IP_CLK is internal and unavailable on the interface pins. For the standard LS1021A clock configuration: The reference manual describes the platform PLL as generating a 300 MHz platform clock , and a documented RCW example uses SYSCLK = 100 MHz with SYS_PLL_RAT = 3 , producing ip_clk = 300 MHz .
查看全文
FreeMasterにGUI Guiderを統合することは不可能です 親愛なるみんな FreeMASTERのウェブページには、GUI GiiderがFreeMAsterでウィジェット作成をサポートしていることが示されていますが、利用可能なFreeMasterバージョン2.01および動画もサポートしています。 https://community.nxp.com/t5/MCUXpresso-Training-Hub/FreeMASTER-Gui-Guider-integration/ta-p/1924225 GUI GuiderをFreeMASTERに統合する方法を示してください。ただし、GUI Guider 2.01には「FreeMASTERサーバーへのリンク」もFreeMASTER構成への参照もありません。さらに、NODE RedはFREEMasterではサポートされていません(ライトバージョンのみサポートされています)。つまり、FreeMasterできれいなウィジェットを作る方法はありません 正しいのでしょうか? 尊重する パオロ FreeMASTERでGUI Guiderを使用することは可能ですか?また、どのように使用すればよいですか?適切な動画やアプリのノートを教えてもらえますか? ありがとう パオロ Re: Impossible to integrate GUI Guider in FreeMaster 親愛なるみんな 内部NXPのチケットシステムによると、Gui Guider 2.01はFreeMasterに統合できず、次世代のみが統合可能です。現時点では、Gui Guider 2.01 v1.10を使用する必要があります。 よろしくお願いします。 パオロ
查看全文
当 OTP_CFG_ASIL.WD_DIS = 1 时,FS85 一直卡在 INIT_FS 状态——这是预期行为吗? 您好, 我们正在启动一块带有 FS85(故障保护 SBC)的板子,但故障保护状态机永远不会离开 INIT_FS(即使 MCU 在配置的窗口周期内发送连续的看门狗刷新,FS_STATES.FSM_STATE 也无限期地保持在 6 / INIT_FS)。 根据数据手册(修订版 9,第 14.3 节,第 18 页): “第一次成功的看门狗刷新会关闭 INIT_FS。”就我们而言,OTP_CFG_ASIL.WD_DIS = 1(OTP 已禁用看门狗监控)。 支持在卡住时读取寄存器(这与看门狗评估逻辑根本不运行的情况完全一致): FS_I_WD_CFG.WD_ERR_CNT = 0, WD_RFR_CNT = 0(永不移动) FS_DIAG_SAFETY.BAD_WD_DATA = 0, WD 时序错误 = 0(永不锁定) FS_STATES.REG_CORRUPT = 0, OTP_CORRUPT = 0(排除 INIT_FS 寄存器/寄存器非值不匹配的情况) 问题: WD_DIS = 1 是否会在结构上阻止离开 INIT_FS(因为当 WD 被 OTP 禁用时,永远无法生成关闭 INIT_FS 的“良好看门狗刷新”事件)?或者,当 OTP 禁用看门狗时,是否有其他已记录的路径可以关闭 INIT_FS 并到达 NORMAL_FS? 数据手册第 14.1/14.3 节状态 VALID_WD = 0“当 WD 被 OTP 禁用时”,但没有明确说明 INIT_FS -> WAIT_ABIST2 转换的后果。如有任何说明或相关应用笔记的链接,敬请指正。 谢谢你,索菲。 FS85&FS84 Re: FS85 stuck in INIT_FS forever when OTP_CFG_ASIL.WD_DIS = 1 — is this expected? 你好 sobo 再会! 在调查过程中,我发现了一个类似案例的信息,我正在与负责审查该案例的同事一起审查;但是,鉴于该案例的性质,您需要在我们的官方网站上开一个工单,以便我们能够更自由、更安全地共享信息。 感谢您的理解。 祝你今天过得愉快,一切顺利。
查看全文
The S32K312mcal configuration for Grypto is not in the corresponding memory. Hello: The code uses mcal (RTD 5.0) and HSE (HyperSE 0.6.0) as the driver. All calls to the grypto service using the code generated by mcal return a response. #define HSE_SRV_RSP_NOT_SUPPORTED (( hseSrvResponse_t ) 0xAA55A11EUL ) /**< @brief The operation or feature not supported. */ Then I tried calling the HSE interface directly and it worked fine. Why is that? Shouldn't the corresponding data be in the "no" field? In the cacheable locations, I see in the map... Could this be the reason why there's nothing in this section? Also, this is different from what I'm using. Does it matter? If you see this, please answer my question and provide a solution for how to use the mcal code correctly. Thank you very much Re: S32K312mcal配置Grypto不在对应的内存 Hi @li5920o  According to Crypto_43_HSE_MemMap.h, CRYPTO_43_HSE_START_SEC_VAR_SHARED_CLEARED_UNSPECIFIED_NO_CACHEABLE should force a variable into .mcal_shared_bss. According to your map file, such section exists in the linker file. It looks like some problem in compiler settings. Could you take a screenshot of all compiler settings? especially: C Compiler - Optimization C Compiler - Miscellaneous C Compiler - Preprocessor Could you also send me build log from the console and also all *.args files from your project? Clean the project before the build. Thanks. Regards, Lukas Re: S32K312mcal配置Grypto不在对应的内存 Hello, thank you very much for your reply. The attachment contains the args file and screenshots. The build logs are located in the /console_log folder. The configuration settings were basically unchanged; the only change was likely the GCC version (reason for the change: when I first downloaded it, installing GCC version 11.4 frequently caused issues with the compiled files failing to run, so I downloaded version 10.2 instead ). Thank you again for your reply. Re: S32K312mcal配置Grypto不在对应的内存 Hello, thank you for your reply. After enabling OS optimization as you suggested, the problem was not resolved. So, while trying to disable the following two configuration options, I accidentally discovered that disabling `-fdata-sections` resulted in the correct data configuration. I've already tested CMAC signing and verification, and they are successful. Now another question is, if disabling this option is the solution, will it have any other impact on the entire system? Because it seems to be enabled by default. Thank you very much for your reply. Re: S32K312mcal配置Grypto不在对应的内存 Hi @li5920o  I'm sorry for delayed response, we had some public holiday here.  I can see you use optimization level -O0. However, RTD was developed and tested with -Os level: It's highly recommended to use -Os. I already saw that -O0 could cause similar issues. Could you please try if this configuration makes a difference? Regards, Lukas
查看全文
NDA问题 您好,NXP, 只有公司才能申请 SJA1105PQRS_SDS 数据表的保密协议吗?我是一名独立开发者,从事电机控制解决方案的开发。未来我可能会成立一家公司。
查看全文
S32K312mcal配置Grypto不在对应的内存 您好: 使用的RTD5.0的mcal,HSE是0.6.0的驱动,这里使用mcal生成的代码调用grypto的服务全部返回 #define HSE_SRV_RSP_NOT_SUPPORTED               ((hseSrvResponse_t)0xAA55A11EUL)  /**< @brief The operation or feature not supported. */ 然后我使用直接调用hse的接口发现是正常的,这是为什么,是不是对应的数据应该在no cacheable的地方,我看map中 这个段里啥也没有,会是这个原因吗?另外这和我是使用的 有关系吗? 如果您看到麻烦回答一下我的疑问,给我可以正常使用mcal代码的解决方法 十分感谢 Re: S32K312mcal配置Grypto不在对应的内存 嗨@li5920o 根据 Crypto_43_HSE_MemMap.h,CRYPTO_43_HSE_START_SEC_VAR_SHARED_CLEARED_UNSPECIFIED_NO_CACHEABLE 应该强制将变量放入 .mcal_shared_bss 中。 根据您的映射文件,链接器文件中存在这样的部分。 看起来像是编译器设置出了问题。能否截取所有编译器设置的屏幕截图?尤其: C 编译器 - 优化 C 编译器 - 其他 C 编译器 - 预处理器 能否也把控制台的构建日志以及项目中的所有 *.args 文件发给我?版本前请清理项目。谢谢。 此致, Lukas Re: S32K312mcal配置Grypto不在对应的内存 您好,十分感谢您的回复 附件里面是args文件和截的图片 编译的构建日志放在/console_log文件夹下了 设置配置基本上没有修改过,应该只修改过GCC版本(修改原因:刚下载的时候,安装11.4的GCC经常出现编译的出的文件跑飞的问题,就又下载了10.2的版本) 再次感谢您的回复 Re: S32K312mcal配置Grypto不在对应的内存 您好,感谢回复 按照您说的开启Os优化之后,问题并没有得到解决 于是我在尝试关闭下面两个配置项的时候,偶然发现关闭 -fdata-sections 之后对应的数据正确的配置了。已经测试了一下CMAC的签名与验签是成功的了 那现在还有个问题是,如果关闭这个选项是解决方法的话,对于整个系统会不会有什么其他影响 因为好像是默认开启的 十分感谢您的回复 Re: S32K312mcal配置Grypto不在对应的内存 嗨@li5920o 很抱歉回复晚了,我们这里放了公共假期。 我看到您使用了优化级别 -O0。然而,RTD是在-Os水平下开发和测试的: 强烈建议使用 -Os。我之前已经看到 -O0 可能会导致类似的问题。请问您能否尝试一下这种配置,看看是否有所改善? 此致, Lukas
查看全文
NDAに関する質問 こんにちは、NXPさん。 データシートのNDAは企業だけが申請できますかSJA1105PQRS_SDS?私は独立系でモータ制御ソリューションを開発しています。FUTURE、会社を設立するかもしれません。
查看全文