HSE AB Swap 在裸机上运行正常，但在 S32K312 上设置 MCAL 时钟后失败。 您好， 我正在对 S32K312 MINI-EVB 进行 HSE-B AB Swap 测试，HSE 固件版本为 0.2.55.0（ab_swap 变体）。该板处于 OEM_PROD 生命周期，并且 Bank A 当前处于活动状态。两家银行的 HSE 固件版本相同。 我有一个工作参考，其中裸机主函数轮询 HSE INIT_OK，然后提交激活被动块服务。该调用返回成功，交换将在下次RESET时生效。Bank B 包含一个有效的 IVT，其指针已根据 RM00286 的第 11.3 节编译为较低的地址空间。 相同的 MU 提交代码，在 MCAL 时钟初始化后移入引导加载程序，返回 HSE 响应 55A5A26A（无效地址）。HSE INIT_OK 保持设置状态。在这种状态下，其他 HSE 服务（AES、RSA、安全散列算法(SHA)）都能正常工作。工作运行和失败运行之间的唯一区别在于，引导加载程序路径在时钟初始化期间写入 MC_CGM MUX 0 分频器寄存器，保持源在 FIRC 上，但将 AIPS_SLOW 与 HSE_CLK 的比率从 1:1（SBAF 默认值）更改为 1:4。 我的主要问题是：对于激活被动区块服务而言，无效地址响应指的是什么，因为该服务不接受任何数据结构？在 HSE 达到 INIT_OK 状态后，是否有记录在案的重新配置 MC_CGM 分频器的步骤，以保持该特定服务的可用性？ 我可以根据要求分享故障二进制文件、寄存器转储和时钟配置。 谢谢！ Re: HSE AB Swap works from bare metal but fails after MCAL clock setup on S32K312 嗨，大卫， 感谢您对 DCF 客户端的指导。为了确保我第一次就能正确设置，请您澄清以下几点： 1. 你的列表中第 5 点指出 MC_CGM MUX 0 源必须是 PLL_PHI0。这是一个硬性要求——激活被动块服务是否要求系统时钟位于 PLL 上，还是也可以与运行在 FIRC (48 MHz) 上的系统一起工作？ 2. 您能否分享一下同一份清单中的前 1 到 4 点？图片中只有第 5 点和第 6 点，我们怀疑缺少必要的前提条件。 3. 第 6 点给出了 120 MHz HSE 时钟场景下的 DCF 值。对于 48 MHz FIRC 配置，AIPS 慢时钟频率为 12 MHz（1:4 比率），应该在 UTEST_MISC DCF 记录的时钟模式和垫片控制位字段中编程什么值？ 4. S32K312 上该记录的确切 UTEST 地址是什么？是否有示例或 Design Studio / Cyclone 算法文件可供我们安全地进行编程？由于 UTEST 是一次性可编程的，我们希望在编写之前确保万无一失。 5. 除了 UTEST_MISC 之外，AB Swap 是否还需要其他 DCF 记录，例如 UTEST 中的 OTA 启用标记，或者活动和被动块中的 OTA 指示符？如果可以，也请分享一下。板卡上下文：HSE 固件 0.2.55.0 ab_swap 变体，OEM_PROD 生命周期，INIT_OK 和 OEM SU 权限位已设置。 多谢， Re: HSE AB Swap works from bare metal but fails after MCAL clock setup on S32K312 我猜你还没有安装DCF客户端，而这是你所描述的使用方法所必需的。 davidtosenovjan_0-1786371576770.png Re: HSE AB Swap works from bare metal but fails after MCAL clock setup on S32K312 1）我不想截取第 5 点的屏幕截图，但我想截取第 6 点的屏幕截图。 2）摘自RM： davidtosenovjan_0-1786445766359.png 3）关键在于比例为 1:4。此外，RM嵌入式附件（S32K3xx_DCF_clients.xlsx）中也有描述。 davidtosenovjan_1-1786445766362.png 4) 要编程的 DCF 记录地址需要您自己找出（找到第一个位置为 0xFFFF_FFFF）。具体来说，地址应该在 0x1B000780 附近，但编程前请仔细检查。 请参阅以下文档以了解 DCF 记录： https://community.nxp.com/t5/MPC5xxx-Knowledge-Base/MPC57xx-DCF-records/ta-p/1114884 此外，还有DCF计算器： https://community.nxp.com/t5/S32K-Knowledge-Base/S32K344-DCF-Configurator/ta-p/1986243 我一直按如下方式使用 TRACE32 脚本： ; UTEST 程序 执行 ~~\demo\arm\flash\s32k3.cmm 仅准备 flash.程序 3. /OTP ;输入由 S32K344 DCF 配置器生成的行 数据集 0x1B000780 %QUAD 0x0010000460000101 ;dcf_client_utest_misc 闪光灯程序关闭 上述 DCF 计算器还允许您创建任何程序员/调试器都可以对其进行编程的 S 记录。 5) 当安装 AB_SWAP HSE 固件时，OTA 标志会自动编程，用户无需关心。我不知道还需要其他 DCF 配置。 Re: HSE AB Swap works from bare metal but fails after MCAL clock setup on S32K312 你好， 后续：我已经按照您的指示为 dcf_client_utest_misc 准备了 DCF 记录（值为 0x0010000460000101，目标地址为 0x1B000768 — 我板上的第一个空闲 QUAD，已验证）。然而，S32DS + PEmicro 多链路调试配置会静默跳过 UTEST 写入 — 闪存会话结束后，0x1B000768 处的字节仍然为 FFFFFFFFFFFFFFFF。 使用 PEmicro Multilink（或 S32DS 3.6.4 附带的任何工具）将单个 DCF 记录编程到 S32K312 上的 UTEST OTP 中的正确工具/步骤是什么？我需要特定的刷写算法文件、不同的调试配置，还是独立的 S32 刷写工具？

在定制板上，ECSPI1 未生成预期的 SPI 时钟。 大家好， 我们正在使用基于 i.MX8MP EVK 配置的 i.MX8MP 定制板。 在 i.MX8MP EVK 上，我们有一个通过 ECSPI2 连接的 SPI 设备。使用现有的 EVK 设备树配置，SPI 通信工作正常，我们可以在示波器上观察到预期的 SCLK 波形。 在我们的定制板上，SPI 接口连接到 ECSPI1 而不是 ECSPI2。 因此，我们修改了设备树配置，使其使用 ECSPI1。但是，使用 ECSPI1 时，我们无法在 SCLK 引脚上观察到预期的/正确的 SPI 时钟脉冲。 我们尝试了几种不同的设备树配置，但问题仍然存在。 1. ECSPI1 配置与现有 ECSPI2 配置类似 我们将控制器从 ECSPI2 改为 ECSPI1，并创建了相应的 ECSPI1 引脚控制组，包括 SCLK、MOSI、MISO 和 CS。 2. 分离 CS 引脚控制组 我们还尝试定义一个单独的 pinctrl_ecspi1_cs，并将其与 ECSPI1 pinctrl 组一起使用。 3. 显式 ECSPI1 引脚复用配置 我们也尝试过显式定义 ECSPI1 引脚。 然而，使用 ECSPI1，我们仍然无法观察到预期的 SPI 时钟脉冲。 我们想知道在 i.MX8MP 上配置 ECSPI1 时，除了启用 &ecspi1 和配置 ECSPI1 SCLK/MOSI/MISO/CS 引脚之外，是否还需要对设备树或 pinctrl 进行任何更改？ 具体来说，ECSPI1 是否需要添加任何 ECSPI1 特有的引脚控制、时钟、IOMUX 或其他设备树配置才能正常工作？ 同样的SPI配置在ECSPI2上也能正常工作，所以我们想了解将接口从ECSPI2迁移到ECSPI1时是否需要任何额外的配置。感谢您事先的指导。 Re: ECSPI1 does not generate expected SPI clock on custom board 你好 ， 请查看附件中的 dts 文件。 Re: ECSPI1 does not generate expected SPI clock on custom board 嗨@SWETHA1 请分享一下您关于 ECSPI1 的 dts 文件。 B.R Re: ECSPI1 does not generate expected SPI clock on custom board 嗨@SWETHA1 我检查了您的dts文件，发现以下错误： 1. ECSPI 引脚被重复使用，导致引脚使用冲突。请移除此部件或使用其他引脚重复使用。     pinctrl_ecspi1: ecspi1grp {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SCLK__ECSPI1_SCLK       0x48             MX8MP_IOMUXC_ECSPI1_MOSI__ECSPI1_MOSI       0x48             MX8MP_IOMUXC_ECSPI1_MISO__ECSPI1_MISO       0x48         >;     };     pinctrl_uart3: uart3grp {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SCLK__UART3_DCE_RX      0x140             MX8MP_IOMUXC_ECSPI1_MOSI__UART3_DCE_TX      0x140             MX8MP_IOMUXC_ECSPI1_SS0__UART3_DCE_RTS      0x140             MX8MP_IOMUXC_ECSPI1_MISO__UART3_DCE_CTS     0x140         >;     }; 2. ECSPI1 片选 (CS) 配置相互矛盾。请将其更改为以下代码。     pinctrl_ecspi1_cs: ecspi1cs {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SS0__GPIO5_IO09     0x40000         >;     }; B.R Re: ECSPI1 does not generate expected SPI clock on custom board 嗨@pengyong_zhang ， 请看以下观察结果。 1. 使用建议的更改后，逻辑分析器的结果 SWETHA1_1-1786532293061.pngSWETHA1_1-1786532293061.pngSWETHA1_1-1786532293061.png 2. 当在之前附加的 dts 文件之上使用以下补丁时，还有另一个观察结果。 SWETHA1_0-1786532274946.pngSWETHA1_0-1786532274946.pngSWETHA1_0-1786532274946.png 上述图表显示了这些变化 pinctrl_ecspi1：ecspi1grp { fsl,pins = < MX8MP_IOMUXC_ECSPI1_SCLK__ECSPI1_SCLK 0x80 MX8MP_IOMUXC_ECSPI1_MOSI__ECSPI1_MOSI 0x80 MX8MP_IOMUXC_ECSPI1_MISO__ECSPI1_MISO 0x80 >; }; 根据建议的修改，我们可以看出时钟运行情况与预期不符。 Re: ECSPI1 does not generate expected SPI clock on custom board 补充一些关于上次回复的细节 观察 1：应用建议的 DTS 更改后获得的结果。然而，SPI时钟波形仍然不符合预期，整体SPI信号行为与预期结果不符。 观察 2：当 MISO 浮空时，CS 出现两个不必要的尖峰，这不是预期的行为。CS 最初被推低。即使将 CS 配置为通过 DTS 驱动为高电平，它最初也会按预期驱动为高电平；但是，在交易之后，CS 似乎又会变低。 能否请您分享一下您对此的见解，并指导我如何继续进行？ Re: ECSPI1 does not generate expected SPI clock on custom board 嗨@SWETHA1 1. 请分享您最新的dts文件。 2. 你是如何测试SPI设备的？您可以使用 `spidev_test` 工具运行 SPI 测试。请分享一下您的 `ls /dev/` 命令的输出结果。 B.R Re: ECSPI1 does not generate expected SPI clock on custom board 你好 请查看附件中与共享观测值 1 和 2 对应的 dts 文件。 ls /dev 的输出显示/dev/spidev1.0 至于测试 spidevice，我使用了附件中的 c 文件，该文件已验证可在 evk 板上工作，其中 spi 连接到 ecspi2 并使用了现有的 pinctrl 组。 现在，验证结果已在基于 evk 的定制板上获取并共享，其中 spi 连接到 ecspi1。

Renaming the project caused the entire project to be lost. Starving and looking up S32DS 3.5 Facing a similar new project Rename an old project The new project hasn't even been created yet, so be it. They also deleted my old project!! Explorer can no longer find the original Project Folder. chkdsk indicates no error! How can I salvage an existing old project? NXPrename.png Also, why is the [Project Name starting with a number] invalid? Spoiler (Highlight to read) S32DS-ARM S32DS-S32PLATFORM #rename #rename Re: Project [Rename] , 造成 整個 Project 丟失 I manually added many subfolders to this project folder for writing some small tools in Python for other users of the same project.  You know, there exist LOTs of garbagessss for python's `venv` function and PyInstall .  Is it possible that there are too many subfolders/files for `Project Rename` function !?  Re: Project [Rename] , 造成 整個 Project 丟失 > 1. Recycling bin. Order by datetime  UndeleteRecycleBin.png > 2. Workspace path and look for the new renamed project (under C:\Users\'xxx'\workspaceS32DS.3.5), or whichever custom path you've used to create the project. No "Wxxx" folder under C:\Users\user\  UndeleteUserFolder.png   No free Space on C:  UndeleteSpace.png FreeSpace on 😧 was under 100GB ... BEFORE `RENAME` Project  Custom path on D:\Project\NXP\xxx\ disappear now.  > 3. Windows File History, if enabled. None 😞   .metadata folder only have log files , and .plugins\ folder  If you are referring to this issue : Eclipse: All my projects disappeared from Project Explorer - Stack Overflow , Their folders are still exist! So, they can  `5. Do File->Import`  In my case, all the folders from the previous project were DELETED !  Re: Project [Rename] , 造成 整個 Project 丟失 Hello @CY9, Eclipse's "Rename" feature creates a new project, copies the whole old project, and deletes the old one to keep the new one. It seems Eclipse only renames the project folder if it is under the default workspace, if you create the project in a custom location, the project's folder will not be renamed, only internal references and the .project file are renamed. Unless you've deleted the previous project, it is most likely still in your hard drive, have you tried checking:  1. Recycling bin. 2. Workspace path and look for the new renamed project (under C:\Users\'xxx'\workspaceS32DS.3.5), or whichever custom path you've used to create the project. 3. Windows File History, if enabled. Lastly, you can also try checking the .metadata folder, and look for the project reference old or new name. Sources: m2eclipse - Should renaming a project in Eclipse also rename project folder on file system? - Stack Overflow, Eclipse: All my projects disappeared from Project Explorer - Stack Overflow, java - Renamed a project in my Eclipse workspace via the filesystem and now cannot open it. - Stack Overflow, Renaming a project Eclipse Help  Hope this helps. Best regards, Julián Re: Project [Rename] , 造成 整個 Project 丟失 Hello @CY9, I do not think this is because of the subfolder count. From the log in metadata, I can see that a rename operation failed on '2026-08-10': !ENTRY com.nxp.s32ds.ext.ide.core 4 0 2026-08-10 08:50:24.109 !MESSAGE Unexpected error during rename !STACK 1 I infer that the project you were renaming was "202503021_App_118", and you tried to rename to "ADB22pxAPP_VR", correct? I can see the following error: org.eclipse.core.internal.resources.ResourceException(/ADB22pxAPP_VR)[374]: java.lang.Exception: Resource '/ADB22pxAPP_VR' already exists. However, I am not sure if this the root cause, as I've tried to rename a project to an already existing one, and I am not able to: Julin_AragnM_1-1786480276599.png Julin_AragnM_0-1786480052303.png So, I really cannot come to a conclusion from this information alone. The only actions I can recommend is to look for both 202503021_App_118 & ADB22pxAPP_VR with Recuva scan through the whole disk. If project recovery is not possible, I am not sure there are any other solutions available. Best regards, Julián Re: Project [Rename] , 造成 整個 Project 丟失 Yeap,  I am sure `ADB22pxAPP_VR\` is *NOT* exist . Even it really exist, and your program found it.  Should it STOP the rename function !?  Actually, it deleted whole directory.  I have no idea what's happened.  Recuva  can NOT find any folder out.  I am trying to rescue some files ASAP.  Thanks for your concern. 

MW6S010GNR1の代替部品に関するお問い合わせ サポートチームへ 部品番号MW6S010GNR1は製造中止となりました。同等の代替モデルをおすすめしてもらえますか?私たちのアプリケーションはインダストリアル広帯域RF機器です。本当にありがとうございます Re: Inquiry on Alternative Parts for MW6S010GNR1 **MW6S010GNR1のステータスと推奨代替品** ### パート概要 **MW6S010GNR1**(NXP / 旧フリースケール)は、ブロードバンド**アプリケーション**向けに設計された**10W、28V LDMOS**のRFパワートランジスタです。 |パラメータ|価値 | |------------------------|--------------------------------| |周波数帯域 |450 – 1500 MHz | |出力電力|10 W | |電源電圧 |28 V(32 Vまで合格) | |典型的な利得|~18 dB @ 960 MHz | |パッケージ|TO-270-2 ガルウィング(GNR1) | |アプリケーション |クラスA / AB、基地局、ブロードバンド インダストリアル RF | **ステータス**:生産終了/サービス終了(NXPラジオパワー製品ラインの縮小の一部)。 最終購入日は**2026年9月30日**頃と予想され、最終出荷は**2027年**を目標としています。 --- ### 推奨相当モデル/代替モデル NXPからはピン・ツー・ピンの正確な交換部品はありません。以下は産業用広帯域RF機器の最も実用的な代替手段です。いずれも、ネットワークの再最適化が必要となる。 |優先事項 |部品番号|製造元 |主なスペック |パッケージ|注記 / 互換性 | |----------|----------------------|--------------|----------------------------------------|--------------|-----------------------| |1 |**MW6S010NR1** |NXP |GNR1と同じ電気仕様 |TO-270-2 |同じダイスのガルウィング以外のバージョンです。こちらも販売終了していますが、在庫が残っている可能性があります。| |2 |**BLP15H9S10G** または**BLP15H9S10** |Ampleon |10 W、50 V、超広帯域(1–2000 MHz) |TO-270 |優れた広帯域インダストリアル代替手段です。電圧が高くなるため、それに合わせた設計変更が必要です。| | 3 | **BLP15M9S30G** / 関連する 28～32 V デバイス | Ampleon | 30 W クラス、1～1500 MHz、32 V | TO-270 | ヘッドルームが許容できる場合は、より高い電力オプション。| |4 |**AFT27S010N** |NXP |~10 W、28 V、より広い周波数カバー |プラスチック |新しい世代ですが、異なるパッケージとマッチングが必要です。現在の空室状況をご確認ください。| |5 |その他の10W / 28V LDMOS |アンプレオン / インフィニオン |様々な |TO-270または類似の |10Wクラスの比類のないワイドバンドLDMOSを検索。 --- ### インダストリアル広帯域使用に関する実用的な推奨事項 1. **短期** - **MW6S010GNR1** と **MW6S010NR1** の在庫状況を確認し、最終購入価格をご確認ください。 ピン配置の互換性が重要な場合は、可能であればNR1バージョンを優先してください。 2. 中長期（推奨） - **Ampleon BLP15H9S10(G)**シリーズに移行します。これらは、インダストリアル、ISM、ブロードバンドRFアプリケーションで一般的に使われる、現代的で広帯域の堅牢なLDMOSデバイスです。 - 長期的な利用可能性とサポートが優れていること。 3. **デザインノート** - 入出力マッチングネットワークを再設計することを期待してください。 - 特定のインダストリアル環境における熱性能、バイアスポイント(IDQ)、VSWRの耐久性を検証します。 - パッケージのフットプリントおよびはんだプロファイルの互換性を確認する。 --- **私に言ってほしいですか:** - MW6S010GNR1と特定の代替品(例:詳細な電気的パラメータ(ゲイン、効率、静電容量)を比較します。BLP15H9S10G)? - 推奨部品の在庫や価格の検索を助ける? - 回路の参照や評価ボードの一致を提案しますか? より的確なご提案が必要な場合は、ご使用の周波数帯域、電力要件、および希望する供給電圧をお知らせください。 メールアドレス：[email protected]

[FRDM-IMXRT1186] ADC電源シーケンスに関する質問（VDDA_1P8 vs 3P3） 私はFRDM-IMXRT1186（SCH-95302 Rev.A4）とRT1180データシートRev.9を確認しています。 データシートでは、VDDA_ADC_1P8 は VDDA_ADC_3P3 より先に電源を投入する必要があるとされています。しかし、FRDMボードでは、VDDA_ADC_1P8はAMS1117-1.8から供給されます。レギュレータはVDD_3V3に接続されているため、3.3Vレールのソフトスタートに従います。 さらに、VDDA_ADC_3P3はデフォルトではフローティング状態になっています（R337=DNP）。 私の質問： 1. この実装において、FRDMボードはデータシートのシーケンスに準拠しているとみなされますか？ 2. プロダクションデザインにおいて、「事前から」要件を厳密に満たすためには、PMICやENピン付きのLDOを使用することが必須ですか? 3.関連する回路図部分のスクリーンショットを添付しました。最初の投稿を分かりやすくするために、詳細な分析は下記のコメント欄に投稿します。 FRDMトレーニング i.MXRT 106x Re: [FRDM-IMXRT1186] Question about ADC Power Sequencing (VDDA_1P8 vs 3P3) こんにちは、 @rejust さん。 私たちの製品にご関心を寄せ、コミュニティをご利用いただき、本当にありがとうございます。 はい、デフォルトのFRDM-IMXRT1186回路図から、このシーケンス要件を満たす設計が意図されています。 R337はデフォルトでDNPであるため、VDDA_ADC_3P3 0 Ωバイパス経路を通じて直接VDD_3V3に紐づいていません。その代わりに、VDDA_ADC_3P3はU17 MOSFETシーケンス回路を介して供給されます。この回路はVDDA_ADC_1P8/ADC_1V8_INレールによって制御されるため、VDDA_ADC_1P8が確立されてからのみVDDA_ADC_3P3が有効になります。 mayliu1_1-1786335579964.png プロダクションデザインにおいて、PMICは必須ではありません。SoCピンのタイミングがデータシート要件を満たしていれば、PMIC、EN制御付きのLDO/負荷スイッチ、MOSFETシーケンス回路など、信頼性の高いシーケンス方法ならいずれでも許容されます。 mayliu1_0-1786335561512.png お役に立てれば幸いです。 よろしくお願いいたします。 5月

我能否对多核处理器使用同一个中断请求 (IRQ)？ 你好，助手 我用的是S32K358多核。 使用 Eirq 进行 I/O 中断。 我有个问题： 我希望核心0使用eirq0，核心2使用eirq1。 但是这两个中断通道触发了同一个中断处理程序SIUL2_EXT_IRQ_0_7_ISR 问题就在这里。如果 eirq0 和 eirq1 都出现。双重核心触发 SIUL2_EXT_IRQ_0_7_ISR。两个核心操作同一个寄存器。 这将导致软件预期出现偏差。它将清除其他未初始化的通道。   我理解对吗？   请帮帮我。 BRS   Re: Can I use the same IRQ for multi core 你好@Licunhao ， 你的理解部分正确。 在 S32K3 设备上，SIUL2 外部中断输入被分组为中断向量。因此，EIRQ0 和 EIRQ1 属于同一中断组，并由同一组中断处理程序处理，例如SIUL2_EXT_IRQ_0_7_ISR。 因此，EIRQ0 和 EIRQ1 不能用作两个完全独立的中断向量。 如果同一个 SIUL2 中断组被路由或启用在多个内核上，则两个内核可能会进入同一个中断处理程序并访问同一个 SIUL2 寄存器。如果软件没有实现正确的多核同步和 SIUL2 中断组的所有权，则可能导致意外行为。 但是，每个单独的 EIRQ 通道仍然可以使用 SIUL2 中断标志。正确的中断处理程序应该检查哪个 EIRQ 标志处于挂起状态，并仅清除相应的标志位。状态标志不应全局清除或使用错误的掩码清除，否则可能会影响其他待处理的 EIRQ 标志。 对于多核应用程序，我建议采用以下方法之一： 将整个 SIUL2 中断组（例如 EIRQ0 到 EIRQ7）分配给一个核心。该核心应处理分组中断服务例程，并在需要时通过软件或核心间通信通知另一个核心。 如果您需要将独立的中断路由到不同的内核，请使用来自不同 SIUL2 中断组的 EIRQ 通道，例如，一个通道从 EIRQ0 到 EIRQ7，另一个通道从 EIRQ8 到 EIRQ15（如果您的引脚配置允许的话）。 如果两个核心必须访问相同的 SIUL2 寄存器，则必须通过适当的多核同步机制来保护访问。但总的来说，SIUL2 中断组的单一所有者模型更简洁、更安全。 顺祝商祺！ 帕维尔

カスタムボード上でECSPI1が期待されるSPIクロックを生成しない チームの皆さん、こんにちは。 私たちは、i.MX8MP EVK構成に基づいたi.MX8MPカスタムボードを使用しています。 i.MX8MP EVKでは、ECSPI2を通じてSPIデバイスを接続しています。既存のEVKデバイスツリー構成では、SPI通信は正常に動作しており、オシロスコープ上で期待されるSCLK波形を観測できます。 私たちのカスタムボードでは、SPIインターフェースがECSPI2ではなくECSPI1に接続されています。 そこで、デバイスツリーの設定をECSPI1を使用するように変更しました。しかし、ECSPI1では、SCLKピンで期待される/正しいSPIクロックパルスを観測することができません。 様々なデバイスツリー構成を試してみましたが、問題は解決しません。 1. 既存のECSPI2構成に類似したECSPI1 コントローラーをECSPI2からECSPI1に変更し、対応するECSPI1のpinctrlグループを作成しました。これにはSCLK、MOSI、MISO、CSが含まれます。 2. 別々のCS pinctrlグループ また、別のpinctrl_ecspi1_csを定義してECSPI1のpinctrlグループと組み合わせて使うことも試みました。 3. 明示的なECSPI1ピン多重化構成 ECSPI1のピンを明示的に定義することも試みました。 しかし、ECSPI1では、期待されるSPIクロックパルスを観測することができませんでした。 i.MX8MPでECSPI1を設定する際に、&ecspi1を有効にしてECSPI1のSCLK/MOSI/MISO/CSピンを設定する以外に、デバイスツリーやpinctrlの変更が必要かどうかを知りたいです。 特に、ECSPI1を正しく動作させるために、ECSPI1固有のpinctrl、clock、IOMUX、またはその他のデバイスツリー構成を追加する必要があるでしょうか？ 同じSPI構成がECSPI2でも動作するため、インターフェースをECSPI2からECSPI1に移す際に追加設定が必要かどうかを理解したいです。ご指導ありがとうございます。 Re: ECSPI1 does not generate expected SPI clock on custom board こんにちは 、 添付ファイルにdtsファイルがありますのでご確認ください。 Re: ECSPI1 does not generate expected SPI clock on custom board こんにちは、 @SWETHA1さん ECSPI1に関するdtsファイルを共有してください。 B.R Re: ECSPI1 does not generate expected SPI clock on custom board こんにちは@pengyong_zhangさん 以下に観察結果を示します。 1. 提案された変更を適用した場合のロジックアナライザーの結果 SWETHA1_1-1786532293061.pngSWETHA1_1-1786532293061.pngSWETHA1_1-1786532293061.png 2. 以前に添付した dts の上に以下のパッチを使用した際のもう 1 つの観察結果 SWETHA1_0-1786532274946.pngSWETHA1_0-1786532274946.pngSWETHA1_0-1786532274946.png 上記のグラフはこの変化とともに観察されました pinctrl_ecspi1: ecspi1grp { FSL,ピン = < MX8MP_IOMUXC_ECSPI1_SCLK__ECSPI1_SCLK 0x80 MX8MP_IOMUXC_ECSPI1_MOSI__ECSPI1_MOSI 0x80 MX8MP_IOMUXC_ECSPI1_MISO__ECSPI1_MISO 0x80 >; }; 提案された変更により、時計は予想通りではない可能性があります。 Re: ECSPI1 does not generate expected SPI clock on custom board こんにちは、 @SWETHA1さん dtsファイルを確認したところ、以下のエラーが見つかりました。 1. ECSPIピンが再利用されたため、ピン使用の競合が発生しています。この部品を取り外すか、再利用のために別のピンを使用してください。     pinctrl_ecspi1: ecspi1grp {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SCLK__ECSPI1_SCLK       0x48             MX8MP_IOMUXC_ECSPI1_MOSI__ECSPI1_MOSI       0x48             MX8MP_IOMUXC_ECSPI1_MISO__ECSPI1_MISO       0x48         >;     };     pinctrl_uart3: uart3grp {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SCLK__UART3_DCE_RX      0x140             MX8MP_IOMUXC_ECSPI1_MOSI__UART3_DCE_TX      0x140             MX8MP_IOMUXC_ECSPI1_SS0__UART3_DCE_RTS      0x140             MX8MP_IOMUXC_ECSPI1_MISO__UART3_DCE_CTS     0x140         >;     }; 2. ECSPI1のチップセレクト（CS）構成に矛盾があります。以下のコードに変更してください。     pinctrl_ecspi1_cs: ecspi1cs {         fsl,pins = <             MX8MP_IOMUXC_ECSPI1_SS0__GPIO5_IO09     0x40000         >;     }; B.R Re: ECSPI1 does not generate expected SPI clock on custom board 前回の回答にもう少し詳細を追加します。 観察結果1：提案されたDTS変更を適用した後に得られた結果。しかしながら、SPIクロック波形は依然として期待どおりではなく、SPI信号全体の挙動も期待される結果と一致しない。 観察2：MISOをフローティング状態にすると、CSに2つの望ましくないスパイクが現れますが、これは望ましい動作ではありません。CSは最初は低く抑えられます。CSをDTSを介してハイレベルに駆動するように設定した場合でも、最初は期待どおりハイレベルに駆動されますが、トランザクションが完了すると、CSは再びローレベルに戻ってしまうようです。 この件についてのご見解を共有し、今後の進め方を教えていただけませんか Re: ECSPI1 does not generate expected SPI clock on custom board こんにちは、 @SWETHA1さん 1. 最新のdtsファイルを共有してください。 2. SPIデバイスはどのようにテストしましたか？「spidev_test」ツールを使ってSPIテストを実行できます。`ls /dev/` コマンドの出力結果を共有してください。 B.R Re: ECSPI1 does not generate expected SPI clock on custom board こんにちは 共有観測値1および2に対応するdtsファイルを添付しましたのでご確認ください。 ls /dev の出力には/dev/spidev1.0と表示されます。 spideviceのテストについては、添付のcファイルを使い、spiがecspi2に接続されているEVKボードで動作することが確認されており、既存のpinctrlグループも使いました。 現在、検証結果はevkに基づいてカスタムボード上で取得され、spiがecspi1に接続されています。

[FRDM-IMXRT1186] 关于ADC电源时序的问题（VDDA_1P8 与 3P3） 我正在查看 FRDM-IMXRT1186 (SCH-95302 Rev.A4) 和 RT1180 数据手册 Rev.9。 数据手册要求在给 VDDA_ADC_3P3 供电之前给 VDDA_ADC_1P8 供电。然而，在FRDM板上，VDDA_ADC_1P8来自AMS1117-1.8。稳压器与 VDD_3V3 连接，这意味着它遵循 3.3V 电源轨的软启动。 此外，VDDA_ADC_3P3 默认处于浮空状态（R337=DNP）。 我的问题： 1.根据这种实现方式，FRDM板是否符合数据手册的顺序要求？ 2.对于生产设计，是否必须使用带 EN 引脚的 PMIC 或 LDO 才能严格满足“之前”的要求？ 3.我已附上相关原理图部分的截图。为了保持这篇初始帖子的清晰性，我将在下面的评论中发布我的详细分析。 FRDM 培训 i.MX RT106x Re: [FRDM-IMXRT1186] Question about ADC Power Sequencing (VDDA_1P8 vs 3P3) 嗨@rejust ， 非常感谢您对我们产品的关注以及对我们社区的使用。 是的，从默认的 FRDM-IMXRT1186 原理图来看，该设计旨在满足此时序要求。 R337 默认处于 DNP 状态，因此 VDDA_ADC_3P3 不会通过 0 Ω 旁路路径直接连接到 VDD_3V3。相反，VDDA_ADC_3P3 通过 U17 MOSFET 时序电路供电。该电路由 VDDA_ADC_1P8 / ADC_1V8_IN 轨控制，因此只有在 VDDA_ADC_1P8 建立后，VDDA_ADC_3P3 才能使能。 mayliu1_1-1786335579964.png 对于产品设计而言，电源管理集成电路（PMIC）并非必需。任何可靠的时序方法都是可以接受的，例如 PMIC、带 EN 控制的低压差线性稳压器(LDO)/负载开关或 MOSFET 时序电路，只要 SoC 引脚的时序满足数据手册的要求即可。 mayliu1_0-1786335561512.png 希望对你有帮助 顺祝商祺！ 5月

关于MW6S010GNR1替代部件的询价 尊敬的支持团队： 零件编号 MW6S010GNR1 已停产。请问您能否推荐一些同等规格的替代型号？我们的应用领域是工业宽带射频设备。非常感谢 Re: Inquiry on Alternative Parts for MW6S010GNR1 **MW6S010GNR1 状态及推荐替代方案** ### 部件概述 **MW6S010GNR1**（NXP / 前 Freescale）是一款 **10 W，28 V LDMOS** 射频功率晶体管，专为宽带应用而设计。 | 参数 | 值 | |------------------------|--------------------------------| | 频率范围 | 450 – 1500 MHz | 输出功率：10 瓦 | 供电电压 | 28V（最高可达32V） | | 典型增益 | ~18 dB @ 960 MHz | | 包装 | TO-270-2 鸥翼 (GNR1) | | 应用领域 | A类/AB类射频、基站、宽带工业射频 | **状态**：已停产/产品生命周期结束（NXP 无线电电源产品线逐步淘汰的一部分）。 预计最后一次购买日期在**2026年9月30日**左右，最终发货日期定于**2027年**。 --- ### 推荐的同等/替代型号 NXP目前没有**完全引脚匹配的即插即用型替代品**。以下是适用于工业宽带射频设备的最接近的实用替代方案。所有这些都需要进行相应的网络重新优化。 | 优先级 | 零件编号 | 制造商 | 主要规格 | 包装 | 备注/兼容性 | |----------|----------------------|--------------|----------------------------------------|--------------|-----------------------| | 1 | **MW6S010NR1** | NXP | 与 GNR1 具有相同的电气规格 | TO-270-2 | 同一芯片的非鸥翼版本。该产品也已停产，但可能仍有少量库存。| | 2 | **BLP15H9S10G** 或 **BLP15H9S10** | Ampleon | 10 W，50 V，超宽带 (1–2000 MHz) | TO-270 | 优秀的宽带工业替代方案。电压更高，需要相应的重新设计。| | 3 | **BLP15M9S30G** / 相关 28–32 V 设备 | Ampleon | 30 W 级，1–1500 MHz，32 V | TO-270 | 如果裕量可以接受，则可选择更高的功率。| | 4 | **AFT27S010N** | NXP | ~10 W，28 V，更宽的频率覆盖范围 | 塑料 | 新一代产品，但封装不同，需要匹配。查看当前库存情况。| | 5 | 其他 10W/28V LDMOS | Ampleon / Infineon | 多种 | TO-270 或类似封装 | 搜索 10W 级无匹配宽带 LDMOS。 | --- ### 工业宽带应用的实用建议 1. **短期** - 查看**MW6S010GNR1**和**MW6S010NR1**的最后购买截止日期剩余库存。 - 如果引脚兼容性至关重要，请优先选择 NR1 版本（如有）。 2. **中长期（推荐）** - 迁移至 **Ampleon BLP15H9S10(G)** 系列。这些是现代的、宽带的、坚固耐用的 LDMOS 设备，常用于工业、ISM 和宽带射频应用。 - 它们提供更好的长期可用性和支持。 3. **设计说明** - 预计需要重新设计输入/输出匹配网络。 - 在您的特定工业环境中验证热性能、偏置点 (IDQ) 和 VSWR 耐用性。 - 确认封装尺寸和焊接规格是否兼容。 --- 你想让我做什么？ - 比较 MW6S010GNR1 与特定替代器件（例如）之间的详细电气参数（增益、效率、电容）。BLP15H9S10G）？ - 能否帮忙查询推荐零件的当前库存/价格？ - 建议提供匹配的电路参考或评估板？ 如果您需要更有针对性的建议，请告知您的具体频率范围、功率要求和首选供电电压。 电子邮件：[email protected]

在 AWS 或 GCP 云平台上构建 NXP Android 16 BSP – 经验、设置和构建时间 大家好， 我目前正在 为 NXP i.MX 95 设置 Android 16 ，并且希望在云环境中构建 NXP BSP。 我使用的版本是： Android 16.0.0_2.0.0 (L6.18.20_2.0.0 BSP) 我目前正在考虑使用AWS 或 Google Cloud Platform (GCP)作为版本环境，而不是本地工作站。 因此，我想请教各位： NXP 是否有关于 在AWS或GCP上构建Android电路板支持包。的官方文档或建议？ 有人已经在AWS或GCP上成功构建过这个Android BSP吗？ 您使用的是哪种实例/虚拟机配置（CPU、内存、存储等）？ 在您的环境中，完成一个完整的 BSP 构建大约需要多长时间？ 每次版本的云成本 大约是多少 ？ 在云环境中构建 BSP 时，有哪些需要注意的具体问题或限制？ 我特别感兴趣的是实际经验，例如哪种云实例类型效果好，以及在内存、磁盘空间、CPU 核心、存储性能或构建并行化方面是否有任何重要的考虑因素。 任何建议、配置示例或经验教训都将不胜感激。 感谢您分享您的经验！ 此致 脸书 Re: Building NXP Android 16 BSP in AWS or GCP Cloud – Experience, Setup and Build Times 你好@Feevlic 希望你一切都好。 我们没有针对该特定场景的 Android 编译文档。 该过程应与物理机器相同。 请尝试按照UG10156安卓用户指南中的步骤操作。 顺祝商祺！ 萨拉斯。

プロジェクト名を変更したことで、プロジェクト全体が失われてしまった。 飢えと空を見上げる S32DS 3.5 同様の新しいプロジェクトに直面して 古いプロジェクトの名前を変更する 新しいプロジェクトはまだ始まってもいないのだから、それでいいだろう。 彼らは私の古いプロジェクトも削除しました！ エクスプローラーは元のプロジェクトフォルダーを見つけることができません。 chkdskはエラーがないことを示しています！ 既存の古いプロジェクトをどうにかして立て直せばいいでしょうか？ NXPrename.png また、[数字で始まるプロジェクト名]が無効となるのはなぜですか？ ネタバレ （ハイライトして読む） S32DS-ARM S32DS-S32PLATFORM #名前変更 #名前変更 Re: Project [Rename] , 造成 整個 Project 丟失 同じプロジェクトの他のユーザー向けにPythonで小さなツールを書くために、このプロジェクトフォルダに多くのサブフォルダを手動で追加しました。 ご存知のとおり、Python の `venv` 関数と PyInstall には大量のゴミが存在します。 `プロジェクト名変更`機能には、サブフォルダやファイルが多すぎる可能性がありますか？ Re: Project [Rename] , 造成 整個 Project 丟失 > 1. リサイクルボックス。 日時順に並べ替え UndeleteRecycleBin.png > 2.ワークスペースパスを選び、新しく名前が変更されたプロジェクト(C:\Users\'xxx'\workspaceS32DS.3.5の下)や、プロジェクト作成に使ったカスタムパスを探してください。 C:\Users\user\の下に「Wxxx」フォルダはありません。  UndeleteUserFolder.png   Cドライブに空き容量がありません。 UndeleteSpace.png FreeSpace 😧 プロジェクト名を変更する前は100GB未満でした。 D:\Project\NXP\xxx\ のカスタムパスが消えてしまいました。 3. Windows ファイル履歴（有効になっている場合）。 なし 😞  .metadataフォルダにはログファイルと.plugins\のみが含まれていますフォルダ もしあなたがこの問題について言及しているのなら: Eclipse: プロジェクトエクスプローラーからすべてのプロジェクトが消えた - Stack Overflow 、それらのフォルダーはまだ存在します!だから、彼らは『5』を。ファイル→インポートを実行する 私の場合は、前のプロジェクトのすべてのフォルダが削除されました! Re: Project [Rename] , 造成 整個 Project 丟失 こんにちは、 @CY9 さん。 Eclipseの「名前変更」機能は、新しいプロジェクトを作成し、古いプロジェクト全体をコピーし、古いプロジェクトを削除して新しいプロジェクトを保持します。Eclipse は、プロジェクトフォルダがデフォルトのワークスペースの下にある場合にのみプロジェクトフォルダの名前を変更するようです。カスタムの場所にプロジェクトを作成した場合、プロジェクトフォルダの名前は変更されず、内部参照と .project ファイルの名前のみが変更されます。 以前のプロジェクトを削除していない限り、おそらくハードドライブに残っているはずです。以下の点を確認してみてください。 1. リサイクル用ゴミ箱。 2. ワークスペースパスを選び、新しく名前が変更されたプロジェクト(C:\Users\'xxx'\workspaceS32DS.3.5)またはプロジェクト作成に使ったカスタムパスを探します。 3. Windowsのファイル履歴（有効になっている場合）。 最後に、.metadataを確認することも試してみてくださいフォルダを開き、プロジェクト参照の旧名または新名を探してください。 出典:m2eclipse - Eclipseでプロジェクトの名前を変更するとファイルシステムのプロジェクトフォルダも名前変更されるべきか?- Stack Overflow、Eclipse:プロジェクトエクスプローラーからすべてのプロジェクトが消えました - Stack Overflow、Java - ファイルシステムを通じてEclipseワークスペース内のプロジェクト名を変更し、現在は開けません。- Stack Overflow、プロジェクトの名前変更 Eclipse ヘルプ  これがお役に立てば幸いです。 よろしくお願いします、 ジュリアン Re: Project [Rename] , 造成 整個 Project 丟失 こんにちは、 @CY9 さん。 これはサブフォルダの数が原因ではないと思います。ログインメタデータから、名前変更操作が「2026-08-10」に失敗したことがわかります: !ENTRY com.nxp.s32ds.ext.ide.core 4 0 2026-08-10 08:50:24.109 !MESSAGE Unexpected error during rename !STACK 1 あなたが名前を変更しようとしていたプロジェクトは「202503021_App_118」で、それを「ADB22pxAPP_VR」に変更しようとした、ということでしょうか？以下のエラーが見えます: org.eclipse.core.internal.resources.ResourceException(/ADB22pxAPP_VR)[374]: java.lang.Exception: Resource '/ADB22pxAPP_VR' already exists. しかし、これが根本原因かどうかはわかりません。既に存在するプロジェクト名に変更しようとしましたが、できませんでした。 Julin_AragnM_1-1786480276599.png Julin_AragnM_0-1786480052303.png ですので、この情報だけで結論を出すことはできません。私がおすすめできるのは、202503021_App_118と、ADB22pxAPP_VRの両方をRecuvaでディスク全体をスキャンすることです。プロジェクトの復旧が不可能な場合、他に利用できる解決策があるかどうかは分かりません。 よろしくお願いします、 ジュリアン Re: Project [Rename] , 造成 整個 Project 丟失 うん、 ` ADB22pxAPP_VR\` は存在しないと確信しています。 それが本当に存在していて、あなたのプログラムがそれを見つけたとしても。 名前変更機能を停止させるべきでしょうか？ 実際には、ディレクトリ全体が削除されました。 何が起きたのか全くわかりません。 Recuvaはどのフォルダも見つけられません。 できるだけ早くファイルを救出しようとしています。 ご心配いただきありがとうございます。

i.MX8M Plus EXT4 文件系统错误 i.MX8M Plus EXT4 文件系统错误 EXT4 文件系统错误（设备 dm-6）：ext4_find_dest_de:2030：inode #228492：块 918033：comm Binder:296_3：目录中的条目错误：rec_len 小于最小值 - offset=0，inode=0，rec_len=0，lblk=0，size=4096 fake=1 Re: i.MX8M Plus EXT4-fs error 添加的跟踪证实，panic 是对 dm-6 上 EXT4 元数据错误的配置响应；Binder 可能只是用户空间线程，恰好在 EXT4 检测到损坏的目录块时创建/打开了一个文件。 发生了什么： EXT4 在创建文件时检测到无效的目录条目：调用路径为 openat() → ext4_create() → ext4_add_entry() → ext4_find_dest_de()。 目录块已损坏：inode=0，rec_len=0，偏移量=0 不是有效的 EXT4 目录项。 然后 EXT4 中止了日志记录：中止设备 dm-6-8 上的日志记录。 内核崩溃了，因为文件系统配置为 errors=panic；EXT4 具有显式的错误时崩溃模式（EXT4_MOUNT_ERRORS_PANIC、EXT4_ERRORS_PANIC）。 因此，目前的问题是dm-6 后面的块设备上的文件系统损坏，而不是 Binder 驱动程序故障。 如果 dm-6 是一个已映射加密用户数据的设备，则最可能的位置是 Android /data / userdata。NXP i.MX Linux 文档显示，可以在设备映射器加密设备上创建 EXT4 文件系统，并且加密目标拦截块 I/O。NXP Android 说明还指出，在擦除用户数据后，Android 会在首次启动时重新创建 EXT4 文件系统和加密设置，正常启动时可以调用 e2fsck 来检查文件系统。 推荐的调试顺序： adb root adb shell mount | grep dm-6 adb shell cat /proc/mounts | grep dm-6 adb shell ls -l /dev/block/mapper adb shell ls -l /dev/block/by-name adb shell dmctl list devices adb shell dmsetup 表 然后检查 EXT4 崩溃之前的真正底层原因： adb shell dmesg | grep -Ei "mmc|cqhci|timeout|I/O error|Buffer I/O|dm-|verity|ext4|jbd2" 如果 dm-6 映射到 /data / userdata： 启动到恢复模式、initramfs 模式或其他用户数据未以读写方式挂载的模式。 运行： e2fsck -f -y /dev/block/by-name/userdata 或者，仅当目标文件系统是预期的未挂载文件系统时，才在正确的映射节点上运行它： e2fsck -f -y /dev/block/dm-6 NXP 社区针对类似的 EXT4 损坏的指导意见是使用 fsck / e2fsck 检查/修复文件系统；一个已报告的 EXT4 损坏案例已通过 e2fsck 解决。 如果设备是开发板且不需要数据保留，通常更干净的恢复方法是： fastboot erase userdata fastboot 重启 或者重新刷写 Android 镜像集。在正常的用户数据加密流程中，Android 将在首次启动时重新创建用户数据。 要找出根本原因，请重点关注以下几个方面： eMMC写入过程中意外断电或重启。NXP 的资料指出，在 eMMC 写入过程中断电可能会重现文件系统/超级块损坏，而突然断电或电源循环压力会导致 eMMC/SD 数据损坏。 eMMC/存储错误。在 EXT4 消息之前，查找较低级别的 mmc、cqhci、超时或 I/O 错误。 电源完整性/RESET排序。如果在反复断电重启过程中出现这种情况，请增加断电/开机间隔，并在启动前验证 PMIC/eMMC 电源轨是否稳定。 DDR不稳定。NXP 论坛上针对 EXT4 目录损坏的类似指导还建议，如果电源时序问题没有解决，则应检查是否应用了所有补丁，并使用 DDR 压力测试验证 DDR 校准。 要点：映射 dm-6；如果是用户数据，则运行离线 e2fsck 或擦除/重新创建用户数据，然后调查 eMMC 断电/重置、低级 MMC I/O 错误和 DDR 稳定性作为可能的根本原因。

i.MX8M Plus EXT4-fs エラー i.MX8M Plus EXT4-fs エラー EXT4-fs エラー (デバイス dm-6): ext4_find_dest_de:2030: inode #228492: ブロック 918033: comm Binder:296_3: ディレクトリ内のエントリが不正です: rec_len が最小値より小さい - offset=0、inode=0、rec_len=0、lblk=0、size=4096 fake=1 Re: i.MX8M Plus EXT4-fs error 追加のトレースは、パニックがdm-6のEXT4メタデータエラーに対する設定された応答であることを確認できます。Binderはおそらく、EXT4が破損したディレクトリブロックを検出した際にファイルを作成・開いたユーザースペースのThreadだと思います。 どうしたの： EXT4 はファイルの作成中に無効なディレクトリ エントリを検出しました。呼び出しパスは openat() → ext4_create() → ext4_add_entry() → ext4_find_dest_de() です。 ディレクトリブロックが破損しています。inode=0、rec_len=0、offset=0 は有効な EXT4 ディレクトリエントリではありません。 その後、EXT4 はジャーナルを中止しました: デバイス dm-6-8 でジャーナルを中止しています。 ファイルシステムが errors=panic に設定されているため、カーネルがパニックを起こしました。EXT4 には明示的なエラー発生時のパニックモード (EXT4_MOUNT_ERRORS_PANIC、EXT4_ERRORS_PANIC) があります。 つまり、直近の問題はdm-6の背後にあるブロックデバイスのファイルシステムの破損であって、Binderドライバーの故障ではありません。 DM-6が暗号化されたユーザーデータデバイスであれば、最も可能性の高い場所はAndroid /data / userdataです。NXP i.MX Linuxのドキュメントによると、EXT4ファイルシステムはデバイスマッパー型のクリプトデバイス上で作成可能であり、クリプトターゲットはブロックI/Oをインターセプトします。NXPのAndroidノートは、ユーザーデータを消去した後、Androidが初回起動時にEXT4ファイルシステムと暗号化設定を再作成し、通常の起動時にe2fsckを呼び出してファイルシステムを確認できると記載しています。 推奨デバッグ手順： adb root adb shell mount | grep dm-6 adb shell cat /proc/mounts | grep dm-6 adb shell ls -l /dev/block/mapper adb shell ls -l /dev/block/by-name adb shell dmctl list devices adb shell dmsetup テーブル 次に、EXT4パニックが発生する前に、下位レイヤーの本当の原因を確認します。 adb shell dmesg | grep -Ei "mmc|cqhci|timeout|I/O error|Buffer I/O|dm-|verity|ext4|jbd2" dm-6 が /data / userdata にマッピングされる場合: リカバリー、initramfs、またはユーザーデータが読み書き可能でマウントされていない別のモードで起動します。 次を実行します。 e2fsck -f -y /dev/block/by-name/userdata または、意図したアンマウントファイルシステムのターゲットが正しいマッピングされたノードである場合に限り、そのノードで実行します。 e2fsck -f -y /dev/block/dm-6 NXPコミュニティのガイドラインでは、類似のEXT4破損に対してfsck / e2fsckでファイルシステムの確認・修復を行うことが推奨されています。報告されたEXT4の破損事例1件はe2fsckで解決されました。 ユニットが開発ボードであり、データ保存が不要な場合、よりクリーンな復旧は通常以下の通りです: fastbootでユーザーデータを消去 fastboot reboot またはAndroidイメージセットを再フラッシュする。Androidは通常のユーザーデータ暗号化フローで、初回起動時にユーザーデータを再作成します。 根本原因を突き止めるには、以下の点に注目してください。 eMMCへの書き込み中に、予期せぬ電源喪失またはリセットが発生しました。NXPの資料は、eMMC書き込み中の電力喪失がファイルシステムやスーパーブロックの損傷を再現し、突然の電力喪失や電源サイクル負荷がeMMC/SDのデータ破損を引き起こす可能性があると指摘しています。 eMMC / ストレージエラー。EXT4 メッセージの前に、下位レベルの mmc、cqhci、タイムアウト、または I/O エラーを探してください。 電源の完全性／リセットシーケンス。電源のオン/オフを繰り返している際にこの問題が発生する場合は、電源のオン/オフ間隔を長くし、起動前にPMIC/eMMCレールが安定していることを確認してください。 DDRの不安定性。NXPフォーラムのEXT4ディレクトリ破損に関する同様のガイダンスでは、電源タイミングの調整で問題が解決しない場合は、すべてのパッチが適用されているかどうかを確認し、DDRストレステストを使用してDDRキャリブレーションを検証することも推奨されています。 要点：dm-6 をマップします。それがユーザーデータの場合は、オフラインで e2fsck を実行するか、ユーザーデータを消去/再作成し、eMMC の電源喪失/リセット、低レベルの MMC I/O エラー、および DDR の安定性を根本原因として調査します。

AWS または GCP Cloud でのNXP Android 16 BSP構築 – 経験、セットアップ、ビルド時間 こんにちは、皆さん 現在、NXP i.MX 95用のAndroid 16を設定しており、NXP BSPをクラウド環境で構築したいと考えています。 私が使用しているリリースは以下のとおりです。 Android 16.0.0_2.0.0 (L6.18.20_2.0.0 BSP) 現在、ローカルワークステーションの代わりにAWSやGoogle Cloud プラットフォーム(GCP)をビルド環境として使うことを検討しています。 そこで、コミュニティの皆様に以下のことをお願いしたいと思います。 AWS または GCP でAndroid BSPを構築するための公式なNXPのドキュメントや推奨はありますか? すでに AWSやGCP でこのAndroid BSPを成功裏に構築した方はいらっ しゃいますか? どのインスタンス／VM構成（CPU、RAM、ストレージなど）を使用しましたか？ あなたの環境では 、BSPの完全なビルド には おおよそどのくらいの時間が かかりますか？ 構築ごとのクラウドコストは おおよそいくらでしたか ？ クラウド環境でBSPを構築する際に注意すべき具体的な問題や制限はありますか? 私は特に実践的な経験に興味があります。例えば、どのクラウドインスタンスタイプがうまく機能したか、また、 RAM、ディスク容量、CPUコア、ストレージパフォーマンス、ビルドの並列化に関して重要な考慮事項があるかどうかなどです。 推奨事項、設定例、または教訓などがあれば、大変ありがたいです。 体験談を共有していただき、ありがとうございます！ よろしくお願いします フェイスブック Re: Building NXP Android 16 BSP in AWS or GCP Cloud – Experience, Setup and Build Times こんにちは、 @Feevlicさん お元気でお過ごしのことと思います。 Androidのコンパイルに関する具体的なシナリオに関するドキュメントはありません。 そのプロセスは、物理的な機械の場合と同じであるべきだ。 UG10156 Androidユーザーガイドの手順に従ってください。 よろしくお願いいたします。 サラス。

mc9s08qg8 ドライバ デバイスマネージャー: Jungo コネクティビティ WinDriver:Windowsはこのデバイスに必要なドライバーのデジタル署名を検証できません。最近のハードウェアやソフトウェアの変更により、誤って署名されたり損傷したファイルがインストールされたり、未知のソースからの悪意のあるソフトウェアがインストールされた可能性があります。（コード52）   pemicrowindvr: このデバイスは正常に動作しています。   これらはJungoで使っているドライバーです!!   あなたの入力:   USB Multilink Universal および USB Multilink Universal FX 技術概要 [USBMLUNIVERSALFX] ドキュメントの第6章「ドライバーインストール」では、P&Eの「Support Center」>Downloadsからドライバーインストールプログラムのコピーをダウンロードできると記載されています。ドライバーを更新する必要があるなら。よろしくお願いします、   これはどういう意味ですか？ここで Wiztronics.com P&Eインターフェースボード用のBDMドライバーを入手できますか? Re: mc9s08qg8 drivers こんにちは、 他の投稿で言及したのは、あなたがP&E USB MULTILINK Universalを使っている場合、サポートページでパッチやドライバーのアップグレードをダウンロードするようにリダイレクトされる可能性があるということです。もし誤ったドライバーを持っている場合に役立つかもしれないリソースを見つけました。 このページでは、CodeWarrior v10.2以降およびv6.3向けのパッチが記載されており、OSでPEハードウェアが検出できない場合にサポートできるようになっています。PEmicro FAQ ID 211 別の選択肢 :USB Multilink Resources Install は、古いソフトウェアを運用する場合に備えたUSB Multilink Universalのリソースパッケージです。 また、どのバージョンのUSBマルチリンクユニバーサルを使っているのか教えてもらえますか? パートナーのページなので効果は保証できませんが、あなたの問題に対するドライバーの修正方法を教えてくれるかもしれません。この情報が役に立てれば幸いです。もし効果があれば教えてください よろしくお願いいたします。

MC3377ASP1 AFE 正在燃烧 大家好， 我的电池管理系统应用使用的是MC33774SP1 AFE。我用它来测量电池电压，并在我的板上进行电池均衡（外部+内部）。虽然我最初是为 18 节电池设计的，但我现在把它用于 15 节电池组。我将最后三个端子短接，使其成为 15 秒。我遇到了AFE烧毁问题，Vbat和接地引脚短路，IC上出现了火苗。我附上原理图供您参考。请问您能否就此方面给予我一些指导？ 另外，我在 VBAT 和 VSTACK 引脚之间使用了一个唤醒电路来唤醒我的电池管理系统。 Screenshot 2026-08-10 124516.png Screenshot 2026-08-10 124021.png Screenshot 2026-08-10 124207.png Screenshot 2026-08-10 124302.png Re: MC3377ASP1 AFE is Burning 您好， MC33774ASP1 可以用于 15 秒配置，但未使用的上通道必须正确连接。对于 15 秒堆叠，活动小区连接应使用 CT0 到 CT15 和 CB0 到 CB15。未使用的上部引脚应连接到使用最多的单元节点，这意味着 CT16、CT17 和 CT18 应连接到 CT15，CB16、CB17 和 CB18 应连接到 CB15。 原理图中一个重要的问题是 VBAT/VSTACK 连接。VBAT 似乎是通过二极管电路从 VSTACK 供电的。请注意，VBAT 必须密切跟踪最高的 CT/CB 细胞节点。尤其需要注意的是，VBAT 与最高 CB 节点之间的电压差必须保持在数据手册规定的范围内。如果二极管路径或唤醒电路在 VSTACK/最高 CT/CB 和 VBAT 之间产生电压下降或瞬态差，这可能会使器件过载。 请在继续进行通电测试前检查以下几点： 1. 确认 CT16、CT17 和 CT18 在本地与 CT15 连接，并且 CB16、CB17 和 CB18 在 15s 配置中与 CB15 连接。 2. 确认 VBAT 通过推荐的 VBAT 滤波器连接到实际的堆叠顶部节点，并且唤醒电路不会在 VBAT 和最高 CT/CB 节点之间引入二极管压降或瞬态偏移。 3. 在电池组连接、唤醒和上电期间测量 VBAT、VSTACK、CT15 至 CT18 和 CB15 至 CB18。瞬态行为很重要，而不仅仅是稳态电压。 4. 确认未使用的上通道的平衡和测量功能已禁用。 5. 确认未使用通道的外部平衡 MOSFET 电路不会产生任何意外的电流路径。 6. 请同时核实 CT/CB 感应线路上的电容器值。如果在每个电池接头处使用大容量电容，电池组连接期间的浪涌电流可能会导致瞬态过应力。 根据故障的破坏性性质，VBAT 和地线短路，IC 损坏可见，这应视为可能的硬件过载情况。我建议停止进一步的通电测试，直到通过测量验证 VBAT/VSTACK 关系和未使用的单元连接。 BRs，托马斯 Re: MC3377ASP1 AFE is Burning 你好，托马斯。 感谢您的及时回复。 我发现的一个问题是，我的 VBAT 和 CB18 之间的电压差约为 1.6V，这比推荐值 0.4V 要高。我怀疑这可能是导致我的AFE烧毁的原因。我正在进一步核实，稍后会公布结果。 谢谢，此致敬礼！ 阿比谢克

マルチコアでも同じIRQを使ってもいいですか こんにちはヘルパー 私はS32K358マルチコアを使用しています。 入出力割り込みにEirqを使用します。 質問があります： core0にはeirq0を、core2にはeirq1を使用させたい。 しかし、2つのIRQチャネルは同じIRQハンドラーをトリガーしますSIUL2_EXT_IRQ_0_7_ISR SO there is the problem.eirq0とeirq1の両方が来た場合。両方のコアトリガー SIUL2_EXT_IRQ_0_7_ISR。両方のコアは同じレジスタを操作します。 それはソフトウェアの期待値を悪くするでしょう。他の非initチャネルはクリアされます。   私の理解は正しいですか？   どうか助けてください。 兄弟   Re: Can I use the same IRQ for multi core こんにちは、 @Licunhao さん。 あなたの理解は部分的に正しいです。 S32K3デバイスでは、SIUL2外部割り込み入力は割り込みベクタにグループ化されます。したがって、EIRQ0とEIRQ1は同じ割り込みグループに属し、例えばSIUL2_EXT_IRQ_0_7_ISRのような同じグループ化された割り込みハンドラによって処理されます。 したがって、EIRQ0とEIRQ1は完全に独立した割り込みベクトルとしては使えません。 同じSIUL2割り込みグループが複数のコアでルーティングまたは有効化されている場合、両方のコアが同じ割り込みハンドラに入り、同じSIUL2レジスタにアクセスすることがあります。これにより、ソフトウェアが適切なマルチコア同期やSIUL2割り込みグループの所有権を実装しない場合、予期せぬ挙動を引き起こすことがあります。 しかし、SIUL2割り込みフラグは個々のEIRQチャネルごとに依然として利用可能です。正しい割り込みハンドラは、どのEIRQフラグが保留中かを確認し、対応するフラグビットのみをクリアする必要があります。ステータスフラグはグローバルにクリアされるべきでなければならず、誤ったマスクで解除されるべきではありません。そうでなければ、別の保留中のEIRQフラグに影響が出る可能性があります。 マルチコアアプリケーションには、以下のいずれかのアプローチをお勧めします: 例えば、EIRQ0からEIRQ7までのSIUL2割り込みグループ全体を1つのコアにのみ割り当てます。このコアはグループ化されたISRを処理し、必要に応じてソフトウェアやコア間通信で他のコアに通知します。 異なるコアに独立した割り込みルーティングが必要な場合は、異なるSIUL2割り込みグループのEIRQチャネルを使用してください。例えば、EIRQ0からEIRQ7への1チャネルとEIRQ8からEIRQ15への別のチャネルなどです。これはピン設定で可能であれば可能です。 両方のコアが同じSIUL2レジスタにアクセスする必要がある場合、適切なマルチコア同期機構によってアクセスが保護されなければなりません。しかし一般的に、SIUL2割り込みグループの単一所有者モデルの方がクリーンで安全です。 よろしくお願いいたします。 パベル

MC3377ASP1 AFEが燃焼中 こんにちは、皆さん BMSアプリケーションにはMC33774SP1 AFEを使っています。私はこれを基板上のセル電圧測定、セルバランス調整（外部＋内部）に使用しています。18セル用に設計しましたが、現在は15セルバッテリーパックに使用しています。最後の3つの端子を短絡させて15秒にします。AFEの発火問題に直面しており、Vbatピンとグランドピンが短絡し、IC上で発火が確認されています。参考までに、回路図も添付いたします。この件に関して、ぜひアドバイスをいただけますか? また、VBATピンとVSTACKピンの間にBMS用のウェイクアップ回路を使用しています。 Screenshot 2026-08-10 124516.png Screenshot 2026-08-10 124021.png Screenshot 2026-08-10 124207.png Screenshot 2026-08-10 124302.png Re: MC3377ASP1 AFE is Burning こんにちは、 15秒構成でこのMC33774ASP1を使用することは可能ですが、未使用の上層チャンネルは正しく接続されなければなりません。15秒スタックの場合、アクティブセル接続にはCT0からCT15、およびCB0からCB15を使用する必要があります。未使用の上部ピンは最も高い使用セルノードに接続されるべきであり、CT16、CT17、CT18はCT15に、CB16、CB17、CB18はCB15に結びつけるべきです。 回路図から見て重要な懸念事項の一つは、VBAT/VSTACKの接続である。VBATはダイオード回路を介してVSTACKから供給されているようです。VBATは最も高いCT/CB細胞ノードを厳密に追跡する必要があることにご注意ください。特に、VBATと最も高いCBノード間の電圧差は、データシートの許容範囲内に収まる必要があります。ダイオード経路やウェイクアップ回路がVSTACK/最高電流(CT/CB)、VBAT間に電圧降下や過渡差を生じさせると、デバイスに過負荷がかかる可能性があります。 電源投入テストを続行する前に、以下の点を確認してください。 1. CT16、CT17、CT18がローカルでCT15に接続されていること、そしてCB16、CB17、CB18がローカルでCB15に接続されていることを確認し、15s構成を行ってください。 2. VBATが推奨されるVBATフィルターを介して実際のトップオブスタックノードに接続されていること、そしてウェイクアップ回路がVBATと最も高いCT/CBノード間でダイオードドロップや過渡的なオフセットを発生させていないことを確認します。 3. パック接続、ウェイクアップ、電源アップ時にVBAT、VSTACK、CT15からCT18、CB15からCB18までを測定します。定常電圧だけでなく、過渡的な挙動も重要です。 4. 未使用の上位チャネルのバランスと測定が無効になっているか確認してください。 5. 未使用チャネルの外部バランシングMOSFET回路が意図しない電流経路を生み出さないことを確認します。 6. CT/CBセンサーラインのコンデンサ値も確認してください。各セルタップに大型コンデンサを使用すると、パック接続時の突入電流によって一時的な過負荷が発生する可能性がある。 VBATとグランドが短絡し、ICに目に見える損傷が生じているという、破壊的な故障の性質に基づくと、これはハードウェアの過負荷状態である可能性が高いと考えられます。VBAT/VSTACKの関係と未使用セルの接続が測定によって検証されるまで、それ以上の通電テストは中止することをお勧めします。 BRs、トーマス Re: MC3377ASP1 AFE is Burning こんにちは、トーマス。 迅速なご返信ありがとうございます。 私が発見した問題点の1つは、VBATとCB18の差が約1.6Vで、推奨値の0.4Vを超えていたことです。それがAFEの燃焼の原因になっているのではないかと疑っています。さらに詳しく調べて、結果を報告します。 よろしくお願いいたします。 アビシェク

mc9s08qg8 驱动程序 设备经理： Jungo连接 WinDriver：Windows 无法验证此设备所需驱动程序的数字签名。最近的硬件或软件变更可能导致安装了签名错误或损坏的文件，或者安装了来自未知来源的恶意软件。（代码 52）   pemicrowindvr：此设备运行正常。   这些是我在Jungo的司机！！！   您的输入：   在《USB Multilink Universal 和 USB Multilink Universal FX 技术概要 [USBMLUNIVERSALFX]》文档的第六章“驱动程序安装”中提到，如果需要更新驱动程序，可以从 P&E 页面“支持中心”>“下载”下载驱动程序安装程序。此致，   你这话是什么意思？请问我可以在这里找到适用于我的 Wiztronics.com P&EP 接口板的 BDM 驱动程序吗？ Re: mc9s08qg8 drivers 你好， 我在之前的帖子中提到过，由于您使用的是 P&E USB 多链路通用接口，支持页面可能会引导您下载驱动程序的补丁或升级程序。如果您遇到了驱动程序不正确的问题，我找到了一些可能对您有帮助的资源。 本页中提到了一些针对 CodeWarrior v10.2 或更高版本以及 v6.3 的补丁，以便在操作系统未检测到 PE 硬件时添加对 PE 硬件的支持。PEmicro 常见问题解答 ID 211 另一个选项是USB Multilink Resources Install，这是一个适用于 USB Multilink Universal 的资源包，用于运行较旧的软件。 另外，能否告知我们您使用的USB Multilink Universal的具体版本？ 我无法保证这个方法一定有效，因为它是合作伙伴页面，但它或许能引导您找到解决您问题的驱动程序修复方案。希望这些信息对您有所帮助，如果有效请告诉我。 顺祝商祺！

HSE AB Swapはベアメタル状態では動作するが、S32K312でMCALクロック設定後に失敗する。 こんにちは、 私は、HSEファームウェアバージョン0.2.55.0（ab_swapバリアント）を搭載したS32K312 MINI-EVB上で、HSE-B AB Swapに取り組んでいます。当該ボードはOEM_PRODライフサイクルにあり、バンクAは現在アクティブ状態です。両方のバンクは同じHSEファームウェアバージョンを使用しています。 ベアメタル環境でメイン関数がHSE INIT_OKをポーリングし、その後アクティブパッシブブロックサービスを送信する、動作するリファレンスがあります。その呼び出しは成功を返し、スワップは次のリセット時に適用されます。バンクBには、RM00286のセクション11.3に従って下位アドレス空間用にコンパイルされたポインタを含む有効なIVTが含まれています。 MCALクロック初期化後にブートローダーに移動された同じMU送信コードは、HSE応答55A5A26A（無効なアドレス）を返します。HSE INIT_OKは設定されたままです。他のHSEサービス(AES、RSA、SHA)はこの州で正常に機能しています。正常に動作する実行と失敗する実行の唯一の違いは、ブートローダーパスがクロック初期化中にMC_CGM MUX 0分周器レジスタに書き込み、ソースをFIRCに維持しつつ、AIPS_SLOWとHSE_CLKの比率を1:1（SBAFのデフォルト）から1:4に変更することです。 私の主な疑問は、アクティブパッシブブロックサービスにおいて、無効なアドレス応答が何を指すのかということです。このサービスはデータ構造を受け付けないのですが。HSEがINIT_OKに達した後、この特定のサービスが使用可能な状態を維持するために、MC_CGMディバイダを再構成するための手順が文書化されていますか？ 故障したバイナリ、レジスタダンプ、クロック設定はリクエストがあれば共有できます。 よろしくお願いします。 Re: HSE AB Swap works from bare metal but fails after MCAL clock setup on S32K312 こんにちは、デイビッドさん。 DCFクライアントに関するご指導、ありがとうございました。最初の試みで正しく設定できるように、いくつか確認していただけますか: 1. リストの5番目の項目には、MC_CGM MUX 0のソースはPLL_PHI0でなければならないと書かれています。これは厳密な要件なのでしょうか?アクティベートパッシブブロックサービスはシステムクロックをPLLで行う必要がありますか?それともFIRC(48MHz)で動作するシステムでも動作可能ですか? 2. 同じリストの先のポイント1から4までを教えてもらえますか?画像にはポイント5と6しか表示されておらず、前提条件が不足していると思われます。 3. ポイント6は、120MHz HSEクロックシナリオにおけるDCF値を示しています。48 MHz FIRC構成で、AIPSスロークロックが12 MHz（1:4比）の場合、UTEST_MISC DCFレコードのクロックモードとガスケット制御ビットフィールドにはどのような値をプログラムすればよいでしょうか？ 4. このレコードの正確なU S32K312 TESTアドレスはどこで、安全にプログラムできるサンプルやDesign Studio/Cycloneのアルゴリズムファイルはありますか?UTESTは一度しかプログラムできないため、書き込みを行う前に確実に確認しておきたい。 5. UTEST_MISC以外に、AB Swapに必要なDCFレコードはありますか？例えば、UTEST内のOTA有効化マーカーや、アクティブブロックとパッシブブロック内のOTAインジケーターなどです。はいの場合、それらも共有してください。ボードの状況: HSEファームウェア0.2.55.0 ab_swapバリアント、OEM_PRODライフサイクル、INIT_OKおよびOEM SU権限ビットが設定されています。 どうもありがとう、 Re: HSE AB Swap works from bare metal but fails after MCAL clock setup on S32K312 おそらく、あなたが説明したような使い方をするために必要なDCFクライアントの設定が完了していないのでしょう。 davidtosenovjan_0-1786371576770.png Re: HSE AB Swap works from bare metal but fails after MCAL clock setup on S32K312 1)私は5番目の項目ではなく、6番目の項目のスクリーンショットを撮りたかったのです。 2) これはRMから引用したものです。 davidtosenovjan_0-1786445766359.png 3) 重要な点は、1:4の比率です。また、RM埋め込み添付ファイル（S32K3xx_DCF_clients.xlsx）にも記載されています。 davidtosenovjan_1-1786445766362.png 4) プログラムする DCF レコードのアドレスは自分で見つける必要があります (0xFFFF_FFFF の最初の場所を見つける)。具体的にはアドレス0x1B000780付近にあるはずですが、プログラミング前に必ず確認してください。 DCFの記録を理解するには、以下の文書を参照してください。 https://community.nxp.com/t5/MPC5xxx-Knowledge-Base/MPC57xx-DCF-records/ta-p/1114884 また、DCFカリキュレータも存在します: https://community.nxp.com/t5/S32K-Knowledge-Base/S32K344-DCF-Configurator/ta-p/1986243 私はTRACE32スクリプトを以下のように使用しています。 ; プログラムUTEST Do ~~\demo\arm\flash\s32K3.cmm PrepareOnly flash.Program 3. /OTP ;S32K344 DCFコンフィギュレータによって生成された行を挿入します data.set 0x1B000780 %QUAD 0x0010000460000101 ;dcf_client_utest_misc フラッシュプログラムオフ 前述のDCF電卓は、どのプログラマーやデバッガーでもプログラム可能なSレコードを作成することも可能です。 5) OTAフラグはHSEのFWをインストールする際に自動的にプログラムされAB_SWAP、ユーザーは気にする必要がありません。他に必要とされるDCFの設定については存じ上げません。 Re: HSE AB Swap works from bare metal but fails after MCAL clock setup on S32K312 こんにちは、 フォローアップ：ご指示に従って、dcf_client_utest_misc の DCF レコードを準備しました（値 0x0010000460000101、ターゲット アドレス 0x1B000768 - 私のボード上の最初の空き QUAD、確認済み）。しかし、S32DS + PEmicro マルチリンクのデバッグ構成では、UTEST 書き込みが黙ってスキップされるため、フラッシュセッション後も 0x1B000768 のバイトは FFFFFFFFFFFFFFFF のままになります。 PEmicro Multilink（またはS32DS 3.6.4に付属する任意のツール）を使用して、S32K312上のUTEST OTPに単一のDCFレコードをプログラムするための正しいツール/手順は何ですか？特定のフラッシュアルゴリズムファイル、別のデバッグ構成、またはスタンドアロンのS32 Flash Toolが必要ですか？