Multi Source Translation Content

cancel
Showing results for 
Show  only  | Search instead for 
Did you mean: 

Multi Source Translation Content

Discussions

Sort by:
Using EB Tresos-generated RTD drivers with FreeRTOS + MPU Hello, we use the RTD 6.0.0 and BMS 0.9.1. SDK in EB Tresos to generate our driver code. It runs fine under FreeRTOS with Cortex M7 port that does not use the MPU. Now, we want to switch to a FreeRTOS port that does use the MPU. I want to do this in two steps: 1) Making all tasks privileged but using the MPU, i.e. the MPU is reprogrammed in each context switch 2) Making all tasks unprivileged. That means I have to enable "Enable user mode support" in the drivers that are used by unprivileged tasks Right now, I struggle at 1). Driver functions do not work reliably. For example, SPI only works intermittently. It seems as MPU regions are not working correctly. Even if this is resolved, how could 2) be implemented? The supervisor call handler is given by FreeRTOS and the RTD. Am I supposed to merge them? Re: Using EB Tresos-generated RTD drivers with FreeRTOS + MPU Hello @Julián_AragónM, I downloaded FreeRTOS from their website and used a port that supports both Cortex M7 and the MPU. If I understand you correctly, I need to use the NXP-provided FreeRTOS. I only found FreeRTOS by NXP that can be configured in S32DS, not EB Tresos. My questions are as follows: - Can I use the generic FreeRTOS, provided with correct M7+MPU Port? - If not, is there an NXP-provided FreeRTOS that can be configured in EB Tresos? We need to use an ASIL-D certified OS at some point. If the NXP-provided FreeRTOS is not ASIL-D certified, we need to switch to something else. Re: Using EB Tresos-generated RTD drivers with FreeRTOS + MPU Hello @PhilippH, Firstly, MPU initial support was added in FreeRTOS 7.0.0 CD1, can you confirm this is the package you are using? (or 0.8.0 CD1, which is the latest release).  1) Can you share which MPU regions are not working correctly? If possible, please share configuration and routine.  Also, please follow the recommendations included inside the S32K3 FreeRTOS User Manual: Enable Use mpu and Use mpu wrappers v1 options. Set first configurable region to 9 instead of 0 to avoid conflict with MPU region from RTD. Note: Integrating FreeRTOS with MPU support requires modifications in the RTD linker file to define the required memory sections used by FreeRTOS. Use the example files as reference when applying changes to your application. 2) I believe merging is not required, as FreeRTOSConfig.h declares the following macros: /* Definitions that map the FreeRTOS port interrupt handlers to their CMSIS standard names. */ #define vPortSVCHandler SVC_Handler #define xPortPendSVHandler PendSV_Handler #define xPortSysTickHandler SysTick_Handler This redirects FreeRTOS's SVC calls to the RTD-provided SVC_Handler in exceptions.c. Best regards, Julián Re: Using EB Tresos-generated RTD drivers with FreeRTOS + MPU Hello @PhilippH, - Can I use the generic FreeRTOS, provided with correct M7+MPU Port? You can use the generic FreeRTOS port; however, you will need to implement your own solution for S32K3-specific configuration, which is mostly provided in the NXP FreeRTOS package already. Please try to start with this port to see if it solves the problem. - If not, is there an NXP-provided FreeRTOS that can be configured in EB Tresos? No, the provided NXP package is compatible only with S32DS for now. Could you share why do you need FreeRTOS with EB Tresos? Usually, EB Tresos is used for AUTOSAR compliant applications, however, the FreeRTOS package we provided is just for customer evaluation, not recommended to be used in production since it does not meet automotive certifications (ISO26262). You can see it is released as Code Drop (CD) Quality, this is because FreeRTOS is an open-source software and NXP provides it as a reference software without any safety certification. If your application requires a safety-certified OS, you can explore other options, even from our partners: SafeRTOS (Based on the FreeRTOS functional model, with simple migration): https://www.highintegritysystems.com/safertos/ AUTOSAR OS µ-velOSity embOS-Safe NXP RTOS It is up to the customer to select the appropriate third-party RTOS, stacks, IDEs, compilers, etc. for their project. Best regards, Julián Re: Using EB Tresos-generated RTD drivers with FreeRTOS + MPU Thanks a lot for the answer. I got it working with the NXP-provided SafeRTOS and Port as the NXP-provided port already solved the problems I had with the generic Cortex M7 + MPU port provided by SafeRTOS. Regarding our need for EB Tresos: We started with S32DS, but due to the ICs we use, we needed a recent version of the BMS SDK, which was not available in S32DS (at least at the time). We want to do Autosar as little as possible. What worked for now was to generate the driver functions and calling them from FreeRTOS. We do not use and do not plan to use the Autosar RTE. Regarding the 3rd party OS's: Does "With simple migration" mean that an equally user-friendly port exist for SafeRTOS? We used SafeRTOS before, but not with Autosar drivers, but purely handwritten drivers. Re: Using EB Tresos-generated RTD drivers with FreeRTOS + MPU Hello @PhilippH, Good to hear it is working as expected! Migrating to SafeRTOS is generally the simplest path when using FreeRTOs, as they both work on the same functional model, and provide some dedicated migration tools. NXP does not provide a SafeRTOS port for S32K3, unfortunately. From WHIS' page, I can see S32Kxx devices are supported through our RTD's, which provide full IP and feature coverage for both AUTOSAR and non-AUTOSAR applications, meaning you can choose to not use Autosar. Best regards, Julián
View full article
i.MX8 PCIe RC PERSTの外部プルダウン設計に関する技術的問い合わせ 背景: 現在、PERST#はi.MX8の通常のGPIOによって制御されており、外部プルアップ抵抗やプルダウン抵抗は追加されていません。電源投入時のブートROM/SPLステージでは、GPIO PADは初期化されず、高インピーダンスのフローティング状態のままです。ノイズの多い環境では、ピンレベルがトグルし、PCIeエンドポイントデバイスの異常リセットが発生してリンクが確立されません。フローティングノイズを除去するために外部抵抗を追加することを計画しており、2つの案を作成しました。NXPの公式見解を伺いたいと考えています。 スキーム1:プルアップ抵抗を3.3Vに接続する ブートローダーがGPIOを設定する前は、PADは高インピーダンス状態にあります。PERST#は連続的にハイに引き出され、リセットは早期に解除されるため、PCIe CEM仕様のTPV_PERSTのタイミング要件を満たせません(PERST#は電源が安定した後、少なくとも100msはアサート状態を保たなければなりません)。これにより電源オンの信頼性が低下しますか?NXPはこの方式を承認していますか? スキーム2:プルダウン抵抗をGNDに接続する ブート段階ではPERST#は低く保たれ、電源オン時のリセットタイミング要件を満たすことができます。しかし、通常システム動作中にプルダウン抵抗と外部ノイズの組み合わせでPERST#が予期せず低く引き込まれ、予期せぬデバイスリセットを引き起こす懸念があります。このリスクは現実的なのでしょうか?NXPはどのくらいの抵抗値を推奨していますか? 重要な質問: 公式に推奨されているシナリオ、つまりi.MX8 GPIOがPERST#を制御する場合、NXPは外部プルダウン抵抗の追加を許可していますか、それとも外部プルアップ/プルダウン抵抗を明示的に禁止していますか?PERST#を生成するためにPORハードウェア遅延回路を使用することは推奨されますか? ご返信をお待ちしております。ありがとう!       Re: Technical Inquiry External Pull--down Design for i.MX8 PCIe RC PERST EPの場合、EPの電源はRCによって制御され、RCがEPの電源をオンにするとRSTもRCで制御され、電源投入のタイミングが達成されます。あなたの用途では、EPをIMX8と一緒に電源を入れ、その後EPの電源アップシーケンスに合わせて外部10kプルダウンを追加するのが推奨されています。あなたが言及したノイズ効果(RSTのフローティングによるもの)については、外部10k電源ダウンによって除去されます。(他に強力な外部懸垂器具がない場合)。    
View full article
如何刷写 P89C52X2BN MCU? 大家好, 我需要对两个旧的MCU进行编程:P89C52X2BN和P89C52RD2。 据我了解,P89C52RD2 支持通过串口进行 ISP 通信。但是不知道如何激活 ISP/IAP 协议? P89C52X2BN芯片该如何刷机?它需要并行程序员吗?如果需要,请说明协议以及如何激活闪光灯模式? 我主要想找到这两款芯片(特别是 X2BN)的官方编程文档,以便参考正确的闪存编程接口和时序。如果您有数据手册中的编程部分或相关链接,请分享。 谢谢! Re: How to Flash P89C52X2BN MCU? Hello 由此给您带来的不便,我深表歉意。P89C52 系列产品已停产,因此不再提供支持,有关该系列产品的信息也已不再提供。 如果这对您有用,以下是 89C51 的相关信息;重要提示:我无法确认或测试这些信息是否适用于 89C52。 89C51Rx+/Rx2/66x 微控制器的在线编程和应用内编程 顺祝商祺! Re: How to Flash P89C52X2BN MCU? 抱歉,XSP6100N 价格太贵了,相当于普通人 6-12 个月的工资。因此,我会阅读文档并尝试自己刷写固件。XSP6100N可以做到,但我买不起,谢谢。 Re: How to Flash P89C52X2BN MCU? 此 AN 可用于 P89C5xRx2,但缺少 P89C5xX2;此 AN 是正确的文档类型,但缺少 P89C5xX2。谢谢!
View full article
Fit Data Hello, where can I find the NX5P3090? Could you please send me the FIT data? Thank you.
View full article
TED-Kit 2(OM6716)GUIソフトウェアダウンロード手順の要請 親愛なるNXPサポートチームへ、 私はjwヒョンです。 お客様にお渡しできるように、GUIソフトウェアパッケージのダウンロード方法について教えていただけますか? お手数ですが、登録/ダウンロードの手順について、できるだけ早くご教示いただければ幸いです。 サポートにあらかじめ感謝いたします。 Re: Request for TED-Kit 2 (OM6716) GUI Software Download Instructions 別のCASEであなたに返答した。ありがとう。
View full article
Technical Inquiry External Pull--down Design for i.MX8 PCIe RC PERST Background: Currently, PERST# is controlled by a normal GPIO of the i.MX8, and no external pull-up or pull-down resistor has been added. During power-on startup, in the Boot ROM/SPL stage, the GPIO PAD is uninitialized and remains in a high-impedance floating state. In a noisy environment, the pin level toggles, causing abnormal reset of the PCIe endpoint device and preventing the link from being established. We now plan to add external resistors to eliminate floating noise, and have drafted two schemes; we would like to obtain NXP's official opinion. Scheme 1: Connect a pull-up resistor to 3.3V Before the bootloader configures the GPIO, the PAD is in a high-impedance state; PERST# is pulled high continuously, and the reset is released early, so it cannot meet the timing requirement of TPV_PERST in the PCIe CEM specification (PERST# must remain asserted for at least 100 ms after power is stable). Will this cause unreliable power-on? Does NXP approve this scheme? Scheme 2: Connect a pull-down resistor to GND During the boot stage, PERST# remains low, which can meet the power-on reset timing requirement. However, the concern is that during normal system operation, the pull-down resistor in combination with external noise may unexpectedly pull PERST# low, triggering an unexpected device reset. Is this risk real? What resistor value does NXP recommend? Key Questions: In the officially recommended scenario where an i.MX8 GPIO controls PERST#, does NXP allow adding an external pull-down resistor, or does it explicitly prohibit external pull-up/pull-down resistors? Is it recommended to use a POR hardware delay circuit to generate PERST#? We look forward to your reply. Thank you!       Re: Technical Inquiry External Pull--down Design for i.MX8 PCIe RC PERST For EP, the expected behavior is that the power supply for EP is controlled by RC, when RC turns on the power of EP, the RST is also controlled by RC, then the power-up timing can be met. for your application, the EP is powered on together with imx8, then the recommended connection is to add external 10k pull-down to meet power-up sequence of EP. for the noise effect you mention (caused by floating of RST), it will be eliminated by the external 10k power-down. (if no other strong external pull-up on it).     
View full article
我不确定这个位的具体含义 屏幕截图_14-9-2026_20244_.jpeg屏幕截图_14-9-2026_20244_.jpeg 对于Authentication Status(AUTHSTTS)寄存器,bit0位置一的含义是已经进入挑战模式了吗,还是说明挑战值准备完成,我对这点非常困惑,有谁能帮我解答一下吗,非常感谢! 屏幕截图_14-9-2026_202943_.jpeg屏幕截图_14-9-2026_202943_.jpeg Re: 我不确定这个位的具体含义 嗨,Vane 如果芯片未启用挑战模式,AUTHSTTS 的第 0 位是否仍设置为 1? Re: 我不确定这个位的具体含义 你好@TakanashiLika AUTHSTTS[CHALRDY] 是一个只读状态位,指示挑战何时准备就绪。调试器应等待 CHALRDY 被置位后再读取 KEYCHALn 寄存器中的挑战信息。 BR,VaneB 回复: 我不确定这个位的具体含义 芯片是S32K314
View full article
创建安全登录 我正在为我妈妈创建一个网站,现在我正在尝试创建用户注册的登录部分,但在确保密码输入和要发送到数据库的数据受到保护方面遇到了一些问题,请问有什么办法吗?
View full article
Create a secure login I'm creating a website for my mom, and now I'm trying to create the login part for the user's registration, but I have some problems when I have to make sure that the input of the password and the data to be sent to the database should be protected, some help?
View full article
この役職が具体的に何を意味するのか、よく分かりません。 屏幕截图_14-9-2026_20244_.jpegScreenshot_14-9-2026_20244_.jpeg 認証ステータス(AUTHSTTS)レジスタのビット0が何を意味するのか、とても混乱しています。チャレンジモードに入ったということでしょうか、それともチャレンジ値が準備できたということでしょうか?どなたかご説明いただけないでしょうか?よろしくお願いいたします! 屏幕截图_14-9-2026_202943_.jpegScreenshot_14-9-2026_202943_.jpeg Re: 我不确定这个位的具体含义 こんにちは、ベイン チップがチャレンジモードを有効にしていない場合でも、AUTHSTTSのビット0は1に設定されますか? Re: 我不确定这个位的具体含义 こんにちは、 @TakanashiLika さん AUTHSTTS[CHALRDY]は、チャレンジの準備が完了したことを示す読み取り専用のステータスビットです。デバッガは、KEYCHALnレジスタ内のチャレンジを読み取る前に、CHALRDYがアサートされるまで待機する必要があります。 BR、VaneB 回复: 我不确定这个位的具体含义 チップはS32K314です。
View full article
TED-Kit 2 (OM6716) GUI 软件下载说明申请 尊敬的恩智浦技术支持团队: 我是jwHyun, 请问能否提供下载图形用户界面软件包的说明,以便我们将其提供给我们的客户? 请您在方便的时候尽快指导我们完成注册/下载流程。 感谢您提前给予的支持。 Re: Request for TED-Kit 2 (OM6716) GUI Software Download Instructions 我在另一个案件中回复过你。谢谢。
View full article
FRDM I.mx93 desing files for altium HI, I am starting to develop a solution using i.mx93 and i wanted to see the hardware layout and schematics of the development board. I don´t have a cadence license, but i heard i could import it to altium if i had some specific files that cadence can generate... Could someone please provide the Allegro ASCII (.alg) file for LAY-94611.brd (FRDM-i.MX93 PCB) along with the OrCAD Capture schematic (.DSN) file? thanks in advance
View full article
LX2160A - SerDes 通道编号 您好, 我注意到 LX2160A 参考手册中关于 SerDes 1 通道编号存在不一致之处。 在第 26.1.4 节中(SerDes 选项),使用字母时,SerDes 1 通道的编号是相反的:通道 H = 0 -> 通道 A = 7。 fdekeers_0-1789391391196.pngfdekeers_0-1789391391196.png 在第 26.4.1.19 节(SerDes Lane m RX 通用控制寄存器 1 (LNARGCR1 - LNHRGCR1)),文本说明字母编号递增:Lane A = 0 -> Lane H = 7。 fdekeers_1-1789391514092.pngfdekeers_1-1789391514092.png 我希望配置通用控制寄存器 1 中的寄存器 EXT_REC_CLK_SEL,而正确通道的地址偏移量取决于此编号。请问哪个是正确的? 顺祝商祺! Re: LX2160A - SerDes lanes numbering 你好, 两部分内容均正确——它们使用了两种不同(但一致)的索引规则。 表面上的矛盾可以通过理解这两个部分使用了不同的“变量”来解决: 第 26.1.4 节— 协议表中的泳道编号(H=0 … A=7) 具体来说,对于 SerDes 1 ,RM 从物理层的角度分配通道号: 信 通道号(协议表) H 0 G 1 F 2 E 3 D 4 C 5 B 6 A 7     这是有意为之,并且如文档所述,是正确的。NXP TS 在之前的案例中明确证实了这一点: “SerDes1 的通道字母顺序相反。” 这当有人对 LS1046A 提出类似问题时,也证实了同样的方案适用于 LX2160A。 AN13022 应用笔记也使用了相同的 H/0 … A/7 列标题。 第 26.4.1.19 节— 将后缀字母注册为地址索引(A=0 … H=7) 偏移公式 848h + (a × 100h) 使用 a 作为寄存器名称字母索引,其中 A=0,B=1,… H=7: 寄存器名称 a (字母索引) 偏移量 LN A RGCR1 0 0x848 LN B RGCR1 1 0x948 LN E RGCR1 4 0xC48 LN F RGCR1 5 0xD48 LN H RGCR1 7 0xF48       AN13022 也证实了这一点,其中明确列出了: “LNmRGCR1(A 车道偏移量为 0x0848,B 车道偏移量为 0x0948,E 车道偏移量为 0x0C48,F 车道偏移量为 0x0D48)” — 完全符合 A=0…H=7 字母索引公式。 如何为正确的通道配置 EXT_REC_CLK_SEL 根据 SerDes 1 协议表(第 26.1.4 节)确定您的通道字母,其中第一个物理车道标记为H (车道 0)。 使用以该字母命名的寄存器——例如,H 车道使用 LNHRGCR1 ,A 车道使用 LNARGCR1 。 使用 848h + (letter_index × 100h) 计算地址偏移量 ,其中 A=0,B=1,…,H=7。 例如,要在 H 通道(SerDes 1 的第一个通道,协议表中的通道编号为 0)上配置 EXT_REC_CLK_SEL : 注册号: LNHRGCR1 偏移量: 848h + 7 × 100h = 0xF48 此致
View full article
技术咨询:i.MX8 PCIe RC PERST 的外部下拉设计 背景: 目前,PERST# 由 i.MX8 的一个普通 GPIO 引脚控制,未添加任何外部上拉或下拉电阻。在上电启动期间,在 Boot ROM/SPL 阶段,GPIO PAD 引脚未初始化,处于高阻抗浮空状态。在噪声环境下,引脚电平会发生翻转,导致 PCIe 端点设备异常复位,从而阻止链路建立。我们计划添加外部电阻以消除浮空噪声,并已设计了两种方案;希望获得 NXP 的官方意见。 方案一:将上拉电阻连接到 3.3V 在引导加载程序配置 GPIO 之前,PAD 处于高阻抗状态;PERST# 持续被拉高,RESET 信号提前释放,因此无法满足 PCIe CEM 规范中 TPV_PERST 的时序要求(电源稳定后,PERST# 必须保持有效至少 100 毫秒)。这会导致上电不稳定吗?NXP 是否认可这种方案? 方案二:将下拉电阻连接到地线 在启动阶段,PERST# 保持低电平,这可以满足上电复位时序要求。然而,令人担忧的是,在系统正常运行期间,下拉电阻与外部噪声结合可能会意外地将 PERST# 拉低,从而触发设备意外复位。这种风险是否真实存在?NXP 推荐使用多大的电阻值? 关键问题: 在官方推荐的方案中,当 i.MX8 GPIO 控制 PERST# 时,NXP 是否允许添加外部下拉电阻,还是明确禁止使用外部上拉/下拉电阻?是否建议使用 POR 硬件延迟电路来生成 PERST#? 我们期待您的回复。谢谢你!       Re: Technical Inquiry External Pull--down Design for i.MX8 PCIe RC PERST 对于 EP,预期行为是 EP 的电源由 RC 控制,当 RC 打开 EP 的电源时,RST 也由 RC 控制,这样就能满足上电时序要求。对于您的应用,EP 与 imx8 同时上电,因此建议的连接方式是添加外部 10k 下拉电阻以满足 EP 的上电顺序。对于您提到的噪声影响(由 RST 浮空引起),外部 10k 下拉电阻可以消除它。(如果没有其他强大的外部拉力作用的话)。    
View full article
EB Tresos生成のRTDドライバをFreeRTOS + MPUで使用する こんにちは、 当社ではRTD 6.0.0とBMS 0.9.1を使用しています。EB TresosのSDKを使ってドライバーコードを生成します。MPUを使わないCortex M7ポートのFreeRTOSでは問題なく動作します。 今度はMPUを使うFreeRTOSポートに切り替えたいです。これを2つのステップで行いたい。 1) すべてのタスクを特権的に設定しつつMPUを使用する、すなわち各コンテキストスイッチでMPUを再プログラムすること 2) すべてのタスクを非特権にする。つまり、非特権タスクで使われるドライバーで「ユーザーモードのサポートを有効にする」を有効にする必要があります 今のところ、私は1)で苦戦しています。ドライバ機能は安定して動作しません。例えば、SPIは断続的にしか動作しない。MPU領域が正しく動作していないようです。たとえこれが解決したとしても、2)どうやって実装できるのでしょうか?スーパーバイザコールハンドラは、FreeRTOSとRTDによって提供されます。それらを統合するべきでしょうか? Re: Using EB Tresos-generated RTD drivers with FreeRTOS + MPU こんにちは、 @Julián_AragónM。 私はFreeRTOSを公式サイトからダウンロードし、Cortex M7とMPUの両方に対応しているポートを使っていました。私の理解が正しければ、NXPが提供するFreeRTOSを使用する必要があるということですね。私はS32DSで設定可能なNXPのFreeRTOSしか見つけられず、EB Tresosは見つかりませんでした。私の質問は以下の通りです: - 正しいM7+MPUポートが付いている汎用FreeRTOSを使えますか? - もしなければ、NXPが提供するFreeRTOSでEB Tresosで設定できるものはありますか? いずれはASIL-D認証済みのOSを使用する必要がある。NXPが提供するFreeRTOSがASIL-D認証を受けていないなら、別のものに切り替える必要があります。 Re: Using EB Tresos-generated RTD drivers with FreeRTOS + MPU こんにちは、 @PhilippH さん、 まず、FreeRTOS 7.0.0でMPUの初期サポートが追加されましたCD1、これがあなたが使っているパッケージであることを確認できますか?(または最新リリースである0.8.0 CD1)。 1) どのMPUリージョンが正しく動作していないか教えてもらえますか?可能であれば、設定と手順を共有してください。 また、S32K3 FreeRTOSユーザーマニュアルに含まれる推奨事項に従ってください: 「Use mpu」および「Use mpu wrappers v1」オプションを有効にします。 RTDのMPU領域との競合を避けるため、最初の設定可能領域を0ではなく9に設定してください。 注記: FreeRTOSをMPUサポートと統合するには、FreeRTOSで使用される必要なメモリセクションを定義するためにRTDリンカーファイルを修正する必要があります。アプリケーションに変更を適用する際は、サンプルファイルを参考にしてください。 2) FreeRTOSConfig.h なのでマージは不要だと思います以下のマクロを宣言します。 /* Definitions that map the FreeRTOS port interrupt handlers to their CMSIS standard names. */ #define vPortSVCHandler SVC_Handler #define xPortPendSVHandler PendSV_Handler #define xPortSysTickHandler SysTick_Handler これにより、FreeRTOSのSVC呼び出しが、exceptions.cにあるRTD提供のSVC_Handlerにリダイレクトされます。 よろしくお願いします、 ジュリアン Re: Using EB Tresos-generated RTD drivers with FreeRTOS + MPU こんにちは、 @PhilippH さん、 - 正しいM7+MPUポートが付いている汎用FreeRTOSを使えますか? 汎用版FreeRTOSポートを使うこともできますが、S32K3専用の設定については、NXP FreeRTOSパッケージにほとんど提供されている独自のソリューションを実装する必要があります。まずこのポートから始めてみて、問題が解決するかどうか確認してください。 - もしなければ、NXPが提供するFreeRTOSでEB Tresosで設定できるものはありますか? いいえ、提供されているNXPパッケージは現時点でS32DSのみに対応しています。なぜEB TresosでFreeRTOSが必要なのか教えていただけますか? 通常、EB TresosはAUTOSAR準拠のアプリケーションに使われますが、私たちが提供したFreeRTOSパッケージはお客様評価用であり、オートモーティブ認証(ISO26262)を満たしていないため、生産での使用は推奨されていません。FreeRTOSはオープンソースソフトウェアであり、NXPがセーフティ認証なしでリファレンスソフトとして提供しているため、コードドロップ(CD)品質としてリリースされているのがわかります。 もしセーフティ認証済みOSが必要な場合は、パートナーの方からも他の選択肢を検討できます。 SafeRTOS(FreeRTOS機能モデルに基づく、単純な移行付き):https://www.highintegritysystems.com/safertos/ AUTOSAR OS µ-velOSity embOS対応 NXP RTOS プロジェクトに適したサードパーティRTOS、スタック、IDE、コンパイラなどを選ぶのはお客様次第です。 よろしくお願いします、 ジュリアン Re: Using EB Tresos-generated RTD drivers with FreeRTOS + MPU ご回答ありがとうございました。 NXPが提供するSafeRTOSとPortで動作させることができました。NXPが提供するポートは、SafeRTOSが提供する汎用Cortex M7 + MPUポートで抱えていた問題をすでに解決していました。 EB Tresosの必要性について:最初はS32DSから始めましたが、使用しているICの関係で、当時S32DSには使えなかった最新のBMS SDKが必要でした。Autosarはできるだけ控えめにしたいです。今のところうまくいっていたのは、ドライバ関数を生成し、FreeRTOSから呼び出すことでした。私たちはAutosar RTEを使用しておらず、今後も使う予定はありません。 サードパーティ製OSについて:「簡単な移行で」というのは、SafeRTOSにも同じくらい使いやすいポートが存在するという意味でしょうか?以前SafeRTOSを使っていましたが、AUTOSARドライバではなく、完全に手書きのドライバでした。 Re: Using EB Tresos-generated RTD drivers with FreeRTOS + MPU こんにちは、 @PhilippH さん、 期待通りに動作していると聞いて安心しました! FreeRTOを使用する場合、SafeRTOSへの移行は一般的に最も簡単な方法です。なぜなら、両者は同じ機能モデル上で動作し、専用の移行ツールを提供しているからです。残念ながら、NXPはS32K3用のSafeRTOSポートを提供していません。 WHISのページを見ると、S32KxxデバイスはRTDでサポートされており、AUTOSARアプリケーションと非AUTOSARアプリケーションの両方で完全なIPと機能カバレッジを提供しているため、Autosarを使わない選択が可能です。 よろしくお願いします、 ジュリアン
View full article
Fit Data 您好,请问哪里可以找到NX5P3090 的FIT数据?帮忙发我一下吧,谢谢.
View full article
How to Flash P89C52X2BN MCU? Hi all, I need to program two old MCUs: P89C52X2BN and P89C52RD2. For the P89C52RD2, I understand it supports ISP via serial. But not known how to active and ISP/IAP protocol? For the P89C52X2BN, How do I flash it? Does it need a parallel programmer? If need, how protocol and how to active flash mode? I'm mainly looking for the official programming documentation for these two chips (especially the X2BN), so I can reference the correct flash programming interface and timing. If you have the datasheet's programming section or a link, please share. Thanks! Re: How to Flash P89C52X2BN MCU? Hello I apologize for the inconveniences this might cause you, The P89C52 family is no longer manufactured and because of this is no longer supported, the information for this family is no longer available. If it could work for you there is this information for the 89C51; Important: I can't confirm or test whenever this information work and/or apply for the 89C52. In-circuit and In-application programming of the 89C51Rx+/Rx2/66x microcontrollers Best Regards, Re: How to Flash P89C52X2BN MCU? Sorry, XSP6100N is far too costly, equivalent to 6-12 months of an average person's wages. Therefore I will read the Docs and try to flash it myself. XSP6100N can do, But I cannot afford it, Thanks. Re: How to Flash P89C52X2BN MCU? This AN can be used for P89C5xRx2, But missing P89C5xX2, This AN is the correct type of document, But it's just missing P89C5xX2. Thanks!
View full article
LX2160A - SerDes lanes numbering Hi, I noticed an inconsistency in the LX2160A reference manual regarding the numbering of SerDes 1 lanes. In section 26.1.4 (SerDes options), SerDes 1 lanes' numbering is reversed when using letters: Lane H = 0 -> Lane A = 7. fdekeers_0-1789391391196.pngfdekeers_0-1789391391196.png In section 26.4.1.19 (SerDes Lane m RX General Control Register 1 (LNARGCR1 - LNHRGCR1)), the text states that the letter numbering is increasing: Lane A = 0 -> Lane H = 7. fdekeers_1-1789391514092.pngfdekeers_1-1789391514092.png I wish to configure register EXT_REC_CLK_SEL in the General Control Register 1, and the address offset for the correct lane depends on this numbering. Can you please confirm which one is correct ? Best regards. Re: LX2160A - SerDes lanes numbering Hello, Both sections are correct — they use two different (but consistent) indexing conventions The apparent contradiction is resolved by understanding that the two sections use different "variables": Section 26.1.4 — Lane number in the protocol table (H=0 … A=7) For SerDes 1 specifically, the RM assigns lane numbers from the physical-layer perspective: Letter Lane # (protocol table) H 0 G 1 F 2 E 3 D 4 C 5 B 6 A 7     This is intentional and correct as documented. NXP TS confirmed this explicitly in a prior case: "SerDes1 has opposite order of lane letters."The same scheme was also confirmed to apply to the LX2160A when a similar question was raised for the LS1046A. The AN13022 application note also uses this same H/0 … A/7 column header. Section 26.4.1.19 — Register suffix letter as address index (A=0 … H=7) The offset formula 848h + (a × 100h) uses a as the register-name letter index, where A=0, B=1, … H=7: Register name a (letter index) Offset LNARGCR1 0 0x848 LNBRGCR1 1 0x948 LNERGCR1 4 0xC48 LNFRGCR1 5 0xD48 LNHRGCR1 7 0xF48       This is cross-confirmed by AN13022, which lists exactly: "LNmRGCR1 (offsets 0x0848 for lane A, 0x0948 for lane B, 0x0C48 for lane E, 0x0D48 for lane F)"— all consistent with the A=0…H=7 letter-index formula. How to configure EXT_REC_CLK_SEL for the correct lane Identify your lane letter from the SerDes 1 protocol table (section 26.1.4), where the first physical lane is labeled H (lane 0). Use the register named after that letter — e.g., for Lane H use LNHRGCR1 , for Lane A use LNARGCR1 . Calculate the address offset using 848h + (letter_index × 100h) , where A=0, B=1, …, H=7. For example, to configure EXT_REC_CLK_SEL on Lane H (the first lane of SerDes 1, lane number 0 in the protocol table): Register: LNHRGCR1 Offset: 848h + 7 × 100h = 0xF48 Regards
View full article
Altium用FRDM I.mx93設計ファイル こんにちは、i.mx93を使ってソリューションの開発を始めていて、開発ボードのハードウェアレイアウトと回路図を見たいと思っています。 Cadenceのライセンスは持っていませんが、Cadenceが生成できる特定のファイルがあればAltiumにインポートできると聞きました... どなたか、LAY-94611.brd(FRDM-i.MX93 PCB)用のAllegro ASCII(.alg)ファイルと、OrCADキャプチャの回路図(.dsn)ファイルを提供していただけませんか?DSNファイル? よろしくお願いします
View full article
Altium 的 FRDM I.mx93 设计文件 您好,我正在使用 i.mx93 开发一个解决方案,我想查看开发板的硬件布局和原理图。 我没有 Cadence 的许可证,但我听说如果我有一些 Cadence 可以生成的特定文件,就可以把它导入到 Altium 中…… 请问谁能提供 LAY-94611.brd(FRDM-i.MX93 PCB)的 Allegro ASCII (.alg) 文件以及 OrCAD Capture 原理图 (.DSN) 文件? 提前致谢
View full article