2413273_ja-JP

是

i.MX8 PCIe RC PERSTの外部プルダウン設計に関する技術的問い合わせ

背景：
現在、PERST#はi.MX8の通常のGPIOによって制御されており、外部プルアップ抵抗やプルダウン抵抗は追加されていません。電源投入時のブートROM/SPLステージでは、GPIO PADは初期化されず、高インピーダンスのフローティング状態のままです。ノイズの多い環境では、ピンレベルがトグルし、PCIeエンドポイントデバイスの異常リセットが発生してリンクが確立されません。フローティングノイズを除去するために外部抵抗を追加することを計画しており、2つの案を作成しました。NXPの公式見解を伺いたいと考えています。

スキーム1:プルアップ抵抗を3.3Vに接続する
ブートローダーがGPIOを設定する前は、PADは高インピーダンス状態にあります。PERST#は連続的にハイに引き出され、リセットは早期に解除されるため、PCIe CEM仕様のTPV_PERSTのタイミング要件を満たせません(PERST#は電源が安定した後、少なくとも100msはアサート状態を保たなければなりません)。これにより電源オンの信頼性が低下しますか?NXPはこの方式を承認していますか?

スキーム2:プルダウン抵抗をGNDに接続する
ブート段階ではPERST#は低く保たれ、電源オン時のリセットタイミング要件を満たすことができます。しかし、通常システム動作中にプルダウン抵抗と外部ノイズの組み合わせでPERST#が予期せず低く引き込まれ、予期せぬデバイスリセットを引き起こす懸念があります。このリスクは現実的なのでしょうか?NXPはどのくらいの抵抗値を推奨していますか?

重要な質問：
公式に推奨されているシナリオ、つまりi.MX8 GPIOがPERST#を制御する場合、NXPは外部プルダウン抵抗の追加を許可していますか、それとも外部プルアップ/プルダウン抵抗を明示的に禁止していますか？PERST#を生成するためにPORハードウェア遅延回路を使用することは推奨されますか？

ご返信をお待ちしております。ありがとう！